JP2001197731A - 電源装置及びコンピュータ - Google Patents
電源装置及びコンピュータInfo
- Publication number
- JP2001197731A JP2001197731A JP2000000424A JP2000000424A JP2001197731A JP 2001197731 A JP2001197731 A JP 2001197731A JP 2000000424 A JP2000000424 A JP 2000000424A JP 2000000424 A JP2000000424 A JP 2000000424A JP 2001197731 A JP2001197731 A JP 2001197731A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- switching
- load
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/001—Hot plugging or unplugging of load or power modules to or from power distribution networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 軽負荷時から重負荷時に至るまで高効率で、
かつ高精度な電源装置を低コストに得ると共に、消費電
力の少ないコンピュータを得る。 【解決手段】 直列型電源回路１００と、軽負荷時に直
列型電源回路１００より効率が悪く、重負荷時に直列型
電源回路１００より効率がよいスイッチング型電源回路
１０２とを備え、軽負荷時にハイ・レベルとなり、重負
荷時にロー・レベルとなるスタンバイ信号Ｓを、直列型
電源回路１００の負論理のイネーブル端子（−ＥＮ）に
はインバータ１２０を介して入力し、スイッチング型電
源回路１０２におけるＰＷＭコントローラ１０８の負論
理のイネーブル端子（−ＥＮ）には直接入力する。
かつ高精度な電源装置を低コストに得ると共に、消費電
力の少ないコンピュータを得る。 【解決手段】 直列型電源回路１００と、軽負荷時に直
列型電源回路１００より効率が悪く、重負荷時に直列型
電源回路１００より効率がよいスイッチング型電源回路
１０２とを備え、軽負荷時にハイ・レベルとなり、重負
荷時にロー・レベルとなるスタンバイ信号Ｓを、直列型
電源回路１００の負論理のイネーブル端子（−ＥＮ）に
はインバータ１２０を介して入力し、スイッチング型電
源回路１０２におけるＰＷＭコントローラ１０８の負論
理のイネーブル端子（−ＥＮ）には直接入力する。
Description
【０００１】
【発明の属する技術分野】本発明は電源装置及びコンピ
ュータに係り、特に、軽負荷時から重負荷時に至るまで
効率のよい電源装置及び該電源装置を備えたコンピュー
タに関する。
ュータに係り、特に、軽負荷時から重負荷時に至るまで
効率のよい電源装置及び該電源装置を備えたコンピュー
タに関する。
【０００２】
【従来の技術】パーソナル・コンピュータ（ＰＣ）に
は、印加された直流電圧を当該ＰＣの各部（負荷）に供
給する２．５Ｖ、３．３Ｖ等の各種レベルの直流電圧に
変換するＤＣ（直流）／ＤＣコンバータが一般に設けら
れており、該ＤＣ／ＤＣコンバータとして適用し得る電
源回路としては、スイッチング型電源回路及び直列型電
源回路がある。
は、印加された直流電圧を当該ＰＣの各部（負荷）に供
給する２．５Ｖ、３．３Ｖ等の各種レベルの直流電圧に
変換するＤＣ（直流）／ＤＣコンバータが一般に設けら
れており、該ＤＣ／ＤＣコンバータとして適用し得る電
源回路としては、スイッチング型電源回路及び直列型電
源回路がある。
【０００３】図８（Ａ）には、ＩＣ（集積回路）チップ
として市販されているスイッチング型電源回路におい
て、入力電圧が３．３Ｖで出力電圧が２．５Ｖである場
合の電力変換効率特性の実測結果例が示されている。同
図に示すように、スイッチング型電源回路では、出力電
流（負荷電流）が小さなとき、すなわち軽負荷時には電
力変換効率が低く、出力電流が大きくなるに従って、す
なわち負荷が重くなるに従って電力変換効率が高くなる
という特性がある。図８（Ａ）に示す例では、出力電流
２０ｍＡ以下程度の負荷のときの電力変換効率が非常に
低く、２０ｍＡを越える負荷のときには７５％から８３
％程度の高効率となっている。
として市販されているスイッチング型電源回路におい
て、入力電圧が３．３Ｖで出力電圧が２．５Ｖである場
合の電力変換効率特性の実測結果例が示されている。同
図に示すように、スイッチング型電源回路では、出力電
流（負荷電流）が小さなとき、すなわち軽負荷時には電
力変換効率が低く、出力電流が大きくなるに従って、す
なわち負荷が重くなるに従って電力変換効率が高くなる
という特性がある。図８（Ａ）に示す例では、出力電流
２０ｍＡ以下程度の負荷のときの電力変換効率が非常に
低く、２０ｍＡを越える負荷のときには７５％から８３
％程度の高効率となっている。
【０００４】一方、図８（Ｂ）には、ＩＣチップとして
市販されている直列型電源回路において、入力電圧が
３．３Ｖで出力電圧が２．５Ｖである場合の電力変換効
率特性の実測結果例が示されている。同図に示すよう
に、直列型電源回路では、軽負荷時でも重負荷時でも電
力変換効率があまり変わらない。なお、直列型電源回路
では、入力電圧が３．３Ｖで、出力電圧が２．５Ｖであ
る場合の理想的な電力変換効率は約７６％（＝２．５／
３．３×１００）であるが、実際には回路ロス等の影響
によって、図８（Ｂ）に示す例では６５％から７２％ま
での間程度となっている。
市販されている直列型電源回路において、入力電圧が
３．３Ｖで出力電圧が２．５Ｖである場合の電力変換効
率特性の実測結果例が示されている。同図に示すよう
に、直列型電源回路では、軽負荷時でも重負荷時でも電
力変換効率があまり変わらない。なお、直列型電源回路
では、入力電圧が３．３Ｖで、出力電圧が２．５Ｖであ
る場合の理想的な電力変換効率は約７６％（＝２．５／
３．３×１００）であるが、実際には回路ロス等の影響
によって、図８（Ｂ）に示す例では６５％から７２％ま
での間程度となっている。
【０００５】このように、スイッチング型電源回路では
軽負荷時の電力変換効率が悪い、という問題があり、直
列型電源回路ではスイッチング型電源回路に比較して重
負荷時の電力変換効率が悪い、という問題があった。
軽負荷時の電力変換効率が悪い、という問題があり、直
列型電源回路ではスイッチング型電源回路に比較して重
負荷時の電力変換効率が悪い、という問題があった。
【０００６】特に、ノートブック型ＰＣ、サブノートブ
ック型ＰＣ、パームトップ型ＰＣ、ＰＤＡ（personal d
ata assistants；個人向け携帯型情報通信機器）等の携
帯型ＰＣでは、消費電力の低減のためにサスペンド状態
（軽負荷の状態）となったり、通常のコンピューティン
グ時には重負荷となったりするので、軽負荷から重負荷
に至るまでの広範囲に亘って電力変換効率のよい電源装
置が要望されている。
ック型ＰＣ、パームトップ型ＰＣ、ＰＤＡ（personal d
ata assistants；個人向け携帯型情報通信機器）等の携
帯型ＰＣでは、消費電力の低減のためにサスペンド状態
（軽負荷の状態）となったり、通常のコンピューティン
グ時には重負荷となったりするので、軽負荷から重負荷
に至るまでの広範囲に亘って電力変換効率のよい電源装
置が要望されている。
【０００７】このような問題を解消し得る技術として、
特開平１１−８９３３号公報及び特開平８−１４９８０
４号公報の各公報に記載の技術があった。
特開平１１−８９３３号公報及び特開平８−１４９８０
４号公報の各公報に記載の技術があった。
【０００８】特開平１１−８９３３号公報記載の技術
は、軽負荷対応の第１の安定化電源回路（直列型電源回
路）と、第２の安定化電源回路（スイッチング型電源回
路）とを備え、負荷電流の大きさに応じて上記第２の安
定化電源回路を動作状態又は非動作状態とするものであ
り、これによって負荷の変動に適応することができるも
のである。
は、軽負荷対応の第１の安定化電源回路（直列型電源回
路）と、第２の安定化電源回路（スイッチング型電源回
路）とを備え、負荷電流の大きさに応じて上記第２の安
定化電源回路を動作状態又は非動作状態とするものであ
り、これによって負荷の変動に適応することができるも
のである。
【０００９】一方、特開平８−１４９８０４号公報記載
の技術は、スイッチング型電源回路において、小電流用
の第１のスイッチング素子及び大電流用の第２のスイッ
チング素子を備え、負荷電流値に応じて第１及び第２の
スイッチング素子を切り替えて動作させるものであり、
これによってスイッチング素子を駆動する電力を低減す
ることができ、負荷電流の変動に対する電力変換効率を
向上させることができるものである。
の技術は、スイッチング型電源回路において、小電流用
の第１のスイッチング素子及び大電流用の第２のスイッ
チング素子を備え、負荷電流値に応じて第１及び第２の
スイッチング素子を切り替えて動作させるものであり、
これによってスイッチング素子を駆動する電力を低減す
ることができ、負荷電流の変動に対する電力変換効率を
向上させることができるものである。
【００１０】
【発明が解決しようとする課題】しかしながら、上記特
開平１１−８９３３号公報に記載の技術では、重負荷時
に直列型電源回路とスイッチング型電源回路とを双方と
も動作させることによって出力電圧を得ているので、直
列型電源回路及びスイッチング型電源回路の双方に対し
て出力電圧の高精度化が要求され、この結果として精度
の高い部品の使用や部品点数の増加を余儀なくされてし
まい、コストが増加してしまう、という問題点があっ
た。
開平１１−８９３３号公報に記載の技術では、重負荷時
に直列型電源回路とスイッチング型電源回路とを双方と
も動作させることによって出力電圧を得ているので、直
列型電源回路及びスイッチング型電源回路の双方に対し
て出力電圧の高精度化が要求され、この結果として精度
の高い部品の使用や部品点数の増加を余儀なくされてし
まい、コストが増加してしまう、という問題点があっ
た。
【００１１】例えば、出力電圧の平均値をＶTYPとし、
かつ負荷の電子部品（ＩＣ、ＬＳＩ等）の要求する精度
がＶTYP±５％であるとすると、出力電圧の最大値Ｖmax
はＶ TYP＋５％、最小値ＶminはＶTYP−５％である。こ
のとき、直列型電源回路の出力電圧Ｖ10をＶTYP＋１％
からＶTYP＋５％までとなるように制御し、直列型電源
回路及びスイッチング型電源回路によって構成される複
合型電源回路の出力電圧Ｖ30をＶTYP−５％からＶTYP＋
１％までとなるように制御すると仮定した場合、直列型
電源回路は出力精度±２％、スイッチング型電源回路は
出力精度±３％が必要となる。この精度を実現するため
には、±５％の出力精度を実現するための設計に比較し
て高精度な部品の使用や部品点数の増加が余儀なくされ
る。
かつ負荷の電子部品（ＩＣ、ＬＳＩ等）の要求する精度
がＶTYP±５％であるとすると、出力電圧の最大値Ｖmax
はＶ TYP＋５％、最小値ＶminはＶTYP−５％である。こ
のとき、直列型電源回路の出力電圧Ｖ10をＶTYP＋１％
からＶTYP＋５％までとなるように制御し、直列型電源
回路及びスイッチング型電源回路によって構成される複
合型電源回路の出力電圧Ｖ30をＶTYP−５％からＶTYP＋
１％までとなるように制御すると仮定した場合、直列型
電源回路は出力精度±２％、スイッチング型電源回路は
出力精度±３％が必要となる。この精度を実現するため
には、±５％の出力精度を実現するための設計に比較し
て高精度な部品の使用や部品点数の増加が余儀なくされ
る。
【００１２】また、上記特開平１１−８９３３号公報に
記載の技術では、負荷電流を検出するために電源回路の
出力側に抵抗を設けているので、抵抗に流れる電流によ
って発生する電圧降下のために、出力電圧精度が悪くな
る問題点があった。
記載の技術では、負荷電流を検出するために電源回路の
出力側に抵抗を設けているので、抵抗に流れる電流によ
って発生する電圧降下のために、出力電圧精度が悪くな
る問題点があった。
【００１３】一方、上記特開平８−１４９８０４号公報
に記載の技術でも、負荷電流を検出するために電源回路
の出力側に抵抗を設けているので、抵抗に流れる電流に
よって発生する電圧降下のために、出力電圧精度が悪く
なる問題点があった。
に記載の技術でも、負荷電流を検出するために電源回路
の出力側に抵抗を設けているので、抵抗に流れる電流に
よって発生する電圧降下のために、出力電圧精度が悪く
なる問題点があった。
【００１４】本発明は上記問題点を解消するために成さ
れたものであり、軽負荷時から重負荷時に至るまで高効
率で、かつ高精度な電源装置を低コストに得ると共に、
消費電力の少ないコンピュータを得ることが目的であ
る。
れたものであり、軽負荷時から重負荷時に至るまで高効
率で、かつ高精度な電源装置を低コストに得ると共に、
消費電力の少ないコンピュータを得ることが目的であ
る。
【００１５】
【課題を解決するための手段】本発明に係る第１の電源
装置は、入力電圧を予め定めた所定電圧へ変換するとき
の電力変換効率特性が異なる複数の電源回路と、電力の
消費状態を制御するための制御信号を入力する入力手段
とを備えている。ここで、上記電力変換効率特性は、当
該電源装置によって電力が供給される負荷に流れる電流
（負荷電流）の大きさに対する電力変換効率の推移を示
すものである。また、上記制御信号には、本第１の電源
装置による電力によって動作するものがコンピュータ負
荷である場合には、当該コンピュータがサスペンド状態
（低消費電力状態）であるか否かを示すスタンバイ信号
等が含まれる。
装置は、入力電圧を予め定めた所定電圧へ変換するとき
の電力変換効率特性が異なる複数の電源回路と、電力の
消費状態を制御するための制御信号を入力する入力手段
とを備えている。ここで、上記電力変換効率特性は、当
該電源装置によって電力が供給される負荷に流れる電流
（負荷電流）の大きさに対する電力変換効率の推移を示
すものである。また、上記制御信号には、本第１の電源
装置による電力によって動作するものがコンピュータ負
荷である場合には、当該コンピュータがサスペンド状態
（低消費電力状態）であるか否かを示すスタンバイ信号
等が含まれる。
【００１６】また、本発明に係る第１の電源装置では、
切換手段により、入力手段によって入力された制御信号
の状態に基づいて複数の電源回路のうちの１つの電源回
路に切り換えられる。これによって、制御信号の状態に
応動して電力変換効率の高い電源回路のみが作動して電
源出力が得られる。
切換手段により、入力手段によって入力された制御信号
の状態に基づいて複数の電源回路のうちの１つの電源回
路に切り換えられる。これによって、制御信号の状態に
応動して電力変換効率の高い電源回路のみが作動して電
源出力が得られる。
【００１７】このように、本発明に係る第１の電源装置
によれば、入力電圧を予め定めた所定電圧へ変換すると
きの電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、制御信号の状態に
応じた電力変換効率の高い１つの電源回路から電源出力
が得られるようにしているので、軽負荷状態から重負荷
状態に至るまで高効率とすることができると共に、複数
の電源回路が同時に作動することがないので、各電源回
路の出力精度を電源装置全体としての出力精度と略同一
とすることができ、この結果として低コストに高精度と
することができる。
によれば、入力電圧を予め定めた所定電圧へ変換すると
きの電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、制御信号の状態に
応じた電力変換効率の高い１つの電源回路から電源出力
が得られるようにしているので、軽負荷状態から重負荷
状態に至るまで高効率とすることができると共に、複数
の電源回路が同時に作動することがないので、各電源回
路の出力精度を電源装置全体としての出力精度と略同一
とすることができ、この結果として低コストに高精度と
することができる。
【００１８】なお、第１の電源装置の切換手段は、上記
複数の電源回路の各々に対応し、かつ上記制御信号の状
態に基づいて対応する電源回路を作動させる作動手段を
含むものとして構成することができる。この構成によっ
て、切換手段の構成を単純化することができる。
複数の電源回路の各々に対応し、かつ上記制御信号の状
態に基づいて対応する電源回路を作動させる作動手段を
含むものとして構成することができる。この構成によっ
て、切換手段の構成を単純化することができる。
【００１９】ところで、電源回路として広く用いられて
いるものに、図８を参照して説明した直列型電源回路と
スイッチング型電源回路がある。上述したように、一般
に、直列型電源回路は軽負荷時から重負荷時に亘って電
力変換効率の変動が少なく、スイッチング型電源回路は
軽負荷時には直列型電源回路より電力変換効率が悪く、
重負荷時には直列型電源回路より電力変換効率がよい、
という特性がある。
いるものに、図８を参照して説明した直列型電源回路と
スイッチング型電源回路がある。上述したように、一般
に、直列型電源回路は軽負荷時から重負荷時に亘って電
力変換効率の変動が少なく、スイッチング型電源回路は
軽負荷時には直列型電源回路より電力変換効率が悪く、
重負荷時には直列型電源回路より電力変換効率がよい、
という特性がある。
【００２０】そこで、第１の電源装置における複数の電
源回路に、直列型電源回路等の軽負荷用電源回路、及び
スイッチング型電源回路等の重負荷用電源回路を含め、
上記切換手段によって、消費電力を抑制するときの制御
信号が入力された場合に軽負荷用電源回路に切り換え、
上記抑制するときの制御信号が非入力の場合に重負荷用
電源回路に切り換えることが好ましい。これによって、
消費電力を抑制するときの制御信号が入力された場合、
すなわち負荷が比較的軽い場合には軽負荷用電源回路か
ら電源出力が得られ、上記抑制するときの制御信号が非
入力の場合、すなわち負荷が比較的重い場合には重負荷
用電源回路から電源出力が得られるようにすることがで
き、この結果として軽負荷時から重負荷時に至るまで高
効率とすることができる。
源回路に、直列型電源回路等の軽負荷用電源回路、及び
スイッチング型電源回路等の重負荷用電源回路を含め、
上記切換手段によって、消費電力を抑制するときの制御
信号が入力された場合に軽負荷用電源回路に切り換え、
上記抑制するときの制御信号が非入力の場合に重負荷用
電源回路に切り換えることが好ましい。これによって、
消費電力を抑制するときの制御信号が入力された場合、
すなわち負荷が比較的軽い場合には軽負荷用電源回路か
ら電源出力が得られ、上記抑制するときの制御信号が非
入力の場合、すなわち負荷が比較的重い場合には重負荷
用電源回路から電源出力が得られるようにすることがで
き、この結果として軽負荷時から重負荷時に至るまで高
効率とすることができる。
【００２１】なお、第１の電源装置では、切換手段によ
る電源回路の切り換え時に電源出力が一時的に停止して
しまう場合がある。この場合の電源出力の停止を一般に
瞬断と呼ぶが、該瞬断は当該電源装置による電力によっ
て動作する装置の動作不良や故障等につながるため、好
ましくない場合が多い。
る電源回路の切り換え時に電源出力が一時的に停止して
しまう場合がある。この場合の電源出力の停止を一般に
瞬断と呼ぶが、該瞬断は当該電源装置による電力によっ
て動作する装置の動作不良や故障等につながるため、好
ましくない場合が多い。
【００２２】そこで、第１の電源装置に切換手段による
切り換え時に電源出力を所定時間だけ保持するための保
持手段を更に備えることが好ましい。これによって、瞬
断の発生を防止することができる。
切り換え時に電源出力を所定時間だけ保持するための保
持手段を更に備えることが好ましい。これによって、瞬
断の発生を防止することができる。
【００２３】一方、本発明に係る第２の電源装置は、入
力電圧を予め定めた所定電圧へ変換するときの電力変換
効率特性が異なる複数の電源回路と、電力消費量を検出
する検出手段とを備えている。ここで、上記電力変換効
率特性は、上記第１の電源装置の場合と同様に、当該電
源装置によって電力が供給される負荷に流れる電流（負
荷電流）の大きさに対する電力変換効率の推移を示すも
のである。
力電圧を予め定めた所定電圧へ変換するときの電力変換
効率特性が異なる複数の電源回路と、電力消費量を検出
する検出手段とを備えている。ここで、上記電力変換効
率特性は、上記第１の電源装置の場合と同様に、当該電
源装置によって電力が供給される負荷に流れる電流（負
荷電流）の大きさに対する電力変換効率の推移を示すも
のである。
【００２４】また、本発明に係る第２の電源装置では、
切換手段により、検出手段によって検出された電力消費
量に基づいて複数の電源回路のうちの１つの電源回路に
切り換えられる。これによって、負荷電流の大きさに比
例した電力消費量の大きさに応動して電力変換効率の高
い電源回路のみが作動して電源出力が得られる。
切換手段により、検出手段によって検出された電力消費
量に基づいて複数の電源回路のうちの１つの電源回路に
切り換えられる。これによって、負荷電流の大きさに比
例した電力消費量の大きさに応動して電力変換効率の高
い電源回路のみが作動して電源出力が得られる。
【００２５】このように、本発明に係る第２の電源装置
によれば、入力電圧を予め定めた所定電圧へ変換すると
きの電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、電力消費量に応じ
た電力変換効率の高い１つの電源回路から電源出力が得
られるようにしているので、軽負荷状態から重負荷状態
に至るまで高効率とすることができると共に、複数の電
源回路が同時に作動することがないので、各電源回路の
出力精度を電源装置全体としての出力精度と略同一とす
ることができ、この結果として低コストに高精度とする
ことができる。
によれば、入力電圧を予め定めた所定電圧へ変換すると
きの電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、電力消費量に応じ
た電力変換効率の高い１つの電源回路から電源出力が得
られるようにしているので、軽負荷状態から重負荷状態
に至るまで高効率とすることができると共に、複数の電
源回路が同時に作動することがないので、各電源回路の
出力精度を電源装置全体としての出力精度と略同一とす
ることができ、この結果として低コストに高精度とする
ことができる。
【００２６】ところで、上述したように、特開平１１−
８９３３号公報及び特開平８−１４９８０４号公報の各
公報に記載の技術では、負荷電流を検出するために電源
回路の出力側に抵抗を設けているので、抵抗に流れる電
流によって発生する電圧降下のために、出力電圧精度が
悪くなる問題点があった。
８９３３号公報及び特開平８−１４９８０４号公報の各
公報に記載の技術では、負荷電流を検出するために電源
回路の出力側に抵抗を設けているので、抵抗に流れる電
流によって発生する電圧降下のために、出力電圧精度が
悪くなる問題点があった。
【００２７】そこで、本発明に係る第２の電源装置の検
出手段は、上記複数の電源回路に入力される電力量に基
づいて電力消費量を検出することが好ましい。これによ
って、電源装置の出力精度を向上することができる。
出手段は、上記複数の電源回路に入力される電力量に基
づいて電力消費量を検出することが好ましい。これによ
って、電源装置の出力精度を向上することができる。
【００２８】また、第２の電源装置の切換手段は、上記
複数の電源回路の各々に対応し、かつ上記電力消費量に
基づいて対応する電源回路を作動させる作動手段を含む
ものとして構成することができる。この構成によって、
切換手段の構成を単純化することができる。
複数の電源回路の各々に対応し、かつ上記電力消費量に
基づいて対応する電源回路を作動させる作動手段を含む
ものとして構成することができる。この構成によって、
切換手段の構成を単純化することができる。
【００２９】一方、上述したように、電源回路としては
直列型電源回路とスイッチング型電源回路があり、一般
に、直列型電源回路は軽負荷時から重負荷時に亘って電
力変換効率の変動が少なく、スイッチング型電源回路は
軽負荷時には直列型電源回路より電力変換効率が悪く、
重負荷時には直列型電源回路より電力変換効率がよい、
という特性がある。
直列型電源回路とスイッチング型電源回路があり、一般
に、直列型電源回路は軽負荷時から重負荷時に亘って電
力変換効率の変動が少なく、スイッチング型電源回路は
軽負荷時には直列型電源回路より電力変換効率が悪く、
重負荷時には直列型電源回路より電力変換効率がよい、
という特性がある。
【００３０】そこで、第２の電源装置における複数の電
源回路に、直列型電源回路等の軽負荷用電源回路、及び
スイッチング型電源回路等の重負荷用電源回路を含め、
上記切換手段によって、電力消費量が所定量より少ない
場合に軽負荷用電源回路に切り換え、上記電力消費量が
上記所定量以上である場合に重負荷用電源回路に切り換
えることが好ましい。これによって、電力消費量が所定
量より少ない場合、すなわち負荷が比較的軽い場合には
軽負荷用電源回路から電源出力が得られ、電力消費量が
上記所定量以上である場合、すなわち負荷が比較的重い
場合には重負荷用電源回路から電源出力が得られるよう
にすることができ、この結果として軽負荷時から重負荷
時に至るまで高効率とすることができる。
源回路に、直列型電源回路等の軽負荷用電源回路、及び
スイッチング型電源回路等の重負荷用電源回路を含め、
上記切換手段によって、電力消費量が所定量より少ない
場合に軽負荷用電源回路に切り換え、上記電力消費量が
上記所定量以上である場合に重負荷用電源回路に切り換
えることが好ましい。これによって、電力消費量が所定
量より少ない場合、すなわち負荷が比較的軽い場合には
軽負荷用電源回路から電源出力が得られ、電力消費量が
上記所定量以上である場合、すなわち負荷が比較的重い
場合には重負荷用電源回路から電源出力が得られるよう
にすることができ、この結果として軽負荷時から重負荷
時に至るまで高効率とすることができる。
【００３１】ここで、上記所定量として、軽負荷用電源
回路の電力変換効率特性を示す曲線が重負荷用電源回路
の電力変換効率特性を示す曲線と交差する位置に対応す
る電力消費量を予め設定することが好ましい。これによ
って、常に最良の電力変換効率を得ることができる。
回路の電力変換効率特性を示す曲線が重負荷用電源回路
の電力変換効率特性を示す曲線と交差する位置に対応す
る電力消費量を予め設定することが好ましい。これによ
って、常に最良の電力変換効率を得ることができる。
【００３２】なお、第２の電源装置では、切換手段によ
る電源回路の切り換え時に電源出力が瞬断してしまう場
合があるが、上述したように、瞬断は当該電源装置によ
る電力によって動作する装置の動作不良や故障等につな
がるため、好ましくない場合が多い。
る電源回路の切り換え時に電源出力が瞬断してしまう場
合があるが、上述したように、瞬断は当該電源装置によ
る電力によって動作する装置の動作不良や故障等につな
がるため、好ましくない場合が多い。
【００３３】そこで、第２の電源装置に切換手段による
切り換え時に電源出力を所定時間だけ保持するための保
持手段を更に備えることが好ましい。これによって、瞬
断の発生を防止することができる。
切り換え時に電源出力を所定時間だけ保持するための保
持手段を更に備えることが好ましい。これによって、瞬
断の発生を防止することができる。
【００３４】更に、本発明に係るコンピュータには、本
発明に係る電源装置と、該電源装置による電力によって
動作するコンピュータ負荷と、が備えられている。
発明に係る電源装置と、該電源装置による電力によって
動作するコンピュータ負荷と、が備えられている。
【００３５】従って、本発明に係るコンピュータによれ
ば、電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、電力の消費状態、
又は電力消費量に応じた電力変換効率の高い１つの電源
回路から電源出力が得られるようにしているので、軽負
荷状態から重負荷状態に至るまで高効率とすることがで
き、従って消費電力を少なくすることができる。
ば、電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、電力の消費状態、
又は電力消費量に応じた電力変換効率の高い１つの電源
回路から電源出力が得られるようにしているので、軽負
荷状態から重負荷状態に至るまで高効率とすることがで
き、従って消費電力を少なくすることができる。
【００３６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、本発明は、電力変換
効率特性が異なる複数の電源回路を有する電源装置、及
び該電源装置を備えたコンピュータに関するものである
が、説明を簡単化するために、本実施の形態では上記電
源回路が２個の場合を例に説明する。
施の形態を詳細に説明する。なお、本発明は、電力変換
効率特性が異なる複数の電源回路を有する電源装置、及
び該電源装置を備えたコンピュータに関するものである
が、説明を簡単化するために、本実施の形態では上記電
源回路が２個の場合を例に説明する。
【００３７】〔第１実施形態〕図１には、本発明に係る
電源装置を備えた典型的なパーソナル・コンピュータ
（ＰＣ）から成るコンピュータシステム１０のハードウ
ェア構成がサブシステム毎に模式的に示されている。本
発明を適用したＰＣの一例は、ＯＡＤＧ（PC Open Arch
itecture Developer's Group）仕様に準拠し、オペレー
ティングシステム（ＯＳ）として米マイクロソフト社の
“Ｗｉｎｄｏｗｓ９８又はＮＴ”又は米ＩＢＭ社の“Ｏ
Ｓ／２”を搭載したノートブック型のＰＣ１２（図２参
照）である。以下、コンピュータシステム１０の各部に
ついて説明する。
電源装置を備えた典型的なパーソナル・コンピュータ
（ＰＣ）から成るコンピュータシステム１０のハードウ
ェア構成がサブシステム毎に模式的に示されている。本
発明を適用したＰＣの一例は、ＯＡＤＧ（PC Open Arch
itecture Developer's Group）仕様に準拠し、オペレー
ティングシステム（ＯＳ）として米マイクロソフト社の
“Ｗｉｎｄｏｗｓ９８又はＮＴ”又は米ＩＢＭ社の“Ｏ
Ｓ／２”を搭載したノートブック型のＰＣ１２（図２参
照）である。以下、コンピュータシステム１０の各部に
ついて説明する。
【００３８】コンピュータシステム１０全体の頭脳であ
るＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実
行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵ
チップ“Ｐｅｎｔｉｕｍ”、“ＭＭＸテクノロジＰｅｎ
ｔｉｕｍ”、“Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社
等の他社製のＣＰＵでも良いし、ＩＢＭ社製の“Ｐｏｗ
ｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスす
るごく限られたコードやデータを一時格納することで、
メインメモリ１６への総アクセス時間を短縮するための
高速動作メモリであるＬ２（レベル２）−キャッシュを
含んで構成されている。Ｌ２−キャッシュは、一般にＳ
ＲＡＭ（スタティックＲＡＭ）チップで構成され、その
記憶容量は例えば５１２ｋＢ又はそれ以上である。
るＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実
行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵ
チップ“Ｐｅｎｔｉｕｍ”、“ＭＭＸテクノロジＰｅｎ
ｔｉｕｍ”、“Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社
等の他社製のＣＰＵでも良いし、ＩＢＭ社製の“Ｐｏｗ
ｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスす
るごく限られたコードやデータを一時格納することで、
メインメモリ１６への総アクセス時間を短縮するための
高速動作メモリであるＬ２（レベル２）−キャッシュを
含んで構成されている。Ｌ２−キャッシュは、一般にＳ
ＲＡＭ（スタティックＲＡＭ）チップで構成され、その
記憶容量は例えば５１２ｋＢ又はそれ以上である。
【００３９】ＣＰＵ１４は、自身の外部ピンに直結され
たプロセッサ直結バスとしてのＦＳ（FrontSide）バス
１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Periph
eralComponent Interconnect）バス２０、及び低速のＩ
／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Ar
chitecture）バス２２という３階層のバスを介して、後
述の各ハードウェア構成要素と相互接続されている。
たプロセッサ直結バスとしてのＦＳ（FrontSide）バス
１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Periph
eralComponent Interconnect）バス２０、及び低速のＩ
／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Ar
chitecture）バス２２という３階層のバスを介して、後
述の各ハードウェア構成要素と相互接続されている。
【００４０】ＦＳＢ１８とＰＣＩバス２０は、一般にメ
モリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホ
スト−ＰＣＩブリッジ）２４によって連絡されている。
本実施形態のＣＰＵブリッジ２４は、メインメモリ１６
へのアクセス動作を制御するためのメモリコントローラ
機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送
速度の差を吸収するためのデータバッファ等を含んだ構
成となっており、例えばインテル社製の４４０ＢＸ等を
用いることができる。
モリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホ
スト−ＰＣＩブリッジ）２４によって連絡されている。
本実施形態のＣＰＵブリッジ２４は、メインメモリ１６
へのアクセス動作を制御するためのメモリコントローラ
機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送
速度の差を吸収するためのデータバッファ等を含んだ構
成となっており、例えばインテル社製の４４０ＢＸ等を
用いることができる。
【００４１】メインメモリ１６は、ＣＰＵ１４の実行プ
ログラムの読み込み領域として、或いは実行プログラム
の処理データを書き込む作業領域として利用される書き
込み可能メモリである。メインメモリ１６は、一般には
複数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成
され、例えば３２ＭＢを標準装備し２５６ＭＢまで増設
可能である。近年では、更に高速化の要求に応えるべ
く、ＤＲＡＭは高速ページＤＲＡＭ、ＥＤＯ ＤＲＡ
Ｍ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、バーストＥ
ＤＯ ＤＲＡＭ、ＲＤＲＡＭ等へと変遷している。
ログラムの読み込み領域として、或いは実行プログラム
の処理データを書き込む作業領域として利用される書き
込み可能メモリである。メインメモリ１６は、一般には
複数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成
され、例えば３２ＭＢを標準装備し２５６ＭＢまで増設
可能である。近年では、更に高速化の要求に応えるべ
く、ＤＲＡＭは高速ページＤＲＡＭ、ＥＤＯ ＤＲＡ
Ｍ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、バーストＥ
ＤＯ ＤＲＡＭ、ＲＤＲＡＭ等へと変遷している。
【００４２】なお、ここでいう実行プログラムには、Ｗ
ｉｎｄｏｗｓ９８等のＯＳ、周辺機器類をハードウェア
操作するための各種デバイスドライバ、特定業務に向け
られたアプリケーションプログラムや、フラッシュＲＯ
Ｍ７２に格納されたＢＩＯＳ（Basic Input/Output Sys
tem：キーボードやフロッピーディスクドライブ等の各
ハードウェアの入出力操作を制御するためのプログラ
ム）等のファームウェアが含まれる。
ｉｎｄｏｗｓ９８等のＯＳ、周辺機器類をハードウェア
操作するための各種デバイスドライバ、特定業務に向け
られたアプリケーションプログラムや、フラッシュＲＯ
Ｍ７２に格納されたＢＩＯＳ（Basic Input/Output Sys
tem：キーボードやフロッピーディスクドライブ等の各
ハードウェアの入出力操作を制御するためのプログラ
ム）等のファームウェアが含まれる。
【００４３】ＰＣＩバス２０は、比較的高速なデータ伝
送が可能なタイプのバス（例えばバス幅３２／６４ビッ
ト、最大動作周波数３３／６６／１００ＭＨｚ、最大デ
ータ転送速度１３２／２６４ＭＢｐｓ）であり、カード
バスコントローラ３０のような比較的高速で駆動するＰ
ＣＩデバイス類がこれに接続される。なお、ＰＣＩアー
キテクチャは、米インテル社の提唱に端を発したもので
あり、いわゆるＰｎＰ（プラグ・アンド・プレイ）機能
を実現している。
送が可能なタイプのバス（例えばバス幅３２／６４ビッ
ト、最大動作周波数３３／６６／１００ＭＨｚ、最大デ
ータ転送速度１３２／２６４ＭＢｐｓ）であり、カード
バスコントローラ３０のような比較的高速で駆動するＰ
ＣＩデバイス類がこれに接続される。なお、ＰＣＩアー
キテクチャは、米インテル社の提唱に端を発したもので
あり、いわゆるＰｎＰ（プラグ・アンド・プレイ）機能
を実現している。
【００４４】ビデオサブシステム２６は、ビデオに関連
する機能を実現するためのサブシステムであり、ＣＰＵ
１４からの描画命令を実際に処理し、処理した描画情報
をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、Ｖ
ＲＡＭから描画情報を読み出して液晶ディスプレイ（Ｌ
ＣＤ）２８（図２参照）に描画データとして出力するビ
デオコントローラを含む。また、ビデオコントローラ
は、付設されたデジタル−アナログ変換器（ＤＡＣ）に
よってデジタルのビデオ信号をアナログのビデオ信号へ
変換することができる。アナログのビデオ信号は、信号
線を介してＣＲＴポート（図示省略）へ出力される。
する機能を実現するためのサブシステムであり、ＣＰＵ
１４からの描画命令を実際に処理し、処理した描画情報
をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、Ｖ
ＲＡＭから描画情報を読み出して液晶ディスプレイ（Ｌ
ＣＤ）２８（図２参照）に描画データとして出力するビ
デオコントローラを含む。また、ビデオコントローラ
は、付設されたデジタル−アナログ変換器（ＤＡＣ）に
よってデジタルのビデオ信号をアナログのビデオ信号へ
変換することができる。アナログのビデオ信号は、信号
線を介してＣＲＴポート（図示省略）へ出力される。
【００４５】また、ＰＣＩバス２０にはカードバスコン
トローラ３０、オーディオサブシステム３２、ドッキン
グステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３
４及びミニＰＣＩスロット３６が各々接続されている。
カードバスコントローラ３０は、ＰＣＩバス２０のバス
シグナルをＰＣＩカードバススロット３８のインタフェ
ースコネクタ（カードバス）に直結させるための専用コ
ントローラである。カードバススロット３８には、例え
ばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Pers
onal Computer Memory Association）／ＪＥＩＤＡ（Ja
pan ElectronicIndustry Development Association）が
策定した仕様（例えば“PC Card Standard 95”）に準
拠したＰＣカード４０が装填される。
トローラ３０、オーディオサブシステム３２、ドッキン
グステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３
４及びミニＰＣＩスロット３６が各々接続されている。
カードバスコントローラ３０は、ＰＣＩバス２０のバス
シグナルをＰＣＩカードバススロット３８のインタフェ
ースコネクタ（カードバス）に直結させるための専用コ
ントローラである。カードバススロット３８には、例え
ばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Pers
onal Computer Memory Association）／ＪＥＩＤＡ（Ja
pan ElectronicIndustry Development Association）が
策定した仕様（例えば“PC Card Standard 95”）に準
拠したＰＣカード４０が装填される。
【００４６】Ｄｏｃｋ Ｉ／Ｆ３４は、ＰＣ１２とドッ
キングステーション（図示省略）を接続するためのハー
ドウェアであり、ＰＣ１２がドッキングステーションに
セットされると、ドッキングステーションの内部バスが
Ｄｏｃｋ Ｉ／Ｆ３４に接続され、ドッキングステーシ
ョンの内部バスに接続された各種のハードウェア構成要
素がＤｏｃｋ Ｉ／Ｆ３４を介してＰＣＩバス２０に接
続される。また、ミニＰＣＩスロット３６には、例えば
コンピュータシステム１０をネットワーク（例えばＬＡ
Ｎ）に接続するためのネットワークアダプタ４２が接続
される。
キングステーション（図示省略）を接続するためのハー
ドウェアであり、ＰＣ１２がドッキングステーションに
セットされると、ドッキングステーションの内部バスが
Ｄｏｃｋ Ｉ／Ｆ３４に接続され、ドッキングステーシ
ョンの内部バスに接続された各種のハードウェア構成要
素がＤｏｃｋ Ｉ／Ｆ３４を介してＰＣＩバス２０に接
続される。また、ミニＰＣＩスロット３６には、例えば
コンピュータシステム１０をネットワーク（例えばＬＡ
Ｎ）に接続するためのネットワークアダプタ４２が接続
される。
【００４７】ＰＣＩバス２０とＩＳＡバス２２はＩ／Ｏ
ブリッジ４４によって相互に接続されている。Ｉ／Ｏブ
リッジ４４は、ＰＣＩバス２０とＩＳＡバス２２とのブ
リッジ機能、ＤＭＡコントローラ機能、プログラマブル
割り込みコントローラ（ＰＩＣ）機能、及びプログラマ
ブル・インターバル・タイマ（ＰＩＴ）機能、ＩＤＥ
（Integrated Drive Electronics）インタフェース機
能、ＵＳＢ（Universal Serial Bus）機能、ＳＭＢ（Sy
stem Management Bus）インタフェース機能を備えてい
ると共に、リアルタイムクロック（ＲＴＣ）を内蔵して
おり、例えばインテル社製のＰＩＩＸ４というデバイス
（コアチップ）を用いることができる。
ブリッジ４４によって相互に接続されている。Ｉ／Ｏブ
リッジ４４は、ＰＣＩバス２０とＩＳＡバス２２とのブ
リッジ機能、ＤＭＡコントローラ機能、プログラマブル
割り込みコントローラ（ＰＩＣ）機能、及びプログラマ
ブル・インターバル・タイマ（ＰＩＴ）機能、ＩＤＥ
（Integrated Drive Electronics）インタフェース機
能、ＵＳＢ（Universal Serial Bus）機能、ＳＭＢ（Sy
stem Management Bus）インタフェース機能を備えてい
ると共に、リアルタイムクロック（ＲＴＣ）を内蔵して
おり、例えばインテル社製のＰＩＩＸ４というデバイス
（コアチップ）を用いることができる。
【００４８】なお、ＤＭＡコントローラ機能は、周辺機
器（たとえばＦＤＤ）とメインメモリ１６との間のデー
タ転送をＣＰＵ１４の介在なしに実行するための機能で
ある。またＰＩＣ機能は、周辺機器からの割り込み要求
（ＩＲＱ）に応答して所定のプログラム（割り込みハン
ドラ）を実行させる機能である。また、ＰＩＴ機能はタ
イマ信号を所定周期で発生させる機能であり、その発生
周期はプログラマブルである。
器（たとえばＦＤＤ）とメインメモリ１６との間のデー
タ転送をＣＰＵ１４の介在なしに実行するための機能で
ある。またＰＩＣ機能は、周辺機器からの割り込み要求
（ＩＲＱ）に応答して所定のプログラム（割り込みハン
ドラ）を実行させる機能である。また、ＰＩＴ機能はタ
イマ信号を所定周期で発生させる機能であり、その発生
周期はプログラマブルである。
【００４９】また、ＩＤＥインタフェース機能によって
実現されるＩＤＥインタフェースには、ＩＤＥハードデ
ィスクドライブ（ＨＤＤ）４６が接続される他、ＩＤＥ
ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachm
ent Packet Interface）接続される。また、ＩＤＥ Ｃ
Ｄ−ＲＯＭドライブ４８の代わりに、ＤＶＤ（Digital
Video Disc又はDigital Versatile Disc）ドライブのよ
うな他のタイプのＩＤＥ装置が接続されていても良い。
ＨＤＤ４６やＣＤ−ＲＯＭドライブ４８等の外部記憶装
置は、例えばＰＣ１２本体内の「メディアベイ」又は
「デバイスベイ」と呼ばれる収納場所に格納される。こ
れら標準装備された外部記憶装置は、ＦＤＤやバッテリ
パックのような他の機器類と交換可能かつ排他的に取り
付けられる場合もある。
実現されるＩＤＥインタフェースには、ＩＤＥハードデ
ィスクドライブ（ＨＤＤ）４６が接続される他、ＩＤＥ
ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachm
ent Packet Interface）接続される。また、ＩＤＥ Ｃ
Ｄ−ＲＯＭドライブ４８の代わりに、ＤＶＤ（Digital
Video Disc又はDigital Versatile Disc）ドライブのよ
うな他のタイプのＩＤＥ装置が接続されていても良い。
ＨＤＤ４６やＣＤ−ＲＯＭドライブ４８等の外部記憶装
置は、例えばＰＣ１２本体内の「メディアベイ」又は
「デバイスベイ」と呼ばれる収納場所に格納される。こ
れら標準装備された外部記憶装置は、ＦＤＤやバッテリ
パックのような他の機器類と交換可能かつ排他的に取り
付けられる場合もある。
【００５０】また、Ｉ／Ｏブリッジ４４にはＵＳＢポー
トが設けられており、このＵＳＢポートは、例えばＰＣ
１２本体の壁面等に設けられたＵＳＢコネクタ５０と接
続されている。ＵＳＢは、電源投入のまま新しい周辺機
器（ＵＳＢデバイス）を抜き差しする機能（ホット・プ
ラギング機能）や、新たに接続された周辺機器を自動認
識しシステムコンフィギュレーションを再設定する機能
（プラグアンドプレイ機能）をサポートしている。１つ
のＵＳＢポートに対して、最大６３個のＵＳＢデバイス
をディジーチェーン接続することができる。ＵＳＢデバ
イスの例は、キーボード、マウス、ジョイスティック、
スキャナ、プリンタ、モデム、ディスプレイモニタ、タ
ブレットなど様々である。
トが設けられており、このＵＳＢポートは、例えばＰＣ
１２本体の壁面等に設けられたＵＳＢコネクタ５０と接
続されている。ＵＳＢは、電源投入のまま新しい周辺機
器（ＵＳＢデバイス）を抜き差しする機能（ホット・プ
ラギング機能）や、新たに接続された周辺機器を自動認
識しシステムコンフィギュレーションを再設定する機能
（プラグアンドプレイ機能）をサポートしている。１つ
のＵＳＢポートに対して、最大６３個のＵＳＢデバイス
をディジーチェーン接続することができる。ＵＳＢデバ
イスの例は、キーボード、マウス、ジョイスティック、
スキャナ、プリンタ、モデム、ディスプレイモニタ、タ
ブレットなど様々である。
【００５１】更に、Ｉ／Ｏブリッジ４４にはＳＭバスを
介してＥＥＰＲＯＭ９４が接続されている。ＥＥＰＲＯ
Ｍ９４はユーザによって登録されたパスワードやスーパ
ーバイザーパスワード、製品シリアル番号等の情報を保
持するためのメモリであり、不揮発性で記憶内容を電気
的に書き替え可能とされている。
介してＥＥＰＲＯＭ９４が接続されている。ＥＥＰＲＯ
Ｍ９４はユーザによって登録されたパスワードやスーパ
ーバイザーパスワード、製品シリアル番号等の情報を保
持するためのメモリであり、不揮発性で記憶内容を電気
的に書き替え可能とされている。
【００５２】また、Ｉ／Ｏブリッジ４４は電源部５４に
接続されている。電源部５４はＡＣ／ＤＣコンバータ６
２、バッテリ６４を充電するための充電器、及びコンピ
ュータシステム１０で使用される５Ｖ、３．３Ｖ等の直
流定電圧を生成するＤＣ／ＤＣコンバータ６６等の回路
を備えている。ＤＣ／ＤＣコンバータ６６が本発明の電
源装置に相当する。
接続されている。電源部５４はＡＣ／ＤＣコンバータ６
２、バッテリ６４を充電するための充電器、及びコンピ
ュータシステム１０で使用される５Ｖ、３．３Ｖ等の直
流定電圧を生成するＤＣ／ＤＣコンバータ６６等の回路
を備えている。ＤＣ／ＤＣコンバータ６６が本発明の電
源装置に相当する。
【００５３】一方、Ｉ／Ｏブリッジ４４を構成するコア
チップの内部には、コンピュータシステム１０の電源状
態を管理するための内部レジスタと、該内部レジスタの
操作を含むコンピュータシステム１０の電源状態の管理
を行うロジック（ステートマシーン）が設けられてい
る。
チップの内部には、コンピュータシステム１０の電源状
態を管理するための内部レジスタと、該内部レジスタの
操作を含むコンピュータシステム１０の電源状態の管理
を行うロジック（ステートマシーン）が設けられてい
る。
【００５４】上記ロジックは電源部５４との間で各種の
信号を送受し、この信号の送受により、電源部５４から
コンピュータシステム１０への実際の給電状態を認識
し、電源部５４は上記ロジックからの指示に応じてコン
ピュータシステム１０への電力供給を制御する。
信号を送受し、この信号の送受により、電源部５４から
コンピュータシステム１０への実際の給電状態を認識
し、電源部５４は上記ロジックからの指示に応じてコン
ピュータシステム１０への電力供給を制御する。
【００５５】ＩＳＡバス２２はＰＣＩバス２０よりもデ
ータ転送速度が低いバスであり（例えばバス幅１６ビッ
ト、最大データ転送速度４ＭＢｐｓ）、Ｓｕｐｅｒ Ｉ
／Ｏコントローラ７０、ＥＥＰＲＯＭ等から成るフラッ
シュＲＯＭ７２、ＣＭＯＳ７４、ゲートアレイロジック
７６に接続されたエンベデッドコントローラ８０に加
え、キーボード／マウスコントローラのような比較的低
速で動作する周辺機器類（何れも図示省略）を接続する
のに用いられる。
ータ転送速度が低いバスであり（例えばバス幅１６ビッ
ト、最大データ転送速度４ＭＢｐｓ）、Ｓｕｐｅｒ Ｉ
／Ｏコントローラ７０、ＥＥＰＲＯＭ等から成るフラッ
シュＲＯＭ７２、ＣＭＯＳ７４、ゲートアレイロジック
７６に接続されたエンベデッドコントローラ８０に加
え、キーボード／マウスコントローラのような比較的低
速で動作する周辺機器類（何れも図示省略）を接続する
のに用いられる。
【００５６】Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０には
Ｉ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／
Ｏコントローラ７０は、フロッピーディスクドライブ
（ＦＤＤ）の駆動、パラレル・ポートを介したパラレル
・データの入出力（ＰＩＯ）、シリアル・ポートを介し
たシリアル・データの入出力（ＳＩＯ）を制御する。
Ｉ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／
Ｏコントローラ７０は、フロッピーディスクドライブ
（ＦＤＤ）の駆動、パラレル・ポートを介したパラレル
・データの入出力（ＰＩＯ）、シリアル・ポートを介し
たシリアル・データの入出力（ＳＩＯ）を制御する。
【００５７】フラッシュＲＯＭ７２は、ＢＩＯＳ等のプ
ログラムを保持するためのメモリであり、不揮発性で記
憶内容を電気的に書き替え可能とされている。また、Ｃ
ＭＯＳ７４は揮発性の半導体メモリがバックアップ電源
に接続されて構成されており、不揮発性でかつ高速の記
憶手段として機能する。
ログラムを保持するためのメモリであり、不揮発性で記
憶内容を電気的に書き替え可能とされている。また、Ｃ
ＭＯＳ７４は揮発性の半導体メモリがバックアップ電源
に接続されて構成されており、不揮発性でかつ高速の記
憶手段として機能する。
【００５８】エンベデッドコントローラ８０は、図示し
ないキーボードのコントロールを行うと共に、ゲートア
レイロジック７６と協働して電源管理機能の一部を担
う。
ないキーボードのコントロールを行うと共に、ゲートア
レイロジック７６と協働して電源管理機能の一部を担
う。
【００５９】次に、図３を参照して、ＤＣ／ＤＣコンバ
ータ６６の構成を説明する。同図に示すように、ＤＣ／
ＤＣコンバータ６６には本発明の電源回路としての直列
型電源回路１００及びスイッチング型電源回路１０２が
備えられている。なお、本実施の形態に係る直列型電源
回路１００は負荷の重さに対する電力変換効率特性が図
８（Ｂ）に示すものとされており、スイッチング型電源
回路１０２は電力変換効率特性が図８（Ａ）に示すもの
とされている。従って、直列型電源回路１００が本発明
の軽負荷用電源回路として作用し、スイッチング型電源
回路１０２が本発明の重負荷用電源回路として作用す
る。
ータ６６の構成を説明する。同図に示すように、ＤＣ／
ＤＣコンバータ６６には本発明の電源回路としての直列
型電源回路１００及びスイッチング型電源回路１０２が
備えられている。なお、本実施の形態に係る直列型電源
回路１００は負荷の重さに対する電力変換効率特性が図
８（Ｂ）に示すものとされており、スイッチング型電源
回路１０２は電力変換効率特性が図８（Ａ）に示すもの
とされている。従って、直列型電源回路１００が本発明
の軽負荷用電源回路として作用し、スイッチング型電源
回路１０２が本発明の重負荷用電源回路として作用す
る。
【００６０】直列型電源回路１００は、図示しない電源
に接続されて直流電圧＋３．３Ｖが印加されると共に、
グランドに接続されている。直列型電源回路１００に
は、イネーブル端子（−ＥＮ）が備えられており、該イ
ネーブル端子がアクティブ（ここでは、ロー・レベル）
のときに規定の電圧値（ここでは、＋２．５Ｖ）の直流
電圧を出力する状態とされ、イン・アクティブ（ここで
は、ハイ・レベル）のときに電圧を出力しない状態、す
なわち直列型電源回路自身が殆ど電力を消費しないスタ
ンバイ状態とされるように構成されている。
に接続されて直流電圧＋３．３Ｖが印加されると共に、
グランドに接続されている。直列型電源回路１００に
は、イネーブル端子（−ＥＮ）が備えられており、該イ
ネーブル端子がアクティブ（ここでは、ロー・レベル）
のときに規定の電圧値（ここでは、＋２．５Ｖ）の直流
電圧を出力する状態とされ、イン・アクティブ（ここで
は、ハイ・レベル）のときに電圧を出力しない状態、す
なわち直列型電源回路自身が殆ど電力を消費しないスタ
ンバイ状態とされるように構成されている。
【００６１】本第１実施形態に係るＤＣ／ＤＣコンバー
タ６６では、直列型電源回路１００のイネーブル端子
に、コンピュータシステム１０がサスペンド状態のと
き、すなわち軽負荷時にアクティブ（ここでは、ハイ・
レベル）となり、サスペンド状態ではないとき、すなわ
ち重負荷時にイン・アクティブ（ここでは、ロー・レベ
ル）となる信号であるスタンバイ信号Ｓが入力端子１０
９及びインバータ１２０を介して入力されるように構成
されている。従って、直列型電源回路１００は、サスペ
ンド状態のときに上記規定の電圧値の直流電圧を出力す
る状態とされ、サスペンド状態でないときには電圧を出
力しないスタンバイ状態とされるように構成されてい
る。なお、本実施形態では、サスペンド状態時にはＤＣ
／ＤＣコンバータ６６の出力電流が２０ｍＡ以下とな
り、サスペンド状態でないときには出力電流が２０ｍＡ
を越える状態となる。スタンバイ信号Ｓが本発明の制御
信号に相当する。
タ６６では、直列型電源回路１００のイネーブル端子
に、コンピュータシステム１０がサスペンド状態のと
き、すなわち軽負荷時にアクティブ（ここでは、ハイ・
レベル）となり、サスペンド状態ではないとき、すなわ
ち重負荷時にイン・アクティブ（ここでは、ロー・レベ
ル）となる信号であるスタンバイ信号Ｓが入力端子１０
９及びインバータ１２０を介して入力されるように構成
されている。従って、直列型電源回路１００は、サスペ
ンド状態のときに上記規定の電圧値の直流電圧を出力す
る状態とされ、サスペンド状態でないときには電圧を出
力しないスタンバイ状態とされるように構成されてい
る。なお、本実施形態では、サスペンド状態時にはＤＣ
／ＤＣコンバータ６６の出力電流が２０ｍＡ以下とな
り、サスペンド状態でないときには出力電流が２０ｍＡ
を越える状態となる。スタンバイ信号Ｓが本発明の制御
信号に相当する。
【００６２】一方、スイッチング型電源回路１０２に
は、トランジスタ１０４が備えられており、トランジス
タ１０４のエミッタは上記図示しない電源に接続されて
直流電圧＋３．３Ｖが印加されると共に、他方の端子が
グランドに接続されたコンデンサ１０６の一方の端子に
接続されている。ここで、上記コンデンサ１０６は、ス
イッチング型電源回路１０２の入力コンデンサであり、
ノイズやＥＭＩ（Electromagnetic Interference；電磁
波障害）の低減及び電力変換効率の向上を目的として設
けている。
は、トランジスタ１０４が備えられており、トランジス
タ１０４のエミッタは上記図示しない電源に接続されて
直流電圧＋３．３Ｖが印加されると共に、他方の端子が
グランドに接続されたコンデンサ１０６の一方の端子に
接続されている。ここで、上記コンデンサ１０６は、ス
イッチング型電源回路１０２の入力コンデンサであり、
ノイズやＥＭＩ（Electromagnetic Interference；電磁
波障害）の低減及び電力変換効率の向上を目的として設
けている。
【００６３】また、トランジスタ１０４のベースは、電
源電圧ＶＣＣが印加されるように構成されていると共に
グランドに接続されたＰＷＭコントローラ１０８のＰＷ
Ｍ（Pulse Width Modulation；パルス幅変調）信号を出
力する出力端子に接続されている。
源電圧ＶＣＣが印加されるように構成されていると共に
グランドに接続されたＰＷＭコントローラ１０８のＰＷ
Ｍ（Pulse Width Modulation；パルス幅変調）信号を出
力する出力端子に接続されている。
【００６４】一方、トランジスタ１０４のコレクタは、
フライホイールダイオード１１２とコンデンサ１１４と
がπ型に接続されたインダクタ１１０の一方の端子（フ
ライホイールダイオード１１２が接続されている側の端
子）に接続されている。
フライホイールダイオード１１２とコンデンサ１１４と
がπ型に接続されたインダクタ１１０の一方の端子（フ
ライホイールダイオード１１２が接続されている側の端
子）に接続されている。
【００６５】ＰＷＭコントローラ１０８にはイネーブル
端子（−ＥＮ）が備えられており、該イネーブル端子が
イン・アクティブ（ここでは、ハイ・レベル）のときに
ＰＷＭ信号を出力しない状態とされ、アクティブ（ここ
では、ロー・レベル）のときに所定のＰＷＭ信号を出力
する。
端子（−ＥＮ）が備えられており、該イネーブル端子が
イン・アクティブ（ここでは、ハイ・レベル）のときに
ＰＷＭ信号を出力しない状態とされ、アクティブ（ここ
では、ロー・レベル）のときに所定のＰＷＭ信号を出力
する。
【００６６】本第１実施形態に係るＤＣ／ＤＣコンバー
タ６６では、ＰＷＭコントローラ１０８のイネーブル端
子にスタンバイ信号Ｓが直接入力されるように構成され
ている。従って、スイッチング型電源回路１０２は、サ
スペンド状態でないときに規定の電圧値（ここでは、＋
２．５Ｖ）の直流電圧を出力する状態とされ、サスペン
ド状態のときには電圧を出力しないスタンバイ状態とさ
れるように構成されている。
タ６６では、ＰＷＭコントローラ１０８のイネーブル端
子にスタンバイ信号Ｓが直接入力されるように構成され
ている。従って、スイッチング型電源回路１０２は、サ
スペンド状態でないときに規定の電圧値（ここでは、＋
２．５Ｖ）の直流電圧を出力する状態とされ、サスペン
ド状態のときには電圧を出力しないスタンバイ状態とさ
れるように構成されている。
【００６７】更に、直列型電源回路１００及びスイッチ
ング型電源回路１０２の各々の出力端は互いに接続され
て、本ＤＣ／ＤＣコンバータ６６の直流電圧＋２．５Ｖ
を出力する出力端を構成している。なお、入力端子１０
９が本発明の入力手段に、入力端子１０９から各電源回
路のイネーブル端子に至る配線及びインバータ１２０が
含まれた切換回路１１６が本発明の切換手段及び作動手
段に、各々相当する。
ング型電源回路１０２の各々の出力端は互いに接続され
て、本ＤＣ／ＤＣコンバータ６６の直流電圧＋２．５Ｖ
を出力する出力端を構成している。なお、入力端子１０
９が本発明の入力手段に、入力端子１０９から各電源回
路のイネーブル端子に至る配線及びインバータ１２０が
含まれた切換回路１１６が本発明の切換手段及び作動手
段に、各々相当する。
【００６８】なお、コンピュータシステム１０を構成す
るためには、図１に示した以外にも多くの電気回路が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、本明細
書中では説明を省略する。また、図面の錯綜を回避する
ため、図中の各ハードウェアブロック間の接続も一部し
か図示していないことを付記しておく。
るためには、図１に示した以外にも多くの電気回路が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、本明細
書中では説明を省略する。また、図面の錯綜を回避する
ため、図中の各ハードウェアブロック間の接続も一部し
か図示していないことを付記しておく。
【００６９】次に、本実施の形態の作用として、ＤＣ／
ＤＣコンバータ６６の動作について説明する。まず、サ
スペンド状態である場合の動作について説明する。
ＤＣコンバータ６６の動作について説明する。まず、サ
スペンド状態である場合の動作について説明する。
【００７０】この場合、スタンバイ信号Ｓはハイ・レベ
ルとなっているので、直列型電源回路１００のイネーブ
ル端子はロー・レベルとされ、従って直列型電源回路１
００からは上記規定の電圧値の電圧が出力される。
ルとなっているので、直列型電源回路１００のイネーブ
ル端子はロー・レベルとされ、従って直列型電源回路１
００からは上記規定の電圧値の電圧が出力される。
【００７１】一方、このとき、スイッチング型電源回路
１０２におけるＰＷＭコントローラ１０８のイネーブル
端子はハイ・レベルとされるので、ＰＷＭコントローラ
１０８からはＰＷＭ信号が出力されず、従って、トラン
ジスタ１０４はオフ状態で維持されるので、スイッチン
グ型電源回路１０２からは電圧が出力されない。
１０２におけるＰＷＭコントローラ１０８のイネーブル
端子はハイ・レベルとされるので、ＰＷＭコントローラ
１０８からはＰＷＭ信号が出力されず、従って、トラン
ジスタ１０４はオフ状態で維持されるので、スイッチン
グ型電源回路１０２からは電圧が出力されない。
【００７２】次に、サスペンド状態ではない場合の動作
について説明する。この場合、スタンバイ信号Ｓはロー
・レベルとなっているので、直列型電源回路１００のイ
ネーブル端子はハイ・レベルとされ、従って直列型電源
回路１００からは電圧が出力されない。
について説明する。この場合、スタンバイ信号Ｓはロー
・レベルとなっているので、直列型電源回路１００のイ
ネーブル端子はハイ・レベルとされ、従って直列型電源
回路１００からは電圧が出力されない。
【００７３】一方、このとき、スイッチング型電源回路
１０２におけるＰＷＭコントローラ１０８のイネーブル
端子はロー・レベルとされるので、ＰＷＭコントローラ
１０８からは所定デューティのＰＷＭ信号が出力され、
従って、トランジスタ１０４はＰＷＭ信号に応じてオン
／オフが繰り返される状態とされるので、スイッチング
型電源回路１０２からは上記規定の電圧値の電圧が出力
される。
１０２におけるＰＷＭコントローラ１０８のイネーブル
端子はロー・レベルとされるので、ＰＷＭコントローラ
１０８からは所定デューティのＰＷＭ信号が出力され、
従って、トランジスタ１０４はＰＷＭ信号に応じてオン
／オフが繰り返される状態とされるので、スイッチング
型電源回路１０２からは上記規定の電圧値の電圧が出力
される。
【００７４】上述したように、スタンバイ信号Ｓがハイ
・レベルであるときは軽負荷のときであり、スタンバイ
信号Ｓがロー・レベルであるときは重負荷のときである
ので、上述したサスペンド状態であるときとサスペンド
状態ではないときのＤＣ／ＤＣコンバータ６６の動作に
よって、軽負荷時には直列型電源回路１００が動作状態
になると共にスイッチング型電源回路１０２が非動作状
態になり、重負荷時には直列型電源回路１００が非動作
状態になると共にスイッチング型電源回路１０２が動作
状態になる。
・レベルであるときは軽負荷のときであり、スタンバイ
信号Ｓがロー・レベルであるときは重負荷のときである
ので、上述したサスペンド状態であるときとサスペンド
状態ではないときのＤＣ／ＤＣコンバータ６６の動作に
よって、軽負荷時には直列型電源回路１００が動作状態
になると共にスイッチング型電源回路１０２が非動作状
態になり、重負荷時には直列型電源回路１００が非動作
状態になると共にスイッチング型電源回路１０２が動作
状態になる。
【００７５】図４には、本第１実施形態に係るＤＣ／Ｄ
Ｃコンバータ６６の負荷の重さ（出力電流の大きさ）に
対する電力変換効率を示すグラフが示されている。同図
に示すように、ＤＣ／ＤＣコンバータ６６では、出力電
流が２０ｍＡ以下の領域では直列型電源回路１００が動
作状態となっているので７０％前後の電力変換効率を得
ることができ、２０ｍＡを越える領域ではスイッチング
型電源回路１０２が動作状態となっているので出力電流
が増加するに従って電力変換効率が軽負荷時の電力変換
効率から徐々に上昇して８０数％程度に達する高効率を
実現することができる。
Ｃコンバータ６６の負荷の重さ（出力電流の大きさ）に
対する電力変換効率を示すグラフが示されている。同図
に示すように、ＤＣ／ＤＣコンバータ６６では、出力電
流が２０ｍＡ以下の領域では直列型電源回路１００が動
作状態となっているので７０％前後の電力変換効率を得
ることができ、２０ｍＡを越える領域ではスイッチング
型電源回路１０２が動作状態となっているので出力電流
が増加するに従って電力変換効率が軽負荷時の電力変換
効率から徐々に上昇して８０数％程度に達する高効率を
実現することができる。
【００７６】このように、本第１実施形態に係る電源装
置としてのＤＣ／ＤＣコンバータ６６では、入力電圧を
予め定めた所定電圧へ変換するときの電力変換効率特性
が異なる２つの電源回路（スイッチング型電源回路及び
直列型電源回路）を備えると共に、該２つの電源回路の
うち、スタンバイ信号の状態に応じて電力変換効率の高
い方の電源回路から電源出力が得られるようにしている
ので、軽負荷状態から重負荷状態に至るまで高効率とす
ることができる。
置としてのＤＣ／ＤＣコンバータ６６では、入力電圧を
予め定めた所定電圧へ変換するときの電力変換効率特性
が異なる２つの電源回路（スイッチング型電源回路及び
直列型電源回路）を備えると共に、該２つの電源回路の
うち、スタンバイ信号の状態に応じて電力変換効率の高
い方の電源回路から電源出力が得られるようにしている
ので、軽負荷状態から重負荷状態に至るまで高効率とす
ることができる。
【００７７】実際のコンピュータ・システム（ノートブ
ック型ＰＣ）におけるサスペンド状態での本実施形態の
効果は次のようになる。なお、ここでは、ノートブック
型ＰＣのサスペンド状態における消費電力を１００ｍＷ
とし、バッテリ６４が満充電状態であるときにサスペン
ド状態にした場合、バッテリ６４の容量に基づいて２週
間、この状態を維持することができるものとする。更
に、ＤＣ／ＤＣコンバータ６６の＋２．５Ｖ出力は、ビ
デオサブシステム２６用の出力であるものとして、消費
電流が５ｍＡであるものとする。また、出力電流が５ｍ
Ａであるときのスイッチング型電源回路１０２の電力変
換効率が４０％で、直列型電源回路１００の電力変換効
率が７０％であるものとする。 （１）スイッチング型電源回路で＋２．５Ｖを出力する
場合（従来技術の場合） ・サスペンド状態時のシステム全体の消費電力：１００
ｍＷ（前提条件） ・このときの、＋２．５Ｖ出力のスイッチング型電源回
路による全電力（電力変換効率４０％）：２．５Ｖ×５
ｍＡ／０．４＝３１．２５ｍＷ ・バッテリで保持することができる期間：１４日（前提
条件） （２）本実施形態の場合 ・＋２．５Ｖ出力の直列型電源回路による全電力（電力
変換効率７０％）：２．５Ｖ×５ｍＡ／０．７＝１７．
８６ｍＷ ・サスペンド状態時のシステム全体の消費電力：１００
ｍＷ−（３１．２５ｍＷ−１７．８６ｍＷ）＝８６．６
１ｍＷ ・バッテリで保持することができる期間：１００ｍＷ×
１４（日）／８６．６１ｍＷ＝１６．１６日 従って、この場合には、本実施の形態に係るＤＣ／ＤＣ
コンバータは、バッテリ動作時のサスペンド状態を従来
技術に比較して２日以上延ばすことができる。
ック型ＰＣ）におけるサスペンド状態での本実施形態の
効果は次のようになる。なお、ここでは、ノートブック
型ＰＣのサスペンド状態における消費電力を１００ｍＷ
とし、バッテリ６４が満充電状態であるときにサスペン
ド状態にした場合、バッテリ６４の容量に基づいて２週
間、この状態を維持することができるものとする。更
に、ＤＣ／ＤＣコンバータ６６の＋２．５Ｖ出力は、ビ
デオサブシステム２６用の出力であるものとして、消費
電流が５ｍＡであるものとする。また、出力電流が５ｍ
Ａであるときのスイッチング型電源回路１０２の電力変
換効率が４０％で、直列型電源回路１００の電力変換効
率が７０％であるものとする。 （１）スイッチング型電源回路で＋２．５Ｖを出力する
場合（従来技術の場合） ・サスペンド状態時のシステム全体の消費電力：１００
ｍＷ（前提条件） ・このときの、＋２．５Ｖ出力のスイッチング型電源回
路による全電力（電力変換効率４０％）：２．５Ｖ×５
ｍＡ／０．４＝３１．２５ｍＷ ・バッテリで保持することができる期間：１４日（前提
条件） （２）本実施形態の場合 ・＋２．５Ｖ出力の直列型電源回路による全電力（電力
変換効率７０％）：２．５Ｖ×５ｍＡ／０．７＝１７．
８６ｍＷ ・サスペンド状態時のシステム全体の消費電力：１００
ｍＷ−（３１．２５ｍＷ−１７．８６ｍＷ）＝８６．６
１ｍＷ ・バッテリで保持することができる期間：１００ｍＷ×
１４（日）／８６．６１ｍＷ＝１６．１６日 従って、この場合には、本実施の形態に係るＤＣ／ＤＣ
コンバータは、バッテリ動作時のサスペンド状態を従来
技術に比較して２日以上延ばすことができる。
【００７８】また、本第１実施形態に係るＤＣ／ＤＣコ
ンバータ６６では、２つの電源回路が同時に作動するこ
とがないので、各電源回路の出力精度をＤＣ／ＤＣコン
バータ６６全体としての出力精度と略同一とすることが
でき、この結果として低コストに高精度とすることがで
きる。
ンバータ６６では、２つの電源回路が同時に作動するこ
とがないので、各電源回路の出力精度をＤＣ／ＤＣコン
バータ６６全体としての出力精度と略同一とすることが
でき、この結果として低コストに高精度とすることがで
きる。
【００７９】更に、本第１実施形態に係るコンピュータ
・システム１０では、軽負荷状態から重負荷状態に至る
まで高効率なＤＣ／ＤＣコンバータを用いているので、
消費電力を少なくすることができる。
・システム１０では、軽負荷状態から重負荷状態に至る
まで高効率なＤＣ／ＤＣコンバータを用いているので、
消費電力を少なくすることができる。
【００８０】〔第２実施形態〕上記第１実施形態では、
直列型電源回路１００とスイッチング型電源回路１０２
とをスタンバイ信号Ｓの状態に応じて切り換える場合の
一形態について説明したが、本第２実施形態では、電力
消費量を検出するための回路をＤＣ／ＤＣコンバータの
入力側に備えると共に、検出された電力消費量に基づい
て各電源回路を切り換える場合の一形態について説明す
る。なお、本第２実施形態に係るＤＣ／ＤＣコンバータ
以外の構成は上記第１実施形態（図１及び図２参照）と
同様であるので、ここでの説明を省略する。
直列型電源回路１００とスイッチング型電源回路１０２
とをスタンバイ信号Ｓの状態に応じて切り換える場合の
一形態について説明したが、本第２実施形態では、電力
消費量を検出するための回路をＤＣ／ＤＣコンバータの
入力側に備えると共に、検出された電力消費量に基づい
て各電源回路を切り換える場合の一形態について説明す
る。なお、本第２実施形態に係るＤＣ／ＤＣコンバータ
以外の構成は上記第１実施形態（図１及び図２参照）と
同様であるので、ここでの説明を省略する。
【００８１】まず、図５を参照して、本第２実施形態に
係る電源装置としてのＤＣ／ＤＣコンバータ６６’の構
成を説明する。なお、図５の図３と同様の部分について
は図３と同一の符号を付して、その説明を省略する。
係る電源装置としてのＤＣ／ＤＣコンバータ６６’の構
成を説明する。なお、図５の図３と同様の部分について
は図３と同一の符号を付して、その説明を省略する。
【００８２】図５に示すように、本第２実施形態に係る
ＤＣ／ＤＣコンバータ６６’は、上記第１実施形態に係
るＤＣ／ＤＣコンバータ６６に比較して、スタンバイ信
号Ｓが使用されておらず、電流センス・アンプ１２２、
コンパレータ１２４、抵抗ＲＳ、Ｒ１及びＲ２等を含ん
で構成された検出回路１４０が使用されている点のみが
相違している。
ＤＣ／ＤＣコンバータ６６’は、上記第１実施形態に係
るＤＣ／ＤＣコンバータ６６に比較して、スタンバイ信
号Ｓが使用されておらず、電流センス・アンプ１２２、
コンパレータ１２４、抵抗ＲＳ、Ｒ１及びＲ２等を含ん
で構成された検出回路１４０が使用されている点のみが
相違している。
【００８３】すなわち、ＤＣ／ＤＣコンバータ６６’で
は、各電源回路のソースを流れる電流の大きさを検出す
るための抵抗ＲＳが、直列型電源回路１００及びスイッ
チング型電源回路１０２への直流電圧＋３．３Ｖの印加
を行うための配線上に設けられている。また、抵抗ＲＳ
の両端子はＩＣとして構成されている電流センス・アン
プ１２２の入力端子に接続されており、電流センス・ア
ンプ１２２の出力端子はコンパレータ１２４の−入力端
子（反転入力端）に接続されると共に、他方の端子がグ
ランドに接続された抵抗Ｒ１の一方の端子に接続されて
いる。
は、各電源回路のソースを流れる電流の大きさを検出す
るための抵抗ＲＳが、直列型電源回路１００及びスイッ
チング型電源回路１０２への直流電圧＋３．３Ｖの印加
を行うための配線上に設けられている。また、抵抗ＲＳ
の両端子はＩＣとして構成されている電流センス・アン
プ１２２の入力端子に接続されており、電流センス・ア
ンプ１２２の出力端子はコンパレータ１２４の−入力端
子（反転入力端）に接続されると共に、他方の端子がグ
ランドに接続された抵抗Ｒ１の一方の端子に接続されて
いる。
【００８４】一方、コンパレータ１２４の＋入力端子
（非反転入力端）には直流の基準電圧Ｖrefが印加され
ており、コンパレータ１２４の出力端子は、他方の端子
に直流の＋５Ｖが印加された抵抗Ｒ２の一方の端子に接
続されると共に、２つに分岐して、一方がインバータ１
２０を介して直列型電源回路１００のイネーブル端子
に、他方が直接スイッチング型電源回路１０２における
ＰＷＭコントローラ１０８のイネーブル端子に接続され
ている。
（非反転入力端）には直流の基準電圧Ｖrefが印加され
ており、コンパレータ１２４の出力端子は、他方の端子
に直流の＋５Ｖが印加された抵抗Ｒ２の一方の端子に接
続されると共に、２つに分岐して、一方がインバータ１
２０を介して直列型電源回路１００のイネーブル端子
に、他方が直接スイッチング型電源回路１０２における
ＰＷＭコントローラ１０８のイネーブル端子に接続され
ている。
【００８５】すなわち、本第２実施形態に係るＤＣ／Ｄ
Ｃコンバータ６６’では、各電源回路のソースを流れる
電流の大きさが負荷電流の大きさにほぼ比例することに
着目して、各電源回路のソースを流れる電流の大きさに
応じて直列型電源回路１００及びスイッチング型電源回
路１０２の何れか一方を選択的に動作させることによっ
て、負荷の重さに応じた動作を行うものである。検出回
路１４０が本発明の検出手段に、検出回路１４０の出力
端子（コンパレータ１２４の出力端子）から各電源回路
のイネーブル端子に至る配線及びインバータ１２０が含
まれた切換回路１１６が本発明の切換手段及び作動手段
に、各々相当する。
Ｃコンバータ６６’では、各電源回路のソースを流れる
電流の大きさが負荷電流の大きさにほぼ比例することに
着目して、各電源回路のソースを流れる電流の大きさに
応じて直列型電源回路１００及びスイッチング型電源回
路１０２の何れか一方を選択的に動作させることによっ
て、負荷の重さに応じた動作を行うものである。検出回
路１４０が本発明の検出手段に、検出回路１４０の出力
端子（コンパレータ１２４の出力端子）から各電源回路
のイネーブル端子に至る配線及びインバータ１２０が含
まれた切換回路１１６が本発明の切換手段及び作動手段
に、各々相当する。
【００８６】次に、本第２実施形態の作用として、ＤＣ
／ＤＣコンバータ６６’の動作について説明する。
／ＤＣコンバータ６６’の動作について説明する。
【００８７】まず、電流センス・アンプ１２２によって
各電源回路のソースを流れる電流が抵抗ＲＳを流れる電
流として検出されると共に、検出された電流が抵抗Ｒ１
の両端子間の電圧に変換される。この電圧が、コンパレ
ータ１２４によって基準電圧Ｖref（例えば、１．５
Ｖ）と比較され、基準電圧Ｖrefより大きな場合はコン
パレータ１２４の出力端子がロー・レベルとされ、基準
電圧Ｖrefより小さな場合にはコンパレータ１２４の出
力端子がハイ・レベルとされる。
各電源回路のソースを流れる電流が抵抗ＲＳを流れる電
流として検出されると共に、検出された電流が抵抗Ｒ１
の両端子間の電圧に変換される。この電圧が、コンパレ
ータ１２４によって基準電圧Ｖref（例えば、１．５
Ｖ）と比較され、基準電圧Ｖrefより大きな場合はコン
パレータ１２４の出力端子がロー・レベルとされ、基準
電圧Ｖrefより小さな場合にはコンパレータ１２４の出
力端子がハイ・レベルとされる。
【００８８】従って、抵抗ＲＳを流れる電流（負荷電流
の大きさに比例した大きさの電流）が所定値より大きな
ときはコンパレータ１２４の出力端子はロー・レベルと
なってスイッチング型電源回路１０２を動作状態にする
と共に直列型電源回路１００を非動作状態にする。一
方、抵抗ＲＳを流れる電流が所定値より小さなときには
コンパレータ１２４の出力端子はハイ・レベルとなって
直列型電源回路１００を動作状態にすると共にスイッチ
ング型電源回路１０２を非動作状態にする。
の大きさに比例した大きさの電流）が所定値より大きな
ときはコンパレータ１２４の出力端子はロー・レベルと
なってスイッチング型電源回路１０２を動作状態にする
と共に直列型電源回路１００を非動作状態にする。一
方、抵抗ＲＳを流れる電流が所定値より小さなときには
コンパレータ１２４の出力端子はハイ・レベルとなって
直列型電源回路１００を動作状態にすると共にスイッチ
ング型電源回路１０２を非動作状態にする。
【００８９】すなわち、上述した動作によって、軽負荷
時には直列型電源回路１００が動作状態になると共にス
イッチング型電源回路１０２が非動作状態になり、重負
荷時には直列型電源回路１００が非動作状態になると共
にスイッチング型電源回路１０２が動作状態になる。
時には直列型電源回路１００が動作状態になると共にス
イッチング型電源回路１０２が非動作状態になり、重負
荷時には直列型電源回路１００が非動作状態になると共
にスイッチング型電源回路１０２が動作状態になる。
【００９０】従って、基準電圧Ｖrefの値は、抵抗ＲＳ
を流れる電流の値が直列型電源回路１００を動作状態か
ら非動作状態に移行させると共に、スイッチング型電源
回路１０２を非動作状態から動作状態に移行させたい所
望の負荷電流の値（本実施形態では２０ｍＡ）に対応す
る値となったときにコンパレータ１２４の−入力端子に
印加される電圧の値となるように予め設定しておく。
を流れる電流の値が直列型電源回路１００を動作状態か
ら非動作状態に移行させると共に、スイッチング型電源
回路１０２を非動作状態から動作状態に移行させたい所
望の負荷電流の値（本実施形態では２０ｍＡ）に対応す
る値となったときにコンパレータ１２４の−入力端子に
印加される電圧の値となるように予め設定しておく。
【００９１】このように、本第２実施形態に係る電源装
置としてのＤＣ／ＤＣコンバータ６６’では、入力電圧
を予め定めた所定電圧へ変換するときの電力変換効率特
性が異なる２つの電源回路（スイッチング型電源回路及
び直列型電源回路）を備えると共に、該２つの電源回路
のうち、電力消費量に応じて電力変換効率の高い方の電
源回路から電源出力が得られるようにしているので、軽
負荷状態から重負荷状態に至るまで高効率とすることが
できる。
置としてのＤＣ／ＤＣコンバータ６６’では、入力電圧
を予め定めた所定電圧へ変換するときの電力変換効率特
性が異なる２つの電源回路（スイッチング型電源回路及
び直列型電源回路）を備えると共に、該２つの電源回路
のうち、電力消費量に応じて電力変換効率の高い方の電
源回路から電源出力が得られるようにしているので、軽
負荷状態から重負荷状態に至るまで高効率とすることが
できる。
【００９２】また、本第２実施形態に係るＤＣ／ＤＣコ
ンバータ６６’では、２つの電源回路が同時に作動する
ことがないので、各電源回路の出力精度を電源装置全体
としての出力精度と略同一とすることができ、この結果
として低コストに高精度とすることができる。
ンバータ６６’では、２つの電源回路が同時に作動する
ことがないので、各電源回路の出力精度を電源装置全体
としての出力精度と略同一とすることができ、この結果
として低コストに高精度とすることができる。
【００９３】また、本第２実施形態に係るＤＣ／ＤＣコ
ンバータ６６’では、２つの電源回路に入力される電力
量に基づいて電力消費量を検出しているので、ＤＣ／Ｄ
Ｃコンバータ６６’の出力精度を向上することができ
る。
ンバータ６６’では、２つの電源回路に入力される電力
量に基づいて電力消費量を検出しているので、ＤＣ／Ｄ
Ｃコンバータ６６’の出力精度を向上することができ
る。
【００９４】更に、本第２実施形態に係るコンピュータ
・システム１０では、軽負荷状態から重負荷状態に至る
まで高効率なＤＣ／ＤＣコンバータを用いているので、
消費電力を少なくすることができる。
・システム１０では、軽負荷状態から重負荷状態に至る
まで高効率なＤＣ／ＤＣコンバータを用いているので、
消費電力を少なくすることができる。
【００９５】なお、上記各実施形態では、各電源回路の
動作状態が切り換わる際の出力電力の瞬断については言
及しなかったが、実際には、この切り換わりの際に瞬断
が発生してしまう場合がある。この瞬断の発生を防止す
るためには、一例として図６に示すような回路構成をと
ればよい。
動作状態が切り換わる際の出力電力の瞬断については言
及しなかったが、実際には、この切り換わりの際に瞬断
が発生してしまう場合がある。この瞬断の発生を防止す
るためには、一例として図６に示すような回路構成をと
ればよい。
【００９６】第１実施形態に係るＤＣ／ＤＣコンバータ
６６ではスタンバイ信号Ｓが２つに分岐されて、一方が
インバータ１２０を介して直列型電源回路１００のイネ
ーブル端子に入力されると共に、他方がＰＷＭコントロ
ーラ１０８のイネーブル端子に直接入力されている。ま
た、第２実施形態に係るＤＣ／ＤＣコンバータ６６’で
はコンパレータ１２４の出力信号が２つに分岐されて、
一方がインバータ１２０を介して直列型電源回路１００
のイネーブル端子に入力されると共に、他方がＰＷＭコ
ントローラ１０８のイネーブル端子に直接入力されてい
る。このような構成において、図６に示す構成では、イ
ンバータ１２０の出力端子と直列型電源回路１００のイ
ネーブル端子との間に、抵抗Ｒ３及びダイオードＤ１の
直列回路にコンデンサＣ１及び抵抗Ｒ４が並列接続され
て構成された保持回路１３０が設けられると共に、同様
の構成とされた保持回路１３０がスタンバイ信号Ｓ又は
コンパレータ１２４の出力信号の分岐点とＰＷＭコント
ローラ１０８のイネーブル端子との間に設けられてい
る。保持回路１３０が本発明の保持手段に相当する。
６６ではスタンバイ信号Ｓが２つに分岐されて、一方が
インバータ１２０を介して直列型電源回路１００のイネ
ーブル端子に入力されると共に、他方がＰＷＭコントロ
ーラ１０８のイネーブル端子に直接入力されている。ま
た、第２実施形態に係るＤＣ／ＤＣコンバータ６６’で
はコンパレータ１２４の出力信号が２つに分岐されて、
一方がインバータ１２０を介して直列型電源回路１００
のイネーブル端子に入力されると共に、他方がＰＷＭコ
ントローラ１０８のイネーブル端子に直接入力されてい
る。このような構成において、図６に示す構成では、イ
ンバータ１２０の出力端子と直列型電源回路１００のイ
ネーブル端子との間に、抵抗Ｒ３及びダイオードＤ１の
直列回路にコンデンサＣ１及び抵抗Ｒ４が並列接続され
て構成された保持回路１３０が設けられると共に、同様
の構成とされた保持回路１３０がスタンバイ信号Ｓ又は
コンパレータ１２４の出力信号の分岐点とＰＷＭコント
ローラ１０８のイネーブル端子との間に設けられてい
る。保持回路１３０が本発明の保持手段に相当する。
【００９７】このような構成にすることによって、各電
源回路の動作切り換え時における各電源回路のイネーブ
ル端子への印加電圧は、一例として図７に示すように、
各電源回路の動作／非動作が切り換わるタイミングで共
にオン状態（動作状態）となる期間を存在させることが
でき、出力電圧を瞬断させることがない。なお、各電源
回路が共にオン状態となっている期間では、出力電圧が
高い方の電源回路から負荷に対して電力が供給される。
源回路の動作切り換え時における各電源回路のイネーブ
ル端子への印加電圧は、一例として図７に示すように、
各電源回路の動作／非動作が切り換わるタイミングで共
にオン状態（動作状態）となる期間を存在させることが
でき、出力電圧を瞬断させることがない。なお、各電源
回路が共にオン状態となっている期間では、出力電圧が
高い方の電源回路から負荷に対して電力が供給される。
【００９８】また、上記各実施形態では、ＤＣ／ＤＣコ
ンバータをディスクリート部品によって構成した場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、例えば、直列型電源回路とスイッチング型電源回
路との各電源回路を１つのＩＣとして構成する形態とす
ることもできる。この場合は、ＤＣ／ＤＣコンバータの
占有面積を小さくすることができると共に、ＤＣ／ＤＣ
コンバータの動作を安定化することができる。
ンバータをディスクリート部品によって構成した場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、例えば、直列型電源回路とスイッチング型電源回
路との各電源回路を１つのＩＣとして構成する形態とす
ることもできる。この場合は、ＤＣ／ＤＣコンバータの
占有面積を小さくすることができると共に、ＤＣ／ＤＣ
コンバータの動作を安定化することができる。
【００９９】また、上記各実施形態では、スイッチング
型電源回路１０２におけるスイッチング素子としてバイ
ポーラ・トランジスタを適用した場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
ＭＯＳ電界効果トランジスタを適用する形態とすること
もできる。
型電源回路１０２におけるスイッチング素子としてバイ
ポーラ・トランジスタを適用した場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
ＭＯＳ電界効果トランジスタを適用する形態とすること
もできる。
【０１００】更に、上記各実施形態では、本発明の複数
の電源回路として、直列型電源回路１００及びスイッチ
ング型電源回路１０２の２つの電源回路のみを適用した
場合について説明したが、本発明はこれに限定されるも
のではなく、直列型電源回路１００及びスイッチング型
電源回路１０２以外の電源回路を更に備えて、負荷の重
さに応じた電源回路を選択的に使用する形態とすること
もできる。
の電源回路として、直列型電源回路１００及びスイッチ
ング型電源回路１０２の２つの電源回路のみを適用した
場合について説明したが、本発明はこれに限定されるも
のではなく、直列型電源回路１００及びスイッチング型
電源回路１０２以外の電源回路を更に備えて、負荷の重
さに応じた電源回路を選択的に使用する形態とすること
もできる。
【０１０１】
【発明の効果】以上説明したように本発明に係る第１の
電源装置によれば、入力電圧を予め定めた所定電圧へ変
換するときの電力変換効率特性が異なる複数の電源回路
を備えると共に、該複数の電源回路のうちの、制御信号
の状態に応じた電力変換効率の高い１つの電源回路から
電源出力が得られるようにしているので、軽負荷状態か
ら重負荷状態に至るまで高効率とすることができると共
に、複数の電源回路が同時に作動することがないので、
各電源回路の出力精度を電源装置全体としての出力精度
と略同一とすることができ、この結果として低コストに
高精度とすることができる、という優れた効果を有す
る。
電源装置によれば、入力電圧を予め定めた所定電圧へ変
換するときの電力変換効率特性が異なる複数の電源回路
を備えると共に、該複数の電源回路のうちの、制御信号
の状態に応じた電力変換効率の高い１つの電源回路から
電源出力が得られるようにしているので、軽負荷状態か
ら重負荷状態に至るまで高効率とすることができると共
に、複数の電源回路が同時に作動することがないので、
各電源回路の出力精度を電源装置全体としての出力精度
と略同一とすることができ、この結果として低コストに
高精度とすることができる、という優れた効果を有す
る。
【０１０２】また、本発明に係る第２の電源装置によれ
ば、入力電圧を予め定めた所定電圧へ変換するときの電
力変換効率特性が異なる複数の電源回路を備えると共
に、該複数の電源回路のうちの、電力消費量に応じた電
力変換効率の高い１つの電源回路から電源出力が得られ
るようにしているので、軽負荷状態から重負荷状態に至
るまで高効率とすることができると共に、複数の電源回
路が同時に作動することがないので、各電源回路の出力
精度を電源装置全体としての出力精度と略同一とするこ
とができ、この結果として低コストに高精度とすること
ができる、という優れた効果を有する。
ば、入力電圧を予め定めた所定電圧へ変換するときの電
力変換効率特性が異なる複数の電源回路を備えると共
に、該複数の電源回路のうちの、電力消費量に応じた電
力変換効率の高い１つの電源回路から電源出力が得られ
るようにしているので、軽負荷状態から重負荷状態に至
るまで高効率とすることができると共に、複数の電源回
路が同時に作動することがないので、各電源回路の出力
精度を電源装置全体としての出力精度と略同一とするこ
とができ、この結果として低コストに高精度とすること
ができる、という優れた効果を有する。
【０１０３】更に、本発明に係るコンピュータによれ
ば、電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、電力の消費状態、
又は電力消費量に応じた電力変換効率の高い１つの電源
回路から電源出力が得られるようにしているので、軽負
荷状態から重負荷状態に至るまで高効率とすることがで
き、従って消費電力を少なくすることができる、という
優れた効果を有する。
ば、電力変換効率特性が異なる複数の電源回路を備える
と共に、該複数の電源回路のうちの、電力の消費状態、
又は電力消費量に応じた電力変換効率の高い１つの電源
回路から電源出力が得られるようにしているので、軽負
荷状態から重負荷状態に至るまで高効率とすることがで
き、従って消費電力を少なくすることができる、という
優れた効果を有する。
【図１】 実施の形態に係るコンピュータシステムの概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】 ノートブック型ＰＣの外観を示す斜視図であ
る。
る。
【図３】 第１実施形態に係るＤＣ／ＤＣコンバータの
概略構成を示すブロック図（一部回路図）である。
概略構成を示すブロック図（一部回路図）である。
【図４】 第１実施形態に係るＤＣ／ＤＣコンバータの
効果の説明に供する図であり、ＤＣ／ＤＣコンバータの
出力電流と電力変換効率との関係を示すグラフである。
効果の説明に供する図であり、ＤＣ／ＤＣコンバータの
出力電流と電力変換効率との関係を示すグラフである。
【図５】 第２実施形態に係るＤＣ／ＤＣコンバータの
概略構成を示すブロック図（一部回路図）である。
概略構成を示すブロック図（一部回路図）である。
【図６】 第１、第２実施形態に係るＤＣ／ＤＣコンバ
ータの変形例の概略構成を示すブロック図（一部回路
図）である。
ータの変形例の概略構成を示すブロック図（一部回路
図）である。
【図７】 図６に示した構成のＤＣ／ＤＣコンバータの
効果の説明に供する波形図である。
効果の説明に供する波形図である。
【図８】 従来技術の問題点の説明に供する図であり、
（Ａ）はスイッチング型電源回路の電力変換効率特性の
一例を示すグラフ、（Ｂ）は直列型電源回路の電力変換
効率特性の一例を示すグラフである。
（Ａ）はスイッチング型電源回路の電力変換効率特性の
一例を示すグラフ、（Ｂ）は直列型電源回路の電力変換
効率特性の一例を示すグラフである。
１０ コンピュータシステム ６２ ＡＣ／ＤＣコンバータ ６４ バッテリ ６６、６６’ ＤＣ／ＤＣコンバータ（電源装置） ７６ ゲートアレイロジック ８０ エンベデッドコントローラ １００ 直列型電源回路（電源回路、軽負荷用電源回
路） １０２ スイッチング型電源回路（電源回路、重負荷
用電源回路） １０４ トランジスタ １０８ ＰＷＭコントローラ １０９ 入力端子（入力手段） １１６ 切換回路（切換手段、作動手段） １３０ 保持回路（保持手段） １４０ 検出回路（検出手段） Ｓ スタンバイ信号（制御信号）
路） １０２ スイッチング型電源回路（電源回路、重負荷
用電源回路） １０４ トランジスタ １０８ ＰＷＭコントローラ １０９ 入力端子（入力手段） １１６ 切換回路（切換手段、作動手段） １３０ 保持回路（保持手段） １４０ 検出回路（検出手段） Ｓ スタンバイ信号（制御信号）
フロントページの続き Ｆターム(参考） 5H730 AA14 AS01 AS05 AS19 AS23 BB13 BB57 BB82 DD02 DD26 EE43 FD41 FG05 FG17 FG23 XC20
Claims (10)
- 【請求項１】 入力電圧を予め定めた所定電圧へ変換す
るときの電力変換効率特性が異なる複数の電源回路と、 電力の消費状態を制御するための制御信号を入力する入
力手段と、 前記制御信号の状態に基づいて前記複数の電源回路のう
ちの１つの電源回路に切り換える切換手段と、 を有する電源装置。 - 【請求項２】 前記切換手段は、前記複数の電源回路の
各々に対応し、かつ前記制御信号の状態に基づいて対応
する電源回路を作動させる作動手段を含む請求項１記載
の電源装置。 - 【請求項３】 前記複数の電源回路は、軽負荷用電源回
路及び重負荷用電源回路を含むと共に、 前記切換手段は、消費電力を抑制するときの前記制御信
号が入力された場合に前記軽負荷用電源回路に切り換
え、前記抑制するときの制御信号が非入力の場合に前記
重負荷用電源回路に切り換える請求項１又は請求項２記
載の電源装置。 - 【請求項４】 前記切換手段による切り換え時に電源出
力を所定時間だけ保持するための保持手段を更に備えた
請求項１乃至請求項３の何れか１項記載の電源装置。 - 【請求項５】 入力電圧を予め定めた所定電圧へ変換す
るときの電力変換効率特性が異なる複数の電源回路と、 電力消費量を検出する検出手段と、 前記電力消費量に基づいて前記複数の電源回路のうちの
１つの電源回路に切り換える切換手段と、 を有する電源装置。 - 【請求項６】 前記検出手段は、前記複数の電源回路に
入力される電力量に基づいて前記電力消費量を検出する
請求項５記載の電源装置。 - 【請求項７】 前記切換手段は、前記複数の電源回路の
各々に対応し、かつ前記電力消費量に基づいて対応する
電源回路を作動させる作動手段を含む請求項５又は請求
項６記載の電源装置。 - 【請求項８】 前記複数の電源回路は、軽負荷用電源回
路及び重負荷用電源回路を含むと共に、 前記切換手段は、前記電力消費量が所定量より少ない場
合に前記軽負荷用電源回路に切り換え、前記電力消費量
が前記所定量以上である場合に前記重負荷用電源回路に
切り換える請求項５乃至請求項７の何れか１項記載の電
源装置。 - 【請求項９】 前記切換手段による切り換え時に電源出
力を所定時間だけ保持するための保持手段を更に備えた
請求項５乃至請求項８の何れか１項記載の電源装置。 - 【請求項１０】 請求項１乃至請求項９の何れか１項記
載の電源装置と、前記電源装置による電力により動作す
るコンピュータ負荷と、を有するコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000424A JP2001197731A (ja) | 2000-01-05 | 2000-01-05 | 電源装置及びコンピュータ |
| US09/754,483 US7370213B2 (en) | 2000-01-05 | 2001-01-04 | Power supply unit and computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000424A JP2001197731A (ja) | 2000-01-05 | 2000-01-05 | 電源装置及びコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001197731A true JP2001197731A (ja) | 2001-07-19 |
Family
ID=18529776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000424A Pending JP2001197731A (ja) | 2000-01-05 | 2000-01-05 | 電源装置及びコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7370213B2 (ja) |
| JP (1) | JP2001197731A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148665B2 (en) | 2002-07-25 | 2006-12-12 | Ricoh Company, Ltd. | Power supplying methods and apparatus that provide stable output voltage |
| JP2007317239A (ja) * | 2007-09-04 | 2007-12-06 | Ricoh Co Ltd | 直流電源装置 |
| JP2008033461A (ja) * | 2006-07-27 | 2008-02-14 | Ricoh Co Ltd | 定電圧電源回路 |
| JP2008086199A (ja) * | 2007-11-06 | 2008-04-10 | Ricoh Co Ltd | 電源供給装置及びその電源供給方法 |
| JP2008309948A (ja) * | 2007-06-13 | 2008-12-25 | Sharp Corp | 電子機器 |
| JP2013158207A (ja) * | 2012-01-31 | 2013-08-15 | Kyocera Document Solutions Inc | 電源制御装置及び画像形成装置 |
| WO2022168200A1 (ja) * | 2021-02-03 | 2022-08-11 | 三菱電機株式会社 | 表示装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424484B1 (ko) * | 2001-07-05 | 2004-03-24 | 엘지전자 주식회사 | 중앙 처리 장치용 전원 공급기 |
| JP3686863B2 (ja) * | 2001-11-30 | 2005-08-24 | Ｎｅｃアクセステクニカ株式会社 | 無停電電源装置 |
| FR2834390B1 (fr) * | 2001-12-27 | 2004-03-12 | Siemens Vdo Automotive | Procede et dispositif d'alimentation electrique |
| US7405497B2 (en) * | 2004-04-13 | 2008-07-29 | Electrovaya Inc. | Integrated power supply system |
| KR100736748B1 (ko) * | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
| GB0614515D0 (en) * | 2006-07-21 | 2006-08-30 | Ibm | An apparatus for managing power-consumption |
| US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
| US8037330B2 (en) * | 2008-04-07 | 2011-10-11 | Dell Products, Lp | Non-identical power supply units for higher efficiency in redundant mode |
| TWI475780B (zh) * | 2012-08-09 | 2015-03-01 | Giga Byte Tech Co Ltd | 具負載平衡功能之切換式電源供應裝置 |
| US10326302B2 (en) | 2012-09-27 | 2019-06-18 | Hewlett Packard Enterprise Development Lp | Balancing a load between power supplies to increase efficiency |
| US9119162B2 (en) | 2013-02-19 | 2015-08-25 | Qualcomm Incorporated | Parallel arrangement of asynchronous buck converters for advanced power capability |
| GB2518631A (en) | 2013-09-26 | 2015-04-01 | Ibm | Power converter for a computer device and method for operating a power converter |
| JP5958449B2 (ja) * | 2013-11-18 | 2016-08-02 | 株式会社デンソー | 電力変換システム |
| US10146284B2 (en) * | 2014-05-20 | 2018-12-04 | Entropic Communications, Llc | Method and apparatus for providing standby power to an integrated circuit |
| CN106095041A (zh) * | 2016-07-28 | 2016-11-09 | 刘超 | 一种计算机及其电源电路 |
| WO2018213015A1 (en) * | 2017-05-18 | 2018-11-22 | Cypress Semiconductor Corporation | Current sensing in a usb power control analog subsystem |
| US10228742B2 (en) * | 2017-05-18 | 2019-03-12 | Cypress Semiconductor Corporation | USB power control analog subsystem architecture |
| US10222402B2 (en) * | 2017-05-18 | 2019-03-05 | Cypress Semiconductor Corporation | Current sensing in a USB power control analog subsystem |
| CN109151662A (zh) * | 2017-06-27 | 2019-01-04 | 鸿富锦精密工业(武汉)有限公司 | 音频供电电路 |
| CN108258904A (zh) * | 2017-12-01 | 2018-07-06 | 珠海格力电器股份有限公司 | 直流电源及其供电方法 |
| US11243588B2 (en) * | 2018-05-30 | 2022-02-08 | Hangzhou Canaan Intelligence Information Technology Co, Ltd | Series circuit and computing device |
| US20210103321A1 (en) * | 2019-10-07 | 2021-04-08 | Cooler Master Development Corporation | Computer power supply assembly |
| CN111290558B (zh) * | 2020-02-29 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种服务器供电电源及供电方法 |
| US11527975B2 (en) | 2021-03-08 | 2022-12-13 | Hamilton Sundstrand Corporation | Low-power bias supply to facilitate the low-RPM startup of three-phase AC aircraft generators |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219368A (ja) | 1987-03-07 | 1988-09-13 | Kikkoman Corp | 選択醗酵法 |
| JPH0360880A (ja) | 1989-07-28 | 1991-03-15 | Tanaka Kikinzoku Kogyo Kk | クラッド接点材料の製造方法 |
| JPH07125401A (ja) | 1993-11-08 | 1995-05-16 | Tohoku Ricoh Co Ltd | 孔版印刷装置及びそのマスタ |
| JPH0847251A (ja) * | 1994-07-29 | 1996-02-16 | Internatl Business Mach Corp <Ibm> | スイッチング・レギュレータ、情報処理装置及びその制御方法 |
| US5498984A (en) * | 1994-09-30 | 1996-03-12 | Maxim Integrated Products | High side, current sense amplifier using a symmetric amplifier |
| US5796182A (en) * | 1996-06-27 | 1998-08-18 | Martin; Richard A. | Capacator storage circuit for sustaining a DC converter |
| FR2768527B1 (fr) * | 1997-09-18 | 2000-07-13 | Sgs Thomson Microelectronics | Regulateur de tension |
| US6651178B1 (en) * | 2000-02-29 | 2003-11-18 | 3Com Corporation | Communication module having power supply requirement identification |
| JP3611497B2 (ja) * | 2000-03-02 | 2005-01-19 | 松下電器産業株式会社 | 電流センスアンプ |
| US6600239B2 (en) * | 2001-03-22 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Active circuit protection for switched power supply system |
-
2000
- 2000-01-05 JP JP2000000424A patent/JP2001197731A/ja active Pending
-
2001
- 2001-01-04 US US09/754,483 patent/US7370213B2/en active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148665B2 (en) | 2002-07-25 | 2006-12-12 | Ricoh Company, Ltd. | Power supplying methods and apparatus that provide stable output voltage |
| JP2008033461A (ja) * | 2006-07-27 | 2008-02-14 | Ricoh Co Ltd | 定電圧電源回路 |
| JP2008309948A (ja) * | 2007-06-13 | 2008-12-25 | Sharp Corp | 電子機器 |
| JP2007317239A (ja) * | 2007-09-04 | 2007-12-06 | Ricoh Co Ltd | 直流電源装置 |
| JP4673350B2 (ja) * | 2007-09-04 | 2011-04-20 | 株式会社リコー | 直流電源装置 |
| JP2008086199A (ja) * | 2007-11-06 | 2008-04-10 | Ricoh Co Ltd | 電源供給装置及びその電源供給方法 |
| JP4642830B2 (ja) * | 2007-11-06 | 2011-03-02 | 株式会社リコー | 電源供給装置及びその電源供給方法 |
| JP2013158207A (ja) * | 2012-01-31 | 2013-08-15 | Kyocera Document Solutions Inc | 電源制御装置及び画像形成装置 |
| WO2022168200A1 (ja) * | 2021-02-03 | 2022-08-11 | 三菱電機株式会社 | 表示装置 |
| JPWO2022168200A1 (ja) * | 2021-02-03 | 2022-08-11 | ||
| JP7450774B2 (ja) | 2021-02-03 | 2024-03-15 | 三菱電機株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7370213B2 (en) | 2008-05-06 |
| US20010007134A1 (en) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001197731A (ja) | 電源装置及びコンピュータ | |
| US6665163B2 (en) | Method for controlling fan in computer system | |
| JP3690665B2 (ja) | 電気機器、コンピュータ装置、および電力供給方法 | |
| US6839853B2 (en) | System for controlling power of computer depending on test result of a power-on self test | |
| JP3264272B2 (ja) | コンピュータ及びコンピュータの電源制御方法 | |
| US6920575B2 (en) | Power source switching unit with integrated charging circuit for selectively coupling an external power source, a computer load, and batteries, for providing temporary power during coupling, and for charging batteries | |
| JP3687740B2 (ja) | 電源供給システム、コンピュータ装置、および最大電力制御方法 | |
| US6459235B2 (en) | Charge control method and computer | |
| US6362980B1 (en) | Active filter for computer, filter module, power module and computer | |
| JP2003067092A (ja) | 中央処理装置用電源供給器 | |
| JP4331999B2 (ja) | 電気機器、コンピュータ装置、電力供給方法、およびプログラム | |
| JP5095682B2 (ja) | 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム | |
| KR20090116812A (ko) | 동적 전력 감소 | |
| JP2003143773A (ja) | 電気機器、コンピュータ装置、電源切換装置、および電源切換方法 | |
| JP2003164075A (ja) | 電気機器、コンピュータ装置、インテリジェント電池、および電力供給制御方法 | |
| US6625739B1 (en) | Hard power shutdown of a computer by actuating both a keyboard controller independent key and a soft power switch together to bypass the power switch together to bypass the power controller | |
| US6836096B2 (en) | Method of calculating capacity of intelligent battery, intelligent battery and portable electronic device | |
| JP4421704B2 (ja) | コンピュータのパワーオン方法及びコンピュータ | |
| JP4410215B2 (ja) | 消費電力の制御方法およびコンピュータ装置 | |
| JP2003088110A (ja) | コンピュータ装置、レギュレータ制御回路、レギュレータの制御方法、およびプログラム | |
| JP3769541B2 (ja) | コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法 |