CN1442772B - 在执行实时应用的同时实现节电的方法 - Google Patents

在执行实时应用的同时实现节电的方法 Download PDF

Info

Publication number
CN1442772B
CN1442772B CN031063373A CN03106337A CN1442772B CN 1442772 B CN1442772 B CN 1442772B CN 031063373 A CN031063373 A CN 031063373A CN 03106337 A CN03106337 A CN 03106337A CN 1442772 B CN1442772 B CN 1442772B
Authority
CN
China
Prior art keywords
state
power
treatment circuit
data
power rating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN031063373A
Other languages
English (en)
Other versions
CN1442772A (zh
Inventor
詹姆斯·拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
02 MICRO Co
Original Assignee
02 MICRO Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 02 MICRO Co filed Critical 02 MICRO Co
Publication of CN1442772A publication Critical patent/CN1442772A/zh
Application granted granted Critical
Publication of CN1442772B publication Critical patent/CN1442772B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种在计算机播放实时应用程序时节电的方法，包括：从存储介质中读取用于所述实时应用程序数据；在被配置成在第一功率状态、第二功率状态和第三功率状态中操作的处理电路中读入并处理所述数据，所述处理电路在所述第二功率状态比在所述第一功率状态的功耗少，且所述处理电路在所述第三功率状态比在所述第二功率状态的功耗少；将所述数据存入缓冲器，在所述缓冲器达到预定全电平数据状态时所述数据存入步骤完成；从所述缓冲器输出所述数据到实时应用程序输出装置以实现相应的实时操作；和使所述处理电路在所述缓冲器输出所述存入的数据时进入所述第三功率状态；在所述缓冲器达到预定低电平数据状态时，所述处理电路从所述第三功率状态被唤醒。

Description

在执行实时应用的同时实现节电的方法
技术领域
本发明涉及数字计算机内的节电，特别是涉及能够播放实时应用程序，例如音频、视频和游戏的数字计算机的节电。
背景技术
近来降低计算机的功耗的努力正在进行中。包括台式PC和便携式计算机的计算正在大多数办公室和家庭的日常生活中普及。虽然大多数PC消耗适中的功率，但是它们总起来要大量的功率。另外，便携式计算机总是力图降低功耗，这使它能够在充电之间具有延长的时间，和/或具有更小的电池。
与节电的努力同步，计算机的能力也扩展到包括实时娱乐应用程序，例如，音频、视频和游戏应用，以及更传统的计算应用。例如，CD/DVD-ROM驱动器正在许多计算机中普及。除了传统的用途以外，这种驱动器还使用户能够在装有适当音频变换器，例如扬声器的计算机中播放标准的音乐CD。对于音频应用，MP3文件和MP3播放器也可用于收听音频数据。DVD-ROM驱动和相关的视频子系统也可以允许用户在计算机显示屏上观看视频。另外，也可以播放各种视频游戏。
这种实时应用程序通常与普通PC和便携式计算机处理器的节电努力不兼容。与其它应用程序相反，实时应用程序需要计算机系统能够在任何时候响应任何请求。因此，计算机操作系统使处理器最多保持在浅睡眠状态。如果处理器进入深睡眠状态，则处理器无法足够快地跟踪实时应用程序的输出数据。例如在音频应用程序的情况下，用户将听到滴答声。在视频应用程序的情况下，视频屏幕将被冻结一小段时间。
另外，大多数处理器具有超高速缓存来增强处理功率。为了保持超高速缓存和系统存储器之间的数据连贯性，处理器必须跟踪对系统中任何其它组件的访问。一些组件可以直接访问系统存储器。例如，音频子系统的音频组件能够直接从系统存储器中恢复音频数据。
为了支持这种直接访问的方法，每个组件必须知道何时需要更多的数据和在哪里恢复它。如果处理器具有内部超高速缓存，一些数据可以临时存入超高速缓存而不是系统存储器中。因为当任何系统组件使用这种直接访问方法时，处理器无法进入深睡眠模式。相应的，这些情形下的节电努力受到了阻挠。
最后，连接到同一总线的组件必须与总线自身处于相同和更低的功率状态。此协议由高级配置和功率接口(ACPI)规范支持，这是Intel公司、Microsoft公司和Toshiba公司共同建立的规范以促进计算机中电功耗的控制。但是，此协议呈现出节电方面的限制。利用此协议的一个例子在PCI总线功率管理接口规范修订本1.1中列出。
例如，如果该组件是需要处于较高功率状态以执行特定操作，例如视频或音频重放的实时应用组件，例如音频或视频组件，则这种计算机系统所连接的总线必须处于同样较高的功率状态。另外，一些其它的组件也必须处于相同或更高的功率状态以便将总线维持在较高的功率状态。这导致整个计算机功耗的增加。
相应的，需要一种装置和方法来克服上述现有技术中的不足，以允许改进节电技术，包括这样一种装置，其能够允许处理器和其它系统组件进入深睡眠状态，同时播放实时应用程序，而不会降低音频和视频输出性能。
发明内容
一种符合本发明的能够播放实时应用程序的计算机包括处理电路，该处理电路被配置成在第一功率状态、第二功率状态和第三功率状态操作，其中该处理电路在第二功率状态比在第一功率状态的功耗少，且该处理电路在第三功率状态比在第二功率状态的功耗少；和耦接到该处理电路的实时子系统，其中该实时子系统包括缓冲器，该缓冲器被配置成存储数据和将数据输出到输出装以实现相应的实时操作，其中，使处理电路在所述缓冲器输出该数据时进入第三功率状态，以及其中，在所述缓冲器达到预定全电平数据状态时完成数据的存储，且所述处理电路在所述缓冲器达到预定低电平数据状态时从所述第三功率状态被唤醒。
一种符合本发明的与计算机一同应用的实时子系统包括缓冲器，该缓冲器被配置成存储用于实时应用程序子系统的数据，以使计算机的处理电路在计算机运行实时应用程序的同时能够进入深睡眠状态，其中，在所述缓冲器达到预定全电平数据状态时完成数据的存储，且所述处理电路在所述缓冲器达到预定低电平数据状态时从所述深睡眠状态被唤醒。
一种符合本发明的在计算机播放实时应用程序时节电的方法，包括步骤：读取用于实时应用程序数据的存储介质；处理被配置成在第一功率状态、第二功率状态和第三功率状态操作的处理电路中的数据，其中该处理电路在第二功率状态比在第一功率状态的功耗少，且该处理电路在第三功率状态比在第二功率状态的功耗少；将数据存入缓冲器；从缓冲器输出数据到实时应用程序输出装置以实现相应的实时操作；使得处理电路在所述缓冲器输出所存储数据时进入第三功率状态，以及其中，所述存储步骤在所述缓冲器达到预定全电平数据状态时完成，且所述处理电路在所述缓冲器达到预定低电平数据状态时从所述第三功率状态被唤醒。
另一种符合本发明的用于计算机节电的方法，其中至少一个装置直接访问系统存储器，包括：将处理电路的超高速缓存刷新(flushing)到数字计算机的系统存储器，其中该处理电路被配置成在第一功率状态、第二功率状态和第三功率状态操作，其中该处理电路在第二功率状态比在第一功率状态的功耗少，且该处理电路在第三功率状态比在第二功率状态的功耗少；使该处理电路进入第三功率状态；至少一个装置维持在第一装置功率状态，其中该装置被配置成在第一装置功率状态、第二装置功率状态和第三装置功率状态操作，其中该装置在第二装置功率状态比在第一装置功率状态的功耗少，且该装置在第三装置功率状态比在第二装置功率状态的功耗少，以及其中，在所述至少一个装置直接访问系统存储器时完成所述的将处理电路的超高速缓存刷新到所述计算机的所述系统存储器，且所述处理电路在需要进行所述系统存储器刷新时从所述第三功率状态被唤醒。
本发明的另一个方面是当至少一个装置直接访问系统存储器时改进系统存储器访问安全的计算机，包括：处理电路，其被配置成在第一功率状态、第二功率状态和第三功率状态操作，其中该处理电路在第二功率状态比在第一功率状态的功耗少，且该处理电路在第三功率状态比在第二功率状态的功耗少；耦接到系统存储器和所述至少一个装置的桥接器，该桥接器具有可编程的控制寄存器，该可编程的控制寄存器被编程为在处理电路处于第三功率状态时限制至少一个装置访问系统存储器。
本发明的另一个方面是一种包括系统时钟控制电路的计算机，该系统时钟控制电路被配置成提供多个时钟信号；多个被配置成接收该多个时钟信号的相关的一个的装置，其中至少一个装置具有全功率装置状态、浅睡眠功率装置状态和深睡眠功率装置状态，其中至少一个装置在浅睡眠功率装置状态比在全功率装置状态的功耗少，且其中该装置在深睡眠功率装置状态比在浅睡眠功率装置状态的功耗少；其中该系统时钟控制电路独立地控制该多个时钟信号的每一个。
一种符合本发明的独立控制计算机中多个装置功耗的方法包括：将多个独立的时钟信号提供给相关的多个装置，其中该多个装置的每一个具有全功率装置状态、浅睡眠功率装置状态和深睡眠功率装置状态，其中该多个装置的每一个在浅睡眠功率装置状态比在全功率装置状态的功耗少，且其中该多个装置的每一个在深睡眠功率装置状态比在浅睡眠功率装置状态的功耗少；将一个相关的独立时钟信号提供给至少一个装置，使该装置处于全功率状态，而同时剩余的其它装置可处于全功率装置状态、浅睡眠功率装置状态或深睡眠功率装置状态。
最后，一种符合本发明的能够播放实时应用程序的计算机包括：处理电路；经总线耦接到该处理电路的输出装置；和经总线耦接到该处理电路的实时应用程序子系统，其中该实时子系统包括缓冲器，该缓冲器被配置成存储数据和将该数据输出到输出装置以实现相应的实时操作，其中，使该处理电路能够在缓冲器输出该数据时进入深睡眠状态，以及其中，在所述缓冲器达到预定全电平数据状态时完成数据的存储，且所述处理电路在所述缓冲器达到预定低电平数据状态时从所述深睡眠状态被唤醒。
附图说明
为了更好地理解本发明，以及其它目的、特征和优点，将参照下面应当结合附图阅读的详细描述，其中类似的附图标记表示类似的部分：
图1是符合本发明的包括示范性实时子系统的计算机的方框图；
图2是根据本发明另一个实施例的包括具有超高速缓存处理器的计算机的方框图；和
图3是根据本发明另一个实施例的具有独立系统控制器的计算机的方框图，该系统控制器用于控制各个组件的独立时钟信号。
具体实施方式
参见图1，说明了符合本发明的计算机100的简化方框图。计算机100可以是台式PC或便携式计算机，例如笔记本、膝上型、掌上型、个人数字助理等等。计算机100可以包括处理电路102，例如CPU或处理器。示范性的处理电路例如可以是来自Intel公司的Pentium处理器，用于执行指令和控制计算机100的操作。
处理电路102可以传统方式通过主机桥接器108耦接到系统存储器106。主机桥接器108又以传统方式耦接到系统桥接器110和PCI总线104。人工输入装置109允许用户输入数据到计算机100。这种人工输入装置可以包括键盘、鼠标、操纵杆、触摸盘、用于实时应用程序的控制按钮等等。PCI总线104可以直接耦接到各种不同的控制器用于控制相关外围设备的操作。例如，闪存卡控制器126、网络控制器128等等可以直接耦接到PCI总线104。
计算机100还可以包括实时子系统114，例如耦接到处理电路102的视频子系统118和音频子系统120。有利的是，正如随后更完整描述的，视频子系统118包括缓冲器119，音频子系统120包括缓冲器121。CD/DVD ROM驱动器124可以通过集成设备电路(IDE)总线以传统方式直接耦接到系统桥接器110。驱动器124配置成从外部数字存储介质，例如用于音频应用程序的传统音频CD或用于视频应用程序的传统DVD读取数字数据。
视频子系统118和音频子系统120包含本领域技术人员所公知的各种电路，用于通过系统桥接器110和主机桥接器108将音频和视频数据接入处理电路102，以便正确的视频和音频输出可以分别在视频输出装置132和音频输出装置134播放。视频输出装置132可以是CRT、LCD矩阵显示器等等，而音频输出装置134可以是扬声器、头戴耳机等等。音频和视频数据可以从多个来源，包括系统存储器106、CD、DVD获得或通过电子网络连接从其它电子存储源中获得。
计算机100从电源(未示出)接受功率。对于台式PC，电源通常是传统的120伏(例如美国)或220伏(例如中国)的AC电源，它通过适当的AC/DC转换器转换成DC功率。对于便携式计算机，电源可以是各种独立的电源，例如电池、太阳能电池等等。用于便携式计算机和台式计算机的任何功率效率增益将提供操作益处。例如，便携式计算机可以在充电之间具有延长的时间和/或更小容量的电池。
有利的是，符合本发明的视频子系统118包括缓冲器119，符合本发明的音频子系统120包括缓冲器121。缓冲器119、121可以是(先进先出)FIFO缓冲器。缓冲器119、121可以被配置成当处理电路102处于全功率状态时存储来自实时应用程序，例如音频或视频的相关数据。当一个或两个缓冲器119、121达到预定全电平数据状态时，操作系统可以命令处理器102进入深睡眠状态。另一方面，如果其中一个缓冲器119、121中存储的数据达到预定低电平数据状态而其相关子系统118、120正操作时，该操作系统可以命令处理器唤醒以将数据重新填入缓冲器。
包括缓冲器的实时应用程序子系统114的操作将参照音频子系统120及其相关的缓冲器121详细描述。参照音频是为了清楚，而不应当解释为限制本发明的范围。大多数音频应用程序不需要处理电路102的许多资源。例如，如果处理电路102是可从Intel公司获得的677MHz Pentium III处理器，则只需要3％的处理器执行MP3音频文件的实时解码。
当音频子系统120正操作，以使音频数据，例如音乐由音频变换器134播放时，耦接到音频子系统120的处理电路102与子系统120合作来控制播放。处理电路可处于全功率状态。在这种状态下，处理电路102与任何其它的多个睡眠状态相比消耗最大的功率。还有多个睡眠状态，例如浅睡眠状态和深睡眠状态，其中处理电路在深睡眠状态比在浅睡眠状态的功耗少。浅睡眠状态还可以划分成第一浅睡眠状态和第二浅睡眠状态，其中处理电路在第二浅睡眠状态比在第一浅睡眠状态的功耗少。
在一个例子中，处理电路的全功率状态是状态C0，第一浅睡眠状态是状态C1，第二浅睡眠状态是状态C2，深睡眠状态是状态C3，这些状态由高级配置和功率接口(ACPI)规范定义。例如，在Intel公司、Microsoft公司和Toshiba公司拥有版权的1999年2月2日修订本1.0b的ACPI规范建立了一组五个全球系统状态。该五个全球系统状态的其中一个包括G0或工作状态。在G0状态，电源打开并可以执行用户计算机程序。还是在G0状态，处理电路102具有四个相对的功率状态C0、C1、C2和C3。
状态C0是处理器全功率状态，其中处理电路102和处理器可以执行指令。状态C1和C2是浅睡眠状态，状态C3是深睡眠状态。本领域技术人员可以认识到，相比较前一个状态，处理器在每个接连的睡眠状态C1、C2和C3消耗足够少的功率。但是，每个状态之间的功耗差依赖于具体的系统，例如特定的处理电路要求、硬件等等。
通常，C1状态的硬件延迟，例如计算机用多长时间回到工作状态必须足够低，以便操作软件当决定是否使用它时不考虑此C1状态的延迟方面。处于状态C2中的处理电路比状态C1提供改进的节电，这个状态最差情形的硬件延迟将在固定ACPI描述表中公布。操作软件可以用此信息确定何时可以用状态C1代替状态C2。
最后，处于状态C3中的处理器提供比状态C1和C2改进的节电。类似于状态C2，状态C3最差情形的硬件延迟将在固定ACPI描述表中公布。虽然状态C3中处理器的超高速缓存保持状态但忽略任何窥探(snoop)，且操作软件负责确保超高速缓存保持连贯性。ACPI规范提供状态C0、C1、C2和C3之间其它详细的区别。
此外，符合本发明的音频子系统120有利地包括缓冲器121，该缓冲器可以是FIFO缓冲器。在这个例子中，当处理电路处于全功率状态，例如状态C0时，缓冲器121可以被配置成存储音频数据，例如解压缩的MP3数据。当缓冲器121达到预定全数据状态时，缓冲器121为处理电路102生成睡眠信号，命令处理电路102进入相对的深睡眠状态，例如状态C3。另一方面，如果缓冲器121中的音频数据达到预定低电平数据状态，则该缓冲器可以命令处理电路102唤醒和进入全功率状态，例如状态C0，因此数据可以再次存入缓冲器121。
本领域技术人员可以理解视频子系统118和音频子系统120中的缓冲器119、121具有内部寄存器，该内部寄存器可以被编程为当缓冲器119、121达到预定低电平数据状态时，它们生成中断唤醒信号给处理电路102。内部寄存器还可以被编程为当缓冲器119、121达到预定全数据状态时，生成中断睡眠信号给处理电路102。
例如，用现有技术的方法播放音频CD，处理电路3.0％的时间处于全功率模式，例如状态C0，97.0％的时间处于浅睡眠状态，例如状态C1。如果操作系统使处理电路进入深睡眠状态，例如状态C3，则处理电路需要太长的时间回到全功率状态以处理任何实时数据。然后处理电路不能足够快地跟上音频输出数据，这导致具有滴答声的较差质量的发声音频。
相反，利用符合本发明的具有缓冲器121的音频子系统120和方法播放MP3文件，处理电路3.0％的时间处于全功率模式，例如状态C0，仅27.0％的时间处于第二浅睡眠状态，例如状态C2，70.0％的时间处于深睡眠状态，例如状态C3。相应的，利用符合本发明的缓冲器121和方法将数据存入缓冲器可以实现显著的节电，以便允许处理电路102进入低功率状态，例如状态C3。
另外，当处理电路进入这种低功率状态时，其他装置也根据通常的ACPI协议进入类似的低功率状态，这对潜在的额外节电作出了贡献。相应的，需要处于全功率状态的组件只是图1所示在特定时刻使用的各个实时子系统118或120。例如，当播放音频文件时，需要全功率状态的组件只是音频子系统120，此时其相关的缓冲器121持有足够的数据达到预定全数据状态。所有其他的组件可处于它们各自的低功率状态。
参见图2，说明了符合本发明的另一个计算机系统200的简化方框图。图2类似的部分类似于图1标记，为了清楚省略了参照图1解释的部分。如图所示，大多数处理电路202具有内部超高速缓存211来增强处理功率。超高速缓存211通常使处理电路202能够比直接从系统存储器206提取更快地访问数据块。因此，超高速缓存211通常装载有与最近访问的数据或指令逻辑地相关的数据或指令，因为它是最可能下次请求的数据。
为了保持超高速缓存211和系统存储器206之间的数据连贯性，处理电路202必须跟踪对计算机系统中任何其它组件的访问。例如，实时子系统可以是经系统桥接器210和主机桥接器208直接从系统存储器206恢复数据的音频子系统220。本领域技术人员将认识到各种方法可以实现对系统存储器206的直接访问，最普通的是直接存储器访问(DMA)和主机模式访问。为了支持这些方法，每个组件，例如音频子系统220或视频子系统218必须知道何时需要更多的数据和在哪里恢复它。处理电路202具有内部超高速缓存211，一些数据可以临时存入超高速缓存211，而不是系统存储器206。因为当任何系统组件使用DMA或主机模式访问时，处理电路202无法进入深睡眠模式，例如状态C3。
如果处理电路202的超高速缓存211中有数据，具有核心逻辑的处理电路202可以保持或停止DMA或主机周期，然后在DMA或主机周期恢复数据之前，该数据从超高速缓存211移到系统存储器206。此结构将处理电路限制为C0、C1或C2功率状态，因此无法实现例如状态C3的深睡眠处理器状态。
在大多数实时应用程序，例如音频和视频应用程序中，一旦大部分数据发送到输出装置232或234就被删除。因此，从超高速缓存211将任何实时应用程序数据立即写入系统存储器206使得处理器202进入深睡眠状态，例如状态C3，同时运行利用直接存储器访问方法的应用程序。因为处理电路202写入实时数据，所以不需要涉及任何存储器访问问题。有利的是，处理电路202可进入深睡眠状态，例如状态C3，改进了节电。
另外，主机或DMA传递所涉及的这些组件可以有利地保持在全功率状态。如图2所示，这些组件可以包括视频子系统218、音频子系统220、系统桥接器210、主机桥接器208和系统存储器206，以使这种子系统直接访问系统存储器206。这不同于ACPI规范所典型推荐的协议，即当处理电路202处于低功率状态时，使计算机200的每个组件处于低功率状态。
组件或装置功率状态也由ACPI规范定义为装置状态D0、D1、D2和D3。这种装置状态应用于任何总线上的任何装置。通常，状态D0是全功率装置状态。状态D1和D2是浅睡眠装置状态，其中处于状态D2中的装置功耗比处于状态D1的同一装置少。状态D3是深睡眠状态，其中通常功率完全从该装置中取消。
本领域技术人员将认识到，相比较前一状态，每个装置在每个接连的功率状态D1、D2和D3消耗足够少的功率。但是，功耗差别极大地依赖于特定级别的装置。例如，Microsoft公司为各级装置，例如音频装置级、通信装置级、显示装置级、输入装置级(只列出几个)公布了“装置级别功率参考规范”，该规范描述各级的功率状态D0、D1、D2和D3。
因为处理电路202可处于低功率状态，因此不涉及任何内存访问问题，直接存储器访问应用程序中由各种组件对系统存储器206访问产生安全性的问题。解决安全性的一种方式是利用核心逻辑硬件，当处理器202处于低功率状态时，将这种直接存储器访问限制到系统存储器206的预定区域。限制访问系统存储器206可以通过使处理器202编程主机桥接器208和系统桥接器210中的控制寄存器来实现。在一个实施例中，被编程的控制寄存器无法由装置，例如视频子系统218或音频子系统220访问，经DMA或主机访问直接访问系统存储器206以便防止任何未经授权的访问并因此提供改进的安全性。有利的是，实时应用程序子系统218和220然后仍然可以直接访问系统存储器206的预定区域，同时处理器处于深睡眠状态和运行实时应用程序。
参见图3，该图说明了符合本发明的计算机系统300的多个装置的方框图。计算机系统300包括可以耦接到各种装置或组件的总线302。说明了第一装置304和第二装置306，尽管可存在任何数目的装置。在一个示范性实施例中，总线302可以是PCI总线，第一装置304可以是闪存卡控制器，第二装置306可以是网络控制器，如图1所示。
如ACPI规范所示，连接到同一总线的所有装置和组件必须处于与总线本身相同或更低的功率状态。由此，任何装置可以通过同一协议或规则访问任何资源。但是，这对一些装置出现了节电问题。例如，音频子系统可以耦接到总线302并需要处于更高的功率状态，例如状态D0，以便执行特定的操作，例如音频回放。在这种情况下，总线302必须处于类似的较高功率状态。另外，一些其它不相关的组件也可以处于相同或更高的功率状态以便将总线302维持在较高的功率状态。这导致整个计算机系统300的功耗增加。
相应的，符合本发明的装置和方法独立地控制每个装置和总线，以便使它们中的每一个处于适当的功率状态从而降低功耗。为此，系统时钟控制电路310用相关的时钟信号CLK1、CLK2、CLKN独立地控制每个装置。有利的是，即使总线302处于低功率状态和总线时钟停止，装置304或306也可由相关的时钟信号CLK1和CLK2独立地控制以便操作在较高的功率状态。例如，音频组件可处于较高的功率状态以允许音频回放，同时所连接的总线和其它不相关的组件可能处于深睡眠模式。因此，对于每个装置可以独立地控制装置和总线时钟，而不是如ACPI规范所建议的那样连接。可以配置成在符合本发明的计算机系统中操作的示范性系统时钟控制电路是可从集成电路系统公司(Integrated Circuit Systems，Incorporated)获得的Part No.ICS95021或ICS950806。
这里已经描述了各实施例，但这只是使用本发明的多个实施例的一些，这里的陈述是为了说明而不是限制。显然对本领域技术人员来说很明显的可以作出许多其他的实施例，而没有实质地偏离本发明的精神和范围。

Claims (4)

1.一种用于在计算机播放实时应用程序时节电的方法，包括步骤：
从存储介质中读取用于所述实时应用程序的数据；
在被配置成在第一功率状态、第二功率状态和第三功率状态中操作的处理电路中读入并处理所述数据，所述处理电路在所述第二功率状态比在所述第一功率状态的功耗少，且所述处理电路在所述第三功率状态比在所述第二功率状态的功耗少；
将所述数据存入缓冲器，在所述缓冲器达到预定全电平数据状态时所述数据存入步骤完成；
从所述缓冲器输出所述数据到实时应用程序输出装置以实现相应的实时操作；和
使所述处理电路在所述缓冲器输出所述存入的数据时进入所述第三功率状态；
在所述缓冲器达到预定低电平数据状态时，所述处理电路从所述第三功率状态被唤醒。
2.如权利要求1的方法，其中所述第一功率状态是全功率状态，所述第二功率状态是浅睡眠状态，所述第三功率状态是深睡眠状态，所述浅睡眠状态还包括第一浅睡眠状态和第二浅睡眠状态，其中所述处理电路在所述第二浅睡眠状态比在所述第一浅睡眠状态的功耗少，且其中所述数据存入发生在所述处理电路处于所述全功率状态时。
3.如权利要求2的方法，其中所述全功率状态是状态C0，所述第一浅睡眠状态是状态C1，所述第二浅睡眠状态是状态C2，所述深睡眠状态是状态C3。
4.如权利要求3的方法，其中当所述处理电路被唤醒时，所述处理电路进入所述全功率状态。
CN031063373A 2002-02-25 2003-02-25 在执行实时应用的同时实现节电的方法 Expired - Fee Related CN1442772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/082,782 US6968468B2 (en) 2002-02-25 2002-02-25 Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data
US10/082,782 2002-02-25

Publications (2)

Publication Number Publication Date
CN1442772A CN1442772A (zh) 2003-09-17
CN1442772B true CN1442772B (zh) 2010-05-26

Family

ID=27753177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031063373A Expired - Fee Related CN1442772B (zh) 2002-02-25 2003-02-25 在执行实时应用的同时实现节电的方法

Country Status (5)

Country Link
US (2) US6968468B2 (zh)
CN (1) CN1442772B (zh)
AU (1) AU2003213156A1 (zh)
TW (1) TW591374B (zh)
WO (1) WO2003073249A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010330A1 (en) * 2002-07-11 2004-01-15 Ling Chen Speed control of digital audio playback
US7080271B2 (en) 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
KR100563691B1 (ko) * 2003-06-09 2006-03-28 엘지전자 주식회사 컴퓨터 시스템에서의 전원 관리장치 및 방법
CN100371923C (zh) * 2003-08-29 2008-02-27 明基电通股份有限公司 计算机系统
US20050195183A1 (en) * 2004-03-03 2005-09-08 Anderson Michael H. Clock control for a graphics processor
US7565562B2 (en) * 2004-09-03 2009-07-21 Intel Corporation Context based power management
EP1785811B1 (en) * 2005-11-14 2018-12-05 Texas Instruments Incorporated Memory information transfer power management
US7934054B1 (en) 2005-11-15 2011-04-26 Oracle America, Inc. Re-fetching cache memory enabling alternative operational modes
US7516274B2 (en) * 2005-11-15 2009-04-07 Sun Microsystems, Inc. Power conservation via DRAM access reduction
US7899990B2 (en) * 2005-11-15 2011-03-01 Oracle America, Inc. Power conservation via DRAM access
US7958312B2 (en) * 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
CN100489739C (zh) * 2005-12-13 2009-05-20 松下电器产业株式会社 数据处理装置
JP2007213167A (ja) * 2006-02-07 2007-08-23 Fujitsu Ltd 電力制御プログラム、サーバシステム、および電力制御方法
US20070260780A1 (en) * 2006-04-11 2007-11-08 Nokia Corporation Media subsystem, method and computer program product for adaptive media buffering
TWI313806B (en) * 2006-05-12 2009-08-21 Asustek Comp Inc Virtual sleep method
US9632561B2 (en) * 2007-06-28 2017-04-25 Apple Inc. Power-gating media decoders to reduce power consumption
US8327173B2 (en) * 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
US8031569B2 (en) 2008-05-09 2011-10-04 Apple Inc. Playing data from an optical media drive
CN101677384B (zh) * 2008-09-19 2011-03-23 鸿富锦精密工业（深圳）有限公司 数据存储管理系统及方法
JP2010097277A (ja) * 2008-10-14 2010-04-30 Toshiba Corp 情報処理装置
TWI360742B (en) * 2008-10-17 2012-03-21 Kinpo Elect Inc Power management method for input device
KR101532041B1 (ko) * 2008-11-05 2015-06-29 삼성전자주식회사 모바일 단말기와 이를 이용한 오디오 재생 방법
US20100332877A1 (en) * 2009-06-30 2010-12-30 Yarch Mark A Method and apparatus for reducing power consumption
GB2476650A (en) * 2009-12-30 2011-07-06 1E Ltd Computer which enters a low power state when there is no user activity and no process requiring a high power state
TWI451239B (zh) * 2011-04-27 2014-09-01 Asustek Comp Inc 電腦系統於混合睡眠模式時的控制方法
CN102759982A (zh) * 2011-04-27 2012-10-31 华硕电脑股份有限公司 电脑系统于混合睡眠模式时的控制方法
CN103024546B (zh) * 2012-12-25 2015-05-13 福州瑞芯微电子有限公司 播放在线视频时休眠控制方法及系统
US20140344599A1 (en) * 2013-05-15 2014-11-20 Advanced Micro Devices, Inc. Method and System for Power Management
US10007319B2 (en) * 2015-12-17 2018-06-26 Microsemi Solutions (U.S.), Inc. Power saving in multi-directional data transfer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156907A (en) * 1977-03-02 1979-05-29 Burroughs Corporation Data communications subsystem
EP0489504B1 (en) 1990-11-30 1997-03-05 International Business Machines Corporation Bidirectional FIFO buffer for interfacing between two buses
GB2301202B (en) 1995-05-19 1999-09-22 Advanced Risc Mach Ltd Controlling processing clock signals
US6175854B1 (en) * 1996-06-11 2001-01-16 Ameritech Services, Inc. Computer system architecture and method for multi-user, real-time applications
US5790817A (en) 1996-09-25 1998-08-04 Advanced Micro Devices, Inc. Configurable digital wireless and wired communications system architecture for implementing baseband functionality
JPH10307653A (ja) * 1997-05-09 1998-11-17 Toshiba Corp コンピュータシステムおよびサウンドコントローラ並びにそれらに適用されるパワーダウン制御方法
US6032232A (en) 1997-05-29 2000-02-29 3Com Corporation Multiported memory access system with arbitration and a source burst limiter for blocking a memory access request
US6205521B1 (en) 1997-11-03 2001-03-20 Compaq Computer Corporation Inclusion map for accelerated cache flush
JPH11161385A (ja) 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
US6138516A (en) * 1997-12-17 2000-10-31 Weld Star Technology, Inc. Low-power shock detector and detection method
US6021506A (en) 1998-07-31 2000-02-01 Intel Corporation Method and apparatus for stopping a bus clock while there are no activities on a bus
US6157583A (en) 1999-03-02 2000-12-05 Motorola, Inc. Integrated circuit memory having a fuse detect circuit and method therefor
US6360327B1 (en) * 1999-03-12 2002-03-19 Compaq Information Technologies Group, L.P. System with control registers for managing computer legacy peripheral devices using an advanced configuration power interface software power management system
KR100603926B1 (ko) * 1999-10-25 2006-07-24 삼성전자주식회사 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법
US6499102B1 (en) * 1999-12-29 2002-12-24 Intel Corporation Method of dynamically changing the lowest sleeping state in ACPI
JP2001222346A (ja) * 2000-02-10 2001-08-17 Toshiba Corp コンピュータ、コンピュータシステム、および省電力制御方法
US6288932B1 (en) 2000-04-25 2001-09-11 Sun Microsystems, Inc. Dynamic flop with power down mode

Also Published As

Publication number Publication date
US7340621B2 (en) 2008-03-04
CN1442772A (zh) 2003-09-17
US20060031694A1 (en) 2006-02-09
WO2003073249A1 (en) 2003-09-04
TW200305802A (en) 2003-11-01
US20030163742A1 (en) 2003-08-28
US6968468B2 (en) 2005-11-22
AU2003213156A1 (en) 2003-09-09
TW591374B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
CN1442772B (zh) 在执行实时应用的同时实现节电的方法
JP5060487B2 (ja) ダイナミックメモリサイジングのレイテンシを最適化する方法、システムおよびプログラム
TW561333B (en) Power supply for central processing unit
TW503348B (en) Computer, computer system and power saving control method thereof
US7783905B2 (en) Method for reducing power consumption of a computer system in the working state
US8607080B2 (en) Optimizing voltage on a power plane using a host control unit to control a networked voltage regulation module array
US20140108734A1 (en) Method and apparatus for saving processor architectural state in cache hierarchy
CN102692991A (zh) 协调多个电路中的性能参数
US20120173782A1 (en) Method and system for managing sleep states of interrupt controllers in a portable computing device
TWI553506B (zh) 具有語音控制功能之電腦系統以及語音控制方法
JP6276470B2 (ja) ポータブルコンピューティングデバイスの揮発性メモリのスタンバイ電力を低減するためのシステムおよび方法
EP1831770A2 (en) Techniques to manage power for a mobile device
TWI224728B (en) Method and related apparatus for maintaining stored data of a dynamic random access memory
KR101532041B1 (ko) 모바일 단말기와 이를 이용한 오디오 재생 방법
TW200809532A (en) System with high power and low power processors and thread transfer
CN103294641A (zh) 用于系统管理的有限状态机
CN112148662A (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
CN111741518A (zh) 一种WiFi芯片电路及WiFi装置
US8898379B2 (en) Digital component power savings in a host device and method
CN103065654A (zh) 移动装置芯片及其移动装置控制方法
US7536485B2 (en) Processor having inactive state of operation and method thereof
JP2021177367A (ja) プロセッサアイドル時間のインテリジェント予測装置及び方法
TW202139020A (zh) 時脈交叉先進先出（ｆｉｆｏ）狀態斂聚式同步器
TW200407700A (en) Method to read the battery status by the operating system of portable computer
US20240345641A1 (en) Systems and methods for controlling operation of a power supply unit (psu) during a low power state

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20160225

CF01 Termination of patent right due to non-payment of annual fee