TW201734706A - 記憶體裝置及其節能控制方法 - Google Patents

記憶體裝置及其節能控制方法 Download PDF

Info

Publication number
TW201734706A
TW201734706A TW105110067A TW105110067A TW201734706A TW 201734706 A TW201734706 A TW 201734706A TW 105110067 A TW105110067 A TW 105110067A TW 105110067 A TW105110067 A TW 105110067A TW 201734706 A TW201734706 A TW 201734706A
Authority
TW
Taiwan
Prior art keywords
unit
memory
control unit
control chip
circuit group
Prior art date
Application number
TW105110067A
Other languages
English (en)
Other versions
TWI581092B (zh
Inventor
賴義麟
陳振德
Original Assignee
威盛電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛電子股份有限公司 filed Critical 威盛電子股份有限公司
Priority to TW105110067A priority Critical patent/TWI581092B/zh
Priority to CN201610322497.8A priority patent/CN106020417B/zh
Priority to US15/193,125 priority patent/US10216250B2/en
Application granted granted Critical
Publication of TWI581092B publication Critical patent/TWI581092B/zh
Publication of TW201734706A publication Critical patent/TW201734706A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

一種記憶體裝置及其節能控制方法。於非揮發性記憶體單元處於忙碌狀態時，停止輸出傳送至特定電路群組的內部時脈信號，以降低控制晶片的電源消耗。

Description

記憶體裝置及其節能控制方法
本發明是有關於一種電子裝置，且特別是有關於一種記憶體裝置及其節能控制方法。
為了節省耗電，電子裝置通常會具備多種電源管理模式(例如，正常運作狀態、省電狀態)。一般而言，硬體製造商為使電子裝置能夠更為省電，便在電子裝置的處理單元或是主機板晶片組中增加了許多省電技術。如在電腦的電源控制上可使電腦進入休眠模式以降低電源的消耗，如此雖可有效地進行省電，然而電腦從休眠模式回復至正常工作狀態往往需要較長的時間，而降低了電子裝置的使用品質。因此，如何在盡量不影響電子裝置的使用品質下，進一步地節省電子裝置的電源消耗，為一重要的課題。
本發明提供一種記憶體裝置及其節能控制方法，可在記憶體裝置不進入休眠模式的情形下，進一步地降低記憶體裝置的電源消耗。
本發明的記憶體裝置包括多個非揮發性記憶體單元以及控制晶片。控制晶片耦接此些非揮發性記憶體單元，並透過信號傳輸介面耦接主機。控制晶片包括特定電路群組、記憶體控制單元以及節能控制單元。特定電路群組耦接時脈產生單元。記憶體控制單元耦接時脈產生單元以及非揮發性記憶體單元，控制非揮發性記憶體單元的存取。節能控制單元耦接時脈產生單元、特定電路群組與記憶體控制單元，在正常模式下，於控制晶片對非揮發性記憶體單元進行存取的期間，若非揮發性記憶體單元處於忙碌狀態，控制時脈產生單元停止輸出傳送至特定電路群組的內部時脈信號，降低控制晶片的電源消耗。
本發明提供一種記憶體裝置的節能控制方法，記憶體裝置包括多個非揮發性記憶體單元以及控制晶片，控制晶片耦接主機，記憶體裝置的節能控制方法包括下列步驟。在一正常模式下，於控制晶片對非揮發性記憶體單元進行存取的期間，判斷非揮發性記憶體單元是否全部處於忙碌狀態。若非揮發性記憶體單元全部處於忙碌狀態，控制時脈產生單元停止輸出傳送至控制晶片中的特定電路群組的內部時脈信號，以降低控制晶片的電源消耗。
基於上述，本發明的實施例於非揮發性記憶體單元分別處於忙碌狀態時，停止輸出傳送至特定電路群組的內部時脈信號，以降低控制晶片的電源消耗，如此可在記憶體裝置不進入休眠的情形下，進一步地降低記憶體裝置的電源消耗。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明實施例的一種記憶體裝置的示意圖，請參照圖1。記憶體裝置包括多個非揮發性記憶體單元102以及控制晶片104，其中控制晶片104可耦接非揮發性記憶體單元102，並透過信號傳輸介面106耦接主機108。進一步來說，控制晶片104還可包括時脈產生單元110、特定電路群組112、節能控制單元114、電源單元116以及記憶體控制單元118。時脈產生單元110可產生多個內部時脈信號，以供給控制晶片104內的電路做為進行電路操作時的基礎，為便於說明，在此僅繪示出傳輸至特定電路群組112以及記憶體控制單元118的內部時脈信號CLK1以及傳輸至記憶體控制單元118的內部時脈信號CLK2。在一實施例中，上述內部時脈信號CLK1可以是複數個內部時脈信號的組合。在另一實施例中，上述內部時脈信號CLK1也可以是單一的內部時脈信號。在一實施例中，內部時脈信號CLK1是由時脈產生單元110之一鎖相迴路電路產生的。內部時脈信號CLK2是由時脈產生單元110之一振盪器產生的。記憶體控制單元118耦接節能控制單元114、時脈產生單元110以及非揮發性記憶體單元102，記憶體控制單元118可依據時脈產生單元110之一內部時脈信號CLK2偵測非揮發性記憶體單元102的狀態，其可包括與各個非揮發性記憶體單元120對應的記憶體處理單元(未繪示)。電源單元116可提供多個電源信號至控制晶片104內的電路。節能控制單元114耦接時脈產生單元110、特定電路群組112與記憶體控制單元118，在正常模式中，節能控制單元114可判斷任一非揮發性記憶體單元102是否處於忙碌狀態，於控制晶片104對非揮發性記憶體單元102進行存取的期間，若任一非揮發性記憶體單元102處於忙碌狀態，節能控制單元114可控制時脈產生單元110停止輸出內部時脈信號CLK1、CLK2至特定電路群組112以及記憶體控制單元118，使得特定電路群組112以及記憶體控制單元118不能運作，以降低控制晶片104的電源消耗。反之，則節能控制單元114控制時脈產生單元110輸出內部時脈信號CLK1、CLK2至特定電路群組112以及記憶體控制單元118。在此實施例中，控制晶片104具有一記憶體狀態腳位122其耦接至複數個非揮發性記憶體單元102的忙碌狀態腳位。節能控制單元114根據記憶體狀態腳位122來判斷非揮發性記憶體單元102之任一是否處於忙碌狀態。舉例來說，當任一非揮發性記憶體單元102為忙碌狀態時，則記憶體狀態腳位122的狀態則被舉起(assert)。
在另一實施例中，在正常模式中，則是由記憶體控制單元118判斷是否全部的非揮發性記憶體單元102皆處於忙碌狀態。進一步來說，記憶體控制單元118可透過控制晶片104與非揮發性記憶體單元102間的複數個資料傳輸匯流排120來偵測非揮發性記憶體單元102是否分別處於忙碌狀態。當偵測到非揮發性記憶體單元102全部處於忙碌狀態時，記憶體控制單元118中的記憶體處理單元(未繪示)在非揮發性記憶體單元102忙碌的期間不需與記憶體控制單元118進行資料傳輸，因此記憶體控制單元118會發送一通知信號至節能控制單元114以通知節能控制單元114來控制時脈產生單元110停止輸出內部時脈信號CLK1至特定電路群組112以及記憶體控制單元118，使得特定電路群組112與一部分的記憶體控制單元118不能運作，以降低控制晶片104的電源消耗，此時內部時脈信號CLK2仍輸出至記憶體控制單元118中的一個模組，使得記憶體控制單元118仍可依據內部時脈信號CLK2偵測非揮發性記憶體單元102的狀態。反之，則節能控制單元114控制時脈產生單元110輸出內部時脈信號CLK1。
值得注意的是，在本實施例中特定電路群組112可包括其它在非揮發性記憶體單元102忙碌的期間不需進行操作的電路。舉例來說，圖2是依照本發明另一實施例的一種記憶體裝置的示意圖，請參照圖2。如圖2所示，特定電路群組112包括中央處理單元202、直接記憶體存取單元204以及記憶體單元206，然不以此為限。其中中央處理單元202用以處理欲傳送至非揮發性記憶體單元102的資料儲存命令或來自非揮發性記憶體單元102的資料讀取命令，然而不限於此，記憶體單元206用以儲存資料儲存命令與資料讀取命令，然而不限於此，直接記憶體存取單元204用以存取記憶體單元206儲存的資料。如圖2所示，時脈產生單元110包括時脈輸出單元208、鎖相迴路電路210以及振盪器212。在一實施例中，時脈輸出單元208包含第一處理單元214以及第二處理單元216，第一處理單元214耦接於鎖相迴路電路210以及節能控制單元114，並根據節能控制單元114所發送的信號而由鎖相迴路電路210產生內部時脈信號CLK1。第二處理單元216耦接於振盪器212以及節能控制單元114，並根據節能控制單元114所發送的信號而由振盪器212產生內部時脈信號CLK2。在一實施例中，上述第一處理單元以及第二處理單元可為AND閘或是OR閘來實現，然不限於此。
此外，在正常模式中，使用者可依據實際應用情形來設定偵測非揮發性記憶體單元102狀態所依據的方式，亦即，節能控制單元114可依據一設定指令來決定依據一記憶體狀態腳位122的狀態來停止輸出內部時脈信號CLK1、CLK2，或透過記憶體控制單元118偵測控制晶片104與非揮發性記憶體單元102間的資料傳輸匯流排120來判斷各個非揮發性記憶體單元102是否全部處於忙碌狀態，以據以停止輸出內部時脈信號CLK1。
在一實施例中，控制晶片104係透過一暫時緩衝器(未繪示)讀取主機108所發送的命令與資料，上述暫時緩衝器用以緩衝主機108所發送的命令與資料。當在正常模式中，控制晶片104與上述暫時緩衝器(未繪示)間的資料匯流排未傳輸資料時，節能控制單元114再依據記憶體狀態腳位122的狀態來停止輸出內部時脈信號CLK1、CLK2，或透過記憶體控制單元118偵測控制晶片104與非揮發性記憶體單元102間的資料傳輸匯流排120來判斷各個非揮發性記憶體單元102是否全部處於忙碌狀態，以據以停止輸出內部時脈信號CLK1。
圖3是依照本發明的實施例的控制晶片的電源消耗示意圖，請參照圖3。在控制晶片104處於正常模式的期間(亦即T1期間)，當非揮發性記憶體單元102全部處於忙碌狀態時，節能控制單元114控制時脈產生單元110停止輸出內部時脈信號CLK1，或者，在另一實施例中，當非揮發性記憶體單元102任一處於忙碌狀態時，節能控制單元114控制時脈產生單元110停止輸出內部時脈信號CLK1、CLK2，來降低控制晶片104的電源消耗(分別如tbusy1、tbusy2期間的電源消耗所示)，此時控制晶片104的電源消耗分別是在圖3之位準B1以及B2之處。反之，則節能控制單元114控制時脈產生單元110輸出內部時脈信號CLK1、CLK2，此時控制晶片104的電源消耗是在圖3之位準A或是E之處。藉由上述方式可實現正常模式時的控制晶片動態節能。此外，中央處理單元202還可判斷主機108是否發送一處理命令至信號傳輸介面106，當中央處理單元202判斷目前沒有處理命令需處理，並且目前的事件也處理完畢時，則中央處理單元202發出一信號通知節能控制單元114控制時脈產生單元110停止輸出內部時脈信號CLK1、CLK2，此時控制晶片104進入待機模式。其中於待機模式期間(亦即T2期間)，控制晶片104中除了節能控制單元114、時脈產生單元110與電源單元116之外，其他內部電路的工作時脈皆被降低或是關閉來減低電源消耗，此時控制晶片104的電源消耗是在圖3之位準B2之處。
值得注意的是，圖3所示的電源消耗位準僅為本發明的一實施例，實際應用上並不以此為限。各個模式實際上所對應的電源消耗量可能因實際電路設計而有所差異，但各個模式間電源消耗大小的相對關係為固定，各個模式間電源消耗由低至高依序為休眠模式、睡眠模式、待機模式以及正常模式。
在另一實施例中，節能控制單元114還會設定一計時器(圖未示)，在待機模式期間，上述計時器計數一固定時間(亦即t1期間)後由節能控制單元114控制時脈產生單元110輸出內部時脈信號CLK1、CLK2給特定電路群組112以及記憶體控制單元118，使得特定電路群組112以及記憶體控制單元118得以運作，中央處理單元202得以判斷是否有主機108發送的處理命令。當此時控制晶片104的電源消耗是在圖3之位準A之處。於待機模式期間且特定電路群組112以及記憶體控制單元118運作後，若此時主機108發送處理命令至信號傳輸介面106，則中央處理單元202可以立即處理，一旦中央處理單元202判斷目前沒有主機108發送之處理命令時，則中央處理單元202將再度發出一信號通知節能控制單元114控制時脈產生單元110停止輸出內部時脈信號CLK1、CLK2。控制晶片104的電源消耗又回到圖3之位準B2之處。此時上述計時器再次被設定，並計數上述固定時間(亦即t1期間)後，由節能控制單元114控制時脈產生單元110輸出內部時脈信號CLK1、CLK2給特定電路群組112以及記憶體控制單元118，使得特定電路群組112以及記憶體控制單元118得以運作，接下來的步驟與之前的步驟重複，因此不予贅述。此週期性的計數操作主要是使得當控制晶片104在待機模式中可以偵測主機108是否發送處理命令並能以最快的速度回到正常模式來處理。在一實施例中，此週期性的計數操作亦可使控制晶片104在待機模式中執行記憶體相關背景事件或是特定事件的監控與管理操作，以進行記憶體的資源管理機制，例如垃圾回收(garbage collection)等。在一實施例中，上述計時器亦可設置於節能控制單元114內部或是外部。
在一其他實施例中，上述計時器也可被設置為非週期性的計數操作。也就是說，上述計時器被可設置為僅計數一次固定時間。
在進入待機模式後，節能控制單元114會偵測主機108是否發送一處理命令至信號傳輸介面106，若是，則節能控制單元114會控制時脈產生單元110輸出傳送至特定電路群組112的內部時脈信號CLK1、CLK2，以喚醒特定電路群組112以及記憶體控制單元118，以進入正常模式。此時控制晶片104的電源消耗將回復到在正常模式下的電源消耗準位A(如t4期間)。此時中央處理單元202可以立即處理主機108發送之處理命令。
由於本實施例為在正常模式中藉由非揮發性記憶體單元102處於忙碌狀態時的空檔透過停止輸出傳送至特定電路群組或是記憶體控制單元的內部時脈信號，使得特定電路群組或是記憶體控制單元不能運行，以及在待機模式中的計數操作以使特定電路群組以及記憶體控制單元得以被喚醒運行，在重新輸出內部時脈信號給特定電路群組以及記憶體控制單元後，便可使控制晶片快速地回復到正常工作的狀態，因此相較於先前技術可具有反應速度快且電源消耗相對更低的優點。
另一方面，在進入待機模式後，當特定電路群組以及記憶體控制單元運行時，中央處理單元202還可判斷上述計時器之設定次數是否超過一預定值，若是，則中央處理單元202將發出一信號通知節能控制單元114關閉時脈產生單元110之鎖相迴路電路210以及振盪器212，以控制時脈產生單元110停止輸出內部時脈信號CLK1、CLK2，此時控制晶片104進入睡眠(Hibernate)模式(亦即T3期間)，以進一步節省電源消耗。在一實施例中，節能控制單元114更進一步關閉電源單元116供給至記憶體單元206的部分電源，以使得僅只有記憶體單元206中所存放的韌體程式、部分表格(table)以及變數資訊仍被維持。上述預定值可以為0，也可以為其他數值。在另一實施例中，在睡眠模式期間，控制晶片104中除了節能控制單元114與電源單元116之外，其他內部電路的工作時脈皆被降低或是關閉來減低電源消耗。在睡眠模式中，控制晶片104的電源消耗維持在圖3之位準C之處。
在另一實施例中，在進入待機模式後，當特定電路群組以及記憶體控制單元運行時，中央處理單元202還可判斷主機108是否發送一休眠命令至信號傳輸介面106，若是，則中央處理單元202將發出一信號通知節能控制單元114關閉時脈產生單元110之鎖相迴路電路210以及振盪器212，以控制時脈產生單元110停止輸出內部時脈信號CLK1、CLK2，此時控制晶片104進入休眠(Sleep)模式(亦即T4期間)。在一實施例中，節能控制單元114更進一步關閉電源單元116供給至記憶體單元206的部分電源，以使得僅只有記憶體單元206中所存放的部分韌體程式以及變數資訊仍被維持，以進一步節省電源消耗。在另一實施例中，在休眠模式，節能控制單元114更可降低電源單元116所提供的電源至控制晶片104內的其他內部電路，亦即降低控制晶片104內的電路的工作電壓以節省電源消耗。在休眠模式中，控制晶片104的電源消耗維持在圖3之位準D之處。若進入待機模式後，當特定電路群組以及記憶體控制單元運行時，主機108發送的是其他命令而非為休眠命令，則中央處理單元202便可以立即處理。
在另一實施例中，控制晶片104在正常模式下接收到主機端發送一休眠命令或電源關閉命令時。控制晶片104將直接進入休眠模式。
在其他一實施例中，控制晶片104可在待機模式下依據一預先設定信號由待機模式選擇進入睡眠模式或是休眠模式。
如圖3所示，在t3期間之睡眠模式中，節能控制單元114會偵測主機108是否發送一休眠命令至信號傳輸介面106，若是，則節能控制單元114會先致能鎖相迴路電路210以及振盪器212，以控制時脈產生單元110輸出傳送至特定電路群組112的內部時脈信號CLK1、CLK2，以喚醒特定電路群組112以及記憶體控制單元118，此時控制晶片104的電源消耗將回復到在正常模式下的電源消耗準位A之處(如t4期間)。此時中央處理單元202可以立即處理主機108發送之休眠命令。當中央處理單元202判斷為休眠命令後，中央處理單元202將再度發出一信號通知節能控制單元114禁能鎖相迴路電路210、振盪器212以使得特定電路群組112以及記憶體控制單元118不運作，以進入休眠模式。在一實施例中，節能控制單元114更進一步關閉電源單元116供給至記憶體單元206的部分電源，以使得僅只有記憶體單元206中所存放的部分韌體程式以及變數資訊仍被維持，以降低電源消耗。在休眠模式中，控制晶片104的電源消耗維持在圖3之位準D之處。與其它運作模式相比，在休眠模式中，控制晶片104的電源消耗是最低的。
另外，雖然在休眠模式中，控制晶片104的電源消耗是最低的，然而控制晶片104由休眠模式回到正常模式所花費的時間也是最久的。其次則是睡眠模式，再來是待機模式。
在睡眠模式或休眠模式中，節能控制單元114皆會偵測主機108是否發送一處理命令至信號傳輸介面106，若是，則節能控制單元114會先致能鎖相迴路電路210以及振盪器212，以控制時脈產生單元110輸出傳送至特定電路群組112的內部時脈信號CLK1、CLK2，以喚醒特定電路群組112以及記憶體控制單元118，在其他實施例中，節能控制單元114還會恢復電源單元116供給至記憶體單元206的部分電源，或是恢復電源單元116供給至控制晶片104的其他內部電路，以進入正常模式。此時控制晶片104的電源消耗將回復到在正常模式下的電源消耗準位A之處(如t4期間)。此時中央處理單元202可以立即處理主機108發送之處理命令。
圖4是依照本發明實施例的一種記憶體裝置的節能控制方法的流程示意圖，請參照圖4。由上述實施例可知，記憶體裝置的節能控制方法可包括下列步驟。首先，進行步驟S400，在一正常模式下，判斷主機端發送的命令是否為讀/寫非揮發性記憶體單元之命令。若是，於控制晶片對非揮發性記憶體單元進行存取的期間，判斷非揮發性記憶體單元是否全部處於忙碌狀態(步驟S402)，判斷非揮發性記憶體單元是否全部處於忙碌狀態的方式可例如為，透過控制晶片與非揮發性記憶體單元間的資料傳輸匯流排來偵測各個非揮發性記憶體單元是否全部處於忙碌狀態。若非揮發性記憶體單元全部處於忙碌狀態，則停止輸出傳送至特定電路群組以及記憶體控制單元的內部時脈信號，使得特定電路群組與一部分的記憶體控制單元不能運作，以降低控制晶片的電源消耗(步驟S404)，其中特定電路群組可例如包括中央處理單元、記憶體單元以及直接記憶體存取單元。接著，回到步驟S402。
相反地，若非揮發性記憶體單元未全部處於忙碌狀態，則回到步驟S400。若判斷主機端發送的命令非為讀/寫非揮發性記憶體單元之命令，則控制晶片判斷主機是否發送一處理命令至信號傳輸介面(步驟S406)。若控制晶片判斷目前沒有處理命令需處理時，並且目前的事件也處理完畢，則控制控制晶片進入待機模式，停止輸出內部時脈信號至特定電路群組以及記憶體控制單元(步驟S408)，此時還可例如藉由降低或是關閉控制晶片內部電路的工作時脈來減低電源消耗。而若控制晶片在正常模式下判斷主機發送處理命令至信號傳輸介面，則接著判斷是否為一休眠命令或是電源關閉命令(步驟S428)。若是，則控制控制晶片進入休眠模式(步驟S426)。否則，回到步驟S400。其中在休眠模式中，供給至記憶體單元的部分電源被關閉，以使得僅只有記憶體單元中所存放的部分韌體程式以及變數資訊仍被維持，以降低電源消耗。
在待機模式中，設定一計時器以計數一固定時間，並記錄一計數次數(步驟S410)。上述計時器計數該固定時間後，則輸出內部時脈信號至特定電路群組以及記憶體控制單元(步驟S412)，使得特定電路群組以及記憶體控制單元得以運作，以判斷是否有主機發送的處理命令。在一實施例中，可接續判斷計數次數是否超過一預定值(步驟S414)。若是，控制控制晶片進入睡眠模式(步驟S416)，其中在睡眠模式中，內部時脈信號被停止輸出傳送至該特定電路群組以及該記憶體控制單元。若否，則判斷主機是否發送一處理命令至信號傳輸介面(步驟S418)。當主機於待機模式期間且特定電路群組以及記憶體控制單元運作後，若此時主機發送處理命令至信號傳輸介面，則判斷是否為一休眠命令(步驟S424)。若是，則控制控制晶片進入休眠模式(步驟S426)。否則，則回到步驟S400。於步驟S418時，當主機於待機模式期間且特定電路群組以及記憶體控制單元運作後，若此時主機並無發送處理命令至信號傳輸介面，則停止輸出內部時脈至特定電路群組以及記憶體控制單元(步驟S420)，使得特定電路群組以及記憶體控制單元停止運作，以減低電源消耗。
在另一實施例中，上述計時器也可被設置為週期性的計數操作。也就是說，在步驟S420後，可再次設定計時器以計數該固定時間並累計計數次數(步驟S422)，接著回到步驟S412，輸出內部時脈信號至特定電路群組以及記憶體控制單元，使得特定電路群組以及記憶體控制單元得以運作，以判斷是否有主機發送的處理命令。接下來的步驟與之前的步驟重複，因此不予贅述。此週期性的計數操作主要是使得當控制晶片在待機模式中可以偵測主機是否有發送處理命令並能以最快的速度回到正常模式來處理。
在另一實施例中，步驟S410可僅設定計時器以計數一固定時間後，接著執行步驟S412，上述計時器計數該固定時間後，則輸出內部時脈信號至特定電路群組以及記憶體控制單元。在一實施例中，於步驟S412後，接著執行步驟S430，控制晶片在待機模式下依據一預先設定信號以選擇進入睡眠模式(步驟S416)或是休眠模式(步驟S426)。
在步驟S416之後，節能控制單元114會偵測主機是否發送一處理命令至信號傳輸介面(步驟S432)，若是，節能控制單元114會先致能鎖相迴路電路210以及振盪器212，以控制時脈產生單元110輸出傳送至特定電路群組112的內部時脈信號CLK1、CLK2，以喚醒特定電路群組112以及記憶體控制單元118，以及控制電源單元116提供記憶體單元206部分電源(步驟S434)，接著回到步驟S400，若否，則回到步驟S416。
在步驟S426之後，節能控制單元114會偵測主機是否發送一處理命令至信號傳輸介面(步驟S436)，若是，節能控制單元114會先致能鎖相迴路電路210以及振盪器212，以控制時脈產生單元110輸出傳送至特定電路群組112的內部時脈信號CLK1、CLK2，以喚醒特定電路群組112以及記憶體控制單元118，節能控制單元114還會控制電源單元116提供記憶體單元206部分電源(步驟S438)，接著回到步驟S400，若否，則回到步驟S426。
圖5是依照本發明實施例的一種記憶體裝置的節能控制方法的流程示意圖，請參照圖5。本實施例與圖4實施例的不同之處在於，本實施例為於控制晶片對非揮發性記憶體單元進行存取的期間，依據耦接至各個非揮發性記憶體單元的忙碌狀態腳位的一記憶體狀態腳位之狀態來判斷非揮發性記憶體單元之任一是否處於忙碌狀態(步驟S502)。於控制晶片對非揮發性記憶體單元進行存取的期間，若非揮發性記憶體單元之任一處於忙碌狀態，則停止輸出傳送至特定電路群組以及記憶體控制單元的內部時脈信號，以使得特定電路群組與記憶體控制單元不能運作，以降低控制晶片的電源消耗(步驟S504)。接著，回到步驟S502。而若非揮發性記憶體單元皆未有任何非揮發性記憶體單元處於忙碌狀態，則進入步驟S400，其他步驟S406~S438皆相同於圖4之實施例所述，在此不予贅述。其中，使用者可依據實際應用的需求，透過一設定指令來控制控制晶片依據一記憶體狀態腳位的狀態來停止輸出內部時脈信號至特定電路群組，或透過記憶體控制單元118偵測控制晶片與該些非揮發性記憶體單元間的複數個資料傳輸匯流排來判斷非揮發性記憶體單元是否分別處於忙碌狀態，以據以停止輸出內部時脈信號至特定電路群組。
值得注意的是，圖3、圖4以及圖5實施例中所列舉說明的模式轉換僅為示範性的實施例，實際上並不以此為限，記憶體裝置可能因使用者使用情形的不同，而對應地在上述模式中轉換。亦即控制晶片可對應使用者的使用情形在休眠模式、睡眠模式、待機模式以及正常模式間轉換，其轉換順序並不以圖3、圖4以及圖5所列舉的實施例為限。
綜上所述，本發明的實施例為在正常模式中藉由在非揮發性記憶體單元處於忙碌狀態時的空檔透過停止輸出傳送至特定電路群組以及記憶體控制單元的內部時脈信號，使得特定電路群組或是記憶體控制單元不能運行，以及在待機模式中計數操作以使特定電路群組以及記憶體控制單元得以被喚醒運行，以動態降低控制晶片的電源消耗。在重新輸出內部時脈信號給特定電路群組以及記憶體控制單元後，便可使控制晶片快速地回復到正常工作的狀態，因此相較於先前技術可具有反應速度快且電源消耗相對更低的優點。
102‧‧‧非揮發性記憶體單元
104‧‧‧控制晶片
106‧‧‧信號傳輸介面
108‧‧‧主機
110‧‧‧時脈產生單元
112‧‧‧特定電路群組
114‧‧‧節能控制單元
116‧‧‧電源單元
118‧‧‧記憶體控制單元
120‧‧‧資料傳輸匯流排
122‧‧‧記憶體狀態腳位
202‧‧‧中央處理單元
204‧‧‧直接記憶體存取單元
206‧‧‧記憶體單元
208‧‧‧時脈輸出單元
210‧‧‧鎖相迴路電路
212‧‧‧振盪器
214‧‧‧第一處理單元
216‧‧‧第二處理單元
A、B1、B2、C、D、E‧‧‧位準
CLK1、CLK2‧‧‧內部時脈信號
tbusy1、tbusy2、t1、t3~t4、T1~T4‧‧‧期間
S400~S438、S502~S504‧‧‧記憶體裝置的節能控制方法的步驟
圖1是依照本發明的實施例的一種記憶體裝置的示意圖。 圖2是依照本發明另一實施例的一種記憶體裝置的示意圖。 圖3是依照本發明的實施例的控制晶片的電源消耗示意圖。 圖4是依照本發明實施例的一種記憶體裝置的節能控制方法的流程示意圖。 圖5是依照本發明另一實施例的一種記憶體裝置的節能控制方法的流程示意圖。
102‧‧‧非揮發性記憶體單元
104‧‧‧控制晶片
106‧‧‧信號傳輸介面
108‧‧‧主機
110‧‧‧時脈產生單元
112‧‧‧特定電路群組
114‧‧‧節能控制單元
116‧‧‧電源單元
118‧‧‧記憶體控制單元
120‧‧‧資料傳輸匯流排
122‧‧‧記憶體狀態腳位
CLK1、CLK2‧‧‧內部時脈信號

Claims (33)

  1. 一種記憶體裝置，包括： 多個非揮發性記憶體單元；以及 一控制晶片，耦接該些非揮發性記憶體單元，並透過一信號傳輸介面耦接一主機，該控制晶片包括： 一特定電路群組，耦接一時脈產生單元； 一記憶體控制單元，耦接該時脈產生單元以及該些非揮發性記憶體單元，控制該些非揮發性記憶體單元的存取；以及 一節能控制單元，耦接該時脈產生單元、該特定電路群組與該記憶體控制單元，在一正常模式下，於該控制晶片對該些非揮發性記憶體單元進行存取的期間，若該些非揮發性記憶體單元處於忙碌狀態，控制該時脈產生單元停止輸出傳送至該特定電路群組的一內部時脈信號，降低該控制晶片的電源消耗。
  2. 如申請專利範圍第1項所述的記憶體裝置，其中該記憶體控制單元更透過該控制晶片與該些非揮發性記憶體單元間的複數個資料傳輸匯流排來偵測該些非揮發性記憶體單元是否全部處於忙碌狀態，當偵測到該些非揮發性記憶體單元全部處於忙碌狀態時，該記憶體控制單元發送一通知信號至該節能控制單元來控制該時脈產生單元停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  3. 如申請專利範圍第1項所述的記憶體裝置，其中該節能控制單元更依據耦接至該些非揮發性記憶體單元的一記憶體狀態腳位的狀態判斷該些非揮發性記憶體單元之任一是否處於忙碌狀態，於該控制晶片對該些非揮發性記憶體單元進行存取的期間，若該些非揮發性記憶體單元之任一處於忙碌狀態，該節能控制單元控制該時脈產生單元停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  4. 如申請專利範圍第1項所述的記憶體裝置，其中該節能控制單元更依據一設定指令決定依據該控制晶片之一記憶體狀態腳位的狀態來停止輸出該內部時脈信號，或透過該記憶體控制單元偵測該控制晶片與該些非揮發性記憶體單元間的複數個資料傳輸匯流排來判斷該些非揮發性記憶體單元是否全部處於忙碌狀態，以據以停止輸出該內部時脈信號。
  5. 如申請專利範圍第1項所述的記憶體裝置，其中在該正常模式下，該控制晶片更判斷該主機是否發送一處理命令至該信號傳輸介面，當該控制晶片判斷目前沒有處理命令需處理，並且目前的事件也處理完畢時，則該節能控制單元控制該時脈產生單元停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，以使該控制晶片進入一待機模式，其中在該待機模式之該控制晶片的電源消耗低於在該正常模式之該控制晶片的電源消耗。
  6. 如申請專利範圍第5項所述的記憶體裝置，其中在該待機模式下，該節能控制單元設定一計時器，當該計時器計數一固定時間後，由該節能控制單元控制該時脈產生單元輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  7. 如申請專利範圍第6項所述的記憶體裝置，其中在該待機模式中，當該主機並未發送一處理命令時，該節能控制單元控制該時脈產生單元停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  8. 如申請專利範圍第7項所述的記憶體裝置，其中當該節能控制單元控制該時脈產生單元停止輸出內部時脈信號時，該節能控制單元再次設定上述計時器。
  9. 如申請專利範圍第6項所述的記憶體裝置，其中在該待機模式中，當該主機發送一處理命令時，由該特定電路群組之一中央處理單元處理該處理命令。
  10. 如申請專利範圍第6項所述的記憶體裝置，其中在該待機模式中，該特定電路群組之一中央處理單元更用以判斷該計時器之設定次數是否超過一預定值，當該計時器之設定次數超過該預定值時，則該中央處理單元通知該節能控制單元關閉該時脈產生單元以停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，該節能控制單元控制該控制晶片進入一睡眠模式，其中在該睡眠模式之該控制晶片的電源消耗低於在該待機模式之該控制晶片的電源消耗。
  11. 如申請專利範圍第10項所述的記憶體裝置，其中該時脈產生單元更包含一時脈輸出單元、一鎖相迴路電路以及一振盪器，在該睡眠模式中，該節能控制單元更禁能該鎖相迴路電路以及該振盪器。
  12. 如申請專利範圍第10項所述的記憶體裝置，其中該時脈產生單元更包含一時脈輸出單元、一鎖相迴路電路以及一振盪器，在該睡眠模式中，該節能控制單元偵測該主機是否發送一休眠命令至該信號傳輸介面，若是，則該節能控制單元控制該時脈產生單元輸出傳送至該特定電路群組的內部時脈信號，以使該中央處理單元得以通知該節能控制單元禁能該鎖相迴路電路以及該振盪器，並關閉一電源單元供給至一記憶體單元的部分電源，以使得控制晶片進入一休眠模式，其中該記憶體單元用以儲存資料儲存命令與資料讀取命令。
  13. 如申請專利範圍第6項所述的記憶體裝置，其中在該待機模式中，該特定電路群組之一中央處理單元更用以判斷該主機是否發送一休眠命令至該信號傳輸介面，當該主機發送該休眠命令至該信號傳輸介面時，則該節能控制單元關閉該時脈產生單元以停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，該節能控制單元更關閉一電源單元供給至一記憶體單元的部分電源，該節能控制單元控制該控制晶片進入一休眠模式。
  14. 如申請專利範圍第5項所述的記憶體裝置，其中在進入該待機模式後，當該節能控制單元偵測到該主機發送該處理命令至該信號傳輸介面時，該節能控制單元控制該時脈產生單元輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，以喚醒該特定電路群組以及該記憶體控制單元，以進入該正常模式。
  15. 如申請專利範圍第5項所述的記憶體裝置，其中該控制晶片在該待機模式下依據一預先設定信號由該待機模式選擇進入一睡眠模式或一休眠模式，其中在該休眠模式之該控制晶片的電源消耗低於在該睡眠模式之該控制晶片的電源消耗，並且該睡眠模式之該控制晶片的電源消耗低於在該待機模式之該控制晶片的電源消耗。
  16. 如申請專利範圍第1項所述的記憶體裝置，其中該控制晶片在該正常模式下接收到該主機發送一休眠命令或一電源關閉命令時，該控制晶片直接進入一休眠模式，該休眠模式為該控制晶片的電源消耗最低的運作模式。
  17. 如申請專利範圍第1項所述的記憶體裝置，其中該控制晶片更包括一電源單元，該電源單元提供多個電源信號至該控制晶片內的電路，該時脈產生單元更包含一時脈輸出單元、一鎖相迴路電路以及一振盪器，在一休眠模式中，該節能控制單元更禁能該鎖相迴路電路、該振盪器以及該節能控制單元更關閉該電源單元供給至一記憶體單元的部分電源，該休眠模式為該控制晶片的電源消耗最低的運作模式，其中該記憶體單元用以儲存資料儲存命令與資料讀取命令。
  18. 如申請專利範圍第1項所述的記憶體裝置，其中該特定電路群組更包括： 一中央處理單元，處理欲傳送至該些非揮發性記憶體單元的資料儲存命令或來自該些非揮發性記憶體單元的資料讀取命令； 一記憶體單元，儲存該資料儲存命令與該資料讀取命令；以及 一直接記憶體存取單元，存取該記憶體單元儲存的資料。
  19. 一種記憶體裝置的節能控制方法，該記憶體裝置包括多個非揮發性記憶體單元以及控制晶片，該控制晶片耦接一主機，該記憶體裝置的節能控制方法包括： 在一正常模式下，於該控制晶片對該些非揮發性記憶體單元進行存取的期間，判斷該些非揮發性記憶體單元是否全部處於忙碌狀態；以及 若該些非揮發性記憶體單元全部處於忙碌狀態，控制該時脈產生單元停止輸出傳送至該控制晶片中的一特定電路群組的一內部時脈信號，以降低該控制晶片的電源消耗。
  20. 如申請專利範圍第19項所述的記憶體裝置的節能控制方法，其中該控制晶片更包括一記憶體控制單元，該記憶體控制單元用以控制該些非揮發性記憶體單元的存取，該記憶體裝置的節能控制方法包括： 藉由該記憶體控制單元透過該控制晶片與該些非揮發性記憶體單元間的複數個資料傳輸匯流排來偵測該些非揮發性記憶體單元是否全部處於忙碌狀態；以及 當偵測到該些非揮發性記憶體單元全部處於忙碌狀態時，停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  21. 如申請專利範圍第19項所述的記憶體裝置的節能控制方法，更包括： 依據耦接至該些非揮發性記憶體單元的一記憶體狀態腳位的狀態判斷該些非揮發性記憶體單元之任一是否處於忙碌狀態；以及 於該控制晶片對該些非揮發性記憶體單元進行存取的期間，若該些非揮發性記憶體單元之任一處於忙碌狀態，停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  22. 如申請專利範圍第19項所述的記憶體裝置的節能控制方法，更包括： 依據一設定指令決定依據該控制晶片之一記憶體狀態腳位的狀態來停止輸出該內部時脈信號，或透過該記憶體控制單元偵測該控制晶片與該些非揮發性記憶體單元間的複數個資料傳輸匯流排來判斷該些非揮發性記憶體單元是否全部處於忙碌狀態，以據以停止輸出該內部時脈信號。
  23. 如申請專利範圍第19項所述的記憶體裝置的節能控制方法，更包括： 在該正常模式下，判斷該主機是否發送一處理命令； 當判斷目前沒有處理命令需處理，並且目前的事件也處理完畢時，控制該時脈產生單元停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，以使該控制晶片進入一待機模式，其中在該待機模式之該控制晶片的電源消耗低於在該正常模式之該控制晶片的電源消耗。
  24. 如申請專利範圍第23項所述的記憶體裝置的節能控制方法，更包括： 在該待機模式下，設定一計時器以進行計數，當該計時器計數一固定時間後，控制該時脈產生單元輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  25. 如申請專利範圍第24項所述的記憶體裝置的節能控制方法，更包括： 在該待機模式中，當該主機並未發送一處理命令時，停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號。
  26. 如申請專利範圍第25項所述的記憶體裝置的節能控制方法，其中當停止輸出內部時脈信號時，再次設定上述計時器。
  27. 如申請專利範圍第24項所述的記憶體裝置的節能控制方法，更包括： 在該待機模式中，當該主機發送一處理命令時，由該特定電路群組之一中央處理單元處理該處理命令。
  28. 如申請專利範圍第24項所述的記憶體裝置的節能控制方法，更包括： 在該待機模式中，該特定電路群組之一中央處理單元更用以判斷該計時器之設定次數是否超過一預定值； 當該計時器之設定次數超過該預定值時，停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，並控制該控制晶片進入一睡眠模式，其中在該睡眠模式之該控制晶片的電源消耗低於在該待機模式之該控制晶片的電源消耗。
  29. 如申請專利範圍第28項所述的記憶體裝置的節能控制方法，更包括： 在該睡眠模式中，偵測該主機是否發送一休眠命令；以及 若是，輸出傳送至該特定電路群組的內部時脈信號，並關閉供給至一記憶體單元的部分電源，使得控制晶片進入一休眠模式，其中該記憶體單元用以儲存資料儲存命令與資料讀取命令。
  30. 如申請專利範圍第24項所述的記憶體裝置的節能控制方法，更包括： 在該待機模式中，透過該特定電路群組之一中央處理單元用以判斷該主機是否發送一休眠命令； 當該主機發送該休眠命令時，停止輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，關閉供給至一記憶體單元的部分電源，並控制該控制晶片進入一休眠模式，其中該記憶體單元用以儲存資料儲存命令與資料讀取命令。
  31. 如申請專利範圍第23項所述的記憶體裝置的節能控制方法，更包括： 在進入該待機模式後，當該主機發送該處理命令時，輸出傳送至該特定電路群組以及該記憶體控制單元的內部時脈信號，以喚醒該特定電路群組以及該記憶體控制單元，以進入該正常模式。
  32. 如申請專利範圍第23項所述的記憶體裝置的節能控制方法，更包括： 在該待機模式下依據一預先設定信號由該待機模式選擇進入一睡眠模式或一休眠模式，其中在該休眠模式之該控制晶片的電源消耗低於在該睡眠模式之該控制晶片的電源消耗，並且該睡眠模式之該控制晶片的電源消耗低於在該待機模式之該控制晶片的電源消耗。
  33. 如申請專利範圍第19項所述的記憶體裝置的節能控制方法，更包括： 在該正常模式下接收到該主機發送一休眠命令或一電源關閉命令時，該控制晶片直接進入一休眠模式，在該休眠模式為該控制晶片的電源消耗最低的運作模式。
TW105110067A 2016-03-30 2016-03-30 記憶體裝置及其節能控制方法 TWI581092B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105110067A TWI581092B (zh) 2016-03-30 2016-03-30 記憶體裝置及其節能控制方法
CN201610322497.8A CN106020417B (zh) 2016-03-30 2016-05-16 内存装置及其节能控制方法
US15/193,125 US10216250B2 (en) 2016-03-30 2016-06-27 Memory apparatus and energy-saving control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105110067A TWI581092B (zh) 2016-03-30 2016-03-30 記憶體裝置及其節能控制方法

Publications (2)

Publication Number Publication Date
TWI581092B TWI581092B (zh) 2017-05-01
TW201734706A true TW201734706A (zh) 2017-10-01

Family

ID=57098276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110067A TWI581092B (zh) 2016-03-30 2016-03-30 記憶體裝置及其節能控制方法

Country Status (3)

Country Link
US (1) US10216250B2 (zh)
CN (1) CN106020417B (zh)
TW (1) TWI581092B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831611B (zh) * 2023-02-14 2024-02-01 新唐科技股份有限公司 微控制器及其控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447461B2 (en) * 2015-12-01 2019-10-15 Infineon Technologies Austria Ag Accessing data via different clocks
CN107273041A (zh) * 2016-04-07 2017-10-20 株式会社东芝 存储装置以及该装置中的数据保存方法
TWI636363B (zh) 2017-08-08 2018-09-21 慧榮科技股份有限公司 用來於一記憶裝置中進行動態資源管理之方法以及記憶裝置及其控制器
US10572388B2 (en) * 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6728892B1 (en) * 1999-09-15 2004-04-27 Koninklijke Philips Electronics N.V. Method for conserving power in a can microcontroller and a can microcontroller that implements this method
US6788593B2 (en) * 2001-02-28 2004-09-07 Rambus, Inc. Asynchronous, high-bandwidth memory component using calibrated timing elements
JP2003308246A (ja) 2002-04-17 2003-10-31 Fujitsu Ltd メモリコントローラのクロック制御装置及び方法
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
CN101504567B (zh) * 2009-01-21 2012-08-15 北京红旗胜利科技发展有限责任公司 一种cpu、cpu指令系统及降低cpu功耗的方法
CN102117099A (zh) * 2009-12-31 2011-07-06 苏州彭华信息技术有限公司 一种计算机内置式网络存储装置
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US20130151755A1 (en) 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
TWI459289B (zh) 2012-01-03 2014-11-01 Sk Hynix Inc Embedded memory card control system with no power sleep mode and its embedded memory card
TWI502604B (zh) 2012-05-09 2015-10-01 Acer Inc 記憶卡裝置、計算機系統及其固態硬碟控制方法
CN103576826B (zh) * 2012-07-19 2017-09-01 国民技术股份有限公司 存储器控制方法、装置及存储器系统
US9047237B2 (en) * 2012-08-03 2015-06-02 Cypress Semiconductor Corporation Power savings apparatus and method for memory device using delay locked loop
US9182811B2 (en) * 2012-12-19 2015-11-10 Apple Inc. Interfacing dynamic hardware power managed blocks and software power managed blocks
US9058898B1 (en) * 2014-04-21 2015-06-16 Global Unichip Corp. Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831611B (zh) * 2023-02-14 2024-02-01 新唐科技股份有限公司 微控制器及其控制方法

Also Published As

Publication number Publication date
CN106020417B (zh) 2018-11-02
CN106020417A (zh) 2016-10-12
US20170285718A1 (en) 2017-10-05
US10216250B2 (en) 2019-02-26
TWI581092B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI606459B (zh) 記憶體裝置及其節能控制方法
JP6334828B2 (ja) セルフリフレッシュ省電力モードを有するソリッドステートドライブ
TWI581092B (zh) 記憶體裝置及其節能控制方法
TWI774787B (zh) 記憶體控制器及其操作方法
TWI533117B (zh) 用於電力管理之裝置、積體電路及方法
US10175905B2 (en) Systems and methods for dynamically switching memory performance states
JP5060487B2 (ja) ダイナミックメモリサイジングのレイテンシを最適化する方法、システムおよびプログラム
TWI818592B (zh) 用於通用快閃記憶體儲存（ufs）的降電模式
TWI463302B (zh) 用於協調效能參數之方法及相關之系統單晶片及邏輯電路
US8769332B2 (en) Regional clock gating and dithering
TWI470410B (zh) 電子系統及其電源管理方法
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US11709524B2 (en) System-on-chip including dynamic power monitor and frequency controller and operating method thereof
US11520499B1 (en) On-demand activation of memory path during sleep or active modes