CN110244832A - 半导体电路以及半导体系统 - Google Patents

半导体电路以及半导体系统 Download PDF

Info

Publication number
CN110244832A
CN110244832A CN201811312341.7A CN201811312341A CN110244832A CN 110244832 A CN110244832 A CN 110244832A CN 201811312341 A CN201811312341 A CN 201811312341A CN 110244832 A CN110244832 A CN 110244832A
Authority
CN
China
Prior art keywords
signal
input signal
circuit
host
suspend mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811312341.7A
Other languages
English (en)
Other versions
CN110244832B (zh
Inventor
金成夏
吴和锡
田正勋
崔珍赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sungkyunkwan University School Industry Cooperation
Samsung Electronics Co Ltd
Original Assignee
Sungkyunkwan University School Industry Cooperation
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sungkyunkwan University School Industry Cooperation, Samsung Electronics Co Ltd filed Critical Sungkyunkwan University School Industry Cooperation
Publication of CN110244832A publication Critical patent/CN110244832A/zh
Application granted granted Critical
Publication of CN110244832B publication Critical patent/CN110244832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0212—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave
    • H04W52/0216—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave using a pre-established activity schedule, e.g. traffic indication frame
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种半导体电路，包括钟控比较器和偏移施加电路。钟控比较器被配置为从主机接收第一输入信号和第二输入信号，并比较第一输入信号与第二输入信号。偏移施加电路被配置为向第一输入信号施加偏移。钟控比较器被配置为基于从主机提供的参考时钟来驱动。

Description

半导体电路以及半导体系统
相关申请的交叉引用
本申请要求于2018年3月7日在韩国知识产权局提交的韩国专利申请No.10-2018-0026917的优先权，该申请的公开内容通过引用全部并入本文中。
技术领域
本公开涉及一种半导体电路和半导体系统。
背景技术
计算系统可以包括可以通过各种接口彼此交换数据的主机和装置。这里，各种接口的示例包括：通用闪存(UFS)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、外围组件互连高速(PCIe)、嵌入式多媒体卡(eMMC)、光纤通道(FC)、高级技术附件(ATA)、集成驱动电子器件(IDE)、通用串行总线(USB)和IEEE 1394(火线)。
例如，在使用UFS接口的计算系统中，提供主机与装置之间的通信的物理层采用移动行业处理器接口(MIPI)。当在MIPI支持的装置的省电模式期间启用休眠模式时，该装置被设置为消耗最少的电力。
为了退出休眠模式，该装置包括静噪电路，该静噪电路检测从主机提供的唤醒相关信号并在适当的时间唤醒装置。然而，在休眠模式下启用静噪电路以监测唤醒相关信号。因此，还需要减少在休眠模式下由静噪电路所消耗的电力。
发明内容
本公开的示例实施例提供了一种半导体电路，其操作为装置的具有减小的功耗的静噪电路。
本公开的示例实施例还提供了一种半导体系统，其包括装置的具有减小的功耗的静噪电路。
然而，本公开的示例实施例不限于本文所阐述的示例实施例。通过参考下面给出的本公开的详细描述，本公开的上述和其他示例性实施例对于本公开所属领域的普通技术人员而言将变得更加显而易见。
根据本公开的一些示例实施例，提供了一种包括钟控比较器和偏移施加电路的半导体电路。钟控比较器被配置为从主机接收第一输入信号和第二输入信号，并比较第一输入信号与第二输入信号。偏移施加电路被配置为向第一输入信号施加偏移。钟控比较器被配置为基于从主机提供的参考时钟来驱动。
根据本公开的其他示例实施例，提供了一种包括钟控比较器、偏移施加电路和驱动电路的半导体电路。钟控比较器被配置为比较通过通用闪存互连层(UIC)从主机接收的第一输入信号和第二输入信号。偏移施加电路被配置为向第一输入信号施加偏移。装置控制器被电连接到UIC。钟控比较器配置为当装置控制器未处于休眠模式时由从主机提供的参考时钟驱动，并且在装置控制器进入休眠模式后不被参考时钟驱动，并且该钟控比较器被配置为在装置控制器退出休眠模式之前恢复由参考时钟驱动。
根据本公开的其他示例实施例，提供了一种半导体系统，其包括应用处理器(AP)、通过UFS接口连接到AP的存储设备、通过显示器串行接口(DSI)连接到AP的显示器、以及被配置为向AP供电的PMU。存储设备包括第一静噪电路，该第一静噪电路被配置为由第一参考时钟驱动、通过比较从AP接收的第一输入信号与第二输入信号来生成第一休眠退出信号、以及向PMU提供第一休眠退出信号。显示器包括第二静噪电路，该第二静噪电路被配置为由第二参考时钟驱动、通过比较从AP接收的第三输入信号与第四输入信号来生成第二休眠退出信号，以及向PMU提供第二休眠退出信号。
附图说明
根据以下结合附图对实施例的描述，这些和/或其他示例实施例将变得显而易见并且更容易理解，在附图中：
图1是根据一些示例实施例的半导体系统的示意图；
图2是根据一些示例实施例的半导体电路的示意图；
图3是根据一些示例实施例的半导体电路的示意图；
图4是用于说明根据图3的示例实施例的半导体电路的操作的图；
图5是根据图3的示例实施例的半导体电路的实现示例的电路图；
图6是根据一些示例实施例的半导体电路的示意图；
图7是根据一些示例实施例的半导体电路的示意图；以及
图8至图10是根据一些示例实施例的半导体系统的示意图。
具体实施方式
图1是根据一些示例实施例的半导体系统1的示意图。
参照图1，根据示例实施例的半导体系统1包括主机100和装置200。
在一些示例实施例中，主机100和装置200可以通过电气接口来连接，该电气接口例如是通用闪存(UFS)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、外围组件互连高速(PCIe)、嵌入式多媒体卡(eMMC)、光纤通道(FC)、高级技术附件(ATA)、集成驱动电子器件(IDE)、通用串行总线(USB)或IEEE 1394(火线)。备选地，可以采用允许在主机100与装置200之间交换数据的任何接口。
为了清楚和容易地描述本公开的核心，将假设主机100和装置200通过UFS电气接口连接，并且主机100是UFS主机而装置200是UFS存储器装置。然而，本公开的范围不限于此假设，并且本公开适用于使用诸如上述电气接口之类的任何接口的任何存储系统。
主机100包括应用110、驱动程序120、主机控制器130和操作为主机接口的通用闪存互连层(UIC)140。
在一些示例实施例中，主机100还可以包括缓冲存储器。缓冲存储器可以被用作主机100的主存储器或高速缓冲存储器或用于暂时存储数据的暂时性存储器。在一些示例实施例中，缓冲存储器可以包括易失性存储器，例如动态随机存取存储器(DRAM)。
可以在主机100上执行应用110，以基于可以在半导体系统1中使用的一组命令来控制半导体系统1。
驱动程序120可以驱动连接到主机100的装置200。具体地，驱动程序120可以从应用110接收用于控制装置200的命令，使用主机控制器130处理该命令，并且随后向应用110提供处理结果。
应用110和驱动程序120可以但不一定以由主机100中包括的处理器执行的软件来实现。
主机控制器130控制主机100的整体操作。例如，主机控制器130可以响应于从驱动程序120接收的写入命令，通过UIC(即，主机接口)140向装置200发送被存储在缓冲存储器中的数据。另外，主机控制器130可以响应于从驱动程序120接收的读取命令，通过UIC 140从装置200接收数据。
UIC(即，主机接口)140可以通过数据线DIN和DOUT与UIC 240交换数据，该UIC 240对应于装置200的装置接口。UIC 140可以向装置200的UIC 240提供参考时钟REFCLK，该参考时钟REFCLK可以用于装置200的至少一部分的操作。
在一些示例实施例中，主机100的UIC 140和装置200的UIC 240可以处理主机100与装置200之间的连接，并且采用例如移动行业处理器接口(MIPI)UniPro或MIPI M-PHY。
装置200包括装置控制器230、UIC 240和非易失性存储器(NVM)250。
装置控制器230控制装置200的整体操作。例如，装置控制器230可以将主机100请求的数据写入NVM 250、从NVM 250读取主机100请求的数据、或从NVM 250擦除主机100请求的数据。为此，与主机100类似，装置200还可以包括缓冲存储器。
NVM 250可以包括但不限于闪存、磁阻随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FeRAM)等。
图2是根据一些示例实施例的半导体电路的示意图。
参照图2，装置200的UIC 240可以包括用于主机100与装置200之间的数据传输的物理层和传输层。具体地，UIC 240可以例如包括M-PHY 242作为物理层，并且例如包括UniPro 244作为传输层。可以在MIPI发布的标准规范中找到关于MIPI M-PHY和MIPIUniPro的已知的技术详细信息。
MIPI支持装置200的省电模式或休眠模式。省电模式可以包括极低电力模式或超低电力模式、低电力模式、待机模式等，并且本文所提及的休眠模式是指极低电力模式或超低电力模式，例如在MIPI标准中定义的HIBERN8。也就是说，当装置200进入休眠模式时，它被设置为消耗最少的电力直到被唤醒。
为了退出休眠模式，装置200包括静噪电路300，该静噪电路300检测从主机100提供的唤醒相关信号并在适当的时间唤醒装置200。然而，在休眠模式下启用静噪电路300以监测唤醒相关信号。
常规的静噪电路被配置为使得用于检测由主机提供的唤醒相关信号(例如，DIF_N信号)的比较器消耗大量的静态电流。即使常规的静噪电路被配置为使得比较器不消耗静态电流，然而由于添加了时钟生成电路，常规的静噪电路消耗大量的动态电流。根据各种示例实施例的静噪电路300被设计为消除或最小化这种静态电流或动态电流的消耗。
根据本公开的静噪电路300通过连接到主机100的数据线DIN来接收唤醒相关信号(例如，DIF_N信号)。另外，静噪电路300从主机100接收参考时钟REFCLK。
在当前的示例实施例中，静噪电路300可以直接从主机100接收参考时钟REFCLK。备选地，静噪电路300可以经由另一电路接收由主机100生成的参考时钟REFCLK，或者可以接收由不同于主机100的电路生成的参考时钟REFCLK。对参考时钟REFCLK的生成的各种修改对于本领域技术人员来说是显而易见的。
在接收到唤醒相关信号和参考时钟REFCLK之后，静噪电路300生成输出信号SQ_OUT。例如，输出信号SQ_OUT可以包括用于使装置200退出休眠模式的休眠退出信号HIB_EXIT。
这稍后将参照图3至图5更详细地描述。
图3是根据一些示例实施例的半导体电路300的示意图。
参照图3，根据一些示例实施例的半导体电路300包括静噪电路310，该静噪电路310包括钟控比较器312和偏移施加电路314。
钟控比较器312是被配置为比较两个输入信号的电平并被配置为由时钟驱动的比较器。在当前的示例实施例中，钟控比较器312被配置为从主机100接收第一输入信号RXP和第二输入信号RXN，并比较第一输入信号RXP与第二输入信号RXN。具体地，钟控比较器312可以通过UFS接口的MIPI M-PHY从主机100接收第一输入信号RXP和第二输入信号RXN。
例如，当从主机100接收作为唤醒相关信号的具有第一逻辑值L的第一输入信号RXP和从第一逻辑值L转变为第二逻辑值H的第二输入信号RXP时，钟控比较器312可以被配置为检测转变时间时第一输入信号RXP与第二输入信号RXN之间的差，并且根据规定的规则输出例如包括休眠退出信号HIB_EXIT的输出信号SQ_OUT。
也就是说，钟控比较器312可以被配置为基于比较第一输入信号RXP与第二输入信号RXN的结果来输出休眠退出信号HIB_EXIT，并向装置200中的另一电路或向电力管理单元(PMU)提供休眠退出信号HIB_EXIT。
偏移施加电路314可以向第一输入信号RXP施加偏移。也就是说，当确定电路实现需要时，偏移施加电路314可以被配置为向第一输入信号RXP施加偏移(例如，100mV的电压偏移)，使得钟控比较器312比较已经施加了偏移的第一输入信号RXP与第二输入信号RXN。
由于如上所述可以向输入信号施加偏移，因此本公开的半导体电路300可以根据需要来设置阈值水平，基于该阈值水平，通过比较第一输入信号RXP与第二输入信号RXN来确定休眠模式是否已经结束。这使得更精确的控制成为可能。
尽管为方便起见偏移施加电路314在图3中由电压源来表示，但是这只是施加电压偏移的概念性和抽象表示，并且偏移施加电路314可以以各种形式来实现。稍后将参照图5描述偏移施加电路314的一个实现示例。
在各种示例实施例中，钟控比较器312被配置为由从主机100提供的参考时钟REFCLK来驱动。
当装置200进入休眠模式时，主机100停止向装置200提供参考时钟REFCLK，并且在装置200退出休眠模式之前不久恢复提供参考时钟REFCLK。
因此，钟控比较器312被配置为当停止提供从主机100提供参考时钟REFCLK时断电，并且当恢复从主机100提供参考时钟REFCLK时上电。
因此，由于钟控比较器312被设计为由从主机100提供的参考时钟REFCLK来驱动，所以半导体电路300的钟控比较器312在中断参考时钟REFCLK的供应期间仅消耗非常小的电流，该电流可以通过泄漏来生成。此外，即使是在在休眠模式下提供参考时钟REFCLK的特定时段中，钟控比较器312也仅消耗例如每1MHz约0.25uA的小的电流。因此，可以显著地节省电力，并且如果装置200使用电池，则也可以提高该电池的寿命。
图4是用于说明根据图3的一些示例实施例的半导体电路300的操作的图。
参照图4，在直到时间t1的时间段中(在此期间装置200处于激活状态)，主机100提供参考时钟REFCLK，并且装置200的第二输入信号RXN可以包括与唤醒无关的例如具有第一逻辑值L的信号(例如，DIF_Z信号)。因此，根据一些示例实施例的半导体电路300可以输出例如具有第一逻辑值L的信号，作为比较第一输入信号RXP与第二输入信号RXN的结果。
然后，当装置200在时间t1切换到睡眠状态(即，进入休眠模式)时，主机100在从时间t1开始的预定时间段之后的时间t2停止向装置200提供参考时钟REFCLK。因此，钟控比较器312的操作也停止。
在从时间t2到时间t3的时段A中，装置200处于休眠模式，并且主机100不提供参考时钟REFCLK。因此，使用参考时钟REFCLK作为驱动时钟的钟控比较器312断电。因此，半导体电路300仅消耗可以通过泄漏生成的非常小的电流。
在时间t3，主机100恢复提供参考时钟REFCLK，并且使用参考时钟REFCLK作为驱动时钟的钟控比较器312上电。
在时间t4，主机100向装置200提供例如具有第二逻辑值H的唤醒相关信号(例如，DIF_N信号)作为第二输入信号RXN。也就是说，时段B是在休眠模式下提供参考时钟REFCLK的时段。在时段B中，半导体电路300仅消耗例如每1MHz约0.25uA的小的电流。
在时间t4，输出用于向装置200的其他元件通知休眠模式已结束的休眠退出信号HIB_EXIT，作为输出信号SQ_OUT，该输出信号SQ_OUT是第一输入信号RXP与第二输入信号RXN之间的比较结果。可以向装置200中的其他电路或者可以向PMU提供休眠退出信号HIB_EXIT。
由于半导体电路300如上所述地操作，因此半导体电路300的钟控比较器312在主机100停止提供参考时钟REFCLK时仅消耗非常小的电流，该电流可以通过泄漏来生成。此外，即使是在在休眠模式下提供参考时钟REFCLK的特定时段中，钟控比较器312也仅消耗例如每1MHz约0.25uA的小的电流。因此，可以显著地节省电力，并且如果装置200使用电池，则也可以提高该电池的寿命。
图5是根据图3的一些示例实施例的半导体电路300的实现示例的电路图。
参照图5，根据一些示例实施例的钟控比较器312和偏移施加电路314例如可以被实现为如下的强臂锁存器类型(strong arm latch type)。
当向晶体管TR3和TR6的每个栅极发送的CKB信号处于第二逻辑电平H时，节点OUTN和OUTP接收地电压以变为第一逻辑电平L。因此，晶体管TR1、TR2、TR4和TR5截止，并且通过提供VDD电压的最上面的晶体管对电路执行预充电的操作。当向晶体管TR3和TR6的每个栅极发送的CKB信号转变为第一逻辑电平L时，执行比较输入信号INP0n与INN1n的操作。
具体地，为了实现偏移施加电路314，与图5的实现示例对应的电路包括多个差分输入晶体管电路TC01至TC0n以及TC11至TC1n。
具体地，差分输入晶体管电路TC01至TC0n以及TC11至TC1n包括多个第一差分输入晶体管电路TC01至TC0n和多个第二差分输入晶体管电路TC11至TC1n。
第一差分输入晶体管电路TC01至TC0n中的每个包括由第一使能信号ENB0n选通的第一晶体管T01和由第一输入信号INP0n选通并且与第一晶体管T01串联连接的第二晶体管T02。这里，第一输入信号INP0n指的是从主机100接收的第一输入信号RXP。
第一差分输入晶体管电路TC01至TC0n可以在各自的第一使能信号ENB0n的控制下使它们各自的第一晶体管T01导通或截止，由此分别驱动由第一输入信号INP0n选通的第二晶体管T02中的一些或全部。
第二差分输入晶体管电路TC11至TC1n中的每个包括由第二使能信号ENB1n选通的第三晶体管T11和由第二输入信号INN1n选通并且与第三晶体管T11串联连接的第四晶体管T12。这里，第二输入信号INN1n指的是从主机100接收的第二输入信号RXN。
第二差分输入晶体管电路TC11至TC1n可以在各自的第二使能信号ENB1n的控制下使它们各自的第三晶体管T11导通或截止，由此分别驱动由第二输入信号INN1n选通的第四晶体管T12中的一些或全部。
通过将分别由第一输入信号INP0n选通的第二晶体管T02中要被驱动的第二晶体管T02的数量和分别由第二输入信号INN1n选通的第四晶体管T12中要被驱动的第四晶体管T12的数量设置成不同的数量，可以产生向第一输入信号RXP或第二输入信号RXN施加偏移的效果。
换句话说，可以通过控制向第一差分输入晶体管电路TC01至TC0n中的每个提供的第一使能信号ENB0n来为第一输入信号RXP或第二输入信号RXN设置偏移。为此，装置200可以将向多个第一差分输入晶体管电路TC01至TC0n的一部分提供的第一使能信号ENB0N控制为与第一逻辑值L相对应，并且将向多个第一差分输入晶体管电路TC01至TC0n的另一部分提供的第一使能信号ENB0N控制为与不同于第一逻辑值L的第二逻辑值H相对应。
类似地，可以通过控制向第二差分输入晶体管电路TC11至TC1n中的每个提供的第二使能信号ENB1n来为第一输入信号RXP或第二输入信号RXN设置偏移。为此，装置200可以将向多个第二差分输入晶体管电路TC11至TC1n的一部分提供的第二使能信号ENB1N控制为与第一逻辑值L相对应，并且将向多个第二差分输入晶体管电路TC11至TC1n的另一部分提供的第二使能信号ENB1N控制为与不同于第一逻辑值L的第二逻辑值H相对应。
虽然偏移施加电路314可以以上述示例方式来实现，但是本公开的实现方法不限于上述方法并且可以改变。
由于如上所述可以向输入信号施加偏移，因此本公开的半导体电路300可以根据需要来设置阈值水平，基于该阈值水平，通过比较第一输入信号RXP与第二输入信号RXN来确定休眠模式是否已经结束。这使得更精确的控制成为可能。
图6是根据一些示例实施例的半导体电路400的示意图。
参照图6，根据一些示例实施例的半导体电路400还可以包括低通滤波器420。
低通滤波器420可以被配置为从主机100接收第一输入信号RXP和第二输入信号RXN，对第一输入信号RXP和第二输入信号RXN执行低通滤波器操作，并且随后向钟控比较器412提供第一输入信号RXP和第二输入信号RXN。
由于对从主机100接收的第一输入信号RXP和第二输入信号RXN执行低通滤波器操作，因此可以去除包含在第一输入信号RXP和第二输入信号RXN中的噪声。另外，由于低通滤波器420不生成任何静态电流，所以可以在维持低电流消耗的同时去除包含在第一输入信号RXP和第二输入信号RXN中的噪声。
除了包括钟控比较器412和偏移施加电路414的静噪电路410之外，根据一些示例实施例的半导体电路400还可以包括副本(replica)静噪电路410。钟控比较器412和偏移施加电路414与上面参照图3等描述的钟控比较器312和偏移施加电路314相对应。
副本静噪电路430包括副本钟控比较器432和副本偏移施加电路434。
副本钟控比较器432被配置为由从主机100提供的参考时钟REFCLK来驱动。副本钟控比较器432被配置为接收副本偏移施加电路434的输出信号和参考电压信号VREF，并比较该输出信号与参考电压信号VREF，其中该副本偏移施加电路434具有被施加地电压的端子。
在装置200处于休眠模式时，副本静噪电路430可以不操作。相反，在装置200激活时，副本静噪电路430被配置为测量要在静噪电路410中设置的适合的操作环境。
例如，在装置200激活时，副本静噪电路430可以被配置为确定要根据需要在偏移施加电路414中设置的偏移值。可以向静噪电路410施加由副本静噪电路430确定的偏移值，使得在装置200处于休眠模式时在偏移施加电路414中设置偏移。
由于可以如上所述地向输入信号施加通过反映装置200的实际环境而确定的偏移，所以根据本公开的半导体电路400可以设置阈值水平，基于该阈值水平，通过比较第一输入信号RXP与第二输入信号RXN来确定休眠模式是否已经结束。这使得更精确的控制成为可能。
图7是根据一些示例实施例的半导体电路300的示意图。
参照图7，上述半导体电路300的钟控比较器312可以基于比较第一输入信号RXP与第二输入信号RXN的结果来输出休眠退出信号HIB_EXIT，并且然后向PMU 500提供该休眠退出信号HIB_EXIT。
PMU 500可以被配置为响应于休眠退出信号HIB_EXIT而例如向装置200的装置控制器230提供电力PW。类似地，PMU 500可以被配置为响应于休眠退出信号HIB_EXIT而向装置200的其他元件(例如，NVM 250和缓冲存储器)提供电力PW。
图8至图10是根据一些示例实施例的半导体系统2的示意图。
参照图8，根据一些示例实施例的半导体系统2可以包括应用处理器(AP)10、存储设备20、显示器30、相机40和PMU 50。
在当前的示例实施例中，AP 10和存储设备20可以通过UFS接口连接，并且AP 10和显示器30可以通过显示器串行接口(DSI)连接。另外，AP 10和相机40可以通过相机串行接口(CSI)连接。
在当前的示例实施例中，存储设备20可以包括第一静噪电路300a，该第一静噪电路300a被配置为由第一参考时钟REFCLK1驱动，通过比较从AP 100接收的第一输入信号RXP与第二输入信号RXN来生成包括第一休眠退出信号HIB_EXIT1的第一输出信号SQ_OUT1，并且向PMU 50提供第一输出信号SQ_OUT1。PMU 50可以被配置为响应于第一休眠退出信号HIB_EXIT1而向存储设备20提供第一电力PW1。
另外，参照图9，显示器30可以包括MIPI M-PHY作为其物理层。此外，显示器30可以包括在MIPI M-PHY中实现的第二静噪电路300b。
第二静噪电路300b被配置为由第二参考时钟REFCLK2驱动，通过比较从AP 100接收的第三输入信号RXP与第四输入信号RXN来生成包括第二休眠退出信号HIB_EXIT2的第二输出信号SQ_OUT2，并且向PMU 50提供第二输出信号SQ_OUT2。PMU 50可以被配置为响应于第二休眠退出信号HIB_EXIT2而向显示器30提供第二电力PW2。
由于如上所述使用由第二参考时钟REFCLK2驱动的钟控比较器来实现第二静噪电路300b，因此可以在休眠模式下消除或最小化显示器30的静态或动态电流的消耗，如存储设备20的情况一样。
另外，参照图10，相机40可以包括MIPI M-PHY作为其物理层。此外，相机40可以包括在MIPI M-PHY中实现的第三静噪电路300c。
第三静噪电路300c由第三参考时钟REFCLK3驱动，通过比较从AP 100接收的第五输入信号RXP和第六输入信号RXN来生成包括第三休眠退出信号HIB_EXIT3的第三输出信号SQ_OUT3，并向PMU 50提供该第三输出信号SQ_OUT3。PMU 50可以被配置为响应于第三休眠退出信号HIB_EXIT3而向相机40提供第三电力PW3。
由于如上所述使用由第三参考时钟REFCLK3驱动的钟控比较器来实现第三静噪电路300c，因此可以在休眠模式下消除或最小化相机30的静态或动态电流的消耗，如存储设备20的情况一样。
在当前的示例实施例中，静噪电路300a、300b和300c可以直接从主机100接收参考时钟REFCLK1、REFCLK2和REFCLK3。备选地，静噪电路300a、300b和300c可以经由另一电路接收由主机100生成的参考时钟REFCLK1、REFCLK2和REFCLK3，或者可以接收由不同于主机100的电路生成的参考时钟REFCLK1、REFCLK2和REFCLK3。
根据到目前为止所描述的各种示例实施例，可以使用能够设置偏移的钟控比较器，并且将其设计成由从主机提供的参考时钟来驱动。因此，根据各种示例实施例的装置在主机停止提供参考时钟时仅消耗非常小的电流，该电流可以通过泄漏来生成。此外，即使是在在休眠模式下提供参考时钟的特定时段中，钟控比较器也仅消耗例如每1Mhz约0.25uA的小的电流。因此，可以显著地节省电力，并且如果装置使用电池，则也可以提高该电池的寿命。
此外，由于可以向输入信号施加偏移，因此可以根据需要来设置阈值水平，基于该阈值水平，通过比较第一输入信号RXP与第二输入信号RXN来确定休眠模式是否已经结束。因此，可以更精确地控制静噪电路。
在结束具体实施方式时，本领域技术人员将理解，可以对优选的示例实施例进行许多变化和修改而基本上不脱离本公开的原理。因此，所公开的本公开的优选示例实施例仅用于一般性和描述性意义，而不是用于限制的目的。

Claims (20)

1.一种半导体电路，包括：
钟控比较器，被配置为，
从主机接收第一输入信号和第二输入信号，和
比较所述第一输入信号与所述第二输入信号；以及
偏移施加电路，被配置为向所述第一输入信号施加偏移，
其中，所述钟控比较器被配置为基于从所述主机提供的参考时钟而受到驱动。
2.根据权利要求1所述的半导体电路，其中，所述钟控比较器被配置为，
当停止从所述主机提供所述参考时钟时断电，以及
当恢复从所述主机提供所述参考时钟时上电。
3.根据权利要求1所述的半导体电路，其中，所述钟控比较器被配置为，
基于比较所述第一输入信号与所述第二输入信号的结果来输出休眠退出信号，以及
向电力管理单元PMU提供所述休眠退出信号。
4.根据权利要求1所述的半导体电路，其中，所述第二输入信号是唤醒相关信号，并且从DIF_Z值转变为DIF_N值。
5.根据权利要求1所述的半导体电路，其中，所述钟控比较器被配置为通过通用闪存UFS接口的移动行业处理器接口MIPI M-PHY层从所述主机接收所述第一输入信号和所述第二输入信号。
6.根据权利要求1所述的半导体电路，其中，所述偏移施加电路包括多个差分输入晶体管电路。
7.根据权利要求6所述的半导体电路，其中，所述多个差分输入晶体管电路包括：
多个第一差分输入晶体管电路，每个第一差分输入晶体管电路包括由第一使能信号选通的第一晶体管和由所述第一输入信号选通并与所述第一晶体管串联连接的第二晶体管，以及
多个第二差分输入晶体管电路，每个第二差分输入晶体管电路包括由第二使能信号选通的第三晶体管和由所述第二输入信号选通并与所述第三晶体管串联连接的第四晶体管。
8.根据权利要求7所述的半导体电路，其中，在所述多个第一差分输入晶体管电路的一部分中包括的所述多个第一差分输入晶体管电路中的每个第一差分输入晶体管电路的所述第一使能信号与第一逻辑值相对应，并且在所述多个第一差分输入晶体管电路的另一部分中包括的所述多个第一差分输入晶体管电路中的每个第一差分输入晶体管电路的所述第一使能信号与不同于所述第一逻辑值的第二逻辑值相对应。
9.根据权利要求7所述的半导体电路，其中，在所述多个第二差分输入晶体管电路的一部分中包括的所述多个第二差分输入晶体管电路中的每个第二差分输入晶体管电路的所述第二使能信号与所述第一逻辑值相对应，并且在所述多个第二差分输入晶体管电路的另一部分中包括的所述多个第二差分输入晶体管电路中的每个第二差分输入晶体管电路的所述第二使能信号与不同于所述第一逻辑值的所述第二逻辑值相对应。
10.根据权利要求1所述的半导体电路，还包括：
低通滤波器，被配置为，
从所述主机接收所述第一输入信号和所述第二输入信号，
对所述第一输入信号和所述第二输入信号执行低通滤波器操作，并且然后
向所述钟控比较器提供所述第一输入信号和所述第二输入信号。
11.根据权利要求1所述的半导体电路，还包括：
副本钟控比较器，被配置为，
由从所述主机提供的所述参考时钟来驱动，以及
接收并比较副本偏移施加电路的输出信号与参考电压信号。
12.一种半导体电路，包括：
钟控比较器，被配置为比较通过通用闪存互连层UIC从主机接收的第一输入信号和第二输入信号；
偏移施加电路，被配置为向所述第一输入信号施加偏移；以及
装置控制器，电连接到所述UIC，
其中，所述钟控比较器被配置为，
当所述装置控制器未处于休眠模式时，由从所述主机提供的参考时钟来驱动，以及
在所述装置控制器进入所述休眠模式之后，不被所述参考时钟驱动，并且
所述钟控比较器被配置为在所述装置控制器退出所述休眠模式之前恢复由所述参考时钟来驱动。
13.根据权利要求12所述的半导体电路，其中，所述钟控比较器被配置为，
当停止从所述主机提供所述参考时钟时断电，以及
当恢复从所述主机提供所述参考时钟时上电。
14.根据权利要求12所述的半导体电路，其中，所述钟控比较器被配置为，
基于比较所述第一输入信号与所述第二输入信号的结果来输出休眠退出信号，以及
向电力管理单元PMU提供所述休眠退出信号，并且所述PMU向所述装置控制器提供电力。
15.根据权利要求12所述的半导体电路，其中，所述第二输入信号是唤醒相关信号，并且从DIF_Z值转变为DIF_N值。
16.根据权利要求12所述的半导体电路，其中，所述钟控比较器被配置为通过UFS接口的MIPI M-PHY层从所述主机接收所述第一输入信号和所述第二输入信号。
17.一种半导体系统，包括：
应用处理器AP；
通过通用闪存UFS接口连接到所述AP的存储设备；
通过显示器串行接口DSI连接到所述AP的显示器；以及
被配置为向所述AP供电的电力管理单元PMU，
其中，所述存储设备包括第一静噪电路，所述第一静噪电路被配置为，
由第一参考时钟驱动，
通过比较从所述AP接收的第一输入信号与第二输入信号来生成第一休眠退出信号，以及
向所述PMU提供所述第一休眠退出信号，并且
其中，所述显示器包括第二静噪电路，所述第二静噪电路被配置为，
由第二参考时钟驱动，
通过比较从所述AP接收的第三输入信号与第四输入信号来生成第二休眠退出信号，以及
向所述PMU提供所述第二休眠退出信号。
18.根据权利要求17所述的半导体系统，其中，所述PMU被配置为，
响应于所述第一休眠退出信号而向所述存储设备提供第一电力，以及
响应于所述第二休眠退出信号而向所述显示器提供第二电力。
19.根据权利要求17所述的半导体系统，还包括：
通过相机串行接口CSI连接到所述AP的相机，其中，所述相机包括第三静噪电路，所述第三静噪电路被配置为由第三参考时钟驱动、通过比较从所述AP接收的第五输入信号与第六输入信号来生成第三休眠退出信号、并向所述PMU提供所述第三休眠退出信号。
20.根据权利要求19所述的半导体系统，其中，所述PMU被配置为响应于所述第三休眠退出信号而向所述相机提供第三电力。
CN201811312341.7A 2018-03-07 2018-11-06 半导体电路以及半导体系统 Active CN110244832B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180026917A KR102574330B1 (ko) 2018-03-07 2018-03-07 반도체 회로 및 반도체 시스템
KR10-2018-0026917 2018-03-07

Publications (2)

Publication Number Publication Date
CN110244832A true CN110244832A (zh) 2019-09-17
CN110244832B CN110244832B (zh) 2024-06-21

Family

ID=67842139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811312341.7A Active CN110244832B (zh) 2018-03-07 2018-11-06 半导体电路以及半导体系统

Country Status (3)

Country Link
US (1) US10666419B2 (zh)
KR (1) KR102574330B1 (zh)
CN (1) CN110244832B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110971228A (zh) * 2019-12-04 2020-04-07 成都锐成芯微科技股份有限公司 一种高速时钟驱动电路
CN111162786A (zh) * 2020-01-20 2020-05-15 电子科技大学 一种消除回踢噪声的比较器
CN113111024A (zh) * 2020-01-10 2021-07-13 三星电子株式会社 存储装置、存储系统和及操作存储装置的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3848787B1 (en) * 2020-01-10 2024-04-24 Samsung Electronics Co., Ltd. Storage device configured to change power state based on reference clock from host device
US20240152362A1 (en) * 2022-11-08 2024-05-09 Western Digital Technologies, Inc. Hibernate exit time for ufs devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028815A (en) * 1989-01-16 1991-07-02 U. S. Philips Corporation Clocked comparator with offset reduction
US20050007803A1 (en) * 2002-05-16 2005-01-13 Baker R. Jacob Noise resistant small signal sensing circuit for a memory device
US20070173216A1 (en) * 2006-01-23 2007-07-26 Blum Gregory A Method and circuit for squelch detection in serial communications
WO2012009586A2 (en) * 2010-07-16 2012-01-19 Qualcomm Incorporated Squelch detection circuit and method
US20120280721A1 (en) * 2009-12-28 2012-11-08 Postech Academy- Industry Foundation Squelch detection circuit
US20120327942A1 (en) * 2011-06-27 2012-12-27 Denso Corporation Communication network system
US20140176193A1 (en) * 2012-12-20 2014-06-26 Michael V. De Vita Low power squelch detector circuit
US20150087255A1 (en) * 2013-09-20 2015-03-26 The Regents Of The University Of Michigan Wake-up receiver with automatic interference rejection
US20150222417A1 (en) * 2011-12-21 2015-08-06 Intel Corporation Low power squelch circuit
US20150333746A1 (en) * 2014-05-13 2015-11-19 Fujitsu Limited Comparator system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008053536B4 (de) * 2008-10-28 2011-12-01 Atmel Automotive Gmbh Schaltung, Verwendung und Verfahren zum Betrieb einer Schaltung
US8621128B2 (en) 2009-12-04 2013-12-31 St-Ericsson Sa Methods and systems for reliable link startup
US8188764B2 (en) 2010-03-18 2012-05-29 Sandisk Technologies Inc. Efficient electrical hibernate entry and recovery
US9069551B2 (en) 2011-12-22 2015-06-30 Sandisk Technologies Inc. Systems and methods of exiting hibernation in response to a triggering event
US9077320B2 (en) 2012-09-20 2015-07-07 Mediatek Inc. Method and apparatus for performing offset adjustment upon dynamic comparator
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028815A (en) * 1989-01-16 1991-07-02 U. S. Philips Corporation Clocked comparator with offset reduction
US20050007803A1 (en) * 2002-05-16 2005-01-13 Baker R. Jacob Noise resistant small signal sensing circuit for a memory device
US20070173216A1 (en) * 2006-01-23 2007-07-26 Blum Gregory A Method and circuit for squelch detection in serial communications
US20120280721A1 (en) * 2009-12-28 2012-11-08 Postech Academy- Industry Foundation Squelch detection circuit
WO2012009586A2 (en) * 2010-07-16 2012-01-19 Qualcomm Incorporated Squelch detection circuit and method
US20120327942A1 (en) * 2011-06-27 2012-12-27 Denso Corporation Communication network system
US20150222417A1 (en) * 2011-12-21 2015-08-06 Intel Corporation Low power squelch circuit
US20140176193A1 (en) * 2012-12-20 2014-06-26 Michael V. De Vita Low power squelch detector circuit
US20150087255A1 (en) * 2013-09-20 2015-03-26 The Regents Of The University Of Michigan Wake-up receiver with automatic interference rejection
US20150333746A1 (en) * 2014-05-13 2015-11-19 Fujitsu Limited Comparator system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110971228A (zh) * 2019-12-04 2020-04-07 成都锐成芯微科技股份有限公司 一种高速时钟驱动电路
CN110971228B (zh) * 2019-12-04 2022-08-02 成都锐成芯微科技股份有限公司 一种高速时钟驱动电路
CN113111024A (zh) * 2020-01-10 2021-07-13 三星电子株式会社 存储装置、存储系统和及操作存储装置的方法
CN111162786A (zh) * 2020-01-20 2020-05-15 电子科技大学 一种消除回踢噪声的比较器
CN111162786B (zh) * 2020-01-20 2022-03-29 电子科技大学 一种消除回踢噪声的比较器

Also Published As

Publication number Publication date
KR102574330B1 (ko) 2023-09-01
CN110244832B (zh) 2024-06-21
KR20190106023A (ko) 2019-09-18
US20190280848A1 (en) 2019-09-12
US10666419B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
CN110244832A (zh) 半导体电路以及半导体系统
US10468079B2 (en) Processing device with nonvolatile logic array backup
JP6334828B2 (ja) セルフリフレッシュ省電力モードを有するソリッドステートドライブ
CN106020721B (zh) 存储器装置及其节能控制方法
US8923088B2 (en) Solid state storage device with sleep control circuit
TWI472914B (zh) 具有可移除式非揮發性半導體記憶體模組之硬碟驅動器、硬碟總成、膝上型電腦和用於非揮發性半導體記憶體模組移除檢測之硬碟控制器積體電路
TW201741813A (zh) 記憶裝置之深度省電模式退出控制
CN103116551A (zh) 应用于CLB总线的NorFLASH存储接口模块
CN106020417B (zh) 内存装置及其节能控制方法
CN107608824B (zh) 一种非易失性计算装置及其工作方法
CN108616268B (zh) 一种基于磁性隧道结的状态保持电源门控单元
KR20150020843A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
JPS6259396B2 (zh)
CN112148365B (zh) 一种控制模块、方法及微控制器芯片
CN109817256B (zh) 易失性存储器装置及其自刷新方法
CN116414210A (zh) 一种低功耗的存储器件的应用系统及方法
JP2022100219A (ja) 接続待機状態のメモリデバイスの電力制御
CN102591681A (zh) 计算机设备以及计算机设备的启动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant