TWI489771B - 積體電路及最小化一類比輸入裝置中之一輸入偏移電壓的方法 - Google Patents
積體電路及最小化一類比輸入裝置中之一輸入偏移電壓的方法 Download PDFInfo
- Publication number
- TWI489771B TWI489771B TW098136198A TW98136198A TWI489771B TW I489771 B TWI489771 B TW I489771B TW 098136198 A TW098136198 A TW 098136198A TW 98136198 A TW98136198 A TW 98136198A TW I489771 B TWI489771 B TW I489771B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- calibration
- analog input
- input
- offset
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000009966 trimming Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 6
- 229920005994 diacetyl cellulose Polymers 0.000 claims 3
- 238000012544 monitoring process Methods 0.000 claims 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 101710147185 Light-dependent protochlorophyllide reductase Proteins 0.000 description 7
- 101710193909 Protochlorophyllide reductase, chloroplastic Proteins 0.000 description 7
- 101710109491 Pyruvate synthase subunit PorA Proteins 0.000 description 7
- 101710109487 Pyruvate synthase subunit PorB Proteins 0.000 description 7
- 101710109489 Pyruvate synthase subunit PorC Proteins 0.000 description 7
- 101710109484 Pyruvate synthase subunit PorD Proteins 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 2
- 230000003679 aging effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45048—Calibrating and standardising a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45136—One differential amplifier in IC-block form being shown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於具有類比輸入裝置之積體電路，且更特定言之，係關於一種在該積體電路類比輸入裝置中用於最小化偏移電壓之自動校準電路。
本申請案主張James B. Nolan及Kumen Blake共同擁有、於2008年10月27日申請之標題為「Self Auto-Calibration of Analog Circuits in a Mixed Signal Integrated Circuit Device」的美國臨時專利申請案第61/108,638號之優先權，且該案在此處以引用的方式併入本文作為所有用途。
積體電路正在變得更加先進，同時價格持續下降。將類比與數位功能兩者之諸多組合製造在一積體電路晶粒上或封裝在一多晶片封裝(MCP)內正在變得更加流行且進一步增加其之用處及降低消費及工業產品的成本。將一微控制器及類比與數位電路功能組合在一積體電路晶粒上或一MCP內亦擴展有用的應用範圍。消費及工業產品(諸如例如但不限於電器、電信裝置、汽車、安全系統、全室即時熱水加熱器、恆溫器及相似物)係由積體電路微控制器控制。用於接收感測器資訊之類比輸入及用於控制功能之類比輸出對於此等微控制器應用係必需。在這之前，單獨且離散的類比至數位及數位至類比介面係用於連接該數位微控制器至外部類比世界。
與一單獨運算放大器(op-amp)結合之類比輸入裝置(諸如一類比至數位轉換器(ADC))係用於將一時變類比信號轉換為其之數位表示，從而將其耦合至數位輸入且由該微控制器使用該信號。離散積體電路電壓比較器亦偵測電壓及電流位準，該比較器在某一類比值出現在該比較器的輸入上時改變一數位輸出狀態。
該運算放大器(及比較器)通常為一差分輸入(反相及非反相輸入)類比裝置，且該運算放大器電路具有固有的直流(DC)輸入偏移電壓而引起在介於該等差分輸入(例如連接在一起之輸入)之間的輸入電壓為零的情況下該運算放大器的輸出不為零。許多應用需要具有一非常小輸入偏移電壓的一運算放大器。為了獲得一小輸入偏移電壓，通常需要在該運算放大器製造中之一校準步驟。此校準步驟在該運算放大器製造/測試期間花費時間，及因此通常使執行昂貴。該校準通常執行於一操作點(例如溫度、共模電壓等)使得操作環境之變化(例如溫度、電壓等)未在該運算放大器製造/測試中得到補償。技術現已發展至該等類比輸入及輸出裝置可製造在相同的積體電路晶粒上，該數位控制器及其支援邏輯與記憶體亦製造於該晶粒上。此種做法產生一額外的問題，其中用於測試該數位控制器功能的設備不能有效率地執行類比功能之線上校準。因此，在製造的時候需要額外的測試設備及測試步驟。
因此，需要一種類比輸入裝置，該裝置可在一終端使用者系統應用中校準以在所有操作條件(諸如在正常操作期間可能遇到的溫度、電壓、電流、速度、功率、壓力、濕度等及其等之任何變化)下滿足期望的規格及操作參數，且可大量生產以降低總體產品成本。該類比輸入裝置可為具有類比及數位功能兩者之一積體電路(例如一混合信號裝置)的部分。該類比輸入裝置可包含但不限於一差分或單端輸入運算放大器、一比較器、一可程式化增益放大器(PGA)、一儀表放大器(INA)、低雜訊放大器等。本發明之教示亦可延伸至該PGA或該INA的增益微調。此種積體電路裝置之一實例係描述於Hartono Darmawaskita、Layton Eagar及Miguel Moreno共同擁有之標題為「Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device」的美國專利案第6,456,335號，且該案在此處以引用的方式併入本文作為所有用途。
根據本發明之該等教示，可使用一種裝置及方法來滿足此需要，該裝置及方法在一使用者請求及/或一事件或諸事件發生時用於自動校準該等類比電路。該使用者可透過至該混合信號積體電路之一自動校準(ACAL
)輸入按需調用一自動校準。一外部電壓校準(VCAL
)輸入可用於將該混合信號積體電路自動校準至一使用者供應的共模電壓參考。亦可在下列事件之任一者或多者發生時初始化該混合信號積體電路自動校準，諸如例如但不限於：1)對自動校準資料損壞之偵測，例如對數位地儲存在該混合信號積體電路內之自動校準資料值的同位檢查；2)在一可程式化超時週期後，一內部定時器引起一校準請求；3)由一溫度感測器判定該內部積體電路晶粒溫度的變化；及4)電源供應電壓及/或來自內部調節器(例如偏壓網路)之內部供應電壓的變化。
另外，一使用者可補償該終端系統中的變量，包含操作點(例如電源供應、共模等)、環境變化(例如溫度、濕度等)，且亦補償隨時間變化的組件飄移，例如老化影響等。
該類比輸入裝置具有輸入偏移電壓補償或一微調電路，該電路藉由施加(例如但不限於)一介於該類比輸入裝置之差分輸入間之相反極性電壓以便於最小化在該類比裝置輸出得到的電壓誤差而抵消或補償該裝置輸入偏移電壓。可利用切換在該類比輸入裝置之差分輸入電路內的電阻、電流源及/或電壓源來補償該輸入偏移電壓誤差。另外，可使用一數位至類比(DAC)轉換器產生一補償電壓以克服該輸入偏移電壓誤差。考量在本發明之範圍內，可使用補償該輸入偏移電壓誤差之其他方式，只要該等方式可藉由施加一數位值至該處而控制。
使用一數位控制電路施加一數位字元至該輸入偏移電壓補償電路，用於判定一表示所需之輸入偏移電壓補償的數位值。該數位控制電路可使用對該數位字元之各種數位值的線性搜索或二分搜索。另外，該數位控制電路亦可在該類比輸入裝置之一「校準模式」期間控制切換該等反相及非反相輸入、該輸出及該類比輸入裝置之回饋增益決定電阻器。
一電壓比較器比較該類比輸入裝置之輸出與一電壓參考。當該類比輸入裝置之輸出等於或大於該電壓參考時，該比較器輸出自一第一邏輯位準切換至一第二邏輯位準。該比較器之該輸出係連接至該數位控制電路，且藉由改變其輸出邏輯位準而發信號給該數位控制電路。
該電壓參考可為可程式化而在校準週期期間選擇待施加至該類比輸入裝置及比較器輸入之一期望的電壓值。此種做法允許改變該電壓參考的能力，以便促進在共模電壓(非常接近實際應用的電壓)下的校準。在初始化該類比輸入裝置的自動校準之前，合適的電壓參考值可被寫入至一與該電壓參考電路相關的控制暫存器。在該等類比輸入裝置的輸入偏移電壓補償校準期間，不同的電壓參考值可用於不同的類比輸入裝置中。
該類比輸入裝置的輸入偏移電壓補償電路可具有一留存補償該輸入偏移電壓所需之數位值的儲存暫存器或記憶體。取決於所期望的應用，此儲存暫存器可為揮發性或非揮發性。因此，不需要在製造及/或測試期間的工廠校準，可消除可程式化熔絲鏈微調，且增加終端使用者應用靈活性。
複數個類比輸入裝置可藉由使介於該複數個類比輸入裝置之各者之間的數位控制電路及比較器多工而使其等之輸入偏移電壓得到補償。因此，電路及晶粒面積得以減小，節省成本，且改良一混合信號積體電路裝置的可靠性。
根據本發明之一特定實例實施例，一積體電路具有至少一類比輸入裝置及一自動校準電路，以最小化在至少一類比輸入裝置中的輸入偏移電壓，該積體電路包括：至少一類比輸入裝置，其具有一數位控制輸入偏移電壓補償電路；及一自動校準電路，該自動校準電路係耦合至該至少一類比輸入裝置及耦合至該輸入偏移電壓補償電路，其中在由一事件初始化之一自動校準週期期間，於該至少一類比輸入裝置中最小化輸入偏移電壓。
根據本發明之另一特定實例實施例，一種用於在一事件發生時最小化在一類比輸入裝置中之一輸入偏移電壓的方法包括如下步驟：(a)偵測一事件的發生；(b)在偵測到一類比輸入裝置具有一輸入偏移電壓補償電路之該事件發生時，從一正常模式切換至一自動校準模式；(c)施加一參考電壓至該類比輸入裝置；(d)藉由如下步驟最小化該類比輸入裝置之一輸入補償電壓：(i)量測該類比輸入裝置之一輸出電壓；及(ii)施加輸入偏移補償值至該輸入偏移電壓補償電路直到來自該類比輸入裝置之該輸出電壓處於一期望值且然後儲存最小化該類比輸入裝置之該輸入偏移電壓的輸入偏移補償值；及(e)使該類比輸入裝置從校準模式切換至正常模式。
藉由結合該等隨附圖式參考以下描述可得到對本發明之一更完整的瞭解。
雖然本發明易受各種修改及變更形式之影響，但是本發明之特定實例實施例已經顯示於該等圖式中且在本文中得到詳細描述。然而，應瞭解，本文對特定實例實施例之描述不欲將本發明限於本文揭示之該等特定形式，而是相反，本發明將涵蓋如該等附加請求項定義之所有修改及等效。
現在參考該等圖式，其示意地繪示諸實例實施例之細節。該等圖式中的相同元件將由相同數字表示，且類似的元件將由具有一不同小寫字母下標的相同數字表示。
參考圖1，其描述根據本發明之一特定實例實施例的一差分輸入運算放大器之一自我自動校準裝置的一示意方塊圖。該自我自動校準裝置102包括一類比部分200(見圖2)及一數位部分300(見圖3)。該類比部分200包括一差分輸入運算放大器之一輸入差分對114、一增益及補償電路108及一輸出緩衝器110；電壓偏移補償數位至類比轉換器(DAC)112；一輸入負載106；一尾電流電路116；一校準電壓參考及緩衝器118及一電壓比較器120。該數位校準部分300包括一自動校準、晶片選擇邏輯及記憶體122；時脈振盪器124；一測試模式狀態機126；一啟動重置(POR)130及一偏壓網路134。
該電壓偏移補償DAC 112將來自該自動校準邏輯的數位微調程式碼轉變為一類比信號以使該比較器120的偏移為「零」。可使用一分段DAC來使該DAC 112改良該微調操作之差分非線性(DNL)，然而，此非本發明之該自動校準方法的一需求。一分段DAC之一優點為所需組件較少且該DNL由於該DAC 112替代一較大單一陣列分離為兩個陣列而改良。
當該數位校準部分300、該比較器120及校準參考118未用於執行如本文更完全描述之一自動校準時，可將其等置於一低功率休眠模式。
參考圖2，其描述顯示於圖1中之該自我自動校準裝置的該類比部分的一示意方塊圖。一差分輸入運算放大器202、一比較器204及一共模電壓參考118係透過切換器232、234及240耦合在一起。當處於自我自動校準模式時，切換器232及234將該運算放大器202之該等差分輸入自該等差分輸入150及152解耦合，且將該等差分輸入耦合至該共模電壓參考118。該共模電壓參考118可由一內部電壓參考(例如但不限於VDD
/3)組成。
該運算放大器202之輸出可為三態以便使該自動校準對一應用儘可能透明，且防止外部電路影響該自動校準操作之校準精度及時序。為了避免必須增加一介於該運算放大器202之輸出與輸出連接器212間之切換器，可啟用來自該運算放大器202內的一單獨校準輸出218使其在自我自動校準微調操作期間操作。此校準輸出218使用比正常輸出更小的電晶體，因為校準輸出218僅須在該自動校準操作期間驅動一輕(內部)電阻負載(比較器204之一輸入及電阻器網路RF
/RG
)。
在該自動校準操作期間，該共模電壓參考118係耦合至該運算放大器202之一輸入。該共模電壓參考118係亦耦合至該比較器204之一輸入。該運算放大器202增益與該增益設定電阻器214及216組態產生一高增益以促進該運算放大器202之一精確的電壓偏移校準。該輸出218係耦合至該比較器204之其他輸入。當該輸出218上的一電壓等於或大於該共模電壓參考118時，來自該比較器204的輸出224係處於一第一邏輯狀態(例如邏輯高)。當該輸出218上的一電壓小於該共模電壓參考118時，來自該比較器204的輸出224係處於一第二邏輯狀態(例如邏輯低)。該輸出224控制一連續近似暫存器(SAR)306(見圖3)，如下文更完全之描述。該輸入220上的一偏移消除電壓抵消該運算放大器202偏移使得該運算放大器202之輸出212係大致上為零伏特。保持此偏移消除電壓直到下一自我自動校準操作。
該電壓參考118可為可程式化使得其之電壓值可經設定為最接近一系統操作條件以便獲得最佳的偏移校準。該電壓參考118及該比較器204可用於對一個運算放大器202以上的自動校準操作。切換器242可耦合至一第二運算放大器(未顯示)且以如本文描述之用於該運算放大器202之自動校準的相同方式起作用。因此，根據本發明之該等教示，可自動校準複數個運算放大器202。
參考圖3，其描述顯示於圖1中之該自我自動校準裝置的一數位校準部分的一示意方塊電路圖。該自動校準裝置102之該數位部分300包括一定時器302、校準邏輯304、一連續近似暫存器(SAR)306、一OR閘308(用於邏輯地指示來自複數個微調暫存器同位偵測電路312之任一者的一誤差)、一微調暫存器310、一微調暫存器同位偵測電路312、一啟動重置(POR)130及一時脈振盪器124。一微調暫存器310及一微調暫存器同位偵測電路312可與各運算放大器202相關。為了自我自動校準之目的，剩餘電路功能可在複數個運算放大器202之各者之間分時共用。
在一自動校準模式期間之電壓偏移補償電路操作係更完全地描述於Hartono Darmawaskita、Layton Eagar及Miguel Moreno共同擁有之標題為「Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device」的美國專利案第6,456,335號中，且該案在此處以引用的方式併入本文作為所有用途。
根據本發明之該等教示，一旦對該微調暫存器內容的同位檢查偵測到其中的一同位誤差，則將初始化一自我自動校準週期。此操作可藉由使用該微調暫存器同位偵測電路312以偵測在該微調暫存器310之該等微調資料內容中的一同位誤差而實施。當偵測到一同位誤差時，該微調暫存器同位偵測電路312確證一同位誤差偵測信號且該POR 130將初始化一新自我自動校準週期的開始。可使用一OR閘308組合來自與複數個運算放大器202之各自運算放大器相關的複數個微調暫存器同位偵測電路312的同位誤差偵測信號。可使用其他邏輯組合替代一OR閘308且在本文中得到考量。
在一自我自動校準週期期間，該同位位元可由該校準邏輯304自動判定，且該同位位元被儲存在該微調暫存器310之一同位位元位置內。在此實例中，各微調暫存器310具有一同位位元。若發生一同位誤差(在該運算放大器202之正常操作期間)，則強制產生來自該POR 130之一啟動重置，且發生一新自動校準週期。此操作係重要的，因為該微調暫存器內容可被儲存於揮發性暫存器(記憶體)內，且包含於其中的微調資料可能在一電源故障期間受到破壞。同時，可能由於宇宙輻射(例如空間應用)而發生一軟資料誤差。因此，對該微調暫存器310內容之同位檢查提供一些對儲存於一揮發性記憶體組態內之微調值資料破壞的保護。另一方面，該等微調暫存器內容可儲存在非揮發性記憶體內，且在一非揮發性記憶體組態內可能不需要一同位位元及同位檢查。考量在本發明之範圍內，微調資料可能儲存在揮發性及/或非揮發性記憶體內，有或沒有一同位位元及使用或不使用同位檢查。
一自動校準亦可藉由切換一使用者程式化自動校準輸入ACAL
(見圖1)而初始化。此特徵避免必須使該積體電路裝置關電以在該處重新校準該運算放大器202。此操作亦節省時間，因為該延遲時間遠小於需要一完整上電的情況(例如大約1毫秒對150毫秒)。具有該ACAL
校準輸入使一應用程式變得容易，例如來自一微控制器之一控制信號藉由切換至該ACAL
校準輸入之一邏輯位準而引起一自我自動校準。根據本發明之該等教示，基於一系統條件(例如電源供應電壓、溫度及/或處於固定時間間隔)之任一變化，該自我自動校準裝置102內之該微控制器及/或電路可調用一自我自動校準。
一外部校準參考電壓輸入(VCAL
)可用於在該自動校準週期期間提供該參考電壓，以在一特定應用之最佳共模電壓下進行校準。此操作移除來自該運算放大器202之輸出的共模電壓誤差。
一狀態機可用於校準複數個運算放大器202。因此，可使用一單一狀態機、比較器及參考來替代該複數個運算放大器202之各者需要單獨校準電路，以便節省所需的邏輯電路及相關的積體電路晶粒面積。
參考圖4，其描述顯示於圖1中之該自我自動校準裝置之一校準序列之一示意狀態圖。一狀態機可以下列狀態操作：在狀態402(開始)中，一事件(諸如一POR或同位誤差)已經發生或該ACAL
得到確證。該狀態機在開始該自動校準過程(週期)前，等待此等條件之一者的初始化結束。在狀態404(延遲)中，一延遲定時器操作以允許涉及自動校準之電路的趨穩時間。在上電後，為了使該供應電壓穩定，該延遲可為150毫秒。在一ACAL
輸入啟動後，通常發生約1毫秒的延遲。
在狀態406(Cal A)中，發生一第一運算放大器通道之一自我自動校準週期。應注意，此實例假設一雙運算放大器裝置，兩個以上運算放大器可以一類似的方式進行校準。該放大器之該等輸入係連接至該參考電壓。該運算放大器之一內部增益可為(例如但不限於)大約1000以便增加該偏移誤差且使校準更容易。一比較器204係用於將該放大器202之輸出(增益後)與該參考電壓118作比較。該比較器輸出224係用於一次一位元地設定或清除該等連續近似移位暫存器(SAR)306位元，以符號位元開始判定向上微調還是向下微調。取決於該偏移為正還是負，該符號位元用於連接該(等)微調DAC 112至該放大器差分對114之一側或另一側。其餘的SAR位元控制微調量以自MSB開始一次一位元地增加直到所有的SAR暫存器位元得以設定或清除。在此狀態期間，該SAR移位暫存器輸出係通過透明鎖存器(未顯示)至該等放大器微調DAC 112。因此，隨著各SAR位元發生改變，該微調DAC 112之類比輸出值即刻發生改變。以此方式，該放大器202之輸出接近該內部參考118且該偏移接近零。在該Cal A狀態406結束時，與該運算放大器A微調DAC相關之該等透明鎖存器被關閉，故該微調值得以保持(鎖定)。
在狀態408(重設定SAR)中，該SAR暫存器經重設定用於下一自動校準操作。在狀態410(Cal B)中，執行與在狀態406(Cal A)期間執行的一類似週期。然後，在狀態412中，該SAR暫存器經再次重設用於未來自動校準操作。一旦執行對放大器A及B兩者之校準，則該狀態機進入狀態414(閒置)且可停用該校準邏輯及類比電路以節約電源。該狀態機無限期地停留於狀態414中，直到一啟動重置定、同位誤差或ACAL
請求得到確證，該狀態機然後回到狀態402(開始)用於隨後的校準週期。
雖然已描繪、描述本發明之諸實施例，且已藉由參考本發明之諸實例實施例予以定義，但是此等參考並非暗指對本發明之一限制，且不可推斷此種限制。如將呈現於此相關技術領域之一般技術者且享有本發明之益處，所揭示的主題內容能夠在形式及功能上做相當的修改、替代及等效。本發明之該等描繪及描述之實施例僅為實例，且非詳盡之本發明之範圍。
102．．．自我自動校準裝置
106．．．輸入負載
108．．．增益及補償電路
110．．．輸出緩衝器
112．．．數位至類比轉換器(DAC)
114．．．輸入差分對
116．．．尾電流電路
118．．．校準電壓參考及緩衝器
120．．．電壓比較器
122．．．自動校準、晶片選擇邏輯及記憶體
124．．．時脈振盪器
126．．．測試模式狀態機
130．．．啟動重置(POR)
134．．．偏壓網路
150．．．差分輸入
152．．．差分輸入
200．．．類比部分
202．．．差分輸入運算放大器
204．．．比較器
212．．．輸出連接器
214．．．電阻器
216．．．電阻器
218．．．校準輸出
220．．．輸入
224．．．輸出
232．．．切換器
234．．．切換器
240．．．切換器
242．．．切換器
300．．．數位部分
302．．．定時器
304．．．校準邏輯
306．．．連續近似暫存器(SAR)
308．．．OR閘
310．．．微調暫存器
312．．．微調暫存器同位偵測電路
402．．．狀態
404．．．狀態
406．．．狀態
408．．．狀態
410．．．狀態
412．．．狀態
414．．．狀態
圖1繪示根據本發明之一特定實例實施例的一差分輸入運算放大器之一自我自動校準裝置的一示意方塊圖；
圖2繪示顯示於圖1中之該自我自動校準裝置的類比部分的一示意方塊圖；
圖3繪示顯示於圖1中之該自我自動校準裝置的數位校準部分的一示意方塊電路圖；及
圖4繪示顯示於圖1中之該自我自動校準裝置的一校準序列的一示意狀態圖。
102．．．自我自動校準裝置
106．．．輸入負載
108．．．增益及補償電路
110．．．輸出緩衝器
112．．．數位至類比轉換器(DAC)
114．．．輸入差分對
116．．．尾電流電路
118．．．校準電壓參考及緩衝器
120．．．電壓比較器
122．．．自動校準、晶片選擇邏輯及記憶體
124．．．時脈振盪器
126．．．測試模式狀態機
130．．．啟動重置(POR)
134．．．偏壓網路
200．．．類比部分
212．．．輸出連接器
300．．．數位部分
Claims (15)
- 一種積體電路，其包括：至少一類比輸入裝置，其具有一數位控制輸入偏移電壓補償電路；及一自動校準電路，該自動校準電路係耦合至該至少一類比輸入裝置，且耦合至該輸入偏移電壓補償電路，其中在一自動校準週期期間，於該至少一類比輸入裝置中最小化一輸入偏移電壓，其中該自動校準電路包含複數個自動校準觸發器輸入，藉由該等自動校正觸發器輸入，可初始化一自動校準，其中在程式控制下可設定該等自動校正觸發器輸入之一者及藉由該積體電路之一偵測電路自動地設定至少一其他輸入。
- 如請求項1之積體電路，其中藉由一啟動重置單元及一同位控制單元之至少一者而提供該至少一其他輸入。
- 如請求項1之積體電路，其中該至少一類比輸入裝置為一比較器或一具有多個差分輸入及一輸出的運算放大器，或者該至少一類比輸入裝置為一具有多個差分輸入、一第一輸出及用於量測該輸入偏移電壓之一校準輸出的運算放大器，其中該自動校準電路係經由該校準輸出與該至少一類比輸入裝置耦合，及其中該校準輸出經組態以驅動一較該第一輸出小之負載。
- 如請求項3之積體電路，其中該運算放大器之該第一輸出為一三態輸出，且當該至少一類比輸入裝置之該輸入 偏移電壓經最小化時，該第一輸出係自該校準輸出去耦合。
- 如前述請求項2至4之一者之積體電路，其中該自動校準電路包括：一電壓比較器；一可程式化的電壓參考，其耦合至該電壓比較器之一輸入；一電壓偏移微調數位至類比轉換器(DAC)；多個電壓偏移校準切換器；一連續近似暫存器(SAR)，其具有一耦合至該電壓比較器之一輸出的輸入，及耦合至該電壓偏移微調DAC之多個輸出；及校準邏輯，其中當一事件發生時，該校準邏輯控制該等電壓偏移校準切換器以：將該運算放大器之該等差分輸入耦合至該電壓參考，其中該至少一類比輸入裝置可經控制以具有高增益；及將該運算放大器之該輸出或校準輸出耦合至該電壓比較器之另一輸入；藉此，該電壓比較器使該SAR改變一輸出值至該電壓偏移微調DAC，以便最小化該至少一類比輸入裝置之輸入偏移電壓。
- 如請求項5之積體電路，進一步包括一連接在該SAR與該電壓偏移微調DAC之間的偏移補償鎖存暫存器，其中該 偏移補償鎖存暫存器儲存用於最小化該至少一類比輸入裝置之輸入偏移電壓之該SAR輸出值。
- 如請求項1之積體電路，其中該輸入偏移補償電路包括與一數位至類比轉換器耦合的至少一補償鎖存暫存器及與該至少一補償鎖存暫存器耦合的一同位控制裝置，其中該同位控制裝置與該複數個自動校準觸發器輸入之一者耦合，且其中該同位控制裝置可操作以偵測在該至少一補償鎖存暫存器中之一同位誤差及當偵測到一同位誤差時，經由該至少一其他輸入觸發以初始化該自動校準。
- 如前述請求項1至4之一者之積體電路，其中該等自動校準觸發器輸入之至少一者係與一可程式化的定時器耦合。
- 如請求項7之積體電路，進一步包括：多個切換器，其用以在個別的自動校準周期期間自複數個類比輸入裝置選擇每一個類比輸入裝置；複數個電壓偏移微調DAC；及複數個之該等偏移補償鎖存暫存器，其等連接在該SAR與該複數個電壓偏移微調DAC之各自的DAC之間，其中該複數個偏移補償鎖存暫存器之各者儲存用於最小化該複數個類比輸入裝置之各自裝置之該輸入偏移電壓之該SAR輸出值。
- 一種用於最小化配置於一積體電路內的一具有一數位控制之輸入偏移電壓補償電路之類比輸入裝置中之一輸入 偏移電壓的方法，該方法包括如下步驟：(a)監測用於偵測一使用者調用之自動校準之一自動校準電路之一第一輸入(ACAL )及監測用於偵測在該積體電路內一事件的發生之至少一第二輸入，以自動地調用該自動校準；(b)在調用該自動校準時，將該類比輸入裝置從一正常模式切換至一自動校準模式；(c)最小化該至少一類比輸入裝置中之一輸入偏移電壓；及(d)將該類比輸入裝置從該校準模式切換至該正常模式。
- 如請求項10之方法，其中當偵測到該事件的該發生時，為高增益而組態該類比輸入裝置；施加一參考電壓或可程式化的參考電壓至該類比輸入裝置；及藉由以下而最小化該類比輸入裝置之一輸入偏移電壓：(i)量測該類比輸入裝置之一輸出電壓；及(ii)施加輸入偏移補償值至該輸入偏移電壓補償電路直到來自該類比輸入裝置之該輸出電壓處於一期望值，且接著儲存最小化該類比輸入裝置之該輸入偏移電壓的輸入偏移補償值。
- 如前述請求項10及11之一者之方法，其中該事件為偵測到在一所儲存之自動校準資料值中之一同位誤差。
- 如前述請求項10及11之一者之方法，其中該事件為一可程式化的自動校準定時器之一結束時間。
- 如前述請求項10及11之一者之方法，其中該事件為該積體電路之溫度或供應電壓之一改變或一啟動重置。
- 如請求項10之方法，其中提供複數個類比輸入裝置，且對該複數個類比輸入裝置之各者重複步驟(b)-(d)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10863808P | 2008-10-27 | 2008-10-27 | |
| US12/559,579 US7973684B2 (en) | 2008-10-27 | 2009-09-15 | Self auto-calibration of analog circuits in a mixed signal integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201033781A TW201033781A (en) | 2010-09-16 |
| TWI489771B true TWI489771B (zh) | 2015-06-21 |
Family
ID=42116948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098136198A TWI489771B (zh) | 2008-10-27 | 2009-10-26 | 積體電路及最小化一類比輸入裝置中之一輸入偏移電壓的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7973684B2 (zh) |
| EP (1) | EP2342820B1 (zh) |
| KR (1) | KR101718850B1 (zh) |
| CN (1) | CN102187571B (zh) |
| TW (1) | TWI489771B (zh) |
| WO (1) | WO2010062547A1 (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030973B2 (en) * | 2009-12-29 | 2011-10-04 | O2Micro Inc. | Calculating a parameter indicative of an error factor of a circuit |
| JP5502549B2 (ja) | 2010-03-26 | 2014-05-28 | ラピスセミコンダクタ株式会社 | 電圧出力装置 |
| TWI434048B (zh) | 2010-12-14 | 2014-04-11 | Nuvoton Technology Corp | 電壓偵測電路 |
| TWI452810B (zh) * | 2011-11-08 | 2014-09-11 | Richtek Technology Corp | 電源轉換器的混合式補償電路及方法 |
| US8421658B1 (en) * | 2011-11-24 | 2013-04-16 | Hong Kong Applied Science & Technology Research Institute Company, Ltd. | Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC) |
| EP3131204B1 (en) | 2011-12-30 | 2020-03-11 | Intel Corporation | Forwarded clock jitter reduction |
| US10110328B2 (en) * | 2012-04-13 | 2018-10-23 | Altera Corporation | Apparatus and methods for calibrating analog circuitry in an integrated circuit |
| TWI522765B (zh) | 2012-05-02 | 2016-02-21 | Automatic correction device for output power supply | |
| JP5965290B2 (ja) * | 2012-10-31 | 2016-08-03 | ルネサスエレクトロニクス株式会社 | アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法 |
| CN104104360B (zh) * | 2013-04-03 | 2018-06-08 | 恩智浦美国有限公司 | 低功率srpg单元 |
| US10101358B2 (en) * | 2013-07-03 | 2018-10-16 | Nxp Usa, Inc. | Trimming circuit for a sensor and trimming method |
| US8970287B1 (en) | 2013-08-15 | 2015-03-03 | Silicon Laboratories Inc. | Apparatus and method of adjusting analog parameters for extended temperature operation |
| US9547035B2 (en) * | 2014-04-30 | 2017-01-17 | Keysight Technologies, Inc. | System and method for converging current with target current in device under test |
| US9780748B2 (en) | 2014-09-25 | 2017-10-03 | Microchip Technology Incorporated | Selectable programmable gain or operational amplifier |
| US20160266598A1 (en) * | 2015-03-10 | 2016-09-15 | Qualcomm Incorporated | Precision bandgap reference |
| CN104917645B (zh) * | 2015-04-17 | 2018-04-13 | 浪潮电子信息产业股份有限公司 | 一种在线检测报文传输超时的方法与装置 |
| CN104975165B (zh) * | 2015-06-30 | 2017-07-28 | 成都飞机工业（集团）有限责任公司 | 一种多加热区温度解耦主从控制方法 |
| US9444405B1 (en) * | 2015-09-24 | 2016-09-13 | Freescale Semiconductor, Inc. | Methods and structures for dynamically reducing DC offset |
| US20190034306A1 (en) * | 2017-07-31 | 2019-01-31 | Intel Corporation | Computer System, Computer System Host, First Storage Device, Second Storage Device, Controllers, Methods, Apparatuses and Computer Programs |
| US10218370B1 (en) * | 2018-03-09 | 2019-02-26 | Infineon Technologies Ag | Temperature reference gain correction for analog-to-digital converter |
| US11190175B2 (en) * | 2018-07-10 | 2021-11-30 | Maxim Integrated Products, Inc. | Comparator diagnostic systems and methods |
| US10866277B2 (en) * | 2018-08-30 | 2020-12-15 | Nxp B.V. | Analog-test-bus apparatuses involving calibration of comparator circuits and methods thereof |
| US10690721B2 (en) | 2018-09-12 | 2020-06-23 | Stmicroelectronics Asia Pacific Pte Ltd | Adaptive glitch detector for system on a chip |
| CN112994624B (zh) * | 2019-12-17 | 2023-10-20 | 博通集成科技(深圳)有限公司 | 音频功率放大器直流偏移的校准 |
| CN111277266B (zh) * | 2020-02-20 | 2022-02-01 | 北京华益精点生物技术有限公司 | 基于血糖仪的信号采集值的校正方法及装置 |
| US11227640B2 (en) * | 2020-05-08 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier trimming |
| CN112799457B (zh) * | 2020-12-31 | 2022-12-13 | 深圳市紫光同创电子有限公司 | 电压校准电路和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730294A (en) * | 1985-10-01 | 1988-03-08 | Olympus Optical Co., Ltd. | Optical information-recording/reproducing apparatus with cancellation for offset contained in error signal |
| US5061900A (en) * | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
| US6034569A (en) * | 1998-06-11 | 2000-03-07 | Capella Microsystems, Inc. | Amplifier offset cancellation system |
| WO2002027943A2 (en) * | 2000-09-29 | 2002-04-04 | Microchip Technology Incorporated | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3684525B2 (ja) | 1998-02-19 | 2005-08-17 | 富士通株式会社 | 多画面合成方法及び多画面合成装置 |
| US7039377B2 (en) * | 2002-06-14 | 2006-05-02 | Skyworks Solutions, Inc. | Switchable gain amplifier |
| SE528473C2 (sv) * | 2005-02-28 | 2006-11-21 | Infineon Technologies Ag | Monolitiskt integrerad effektförstärkaranordning |
| US7532065B2 (en) * | 2005-07-12 | 2009-05-12 | Agere Systems Inc. | Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers |
| DE112006003020B4 (de) * | 2005-10-27 | 2015-02-12 | International Rectifier Corp. | Operationsverstärker mit Null-Offset |
| KR20070048422A (ko) * | 2005-11-04 | 2007-05-09 | 삼성전자주식회사 | 고주파 증폭기의 바이어스 최적화 장치 및 방법 |
| KR20070101474A (ko) * | 2006-04-10 | 2007-10-17 | 엘지전자 주식회사 | 연산 증폭기 |
| US7636013B2 (en) * | 2007-07-25 | 2009-12-22 | Infineon Technologies Ag | Method and integrated circuit including an amplifier calibration circuit |
-
2009
- 2009-09-15 US US12/559,579 patent/US7973684B2/en active Active
- 2009-10-26 WO PCT/US2009/062043 patent/WO2010062547A1/en active Application Filing
- 2009-10-26 KR KR1020107029681A patent/KR101718850B1/ko active IP Right Grant
- 2009-10-26 CN CN200980140753.XA patent/CN102187571B/zh active Active
- 2009-10-26 EP EP09748606.2A patent/EP2342820B1/en active Active
- 2009-10-26 TW TW098136198A patent/TWI489771B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730294A (en) * | 1985-10-01 | 1988-03-08 | Olympus Optical Co., Ltd. | Optical information-recording/reproducing apparatus with cancellation for offset contained in error signal |
| US5061900A (en) * | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
| US6034569A (en) * | 1998-06-11 | 2000-03-07 | Capella Microsystems, Inc. | Amplifier offset cancellation system |
| WO2002027943A2 (en) * | 2000-09-29 | 2002-04-04 | Microchip Technology Incorporated | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device |
| US6459335B1 (en) * | 2000-09-29 | 2002-10-01 | Microchip Technology Incorporated | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device |
| TW512413B (en) * | 2000-09-29 | 2002-12-01 | Microchip Tech Inc | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7973684B2 (en) | 2011-07-05 |
| KR20110088380A (ko) | 2011-08-03 |
| CN102187571B (zh) | 2016-01-06 |
| WO2010062547A1 (en) | 2010-06-03 |
| US20100103005A1 (en) | 2010-04-29 |
| TW201033781A (en) | 2010-09-16 |
| CN102187571A (zh) | 2011-09-14 |
| EP2342820B1 (en) | 2020-06-24 |
| KR101718850B1 (ko) | 2017-03-22 |
| EP2342820A1 (en) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI489771B (zh) | 積體電路及最小化一類比輸入裝置中之一輸入偏移電壓的方法 | |
| EP2529481B1 (en) | Instrumentation amplifier calibration method, system and apparatus | |
| EP0980601B1 (en) | Signal conditioning circuit including a combined adc/dac, sensor system, and method therefor | |
| US6459335B1 (en) | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device | |
| TWI429889B (zh) | 溫度感測器之可程式理想因素補償 | |
| US8219343B2 (en) | Method and apparatus for calibrating a delay chain | |
| US7924088B1 (en) | Offset voltage calibration method and apparatus and amplifier thereof | |
| JP5517777B2 (ja) | ブリッジ回路の断線検出回路および断線検出手段を有するシステム | |
| US7535390B2 (en) | Time-interleaved analog-to-digital converter and self-calibration method thereof | |
| US7728747B2 (en) | Comparator chain offset reduction | |
| KR20120088603A (ko) | 싱글-램프 아날로그-디지털 변환기를 이용한 ｃｍｏｓ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정 | |
| US7116113B1 (en) | Systems and methods for sense FET calibration | |
| JP2010035140A (ja) | アナログデジタル変換器 | |
| US8036846B1 (en) | Variable impedance sense architecture and method | |
| TWI535193B (zh) | 具有校正功能之驅動裝置及其應用之無線充電驅動系統 | |
| US10771079B2 (en) | Ad converter | |
| US10387352B2 (en) | Systems and methods for multibit code communications | |
| US9432004B2 (en) | Automatic gain and offset compensation for an electronic circuit | |
| US7549796B2 (en) | Digital temperature detection circuit adapted for use with semiconductor device | |
| US9413568B2 (en) | Method and apparatus for calibrating an input interface | |
| JP2005318582A (ja) | パイプラインａｄｃ較正方法およびその装置 | |
| US7345536B2 (en) | Amplifier circuit and control method thereof | |
| KR100879449B1 (ko) | 정전 용량형 센서 칩 제조공정중 발생한 오차의 자동 보정을 구현하는 방법 및 회로 | |
| EP3435107B1 (en) | Voltage monitor with a trimming circuit | |
| US20230036211A1 (en) | Control circuit and method for calibrating signal converter, and signal conversion system using the same |