KR20170020651A - 게이트구동부 및 이를 포함하는 표시장치 - Google Patents

게이트구동부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20170020651A
KR20170020651A KR1020150114735A KR20150114735A KR20170020651A KR 20170020651 A KR20170020651 A KR 20170020651A KR 1020150114735 A KR1020150114735 A KR 1020150114735A KR 20150114735 A KR20150114735 A KR 20150114735A KR 20170020651 A KR20170020651 A KR 20170020651A
Authority
KR
South Korea
Prior art keywords
node
gate
electrode connected
stage
dummy
Prior art date
Application number
KR1020150114735A
Other languages
English (en)
Other versions
KR102329977B1 (ko
Inventor
박현호
양기영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150114735A priority Critical patent/KR102329977B1/ko
Priority to CN201610638714.4A priority patent/CN106683606B/zh
Priority to US15/232,618 priority patent/US10186203B2/en
Publication of KR20170020651A publication Critical patent/KR20170020651A/ko
Application granted granted Critical
Publication of KR102329977B1 publication Critical patent/KR102329977B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 QB(n+1)노드에서의 전압 충전능력 저하를 방지할 수 있는 게이트구동부 및 표시장치를 제공하기 위하여, 스타트신호에 의해 순차적으로 제1 내지 제n(n은 2이상의 정수)게이트펄스를 각각 출력하는 제1 내지 제n스테이지와, 제n게이트펄스를 입력 받아 Q(n+1)노드를 충전한 후 클럭신호에 동기되는 더미펄스를 출력하고, 리셋신호를 입력 받아 Q(n+1)노드를 방전하는 더미스테이지를 포함하고, 제1 내지 제n스테이지는 리셋신호를 입력 받아 QB1노드 내지 QB(n)노드를 각각 충전하는 게이트구동부 및 이를 포함하는 표시장치를 제공한다.

Description

게이트구동부 및 이를 포함하는 표시장치{GATE DRIVER CIRCUIT AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 게이트구동부 및 이를 포함하는 표시장치에 관한 것으로, 특히 더미스테이지의 QB(n+1)노드에서의 전압 충전능력 저하를 방지할 수 있는 게이트구동부 및 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 표시장치를 구동하기 위한 구동부를 구비하는데, 구동부는 게이트배선에 게이트펄스를 순차적으로 공급하기 위한 게이트구동부와, 데이터배선에 비디오신호(즉, 데이터전압)를 공급하기 위한 데이터구동부를 포함한다.
특히, 게이트구동부는 게이트펄스를 순차적으로 발생하기 위해 다수의 스테이지들로 구성된다.
도 1은 종래의 게이트구동부의 각 스테이지를 도시한 도면이고, 도 2는 도 1의 더미스테이지에 입력되는 신호와, 더미스테이지의 Q(n+1)노드 및 QB(n+1)노드의 전압과, 더미스테이지에서 출력되는 더미펄스를 도시한 파형도이다.
도면에 도시한 바와 같이, 종래의 게이트구동부는 스타트신호(Vst)에 의해 순차적으로 제1 내지 제n(n은 2이상의 정수)게이트펄스(Vout1~Vout(n))를 각각 출력하는 제1 내지 제n스테이지와, 제n게이트펄스(Vout(n))를 입력 받아 더미펄스(Vout(n+1))를 출력하는 더미스테이지를 포함한다.
구체적으로, 먼저, 제1스테이지는 스타트신호(Vst)를 입력 받아 제1스테이지에 입력되는 클럭신호(Clk)를 이용하여 제1게이트펄스(Vout1)를 출력한다. 이 때, 제1스테이지에서 출력된 제1게이트펄스(Vout1)는 다음단 스테이지로 출력되어 다음단 스테이지를 시작시킨다.
다음, 제n스테이지는 이전단 스테이지로부터 출력되는 게이트펄스를 입력 받아 제n스테이지에 입력되는 클럭신호(Clk)를 이용하여 제n게이트펄스(Vout(n))를 출력한다. 이 때, 제n스테이지에서 출력된 제n게이트펄스(Vout(n))는 이전단 스테이지로 출력되어 이전단 스테이지를 리셋시키고, 더미스테이지로 출력되어 더미스테이지를 시작시킨다.
다음, 더미스테이지는 제n스테이지로부터 출력되는 제n게이트펄스(Vout(n))를 입력 받아 더미스테이지에 입력되는 클럭신호(Clk)를 이용하여 더미펄스(Vout(n+1))를 출력한다. 이 때, 더미스테이지에서 출력된 더미펄스(Vout(n+1))는 제n스테이지로 출력되어 제n스테이지를 리셋시킨다.
또한, 더미스테이지는 시작신호(Vst)를 입력 받아 리셋된다.
한편, 한 프레임이 끝날 때 마다 제1 내지 제n스테이지와 더미스테이지는 리셋신호(Rst)를 입력 받아 다음 프레임을 준비한다.
한 프레임 동안 종래의 게이트구동부로 리셋신호(Rst), 스타트신호(Vst) 및 클럭신호(Clk)가 출력되는데, 먼저, 이전 프레임을 리셋하는 리셋신호(Rst)가 출력되고, 다음, 현재 프레임을 시작하는 스타트신호(Vst)가 출력된다. 또한, 클럭신호(Clk)는 일정간격을 가지며 주기적으로 출력된다.
이 때, 현재 프레임의 첫 번째 클럭신호(Clk)는 스타트신호(Vst)가 출력된 다음 출력된다.
이하, 더미스테이지에서 더미펄스(Vout(n+1))가 출력되는 과정을 설명하겠다.
더미스테이지에 제n스테이지로부터 출력된 제n게이트펄스(Vout(n))가 입력되면 더미스테이지의 Q(n+1)노드(Q(n+1))에 고전위전압(Vdd)이 충전되며, Q(n+1)노드(Q(n+1))에 충전된 고전위전압(Vdd)에 의해 클럭신호(Clk)에 대응되는 더미펄스(Vout(n+1))가 더미스테이지로부터 출력된다.
한편, 더미스테이지에 포함된 트랜지스터들의 문턱전압은 포지티브 바이어스 스트레스(Positive bias stress; PBTS)의 누적량에 비례하여 (+) 방향으로 쉬프트되거나 네거티브 바이어스 스트레스(Negative bias stress; NBTS)의 누적량에 비례하여 (-) 방향으로 쉬프트된다.
특히, 더미스테이지의 QB(n+1)노드(QB(n+1))의 전압에 대응하여 스위칭되는 트랜지스터들의 게이트전극에는 포지티브 바이어스 스트레스(PBTS)가 쌓이게 되며, PBTS는 구동시간의 경과에 비례하여 증가함으로써 해당 트랜지스터들을 열화시키는 문제가 발생된다.
이에 QB(n+1)노드(QB(n+1))의 전압에 대응하여 스위칭되는 트랜지스터들이 PBTS에 의해 열화됨에 따라, Q(n+1)노드(Q(n+1))의 충전된 전압의 방전능력을 저하시키게 되고, QB(n+1)노드(QB(n+1))에서의 전압 충전능력을 저하시키는 문제점이 발생된다.
즉, 더미스테이지의 Q(n+1)노드(Q(n+1))에 충전된 전압은 스타트신호(Vst)에 의해 방전되고, QB(n+1)노드(QB(n+1))는 스타트신호(Vst) 보다 빠른 리셋신호(Rst)에 의해 충전되는데, Q(n+1)노드(Q(n+1))에 충전된 전압이 충분히 방전되지 않아 QB(n+1)노드(QB(n+1))에서의 충전능력이 저하된다.
이에 따라, QB(n+1)노드(QB(n+1))에는 충분한 전압이 충전되지 않아 QB(n+1)노드(QB(n+1))에 충전된 전압은 쉽게 방전되며, QB(n+1)노드(QB(n+1))에 충전된 전압이 방전됨에 따라 Q(n+1)노드(Q(n+1))에는 클럭신호(Clk)에 대응하여 전압이 다시 충전된다.
또한, Q(n+1)노드(Q(n+1))에 다시 충전된 전압으로 인해 더미펄스(Vout(n+1))가 다시 출력된다.
결국, 더미스테이지로부터 더미펄스(Vout(n+1))가 매 프레임에 걸쳐 두 번 출력되며, 두 번 출력된 더미펄스(Vout(n+1))는 제n스테이지를 두번 리셋시킴으로써 표시장치의 표시품질을 저하시키는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 포지티브 바이어스 스트레스(PBTS)가 쌓여 트랜지스터들이 열화되더라도, QB(n+1)노드에서의 전압 충전능력 저하를 방지할 수 있는 게이트구동부 및 표시장치를 제공하는 것을 그 목적으로 한다.
본 발명은 상기한 바와 같은 목적을 달성하기 위하여, 제n게이트펄스를 입력 받아 Q(n+1)노드를 충전한 후 클럭신호에 동기되는 더미펄스를 출력하고, 리셋신호를 입력 받아 상기 Q(n+1)노드를 방전하는 더미스테이지를 포함하는 게이트 구동부 및 이를 포함하는 표시장치를 제공한다.
특히, 제1 내지 제n스테이지는 리셋신호를 입력 받아 QB1노드 내지 QB(n)노드를 각각 충전하고, 더미스테이지는 스타트신호를 입력 받아 QB(n+1)노드를 충전한다.
또한, 제n스테이지는 이전단 스테이지의 게이트펄스를 입력 받아 Q(n)노드를 충전하고, 더미펄스를 입력 받아 Q(n)노드를 방전한다
본 발명은 더미스테이지의 QB(n+1)노드의 전압에 대응하여 스위칭되는 트랜지스터들의 게이트전극에 포지티브 바이어스 스트레스(PBTS)가 쌓여 트랜지스터들이 열화되더라도, Q(n+1)노드에 충전된 고전위전압을 리셋신호를 통해 방전시킴으로써 QB(n+1)노드에서의 전압 충전능력 저하를 방지할 수 있다.
도 1은 종래의 게이트구동부의 각 스테이지를 도시한 도면이다.
도 2는 도 1의 더미스테이지에 입력되는 신호와, 더미스테이지의 Q(n+1)노드 및 QB(n+1)노드의 전압과, 더미스테이지에서 출력되는 더미펄스를 도시한 파형도이다.
도 3은 본 발명의 실시예에 따른 게이트구동부의 각 스테이지를 도시한 도면이다.
도 4는 도 3의 게이트구동부의 더미스테이지의 회로도이다.
도 5는 도 4의 더미스테이지에 입력되는 신호와, 더미스테이지의 Q(n+1)노드 및 QB(n+1)노드의 전압과, 더미스테이지에서 출력되는 더미펄스를 도시한 파형도이다.
도 6은 본 발명의 실시예에 따른 표시장치를 도시한 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 게이트구동부의 각 스테이지를 도시한 도면이고, 도 4는 도 3의 게이트구동부의 더미스테이지의 회로도이고, 도 5는 도 4의 더미스테이지에 입력되는 신호와, 더미스테이지의 Q(n+1)노드 및 QB(n+1)노드의 전압과, 더미스테이지에서 출력되는 더미펄스를 도시한 파형도이다.
도면에 도시한 바와 같이, 본 발명의 실시예에 따른 게이트구동부는 제1 내지 제n스테이지와, 더미스테이지를 포함한다.
이 때, 제1 내지 제n스테이지는 스타트신호(Vst)에 의해 순차적으로 제1 내지 제n(n은 2이상의 정수)게이트펄스(Vout1~Vout(n))를 각각 출력하고, 더미스테이지는 제n게이트펄스(Vout(n))를 입력 받아 Q(n+1)노드(Q(n+1))를 충전한 후 클럭신호(Clk)에 동기되는 더미펄스(Vout(n+1))를 출력하고, 리셋신호(Rst)를 입력 받아 Q(n+1)노드(Q(n+1))를 방전한다.
또한, 제n스테이지는 이전단 스테이지의 게이트펄스를 입력 받아 Q(n)노드(Q(n))를 충전하고, 더미펄스(Vout(n+1))를 입력 받아 Q(n)노드(Q(n))를 방전한다.
또한, 제1 내지 제n스테이지는 리셋신호(Rst)를 입력 받아 QB1노드 내지 QB(n)노드(QB1~ QB(n))를 각각 충전하고, 더미스테이지는 스타트신호(Vst)를 입력 받아 QB(n+1)노드(QB(n+1))를 충전한다.
이에 따라, 더미스테이지는 리셋신호(Rst)를 입력 받아 Q(n+1)노드(Q(n+1))에 충전된 전압을 방전하고, 리셋신호(Rst)가 출력된 이후 순차적으로 출력되는 스타트신호(Vst)에 의해 QB(n+1)노드(QB(n+1))에 전압을 충전함으로써, Q(n+1)노드(Q(n+1))에서의 방전구간과 QB(n+1)노드(QB(n+1))에서의 충전구간이 서로 중첩되지 않게 된다.
즉, QB(n+1)노드(QB(n+1))에서 전압 충전시 Q(n+1)노드(Q(n+1))에서 아직 방전되지 않은 전압으로 인한 간섭을 받지 않게 됨으로써, QB(n+1)노드(QB(n+1))에는 충분한 전압이 충전된다.
이하, 도 3을 참조하여 각 스테이지에서 게이트펄스 및 더미펄스가 출력되는 과정을 설명하겠다.
한편, 제1스테이지는 제1스테이지의 이전단 스테이지가 없어 이전단 스테이지로부터 게이트펄스를 입력 받아 시작될 수 없기 때문에 스타트신호(Vst)를 입력받아 시작된다.
먼저, 스타트신호(Vst)가 제1스테이지에 입력되면, 제1스테이지에 입력되는 클럭신호(Clk)를 이용하여 제1게이트펄스(Vout1)를 출력한다.
이 때, 제1게이트펄스(Vout1)는 다음단 스테이지로 출력되어 다음단 스테이지를 시작시킨다.
다음, 제n스테이지는 이전단 스테이지로부터 출력되는 게이트펄스를 입력 받아 제n스테이지에 입력되는 클럭신호(Clk)를 이용하여 제n게이트펄스(Vout(n))를 출력한다.
이 때, 제n게이트펄스(Vout(n))는 이전단 스테이지로 출력되어 이전단 스테이지를 리셋시키고, 더미스테이지로 출력되어 더미스테이지를 시작시킨다.
다음, 더미스테이지는 제n스테이지로부터 출력되는 제n게이트펄스(Vout(n))를 입력 받아 더미스테이지에 입력되는 클럭신호(Clk)를 이용하여 더미펄스(Vout(n+1))를 출력한다.
이 때, 더미펄스(Vout(n+1))는 제n스테이지로 출력되어 제n스테이지를 리셋시킨다.
한편, 더미스테이지는 다음단 스테이지가 없기 때문에 리셋신호(Rst)를 입력 받아 리셋된다.
또한, 한 프레임이 끝날 때 마다 제1 내지 제n스테이지는 리셋신호(Rst)를 입력 받고, 더미스테이지는 스타트신호(Vst)를 입력 받아 다음 프레임을 준비한다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 게이트구동부의 더미스테이지는 Q(n+1)노드(Q(n+1))를 충방전시키는 Q(n+1)노드 충방전부와, QB(n+1)노드(QB(n+1))를 충방전시키는 QB(n+1)노드 충방전부와, 더미펄스(Vout(n+1))를 출력하는 풀업 트랜지스터(T6)와, 저전위전압(Vss)을 출력하는 풀다운 트랜지스터(T7)를 포함한다.
구체적으로, Q(n+1)노드 충방전부는 제1 내지 제3트랜지스터(T1~T3)를 포함한다.
이 때, 제1트랜지스터(T1)는 게이트전극이 제n게이트펄스(Vout(n)) 출력단자에 연결되고 제1전극이 고전위전압(Vdd) 단자에 연결되고 제2전극이 Q(n+1)노드(Q(n+1))에 연결되며, 제2트랜지스터(T2)는 게이트전극이 리셋신호(Rst) 배선에 연결되고 제1전극이 Q(n+1)노드(Q(n+1))에 연결되고 제2전극이 저전위전압(Vss) 단자에 연결되며, 제3트랜지스터(T3)는 게이트전극이 QB(n+1)노드(QB(n+1))에 연결되고 제1전극이 Q(n+1)노드(Q(n+1))에 연결되고 제2전극이 저전위전압(Vss) 단자에 연결된다.
또한, QB(n+1)노드 충방전부는 제4 및 제5트랜지스터(T4, T5)를 포함한다.
이 때, 제4트랜지스터(T4)는 게이트전극이 Q(n+1)노드(Q(n+1))에 연결되고 제1전극이 QB(n+1)노드(QB(n+1))에 연결되고 제2전극이 저전위전압(Vss) 단자에 연결되며, 제5트랜지스터(T5)는 게이트전극이 스타트신호(Vst) 배선에 연결되고 제1전극이 고전위전압(Vdd) 단자에 연결되고 제2전극이 QB(n+1)노드(QB(n+1))에 연결된다.
또한, 풀업 트랜지스터(T6)는 게이트전극이 Q(n+1)노드(Q(n+1))에 연결되고 제1전극이 클럭신호(Clk) 배선에 연결되고 제2전극이 더미펄스(Vout(n+1)) 출력단자에 연결되며, 풀다운 트랜지스터(T7)는 게이트전극이 QB(n+1)노드(QB(n+1))에 연결되고 제1전극이 더미펄스(Vout(n+1)) 출력단자에 연결되고 제2전극이 저전위전압(Vss) 단자에 연결된다.
이하, 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 게이트구동부의 더미스테이지의 구동과정을 설명하겠다.
한편, 한 프레임 동안, 먼저 이전 프레임을 리셋하는 리셋신호(Rst)가 출력되고, 다음 현재 프레임을 시작하는 스타트신호(Vst)가 출력되고, 그 다음 클럭신호(Clk)가 일정간격을 가지며 주기적으로 출력된다.
먼저, 제1트랜지스터(T1)에 제n스테이지로부터 제n게이트펄스(Vout(n))가 입력되면 제1트랜지스터(T1)는 턴-온 되어 Q(n+1)노드(Q(n+1))에 고전위전압(Vdd)이 충전된다.
이 때, 제4트랜지스터(T4)는 Q(n+1)노드(Q(n+1))에 충전된 고전위전압(Vdd)에 의해 턴-온 되어 QB(n+1)노드(QB(n+1))에 충전된 고전위전압(Vdd)을 저전위전압(Vss)으로 방전시킨다.
또한, 풀업 트랜지스터(T6)는 Q(n+1)노드(Q(n+1))에 충전된 고전위전압(Vdd)에 의해 턴-온 되어 더미펄스(Vout(n+1)) 출력단자로 클럭신호(Clk)에 대응되는 더미펄스(Vout(n+1))를 출력시킨다.
다음, 제2트랜지스터(T2)에 리셋신호(Rst)가 입력되면 제2트랜지스터(T2)는 턴-온 되어 Q(n+1)노드(Q(n+1))에 충전된 고전위전압(Vdd)을 저전위전압(Vss)으로 방전시킨다.
다음, 제5트랜지스터(T5)에 스타트신호(Vst)가 입력되면 제5트랜지스터(T5)는 턴-온되어 QB(n+1)노드(QB(n+1))에 고전위전압(Vdd)이 충전된다.
이와 같이, 제2 및 제5트랜지스터(T2, T5)에 순차로 출력되는 리셋신호(Rst) 및 스타트신호(Vst)가 각각 입력됨에 따라, Q(n+1)노드(Q(n+1))에서의 방전구간과 QB(n+1)노드(QB(n+1))에서의 충전구간이 서로 중첩되지 않게 된다.
또한, 제5트랜지스터(T5)에 스타트신호(Vst)가 입력되면 풀다운 트랜지스터(T7)는 QB(n+1)노드(QB(n+1))에 충전된 고전위전압(Vdd)에 의해 턴-온 되어 더미펄스(Vout(n+1)) 출력단자로 저전위전압(Vss)을 출력한다.
또한, 제3트랜지스터(T3)는 QB(n+1)노드(QB(n+1))에 충전된 고전위전압(Vdd)에 의해 턴-온 되어 Q(n+1)노드(Q(n+1))의 전압을 저전위전압(Vss)으로 유지시킨다.
이에 따라, 본 발명의 실시예에 따른 게이트구동부는 Q(n+1)노드(Q(n+1))의 방전구간과 QB(n+1)노드(QB(n+1))의 충전구간을 다르게 함으로써, QB(n+1)노드(QB(n+1))에서 전압 충전시 Q(n+1)노드(Q(n+1))에서 아직 방전되지 않은 전압으로 인한 간섭을 받지 않게 됨으로써, QB(n+1)노드(QB(n+1))에서의 전압 충전능력 저하를 방지할 수 있다.
도 6은 본 발명의 실시예에 따른 표시장치를 도시한 도면이다.
이하, 도 3, 도 4 및 도 6을 참조하여 본 발명의 실시예에 따른 표시장치를 설명하겠다.
본 발명의 실시예에 따른 표시장치는 서로 교차하는 게이트배선(GL) 및 데이터배선(DL)과, 게이트배선(GL) 및 데이터배선(DL)과 연결되는 화소(P)를 포함하는 표시패널(100)과, 데이터배선(DL)과 연결되는 데이터구동부(300)와, 게이트배선(GL)과 연결되는 게이트구동부(200)와, 데이터구동부(300) 및 게이트구동부(200)를 제어하는 타이밍 콘트롤러(400)를 포함한다.
구체적으로, 타이밍컨트롤러(400)는 외부로부터 입력되는 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 게이트구동부(200)의 동작 타이밍을 제어하는 게이트제어신호(GCS)와 데이터구동부(300)의 동작 타이밍을 제어하는 데이터제어신호(DCS)를 생성하여, 게이트제어신호(GCS) 및 데이터제어신호(DCS)를 게이트구동부(200) 및 데이터구동부(300)로 각각 출력한다.
또한, 타이밍컨트롤러(400)는 외부로부터 입력된 영상데이터(Data)를 데이터구동부(300)로 출력한다.
게이트구동부(200)는 제1 내지 제n스테이지와, 더미스테이지를 포함한다.
이 때, 제1 내지 제n스테이지는 스타트신호(Vst)에 의해 순차적으로 제1 내지 제n(n은 2이상의 정수)게이트펄스(Vout1~Vout(n))를 게이트배선(GL)에 각각 출력하고, 더미스테이지는 n게이트펄스(Vout(n)))를 입력 받아 Q(n+1)노드(Q(n+1))를 충전한 후 클럭신호(Clk)에 동기되는 더미펄스(Vout(n+1))를 출력하고 리셋신호(Rst)를 입력 받아 Q(n+1)노드(Q(n+1))를 방전한다.
또한, 제n스테이지는 이전단 스테이지의 게이트펄스를 입력 받아 Q(n)노드(Q(n))를 충전하고, 더미펄스(Vout(n+1))를 입력 받아 Q(n)노드(Q(n))를 방전한다.
또한, 제1 내지 제n스테이지는 리셋신호(Rst)를 입력 받아 QB1노드 내지 QB(n)노드(QB1~QB(n))를 각각 충전한다.
또한, 더미스테이지는 스타트신호(Vst)를 입력 받아 QB(n+1)노드(QB(n+1))를 충전한다.
이에 따라, 더미스테이지는 리셋신호(Rst)를 입력 받아 Q(n+1)노드(Q(n+1))에 충전된 전압을 방전하고, 리셋신호(Rst)가 출력된 이후 순차적으로 출력되는 스타트신호(Vst)에 의해 QB(n+1)노드(QB(n+1))에 전압을 충전함으로써, Q(n+1)노드(Q(n+1))에서의 방전구간과 QB(n+1)노드(QB(n+1))에서의 충전구간이 서로 중첩되지 않게 된다.
즉, QB(n+1)노드(QB(n+1))에서 전압 충전시 Q(n+1)노드(Q(n+1))에서 아직 방전되지 않은 전압으로 인한 간섭을 받지 않게 됨으로써, QB(n+1)노드(QB(n+1))에는 충분한 전압이 충전된다.
또한, 더미스테이지는 Q(n+1)노드(Q(n+1))를 충방전시키는 Q(n+1)노드 충방전부와, QB(n+1)노드(QB(n+1))를 충방전시키는 QB(n+1)노드 충방전부와, 더미펄스(Vout(n+1))를 출력하는 풀업 트랜지스터(T6)와, 저전위전압(Vss)을 출력하는 풀다운 트랜지스터(T7)를 포함한다.
이에 따라, 본 발명의 실시예에 따른 표시장치는 더미스테이지의 QB(n+1)노드 QB(n+1)의 전압에 대응하여 스위칭되는 트랜지스터들의 게이트전극에 포지티브 바이어스 스트레스(PBTS)가 쌓여 트랜지스터들이 열화되더라도, Q(n+1)노드(Q(n+1))에 충전된 고전위전압(Vdd)을 리셋신호(Rst)를 통해 방전시킴으로써 QB(n+1)노드(QB(n+1))에서의 전압 충전능력 저하를 방지할 수 있다.
한편, 도면에는 게이트구동부(200)는 집적회로 형태로 표시패널의 외부기판에 실장되는 것으로 도시하였지만, 표시패널(100)의 표시영역에 형성되는 박막트랜지스터 공정과 함께 표시패널(100)의 비표시영역에 형성될 수도 있다.
또한, 게이트구동부(200)는 표시패널(100)의 좌측 또는 우측에서만 배치되어 한 쪽 방향으로만 게이트펄스를 공급하거나, 표시패널(100)의 좌측 및 우측 모두에 배치되어 양쪽 방향으로 게이트펄스를 공급할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
Vst : 스타트신호
Rst : 리셋신호
Clk : 클럭신호
T1~T5 : 제1 내지 제5트랜지스터
T6, T7 : 풀업 트랜지스터, 풀다운 트랜지스터

Claims (11)

  1. 스타트신호에 의해 순차적으로 제1 내지 제n(n은 2이상의 정수)게이트펄스를 각각 출력하는 제1 내지 제n스테이지; 및
    상기 제n게이트펄스를 입력 받아 Q(n+1)노드를 충전한 후 클럭신호에 동기되는 더미펄스를 출력하고, 리셋신호를 입력 받아 상기 Q(n+1)노드를 방전하는 더미스테이지를 포함하고,
    상기 제1 내지 제n스테이지는 상기 리셋신호를 입력 받아 QB1노드 내지 QB(n)노드를 각각 충전하는 게이트구동부.
  2. 제 1 항에 있어서,
    상기 더미스테이지는 상기 스타트신호를 입력 받아 QB(n+1)노드를 충전하는 게이트구동부.
  3. 제 2 항에 있어서,
    상기 제n스테이지는 이전단 스테이지의 게이트펄스를 입력 받아 Q(n)노드를 충전하고, 상기 더미펄스를 입력 받아 Q(n)노드를 방전하는 게이트구동부.
  4. 제 3 항에 있어서,
    상기 더미스테이지는
    상기 Q(n+1)노드를 충방전시키는 Q(n+1)노드 충방전부;
    상기 QB(n+1)노드를 충방전시키는 QB(n+1)노드 충방전부;
    상기 더미펄스를 출력하는 풀업 트랜지스터; 및
    저전위전압을 출력하는 풀다운 트랜지스터
    를 포함하는 게이트구동부.
  5. 제 4 항에 있어서,
    상기 Q(n+1)노드 충방전부는
    게이트전극이 상기 제n게이트펄스 출력단자에 연결되고 제1전극이 고전위전압 단자에 연결되고 제2전극이 상기 Q(n+1)노드에 연결되는 제1트랜지스터;
    게이트전극이 리셋신호 배선에 연결되고 제1전극이 상기 Q(n+1)노드에 연결되고 제2전극이 저전위전압 단자에 연결되는 제2트랜지스터; 및
    게이트전극이 상기 QB(n+1)노드에 연결되고 제1전극이 상기 Q(n+1)노드에 연결되고 제2전극이 상기 저전위전압 단자에 연결되는 제3트랜지스터를 포함하는 게이트구동부.
  6. 제 5 항에 있어서,
    상기 QB(n+1)노드 충방전부는
    게이트전극이 상기 Q(n+1)노드에 연결되고 제1전극이 상기 QB(n+1)노드에 연결되고 제2전극이 상기 저전위전압 단자에 연결되는 제4트랜지스터; 및
    게이트전극이 스타트신호 배선에 연결되고 제1전극이 상기 고전위전압 단자에 연결되고 제2전극이 상기 QB(n+1)노드에 연결되는 제5트랜지스터를 포함하는 게이트구동부.
  7. 제 6 항에 있어서,
    상기 풀업 트랜지스터는 게이트전극이 상기 Q(n+1)노드에 연결되고 제1전극이 클럭신호 배선에 연결되고 제2전극이 더미펄스 출력단자에 연결되고,
    상기 풀다운 트랜지스터는 게이트전극이 상기 QB(n+1)노드에 연결되고 제1전극이 상기 더미펄스 출력단자에 연결되고 제2전극이 상기 저전위전압 단자에 연결되는 게이트구동부.
  8. 서로 교차하는 게이트배선 및 데이터배선을 포함하는 표시패널;
    상기 데이터배선과 연결되는 데이터구동부;
    상기 게이트배선과 연결되며 스타트신호에 의해 순차적으로 제1 내지 제n(n은 2이상의 정수)게이트펄스를 상기 게이트배선에 각각 출력하는 제1 내지 제n스테이지와, 상기 제n게이트펄스를 입력 받아 Q(n+1)노드를 충전한 후 클럭신호에 동기되는 더미펄스를 출력하고, 리셋신호를 입력 받아 상기 Q(n+1)노드를 방전하는 더미스테이지를 포함하고, 상기 제1 내지 제n스테이지는 상기 리셋신호를 입력 받아 QB1노드 내지 QB(n)노드를 각각 충전하는 게이트구동부; 및
    상기 데이터구동부 및 게이트구동부를 제어하는 타이밍 콘트롤러
    를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 더미스테이지는 상기 스타트신호를 입력 받아 QB(n+1)노드를 충전하는 표시장치.
  10. 제 9 항에 있어서,
    상기 제n스테이지는 이전단 스테이지의 게이트펄스를 입력 받아 Q(n)노드를 충전하고, 상기 더미펄스를 입력 받아 Q(n)노드를 방전하는 표시장치.
  11. 제 10 항에 있어서,
    상기 더미스테이지는
    상기 Q(n+1)노드를 충방전시키는 Q(n+1)노드 충방전부;
    상기 QB(n+1)노드를 충방전시키는 QB(n+1)노드 충방전부;
    상기 더미펄스를 출력하는 풀업 트랜지스터; 및
    저전위전압을 출력하는 풀다운 트랜지스터
    를 포함하는 표시장치.
KR1020150114735A 2015-08-13 2015-08-13 게이트구동부 및 이를 포함하는 표시장치 KR102329977B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150114735A KR102329977B1 (ko) 2015-08-13 2015-08-13 게이트구동부 및 이를 포함하는 표시장치
CN201610638714.4A CN106683606B (zh) 2015-08-13 2016-08-05 栅极驱动单元和包括该栅极驱动单元的显示装置
US15/232,618 US10186203B2 (en) 2015-08-13 2016-08-09 Gate driving unit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150114735A KR102329977B1 (ko) 2015-08-13 2015-08-13 게이트구동부 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20170020651A true KR20170020651A (ko) 2017-02-23
KR102329977B1 KR102329977B1 (ko) 2021-11-23

Family

ID=57995977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150114735A KR102329977B1 (ko) 2015-08-13 2015-08-13 게이트구동부 및 이를 포함하는 표시장치

Country Status (3)

Country Link
US (1) US10186203B2 (ko)
KR (1) KR102329977B1 (ko)
CN (1) CN106683606B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107862998B (zh) * 2017-11-09 2020-05-19 深圳市华星光电半导体显示技术有限公司 一种柔性goa显示面板及其制作方法
KR102522804B1 (ko) * 2018-10-12 2023-04-19 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
CN110060639B (zh) 2019-04-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板
CN111369929B (zh) 2020-04-10 2021-07-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
KR20220049102A (ko) * 2020-10-13 2022-04-21 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 표시 시스템
CN113257171A (zh) * 2021-06-17 2021-08-13 北京京东方显示技术有限公司 一种栅极驱动电路、方法、显示面板及时序控制器
KR20230102600A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167668A1 (en) * 2007-12-31 2009-07-02 Hong Jae Kim Shift Register

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853720B1 (ko) * 2002-06-15 2008-08-25 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
KR101752834B1 (ko) * 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
US8604858B2 (en) * 2011-02-22 2013-12-10 Lg Display Co., Ltd. Gate driving circuit
KR101396942B1 (ko) * 2012-03-21 2014-05-19 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
CN102855938B (zh) * 2012-08-31 2015-06-03 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
KR102102910B1 (ko) 2013-11-21 2020-04-21 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167668A1 (en) * 2007-12-31 2009-07-02 Hong Jae Kim Shift Register

Also Published As

Publication number Publication date
CN106683606B (zh) 2020-07-10
US20170047018A1 (en) 2017-02-16
US10186203B2 (en) 2019-01-22
CN106683606A (zh) 2017-05-17
KR102329977B1 (ko) 2021-11-23

Similar Documents

Publication Publication Date Title
KR102329977B1 (ko) 게이트구동부 및 이를 포함하는 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9997112B2 (en) Display device
US9892676B2 (en) Gate driving circuit providing a matched gate driving signal, corresponding driving method, display circuit and display apparatus
US9779684B2 (en) Gate driver on array circuit and display using the same
KR102485454B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US10291224B2 (en) Gate driving circuit, driving method thereof, display panel and display device
US11263988B2 (en) Gate driving circuit and display device using the same
KR20140147998A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20120080008A (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR20160055432A (ko) 유기발광다이오드 표시장치
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20170005299A (ko) 발광제어 구동부 및 이를 포함하는 표시장치
US9252747B2 (en) Stage circuits and scan driver using the same
US20110169723A1 (en) Level Shift Circuit, Liquid Crystal Display Device and Charge Sharing Method
KR101097351B1 (ko) 주사 구동 회로 및 이를 이용한 표시 장치
KR20160053191A (ko) 디스플레이 장치의 게이트 구동부
US9117512B2 (en) Gate shift register and flat panel display using the same
KR102225185B1 (ko) 게이트구동부 및 이를 포함하는 터치표시장치
KR20120091880A (ko) 인버터 및 이를 이용한 유기전계발광 표시장치
KR102402607B1 (ko) 게이트 드라이버 및 이를 이용한 표시장치
KR20160055336A (ko) 스캔 구동부와 이를 포함한 표시장치
KR102294690B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102218386B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant