JP7114461B2

JP7114461B2 - 画素回路、表示パネル、および駆動方法

Info

Publication number: JP7114461B2
Application number: JP2018518977A
Authority: JP
Inventors: イ・ジャン
Original assignee: BOE Technology Group Co Ltd; Ordos Yuansheng Optoelectronics Co Ltd
Current assignee: BOE Technology Group Co Ltd; Ordos Yuansheng Optoelectronics Co Ltd
Priority date: 2017-03-17
Filing date: 2017-12-05
Publication date: 2022-08-08
Anticipated expiration: 2037-12-05
Also published as: WO2018166245A1; EP3596723A1; EP3596723A4; EP3596723B1; KR20180122592A; CN108630141A; US10565932B2; US20190043426A1; CN108630141B; JP2020510225A

Description

関連出願の相互参照
本出願は、２０１７年３月１７日に出願された中国特許出願２０１７１０１６１０４７.Ｘ号の優先権を主張するものであり、この先の出願の開示全体をここに参照のために取り込む。

本発明は、一般に、表示装置の分野に関し、より具体的には、画素回路、表示パネル、および駆動方法に関する。

発光ダイオード（ＬＥＤ）表示装置は、表示分野において幅広い用途を有する。ＬＥＤ表示装置は、一般に、低温ポリシリコン処理によって製造される。処理の不均一のせいで、ＬＥＤ表示装置は、画素ユニットでトランジスタを駆動するためのしきい電圧が不均一となり、その結果、不均一表示をもたらす場合がある。

本発明の一態様は、画素回路を提供する。画素回路は、駆動サブ回路と、補償サブ回路と、データ書込みサブ回路と、データ電圧記憶サブ回路と、を備える。駆動サブ回路は、高圧入力端子に電気的に結合された第１電極と、駆動電流を出力するように構成される第２電極と、を含む。補償サブ回路は、駆動サブ回路の第２電極に電気的に結合された第１端子と、駆動サブ回路のゲート電極に電気的に結合された第２端子と、第３端子と、固定電圧の端子に電気的に結合された第４端子と、制御端子と、を含む。補償サブ回路は、駆動サブ回路のしきい電圧を記憶するとともに、制御端子で受信された補償制御信号に応答して、該補償サブ回路の第４端子を該補償サブ回路の第３端子に電気的に接続し、かつ該補償サブ回路の第１端子を該補償サブ回路の第２端子に電気的に接続するように構成される。データ書込みサブ回路は、第１端子、第２端子および制御端子を含む。データ書込みサブ回路は、該データ書込みサブ回路の制御端子で受信されたデータ書込み制御信号に応答して、該データ書込みサブ回路の第１端子を該データ書込みサブ回路の第２端子に電気的に接続するように構成される。データ電圧記憶サブ回路は、データ書込みサブ回路を介して入力されたデータ電圧を記憶するように構成される。データ電圧記憶サブ回路は、補償サブ回路の第３端子とデータ書込みサブ回路の第２端子に電気的に結合された第１端子と、高圧入力端子に電気的に結合された第２端子と、を含む。

いくつかの実施形態では、データ電圧記憶サブ回路は、データ電圧記憶コンデンサを含む。データ電圧記憶サブ回路の第２端子は、データ電圧記憶コンデンサの第１電極板を含む。データ電圧記憶サブ回路の第１端子は、データ電圧記憶コンデンサの第２電極を含む。

いくつかの実施形態では、補償サブ回路は、補償コンデンサと、第１補償トランジスタと、第２トランジスタと、を含む。補償コンデンサは、第１電極板と第２電極板を含む。第１補償トランジスタは、第１電極と、補償コンデンサの第１電極板に電気的に結合された第２電極と、ゲート電極と、を含む。第２補償トランジスタは、第１電極と、第２電極と、第１補償トランジスタのゲート電極に電気的に結合されたゲート電極と、を含む。補償サブ回路の第１端子は、第２補償トランジスタの第２電極を含む。補償サブ回路の第２端子は、補償コンデンサの第２電極板と第２補償トランジスタの第１電極を含む。補償サブ回路の第３端子は、補償コンデンサの第１電極板を含む。補償サブ回路の第４端子は、第１補償トランジスタの第１電極を含む。補償サブ回路の制御端子は、第１補償トランジスタのゲート電極を含む

いくつかの実施形態では、データ書込みサブ回路は、データ書込みトランジスタを含む。データ書込みサブ回路の第１端子は、データ信号入力端子に電気的に結合されたデータ書込みトランジスタの第１電極を含む。データ書込みサブ回路の第２端子は、データ書込みトランジスタの第２電極を含む。データ書込みサブ回路の制御端子は、データ書込みトランジスタのゲート電極を含む。

いくつかの実施形態では、画素回路は、駆動サブ回路の第２電極に結合され、駆動電流に応答して発光するように構成される発光サブ回路をさらに備える。

いくつかの実施形態では、画素回路は、発光制御サブ回路をさらに備える。発光制御サブ回路は、駆動サブ回路の第２電極に電気的に結合された第１端子と、発光サブ回路の第１端子に電気的に結合された第２端子と、制御端子と、を含む。発光制御サブ回路は、該発光制御サブ回路の制御端子で受信された発光制御信号に応答して、駆動サブ回路の第２電極を該発光サブ回路の第１端子に接続するように構成される。

いくつかの実施形態では、発光制御サブ回路は、発光制御トランジスタを含む。発光制御サブ回路の第１端子は、発光制御トランジスタの第１電極を含む。発光制御サブ回路の第２端子は、発光制御トランジスタの第２電極を含む。発光制御サブ回路の制御端子は、発光制御トランジスタのゲート電極を含む。

いくつかの実施形態では、画素回路は、放電サブ回路をさらに備える。放電サブ回路は、基準電圧入力端子に電気的に結合された第１端子と、発光サブ回路の第１端子に電気的に結合された第２端子と、制御端子と、を含む。放電サブ回路は、該放電サブ回路の制御端子で受信された放電制御信号に応答して、該放電サブ回路の第１端子を該放電サブ回路の第２端子に電気的に接続するように構成される。放電サブ回路の制御端子は、補償サブ回路の制御端子に電気的に結合される。

いくつかの実施形態では、放電サブ回路は、放電トランジスタを含む。放電サブ回路の第１端子は、放電トランジスタの第１電極を含む。放電サブ回路の第２端子は、放電トランジスタの第２電極を含む。放電サブ回路の制御端子は、放電トランジスタのゲート電極を含む。

いくつかの実施形態では、画素回路は、初期化サブ回路をさらに備える。初期化サブ回路は、固定電圧の端子に電気的に結合された第１端子と、補償サブ回路の第３端子に電気的に結合された第２端子と、補償サブ回路の第２端子に電気的に結合された第３端子と、基準電圧入力端子に電気的に結合された第４端子と、制御端子と、を含む。初期化サブ回路は、該初期化サブ回路の制御端子で受信された初期化制御信号に応答して、該初期化サブ回路の第２端子を該初期化サブ回路の第１端子に電気的に接続し、かつ該初期化サブ回路の第３端子を該初期化サブ回路の第４端子に電気的に接続するように構成される。

いくつかの実施形態では、初期化サブ回路は、第１初期化トランジスタと第２初期化トランジスタを含む。初期化サブ回路の第４端子は、第１初期化トランジスタの第１電極を含む。初期化サブ回路の第３端子は、第１初期化トランジスタの第２電極を含む。初期化サブ回路の制御端子は、第１初期化トランジスタのゲート電極を含む。初期化サブ回路の第１端子は、第２初期化トランジスタの第１電極を含む。初期化サブ回路の第２端子は、第２初期化トランジスタの第２電極を含む。第２初期化トランジスタのゲート電極は、第１初期化トランジスタのゲート電極に電気的に結合されている。

いくつかの実施形態では、固定電圧の端子は、基準電圧入力端子を含む。

いくつかの実施形態では、固定電圧の端子は、高圧入力端子を含む。

本発明の別の一態様は、表示パネルを提供する。表示パネルは、複数の画素ユニットと、複数のデータ線と、複数組のゲート線とを備える。複数の画素ユニットは、それぞれ画素回路を含む。複数のデータ線は、データ信号入力端子に電気的に結合された。複数組のゲート線のうちの１組ずつのゲート線は、画素ユニットのうちの１つの画素ユニットの画素回路に結合されており、補償制御ゲート線と、データ書込み制御ゲート線と、初期化制御ゲート線とを含む。補償制御ゲート線は、該画素回路の補償サブ回路の制御端子に電気的に結合された。データ書込み制御ゲート線、該画素回路のデータ書込みサブ回路の制御端子に電気的に結合された。初期化制御ゲート線は、該画素回路の初期化サブ回路の制御端子に電気的に結合されたと。

いくつかの実施形態では、複数組のゲート線のうちの１組ずつのゲート線は、画素回路の発光制御サブ回路の制御端子に電気的に結合された発光制御ゲート線をさらに含む。

本発明の別の一態様は、表示パネルへの駆動方法を提供する。駆動方法は、デューティサイクルの補償段階で、補償制御信号を補償制御ゲート線に供給することと、デューティサイクルのデータ書込み段階で、データ書込み制御信号をデータ書込み制御ゲート線に供給しデータ信号をデータ線に供給することと、発光段階で、駆動サブ回路により生じた駆動電流で発光するように、画素回路の発光サブ回路を制御することと、を含む。

いくつかの実施形態では、画素回路は、発光制御サブ回路を含む。複数組のゲート線のうちの１組ずつのゲート線は、発光制御ゲート線を含む。発光制御サブ回路の制御端子は、発光制御ゲート線に電気的に結合される。駆動方法は、発光段階で、発光制御信号を発光制御ゲート線に供給することをさらに含む。

いくつかの実施形態では、補償段階の前のデューティサイクルの初期化段階で、初期化制御信号を初期化制御ゲート線に供給することをさらに含む。

いくつかの実施形態では、補償段階、データ書込み段階、または発光段階のうちの少なくとも２つの隣接する段階間には、時間間隔が与えられる。

以下の図面は、開示された様々な実施形態による例示的な目的のための単なる例であり、本発明の範囲を限定するものではない。

本発明の様々な実施形態による例示的なサブ回路を含む例示的な画素回路の概略図を示す。本発明の様々な実施形態による例示的な画素回路の概略図を示す。本発明の様々な実施形態による別の例示的な画素回路の概略図を示す。本発明の様々な実施形態による例示的な表示パネルの概略図を示す。本発明の様々な実施形態による異なるゲート線への例示的な配列信号の概略図を示す。本発明の様々な実施形態による例示的な表示パネルへの例示的な駆動方法の概略図を示す。

以下、本発明の例示的な実施形態について図面を参照しながらより具体的に説明する。なお、いくつかの実施形態に係る以下の説明は、例示や説明の目的で提供されたものに過ぎず、本発明を網羅または制限するためのものではない。

本発明の態様および特徴は、添付の図面を参照してさらに詳細に記載される本発明の例示的な実施形態を通じて、当業者によって理解され得る。

本発明は、画素回路を提供する。図１は、本発明の様々な実施形態による例示的なサブ回路を含む例示的な画素回路の概略図を示す。図１に示すように、例示的な画素回路は、初期化サブ回路１００と、駆動サブ回路Ｍ１と、補償サブ回路２００と、データ書込みサブ回路３００と、発光サブ回路４００と、データ電圧記憶サブ回路５００とを含む。ここで説明されるサブ回路の各々は、１つ以上の電子部品、例えば１つ以上のトランジスタを含む。例えば、駆動サブ回路は、図１に示すように、駆動トランジスタを含む。本開示において、駆動サブ回路は、１つ以上の他の適切な構造を含め、図１に示される駆動トランジスタに限定されていない。

駆動サブ回路Ｍ１は、第１電極が高圧入力端子ＤＤに電気的に結合され、第２電極が発光サブ回路４００を発光させるように駆動電流を出力して構成される。

補償サブ回路２００の第１端子は、駆動サブ回路Ｍ１の第２電極に電気的に結合される。補償サブ回路２００の第２端子は、駆動サブ回路Ｍ１のゲート電極に電気的に結合される。補償サブ回路２００の第３端子は、データ電圧記憶サブ回路５００の第１端子に電気的に結合される。補償サブ回路２００の第４端子は、固定電圧の端子ＦＩＸに電気的に結合される。補償サブ回路２００の制御端子で受信された補償制御信号に応答して、補償サブ回路２００の第１端子が補償サブ回路２００の第２端子に電気的に接続されることで、駆動サブ回路Ｍ１の第２電極およびゲート電極が電気的に接続され、駆動サブ回路Ｍ１のしきい電圧Ｖｔｈが補償サブ回路２００に記憶される。さらに、補償サブ回路２００の制御端しで受信された補償制御信号に応答して、補償サブ回路２００の第４端子は、補償サブ回路２００の第３端子に電気的に接続される。補償サブ回路２００の第４端子が固定電圧の端子ＦＩＸに電気的に結合されるため、補償サブ回路２００の第３端子と補償サブ回路２００の第４端子を電気的に接続するのは、補償サブ回路２００の第３端子で固定電圧の端子ＦＩＸから入力された固定電圧に保持された電圧を引き起こすことができる。

ここで、「電気的に接続する」、「電気的に接続し」、「電気的に接続され」などの用語は、電気信号経路を立てることを指す。したがって、端末、ノード、ポート、電極、または同様のもの（「回路点」と総称される）が他の回路ポイントに電気的に接続されるのは、一方の回路点で受信された信号を他方の回路点に転送できるように、この両方の回路点間に電気信号経路を立てることを指す。

補償サブ回路２００には、補償サブ回路２００の制御端子で受信された補償制御信号に応答して、２つの導電性経路が形成される。第１導電性経路は、補償サブ回路２００の第１端子と補償サブ回路２００の第２端子との間に形成される。第２導電性経路は、補償サブ回路２００の第３端子と補償サブ回路２００の第４端子との間に形成される。この２つの導電性経路の間には、導電的結合が存在していない。

さらに、本開示では、補償制御信号の種類は、補償サブ回路２００における、例えば薄膜トランジスタなどのトランジスタの種類に応じて適宜選択することができる。例えば、補償サブ回路２００におけるトランジスタがｐ型トランジスタとなると、補償制御信号は低レベル信号となり得る。補償サブ回路２００におけるトランジスタがｎ型トランジスタとなると、補償制御信号は高レベル信号となり得る。補償サブ回路２００の制御端子が補償制御信号を受信しないか、または補償制御信号とは異なる信号を受信すると、補償サブ回路２００の第１端子は補償サブ回路２００の第２端子から電気的に切り離され、補償サブ回路２００の第３端子は補償サブ回路２００の第４端子から電気的に切り離される。

データ電圧記憶サブ回路５００の第２端子は、高圧入力端子ＤＤに電気的に結合される。データ書込みサブ回路３００は、第１端子、第２端子、および制御端子を含む。データ電圧記憶サブ回路５００の第１端子はさらに、データ書込みサブ回路３００の第２端子に電気的に結合される。データ電圧記憶サブ回路５００は、データ書込み段階でデータ書込みサブ回路３００を介して入力されたデータ電圧を記憶するように構成される。

発光サブ回路４００は、発光段階で、駆動サブ回路Ｍ１から駆動電流を受けるとともに、駆動電流の駆動下で発光するように構成される。

データ書込みサブ回路３００の第１端子は、データ信号入力端子ＤＡＴＡに電気的に結合される。データ書込みサブ回路３００の第２端子は、データ電圧記憶５００の第１端子に電気的に結合される。データ書込みサブ回路３００の制御端子で受信されたデータ書込み制御信号に応答して、データ書込みサブ回路３００の第１端子３００は、データ書込みサブ回路３００の第２端子に電気的に結合される。

同様に、本開示では、データ書込み制御信号の種類は、データ書込みサブ回路３００におけるトランジスタの種類に応じて適宜選択することができる。データ書込みサブ回路３００におけるトランジスタがｐ型トランジスタとなると、データ書込み制御信号は低レベル信号となり得る。データ書込みサブ回路３００におけるトランジスタがｎ型トランジスタとなると、データ書込み制御信号は高レベル信号となり得る。

本開示に係る画素回路は、データ電圧記憶サブ回路５００が設けられているため、データ電圧を補償サブ回路に記憶しなくてもよい。

いくつかの実施形態では、開示された画素回路の作動ときに、デューティサイクル毎には、少なくとも３つの段階、すなわち、補償段階、データ書込み段階、および発光段階が含まれる。図１に示すように、補償サブ回路２００の制御端子は、補償制御ゲート線Ｇ（Ｎ－１）に電気的に結合されており、データ書込みサブ回路３００の制御端子は、データ書込み制御ゲート線Ｇ（Ｎ）に電気的に結合される。

補償段階では、駆動サブ回路Ｍ１のしきい電圧Ｖｔｈは、補償サブ回路２００に記憶される。さらに、この段階では、補償サブ回路２００の第３端子での電圧が固定電圧の端子からの固定電圧であり、データ電圧が入力されていない。したがって、各デューティサイクルの補償段階において、補償サブ回路２００の第３端子の電圧は、データ電圧の影響を受けることなく、固定電圧の端子ＦＩＸからの安定した固定電圧である。その結果、駆動サブ回路Ｍ１は、補償段階でダイオードとして機能するように素早く安定して構成することができ、駆動サブ回路Ｍ１のしきい電圧Ｖｔｈは、各サブデューティサイクルの補償段階で補償サブ回路２００に記憶することができる。これに対応して、駆動サブ回路Ｍ１のゲート電極に結合された補償サブ回路２００の第２端子での電圧は、（ＶＤＤ＋Ｖｔｈ）とする。

データ書込み段階では、データがデータ電圧記憶サブ回路５００に書込まれ、補償サブ回路２００の第４端子が補償サブ回路２００の第３端子から切り離され、補正サブ回路２００の第１端子が補償サブ回路２００の第２端子から切り離される。データ書込みサブ回路３００と補償サブ回路２００とは直列に結合されている。補償サブ回路２００は、電気エネルギを貯蔵することができ、コンデンサまたはコンデンサと等価な素子を含める。したがって、データ書込み段階において、補償サブ回路２００は、ブートストラップ効果を生成し、その結果、駆動サブ回路Ｍ１のゲート電極に結合された補償サブ回路２００の第２端子での電圧が、（ＶＤＤ＋Ｖｔｈ）から（ＶＤＤ＋Ｖｔｈ）＋（Ｖｄａｔａ－Ｖ０）に変更することができる。ＶＤＤは、高圧入力端子ＤＤを介して入力された高圧信号であり、Ｖｄａｔａは、データ入力端子ＤＡＴＡでのデータ電圧であり、Ｖ０は、固定電圧の端子ＦＩＸから入力された固定電圧である。

発光段階において、発光サブ回路４００の駆動電流は、以下の式にしたがって算出することができる。
Ｉ＝Ｋ＊（Ｖｇｓ－Ｖｔｈ）^２
＝Ｋ＊（Ｖ２－ＶＤＤ－Ｖｔｈ）^２
＝Ｋ＊（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ－Ｖ０－ＶＤＤ－Ｖｔｈ）^２
＝Ｋ＊（Ｖｄａｔａ－Ｖ０）^２式（１）
ただし、Ｋは、材料に関わる定数で、駆動サブ回路Ｍ１のサイズであり、Ｖ２は、補償サブ回路２００の第２端子での電圧であり、Ｖｇｓは、駆動サブ回路Ｍ１のゲート－ソース電圧である。

したがって、発光サブ回路４００の駆動電流は、駆動サブ回路Ｍ１のしきい電圧にかかわらず、データ電圧および固定電圧のみに関連している。その結果、表示輝度には表示パネルの処理の不均一が影響せず、表示輝度の均一性の向上、および表示装置の画質の向上が図られる。

本開示において、固定電圧Ｖ０は限らず、様々な適用シナリオに応じて選択可能である。図２は、本発明の様々な実施形態による例示的な画素回路の概略図を示す。図２に示すように、固定電圧の端子は、基準電圧入力端子ＲＥＦに結合されている。したがって、固定電圧Ｖ０は、基準電圧入力端子ＲＥＦを介して入力される基準電圧Ｖｒｅｆとなる。この場合、駆動電流は、高圧入力端子から入力された電圧の大きさに依存していない。これによって、例えばＩＲドロップのような、画素回路において電流（Ｉ）が流れる配線抵抗（Ｒ）による電圧降下を抑制することができる。

図３は、本発明の様々な実施形態による別の例示的な画素回路の概略図を示す。図３に示すように、固定電圧の端子は、高圧入力端子ＤＤに結合されている。固定電圧Ｖ０は、高圧入力端子ＤＤを介して入力された高電圧ＶＤＤとなる。したがって、駆動電流は、駆動サブ回路Ｍ１のしきい電圧に依存していない。

さらに、本発明の画素ユニットの作動中には、補償段階とデータ書込み段階が別々の段階で行われ、駆動サブ回路Ｍ１のしきい電圧とデータ電圧が補償サブ回路２００とデータ電圧記憶サブ回路５００に別々に記憶されることが可能である。したがって、補償サブ回路２００は、ダイオードとして機能するように駆動サブ回路Ｍ１を構成する場合、異なるデューティサイクルの異なるデータ電圧によって影響を受けないので、駆動サブ回路Ｍ１がダイオードとして機能するように素早く安定して構成されて、補償サブ回路にしきい電圧が書込まれるのを保証できる。その結果、表示画像への処理の非均一に起因した異なるしきい電圧による影響を抑制することができ、画素ユニットが含まれる表示パネルの表示品質を向上させることができる。

表示への改善のために、いくつかの実施形態では、画素回路は、初期化サブ回路１００をさらに含む。図１に示すように、初期化サブ回路１００の第１端子は、固定電圧の端子ＦＩＸに電気的に結合されている。初期化サブ回路１００の第２端子は、補償サブ回路２００の第３端子に電気的に結合されている。初期化サブ回路１００の第３端子は、補償サブ回路２００の第２端子に電気的に結合されている。初期化サブ回路１００の第４の端子は、基準電圧入力端子ＲＥＦに電気的に結合されている。初期化サブ回路１００の制御端子で受信された初期化制御信号に応答して、初期化サブ回路１００は、初期化サブ回路１００の第２端子を初期化サブ回路１００の第１端子に電気的に接続し、初期化サブ回路１００の第３端子に初期化サブ回路１００の第４端子に電気的に接続することができる。

同様に、本開示では、初期化制御信号の種類は、初期化サブ回路１００におけるトランジスタの種類に応じて適宜選択することができる。初期化サブ回路１００におけるトランジスタがｐ型トランジスタとなると、初期化制御信号は低レベル信号となり得る。初期化サブ回路１００におけるトランジスタがｎ型トランジスタとなると、初期化制御信号は高レベル信号となり得る。

それに応じて、初期化段階は、画素回路のデューティサイクルに含まれる。初期化段階では、初期化制御信号が初期化サブ回路１００の制御端子に供給されることで、初期化サブ回路１００の第２端子が初期化サブ回路１００の第１端子に電気的に結合され、初期化サブ回路１００の第３端子が初期化サブ回路１００の第４端子に電気的に結合される。つまり、補償サブ回路２００の第３端子は、固定電圧の端子ＦＩＸに電気的に結合されており、補償サブ回路２００の第２端子は、基準電圧入力端子ＲＥＦに電気的に結合される。これにより、駆動サブ回路Ｍ１のゲート電極での残留電荷を放電させることができ、補償サブ回路２００の第３端子での電圧を安定させることができる。

本開示では、データ電圧記憶サブ回路５００の構造は限らず、様々の適用シナリオに応じて選択することができます。いくつかの実施形態では、図２および図３に示すように、データ電圧記憶サブ回路５００は、データ電圧記憶コンデンサＣ１を含む。データ電圧記憶コンデンサＣ１の第１電極板は、データ電圧記憶サブ回路５００の第２端子としての役割を果たす。つまり、データ電圧記憶コンデンサＣ１の第１電極板は、高圧入力端子ＤＤに電気的に結合される。データ電圧記憶コンデンサＣ１の第２電極板は、データ電圧記憶サブ回路５００の第１端子としての役割を果たす。つまり、データ電圧記憶コンデンサＣ１の第２電極板は、補償サブ回路２００の第３の端子に電気的に結合される。

補償段階において、データ電圧記憶コンデンサＣ１の第２電極板での電圧は、固定電圧の端子ＦＩＸからの固定電圧Ｖ０であり、図２に示される例における基準電圧入力端子ＲＥＦからの基準電圧Ｖｒｅｆ、または図３に示される例における高圧入力端子ＤＤからの高電圧ＶＤＤとなり得る。補償サブ回路２００の第３端子での電圧は、初期化サブ回路１００からの固定電圧Ｖ０である。

データ書込み段階において、データ書込みサブ回路３００を介して入力されたデータ電圧は、データ電圧記憶コンデンサＣ１に記憶される。

本開示では、補償サブ回路２００の構造は限らない。いくつかの実施形態では、図２に示すように、補償サブ回路２００は、補償コンデンサＣ２と、第１補償トランジスタＭ２と、第２補償トランジスタＭ３とを含む。

図２に示すように、補償コンデンサＣ２の第１電極板は、補償サブ回路２００の第３端子としての役割を果たし、補償コンデンサＣ２の第２電極板は、補償サブ回路２００の第２端子としての役割を果たす。

第１補償トランジスタＭ２の第１電極は、補償サブ回路２００の第４端子としての役割を果たす。つまり、第１補償トランジスタＭ２の第１電極は、固定電圧の端子に電気的に結合されている。図２では、固定電圧の端子は基準電圧入力端子ＲＥＦに結合されている。図３では、固定電圧の端子は高電圧入力端子ＤＤに結合されている。第１補償トランジスタＭ２の第２電極は、補償コンデンサＣ２の第１電極板に電気的に結合されている。第１補償トランジスタＭ２のゲート電極は、補償サブ回路２００の制御端子としての役割を果たす。

第２補償トランジスタＭ３の第１電極は、補償サブ回路２００の第２端子としての役割を果たす。つまり、第２補償トランジスタＭ３の第１電極は、駆動サブ回路Ｍ１のゲート電極に電気的に結合されるとともに、補償コンデンサＣ２の第２電極板に電気的に結合される。第２補償トランジスタＭ３の第２電極は、補償サブ回路２００の第１端子としての役割を果たす。つまり、第２補償トランジスタＭ３の第２電極は、駆動トランジスタＭ１の第２電極に電気的に結合される。

第１補償トランジスタＭ２のゲート電極は、第２補償トランジスタＭ３のゲート電極に電気的に結合されている。

第１補償トランジスタＭ２は、第２補償トランジスタと同じ種類を有する。いくつかの実施形態では、第１補償トランジスタＭ２と第２補償トランジスタＭ３とは共にｎ型トランジスタである。いくつかの他の実施形態では、第１補償トランジスタＭ２と第２補償トランジスタＭ３とは共にｐ型トランジスタである。特定の実施形態では、図２および図３に示すように、第１補償トランジスタＭ２と第２補償トランジスタＭ３とは共にｐ型トランジスタであり、第１補償トランジスタＭ２と第２補償トランジスタＭ３とのゲート電極は、共に補償制御ゲート線Ｇ（Ｎ－１）に電気的に結合されており、第１補償トランジスタＭ２と第２補償トランジスタＭ３とは、ゲート電極で受信された低レベル信号に応答してオンにされることができる。

補償段階において、第１補償トランジスタＭ２のゲート電極および第２補償トランジスタＭ３のゲート電極は、補償制御信号を受信してオンにされる。その結果、固定電圧の端子からの固定電圧は、補償コンデンサＣ２の第１電極板に供給される。さらに、駆動サブ回路Ｍ１のゲート電極が駆動サブ回路Ｍ１の第２電極に電気的に結合されることで、駆動サブ回路Ｍ１がダイオードとして機能する。

同様に、本開示では、データ書込みサブ回路３００は限らない。いくつかの実施形態では、図２および図３に示すように、データ書込みサブ回路３００は、データ書込みトランジスタＭ４を含む。データ書込みトランジスタＭ４の第１電極は、データ信号入力端子ＤＡＴＡに電気的に結合されるとともに、データ書込みサブ回路３００の第１端子としての役割を果たす。データ書込みトランジスタＭ４の第２電極は、データ書込みサブ回路３００の第２端子としての役割を果たす。データ書込みトランジスタＭ４のゲート電極は、データ書込みサブ回路３００の制御端子としての役割を果たす。

データ書込み段階において、データ書込み制御信号は、データ書込みトランジスタＭ４のゲート電極に供給される。このように、データ書込みトランジスタＭ４の第１電極および第２電極は、電気的に接続される。したがって、データ信号入力端子ＤＡＴＡを介して入力された信号は、データ電圧記憶コンデンサＣ１に記憶される。さらに、データ電圧記憶コンデンサＣ１と、補償サブ回路２００の補償コンデンサＣ２とは、直列に結合されている。

発光段階において、式（１）によって得られた駆動電流は、発光サブ回路４００を発光させる。

本開示では、初期化サブ回路１００の構造は限らない。いくつかの実施形態では、図２および図３に示すように、初期化サブ回路１００は、第１初期化トランジスタＭ５および第２初期化トランジスタＭ６を含む。

第１初期化トランジスタＭ５の第１電極は、初期化サブ回路１００の第４端子としての役割を果たす。つまり、第１初期化トランジスタＭ５の第１電極は、基準電圧入力端子ＲＥＦに電気的に結合されている。第１初期化トランジスタＭ５の第２電極は、補償サブ回路２００の第２端子に電気的に結合されている。第１初期化トランジスタＭ５のゲート電極は、初期化サブ回路１００の制御端子としての役割を果たす。

第２初期化トランジスタＭ６の第１電極は、初期化サブ回路１００の第１端子としての役割を果たす。つまり、第２初期化トランジスタＭ６の第１電極は、固定電圧の端子に電気的に結合されている。いくつかの実施形態では、図２に示すように、固定電圧の端子は、基準電圧入力端子ＲＥＦを含む。いくつかの他の実施形態では、図３に示すように、固定電圧の端子は、高圧入力端子ＤＤを含む。第２初期化トランジスタＭ６の第２電極は、初期化サブ回路１００の第２端子としての役割を果たす。つまり、第２初期化トランジスタＭ６の第２電極は、補償サブ回路２００の第３端子に電気的に結合されている。第２初期化トランジスタＭ６のゲート電極は、第１初期化トランジスタＭ５のゲート電極に電気的に結合されている。いくつかの実施形態では、図２に示すように、第２初期化トランジスタＭ６のゲート電極と、第１初期化トランジスタＭ５のゲート電極とは、共に初期化制御ゲート線Ｇ（Ｎ－２）に電気的に結合されている。

第１初期化トランジスタＭ５は、第２初期化トランジスタＭ６とは同じ種類となり得る。いくつかの実施形態では、第１初期化トランジスタＭ５と第２初期化トランジスタＭ６とは共にｎ型トランジスタとなり得る。いくつかの他の実施形態では、第１初期化トランジスタＭ５と第２初期化トランジスタＭ６とは共にｐ型トランジスタとなり得る。特定の実施形態では、図２および図３に示すように、第１初期化トランジスタＭ５と第２初期化トランジスタＭ６とは共に両ｐ型トランジスタである。

初期化段階において、初期化制御信号は、第１初期化トランジスタＭ５のゲート電極および第２初期化トランジスタＭ６のゲート電極に供給され、第１初期化トランジスタＭ５および第２初期化トランジスタＭ６がオンにされる。

省エネルギおよび表示への改善のために、いくつかの実施形態では、発光サブ回路４００は、発光段階のみで発光しておく、他の段階で発光しないことが可能である。

さらに、画素回路は、駆動サブ回路Ｍ１と発光サブ回路４００との間に結合された発光制御サブ回路６００を含む。発光制御サブ回路６００の第１端子は、駆動サブ回路Ｍ１の第２電極に電気的に結合されている。発光制御サブ回路６００の第２端子は、発光サブ回路４００の第１端子に電気的に結合されている。発光制御サブ回路６００の制御端子で受信された発光制御信号に応答して、発光制御サブ回路６００は、駆動サブ回路Ｍ１の第２電極を発光サブ回路４００の第１端子に接続する。

発光制御信号は、発光段階のみにおいて発光制御サブ回路６００の制御端子に供給可能である。したがって、駆動電流は、発光段階のみにおいて発光サブ回路400を流れる。

同様に、本開示では、発光制御信号の種類は、発光制御サブ回路６００におけるトランジスタの種類に応じて適宜選択することができる。発光制御サブ回路６００におけるトランジスタがｐ型トランジスタとなると、発光制御信号は低レベル信号となり得る。発光制御サブ回路６００におけるトランジスタがｎ型トランジスタとなると、発光制御信号は高レベル信号となり得る。

本開示では、発光制御サブ回路６００の構造は限らない。いくつかの実施形態では、図２および図３に示すように、発光制御サブ回路は、発光制御トランジスタＭ７を含む。発光制御トランジスタＭ７の第１電極は、発光制御サブ回路６００の第１端子としての役割を果たす。つまり、発光制御トランジスタＭ７の第１電極は、駆動サブ回路Ｍ１の第２電極に電気的に結合されている。発光制御トランジスタＭ７の第２電極は、発光制御サブ回路６００の第２端子としての役割を果たす。つまり、発光制御トランジスタＭ７の第２電極は、発光サブ回路４００の第１端子に電気的に結合されている。発光制御トランジスタＭ７のゲート電極は、発光制御サブ回路６００の制御端子としての役割を果たす。

発光段階において、発光制御信号は、発光制御トランジスタＭ７のゲート電極に供給され、発光制御トランジスタＭ７がオンにされる。そこで、駆動サブ回路Ｍ１の第２電極は、発光サブ回路４００に電気的に結合される。

暗状態での表示への改善のために、いくつかの実施形態では、画素回路は、放電サブ回路７００をさらに含む。放電サブ回路７００の第１端子は、基準電圧入力端子ＲＥＦに電気的に結合されている。放電サブ回路７００の第２端子は、発光サブ回路４００の第１端子に電気的に結合されている。放電サブ回路７００は、放電サブ回路７００の制御端子で受信された放電制御信号に応答して、放電サブ回路７００の第１端子および第２端子を電気的に接続することができる。

同様に、本開示では、放電制御信号の種類は、放電サブ回路７００におけるトランジスタの種類に応じて適宜選択することができる。放電サブ回路７００におけるトランジスタがｐ型トランジスタとなると、放電制御信号は低レベル信号となり得る。放電サブ回路７００におけるトランジスタがｎ型トランジスタとなると、放電制御信号は高レベル信号となり得る。

一般的に、画素回路における発光サブ回路４００は、発光ダイオードを含める。発光ダイオードは、積層構造を有してもよく、その結果、寄生容量が生じる。放電サブ回路７００の第１、第２端子が電気的に接続された後、発光サブ回路４００の第１端子が基準電圧入力端子ＲＥＦに電気的に接続されることで、発光サブ回路４００の第１端子での残留電荷は放電可能となり、暗状態での表示を容易にすることができる。

放電サブ回路７００の制御端子は、補償段階での放電を完了させるように、補償サブ回路２００の制御端子に電気的に結合されることができる。

いくつかの実施形態では、図２および図３に示すように、放電サブ回路７００は放電トランジスタＭ８を含む。放電トランジスタＭ８の第１電極は、放電サブ回路７００の第１端子としての役割を果たす。つまり、放電トランジスタＭ８の第１電極は、基準電圧入力端子ＲＥＦに電気的に結合されている。放電トランジスタＭ８の第２電極は、放電サブ回路７００の第２端子としての役割を果たす。つまり、放電トランジスタＭ８の第２電極は、発光サブ回路４００の第１端子に電気的に結合されている。放電トランジスタＭ８のゲート電極は、放電サブ回路７００の制御端子としての役割を果たす。

補償段階において、放電制御信号は、放電トランジスタＭ８のゲート電極に供給される。放電トランジスタＭ８がオンにされることで、発光サブ回路４００の第１端子は、発光サブ回路４００の第１端子を放電するように、基準電圧入力端子ＲＥＦに電気に接続される。

本発明は、表示パネルをさらに提供する。図４は、本発明の様々な実施形態による例示的な表示パネル４１０の概略図を示す。図４に示すように、表示パネル４１０は、複数の画素ユニット４１１を含む。画素ユニット毎には、画素回路４１２が設けられている。画素回路４１２は、例えば上述した例示的な画素回路のうちの１つのような、本発明による画素回路のいずれかとなり得る。表示パネル４１０は、単独または、１つまたは複数の他の適切な構造との併用で表示装置を形成可能である。表示パネルを含む表示装置は、電子ペーパー、ＯＬＥＤパネル、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲータ、または表示機能を有する他の適切な製品や部品となり得る。

表示パネルは、データ線、および複数組のゲート線、すなわち複数のゲート線組を含める。データ線は、データ信号入力端子に電気的に結合可能である。

ゲート線組の各々は、補償制御ゲート線Ｇ（Ｎ－１）、データ書込み制御ゲート線Ｇ（Ｎ）、および初期化制御ゲート線Ｇ（Ｎ－２）を含める。図１に示すように、補償制御ゲート線Ｇ（Ｎ－１）は、補償サブ回路２００の制御端子に電気的に結合されている。データ書込み制御ゲート線Ｇ（Ｎ）は、データ書込みサブ回路３００の制御端子に電気的に結合されている。初期化制御ゲート線Ｇ（Ｎ－２）は、初期化サブ回路１００の制御端子に電気的に結合されている。

図５は、本発明の様々な実施形態による異なるゲート線への例示的な配列信号の概略図を示す。図５に示すように、１つのデューティサイクルは、初期化段階ｔ１、補償段階ｔ２、データ書込み段階ｔ３、および発光段階ｔ４を含む。

図５に示すように、補償段階ｔ２において、補償制御信号は、補償制御ゲート線Ｇ（Ｎ－１）に供給される。データ書込み段階ｔ３において、データ書込み制御信号は、データ書込みゲート線Ｇ（Ｎ）に供給される。

上記のように、いくつかの実施形態では、画素回路は、発光制御サブ回路６００をさらに含む。したがって、ゲート線組の各々は、発光制御ゲート線Ｅ（Ｎ）をさらに含める。発光制御サブ回路の制御端子は、発光制御ゲート線Ｅ（Ｎ）に電気的に結合可能である。図５に示すように、発光段階ｔ４において、発光制御信号は、発光制御ゲート線Ｅ（Ｎ）に供給される。

いくつかの実施形態では、画素回路も初期化サブ回路１００をさらに含める。これらの実施形態では、ゲート線組の各々は、初期化制御ゲート線Ｇ（Ｎ－２）を含める。図５に示すように、初期化段階ｔ１において、初期化制御信号は、初期化制御ゲート線Ｇ（Ｎ－２）に供給される。

本開示は、表示パネルへの駆動方法をさらに提供する。図６は、本発明の様々な実施形態による例示的な表示パネルへの例示的な駆動方法６１０の概略図を示す。表示パネルは、本開示によるものである。駆動方法は、複数のデューティサイクルを含める。各デューティサイクルは、複数の段階を含める。複数の段階には、補償段階、データ書込み段階、および発光段階が含まれる。以下、駆動方法６１０について説明する。

補償段階ｔ２において、補償制御信号は、補償制御ゲート線に供給される。

データ書込み段階ｔ３において、データ制御信号がデータ書込み制御ゲート線に供給され、データ信号がデータ線に供給されることで、発光サブ回路が発光段階において発光可能である。

発光段階ｔ４において、発光サブ回路は、駆動サブ回路によって生成された駆動電流で制御されて発光する。

いくつかの実施形態では、画素回路は、発光制御サブ回路をさらに含める。これに応じて、発光段階ｔ４において、発光制御信号は、発光制御ゲート線Ｅ（Ｎ）に供給される。

画素回路は、初期化サブ回路１００をさらに含める。これに応じて、複数の段階は、初期化段階ｔ１をさらに含める。初期化段階ｔ１において、初期化制御信号は、初期化制御ゲート線Ｇ（Ｎ－２）に供給される。

現段階を始める前に、すでに前の段階でオンにされたトランジスタをオフにされるのを確保するため、いくつかの実施形態では、１つのデューティサイクルの複数の段階には、少なくとも１つの段階とその段階に隣接する段階との間に、時間間隔を備えた段階が少なくとも１つ与えられる。

図５に示すように、初期化段階ｔ１と補償段階ｔ２との間に時間間隔があり、補償段階ｔ２とデータ書込み段階ｔ３との間に時間間隔があり、データ書込み段階ｔ３と発光段階ｔ４との間に時間間隔がある。

以下、本発明の駆動方法について図２、５および６を参照しながら説明する。

いくつかの実施形態では、図２に示すように、画素回路は、初期化サブ回路１００、補償サブ回路２００、データ書込みサブ回路３００、データ電圧記憶サブ回路５００、放電サブ回路７００、発光制御サブ回路６００、および発光サブ回路４００を含む。表示パネルのゲート線組の各々は、初期化制御ゲート線Ｇ（Ｎ－２）、補償制御ゲート線Ｇ（Ｎ－１）、データ書込み制御ゲート線Ｇ（Ｎ）、および発光制御ゲート線Ｅ（Ｎ）を含める。

初期化サブ回路１００は、第１初期化トランジスタＭ５および第２初期化トランジスタＭ６を含む。第１初期化トランジスタＭ５と第２初期化トランジスタＭ６とは共にｐ型トランジスタである。これに応じて、初期化制御信号は低レベル信号である。補償サブ回路２００は、補償コンデンサＣ２、第１補償トランジスタＭ２、および第２補償トランジスタＭ３を含む。第１補償トランジスタＭ２と第２補償トランジスタＭ３とは共にｐ型トランジスタである。これに応じて、補償制御信号は低レベル信号である。データ電圧記憶サブ回路５００は、データ電圧記憶コンデンサＣ１を含む。データ書込みサブ回路３００は、データ書込みトランジスタＭ４を含む。データ書込みトランジスタＭ４は、ｐ型トランジスタである。これに応じて、データ書込み制御信号は低レベル信号である。発光制御サブ回路６００は、発光制御トランジスタＭ７を含む。発光制御トランジスタＭ７は、ｐ型トランジスタである。これに応じて、発光制御信号は低レベル信号である。放電サブ回路７００は、放電トランジスタＭ８を含む。放電トランジスタＭ８は、ｐ型トランジスタである。これに応じて、放電制御信号は低レベル信号である。

第１初期化トランジスタＭ５のゲート電極と、第２初期化トランジスタＭ６のゲート電極とは、初期化制御ゲート線Ｇ（Ｎ－２）に電気的に結合されている。第１初期化トランジスタＭ５の第１電極は、基準電圧入力端子ＲＥＦに電気的に結合されている。第１初期化トランジスタＭ５の第２電極は、補償コンデンサＣ２の第２電極板に電気的に結合されている。第２初期化トランジスタＭ６の第１電極は、基準電圧入力端子ＲＥＦに電気的に結合されている。第２初期化トランジスタＭ６の第２電極は、補償コンデンサＣ２の第１電極板に電気的に結合されている。

第１補償トランジスタＭ２のゲート電極は、第２補償トランジスタＭ３のゲート電極に電気的に結合されるとともに、放電トランジスタＭ８のゲート電極に電気的に結合されている。第１補償トランジスタＭ２のゲート電極、第２補償トランジスタＭ３のゲート電極、および放電トランジスタＭ８のゲート電極は、補償制御ゲート線Ｇ（Ｎ－１）に電気的に結合されている。図２に示すように、第１補償トランジスタＭ２の第１電極は、基準電圧入力端子ＲＥＦに電気的に結合されている。第１補償トランジスタＭ２の第２電極は、補償コンデンサＣ２の第１電極板に電気的に結合されている。第２補償トランジスタＭ３の第１電極は、補償コンデンサＣ２の第１電極板に電気的に結合されている。第２補償トランジスタＭ３の第２電極は、駆動サブ回路Ｍ１の第２電極に電気的に結合されている。放電トランジスタＭ８の第１電極は、基準電圧入力端子ＲＥＦに電気的に結合されている。放電トランジスタＭ８の第２電極は、発光サブ回路４００の第１端子に電気的に結合されている。

データ書込みトランジスタＭ４の第１電極は、データ信号入力端子ＤＡＴＡに電気的に結合されている。データ書込みトランジスタＭ４の第２電極は、補償コンデンサＣ２の第１電極板に電気的に結合されている。データ書込みトランジスタＭ４のゲート電極は、データ書込み制御ゲート線Ｇ（Ｎ）に電気的に結合されている。

発光制御トランジスタＭ７のゲート電極は、発光制御ゲート線Ｅ（Ｎ）に電気的に結合されている、発光制御トランジスタＭ７の第１電極は、駆動サブ回路Ｍ１の第２電極に電気的に結合されている。発光制御トランジスタＭ７の第２電極は、発光サブ回路４００の第１端子に電気的に結合されている。

画素回路では、発光サブ回路４００は、発光ダイオードとなり、発光サブ回路の第２端子は、低圧信号入力端子ＳＳに電気的に結合される。高レベル信号は、高圧信号入力端子ＤＤを介して供給可能である。低レベル信号は、低圧信号入力端子ＳＳを介して供給可能である。

初期化段階ｔ１において、低レベル初期化制御信号は初期化制御ゲート線Ｇ（Ｎ－２）に供給され、第１初期化トランジスタＭ５および第２初期化トランジスタＭ６はオンにされる一方、他のトランジスタはオフにされる。さらに、基準電圧入力端子ＲＥＦから入力された基準電圧は、補償コンデンサＣ２および駆動サブ回路Ｍ１のゲート電極を初期化されるように、補償コンデンサＣ２の第１、第２電極板に伝送される。

補償段階ｔ２において、低レベル補償制御信号は補償制御ゲート線Ｇ（Ｎ－１）に供給され、第1補償トランジスタＭ２および第２補償トランジスタＭ３はオンにされ、第１補償トランジスタＭ２は補償コンデンサＣ２の第１電極板での電圧を基準電圧に保持する。これによって、駆動サブ回路Ｍ１がダイオードとして機能するように素早く安定して構成されて、補償コンデンサＣ２に駆動サブ回路Ｍ１のしきい電圧Ｖｔｈが書込まれることができる。補償段階ｔ２において、放電トランジスタＭ８がオンにされ、発光サブ回路４００の第１端子が基準電圧入力端子ＲＥＦに接続されることで、発光サブ回路４００の第１端子が放電される。

データ書込み段階ｔ３において、低レベルのデータ書込み制御信号はデータ書込み制御ゲート線Ｇ（Ｎ）に供給され、データ書込みトランジスタＭ４はオンにされ、データ線からのデータ信号はデータ信号入力端子ＤＡＴＡからデータ電圧記憶コンデンサＣ１に伝送される。

発光位相ｔ４において、低レベルの発光制御信号が発光制御ゲート線Ｅ（Ｎ）に供給され、発光制御トランジスタＭ７がオンにされることで、駆動サブ回路Ｍ１で生成された駆動電流によって発光サブ回路４００を発光させる。

本発明は、画素回路、表示パネル、および表示パネルを駆動する方法を提供する。画素回路は、駆動サブ回路、補償サブ回路、データ書込みサブ回路、発光サブ回路、およびデータ電圧記憶サブ回路を含める。補償サブ回路の制御端子で受信された補償制御信号に応答して、補償サブ回路の第１端子が補償サブ回路の第２端子に電気的に接続されることで、駆動サブ回路の第２電極と駆動サブ回路のゲート電極とが電気的に接続され、駆動サブ回路のしきい電圧が補償サブ回路に記憶される。さらに、補償サブ回路の制御端子で受信された補償制御信号に応答して、補償サブ回路の第４端子は補償サブ回路の第３端子に電気的に接続される。データ電圧記憶サブ回路は、データ書込み段階においてデータ書込みサブ回路を介して入力されたデータ電圧を記憶するように構成される。発光サブ回路は、駆動電流の駆動下で発光するように構成される。画素回路は、補償段階において結合されているダイオードを素早く形成し、表示パネルの発光への処理の非均一による影響を抑制することができる。

本発明の実施形態について前述した説明は、例示または説明するためのものである。前述した説明は、本発明を網羅すること、または、詳細な形態や例示的実施例に限定することを意図していない。従って、前述した説明は、限定ではなく例示とみなされるべきである。当業者であれば、様々な変形や変更が行えることは明らかであろう。実施形態は、技術を説明する目的で提供されたものであり、実際的または意図的な適用に応じて様々な変更が可能である。本発明の範囲は、添付した特許請求の範囲によって定義されることが意図されており、ここで使用されるすべての用語は特に説明しない限り、それらの最も広くで合理的な意味を表す。従って、「発明」、「本発明」などのような用語は、必ずしも請求の範囲を特定の実施形態に限定するものではない。本発明の実施形態に関する記載は、特に限定する意味ではなく、そのような限定も推測されるべきではない。また、これらの請求項は、名詞または構成要素が続く「第１」、「第２」などを使用する場合がある。数を特定しない限り、そのような用語は、名称と理解されるべき、構成要素の数量を制限するように解釈されるものではない。上記した利点および効果のいずれかは、すべての実施形態に適用されるかあるいは適用されない場合がある。当業者であれば、本発明の範囲から逸脱することなしに、前述した実施形態に様々な変更を行うことができるのが好ましい。また、本開示における構成要素または部品は、クレームされているかどうかに関係なく、公衆に献呈されたとはいえない。

Ｍ１駆動サブ回路
１００初期化サブ回路
２００補償サブ回路
３００データ書込みサブ回路
４００発光サブ回路
５００データ電圧記憶サブ回路
６００発光制御サブ回路
７００放電サブ回路

Claims

駆動サブ回路と、補償サブ回路と、データ書込みサブ回路と、データ電圧記憶サブ回路と、を備える画素回路であって、
前記駆動サブ回路は、高圧入力端子に電気的に結合された第１電極と、駆動電流を出力するように構成される第２電極と、を含み、
前記補償サブ回路は、
前記駆動サブ回路の前記第２電極に電気的に結合された第１端子と、
前記駆動サブ回路のゲート電極に電気的に結合された第２端子と、
第３端子と、
固定電圧の端子に電気的に結合された第４端子と、
制御端子と、を含んでおり、
前記駆動サブ回路のしきい電圧を記憶するとともに、前記制御端子で受信された補償制御信号に応答して、該補償サブ回路の前記第４端子を該補償サブ回路の前記第３端子に電気的に接続し、かつ該補償サブ回路の前記第１端子を該補償サブ回路の前記第２端子に電気的に接続するように構成され、
前記データ書込みサブ回路は、第１端子、第２端子および制御端子を含んでおり、該データ書込みサブ回路の前記制御端子で受信されたデータ書込み制御信号に応答して、該データ書込みサブ回路の前記第１端子を該データ書込みサブ回路の前記第２端子に電気的に接続するように構成され、
前記データ電圧記憶サブ回路は、前記データ書込みサブ回路を介して入力されたデータ電圧を記憶するように構成されており、
前記補償サブ回路の前記第３端子と前記データ書込みサブ回路の前記第２端子に電気的に結合された第１端子と、
前記高圧入力端子に電気的に結合された第２端子と、を含み、
前記画素回路は、放電サブ回路と初期化サブ回路とをさらに備え、
前記放電サブ回路は、基準電圧入力端子に電気的に結合された第１端子と、発光サブ回路の第１端子に電気的に結合された第２端子と、制御端子と、を含み、
前記放電サブ回路は、該放電サブ回路の前記制御端子で受信された放電制御信号に応答して、該放電サブ回路の前記第１端子を該放電サブ回路の前記第２端子に電気的に接続するように構成され、
前記放電サブ回路の前記制御端子は、前記補償サブ回路の前記制御端子に電気的に結合され、
前記初期化サブ回路は、前記固定電圧の端子に電気的に結合された第１端子と、前記補償サブ回路の前記第３端子に電気的に結合された第２端子と、前記補償サブ回路の前記第２端子に電気的に結合された第３端子と、前記基準電圧入力端子に電気的に結合された第４端子と、制御端子と、を含み、
前記初期化サブ回路は、該初期化サブ回路の前記制御端子で受信された初期化制御信号に応答して、該初期化サブ回路の前記第２端子を該初期化サブ回路の前記第１端子に電気的に接続し、かつ該初期化サブ回路の前記第３端子を該初期化サブ回路の前記第４端子に電気的に接続するように構成され、
前記固定電圧の端子は、前記基準電圧入力端子であり、
前記初期化サブ回路は、第１初期化トランジスタと、第２初期化トランジスタとを含み、前記放電サブ回路は、放電トランジスタを含み、前記補償サブ回路は、第１補償トランジスタを含み、前記第１初期化トランジスタの第１電極、前記第２初期化トランジスタの第１電極、前記第１補償トランジスタの第１電極、および前記放電トランジスタの第１電極は、すべて前記基準電圧入力端子に接続される
画素回路。
前記データ電圧記憶サブ回路は、データ電圧記憶コンデンサを含み、
前記データ電圧記憶サブ回路の前記第２端子は、前記データ電圧記憶コンデンサの第１電極板を含み、
前記データ電圧記憶サブ回路の前記第１端子は、前記データ電圧記憶コンデンサの第２電極を含む
請求項１に記載の画素回路。
前記補償サブ回路は、補償コンデンサと、第２補償トランジスタと、をさらに含み、
前記補償コンデンサは、第１電極板と第２電極板を含み、
前記第１補償トランジスタは、前記第１電極と、前記補償コンデンサの前記第１電極板に電気的に結合された第２電極と、ゲート電極と、を含み、
前記第２補償トランジスタは、第１電極と、第２電極と、前記第１補償トランジスタの前記ゲート電極に電気的に結合されたゲート電極と、を含み、
前記補償サブ回路の前記第１端子は、前記第２補償トランジスタの前記第２電極を含み、
前記補償サブ回路の前記第２端子は、前記補償コンデンサの前記第２電極板と前記第２補償トランジスタの前記第１電極を含み、
前記補償サブ回路の前記第３端子は、前記補償コンデンサの前記第１電極板を含み、
前記補償サブ回路の前記第４端子は、前記第１補償トランジスタの前記第１電極を含み、
前記補償サブ回路の前記制御端子は、前記第１補償トランジスタの前記ゲート電極を含む
請求項１に記載の画素回路。
前記データ書込みサブ回路は、データ書込みトランジスタを含み、
前記データ書込みサブ回路の前記第１端子は、データ信号入力端子に電気的に結合された前記データ書込みトランジスタの第１電極を含み、
前記データ書込みサブ回路の前記第２端子は、前記データ書込みトランジスタの第２電極を含み、
前記データ書込みサブ回路の前記制御端子は、前記データ書込みトランジスタのゲート電極を含む
請求項１に記載の画素回路。
前記発光サブ回路は、前記駆動サブ回路の前記第２電極に結合され、前記駆動電流に応答して発光するように構成される
請求項１～４のいずれか一項に記載の画素回路。
前記駆動サブ回路の前記第２電極に電気的に結合された第１端子と、前記発光サブ回路の第１端子に電気的に結合された第２端子と、制御端子と、を含む発光制御サブ回路をさらに備え、
前記発光制御サブ回路は、該発光制御サブ回路の前記制御端子で受信された発光制御信号に応答して、前記駆動サブ回路の前記第２電極を該発光サブ回路の前記第１端子に接続するように構成される
請求項５に記載の画素回路。
前記発光制御サブ回路は、発光制御トランジスタを含み、
前記発光制御サブ回路の前記第１端子は、前記発光制御トランジスタの第１電極を含み、
前記発光制御サブ回路の前記第２端子は、前記発光制御トランジスタの第２電極を含み、
前記発光制御サブ回路の前記制御端子は、前記発光制御トランジスタのゲート電極を含む
請求項６に記載の画素回路。
前記放電サブ回路の前記第１端子は、前記放電トランジスタの前記第１電極を含み、
前記放電サブ回路の前記第２端子は、前記放電トランジスタの第２電極を含み、
前記放電サブ回路の前記制御端子は、前記放電トランジスタのゲート電極を含む
請求項１に記載の画素回路。
前記初期化サブ回路の前記第４端子は、前記第１初期化トランジスタの前記第１電極を含み、
前記初期化サブ回路の前記第３端子は、前記第１初期化トランジスタの第２電極を含み、
前記初期化サブ回路の前記制御端子は、前記第１初期化トランジスタのゲート電極を含み、
前記初期化サブ回路の前記第１端子は、前記第２初期化トランジスタの前記第１電極を含み、
前記初期化サブ回路の前記第２端子は、前記第２初期化トランジスタの第２電極を含み、
前記第２初期化トランジスタのゲート電極は、前記第１初期化トランジスタの前記ゲート電極に電気的に結合されている
請求項１に記載の画素回路。
それぞれが請求項１～４のいずれか一項に記載の画素回路を含む複数の画素ユニットと、
データ信号入力端子に電気的に結合された複数のデータ線と、
複数組のゲート線と、を備え、
前記複数組のゲート線のうちの１組ずつのゲート線は、前記複数の画素ユニットのうちの１つの画素ユニットの前記画素回路に結合されており、
該画素回路の前記補償サブ回路の前記制御端子に電気的に結合された補償制御ゲート線と、
該画素回路の前記データ書込みサブ回路の前記制御端子に電気的に結合されたデータ書込み制御ゲート線と、
該画素回路の前記初期化サブ回路の制御端子に電気的に結合された初期化制御ゲート線と、を含む
表示パネル。
前記複数組のゲート線のうちの１組ずつのゲート線は、前記画素回路の発光制御サブ回路の制御端子に電気的に結合された発光制御ゲート線をさらに含む
請求項１０に記載の表示パネル。
請求項１０に記載の表示パネルへの駆動方法であって、
デューティサイクルの補償段階で、補償制御信号を前記補償制御ゲート線に供給することと、
前記デューティサイクルのデータ書込み段階で、データ書込み制御信号を前記データ書込み制御ゲート線に供給しデータ信号を前記データ線に供給することと、
発光段階で、前記駆動サブ回路により生じた前記駆動電流で発光するように、前記画素回路の発光サブ回路を制御することと、を含む
駆動方法。
前記画素回路は、発光制御サブ回路を含み、
前記複数組のゲート線のうちの１組ずつのゲート線は、発光制御ゲート線を含み、
前記発光制御サブ回路の制御端子は、前記発光制御ゲート線に電気的に結合され、
前記駆動方法は、
前記発光段階で、発光制御信号を前記発光制御ゲート線に供給することをさらに含む
請求項１２に記載の駆動方法。
前記補償段階の前の前記デューティサイクルの初期化段階で、初期化制御信号を初期化制御ゲート線に供給することをさらに含む
請求項１２に記載の駆動方法。
前記補償段階、前記データ書込み段階、または前記発光段階のうちの少なくとも２つの隣接する段階間には、時間間隔が与えられる
請求項１２に記載の駆動方法。