CN111564141A - 补偿电路及其补偿方法、像素电路以及显示装置 - Google Patents
补偿电路及其补偿方法、像素电路以及显示装置 Download PDFInfo
- Publication number
- CN111564141A CN111564141A CN202010541565.6A CN202010541565A CN111564141A CN 111564141 A CN111564141 A CN 111564141A CN 202010541565 A CN202010541565 A CN 202010541565A CN 111564141 A CN111564141 A CN 111564141A
- Authority
- CN
- China
- Prior art keywords
- module
- switch module
- transistor
- electrode
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明涉及一种补偿电路及其补偿方法、像素电路以及显示装置。该补偿电路包括电荷存储模块、驱动模块、第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块以及第六开关模块。其中,驱动模块在与第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块、第六开关模块以及电荷存储模块的共同作用下,能通过第六开关模块向工作端提供驱动电流。本申请所提供上述实施例的补偿电路,其能够减小或避免由于电路中不同驱动模块(比如驱动晶体管)的阈值电压不均一以及电源线上IR降带来的不利影响,向工作端提供更加稳定的驱动电流。
Description
技术领域
本发明属于显示技术领域,尤其涉及一种补偿电路及其补偿方法、像素电路以及显示装置。
背景技术
主动矩阵有机发光二极体(Active-matrix organic light emitting diode,缩写为AMOLED)显示设备是一种自发光显示设备。与传统液晶显示器相比,AMOLED显示设备具有更宽的视角、更高的刷新率和更薄的尺寸,AMOLED技术逐渐成为下一代显示技术。AMOLED显示设备中,其显示基板中的像素电路可包括多个子像素结构(比如2T1C、4T2C等)。然而,在实际产品中,显示基板中各薄膜晶体管结构(Thin Film Transistor,TFT)的阈值电压存在差异,且在产品使用一段时间后TFT的阈值电压会出现漂移等现象,而且由于受电源线上IR降的影响,显示设备的基板上不同位置处各子像素电路中所输入的电压不同,这些都会对AMOLED显示设备造成不利影响,比如导致显示设备的显示效果不均一等。
发明内容
本发明提供补偿电路及其补偿方法、像素电路以及显示装置,以解决相关技术中的不足。
根据本发明实施例,提供一种补偿电路,其包括电荷存储模块、驱动模块、第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块以及第六开关模块;
所述电荷存储模块的第一端、第二端分别与第一节点、第二节点电连接;
所述驱动模块的第一端、第二端、第三端分别与第二节点、第三节点、第四节点电连接;
所述第一开关模块的第一端用于与第一开关控制信号端电连接,所述第一开关模块的第二端、第三端分别与第二节点、第四节点电连接;
所述第二开关模块的第一端、第二端分别用于与第二开关控制信号端、数据信号端电连接,所述第二开关模块的第三端与第三节点电连接;
所述第三开关模块的第一端、第二端分别用于与第一开关控制信号端、初始信号端电连接,所述第三开关模块的第三端与第一节点电连接;
所述第四开关模块的第一端、第二端分别用于与第四开关控制信号端第一电压端电连接,所述第四开关模块的第三端与第一节点电连接;
所述第五开关模块的第一端、第二端分别用于与第三开关控制信号端、第一电压端电连接,所述第五开关的第三端与第三节点电连接;
所述第六开关模块的第一端用于与第三开关控制信号端电连接,所述第六开关模块的第二端与第四节点电连接,所述第六开关模块的第三端与工作端电连接。
在一些实施例中,所述电荷存储模块包括电容;
所述电容的第一极、第二极,分别作为所述电荷存储模块的第一端和第二端。
在一些实施例中,所述驱动模块包括第七晶体管;
所述第七晶体管的控制极、第一极、第二极,分别作为所述驱动模块的第一端、第二端、第三端。
在一些实施例中,所述第一开关模块包括第一晶体管,所述第一晶体管的控制极、第一极、第二极,分别作为所述第一开关模块的第一端、第二端、第三端;
所述第二开关模块包括第二晶体管,所述第二晶体管的控制极、第一极、第二极,分别作为所述第二开关模块的第一端、第二端、第三端;
所述第三开关模块包括第三晶体管,所述第三晶体管的控制极、第一极、第二极,分别作为所述第三开关模块的第一端、第二端、第三端;
所述第四开关模块包括第四晶体管,所述第四晶体管的控制极、第一极、第二极,分别作为所述第四开关模块的第一端、第二端、第三端;
所述第五开关模块包括第五晶体管,所述第五晶体管的控制极、第一极、第二极,分别作为所述第五开关模块的第一端、第二端、第三端;
所述第六开关模块包括第六晶体管,所述第六晶体管的控制极、第一极、第二极,分别作为所述第六开关模块的第一端、第二端、第三端。
在一些实施例中,所述晶体管均为薄膜晶体管,每一所述晶体管的控制极为所述薄膜晶体管的栅极;
所述晶体管的第一极为所述薄膜晶体管的源极,所述晶体管的第二极为所述薄膜晶体管的漏极。
在一些实施例中,所述晶体管均为薄膜晶体管,每一所述晶体管的控制极为所述薄膜晶体管的栅极;所述晶体管的第一极为所述薄膜晶体管的漏极,所述晶体管的第二极为所述薄膜晶体管的源极。
根据本发明实施例,还提供一种像素电路,包括位于工作端的发光模块及如上所述的补偿电路,所述发光模块的第一端与第六开关模块的第三端电连接,所述发光模块的第二端与第二电压端电连接。
在一些实施例中,所述发光模块包括有机发光二极管;所述有机发光二极管的阳极、阴极分别作为所述发光模块的第一端、第二端。
根据本发明实施例,还提供一种显示装置,所述显示装置包括如上所述的像素电路。
根据本发明实施例,还提供一种补偿电路的补偿方法,应用于如上所述的补偿电路,所述电路补偿方法包括:
第一阶段,所述第一开关模块、所述第三开关模块、所述第五开关模块、所述第六开关模块以及所述驱动模块导通,所述第二开关模块、所述第四开关模块关闭;所述第三开关模块将所述初始化信号端的初始电压传输至第一节点;
第二阶段,所述第一开关模块、所述第三开关模块及所述驱动模块继续保持导通状态,所述第四开关模块继续保持关闭状态,所述第二开关模块导通,所述第五开关模块和第六开关模块关闭;所述数据信号端所输入的数据电压输送至第二节点,直至所述第二节点的电压与所述数据信号端传输的信号数据之间的差值为所述驱动模块的阈值电压时截止;
第三阶段,第一开关模块、第二开关模块、第三开关模块、第五开关模块以及第六开关模块关闭,第四开关模块和驱动模块导通;所述第一电压端所输入的第一电压通过第四开关模块传输至第一节点,以通过电荷存储模块调节与所述驱动模块的第一端电连接的第二节点的电压;
第四阶段,所述第一开关模块、第二开关模块、第三开关模块及第四开关模块关闭,所述第五开关模块、第六开关模块及所述驱动模块导通;所述第一电压端所输入的第一电压通过第五开关模块传输至驱动模块的第二端,所述驱动模块输出的驱动电流通过第六开关模块的第三端输出至工作端。
根据上述实施例,本申请提供的补偿电路,其驱动模块在与第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块、第六开关模块以及电荷存储模块的共同作用下,能够减小或避免由于电路中不同驱动模块(比如驱动晶体管)的阈值电压不均一以及电源线上IR降带来的不利影响,通过第六开关模块向工作端提供更加稳定的驱动电流。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
图1是根据本申请实施例示出的一种像素电路的模块图;
图2是本申请实施例示出的一种像素电路图;
图3是图2所示的像素电路的一个时序图;
图4是图2所示像素电路在第一阶段的工作状态图;
图5是图2所示像素电路在第二阶段的工作状态图;
图6是图2所示像素电路在第三阶段的工作状态图;
图7是图2所示像素电路在第四阶段的工作状态图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是根据本发明实施例示出的一种像素电路的模块图。请参照图1,该像素电路包括补偿电路和与该补偿电路电连接的发光模块9。该补偿电路包括电荷存储模块8、驱动模块7、第一开关模块1、第二开关模块2、第三开关模块3、第四开关模块4、第五开关模块5、第六开关模块6。其中,
电荷存储模块8的第一端、第二端分别与第一节点N1、第二节点N2电连接。
驱动模块7的第一端、第二端、第三端分别与第二节点N2、第三节点N3、第四节点N4电连接。
第一开关模块1的第一端用于与第一开关控制信号端S1电连接,第一开关模块1的第二端、第三端分别与第二节点N2、第四节点N4电连接。
第二开关模块2的第一端、第二端分别用于与第二开关控制信号端S3、数据信号端VData电连接,第二开关模块2的第三端与第三节点N3电连接。
第三开关模块3的第一端、第二端分别用于与第一开关控制信号端S1、初始信号端Vr电连接,第三开关模块3的第三端与第一节点N1电连接。
第四开关模块4的第一端、第二端分别用于与第四开关控制信号端S4、第一电压端VDD电连接,第四开关模块4的第三端与第一节点电连接。
第五开关模块5的第一端、第二端分别用于与第三开关控制信号端S2、第一电压端VDD电连接,第五开关5的第三端与第三节点N3电连接。
第六开关模块6的第一端用于与第三开关控制信号端S2电连接,第六开关模块6的第二端与第四节点电连接,第六开关模块6的第三端与发光模块9的第一端电连接。
发光模块9的第二端与第二电压端电连接。该发光模块作为补偿电路的工作端与补偿电路的电流输出端(即第六开关模块6的第三端)电连接。
发光模块包括有机发光二极管。有机发光二极管的阳极、阴极分别作为发光模块的第一端、第二端。
本申请提供的上述像素电路及补偿电路,驱动模块在与第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块、第六开关模块以及电荷存储模块的共同作用下,能够减小或避免由于电路中不同驱动模块(比如驱动晶体管)的阈值电压不均一(即不同驱动模块的阈值电压存在差异)以及电源线上IR降带来的不利影响,并通过第六开关模块向工作端提供更加稳定的驱动电流。
需要说明的是,上述补偿电路还可以应用于其他电路中,比如应用于电化学领域具有电极的电路中。相应地,该补偿电路的电流输出端连接电路中的电极,以向电极提供更加稳定的工作电流。
本申请还提供一种显示装置,该显示装置包括上述的像素电路。
图2是本申请实施例示出的一种像素电路图。请参考图2,在一些实施例中,电荷存储模块8包括电容Cst。该电容Cst的第一极、第二极,分别作为电荷存储模块8的第一端和第二端。
进一步的,驱动模块7包括第七晶体管TD。该第七晶体管TD的控制极、第一极、第二极,分别作为驱动模块7的第一端、第二端、第三端。
进一步的,第一开关模块1包括第一晶体管T1。第一晶体管T1的控制极、第一极、第二极,分别作为第一开关模块1的第一端、第二端、第三端。
进一步的,第二开关模块2包括第二晶体管T2。第二晶体管T2的控制极、第一极、第二极,分别作为第二开关模块2的第一端、第二端、第三端。
进一步的,第三开关模块3包括第三晶体管T3。第三晶体管T3的控制极、第一极、第二极,分别作为第三开关模块3的第一端、第二端、第三端。
进一步的,第四开关模块4包括第四晶体管T4。第四晶体管T4的控制极、第一极、第二极,分别作为第四开关模块4的第一端、第二端、第三端。
进一步的,第五开关模块5包括第五晶体管Ts。第五晶体管Ts的控制极、第一极、第二极,分别作为第五开关模块5的第一端、第二端、第三端。
进一步的,第六开关模块6包括第六晶体管Tsl。第六晶体管Tsl的控制极、第一极、第二极,分别作为第六开关模块6的第一端、第二端、第三端。
在一些实施例中,上述各晶体管均为薄膜晶体管,每一晶体管的控制极为薄膜晶体管的栅极。可选的,在一些实施例中,晶体管的第一极为薄膜晶体管的源极,晶体管的第二极为薄膜晶体管的漏极。当然,在另一些实施例中,晶体管的第一极为薄膜晶体管的漏极,晶体管的第二极为薄膜晶体管的源极。晶体管的第一极及第二极可根据具体应用环境进行设置,本申请对此不做限定。
该实施例中,该像素电路为7T1C结构,电路较为简单,相对于具有更多晶体管的像素电路而言,其结构较为简单,具有功耗低,运行速度快等优势。
本申请还提供一种补偿电路的补偿方法,可应用于上述补偿电路。请参照图1,该补偿电路的补偿方法包括如下工作阶段:
第一阶段,第一开关模块1、第三开关模块3、第五开关模块5、第六开关模块6以及驱动模块7导通,第二开关模块2、第四开关模块4关闭。第三开关模块3将初始化信号端Vr的初始电压传输至第一节点N1。
第二阶段,第一开关模块1、第三开关模块3及驱动模块7继续保持导通状态,第四开关模块4继续保持关闭状态,第二开关模块2导通,第五开关模块5和第六开关模块6关闭。数据信号端VData所输入的数据电压Vdata输送至第二节点N2,直至第二节点N2的电压与数据信号端传输的信号数据Vdata之间的差值为驱动模块7的阈值电压时截止。
第三阶段,第一开关模块1、第二开关模块2、第三开关模块3、第五开关模块5以及第六开关模块6关闭,第四开关模块4和驱动模块7导通。第一电压端VDD所输入的第一电压Vdd通过第四开关模块4传输至第一节点N1,以通过电荷存储模块8调节与驱动模块7的第一端电连接的第二节点N2的电压。
其中,第一电压端VDD的第一电压Vdd可以为电源电压。在一些实施例中,该电压可为直流高电平信号。
第四阶段,第一开关模块1、第二开关模块2、第三开关模块3及第四开关模块4关闭,第五开关模块5、第六开关模块6及驱动模块7导通。第一电压端VDD所输入的第一电压Vdd通过第五开关模块5传输至驱动模块的第二端,驱动模块输出的驱动电流Id通过第六开关模块6的第三端输出至工作端。第六开关模块6的设置,避免在此阶段之前像素电路出现漏电的问题。
下面参照图2所示的像素电路,图3所示的时序图以及图4至图7所示的各工作阶段的工作状态图,对本申请实施例提供的上述补偿电路的补偿方法具体描述。其中,以上述各晶体管均为P型晶体管,各晶体管在各自控制极的电平信号为低时导通,反之则断开。各晶体管的控制极为栅极,第一极为源极,第二极为漏极。为了便于查看,图4至图7中添加叉号的晶体管为断开状态,其余则为导通状态。该补偿方法具体如下:
第一阶段:初始化阶段
第一开关控制信号端S1及第三开关控制信号端S2为低电平,第二开关控制信号端S3及第四开关控制信号端S4为高电平。第一晶体管T1、第三晶体管T3、第五晶体管Ts、第六晶体管Ts1以及第七晶体管TD导通,第二晶体管T2、第四晶体管T4关闭。第三晶体管T3将初始化信号线Vr的初始电压传输至第一节点N1,同时将第一电容Cst的容量初始化。
第二阶段:数据写入及补偿阶段
第一开关控制信号端S1继续为低电平,第二开关控制信号端S3为低电平,第三开关控制信号端S2和第四开关控制信号端S4为高电平。第一晶体管T1、第三晶体管T3及第七晶体管TD继续保持导通状态,第四晶体管T4继续保持关闭状态,第二晶体管T2导通,第五晶体管Ts和第六晶体管Ts1关闭。该阶段第七晶体管TD在第一晶体管T1的作用下,呈二极管连接状态。数据信号线VData所输入的数据电压Vdata依次通过第二晶体管T2以及第七晶体管TD的第一极向第二节点N2传输,直至第二节点N2的电压数据信号线传输的信号数据Vdata之间的差值为第七晶体管TD的阈值电压Vth时截止。数据信号线VData输入的数据电压Vdata至第二节点N2的过程中,第七晶体管TD逐渐放电,直至该第七晶体管TD的栅源电压Vgs等于其阈值电压Vth时截止,从而对第七晶体管TD的阈值电压进行补偿。相应地,Vgs=Vth。
在薄膜晶体管器件中,栅源电压等于栅极电压Vg减去源极电压Vs。即:
Vgs=Vg-Vs 公式(1)。
可得,对第七晶体管TD进行补偿后,第二节点N2的电压等于第七晶体管TD的栅极电压Vg,该栅极电压Vg为Vdata+Vt h。
第三阶段:调节阶段
第一开关控制信号端S1、第二开关控制信号端S3及第三开关控制信号端S2为高电平,第四开关控制信号端S4为低电平。第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管Ts以及第六晶体管Ts1关闭,第四晶体管T4和第七晶体管TD导通;第一电压端VDD所输入的第一电压Vdd通过第四晶体管T4传输至第一节点N1,由于电容的自举效应,可通过电容Cst调节与第七晶体管TD的第一端电连接的第二节点N2的电压。相应地,该阶段第一节点N1电压的电压变为Vdd。第一节点N1的电压变化量为Vdd-Vr,由电容的自举效应可得,第二节点N2的电压及第七晶体管TD的栅极电压Vg为如下公式(2):
Vg=Vdata+Vth-Vr+Vdd 公式(2)。
第四阶段:工作阶段
第三开关控制信号端S2为低电平。第一开关控制信号端S1、第二开关控制信号端S3及第四开关控制信号端S4为高电平。第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4关闭,第五晶体管Ts、第六晶体管Ts1及第七晶体管TD导通;第一电压端VDD所输入的第一电压Vdd通过第五晶体管Ts传输至第七晶体管TD的第二端,驱动模块输出的驱动电流Id通过第六晶体管Ts1的第三端输出至工作端。相应地,该阶段第七晶体管TD的源极电压Vs为Vdd,即:
Vs=Vdd 公式(3);
根据第七晶体管T7的电流公式:
Id=1/2*k(Vgs-Vth)2 公式(4);
其中,Id表示漏极电流,k=μ*Cox*W/L。其中,μ表示载流子迁移率,Cox表示氧化物电容,W表示器件沟道宽,L表示器件沟道长。
将上述公式(1)、公式(2)以及公式(3)带入公式(4)中,可得到第七晶体管TD的漏极电流公式(5):
Id=1/2k(Vdata-Vr)2 (5)
根据公式(5)可以看出,该第七晶体管TD的漏极电流(即补偿电路所输出的驱动电流)与第七晶体管TD的阈值电压Vth及电源电压Vdd无关。该补偿电路可用于补偿不同驱动晶体管的阈值电压不均一的问题以及由于受电源线上IR降的影响而使得不同位置处第一电压Vdd不一致的问题,以向工作端(比如有机发光二极管)输出更加稳定的驱动电流,从而提高具有该补偿电路的显示装置的显示效果。
发明人(们)通过大量试验及仿真计算得出,采用上述补偿电路对像素电路进行补偿,在晶体管的阈值电压漂移量在1V以内时,其电流变化在百分之十以内,相较于现有在同等条件下,电流变化达到百分之二十以上的像素电路(比如2T1C电路)而言,在该补偿电路的补偿下,具有该补偿电路的像素电路的其发光元件的工作电流更加稳定,进而提高显示装置显示效果的均一性。
在本发明中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。术语“多个”、“若干”指两个或两个以上,除非另有明确的限定。
本领域技术人员在考虑说明书及实践这里公开的公开后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (10)
1.一种补偿电路,其特征在于,包括电荷存储模块(8)、驱动模块(7)、第一开关模块(1)、第二开关模块(2)、第三开关模块(3)、第四开关模块(4)、第五开关模块(5)以及第六开关模块(6);
所述电荷存储模块(8)的第一端、第二端分别与第一节点(N1)、第二节点(N2)电连接;
所述驱动模块(7)的第一端、第二端、第三端分别与第二节点(N2)、第三节点(N3)、第四节点(N4)电连接;
所述第一开关模块(1)的第一端用于与第一开关控制信号端(S1)电连接,所述第一开关模块(1)的第二端、第三端分别与第二节点(N2)、第四节点(N4)电连接;
所述第二开关模块(2)的第一端、第二端分别用于与第二开关控制信号端(S3)、数据信号端(VData)电连接,所述第二开关模块(2)的第三端与第三节点(N3)电连接;
所述第三开关模块(3)的第一端、第二端分别用于与第一开关控制信号端(S1)、初始信号端(Vr)电连接,所述第三开关模块(3)的第三端与第一节点(N1)电连接;
所述第四开关模块(4)的第一端、第二端分别用于与第四开关控制信号端(S4)、第一电压端(VDD)电连接,所述第四开关模块(4)的第三端与第一节点电连接;
所述第五开关模块(5)的第一端、第二端分别用于与第三开关控制信号端(S2)、第一电压端(VDD)电连接,所述第五开关(5)的第三端与第三节点(N3)电连接;
所述第六开关模块(6)的第一端用于与第三开关控制信号端(S2)电连接,所述第六开关模块(6)的第二端与第四节点电连接,所述第六开关模块(6)的第三端与工作端电连接。
2.如权利要求1所述的补偿电路,其特征在于,所述电荷存储模块(8)包括电容(Cst);
所述电容(Cst)的第一极、第二极,分别作为所述电荷存储模块(8)的第一端和第二端。
3.如权利要求1所述的补偿电路,其特征在于,所述驱动模块(7)包括第七晶体管(TD);
所述第七晶体管(TD)的控制极、第一极、第二极,分别作为所述驱动模块(7)的第一端、第二端、第三端。
4.如权利要求1所述的补偿电路,其特征在于,所述第一开关模块(1)包括第一晶体管(T1),所述第一晶体管(T1)的控制极、第一极、第二极,分别作为所述第一开关模块(1)的第一端、第二端、第三端;
所述第二开关模块(2)包括第二晶体管(T2),所述第二晶体管(T2)的控制极、第一极、第二极,分别作为所述第二开关模块(2)的第一端、第二端、第三端;
所述第三开关模块(3)包括第三晶体管(T3),所述第三晶体管(T3)的控制极、第一极、第二极,分别作为所述第三开关模块(3)的第一端、第二端、第三端;
所述第四开关模块(4)包括第四晶体管(T4),所述第四晶体管(T4)的控制极、第一极、第二极,分别作为所述第四开关模块(4)的第一端、第二端、第三端;
所述第五开关模块(5)包括第五晶体管(Ts),所述第五晶体管(Ts)的控制极、第一极、第二极,分别作为所述第五开关模块(5)的第一端、第二端、第三端;
所述第六开关模块(6)包括第六晶体管(Tsl),所述第六晶体管(Tsl)的控制极、第一极、第二极,分别作为所述第六开关模块(6)的第一端、第二端、第三端。
5.如权利要求3或4所述的补偿电路,其特征在于,所述晶体管均为薄膜晶体管,每一所述晶体管的控制极为所述薄膜晶体管的栅极;
所述晶体管的第一极为所述薄膜晶体管的源极,所述晶体管的第二极为所述薄膜晶体管的漏极。
6.如图权利要求3或4所述的补偿电路,其特征在于,所述晶体管均为薄膜晶体管,每一所述晶体管的控制极为所述薄膜晶体管的栅极;所述晶体管的第一极为所述薄膜晶体管的漏极,所述晶体管的第二极为所述薄膜晶体管的源极。
7.一种像素电路,其特征在于,包括:位于工作端的发光模块(9)及如权利要求1-6中任一项所述的补偿电路,所述发光模块(9)的第一端与第六开关模块(6)的第三端电连接,所述发光模块(9)的第二端与第二电压端电连接。
8.如权利要求7所述的像素电路,其特征在于,所述发光模块包括有机发光二极管;所述有机发光二极管的阳极、阴极分别作为所述发光模块的第一端、第二端。
9.一种显示装置,其特征在于,所述显示装置包括如权利要求6或7所述的像素电路。
10.一种补偿电路的补偿方法,其特征在于,应用于如权利要求1-5中任一项所述的补偿电路,所述电路补偿方法包括:
第一阶段,所述第一开关模块(1)、所述第三开关模块(3)、所述第五开关模块(5)、所述第六开关模块(6)以及所述驱动模块(7)导通,所述第二开关模块(2)、所述第四开关模块(4)关闭;所述第三开关模块(3)将所述初始化信号端(Vr)的初始电压传输至第一节点(N1);
第二阶段,所述第一开关模块(1)、所述第三开关模块(3)及所述驱动模块(7)继续保持导通状态,所述第四开关模块(4)继续保持关闭状态,所述第二开关模块(2)导通,所述第五开关模块(5)和第六开关模块(6)关闭;所述数据信号端(VData)所输入的数据电压(Vdata)输送至第二节点(N2),直至所述第二节点(N2)的电压与所述数据信号端传输的信号数据(Vdata)之间的差值为所述驱动模块(7)的阈值电压时截止;
第三阶段,第一开关模块(1)、第二开关模块(2)、第三开关模块(3)、第五开关模块(5)以及第六开关模块(6)关闭,第四开关模块(4)和驱动模块(7)导通;所述第一电压端(VDD)所输入的第一电压(Vdd)通过第四开关模块(4)传输至第一节点(N1),以通过电荷存储模块(8)调节与所述驱动模块(7)的第一端电连接的第二节点(N2)的电压;
第四阶段,所述第一开关模块(1)、第二开关模块(2)、第三开关模块(3)及第四开关模块(4)关闭,所述第五开关模块(5)、第六开关模块(6)及所述驱动模块(7)导通;所述第一电压端(VDD)所输入的第一电压(Vdd)通过第五开关模块(5)传输至驱动模块的第二端,所述驱动模块输出的驱动电流(Id)通过第六开关模块(6)的第三端输出至工作端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010541565.6A CN111564141A (zh) | 2020-06-15 | 2020-06-15 | 补偿电路及其补偿方法、像素电路以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010541565.6A CN111564141A (zh) | 2020-06-15 | 2020-06-15 | 补偿电路及其补偿方法、像素电路以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111564141A true CN111564141A (zh) | 2020-08-21 |
Family
ID=72072631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010541565.6A Pending CN111564141A (zh) | 2020-06-15 | 2020-06-15 | 补偿电路及其补偿方法、像素电路以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111564141A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103985352A (zh) * | 2014-05-08 | 2014-08-13 | 京东方科技集团股份有限公司 | 补偿像素电路及显示装置 |
CN104575377A (zh) * | 2014-12-22 | 2015-04-29 | 昆山国显光电有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示器 |
CN105185306A (zh) * | 2015-09-18 | 2015-12-23 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板及显示装置 |
CN105575320A (zh) * | 2014-10-15 | 2016-05-11 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路及其驱动方法和有机发光显示器 |
US20160267841A1 (en) * | 2014-06-09 | 2016-09-15 | Boe Technology Group Co., Ltd. | Pixel driving circuit, driving method thereof and display apparatus |
US20170365213A1 (en) * | 2016-06-15 | 2017-12-21 | Apple Inc. | Light-Emitting Diode Display With Reduced Leakage |
CN108492770A (zh) * | 2018-03-27 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种像素补偿电路、其驱动方法及显示面板、显示装置 |
CN108630141A (zh) * | 2017-03-17 | 2018-10-09 | 京东方科技集团股份有限公司 | 像素电路、显示面板及其驱动方法 |
CN110164378A (zh) * | 2019-05-09 | 2019-08-23 | 南华大学 | Amoled像素电路及其驱动方法 |
-
2020
- 2020-06-15 CN CN202010541565.6A patent/CN111564141A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103985352A (zh) * | 2014-05-08 | 2014-08-13 | 京东方科技集团股份有限公司 | 补偿像素电路及显示装置 |
US20160267841A1 (en) * | 2014-06-09 | 2016-09-15 | Boe Technology Group Co., Ltd. | Pixel driving circuit, driving method thereof and display apparatus |
CN105575320A (zh) * | 2014-10-15 | 2016-05-11 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路及其驱动方法和有机发光显示器 |
CN104575377A (zh) * | 2014-12-22 | 2015-04-29 | 昆山国显光电有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示器 |
CN105185306A (zh) * | 2015-09-18 | 2015-12-23 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板及显示装置 |
US20170365213A1 (en) * | 2016-06-15 | 2017-12-21 | Apple Inc. | Light-Emitting Diode Display With Reduced Leakage |
CN108630141A (zh) * | 2017-03-17 | 2018-10-09 | 京东方科技集团股份有限公司 | 像素电路、显示面板及其驱动方法 |
CN108492770A (zh) * | 2018-03-27 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种像素补偿电路、其驱动方法及显示面板、显示装置 |
CN110164378A (zh) * | 2019-05-09 | 2019-08-23 | 南华大学 | Amoled像素电路及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107452331B (zh) | 一种像素电路及其驱动方法、显示装置 | |
US11257427B2 (en) | Pixel circuit and driving method thereof, display substrate and display apparatus | |
US10242625B2 (en) | Pixel driving circuit, pixel driving method and display apparatus | |
EP3156994B1 (en) | Pixel driver circuit, driving method, array substrate, and display device | |
WO2021238470A1 (zh) | 像素电路及其驱动方法、显示面板 | |
US11837169B2 (en) | Pixel circuit, display substrate and display apparatus | |
US9564082B2 (en) | Array substrate, display device and driving method thereof | |
CN111613180A (zh) | Amoled像素补偿驱动电路、方法及显示面板 | |
CN109801592B (zh) | 像素电路及其驱动方法、显示基板 | |
CN109817165B (zh) | 像素驱动电路、像素驱动方法、显示面板和显示装置 | |
US9240141B2 (en) | Pixel unit driving circuit, pixel unit driving method and pixel unit | |
KR20180004369A (ko) | 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 | |
KR20180004370A (ko) | 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 | |
CN109119029B (zh) | 像素电路及其驱动方法、显示装置和电子设备 | |
JP2012230423A (ja) | 画像表示装置 | |
CN110610683B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
CN109166522B (zh) | 像素电路、其驱动方法及显示装置 | |
CN107369412B (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN111754941B (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
CN112951159B (zh) | 像素电路、像素驱动方法、显示基板和显示装置 | |
CN113096602A (zh) | 像素单元、显示面板与电子装置 | |
CN109389937B (zh) | 一种像素电路、显示装置及像素电路的驱动方法 | |
CN108172172B (zh) | 像素驱动电路及具有该像素驱动电路的显示装置 | |
KR20100053233A (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
CN114758612A (zh) | 像素补偿电路、显示面板及像素补偿方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |