CN117809572A - 一种像素驱动电路、驱动方法及显示装置 - Google Patents

Abstract

本申请公开了一种像素驱动电路、驱动方法及显示装置，包括驱动子电路、第一电容、第二电容、第一发光控制子电路、第二发光控制子电路、第三发光控制子电路、发光元件、写入子电路、第一复位子电路，第一发光控制子电路与第一电容的第一端和第二电容的第一端连接，用于在第一发光控制信号的控制下将第一电源端的电压施加至第一电容的第一端和第二电容的第一端；写入子电路与第一电容的第二端电连接，用于在第一栅控制信号的控制下将数据电压端的电压施加至第一电容的第二端；第一复位子电路与第二电容的第二端电连接，用于在第一栅控制信号的控制下将第二电源端的电压施加至第二电容的第二端，第二电容的第二端与驱动子电路的控制端电连接。

Description

一种像素驱动电路、驱动方法及显示装置

技术领域

本申请一般涉及显示技术领域，具体涉及一种像素驱动电路、驱动方法及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED显示装置按照驱动方式的不同可分为PMOLED(Passive MatrixDriving OLED，无源矩阵驱动有机发光二极管)和AMOLED(Active Matrix Driving OLED，有源矩阵驱动有机发光二极管)两种。由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等优点，AMOLED得到了显示技术开发商日益广泛的关注。

由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等优点，AMOLED得到了显示技术开发商日益广泛的关注。然而，在像素电路中，驱动晶体管的迁移率、阈值电压等因素可能使驱动各OLED的驱动电流不一致，进而导致显示面板显示亮度不均匀。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种像素驱动电路、驱动方法及显示装置，可以同时对像素进行阈值补偿和迁移率漂移补偿，保证显示均一性，提高显示效果。

第一方面，本申请提供了一种像素驱动电路，包括驱动子电路、第一电容、第二电容、第一发光控制子电路、第二发光控制子电路、第三发光控制子电路、发光元件、写入子电路、第一复位子电路，其中，

所述驱动子电路用于控制所述发光元件的驱动电流；

所述第一发光控制子电路与所述第一电容的第一端和所述第二电容的第一端连接，用于在第一发光控制信号的控制下将第一电源端的电压施加至所述第一电容的第一端和所述第二电容的第一端；

所述第二发光控制子电路与所述第一发光控制子电路和所述驱动子电路的第一端电连接，用于在第二发光控制信号的控制下导通与断开所述第一发光控制子电路与所述驱动子电路的电连接；

所述第三发光控制子电路与所述驱动子电路的第二端和所述发光元件的第一端连接，用于在第三发光控制信号的控制下导通与断开所述驱动子电路与所述发光元件的电连接，所述发光元件的第二端与第二电源端电连接；

所述写入子电路与所述第一电容的第二端电连接，用于在第一栅控制信号的控制下将数据电压端的电压施加至所述第一电容的第二端；

所述第一复位子电路与所述第二电容的第二端电连接，用于在所述第一栅控制信号的控制下将所述第二电源端的电压施加至所述第二电容的第二端，所述第二电容的第二端与所述驱动子电路的控制端电连接。

可选地，所述驱动子电路包括第一晶体管，所述第一晶体管的控制端与所述第二电容的第二端电连接。

可选地，所述第一发光控制子电路包括第二晶体管，所述第二晶体管的控制端与第一发光控制端电连接，所述第一发光控制端用于提供所述第一发光控制信号，所述第二晶体管的第一端与所述第一电源端电连接，所述第二晶体管的第二端与所述第一电容的第一端、所述第二电容的第一端电连接。

可选地，所述第二发光控制子电路包括第三晶体管，所述第三晶体管的控制端与第二发光控制端电连接，所述第二发光控制端用于提供所述第二发光控制信号，所述第三晶体管的第一端与所述第二晶体管的第二端电连接，所述第三晶体管的第二端与所述第一晶体管的第一端电连接。

可选地，所述第三发光控制子电路包括第四晶体管，所述第四晶体管的控制端与第三发光控制端电连接，所述第三发光控制端用于提供所述第三发光控制信号，所述第四晶体管的第一端与所述第一晶体管的第二端电连接，所述第四晶体管的第二端与所述发光元件的第一端电连接。

可选地，所述写入子电路包括第五晶体管，所述第五晶体管的控制端与第一栅控制端电连接，所述第一栅控制端用于提供所述第一栅控制信号，所述第五晶体管的第一端与所述数据电压端电连接，所述第五晶体管的第二端与所述第一电容的第二端电连接。

可选地，所述第一复位子电路包括第六晶体管，所述第六晶体管的控制端与所述第一栅控制端电连接，所述第六晶体管的第一端与所述第二电源端电连接，所述第六晶体管的第二端与所述第二电容的第二端电连接。

可选地，还包括第二复位子电路，所述第二复位子电路与所述驱动子电路的第二端电连接，用于在第二栅控制信号的控制下将所述第二电源端的电压施加至所述驱动子电路的第二端。

可选地，所述第二复位子电路包括第七晶体管，所述第七晶体管的控制端与所述第二栅控制端电连接，所述第二栅控制端用于提供所述第二栅控制信号，所述第七晶体管的第一端与所述第二电源端电连接，所述第七晶体管的第二端与所述第四晶体管的第一端电连接。

第二方面，本申请提供了一种像素驱动电路的驱动方法，应用于如以上任一所述的像素驱动电路，所述驱动方法包括初始化阶段、补偿阶段、第一数据输入阶段、第二数据输入阶段、发光阶段，其中，

在所述初始化阶段，所述第一发光控制信号在所述第一发光控制信号的控制下将所述第一电源端的电压施加至所述第一电容的第一端和所述第二电容的第一端；所述写入子电路在第一栅控制信号的控制下将数据电压端的电压Vref施加至所述第一电容的第二端；所述第一复位子电路在所述第一栅控制信号的控制下将所述第二电源端的电压施加至所述第二电容的第二端；

在所述补偿阶段，所述第二发光控制子电路在所述第二发光控制信号的控制下导通所述第一电容与所述驱动子电路的电连接，所述第三发光控制子电路在所述第三发光控制信号的控制下导通所述驱动子电路与所述发光元件的电连接；所述第一电容的第一端通过所述第二发光控制子电路、所述驱动子电路、所述第三发光控制子电路放电；

在所述第一数据输入阶段，所述写入子电路在第一栅控制信号的控制下将数据电压端的电压Vdata施加至所述第一电容的第二端；所述第一复位子电路在所述第一栅控制信号的作用下将所述第二电源端的电压施加至所述第二电容的第二端，所述第一电容的第一端和所述第二电容的第二端充电；

在所述第二数据输入阶段，所述写入子电路在第一栅控制信号的控制下继续将数据电压端的电压Vdata施加至所述第一电容的第二端；所述第二发光控制子电路在所述第二发光控制信号的控制下断开所述第一电容与所述驱动子电路的电连接，所述第三发光控制子电路在所述第三发光控制信号的控制下断开所述驱动子电路与所述发光元件的电连接，所述第一电容的第一端停止放电；

在所述发光阶段，所述第一发光控制子电路在第一发光控制信号的控制下、所述第二发光控制子电路在第二发光控制信号的控制下将第一电源端的电压施加至所述驱动子电路，所述第三发光控制子电路在第三发光控制信号的控制下将所述驱动电流施加至所述发光元件。

第三方面，本申请提供了一种显示装置，包括如以上任一所述的像素驱动电路。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请实施例提供的像素驱动电路以及驱动方式，可以同时对作为驱动晶体管的第一晶体管进行阈值补偿和迁移率漂移补偿，在显示面板上各个像素驱动电路在发光阶段中，相同的数据电压VDATA信号时各个像素的驱动电路保持一致，保证了各像素显示亮度的均一性，提高显示效果。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本申请的实施例提供的一种像素驱动电路的结构示意图；

图2为本申请的实施例提供的一种像素驱动电路的连接示意图；

图3为本申请的实施例提供的一种像素驱动电路的驱动方法的时序图；

图4为本申请的实施例提供的一种像素驱动电路在t1阶段内的状态示意图；

图5为本申请的实施例提供的一种像素驱动电路在t2阶段内的状态示意图；

图6为本申请的实施例提供的一种像素驱动电路在t3阶段内的状态示意图；

图7为本申请的实施例提供的一种像素驱动电路在t4阶段内的状态示意图；

图8为本申请的实施例提供的一种像素驱动电路在t5阶段内的状态示意图；

图9为本申请的实施例提供的另一种像素驱动电路的结构示意图；

图10为本申请的实施例提供的另一种像素驱动电路的连接示意图；

图11为本申请的实施例提供的另一种像素驱动电路的驱动方法的时序图；

图12为本申请的实施例提供的另一种像素驱动电路在t1阶段内的状态示意图；

图13为本申请的实施例提供的另一种像素驱动电路在t2阶段内的状态示意图；

图14为本申请的实施例提供的另一种像素驱动电路在t3阶段内的状态示意图；

图15为本申请的实施例提供的另一种像素驱动电路在t4阶段内的状态示意图；

图16为本申请的实施例提供的另一种像素驱动电路在t5阶段内的状态示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

本实施例中的显示面板可以为主动发光型显示面板，例如有机发光二极管(Organic Light Emitting Diode，OLED)显示面板，主动矩阵有机发光二极管(Active-Matrix Organic Light Emitting Diode，AMOLED)显示面板，被动矩阵有机发光二极管(Passive Matrix OLED)显示面板、量子点有机发光二极管(Quantum Dot Light EmittingDiodes，QLED)显示面板等。

发光元件可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的电流驱动型发光器件，在下述各实施例中是以OLED为例进行的说明。需要说明的是，发光元件可以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。

在现有技术中，OLED面板中，每个像素驱动电路都包括一驱动晶体管，驱动有机发光二极管的电流受DTFT的阈值电压Vth和迁移率的直接影响，面板中不同区域的像素中DTFT的阈值电压和迁移率等特性存在差异，因此会导致在相同的数据电压VDATA信号前提下，不同像素的驱动电流有所不同，导致面板的亮度均匀性受到影响，传统设计中阈值电压补偿较为常见，但迁移率补偿较为罕见，这也限制了OLED显示均一性提升潜力。

请详见图1，本申请提供了一种像素驱动电路，包括驱动子电路100、第一电容c1、第二电容c2、第一发光控制子电路200、第二发光控制子电路300、第三发光控制子电路400、发光元件500、写入子电路600、第一复位子电路700，其中，

所述驱动子电路100用于控制所述发光元件500的驱动电流；

所述第一发光控制子电路200与所述第一电容c1的第一端和所述第二电容c2的第一端连接，用于在第一发光控制信号的控制下将第一电源端VDD的电压施加至所述第一电容c1的第一端和所述第二电容c2的第一端；

所述第二发光控制子电路300与所述第一发光控制子电路200和所述驱动子电路100的第一端电连接，用于在第二发光控制信号的控制下导通与断开所述第一发光控制子电路200与所述驱动子电路100的电连接；

所述第三发光控制子电路400与所述驱动子电路100的第二端和所述发光元件500的第一端连接，用于在第三发光控制信号的控制下导通与断开所述驱动子电路100与所述发光元件500的电连接，所述发光元件500的第二端与第二电源端VSS电连接；

所述写入子电路600与所述第一电容c1的第二端电连接，用于在第一栅控制信号的控制下将数据电压端VDATA的电压施加至所述第一电容c1的第二端；

所述第一复位子电路700与所述第二电容c2的第二端电连接，用于在所述第一栅控制信号的控制下将所述第二电源端VSS的电压施加至所述第二电容c2的第二端，所述第二电容c2的第二端与所述驱动子电路100的控制端电连接。

实施例一

在本实施例中，如图2所示，所述驱动子电路100包括第一晶体管M1，所述第一晶体管M1的控制端与所述第二电容c2的第二端电连接。

所述第一发光控制子电路200包括第二晶体管M2，所述第二晶体管M2的控制端与第一发光控制端EM1电连接，所述第一发光控制端EM1用于提供所述第一发光控制信号，所述第二晶体管M2的第一端与所述第一电源端VDD电连接，所述第二晶体管M2的第二端与所述第一电容c1的第一端、所述第二电容c2的第一端电连接。

所述第二发光控制子电路300包括第三晶体管M3，所述第三晶体管M3的控制端与第二发光控制端EM2电连接，所述第二发光控制端EM2用于提供所述第二发光控制信号，所述第三晶体管M3的第一端与所述第二晶体管M2的第二端电连接，所述第三晶体管M3的第二端与所述第一晶体管M1的第一端电连接。

所述第三发光控制子电路400包括第四晶体管M4，所述第四晶体管M4的控制端与第三发光控制端EM3电连接，所述第三发光控制端EM3用于提供所述第三发光控制信号，所述第四晶体管M4的第一端与所述第一晶体管M1的第二端电连接，所述第四晶体管M4的第二端与所述发光元件500的第一端电连接。

所述写入子电路600包括第五晶体管M5，所述第五晶体管M5的控制端与第一栅控制端Gate1电连接，所述第一栅控制端Gate1用于提供所述第一栅控制信号，所述第五晶体管M5的第一端与所述数据电压端VDATA电连接，所述第五晶体管M5的第二端与所述第一电容c1的第二端电连接。

所述第一复位子电路700包括第六晶体管M6，所述第六晶体管M6的控制端与所述第一栅控制端Gate1电连接，所述第六晶体管M6的第一端与所述第二电源端VSS电连接，所述第六晶体管M6的第二端与所述第二电容c2的第二端电连接。

在本申请中，定义所述第一电容c1的第一端和所述第二电容c2的第一端、第三晶体管M3的第二端在第一节点N1处连接，所述第二电容c2的第二端与所述第一晶体管M1的控制端、第六晶体管M6的第一端在第二节点N2处连接，第五晶体管M5的第二端与第一电容c1的第二端在第三节点N3处连接。

需要注意的是，在本申请实施例的说明中，第一节点N1、第二节点N2、第三节点N3并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。

本申请的各个实施例中，晶体管可分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。其中，“控制端”具体是指晶体管的栅极，“第一端”具体是指晶体管的源极，“第二端”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一端”与“第二端”可进行互换，即“第一端”具体是指晶体管的漏极，“第二端”具体是指晶体管的源极。

另外，按照晶体管半导体特性的不同，晶体管可以分为N型晶体管和P型晶体管。其中，在晶体管作为开关晶体管使用时，N型开关晶体管受控于高电平开关控制信号而导通，受控于低电平开关控制信号而关断；P型开关晶体管受控于低电平开关控制信号而导通，受控于高电平开关控制信号而关断。

本申请实施例中以各个晶体管均为P型晶体管为例进行说明。

需要说明的是，在本申请各实施例中，各晶体管的类型以及对应的各开关控制信号，在实现相同的通断控制时，可以采用其他的类型以及不同的开关控制信号，以上仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。

本申请的实施例中的第一电源端VDD例如保持输入直流高电平信号，将该直流高电平称为第一电压；第二电源端VSS例如保持输入直流低电平信号，将该直流低电平称为第二电压，低于第一电压。以下各实施例与此相同，不再赘述。

另外需要说明的是，在本公开的实施例中，有效信号(电平)是指用于开启相应开关元件的信号(电平)，无效信号(电平)是指用于关断相应开关元件的信号(电平)。同理，在本申请其他实施例中，均作此解释。有效电平和无效电平仅代表该信号的电平有2个状态量，不代表全文中有效电平或无效电平具有特定的数值。

如图3所示，本申请提供了一种像素驱动电路的驱动方法，应用于如以上任一所述的像素驱动电路，所述驱动方法包括初始化阶段t1、补偿阶段t2、第一数据输入阶段t3、第二数据输入阶段t4、发光阶段t5，其中，

如图4所示，在所述初始化阶段t1，所述第一发光控制信号在所述第一发光控制信号的控制下将所述第一电源端VDD的电压施加至所述第一电容c1的第一端和所述第二电容c2的第一端；所述写入子电路600在第一栅控制信号的控制下将数据电压端VDATA的电压Vref施加至所述第一电容c1的第二端；所述第一复位子电路700在所述第一栅控制信号的控制下将所述第二电源端VSS的电压施加至所述第二电容c2的第二端。

在该阶段，EM1、Gate、VDATA为低电平，第二晶体管M2、第五晶体管M5、第六晶体管M6导通；EM2和EM3为高电平，第三晶体管M3、第四晶体管M4关断；第一晶体管M1在此阶段导通。

数据电压端VDATA的电压通过第五晶体管M5施加至第三节点N3，在此阶段数据电压端VDATA的电压为Vref，第三节点N3的电压为Vref，第一电源端VDD的电压通过第二晶体管M2施加至第一节点N1，第一电源端VDD的电压为Vdd，第一节点N1的电压为Vdd；第二电源端VSS的电压通过第六晶体管M6施加至第二节点N2，所述第二电源端VSS的电压为Vss，第三节点N3的电压为Vss。

各阶段节点处的电压如下表1所示。

表1

如图5所示，在所述补偿阶段t2，所述第二发光控制子电路300在所述第二发光控制信号的控制下导通所述第一电容c1与所述驱动子电路100的电连接，所述第三发光控制子电路400在所述第三发光控制信号的控制下导通所述驱动子电路100与所述发光元件500的电连接；所述第一电容c1的第一端通过所述第二发光控制子电路300、所述驱动子电路100、所述第三发光控制子电路400放电。

在该阶段内，Gate、VDATA、EM2、EM3为低电平，第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6导通；EM1为高电平，第二晶体管M2关断；第一晶体管M1在此阶段导通。

数据电压端VDATA的电压通过第五晶体管M5施加至第三节点N3，在此阶段数据电压端VDATA的电压为Vref，第三节点N3的电压为Vref；第二电源端VSS的电压通过第六晶体管M6施加至第二节点N2，所述第二电源端VSS的电压为Vss，第三节点N3的电压为Vss；在此阶段内第一晶体管M1、第三晶体管M3、第四晶体管M4均导通，第一节点N1通过M3/M1/M4放电到Vss-Vth，直至第一晶体管M1关断，其中Vth为第一晶体管M1的阈值电压。

如图6所示，在所述第一数据输入阶段t3，所述写入子电路600在第一栅控制信号的控制下将数据电压端VDATA的电压Vdata施加至所述第一电容c1的第二端；所述第一复位子电路700在所述第一栅控制信号的作用下将所述第二电源端VSS的电压施加至所述第二电容c2的第二端，所述第一电容c1的第一端和所述第二电容c2的第二端充电。

在该阶段内，Gate、EM2、EM3为低电平，第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6导通；VDATA、EM1为高电平，第二晶体管M2关断。

数据电压端VDATA的电压通过第五晶体管M5施加至第三节点N3，在此阶段数据电压端VDATA的电压为Vdata，第三节点N3的电压为Vdata；第二电源端VSS的电压通过第六晶体管M6施加至第二节点N2，所述第二电源端VSS的电压为Vss，第三节点N3的电压为Vss；第一节点N1通过第一电容c1和第二电容c2的自举作用电压跳变为V0；其中，

V0＝Vss-Vth+ΔV1；

ΔV1＝C^′(Vdata-Vref)；

式中，c1为第一电容C1的电容量，c2为第二电容C2的电容量。

第一节点N1的电压通过第三晶体管M3施加至第一晶体管M1的第一端，第一晶体管M1的第二端的电压为Vss，在此阶段第一晶体管M1响应于第一节点N1的电压导通后，第一节点N1开始通过M3/M1/M4放电，放电时间为T，放电后第一节点N1的电压为V1；其中，

V1＝Vss-Vth+ΔV1-ΔV2；

式中，ΔV2为第一节点N1在T时间内的放电电压，根据第一晶体管M1的电流特性以及第一电容C1和第二电容C2的放电特性，计算在放电时间为T时的第一节点N1的放电电压，由此获得放电电压ΔV2可以表示为：

式中，C^′为第一电容C1和第二电容C2的结构参数，k为第一晶体管M1的结构参数，以下将进行描述。

如图7所示，在所述第二数据输入阶段t4，所述写入子电路600在第一栅控制信号的控制下继续将数据电压端VDATA的电压Vdata施加至所述第一电容C1的第二端；所述第二发光控制子电路300在所述第二发光控制信号的控制下断开所述第一电容C1与所述驱动子电路100的电连接，所述第三发光控制子电路400在所述第三发光控制信号的控制下断开所述驱动子电路100与所述发光元件500的电连接，所述第一电容C1的第一端和第二电容C2的第一端停止放电。

在该阶段内，Gate为低电平，第五晶体管M5、第六晶体管M6导通；EM1、EM2、EM3为高电平，第二晶体管M2、第三晶体管M3、第四晶体管M4关断。

数据电压端VDATA的电压通过第五晶体管M5施加至第三节点N3，在此阶段数据电压端VDATA的电压为Vdata，第三节点N3的电压为Vdata；第二电源端VSS的电压通过第六晶体管M6施加至第二节点N2，所述第二电源端VSS的电压为Vss，第三节点N3的电压为Vss；在此阶段第一节点N1停止通过T2/T1/T4放电，此时，N1节点的电压为V1。

如图8所示，在所述发光阶段t5，所述第一发光控制子电路200在第一发光控制信号的控制下、所述第二发光控制子电路300在第二发光控制信号的控制下将第一电源端VDD的电压施加至所述驱动子电路100，所述第三发光控制子电路400在第三发光控制信号的控制下将所述驱动电流施加至所述发光元件500。

在该阶段内，EM1、EM2、EM3为低电平，第二晶体管M2、第三晶体管M3、第四晶体管M4导通；Gate为高电平，第五晶体管M5、第六晶体管M6关断。

第一电源端VDD的电压通过第二晶体管M2施加至第一节点N1，第一节点N1的电压为Vdd，第二节点N2由于第二电容C2的自举作用，第二节点N2的电压跳变至V2，其中，

V2＝Vdd-(Vss-Vth+ΔV1-ΔV2)+Vss

＝Vdd+Vth-ΔV1+ΔV2

在此阶段，第一晶体管M1工作处于饱和状态，根据饱和状态电流特性可知，流过第一晶体管M1且用于驱动发光元件500发光的饱和电流Id满足公式：

Id＝1/2*μ*Cox*W/L*(Vgs-Vth)²

＝k/2(VN2-VN1–Vth)²

＝k/2(V2-Vdd–Vth)²

＝k/2(-ΔV1+ΔV2)²

其中，ΔV1＝C^′(Vdata-Vref)；

式中，k为第一晶体管M1的结构参数，Vth为第一晶体管M1的阈值电压，k＝μ*Cox*W/L，μ为电子的迁移速率，Cox为单位面积栅氧化层电容，W/L是第一晶体管M1的宽长比。

由此，在相同结构中此驱动电流相对稳定，驱动电流仅与k、C^′、T相关。从而可以看出发光元件500的工作电流已经不受第一晶体管M1的阈值电压Vth的影响，彻底解决了由于工艺制程以及长时间的操作造成的第一晶体管M1因阈值电压Vth引起的电流变化，从而改善了面板显示的不均性。

另外，本申请实施例中相对于现有技术中的方案，还可以实现迁移率补偿，在本实施例中在第一数据输入阶段和第二数据输入阶段中，第一节点N1的电压总的补偿量为ΔV1-ΔV2，即对像素电路中由于驱动晶体管的迁移率漂移引起的电压消耗进行补偿；在发光阶段，发光元件500的驱动电流与补偿量直接相关，因此，避免了由于迁移率漂移导致的内部损耗对第一晶体管M1电流的影响，从而改善了面板显示的不均匀性。

因此，本申请实施例中通过提供的像素驱动电路以及驱动方式，可以同时对作为驱动晶体管的第一晶体管M1进行阈值补偿和迁移率漂移补偿，在显示面板上各个像素驱动电路在发光阶段中，相同的数据电压VDATA信号时各个像素的驱动电路保持一致，保证了各像素显示亮度的均一性。

实施例二

本实施例在实施一的基础上，如图9和图10所示，所述像素驱动电路还包括第二复位子电路800，所述第二复位子电路800与所述驱动子电路100的第二端电连接，用于在第二栅控制信号的控制下将所述第二电源端VSS的电压施加至所述驱动子电路100的第二端。

其中，所述第二复位子电路800包括第七晶体管M7，所述第七晶体管M7的控制端与所述第二栅控制端Gate2电连接，所述第二栅控制端Gate2用于提供所述第二栅控制信号，所述第七晶体管M7的第一端与所述第二电源端VSS电连接，所述第七晶体管M7的第二端与所述第四晶体管M4的第一端电连接。

本申请实施例中，如图11所示，在对应像素驱动电路的驱动方法中，所述驱动方法包括初始化阶段t1、补偿阶段t2、第一数据输入阶段t3、第二数据输入阶段t4、发光阶段t5，其中，

如图12所示，在所述初始化阶段t1：Gate1/EM1为低电平，M3/M5/M6导通，N1点写入Vdd电压，N2点写入Vss电压，VDATA信号的电压为Vref，N3点写入Vref电压。

如图13所示，在所述补偿阶段t2：EM1/EM2/Gate1/Gate2为低电平，M2/M3/M5/M6/M7导通，N1点电位通过M3/M1/M7放电到Vss-Vth。

需要说明的是，本申请实施例中通过在该阶段内M7导通，通过M7可以对发光元件500以及第一晶体管M1的第二端进行复位，提高发光元件500的使用寿命以及发光效果。

如图14所示，在所述第一数据输入阶段t3：EM1/EM2/Gate1/Gate2低电平，M2/M3/M5/M6/M7导通，同时VDATA信号的电压为Vdata，此时N1点电位通过c1跳变为Vss-Vth+ΔV1，并在时间T内通过M3/M1/M7放电ΔV2。

需要说明的是，本申请实施例中，第一节点通过M3/M1/M7进行放电，M4关断，避免在第一节点经过发光元件进行放电，导致发光元件误发光，还可以避免发光元件电荷积聚，对于提升寿命更有利。

如图15所示，在所述第二数据输入阶段t4：EM2/Gate2为高电平，M3/M7关闭，N1点电位停止放电。此时，N1点电位为Vss-Vth+ΔV1-ΔV2。

如图16所示，在所述发光阶段t5：Gate1为高电平，M5/M6关闭，EM1/EM2/EM3写入低电平，M1产生电流，OLED器件发光。此时，N1点电位为Vdd，N2点通过c2跳变写为Vdd+Vth-ΔV1+ΔV2。

各阶段节点处的电压如下表2所示。

表2

基于与实施例一中相同的第一节点N1、第二节点N2、第三节点N3的电位，本实施例中可以取得与实施例一中同样的阈值补偿和迁移率漂移补偿效果，保证了各像素显示亮度的均一性，提高显示效果。

基于相同的发明构思，本申请提供了一种显示装置，包括如以上任一所述的像素驱动电路。该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

除非另有定义，本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的，不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件，也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式，除非该特征在该另一个实施方式中不适用或是另有说明。

本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括驱动子电路、第一电容、第二电容、第一发光控制子电路、第二发光控制子电路、第三发光控制子电路、发光元件、写入子电路、第一复位子电路，其中，

所述驱动子电路用于控制所述发光元件的驱动电流；

所述第一发光控制子电路与所述第一电容的第一端和所述第二电容的第一端连接，用于在第一发光控制信号的控制下将第一电源端的电压施加至所述第一电容的第一端和所述第二电容的第一端；

所述第二发光控制子电路与所述第一发光控制子电路和所述驱动子电路的第一端电连接，用于在第二发光控制信号的控制下导通与断开所述第一发光控制子电路与所述驱动子电路的电连接；

所述第三发光控制子电路与所述驱动子电路的第二端和所述发光元件的第一端连接，用于在第三发光控制信号的控制下导通与断开所述驱动子电路与所述发光元件的电连接，所述发光元件的第二端与第二电源端电连接；

所述写入子电路与所述第一电容的第二端电连接，用于在第一栅控制信号的控制下将数据电压端的电压施加至所述第一电容的第二端；

所述第一复位子电路与所述第二电容的第二端电连接，用于在所述第一栅控制信号的控制下将所述第二电源端的电压施加至所述第二电容的第二端，所述第二电容的第二端与所述驱动子电路的控制端电连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路包括第一晶体管，所述第一晶体管的控制端与所述第二电容的第二端电连接。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一发光控制子电路包括第二晶体管，所述第二晶体管的控制端与第一发光控制端电连接，所述第一发光控制端用于提供所述第一发光控制信号，所述第二晶体管的第一端与所述第一电源端电连接，所述第二晶体管的第二端与所述第一电容的第一端、所述第二电容的第一端电连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述第二发光控制子电路包括第三晶体管，所述第三晶体管的控制端与第二发光控制端电连接，所述第二发光控制端用于提供所述第二发光控制信号，所述第三晶体管的第一端与所述第二晶体管的第二端电连接，所述第三晶体管的第二端与所述第一晶体管的第一端电连接。

5.根据权利要求2所述的像素驱动电路，其特征在于，所述第三发光控制子电路包括第四晶体管，所述第四晶体管的控制端与第三发光控制端电连接，所述第三发光控制端用于提供所述第三发光控制信号，所述第四晶体管的第一端与所述第一晶体管的第二端电连接，所述第四晶体管的第二端与所述发光元件的第一端电连接。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述写入子电路包括第五晶体管，所述第五晶体管的控制端与第一栅控制端电连接，所述第一栅控制端用于提供所述第一栅控制信号，所述第五晶体管的第一端与所述数据电压端电连接，所述第五晶体管的第二端与所述第一电容的第二端电连接。

7.根据权利要求5所述的像素驱动电路，其特征在于，所述第一复位子电路包括第六晶体管，所述第六晶体管的控制端与所述第一栅控制端电连接，所述第六晶体管的第一端与所述第二电源端电连接，所述第六晶体管的第二端与所述第二电容的第二端电连接。

8.根据权利要求7所述的像素驱动电路，其特征在于，还包括第二复位子电路，所述第二复位子电路与所述驱动子电路的第二端电连接，用于在第二栅控制信号的控制下将所述第二电源端的电压施加至所述驱动子电路的第二端；

其中，所述第二复位子电路包括第七晶体管，所述第七晶体管的控制端与所述第二栅控制端电连接，所述第二栅控制端用于提供所述第二栅控制信号，所述第七晶体管的第一端与所述第二电源端电连接，所述第七晶体管的第二端与所述第四晶体管的第一端电连接。

9.一种像素驱动电路的驱动方法，其特征在于，应用于如权利要求1-8任一所述的像素驱动电路，所述驱动方法包括初始化阶段、补偿阶段、第一数据输入阶段、第二数据输入阶段、发光阶段，其中，

在所述初始化阶段，所述第一发光控制信号在所述第一发光控制信号的控制下将所述第一电源端的电压施加至所述第一电容的第一端和所述第二电容的第一端；所述写入子电路在第一栅控制信号的控制下将数据电压端的电压Vref施加至所述第一电容的第二端；所述第一复位子电路在所述第一栅控制信号的控制下将所述第二电源端的电压施加至所述第二电容的第二端；

在所述补偿阶段，所述第二发光控制子电路在所述第二发光控制信号的控制下导通所述第一电容与所述驱动子电路的电连接，所述第三发光控制子电路在所述第三发光控制信号的控制下导通所述驱动子电路与所述发光元件的电连接；所述第一电容的第一端通过所述第二发光控制子电路、所述驱动子电路、所述第三发光控制子电路放电；

在所述第一数据输入阶段，所述写入子电路在第一栅控制信号的控制下将数据电压端的电压Vdata施加至所述第一电容的第二端；所述第一复位子电路在所述第一栅控制信号的作用下将所述第二电源端的电压施加至所述第二电容的第二端，所述第一电容的第一端和所述第二电容的第二端充电；

在所述第二数据输入阶段，所述写入子电路在第一栅控制信号的控制下继续将数据电压端的电压Vdata施加至所述第一电容的第二端；所述第二发光控制子电路在所述第二发光控制信号的控制下断开所述第一电容与所述驱动子电路的电连接，所述第三发光控制子电路在所述第三发光控制信号的控制下断开所述驱动子电路与所述发光元件的电连接，所述第一电容的第一端停止放电；

在所述发光阶段，所述第一发光控制子电路在第一发光控制信号的控制下、所述第二发光控制子电路在第二发光控制信号的控制下将第一电源端的电压施加至所述驱动子电路，所述第三发光控制子电路在第三发光控制信号的控制下将所述驱动电流施加至所述发光元件。

10.一种显示装置，其特征在于，包括如权利要求1-8任一所述的像素驱动电路。