CN102446489B - 一种像素电路及其驱动方法 - Google Patents
一种像素电路及其驱动方法 Download PDFInfo
- Publication number
- CN102446489B CN102446489B CN2011104380754A CN201110438075A CN102446489B CN 102446489 B CN102446489 B CN 102446489B CN 2011104380754 A CN2011104380754 A CN 2011104380754A CN 201110438075 A CN201110438075 A CN 201110438075A CN 102446489 B CN102446489 B CN 102446489B
- Authority
- CN
- China
- Prior art keywords
- transistor
- sweep signal
- connects
- control
- transistorized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000010409 thin film Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 14
- 229920001621 AMOLED Polymers 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Abstract
本发明公开了一种像素电路,包括第一晶体管,电容,第三晶体管,第二晶体管、第四晶体管和第五晶体管,第三晶体管的第一电流导通极与第二晶体管的第一电流导通极、第五晶体管的第一电流导通极相连于第一节点,第三晶体管的第二电流导通极与第四晶体管的第一电流导通极相连,第四晶体管的第二电流导通极与第二晶体管的控制极、第二晶体管的第二电流导通极相连于第二节点,第五晶体管的第二电流导通极连接电源,第一晶体管的控制极连接第二节点,第一晶体管的第一电流导通极连接电源,第一晶体管的第二电流导通极连接第四扫描信号。本发明通过五个晶体管的连接设置及驱动时序控制,使发光阶段OLED的驱动电流不受第一晶体管的阈值电压的影响。
Description
技术领域
本发明涉及有源矩阵驱动有机发光显示技术,特别是涉及一种用于有机发光二极管显示器的像素电路。
背景技术
有源矩阵驱动有机发光二极管显示器(Active Matrix/Organic Light Emitting Diode,简称为AMOLED)由于具有发光亮度高、驱动电压低、响应速度快、无视角限制、能效高、超轻超薄等优点,在平板显示器等领域具有巨大的应用前景。
现有的AMOLED中像素电路的结构如图1所示,像素电路包括开关管T3,电容Cs,驱动管T1和有机发光二极管OLED。开关管T3的控制极连接扫描信号Vscan,数据信号S从开关管T3输入,在开关管T3关断后,数据信号存储在电容Cs中。在给定的发光期间,驱动管T1根据电容Cs中所存储的数据信号产生相应的输出电流,该输出电流作为驱动电流Id驱动有机发光二极管OLED发出亮度与数据信号相应的光。通过改变开关管T3输入的数据信号S,即可调整驱动管T1的栅极电压,从而控制驱动电流Id的大小,相应控制发出的光的亮度。流入有机发光二极管OLED中的驱动电流Id由如下等式得到:
其中,μeff表示构成驱动管T1沟道的半导体薄膜的场效应迁移率,Cox表示驱动管T1的栅绝缘层的电容,W表示驱动管T1的沟道宽度,L表示驱动管T1的沟道长度,k为增益因子,Vgs为驱动管T1的栅极相对于源极的电压,Vth为驱动管T1的阈值电压。根据上述等式可知,阈值电压的值影响流入有机发光二极管OLED的驱动电流的值。
然而,显示屏中不同像素电路中不同的驱动管的阈值电压会有所不同,而不同的阈值电压会导致驱动电流不同,也即接收相同数据信号,带入上述公式计算得到的各像素电路中的驱动电流会有所不同,进而导致接收相同数据信号时有机发光二极管OLED的亮度不一致,使整个AMOLED显示屏亮度不均匀。同时,驱动管在长时间工作后,阈值电压会产生漂移,且漂移量与驱动管的工作时间及所流过的电流大小有关,因此各像素电路中驱动管阈值电压漂移量就不一样。这样,各像素电路中驱动管阈值电压本身不相同会导致亮度不均匀,而长时间工作后阈值电压漂移量也不相同,使亮度不均匀性的问题更加严重。
发明内容
本发明所要解决的技术问题是:弥补上述现有技术的不足,提出一种像素电路及其驱动方法,使得流过有机发光二极管OLED的驱动电流不受阈值电压的影响,保证显示屏亮度的均匀,且能确保长时间工作后亮度仍然是均匀的。
本发明的技术问题通过以下的技术方案予以解决:
一种像素电路,包括第一晶体管,电容和第三晶体管,其特征在于:还包括第二晶体管、第四晶体管和第五晶体管,所述第三晶体管的控制极连接第一扫描信号,所述第三晶体管的第一电流导通极与所述第二晶体管的第一电流导通极、所述第五晶体管的第一电流导通极相连于第一节点,所述第三晶体管的第二电流导通极与所述第四晶体管的第一电流导通极相连,所述第四晶体管的控制极连接第二扫描信号,所述第四晶体管的第二电流导通极与所述第二晶体管的控制极、所述第二晶体管的第二电流导通极相连于第二节点,所述第五晶体管的控制极连接第三扫描信号,所述第五晶体管的第二电流导通极连接电源,所述第一晶体管的控制极连接所述第二节点,所述第一晶体管的第一电流导通极连接所述电源,所述第一晶体管的第二电流导通极连接第四扫描信号;所述电容的第一端连接所述第二节点,第二端连接参考电位;所述第一扫描信号驱动所述第三晶体管,所述第二扫描信号驱动所述第四晶体管,所述第三扫描信号驱动所述第五晶体管,使得所述像素电路工作过程至少包括一个补偿电压产生阶段、一个补偿阶段和一个发光阶段,且在所述发光阶段时所述第二节点的电位为VDATA+VTH-T2,其中,VDATA表示像素电路接收的数据信号的值,VTH-T2表示所述第二晶体管的阈值电压;所述第四扫描信号至少在所述发光阶段为参考地。
一种上述像素电路的驱动方法,所述像素电路按照补偿电压产生阶段、补偿阶段和发光阶段进行驱动控制:在所述补偿电压产生阶段,所述第一扫描信号驱动控制所述第三晶体管导通,所述第二扫描信号驱动控制所述第四晶体管导通,所述第三扫描信号驱动控制所述第五晶体管截止,所述第三晶体管与所述第四晶体管的相连端接收补偿电压信号;在所述补偿阶段,所述第一扫描信号驱动控制所述第三晶体管导通,所述第二扫描信号驱动控制所述第四晶体管截止,所述第三扫描信号驱动控制所述第五晶体管截止,所述第三晶体管与所述第四晶体管的相连端接收数据信号;所述发光阶段,所述第一扫描信号驱动控制所述第三晶体管截止,所述第二扫描信号驱动控制所述第四晶体管截止,所述第三扫描信号驱动控制所述第五晶体管导通;所述补偿电压的值Vcomp满足:Vcomp>VDATA+VTH-T2;其中,VDATA表示所述数据信号的值,VTH-T2表示第二晶体管的阈值电压。
本发明与现有技术对比的有益效果是:
本发明的像素电路,通过五个晶体管连接的设置,以及相应的驱动时序的控制,使得在发光阶段第二节点的电位为VDATA+VTH-T2,即可使用新增的第二晶体管的阈值电压与第一晶体管的阈值电压相抵消,从而使得发光阶段流过OLED的驱动电流不受第一晶体管(驱动管)的阈值电压的影响,也即接收相同数据信号,计算得到的各像素电路中的驱动电流是相同的,则接收相同数据信号,各像素电路中有机发光二极管OLED的亮度是一致的,确保整个AMOLED显示屏亮度的均匀性。同时,因驱动电流不受第一晶体管(驱动管)的阈值电压的影响,使得即便长时间工作后阈值电压漂移量不同,面板上不同像素的有机发光二极管OLED的亮度仍然是一致的,保证长时间工作后显示屏亮度仍然是均匀的。
附图说明
图1是现有技术中像素电路的电路结构图;
图2是本发明具体实施方式一的像素电路的电路结构图;
图3是本发明具体实施方式一的像素电路的各扫描信号的时序图;
图4是本发明具体实施方式二的像素电路的电路结构图;
图5是本发明具体实施方式三的像素电路的电路结构图;
图6是本发明具体实施方式四的像素电路的电路结构图;
图7是本发明具体实施方式五的像素电路的电路结构图;
图8是本发明具体实施方式六的像素电路的电路结构图。
具体实施方式
下面结合具体实施方式并对照附图对本发明做进一步详细说明。
具体实施方式一
如图2所示,为本具体实施方式的像素电路的电路结构图。像素电路包括第一晶体管T1,电容Cs,第二晶体管T2,第三晶体管T3,第四晶体管T4和第五晶体管T5。
本具体实施方式中五个晶体管为N沟道多晶硅薄膜晶体管,晶体管的控制极为栅极,第一电流导通极可以是源极也可以是漏极,相应地,第二电流导通极可以是漏极也可是源极。在实际应用中,晶体管也可以为P沟道多晶硅薄膜晶体管,相应电路的连接则根据N沟道与P沟道极性的不同做相应的调整,栅极连接驱动信号也根据N沟道与P沟道驱动所需信号高低电平不同做相应的调整,本领域技术人员可根据现有技术做出改变,在此不重复说明。
图2中,第三晶体管T3的栅极连接第一扫描信号Vscan1,第三晶体管T3的漏极与第二晶体管T2的源极、第五晶体管T5的源极相连于第一节点A,第三晶体管T3的源极与第四晶体管T4的源极相连,第四晶体管T4的栅极连接第二扫描信号Vscan2,第四晶体管T4的漏极与第二晶体管T2的栅极、第二晶体管T2的漏极相连于第二节点B,第五晶体管T5的栅极连接第三扫描信号Vscan3,第五晶体管T5的漏极连接电源VDD,第一晶体管T1的栅极连接第二节点B,第一晶体管T1的漏极连接电源VDD,第一晶体管T1的源极连接第四扫描信号Vscan4;电容Cs的第一端连接第二节点B,第二端连接参考电位Vss。第一扫描信号Vscan1驱动第三晶体管,第二扫描信号Vscan2驱动第四晶体管,第三扫描信号Vscan3驱动第五晶体管,使得像素电路工作过程至少包括一个补偿电压产生阶段、一个补偿阶段和一个发光阶段,且在发光阶段时第二节点B的电位为VDATA+VTH-T2,其中,VDATA表示像素电路接收的数据信号的值,VTH-T2表示第二晶体管的阈值电压。所述第四扫描信号Vscan4至少在发光阶段为参考地。
本具体实施方式的像素电路中已连接有机发光二极管OLED,有机发光二极管OLED与第一晶体管串联连接在电源VDD和第四扫描信号Vscan4之间,具体为:有机发光二极管OLED的阳极连接电源VDD,阴极连接第一晶体管的漏极,第一晶体管的源极连接第四扫描信号Vscan4。当然,在具体制备时,也可以将未连接有机发光二极管的像素电路先制作出来,留出与有机发光二极管相连的端子,然后在组装过程中将有机发光二极管与像素电路连接成图中所示像素电路。另外,电容Cs的第二端连接参考电位Vss,为简化电路连接,则可直接使用像素电路中的参考地,或电源VDD作为此处的参考电位Vss。也可为另外单独设置的一个电位值。而电源VDD的值,根据本领域技术人员的常识,其可视为高电平,具体数值至少应保证第一晶体管T1在发光阶段时处于饱和区导通。
如图3所示,为图2所示像素电路的各扫描信号的时序图。图3中,示出了第三晶体管T3的栅极连接的第一扫描信号Vscan1,第四晶体管T4的栅极连接的第二扫描信号Vscan2,第五晶体管T5的栅极连接的第三扫描信号Vscan3,第三晶体管T3的源极和第四晶体管T4的源极相连端上接收的信号S,总计四个信号的时序图。按图3所示的各扫描信号的驱动图2所示像素电路,使得像素电路中晶体管工作的时序包括三个阶段:(1)补偿电压产生阶段;(2)补偿阶段;(3)发光阶段,且在发光阶段时第二节点B的电位为VDATA+VTH-T2。下面结合图2和图3,按照上述三个阶段对像素电路的工作进行具体说明。
(1)补偿电压产生阶段
如图3中的t1-t2阶段。第一扫描信号Vscan1为高电平,使第三晶体管T3导通;第二扫描信号Vscan2为高电平,使第四晶体管T4导通;第三扫描信号Vscan3为低电平,使第五晶体管T5截止。此时,第三晶体管T3的源极、第四晶体管T4的源极上接收的信号S为补偿电压Vcomp。
由于此阶段第三晶体管T3导通,而第五晶体管T5截止,因此通过第三晶体管T3的源极,漏极,第一节点A被充电到补偿电压Vcomp。由于第四晶体管T4导通,因此通过第四晶体管的源极,漏极,使得第二节点B被充电到补偿电压Vcomp,并通过电容Cs的存储作用保持在该补偿电压Vcomp。需要说明的是,t1-t2时间段的长度需结合像素电路的应用来具体设定,但时间长度至少应保证第一节点A、第二节点B能被充电到补偿电压Vcomp。另外,虽然第二晶体管T2的栅极电压也为补偿电压Vcomp,但由于其源极、漏极电压相等,所以第二晶体管T2内并无电流流过。
(2)补偿阶段
如图3中的t2-t3阶段。第一扫描信号Vscan1保持为高电平,使第三晶体管T3导通;第二扫描信号Vscan2为低电平,使第四晶体管T4截止;第三扫描信号Vscan3保持为低电平,使第五晶体管T5截止。此时,第三晶体管T3的源极、第四晶体管T4的源极上接收的信号S为数据信号VDATA。
由于此阶段第三晶体管T3导通,而第五晶体管T5截止,因此通过第三晶体管T3的源极,漏极,第一节点A的电位变为数据信号VDATA。由于第四晶体管T4截止,第二节点B的电位起始时为补偿电压Vcomp,而第二晶体管T2此时漏极源极电压不相等,因此会流过电流,第二节点B通过第二晶体管的漏极,源极向第一节点A放电。当第二节点B电位被放电到VDATA+VTH-T2时,其中VTH-T2为第二晶体管T2的阈值电压,此时第二晶体管T2的栅极电位为VDATA+VTH-T2,漏极电位为VDATA+VTH-T2,源极电位为VDATA,则第二晶体管T2从导通状态转为截止状态,也即第二节点B的电位在此阶段结束时被放电至VDATA+VTH-T2,并通过电容Cs的存储作用保持在该电位VDATA+VTH-T2。为确保此阶段第二节点B的电位是放电至VDATA+VTH-T2,因此补偿电压Vcomp的值应大于VDATA+VTH-T2。
(3)发光阶段
如图3中的t3以后的阶段。第一扫描信号Vscan1为低电平,使第三晶体管T3截止;第二扫描信号Vscan2为低电平,使第四晶体管T4截止;第三扫描信号Vscan3为高电平,使第五晶体管T5导通。
由于此时第四晶体管T4截止,因此第二节点B的电位仍然是上一阶段结束时的电位VDATA+VTH-T2。而由于此时第三晶体管T3截止,而第五晶体管T5导通,因此第五晶体管T5的漏极连接电源VDD,通过第五晶体管T5的漏极、源极,第一节点A的电位变为高电平的电源信号VDD,且其必然是高于第二节点B的电位VDATA+VTH-T2,所以可保证在此阶段第二晶体管T2充分截止,第二节点B不会通过第一节点A放电,第二节点B的电位仍然保持在电位VDATA+VTH-T2。此时,第一晶体管T1栅极电位为第二节点B的电位,即VDATA+VTH-T2,漏极电位为电源VDD,源极电位为第四扫描信号Vscan4,其在此发光阶段为参考地,因此第一晶体管T1工作于饱和区,则其输出电流,也即流过有机发光二极管OLED的驱动电流Id,其为:
其中,k为增益因子,=,μeff表示构成第一晶体管T1沟道的半导体薄膜的场效应迁移率,Cox表示第一晶体管T1的栅绝缘层的电容,W表示第一晶体管T1的沟道宽度,L表示第一晶体管T1的沟道长度。VGS1为第一晶体管T1的栅极相对于源极的电压,其等于第二节点B的电位VDATA+VTH-T2,VTH-T1为第一晶体管T1的阈值电压。因此,上述等式1等效为:
而由于第二晶体管T2和第一晶体管T1同属于一个像素电路,其在显示面板上位置接近,因此两者的阈值电压可视为相同;而两者同处于一个像素电路,长时间工作后,两者阈值电压漂移量也可视为相等,因此可始终保证VTH-T2=VTH-T1,则上述等式2等效为:
根据等式3所示的驱动电流,可知流过有机发光二极管OLED的电流与第一晶体管T1的阈值电压无关。这样,即便各像素电路中第一晶体管T1的阈值电压不同,但接收相同数据信号时,计算得到的各像素电路中的驱动电流是相同的,各像素电路中有机发光二极管OLED的亮度是一致的,确保整个AMOLED显示屏亮度的均匀性。同时,长时间工作后,上述各等式也依然成立,也即当接收相同数据信号VDATA时,面板上不同像素的有机发光二极管OLED的亮度仍然是一致的,即可保证长时间工作后显示屏亮度仍然是均匀的。
本具体实施方式中的五个晶体管虽然为多晶硅薄膜晶体管,但选自非晶硅薄膜晶体管、氧化物薄膜晶体管或有机薄膜晶体管时,技术方案也同样适用,在此不重复说明。
具体实施方式二
本具体实施方式与实施方式二的不同之处在于:本具体实施方式中,有机发光二极管的串联连接位置与实施方式一不同。实施方式一中,有机发光二极管OLED串联连接在上,即:电源VDD→有机发光二极管OLED→第一晶体管T1→第四扫描信号Vscan4。而本具体实施方式中,有机发光二极管OLED串联连接在下,即:电源VDD→第一晶体管T1→有机发光二极管OLED→第四扫描信号Vscan4。
如图4所示,为本具体实施方式中像素电路的电路结构图。像素电路包括第一晶体管T1,电容Cs,第二晶体管T2,第三晶体管T3,第四晶体管T4和第五晶体管T5。电路连接方面,除有机发光二极管OLED的串联连接方式与实施方式一不同之外,其余器件的连接与实施方式一相同,在此不重复说明。
像素电路中各扫描信号的时序图也与实施方式一相同,仍然如图3所示,工作过程仍然包括三个阶段:(1)补偿电压产生阶段;(2)补偿阶段;(3)发光阶段。
(1)补偿电压产生阶段
与实施方式一相同,在此不重复说明。
(2)补偿阶段
与实施方式一相同,在此不重复说明。
(3)发光阶段
与实施方式一相同,得到第二节点B的电位为VDATA+VTH-T2。流过有机发光二极管OLED的驱动电流Id,其仍为等式1:
其中,k为增益因子,同实施方式一中相同。VGS1为第一晶体管T1的栅极相对于源极的电压,其等于第二节点B的电位减去有机发光二极管OLED的阈值电压VOLED,即VGS1= VDATA+VTH-T2-VOLED,因此,上述等式1等效为:
与具体实施方式一中相同,仍然有等式VTH-T2=VTH-T1成立,则上述等式4等效为:
根据等式5所示的驱动电流,可知本具体实施方式中,与实施方式一相同,流过有机发光二极管OLED的电流也与第一晶体管T1的阈值电压无关。这样,即便各像素电路中第一晶体管T1的阈值电压不同,但接收相同数据信号时,计算得到的各像素电路中的驱动电流是相同的,各像素电路中有机发光二极管OLED的亮度是一致的,确保整个AMOLED显示屏亮度的均匀性。同时,也仍然可以保证长时间工作后显示屏亮度仍然是均匀的。
具体实施方式三
本具体实施方式与实施方式一的不同之处在于:本具体实施方式中,第一晶体管T1的第二电流导通极连接的第四扫描信号Vscan4在所述补偿电压产生阶段和所述补偿阶段为高电平,仅在所述发光阶段为参考地。
如图5所示,为本具体实施方式中像素电路的电路结构图。像素电路的组成与具体实施方式一中相同,但第一晶体管T1的源极连接的第四扫描信号Vscan4仅在发光阶段为参考地,在补偿电压产生阶段和补偿阶段时为高电平。
补偿电压产生阶段和补偿阶段,第一晶体管T1的源极连接的第四扫描信号Vscan4,可为低电平,也可为高电平,但优选为如本具体实施方式中是高电平。这是因为:第一晶体管T1的栅极为第二节点B的电压,在第一阶段即为补偿电压Vcomp;在第二阶段即为电位VDATA+VTH-T2。当这两个阶段第四扫描信号Vscan4为低电平时,第一晶体管的漏极电压高于源极电压,因此此时第一晶体管T1会导通,使得有机发光二极管OLED在这两个阶段会发光,这样会影响显示屏在第三阶段发光阶段的发光对比度。而当这两个阶段第四扫描信号Vscan4为高电平时,则可避免上述问题。当第四扫描信号Vscan4为高电平时,第一晶体管的漏极电压和源极电压均为较高电平,因此第一晶体管T1会截止,则有机发光二极管OLED在这两个阶段不会发光,因此即避免了影响有机发光二极管OLED在发光阶段的发光对比度的问题。
进一步优选地,由于第四扫描信号Vscan4在补偿电压产生阶段和补偿阶段时为高电平,在发光阶段为参考地,而第三晶体管T3工作时要求其在补偿电压产生阶段和补偿阶段时导通,在发光阶段截止,而其为N沟道多晶硅薄膜晶体管,所以其栅极连接的第一扫描信号Vscan1同样要求在补偿电压产生阶段和补偿阶段时为高电平,在发光阶段为低电平,则第四扫描信号Vscan4和第一扫描信号Vscan1可采用同一路信号,电路图如图5所示,这样,即可简化电路外围需引入的信号的数目,简化了电路。
具体实施方式四
本具体实施方式与实施方式二的不同之处在于:本具体实施方式中,第一晶体管T1的第二电流导通极连接的第四扫描信号Vscan4在所述补偿电压产生阶段和所述补偿阶段为高电平,仅在所述发光阶段为参考地。
如图6所示,为本具体实施方式中像素电路的电路结构图。如同具体实施方式三相对于实施方式一一样,本具体实施方式相对于实施方式二,通过设置第四扫描信号Vscan4在所述补偿电压产生阶段和所述补偿阶段为高电平,同样可使有机发光二极管OLED在这两个阶段不会发光,避免了影响有机发光二极管OLED在发光阶段的发光对比度的问题。同时,第三晶体管T3为N沟道多晶硅薄膜晶体管,所以第一扫描信号Vscan1同样要求在补偿电压产生阶段和补偿阶段时为高电平,在发光阶段为低电平,则第四扫描信号Vscan4和第一扫描信号Vscan1可采用同一路信号,达到简化电路外围需引入的信号的数目,简化电路的目的。
具体实施方式五
本具体实施方式与实施方式一的不同之处在于:本具体实施方式中,第五晶体管T5为P沟道多晶硅薄膜晶体管,第三扫描信号Vscan3和第一扫描信号Vscan1即可采用同一路信号,简化电路。而具体实施方式一中,第五晶体管T5为N沟道多晶硅薄膜晶体管,第三扫描信号Vscan3和第一扫描信号Vscan1需采用两路不同的信号。
如图7所示,为本具体实施方式中像素电路的电路结构图。像素电路的组成与具体实施方式一中相同,但第五晶体管T5为P沟道多晶硅薄膜晶体管,为使第五晶体管T5在补偿电压产生阶段和补偿阶段截止,在发光阶段导通,则要求第五晶体管T5栅极连接的第三扫描信号Vscan3在补偿电压产生阶段和补偿阶段为高电平,在发光阶段为低电平。而第三晶体管T3仍为N沟道多晶硅薄膜晶体管,其栅极连接的第一扫描信号Vscan1仍然是在补偿电压产生阶段和补偿阶段为高电平,在发光阶段为低电平。由此可见,第三扫描信号Vscan3和第一扫描信号Vscan1一样,因此可使第三扫描信号Vscan3和第一扫描信号Vscan1采用同一路信号,简化电路。
进一步优选地,第四扫描信号Vscan4设置为在补偿电压产生阶段和补偿阶段时为高电平,在发光阶段为参考地,则第四扫描信号Vscan4和第一扫描信号Vscan1可采用同一路信号。因此,总体上,第四扫描信号Vscan4、第三扫描信号Vscan3和第一扫描信号Vscan1均可采用同一路信号,从而进一步简化电路。
需说明地是,本具体实施方式与实施方式一一样,并不强调第四晶体管T4的N沟道、P沟道类型,其为何种类型,相应电路连接根据N沟道与P沟道极性的不同做相应调整,栅极连接的第二扫描信号Vscan2也根据N沟道与P沟道驱动所需信号高低电平不同做出相应的调整。
具体实施方式六
本具体实施方式与实施方式二的不同之处在于:本具体实施方式中,第五晶体管T5为P沟道多晶硅薄膜晶体管,第三扫描信号Vscan3和第一扫描信号Vscan1即可采用同一路信号,简化电路。而具体实施方式二中,第五晶体管T5为N沟道多晶硅薄膜晶体管,第三扫描信号Vscan3和第一扫描信号Vscan1需采用两路不同的信号。
如图8所示,为本具体实施方式中像素电路的电路结构图。如同具体实施方式五一样,本具体实施方式中,第五晶体管T5为P沟道多晶硅薄膜晶体管,其栅极连接的第三扫描信号Vscan3在补偿电压产生阶段和补偿阶段为高电平,在发光阶段为低电平。而第三晶体管T3仍为N沟道多晶硅薄膜晶体管,其栅极连接的第一扫描信号Vscan1仍然是在补偿电压产生阶段和补偿阶段为高电平,在发光阶段为低电平。由此可见,也可使第三扫描信号Vscan3和第一扫描信号Vscan1采用同一路信号,达到简化电路外围需引入的信号的数目,简化电路的目的。
同实施方式五一样,进一步优选地,第四扫描信号Vscan4设置为在补偿电压产生阶段和补偿阶段时为高电平,在发光阶段为参考地,则第四扫描信号Vscan4和第一扫描信号Vscan1可采用同一路信号。因此,总体上,第四扫描信号Vscan4、第三扫描信号Vscan3和第一扫描信号Vscan1均可采用同一路信号,从而进一步简化电路。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下做出若干替代或明显变型,而且性能或用途相同,都应当视为属于本发明的保护范围。
Claims (10)
1.一种像素电路,包括第一晶体管,电容和第三晶体管,其特征在于:还包括第二晶体管、第四晶体管和第五晶体管,所述第三晶体管的控制极连接第一扫描信号(Vscan1),所述第三晶体管的第一电流导通极与所述第二晶体管的第一电流导通极、所述第五晶体管的第一电流导通极相连于第一节点(A),所述第三晶体管的第二电流导通极与所述第四晶体管的第一电流导通极相连,所述第四晶体管的控制极连接第二扫描信号(Vscan2),所述第四晶体管的第二电流导通极与所述第二晶体管的控制极、所述第二晶体管的第二电流导通极相连于第二节点(B),所述第五晶体管的控制极连接第三扫描信号(Vscan3),所述第五晶体管的第二电流导通极连接电源(VDD),所述第一晶体管的控制极连接所述第二节点(B),所述第一晶体管的第一电流导通极连接所述电源(VDD),所述第一晶体管的第二电流导通极连接第四扫描信号(Vscan4);所述电容的第一端连接所述第二节点(B),第二端连接参考电位(Vss);所述第一扫描信号(Vscan1)驱动所述第三晶体管,所述第二扫描信号(Vscan2)驱动所述第四晶体管,所述第三扫描信号(Vscan3)驱动所述第五晶体管,使得所述像素电路工作过程至少包括一个补偿电压产生阶段、一个补偿阶段和一个发光阶段,且在所述发光阶段时所述第二节点(B)的电位为VDATA+VTH-T2,其中,VDATA表示像素电路接收的数据信号的值,VTH-T2表示所述第二晶体管的阈值电压;所述第四扫描信号(Vscan4)至少在所述发光阶段为参考地;
在所述补偿电压产生阶段,所述第一扫描信号(Vscan1)驱动控制所述第三晶体管导通,所述第二扫描信号(Vscan2)驱动控制所述第四晶体管导通,所述第三扫描信号(Vscan3)驱动控制所述第五晶体管截止,所述第三晶体管与所述第四晶体管的相连端接收补偿电压(Vcomp)信号;
在所述补偿阶段,所述第一扫描信号(Vscan1)驱动控制所述第三晶体管导通,所述第二扫描信号(Vscan2)驱动控制所述第四晶体管截止,所述第三扫描信号(Vscan3)驱动控制所述第五晶体管截止,所述第三晶体管与所述第四晶体管的相连端接收数据信号(VDATA);
所述发光阶段,所述第一扫描信号(Vscan1)驱动控制所述第三晶体管截止,所述第二扫描信号(Vscan2)驱动控制所述第四晶体管截止,所述第三扫描信号(Vscan3)驱动控制所述第五晶体管导通;
所述补偿电压的值Vcomp满足:Vcomp>VDATA+VTH-T2。
2.根据权利要求1所述的像素电路,其特征在于:所述像素电路还包括有机发光二极管,所述有机发光二极管与所述第一晶体管串联连接在所述电源(VDD)和所述第四扫描信号(Vscan4)之间。
3.根据权利要求2所述的像素电路,其特征在于:所述有机发光二极管的阳极连接所述电源(VDD),阴极连接所述第一晶体管的第一电流导通极,所述第一晶体管的第二电流导通极连接所述第四扫描信号(Vscan4)。
4.根据权利要求2所述的像素电路,其特征在于:所述有机发光二极管的阳极连接所述第一晶体管的第二电流导通极,阴极连接所述第四扫描信号(Vscan4),所述第一晶体管的第一电流导通极连接所述电源(VDD)。
5.根据权利要求1-4任一所述的像素电路,其特征在于:所述第四扫描信号(Vscan4)在所述补偿电压产生阶段和所述补偿阶段为高电平,仅在所述发光阶段为参考地。
6.根据权利要求1所述的像素电路,其特征在于:所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管为非晶硅薄膜晶体管、多晶硅薄膜晶体管、氧化物薄膜晶体管或有机薄膜晶体管中的一种。
7.根据权利要求1所述的像素电路,其特征在于:所述第一晶体管至所述第五晶体管均为N沟道多晶硅薄膜晶体管,所述第三晶体管的栅极连接所述第一扫描信号(Vscan1),所述第三晶体管的漏极与所述第二晶体管的源极、第五晶体管的源极相连于第一节点(A),所述第三晶体管的源极与所述第四晶体管的源极相连,所述第四晶体管的栅极连接所述第二扫描信号(Vscan2),所述第四晶体管的漏极与所述第二晶体管的栅极、所述第二晶体管的漏极相连于第二节点(B),所述第五晶体管的栅极连接第三扫描信号(Vscan3),所述第五晶体管的漏极连接所述电源(VDD),所述第一晶体管的栅极连接所述第二节点(B),所述第一晶体管的漏极连接所述电源(VDD),所述第一晶体管的源极连接第四扫描信号(Vscan4);所述电容的第一端连接所述第二节点(B),第二端连接参考电位(Vss)。
8.根据权利要求1所述的像素电路,其特征在于:所述第三晶体管为N沟道多晶硅薄膜晶体管,所述第一扫描信号(Vscan1)在所述补偿电压产生阶段和所述补偿阶段为高电平,在所述发光阶段为低电平;所述第四扫描信号(Vscan4)和所述第一扫描信号(Vscan1)采用同一路信号。
9.根据权利要求1所述的像素电路,其特征在于:所述第三晶体管为N沟道多晶硅薄膜晶体管,所述第一扫描信号(Vscan1)在所述补偿电压产生阶段和所述补偿阶段为高电平,在所述发光阶段为低电平;所述第五晶体管为P沟道多晶硅薄膜晶体管,所述第三扫描信号(Vscan3)在所述补偿电压产生阶段和所述补偿阶段为高电平,在所述发光阶段为低电平;所述第三扫描信号(Vscan3)和所述第一扫描信号(Vscan1)采用同一路信号。
10.一种如权利要求1所述的像素电路的驱动方法,其特征在于:
所述像素电路按照补偿电压产生阶段、补偿阶段和发光阶段进行驱动控制:
在所述补偿电压产生阶段,所述第一扫描信号(Vscan1)驱动控制所述第三晶体管导通,所述第二扫描信号(Vscan2)驱动控制所述第四晶体管导通,所述第三扫描信号(Vscan3)驱动控制所述第五晶体管截止,所述第三晶体管与所述第四晶体管的相连端接收补偿电压(Vcomp)信号;
在所述补偿阶段,所述第一扫描信号(Vscan1)驱动控制所述第三晶体管导通,所述第二扫描信号(Vscan2)驱动控制所述第四晶体管截止,所述第三扫描信号(Vscan3)驱动控制所述第五晶体管截止,所述第三晶体管与所述第四晶体管的相连端接收数据信号(VDATA);
所述发光阶段,所述第一扫描信号(Vscan1)驱动控制所述第三晶体管截止,所述第二扫描信号(Vscan2)驱动控制所述第四晶体管截止,所述第三扫描信号(Vscan3)驱动控制所述第五晶体管导通;
所述补偿电压的值Vcomp满足:Vcomp>VDATA+VTH-T2;其中,VDATA表示所述数据信号的值,VTH-T2表示第二晶体管的阈值电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104380754A CN102446489B (zh) | 2011-12-23 | 2011-12-23 | 一种像素电路及其驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104380754A CN102446489B (zh) | 2011-12-23 | 2011-12-23 | 一种像素电路及其驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102446489A CN102446489A (zh) | 2012-05-09 |
CN102446489B true CN102446489B (zh) | 2013-08-21 |
Family
ID=46008948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011104380754A Expired - Fee Related CN102446489B (zh) | 2011-12-23 | 2011-12-23 | 一种像素电路及其驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102446489B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104732914A (zh) * | 2013-12-19 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 有机发光器件像素电路及驱动方法和显示器的像素电路 |
CN107818759B (zh) * | 2016-09-14 | 2023-09-19 | 合肥鑫晟光电科技有限公司 | 像素驱动电路及像素驱动方法、阵列基板以及显示装置 |
CN108630141B (zh) * | 2017-03-17 | 2019-11-22 | 京东方科技集团股份有限公司 | 像素电路、显示面板及其驱动方法 |
CN108538253B (zh) * | 2018-04-23 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | Amoled显示器的像素驱动系统及驱动方法 |
US10885843B1 (en) * | 2020-01-13 | 2021-01-05 | Sharp Kabushiki Kaisha | TFT pixel threshold voltage compensation circuit with a source follower |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007121889A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
CN102290027A (zh) * | 2010-06-21 | 2011-12-21 | 北京大学深圳研究生院 | 一种像素电路及显示设备 |
-
2011
- 2011-12-23 CN CN2011104380754A patent/CN102446489B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007121889A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
CN102290027A (zh) * | 2010-06-21 | 2011-12-21 | 北京大学深圳研究生院 | 一种像素电路及显示设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102446489A (zh) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104465715B (zh) | 像素电路、驱动方法、显示面板及显示装置 | |
CN103165080B (zh) | 像素电路及其驱动方法、显示装置 | |
CN104409047B (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
CN104036725B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
CN103440840B (zh) | 一种显示装置及其像素电路 | |
WO2016045283A1 (zh) | 像素驱动电路、方法、显示面板和显示装置 | |
CN117975879A (zh) | 一种显示面板、驱动方法及显示装置 | |
CN106782312B (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN106128360A (zh) | 像素电路、显示面板、显示设备及驱动方法 | |
CN102930821B (zh) | 一种像素电路及其驱动方法、显示装置 | |
JP6942816B2 (ja) | 表示パネル、画素駆動回路およびその駆動方法 | |
CN104715726A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
CN104751804A (zh) | 一种像素电路、其驱动方法及相关装置 | |
CN105096817A (zh) | 像素电路及其驱动方法和一种显示装置 | |
CN109785797A (zh) | 一种新型的amoled像素电路 | |
CN104575386B (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN102446489B (zh) | 一种像素电路及其驱动方法 | |
CN103236236A (zh) | 像素驱动电路、阵列基板以及显示装置 | |
CN106991976A (zh) | 像素电路、像素驱动方法和显示装置 | |
CN105489168A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
CN107123396A (zh) | 一种oled像素电路及其驱动方法、显示装置 | |
CN105304020B (zh) | 有机发光二极管像素驱动电路、阵列基板及显示装置 | |
CN107256694A (zh) | 显示装置、像素驱动方法及像素驱动电路 | |
CN104409043A (zh) | 像素驱动电路和像素驱动方法、显示装置 | |
CN106803417A (zh) | 像素补偿电路及驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130821 |
|
CF01 | Termination of patent right due to non-payment of annual fee |