TWI661408B - 時序控制器裝置及其垂直起始脈衝產生方法 - Google Patents
時序控制器裝置及其垂直起始脈衝產生方法 Download PDFInfo
- Publication number
- TWI661408B TWI661408B TW106134065A TW106134065A TWI661408B TW I661408 B TWI661408 B TW I661408B TW 106134065 A TW106134065 A TW 106134065A TW 106134065 A TW106134065 A TW 106134065A TW I661408 B TWI661408 B TW I661408B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- pulse
- vertical start
- start pulse
- frame
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一種時序控制器裝置及其垂直起始脈衝產生方法。所述時序控制器裝置包括脈衝偵測電路以及垂直起始脈衝產生電路。脈衝偵測電路計數前級電路所提供的有效資料旗標信號的多個旗標脈衝來獲得幀長度。垂直起始脈衝產生電路產生垂直起始脈衝給顯示面板的閘極驅動器。其中,垂直起始脈衝產生電路利用先前幀的幀長度來決定在目前幀中垂直起始脈衝的第一邊緣的位置,以及利用在目前幀中的這些旗標脈衝的第一旗標脈衝的位置來決定在目前幀中垂直起始脈衝的第二邊緣的位置。
Description
本發明是有關於一種顯示裝置,且特別是有關於一種時序控制器裝置及其垂直起始脈衝產生方法。
為了降低成本,「閘極驅動積體電路在面板上(gate in panel, GIP)」技術被廣泛應用於薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display, TFT-LCD)中。在GIP架構中,垂直起始脈衝STV的寬度需要加長至一條或多條掃描線時間,以使在GIP電路上的金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor-Field-Effect Transistor,MOS-FET)的閘極電壓可以預先充電至適於導通(turn on)的電壓準位。有些GIP架構需要很長(或很寬)的垂直起始脈衝STV。一般而言,時序控制器(timing controller)需要大量的線緩衝器(line buffer)來暫存像素(pixel)資料,以避免垂直起始脈衝STV的相位與像素資料的相位相互衝突。可想而知,大量的線緩衝器將會增加時序控制器的成本。
另一種作法是預測模式技術。利用預測模式技術,時序控制器可以偵測前一個幀(frame)的幀長度,並將所有控制信號(例如垂直起始脈衝STV)的相位提前一條或多條掃描線時間,以便增加垂直起始脈衝STV對GIP電路的預先充電時間。因此,預測模式技術可以避免垂直起始脈衝STV的相位與像素資料的相位相互衝突。在習知預測模式技術中,目前幀的垂直起始脈衝STV的上升緣(rising edge)的時間與下降緣(falling edge)的時間是依據前一個幀的幀長度來推算的,亦即習知垂直起始脈衝的寬度是固定的。然而在一些特定的應用環境中,幀長度可能是跳動的。例如,前一個幀的幀長度可能不同於目前幀的幀長度。在垂直起始脈衝的寬度是固定的情況下,因為幀長度是跳動的關係,垂直起始脈衝的下降緣的相位可能會與像素資料的相位相互衝突,進而導致顯示異常。
本發明提供一種時序控制器裝置及其垂直起始脈衝產生方法,其可以避免垂直起始脈衝的相位與像素資料的相位相互衝突。
本發明的實施例提供一種時序控制器裝置。所述時序控制器裝置包括脈衝偵測電路以及垂直起始脈衝產生電路。脈衝偵測電路可以從前級電路接收有效資料旗標信號,以及計數有效資料旗標信號的多個旗標脈衝來獲得幀長度。垂直起始脈衝產生電路耦接至脈衝偵測電路,以接收該幀長度。垂直起始脈衝產生電路可以產生垂直起始脈衝給顯示面板的閘極驅動器電路。其中,垂直起始脈衝產生電路利用先前幀的幀長度來決定在目前幀中垂直起始脈衝的第一邊緣的位置,以及利用在目前幀中的這些旗標脈衝的第一旗標脈衝的位置來決定在目前幀中垂直起始脈衝的第二邊緣的位置。
本發明的實施例提供一種垂直起始脈衝產生方法。所述垂直起始脈衝產生方法包括:由脈衝偵測電路從前級電路接收有效資料旗標信號;由脈衝偵測電路計數有效資料旗標信號的多個旗標脈衝來獲得幀長度;由垂直起始脈衝產生電路利用先前幀的幀長度來決定在目前幀中垂直起始脈衝的第一邊緣的位置;由垂直起始脈衝產生電路利用在目前幀中的這些旗標脈衝的第一旗標脈衝的位置來決定在目前幀中垂直起始脈衝的第二邊緣的位置;以及由垂直起始脈衝產生電路產生所述垂直起始脈衝給顯示面板的閘極驅動器電路。
基於上述,本發明諸實施例所述時序控制器裝置及其垂直起始脈衝產生方法利用先前幀的幀長度來決定在目前幀中垂直起始脈衝的第一邊緣的位置,以便增加垂直起始脈衝對閘極驅動器電路的預先充電時間。利用在目前幀中的旗標脈衝的位置來決定在目前幀中垂直起始脈衝的第二邊緣的位置,以便確保垂直起始脈衝的第二邊緣的相位適配於像素資料的相位。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接(或連接)於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是一種顯示裝置10的電路方塊(circuit block)示意圖。顯示裝置10包括前級電路11、時序控制器裝置100、閘極驅動器電路12、源極驅動器電路13與顯示面板14。依照設計需求,顯示面板14可以是液晶顯示面板或是其他類型的顯示面板。源極驅動器電路13可以被稱為資料驅動器。閘極驅動器電路12可以被稱為掃描驅動器。依照設計需求,前級電路11可以包括系統晶片(system-on-chip, SoC)、比例縮放器(scaler)積體電路以及/或是其他電路。前級電路11輸出有效資料旗標信號DE與像素(pixel)資料(未繪示)給時序控制器裝置100。有效資料旗標信號DE的每一個脈衝定義了一個資料線(或稱水平線)的有效資料期間。
依照前級電路11所輸出的控制信號(例如有效資料旗標信號DE),時序控制器裝置100可以控制閘極驅動器電路12去產生掃描信號(閘極驅動信號)給顯示面板14的閘極線(掃描線)G[1]、G[2]、…、G[m]。依照閘極線G[1]~G[m]的驅動時序,時序控制器裝置100可以控制源極驅動器電路13去產生像素電壓給顯示面板14的源極線(資料線)S[1]、S[2]、…、S[n]。源極驅動器電路13可以是習知的源極驅動器,顯示面板14可以是習知的顯示面板,故不再贅述。
在設計顯示面板時,直接將閘極驅動器電路做進薄膜電晶體陣列(TFT Array)裡,業界稱為「閘極驅動積體電路在面板上(gate in panel, GIP)」電路或「閘極驅動積體電路在陣列上(Gate on Array, GOA)」電路。圖2是說明圖1所示閘極驅動器電路12的電路方塊示意圖。閘極驅動器電路12包括多條時脈傳輸線(例如圖2所示時脈傳輸線CK1與CK2)以及多個驅動電路(例如圖2所示驅動電路12_1與12_2)。驅動電路12_1~12_2的每一個具有時脈輸入端CK、預充端PCH、放電控制端DCH與輸出端OUT。驅動電路12_1~12_2的這些輸出端OUT用以驅動顯示面板14的多條閘極線(例如圖2所示閘極線G[1]與G[2])。
這些驅動電路12_1~12_2的這些預充端PCH各自接收先前級的驅動電路的輸出端OUT的掃描信號作為預充信號。例如,驅動電路12_2的預充端PCH接收驅動電路12_1的輸出端OUT的掃描信號。驅動電路12_1的預充端PCH可以接收時序控制器裝置100所提供的垂直起始脈衝STV。這些驅動電路12_1~12_2的這些放電控制端DCH分別接收後級的驅動電路的輸出端OUT的掃描信號作為放電控制信號。例如,驅動電路12_1的放電控制端DCH接收驅動電路12_2的輸出端OUT的掃描信號。
圖2所示實施例繪示了驅動電路12_1的電路圖。其餘驅動電路(例如驅動電路12_2)可以參照驅動電路12_1的相關說明來類推,故不再贅述。於圖2所示實施例中,驅動電路12_1包括二極體201、電晶體202、第一放電開關203與第二放電開關204。二極體201的陽極耦接至驅動電路12_1的預充端PCH。二極體201的陰極耦接至電晶體202的閘極Q[1]。第一放電開關203的第一端耦接至電晶體202的閘極Q[1]。第一放電開關203的第二端耦接至參考電壓VSS。第一放電開關203的控制端耦接至驅動電路12_1的放電控制端DCH。電晶體202的第一端(例如汲極)耦接至驅動電路12_1的時脈輸入端CK。電晶體202的第二端(例如源極)耦接至驅動電路12_1的輸出端OUT。第二放電開關204的第一端耦接至驅動電路12_1的輸出端OUT。第二放電開關204的第二端耦接至參考電壓VSS。第二放電開關204的控制端耦接至驅動電路12_1的放電控制端DCH。
圖3是說明圖2所示閘極驅動器電路12的信號時序示意圖。圖3所示橫軸表示時間,縱軸表示電壓。請參照圖2與圖3,時脈傳輸線CK1與CK2可以傳輸不同相位的時脈信號。這些驅動電路12_1~12_2的這些時脈輸入端CK分別耦接至這些時脈傳輸線CK1~CK2中的不同傳輸線。例如,驅動電路12_1的時脈輸入端CK耦接至時脈傳輸線CK1,而驅動電路12_2的時脈輸入端CK耦接至時脈傳輸線CK2。如圖3所示,若要掃描閘極線G[1],則需要垂直起始脈衝STV去對驅動電路12_1的電晶體202的閘極Q[1]進行預充電操作,以及需要閘極線G[2]的信號去控制驅動電路12_1的放電操作。若要掃描閘極線G[2],則需要閘極線G[1]的信號去對驅動電路12_2的電晶體(未繪示,可由電晶體202來類推)的閘極Q[2](未繪示,可由閘極Q[1]來類推)進行預充電操作,以及需要下一個閘極線(未繪示)的信號去控制驅動電路12_2的放電操作。基於時脈傳輸線CK1~CK2的時脈信號的觸發時序,驅動電路12_1~12_2可以將垂直起始脈衝STV逐級傳遞於閘極線G[1]~G[2],如圖3所示。
圖4是說明圖1所示信號的時序示意圖。圖4所示橫軸表示時間,縱軸表示電壓。一個幀包含了垂直遮沒期間(vertical blanking period)與垂直資料期間,例如幀F1包含了垂直遮沒期間VB與垂直資料期間VD,而幀F2可以參照幀F1的相關說明來類推。垂直資料期間VD包含多個水平線期間HL,其中每一個水平線期間HL各自包含了水平遮沒期間(horizontal blanking period)HB與線資料期間HD。
圖4繪示了一種垂直起始脈衝STV的產生方法。圖4所示橫軸表示時間,縱軸表示電壓。習知預測模式技術亦可以參照圖4的相關說明。在此假設先前幀(例如幀F1)的幀長度與目前幀(例如幀F2)的幀長度皆為VN1。在先前幀F1的幀長度等於目前幀F2的幀長度的情況下,垂直起始脈衝STV的相位如曲線STV1所示。利用先前幀F1的幀長度,目前幀F2的垂直起始脈衝STV1的位置可以被預測。詳而言之,先前幀F1的起始位置至垂直起始脈衝STV1的第一邊緣(例如上升緣)的位置之距離401,是先前幀F1的幀長度VN1減去一個預設值Nr,也就是說距離401等於VN1-Nr。先前幀F1的起始位置至垂直起始脈衝STV1的第二邊緣(例如下降緣)的位置之距離402,是先前幀幀F1的幀長度VN1加上另一個預設值Nf,也就是說距離402等於VN1+Nf。依照設計需求,前述預設值Nr與/或預設值Nf可以是任意實數。有些GIP架構需要很長(或很寬)的垂直起始脈衝STV,以便讓閘極Q[1]的電壓可以預先充電至適於導通(turn on)電晶體202的電壓準位。藉由決定預設值Nr與預設值Nf可以調整垂直起始脈衝STV的寬度。藉由決定預設值Nf可以讓垂直起始脈衝STV的相位適配於像素資料的相位。預設值Nr與預設值Nf是靜態值。在先前幀F1的幀長度等於目前幀F2的幀長度的情況下,目前幀F2的垂直起始脈衝STV1的位置可以被正確預測,使得曲線STV1(垂直起始脈衝STV)的下降緣的相位不會與像素資料的相位相互衝突。
然而在一些特定的應用環境中,幀長度可能是跳動的。例如,先前幀F1的幀長度可能小於目前幀F2的幀長度。在此假設先前幀F1的幀長度為VN2,而目前幀F2的幀長度為VN1,其中VN2<VN1。在先前幀F1的幀長度VN2小於目前幀F2的幀長度VN1的情況下,垂直起始脈衝STV的相位如曲線STV2所示。利用先前幀F1的幀長度VN2,目前幀F2的垂直起始脈衝STV2的位置可以被預測。詳而言之,先前幀F1的起始位置至垂直起始脈衝STV2的上升緣的位置之距離403,是先前幀F1的幀長度VN2減去固定的預設值Nr,也就是說距離403等於VN2-Nr。先前幀F1的起始位置至垂直起始脈衝STV2的下降緣的位置之距離404,是先前幀F1的幀長度VN2加上固定的預設值Nf,也就是說距離404等於VN2+Nf。相較於目前幀F2的相位而言,曲線STV2的脈衝(垂直起始脈衝STV)被提早了。因為幀長度是跳動的關係,垂直起始脈衝STV的下降緣的相位可能早於像素資料的相位,進而導致顯示異常。
基於幀長度可能是跳動的情況下,先前幀F1的幀長度可能大於目前幀F2的幀長度。在此假設先前幀F1的幀長度為VN3,而目前幀F2的幀長度為VN1,其中VN3>VN1。在先前幀F1的幀長度VN3大於目前幀F2的幀長度VN1的情況下,垂直起始脈衝STV的相位如曲線STV3所示。利用先前幀F1的幀長度VN3,目前幀F2的垂直起始脈衝STV3的位置可以被預測。詳而言之,先前幀F1的起始位置至垂直起始脈衝STV3的上升緣的位置之距離405,是先前幀F1的幀長度VN3減去固定的預設值Nr,也就是說距離405等於VN3-Nr。先前幀F1的起始位置至垂直起始脈衝STV3的下降緣的位置之距離406,是先前幀F1的幀長度VN3加上固定的預設值Nf,也就是說距離406等於VN3+Nf。相較於目前幀F2的相位而言,曲線STV3的脈衝(垂直起始脈衝STV)被延後了。因為幀長度是跳動的關係,垂直起始脈衝STV的下降緣的相位可能會與像素資料的相位相互衝突,進而導致顯示異常。
圖5是依照本發明的一實施例的一種時序控制器裝置100的電路方塊示意圖。時序控制器裝置100包括脈衝偵測電路110以及垂直起始脈衝產生電路120。脈衝偵測電路110從前級電路11接收有效資料旗標信號DE,以及計數有效資料旗標信號DE的多個旗標脈衝來獲得幀長度。垂直起始脈衝產生電路120耦接至脈衝偵測電路110以接收所述幀長度。垂直起始脈衝產生電路120產生垂直起始脈衝STV給顯示面板14的閘極驅動器電路12。
圖6是依照本發明的一實施例的一種垂直起始脈衝產生方法的流程示意圖。請參照圖5與圖6。於步驟S610中,脈衝偵測電路110從前級電路11接收有效資料旗標信號DE。於步驟S620中,脈衝偵測電路110計數有效資料旗標信號DE的多個旗標脈衝來獲得幀長度。於步驟S630中,垂直起始脈衝產生電路120利用先前幀的幀長度,來決定在目前幀中垂直起始脈衝STV的第一邊緣(例如上升緣)的位置。於步驟S640中,垂直起始脈衝產生電路120利用在目前幀中有效資料旗標信號DE的這些旗標脈衝的一個(例如第一個旗標脈衝或是其他旗標脈衝)的位置,來決定在目前幀中垂直起始脈衝STV的第二邊緣(例如下降緣)的位置。依照步驟S630與步驟S640的決定結果,垂直起始脈衝產生電路120產生所述垂直起始脈衝STV給顯示面板14的閘極驅動器電路12。
圖7是說明圖5所示信號的時序示意圖。圖7所示橫軸表示時間,縱軸表示電壓。圖7所示幀F1、幀F2、垂直遮沒期間VB、垂直資料期間VD、水平線期間HL、水平遮沒期間HB與線資料期間HD可以參照圖4的相關說明來類推,故不再贅述。
請參照圖7,在此假設先前幀F1的幀長度與目前幀F2的幀長度皆為VN1。在先前幀(例如幀F1)的幀長度等於目前幀(例如幀F2)的幀長度的情況下,垂直起始脈衝STV的相位如曲線STV4所示。利用先前幀F1的幀長度,目前幀F2的垂直起始脈衝STV4的第一邊緣(例如上升緣)位置可以被預測。詳而言之,先前幀F1的起始位置至垂直起始脈衝STV4的上升緣的位置之距離701,是先前幀F1的幀長度VN1減去一個預設值Nr,也就是說距離701等於VN1-Nr。有些GIP架構需要很長(或很寬)的垂直起始脈衝STV,以便讓閘極Q[1]的電壓可以預先充電至適於導通電晶體202的電壓準位。藉由決定預設值Nr可以調整垂直起始脈衝STV的寬度。目前幀F2的垂直起始脈衝STV4的第二邊緣(例如下降緣)的位置,是在目前幀F2中有效資料旗標信號DE的這些旗標脈衝的一個(例如第一個旗標脈衝711或是其他旗標脈衝)的上升緣位置加上預設位移量。所述預設位移量可以依照設計需求來決定,例如圖7所示實施例中的所述預設位移量可以是0。在其他實施例中,所述預設位移量可以是任意正實數或是任意負實數。藉由決定所述預設位移量可以讓垂直起始脈衝STV下降緣的相位適配於像素資料的相位,因此曲線STV4(垂直起始脈衝STV)的下降緣的相位不會與像素資料的相位相互衝突。
然而在一些特定的應用環境中,幀長度可能是跳動的。例如,先前幀F1的幀長度可能小於目前幀F2的幀長度。在此假設先前幀F1的幀長度為VN2,而目前幀F2的幀長度為VN1,其中VN2<VN1。在先前幀F1的幀長度VN2小於目前幀F2的幀長度VN1的情況下,垂直起始脈衝STV的相位如曲線STV5所示。利用先前幀F1的幀長度VN2,目前幀F2的垂直起始脈衝STV5的位置可以被預測。詳而言之,先前幀F1的起始位置至垂直起始脈衝STV5的上升緣的位置之距離703,是先前幀F1的幀長度VN2減去預設值Nr,也就是說距離703等於VN2-Nr。曲線STV5(垂直起始脈衝STV)的下降緣的位置,是在目前幀F2中有效資料旗標信號DE的旗標脈衝711(或是其他旗標脈衝)的上升緣位置加上預設位移量。依照實際應用需求,所述預設位移量可以是0或是其他實數。換句話說,曲線STV5(垂直起始脈衝STV)的下降緣的位置不受先前幀F1的幀長度VN2的影響。因此縱使先前幀F1的幀長度不同於目前幀F2的幀長度,曲線STV5(垂直起始脈衝STV)的相位不會與像素資料的相位相互衝突。
在先前幀F1的幀長度大於目前幀F2的幀長度的情況下,垂直起始脈衝STV的相位如曲線STV6所示。在此假設先前幀F1的幀長度為VN3,而目前幀F2的幀長度為VN1,其中VN3>VN1。利用先前幀F1的幀長度VN3,目前幀F2的垂直起始脈衝STV6的位置可以被預測。詳而言之,先前幀F1的起始位置至垂直起始脈衝STV6的上升緣的位置之距離705,是先前幀F1的幀長度VN3減去預設值Nr,也就是說距離705等於VN3-Nr。曲線STV6(垂直起始脈衝STV)的下降緣的位置,是在目前幀F2中有效資料旗標信號DE的旗標脈衝711(或是其他旗標脈衝)的上升緣位置加上所述預設位移量。依照實際應用需求,所述預設位移量可以是0或是其他實數。換句話說,曲線STV6(垂直起始脈衝STV)的下降緣的位置不受先前幀F1的幀長度VN3的影響。因此縱使先前幀F1的幀長度不同於目前幀F2的幀長度,曲線STV5(垂直起始脈衝STV)的相位不會與像素資料的相位相互衝突。
圖8是依照本發明的一實施例說明圖5所示脈衝偵測電路110以及垂直起始脈衝產生電路120的電路方塊示意圖。脈衝偵測電路110包括邊緣偵測電路111、水平長度計數電路112、垂直遮沒偵測電路113以及垂直長度計數電路114。邊緣偵測電路111可以從前級電路11接收有效資料旗標信號DE。邊緣偵測電路111可以偵測有效資料旗標信號DE的多個旗標脈衝的邊緣,以便對應產生多個第一水平脈衝801。
於圖8所示實施例中,邊緣偵測電路111包括正反器電路811、反閘電路812以及及閘電路813。正反器電路811的資料輸入端D從前級電路11接收有效資料旗標信號DE。依照設計需求,正反器電路811可以包括D型正反器或是其他類型正反器。反閘電路812的輸入端耦接至正反器電路811的資料輸出端Q。及閘電路813的第一輸入端耦接至反閘電路812的輸出端。及閘電路813的第二輸入端從前級電路11接收有效資料旗標信號DE。及閘電路813的輸出端產生第一水平脈衝801給水平長度計數電路112以及垂直長度計數電路114。
圖9是說明圖8所示信號的時序示意圖。圖9所示橫軸表示時間,縱軸表示電壓。曲線VDE表示垂直有效資料旗標信號。請參照圖8與圖9,邊緣偵測電路111可以偵測有效資料旗標信號DE的多個旗標脈衝的邊緣(例如上升緣),以便對應產生多個第一水平脈衝801。水平長度計數電路112耦接至邊緣偵測電路111,以接收第一水平脈衝801。水平長度計數電路112依據這些第一水平脈衝801來獲得水平線期間長。所述水平線期間長可以是相鄰兩個第一水平脈衝801之間的時間距離。依據所述水平線期間長,水平長度計數電路112可以產生在垂直遮沒期間VB中的多個第二水平脈衝802給垂直遮沒偵測電路113與垂直長度計數電路114。相鄰兩個第二水平脈衝802之間的時間距離可以相同於相鄰兩個第一水平脈衝801之間的時間距離。垂直遮沒偵測電路113耦接至水平長度計數電路112,以接收第二水平脈衝802。藉由偵測第二水平脈衝802有無發生,垂直遮沒偵測電路113可以獲知垂直遮沒期間VB,並產生偵測結果803給垂直長度計數電路114。
垂直長度計數電路114耦接至邊緣偵測電路111,以接收第一水平脈衝801。垂直長度計數電路114耦接至水平長度計數電路112,以接收第二水平脈衝802。垂直長度計數電路114計數第一水平脈衝801與第二水平脈衝802。在計數的過程中,計數值可以作為目前幀中的目前位置計數值821。在計數完一個幀後,依照計數值可以獲得一個幀的幀長度。
於圖8所示實施例中,垂直起始脈衝產生電路120包括延伸脈衝產生電路121、原脈衝產生電路122以及或閘電路123。延伸脈衝產生電路121耦接至垂直長度計數電路114,以接收所述目前位置計數值821。延伸脈衝產生電路121可以產生延伸脈衝804。當目前位置計數值821到達第一上升緣位置值822時,延伸脈衝產生電路121內的脈衝產生器會被觸發,以拉昇延伸脈衝804的電壓準位。依照設計需求,在一些實施例中,所述第一上升緣位置值822可以是一個動態值。舉例來說,第一上升緣位置值822可以相依於先前幀的幀長度。在一些實施例中,第一上升緣位置值822可以是Vtotal-Nr,其中Vtotal是先前幀的幀長度,Nr是依設計需求所設定的任意實數。在另一些實施例中,所述第一上升緣位置值822可以是一個靜態值(或固定值)。當目前位置計數值821到達第一下降緣位置值823時,延伸脈衝產生電路121內的脈衝產生器會被觸發,以拉降延伸脈衝804的電壓準位。依照設計需求,在一些實施例中,所述第一下降緣位置值823可以是一個靜態值(或固定值)。
原脈衝產生電路122可以產生原脈衝805。當目前位置計數值821到達第二上升緣位置值824時,原脈衝產生電路122內的脈衝產生器會被觸發,以拉昇原脈衝805的電壓準位。依照設計需求,在一些實施例中,所述第二上升緣位置值824可以是一個靜態值(或固定值)。當目前位置計數值821到達第二下降緣位置值825時,原脈衝產生電路122內的脈衝產生器會被觸發,以拉降原脈衝805的電壓準位。依照設計需求,在一些實施例中,所述第二下降緣位置值825可以是一個靜態值(或固定值)。
或閘電路123的第一輸入端耦接至延伸脈衝產生電路121的輸出端,以接收延伸脈衝804。或閘電路123的第二輸入端耦接至原脈衝產生電路122的輸出端,以接收原脈衝805。或閘電路123的輸出端產生垂直起始脈衝STV。
圖10是依照本發明的另一實施例說明圖5所示垂直起始脈衝產生電路120的電路方塊示意圖。圖10所示脈衝偵測電路110、邊緣偵測電路111、水平長度計數電路112、垂直遮沒偵測電路113以及垂直長度計數電路114可以參照圖8的相關說明來類推,故不再贅述。圖11是說明圖10所示信號的時序示意圖。圖11所示橫軸表示時間,縱軸表示電壓。
於圖10所示實施例中,垂直起始脈衝產生電路120包括控制電路124以及線移位暫存器電路126。控制電路124耦接至垂直長度計數電路114,以接收目前位置計數值821。控制電路124耦接至線移位暫存器電路126,以設定線移位暫存器電路126的初始值。線移位暫存器電路126對初始值進行移位操作,以便將初始值以串行方式輸出作為垂直起始脈衝STV。基於初始值的填入,線移位暫存器電路126的輸出端可以產生對應的垂直起始脈衝STV。
舉例來說,控制電路124可以包括延伸脈衝產生電路121與原脈衝產生電路122。延伸脈衝產生電路121可以產生延伸脈衝(即控制信號1001)。當目前位置計數值821到達延伸上升緣位置值1011時,延伸脈衝產生電路121會拉昇控制信號1001的電壓準位。依照設計需求,在一些實施例中,所述延伸上升緣位置值1011可以是一個靜態值(或固定值)。當目前位置計數值821到達延伸下降緣位置值1012時,延伸脈衝產生電路121會拉降控制信號1001的電壓準位。依照設計需求,在一些實施例中,所述延伸下降緣位置值1012可以是一個靜態值(或固定值)。原脈衝產生電路122可以產生原脈衝(即控制信號1002)。當目前位置計數值821到達原上升緣位置值1013時,原脈衝產生電路122會拉昇控制信號1002的電壓準位。依照設計需求,在一些實施例中,所述原上升緣位置值1013可以是一個靜態值(或固定值)。當目前位置計數值821到達原下降緣位置值1014時,原脈衝產生電路122會拉降控制信號1002的電壓準位。依照設計需求,在一些實施例中,所述原下降緣位置值1014可以是一個靜態值(或固定值)。圖10所示延伸脈衝產生電路121與原脈衝產生電路122可以參照圖8的相關說明來類推,故不再贅述。
當目前位置計數值821到達延伸上升緣位置值1011時,控制電路124產生控制信號1001去控制線移位暫存器電路126,而線移位暫存器電路126依照控制信號1001去選擇將第一初始值1021填入線移位暫存器電路126內的移位暫存器,以產生垂直起始脈衝STV。當目前位置計數值821到達原上升緣位置值1013時,控制電路124產生控制信號1002去控制線移位暫存器電路126,而線移位暫存器電路126依照控制信號1002去選擇將第二初始值1022填入線移位暫存器電路126的移位暫存器,以產生垂直起始脈衝STV。第一初始值1021與第二初始值1022可以視設計需求來決定。基於初始值的填入,線移位暫存器電路126內的移位暫存器的輸出端可以產生對應的垂直起始脈衝STV。
值得注意的是,在不同的應用情境中,時序控制器裝置100包括脈衝偵測電路110及/或垂直起始脈衝產生電路120的相關功能可以利用一般的編程語言(programming languages,例如C或C++)、硬體描述語言(hardware description languages,例如Verilog HDL或VHDL)或其他合適的編程語言來實現為軟體、韌體或硬體。可執行所述相關功能的編程語言可以被佈置為任何已知的計算機可存取媒體(computer-accessible medias),例如磁帶(magnetic tapes)、半導體(semiconductors)記憶體、磁盤(magnetic disks)或光盤(compact disks,例如CD-ROM或DVD-ROM),或者可通過互聯網(Internet)、有線通信(wired communication)、無線通信(wireless communication)或其它通信介質傳送所述編程語言。所述編程語言可以被存放在計算機的可存取媒體中,以便於由計算機的處理器來存取/執行所述軟體(或韌體)的編程碼(programming codes)。對於硬體實現,結合本文實施例所揭示的態樣,利用在一或多個控制器、微控制器、微處理器、特殊應用積體電路(Application-specific integrated circuit, ASIC)、數位訊號處理器(digital signal processor, DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA)及/或其他處理單元中的的各種示例性的邏輯、邏輯區塊、模組和電路可以被用於實現或執行本文所述功能。另外,本發明的裝置和方法可以通過硬體和軟體的組合來實現。
綜上所述,本發明諸實施例所述時序控制器裝置100及其垂直起始脈衝產生方法利用先前幀的幀長度來決定在目前幀中垂直起始脈衝STV的第一邊緣(例如上升緣)的位置,以便增加垂直起始脈衝STV對閘極驅動器電路的預先充電時間。利用在目前幀中的旗標脈衝的位置來決定在目前幀中垂直起始脈衝STV的第二邊緣(例如下降緣)的位置,以便確保垂直起始脈衝STV的第二邊緣的相位適配於像素資料的相位。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:顯示裝置 11:前級電路 12:閘極驅動器電路 12_1、12_2:驅動電路 13:源極驅動器電路 14:顯示面板 100:時序控制器裝置 110:脈衝偵測電路 111:邊緣偵測電路 112:水平長度計數電路 113:垂直遮沒偵測電路 114:垂直長度計數電路 120:垂直起始脈衝產生電路 121:延伸脈衝產生電路 122:原脈衝產生電路 123:或閘電路 124:控制電路 126:線移位暫存器電路 201:二極體 202:電晶體 203:第一放電開關 204:第二放電開關 401、402、403、404、405、406、701、703、705:距離 711:旗標脈衝 801:第一水平脈衝 802:第二水平脈衝 803:偵測結果 804:延伸脈衝 805:原脈衝 811:正反器電路 812:反閘電路 813:及閘電路 821:目前位置計數值 822:第一上升緣位置值 823:第一下降緣位置值 824:第二上升緣位置值 825:第二下降緣位置值 1001、1002:控制信號 1011:延伸上升緣位置值 1012:延伸下降緣位置值 1013:原上升緣位置值 1014:原下降緣位置值 1021:第一初始值 1022:第二初始值 CK1、CK2:時脈傳輸線 CK:時脈輸入端 DCH:放電控制端 DE:有效資料旗標信號 F1、F2:幀 G[1]、G[2]、G[m]:閘極線(掃描線) HD:線資料期 HB:水平遮沒期間 HL:水平線期間 OUT:輸出端 PCH:預充端 Q[1]、Q[2]:閘極 S[1]、S[2]、S[n]:源極線(資料線) S610~S650:步驟 STV:垂直起始脈衝 STV1、STV2、STV3、STV4、STV5、STV6:曲線 VB:垂直遮沒期間 VD:垂直資料期間 VDE:垂直有效資料旗標信號
圖1是一種顯示裝置的電路方塊(circuit block)示意圖。 圖2是說明圖1所示閘極驅動器電路的電路方塊示意圖。 圖3是說明圖2所示閘極驅動器電路的信號時序示意圖。 圖4是說明圖1所示信號的時序示意圖。 圖5是依照本發明的一實施例的一種時序控制器裝置的電路方塊示意圖。 圖6是依照本發明的一實施例的一種垂直起始脈衝產生方法的流程示意圖。 圖7是說明圖5所示信號的時序示意圖。 圖8是依照本發明的一實施例說明圖5所示脈衝偵測電路以及垂直起始脈衝產生電路的電路方塊示意圖。 圖9是說明圖8所示信號的時序示意圖。 圖10是依照本發明的另一實施例說明圖5所示垂直起始脈衝產生電路的電路方塊示意圖。 圖11是說明圖10所示信號的時序示意圖。
Claims (9)
- 一種時序控制器裝置,包括:一脈衝偵測電路,用以從一前級電路接收一有效資料旗標信號,以及計數該有效資料旗標信號的多個旗標脈衝來獲得一幀長度;以及一垂直起始脈衝產生電路,耦接至該脈衝偵測電路以接收該幀長度,用以產生一垂直起始脈衝給一顯示面板的一閘極驅動器電路,其中該垂直起始脈衝產生電路利用一先前幀的該幀長度來決定在一目前幀中該垂直起始脈衝的一第一邊緣的位置,以及該垂直起始脈衝產生電路利用在該目前幀中的該些旗標脈衝的一第一旗標脈衝的位置來決定在該目前幀中該垂直起始脈衝的一第二邊緣的位置。
- 如申請專利範圍第1項所述的時序控制器裝置,其中在該目前幀中,該目前幀的一起始位置至該垂直起始脈衝的該第一邊緣的位置之距離,是該先前幀的該幀長度減去一預設值。
- 如申請專利範圍第1項所述的時序控制器裝置,其中在該目前幀中該垂直起始脈衝的該第二邊緣的位置,是在該目前幀中的該第一旗標脈衝的位置加上一預設位移量。
- 如申請專利範圍第1項所述的時序控制器裝置,其中該脈衝偵測電路包括:一邊緣偵測電路,用以從該前級電路接收該有效資料旗標信號,以及偵測該有效資料旗標信號的該些旗標脈衝的邊緣以便對應產生多個第一水平脈衝;一水平長度計數電路,耦接至該邊緣偵測電路以接收該些第一水平脈衝,用以依據該些第一水平脈衝來獲得一水平線期間長,以及依據該水平線期間長來產生在一垂直遮沒期間中的多個第二水平脈衝;以及一垂直長度計數電路,耦接至該邊緣偵測電路以接收該些第一水平脈衝,耦接至該水平長度計數電路以接收該些第二水平脈衝,以及用以計數該些第一水平脈衝與該些第二水平脈衝來獲得該幀長度以及在該目前幀中的一目前位置計數值。
- 如申請專利範圍第4項所述的時序控制器裝置,其中該邊緣偵測電路包括:一正反器電路,具有一資料輸入端用以從該前級電路接收該有效資料旗標信號;一反閘電路,具有一輸入端耦接至該正反器電路的一資料輸出端;以及一及閘電路,具有一第一輸入端耦接至該反閘電路的一輸出端,其中該及閘電路的一第二輸入端用以從該前級電路接收該有效資料旗標信號,以及該及閘電路的一輸出端產生該些第一水平脈衝。
- 如申請專利範圍第4項所述的時序控制器裝置,其中該垂直起始脈衝產生電路包括:一延伸脈衝產生電路,耦接至該垂直長度計數電路以接收該目前位置計數值,用以產生一延伸脈衝,其中當該目前位置計數值到達一第一上升緣位置值時,該延伸脈衝被拉昇,以及當該目前位置計數值到達一第一下降緣位置值時,該延伸脈衝被拉降,其中該第一上升緣位置值相依於該先前幀的該幀長度;一原脈衝產生電路,用以產生一原脈衝,其中當該目前位置計數值到達一第二上升緣位置值時,該原脈衝被拉昇,以及當該目前位置計數值到達一第二下降緣位置值時,該原脈衝被拉降;以及一或閘電路,具有一第一輸入端耦接至該延伸脈衝產生電路的一輸出端以接收該延伸脈衝,其中該或閘電路的一第二輸入端耦接至該原脈衝產生電路的一輸出端以接收該原脈衝,以及該或閘電路的一輸出端產生該垂直起始脈衝。
- 一種垂直起始脈衝產生方法,包括:由一脈衝偵測電路從一前級電路接收一有效資料旗標信號;由該脈衝偵測電路計數該有效資料旗標信號的多個旗標脈衝來獲得一幀長度;由一垂直起始脈衝產生電路利用一先前幀的該幀長度來決定在一目前幀中一垂直起始脈衝的一第一邊緣的位置;由該垂直起始脈衝產生電路利用在該目前幀中的該些旗標脈衝的一第一旗標脈衝的位置來決定在該目前幀中該垂直起始脈衝的一第二邊緣的位置;以及由該垂直起始脈衝產生電路產生該垂直起始脈衝給一顯示面板的一閘極驅動器電路。
- 如申請專利範圍第7項所述的垂直起始脈衝產生方法,其中在該目前幀中,該目前幀的一起始位置至該垂直起始脈衝的該第一邊緣的位置之距離,是該先前幀的該幀長度減去一預設值。
- 如申請專利範圍第7項所述的垂直起始脈衝產生方法,其中在該目前幀中該垂直起始脈衝的該第二邊緣的位置,是在該目前幀中的該第一旗標脈衝的位置加上一預設位移量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106134065A TWI661408B (zh) | 2017-10-02 | 2017-10-02 | 時序控制器裝置及其垂直起始脈衝產生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106134065A TWI661408B (zh) | 2017-10-02 | 2017-10-02 | 時序控制器裝置及其垂直起始脈衝產生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201915984A TW201915984A (zh) | 2019-04-16 |
TWI661408B true TWI661408B (zh) | 2019-06-01 |
Family
ID=66991940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106134065A TWI661408B (zh) | 2017-10-02 | 2017-10-02 | 時序控制器裝置及其垂直起始脈衝產生方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI661408B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537414A (en) * | 2004-05-14 | 2005-11-16 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
TW200839696A (en) * | 2007-03-22 | 2008-10-01 | Novatek Microelectronics Corp | Differential signal output circuit for a timing controller of a display device |
US20090201272A1 (en) * | 2008-02-13 | 2009-08-13 | Ahn Ik-Hyun | Timing controller, display apparatus having the same and signal processing method thereof |
US20100053146A1 (en) * | 2008-08-20 | 2010-03-04 | Samsung Electronics Co., Ltd. | Timing controller and display apparatus having the same |
-
2017
- 2017-10-02 TW TW106134065A patent/TWI661408B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537414A (en) * | 2004-05-14 | 2005-11-16 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
TW200839696A (en) * | 2007-03-22 | 2008-10-01 | Novatek Microelectronics Corp | Differential signal output circuit for a timing controller of a display device |
US20090201272A1 (en) * | 2008-02-13 | 2009-08-13 | Ahn Ik-Hyun | Timing controller, display apparatus having the same and signal processing method thereof |
US20100053146A1 (en) * | 2008-08-20 | 2010-03-04 | Samsung Electronics Co., Ltd. | Timing controller and display apparatus having the same |
Also Published As
Publication number | Publication date |
---|---|
TW201915984A (zh) | 2019-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3611720B1 (en) | Shift register unit, gate driving circuit, and driving method | |
US9626925B2 (en) | Source driver apparatus having a delay control circuit and operating method thereof | |
TWI567608B (zh) | 顯示裝置、顯示裝置之驅動方法及其驅動裝置 | |
TWI576849B (zh) | 影像顯示系統與閘極驅動電路 | |
KR100583318B1 (ko) | 액정표시장치의 게이트 구동장치 및 방법 | |
US9898958B2 (en) | Shift register unit, shift register, gate driver circuit and display apparatus | |
US8392775B2 (en) | Shift register circuit | |
US9922591B2 (en) | Display driving method and mobile apparatus thereof | |
US9799296B2 (en) | CMOS GOA circuit | |
US9443462B2 (en) | Gate driving circuit, gate line driving method and display device | |
US20140064437A1 (en) | Shift register and driving method thereof, gate driving apparatus and display apparatus | |
US20180226039A1 (en) | Shift Register Unit, Gate Driving Device, Display Device and Driving Method | |
KR101639496B1 (ko) | 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스 | |
JP5122396B2 (ja) | ドライバ及び表示装置 | |
KR20080045498A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR20130076888A (ko) | 디스플레이 패널의 게이트 구동 회로 및 이를 갖는 디스플레이 스크린 | |
TW201643849A (zh) | 感測顯示裝置及其移位暫存器 | |
JP6349171B2 (ja) | ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 | |
US9024859B2 (en) | Data driver configured to up-scale an image in response to received control signal and display device having the same | |
WO2014139199A1 (zh) | 过驱动方法、电路、显示面板和显示装置 | |
TW201108191A (en) | Low power driving method for a display panel and driving circuit therefor | |
US10818259B2 (en) | Scanning trigger unit, gate driving circuit and method for driving the same and display apparatus | |
US10872546B2 (en) | Shift register unit and method for driving the same, gate driving circuit and display apparatus | |
US10978168B2 (en) | Shift register unit, method of driving the same, gate driving circuit and display device | |
TWI661408B (zh) | 時序控制器裝置及其垂直起始脈衝產生方法 |