KR101605433B1

KR101605433B1 - 표시 패널

Info

Publication number: KR101605433B1
Application number: KR1020090115171A
Authority: KR
Inventors: 이재훈; 문승환; 이용순; 김영수; 이창호; 이휘원; 송준용; 배유한
Original assignee: 삼성디스플레이 주식회사
Priority date: 2009-11-26
Filing date: 2009-11-26
Publication date: 2016-03-23
Also published as: US9672782B2; US20210383769A1; US11580926B2; US10770020B2; US11100881B2; US20230146693A1; US20200258466A1; US11900894B2; US20190392775A1; US20240144893A1; CN102081897A; US20170270885A1; CN102081897B; JP5728207B2; US20110122117A1; US10403221B2; JP2011113096A; KR20110058396A

Abstract

본 발명은 표시 패널에 대한 발명으로 좀더 상세하게는 저 소비 전력 및 신규 구조를 가지는 비정질 실리콘 게이트 구동부를 포함하는 표시 패널에 대한 것으로 게이트 구동부에서 출력되는 게이트 오프 전압보다 낮은 전압을 전달 신호의 로우(low) 전압으로 하여 인접 스테이지에 인가한다. 그 결과 전류 누설을 줄여 저 소비 전력을 가지도록 하며, 고온 안정성, 저온 안정성 및 수명을 증가시키는 장점이 있다.

비정질 실리콘 게이트 구동부, 저 소비 전력,

Description

표시 패널{DISPLAY PANEL}

본 발명은 표시 패널에 관한 것으로, 표시 패널에 집적된 게이트 구동부를 가지는 표시 패널에 대한 것이다.

표시 패널 중에서 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 표시 패널은 액정 표시 장치외에도 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치 등이 있다.

이러한 표시 장치에는 게이트 구동부 및 데이터 구동부가 포함되어 있다. 이 중 게이트 구동부는 게이트선, 데이터선, 박막 트랜지스터 등과 함께 패터닝되어 패널 위에 집적될 수 있다. 이와 같이 집적된 게이트 구동부는 별도의 게이트 구동용 칩을 형성할 필요가 없어 제조 원가가 절감되는 장점이 있다. 그렇지만, 이와 같이 집적된 게이트 구동부의 내부에 형성된 박막 트랜지스터는 게이트 오프 신호를 내보내는 동안 일정 수준의 누설 전류가 발생되어 소비 전력이 증가하는 단점이 있다.

또한, 온도에 따라서 박막 트랜지스터의 반도체(특히 비정질 반도체)가 가지는 특성이 변하는 문제가 있으며, 그 결과 고온에서 출력되는 게이트 전압은 일정한 파형을 가지지 못하고 노이즈가 발생하는 문제가 있다.

본 발명이 이루고자 하는 기술적 과제는 표시 패널에 실장된 게이트 구동부가 소비하는 소비 전력을 줄이고, 고온에서도 일정한 파형의 게이트 전압이 출력되도록 하기 위한 것이다.

본 발명의 한 실시예에 따른 표시 패널은 게이트선을 포함하는 표시 영역, 및 게이트선의 일단에 연결되고, 다수의 스테이지를 포함하며, 기판 위에 집적된 게이트 구동부를 포함하며, 상기 스테이지는 클럭신호, 제1 저전압 및 상기 제1 저전압보다 낮은 제2 저전압, 전단 스테이지들 중 적어도 하나의 전달 신호, 다음단 스테이지들 중 적어도 두 개의 전달 신호를 인가받아 제1 저전압을 게이트 오프 전압으로 가지는 게이트 전압을 출력한다.

상기 전달 신호의 로우일 때의 전압은 상기 제2 저전압일 수 있다.

첫번째 스테이지에 인가되는 상기 전단 스테이지들 중 적어도 하나의 전달 신호는 주사 시작 신호일 수 있다.

상기 표시 영역은 데이터선을 더 포함하며, 상기 표시 패널은 상기 데이터선에 인가되는 데이터 전압을 공급하는 데이터 구동부를 더 포함하며, 상기 데이터 구동부는 상기 표시 패널의 상측 또는 하측에 형성되어 있을 수 있다.

상기 스테이지는 입력부, 풀업 구동부, 풀다운 구동부, 출력부, 전달 신호 생성부를 포함할 수 있다.

상기 입력부, 상기 풀다운 구동부, 상기 출력부, 상기 전달 신호 생성부는 제1 노드에 연결되어 있을 수 있다.

상기 입력부는 상기 전단 스테이지들 중 적어도 하나의 전달 신호가 입력되는 제1 입력 단자와 상기 제1 노드 사이에 연결되어 있을 수 있다.

상기 출력부는 상기 게이트 전압을 출력하는 게이트 전압 출력 단자, 클록 신호가 입력되는 클록 입력 단자 및 상기 제1 노드 사이에 연결되어 있어 상기 제1 노드의 전압에 따라 게이트 전압을 출력할 수 있다.

상기 전달 신호 생성부는 상기 전달 신호를 출력하는 전달 신호 출력 단자, 상기 클록 입력 단자 및 상기 제1 노드 사이에 연결되어 있어 상기 제1 노드의 전압에 따라 전달 신호를 출력할 수 있다.

상기 풀업 구동부 및 상기 풀다운 구동부는 제2 노드에 연결되어 있을 수 있다.

상기 풀 다운 구동부는 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호, 제1 저전압 및 제2 저전압을 입력하는 각 단자, 상기 전달 신호 출력 단자, 및 상기 게이트 전압 출력 단자와 연결되어 있으며, 상기 제1 노드 및 상기 제2 노드 와도 연결되어 있을 수 있다.

상기 풀 다운 구동부는 상기 제1 노드를 풀다운 시키는 소자, 상기 제2 노드를 풀다운 시키는 소자, 상기 전달 신호 출력 단자를 풀다운 시키는 소자 및 상기 게이트 전압 출력 단자를 풀다운시키는 소자를 포함할 수 있다.

상기 제1 노드를 풀다운 시키는 소자는 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호 및 상기 제2 노드의 전압 중 하나에 따라서 상기 제1 노드의 전압을 상기 제2 저전압으로 낮출 수 있다.

상기 다음단 스테이지들 중 적어도 두 개의 전달 신호 중 하나의 전달 신호에 따라서 상기 제1 노드의 전압을 상기 제2 저전압으로 낮추는 것은 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호 중 하나의 전달 신호를 제어 단자로 입력 받고, 입력 단자는 상기 제1 노드와 연결된 제1 트랜지스터, 및 상기 제1 트랜지스터의 출력 단자에 입력 단자 및 제어 단자가 연결되며, 출력 단자는 상기 제2 저전압과 연결되어 있는 제2 트랜지스터를 통하여 이루어질 수 있다.

상기 제2 노드를 풀다운 시키는 소자는 상기 전단 스테이지들 중 적어도 하나의 전달 신호 또는 본단 스테이지의 전달 신호에 따라서 상기 제2 노드의 전압을 상기 제2 저전압으로 낮출 수 있다.

상기 제2 노드를 풀다운 시키는 소자는 상기 전단 스테이지들 중 적어도 하나의 전달 신호에 따라서 상기 제2 노드의 전압을 상기 제2 저전압으로 낮추고 본단 스테이지의 전달 신호에 따라서 상기 제2 노드의 전압을 상기 제1 저전압으로 낮출 수 있다.

상기 전달 신호 출력 단자를 풀다운 시키는 소자는 상기 제2 노드의 전압에 따라서 상기 전달 신호 출력 단자의 전압을 상기 제2 저전압으로 낮출 수 있다.

상기 전달 신호 출력 단자를 풀다운 시키는 소자는 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호 중 하나에 따라서 상기 전달 신호 출력 단자의 전압을 상기 제2 저전압으로 낮출 수 있다.

상기 게이트 전압 출력 단자를 풀다운 시키는 소자는 상기 제2 노드의 전압 또는 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호 중 하나에 따라서 상기 게이트 전압 출력 단자의 전압을 제2 저전압으로 낮출 수 있다.

상기 풀업 구동부는 상기 클록 입력 단자, 상기 풀다운 구동부 및 상기 제2 노드와 연결되어 있을 수 있다.

상기 전단 스테이지들 중 적어도 하나의 전달 신호는 인접하는 전단 스테이지의 전달 신호이거나, 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호는 연속하여 인접하는 두 개의 다음단 스테이지의 전달 신호들일 수 있다.

본 발명의 실시예에 따르면 각 스테이지 내부를 게이트 오프 전압보다 낮은 전위로 낮추어 전류 누설을 줄여 저 소비 전력을 가지도록 하며, 고온에서도 전달 신호를 통해 인가되는 리플을 줄여 고온에서도 일정한 게이트 온 전압을 출력하도록 한다. 또한, 저온에서도 보다 낮은 전압을 인가하더라도 동작할 수 있으며, 수명도 길어지는 장점이 있다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 한 실시예에 따른 표시 장치에 대하여 도 1을 참고하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 평면도이다.

도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 패널(100)은 화상을 표시하는 표시 영역(300), 표시 영역(300)의 게이트선에 게이트 전압을 인가하는 게이트 구동부(500)를 포함한다. 한편, 표시 영역(300)의 데이터선은 표시 패널(100)에 부착된 가요성 인쇄 회로막(FPC; flexible printed circuit film; 450)의 위에 형성된 데이터 드라이버 IC(460)에서 데이터 전압을 인가 받는다. 한편, 게이트 구동부(500) 및 데이터 드라이버 IC(460)는 신호 제어부(600)에 의하여 제어된다. 가요성 인쇄 회로막(450)의 외측에는 인쇄 회로 기판(PCB; printed circuit board)이 형성되어 신호 제어부(600)로부터의 신호를 데이터 드라이버 IC(460) 및 게이트 구동부(500)로 전달한다. 신호 제어부(600)에서 제공되는 신호로는 제1 클록 신호(CKV), 제2 클록 신호(CKVB), 스캔 개시 신호(STVP) 등의 신호와 특정 레벨의 저 전압(Vss1, Vss2)을 제공하는 신호를 포함한다.

표시 영역(300)은 액정 표시 패널인 경우에는 박막 트랜지스터(Trsw), 액정 커패시터(Clc), 유지 커패시터(Cst) 등을 포함하며, 도 1에서는 액정 표시 패널을 예로 들어 도시하고 있다. 한편, 유기 발광 표시 패널에서는 박막 트랜지스터, 유기 발광 다이오드를 포함하며 기타 다른 표시 패널에서는 박막 트랜지스터 등의 소자를 포함하여 표시 영역(300)을 형성한다. 이하에서는 액정 표시 패널을 예로 들어 설명한다.

표시 영역(300)에는 다수의 게이트선(G1-Gn) 및 다수의 데이터선(D1-Dm)을 포함하며, 다수의 게이트선(G1-Gn) 및 다수의 데이터선(D1-Dm)은 절연되어 교차되어 있다.

각 화소(PX)에는 박막 트랜지스터(Trsw), 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다. 박막 트랜지스터(Trsw)의 제어 단자는 하나의 게이트선에 연결되며, 박막 트랜지스터(Trsw)의 입력 단자는 하나의 데이터선에 연결되며, 박막 트랜지스터(Trsw)의 출력 단자는 액정 커패시터(Clc)의 일측 단자 및 유지 커패시터(Cst)의 일측 단자에 연결된다. 액정 커패시터(Clc)의 타측 단자는 공통 전극에 연결되며, 유지 커패시터(Cst)의 타측 단자는 신호 제어부(600)로부터 인가되는 유지 전압(Vcst)을 인가 받는다.

다수의 데이터선(D1-Dm)은 데이터 드라이버 IC(460)로부터 데이터 전압을 인가 받으며, 다수의 게이트선(G1-Gn)은 게이트 구동부(500)로부터 게이트 전압을 인가 받는다.

데이터 드라이버 IC(460)는 표시 패널(100)의 상측 또는 하측에 형성되어 세로 방향으로 연장된 데이터선(D1-Dm)과 연결되어 있는데, 도 1의 실시예에서는 데이터 드라이버 IC(460)가 표시 패널(100)의 상측에 위치하는 실시예를 도시하고 있다.

게이트 구동부(500)는 클록 신호(CKV, CKVB), 스캔 개시 신호(STVP) 및 게이트 오프 전압에 준하는 제1 저전압(Vss1)과 게이트 오프 전압보다 낮은 제2 저전압(Vss2)을 인가 받아서 게이트 전압(게이트 온 전압 및 게이트 오프 전압)을 생성하여 게이트선(G1-Gn)에 순차적으로 게이트 온 전압을 인가한다.

게이트 구동부(500)로 인가되는 클록 신호(CKV, CKVB), 스캔 개시 신호(STVP), 제1 저전압(Vss1) 및 제2 저전압(Vss2)은 도 1에서와 같이 최 외각측이며, 게이트 구동부(500)측에 위치하는 가요성 인쇄 회로막(450)을 통하여 게이트 구동부(500)로 인가된다. 이러한 신호는 외부 또는 신호 제어부(600)로부터 인쇄 회로 기판(400)을 통하여 가요성 인쇄 회로막(450)으로 전달된다.

이상에서는 표시 패널의 전체적인 구조에 대하여 살펴보았다.

이하에서는 본 발명과 관련된 게이트 구동부(500) 및 게이트선(G1-Gn)을 중심으로 살펴본다.

도 2는 도 1의 게이트 구동부 및 게이트선을 구체화하여 도시한 블록도이다.

도 2에서는 게이트 구동부(500)를 블록화하여 상세하게 도시하고 있다.

도 2에서 표시 영역(300)을 저항(Rp)과 커패시터(Cp)로 나타내었다. 이는 게이트선(G1-Gn), 액정 커패시터(Clc) 및 유지 커패시터(Cst)는 각각 저항값 및 커패시턴스를 가지며, 이들을 모두 합하여 하나의 저항(Rp) 및 하나의 커패시터(Cp)로 나타낸 것이다. 스테이지(SR)에서 출력된 게이트 전압은 게이트선을 통하여 전달된다. 게이트선은 도 2에서 도시하고 있는 바와 같이 회로적으로는 저항(Rp)과 커패시턴스(Cp)를 가지는 것으로 표시할 수 있다. 이들 값은 하나의 게이트선이 전체적으로 가지는 값이며, 표시 영역(300)의 구조 및 특성에 따라서 다른 값을 가질 수 있다.

이하 게이트 구동부(500)를 살펴본다.

게이트 구동부(500)는 서로 종속적으로 연결된 다수의 스테이지(SR1, SR2, SR3, SR4…)를 포함한다. 각 스테이지(SR1, SR2, SR3, SR4…)는 세 개의 입력 단자(IN1, IN2, IN3), 하나의 클럭 입력 단자(CK), 두 개의 전압 입력 단자(Vin1, Vin2), 게이트 전압을 출력하는 게이트 전압 출력 단자(OUT) 및 전달 신호 출력 단자(CRout)를 포함한다.

우선 제1 입력 단자(IN1)는 전단 스테이지의 전달 신호 출력 단자(CRout)에 연결되어 이전 단의 전달 신호(CR)를 인가 받는데, 첫번째 스테이지는 이전 단 스테이지가 존재하지 않으므로 제1 입력 단자(IN1)로 스캔 개시 신호(STVP)를 인가 받는다.

제2 입력 단자(IN2)는 다음단 스테이지의 전달 신호 출력 단자(CRout)에 연 결되어 다음 단의 전달 신호(CR)를 인가 받는다. 또한, 제3 입력 단자(IN3)는 다다음단 스테이지의 전달 신호 출력 단자(CRout)에 연결되어 다다음단의 전달 신호(CR)를 인가 받는다.

n번째 게이트선(Gn)에 연결된 스테이지(SRn; 도시하지 않음)는 다음단 및 다다음단의 스테이지로부터 전달 신호(CR)를 입력받기 위하여 더미 스테이지를 두 개 형성할 수 있다. 더미 스테이지(SRn+1, SRn+2; 도시하지 않음)는 다른 스테이지(SR1-SRn)과 달리 더미 게이트 전압을 생성하여 출력하는 스테이지이다. 즉, 다른 스테이지(SR1-SRn)에서 출력된 게이트 전압은 게이트선을 통하여 전달되면서 화소에 데이터 전압이 인가되어 화상을 표시하도록 하지만, 더미 스테이지(SRn+1, SRn+2)는 게이트선에 연결되어 있지 않을 수도 있으며, 게이트선과 연결되더라도 화상을 표시하지 않는 더미 화소(도시하지 않음)의 게이트선과 연결되어 있어 화상을 표시하는데 사용되지 않을 수 있다.

클럭 단자(CK)에는 클럭 신호가 인가되는데, 다수의 스테이지 중 홀수번째 스테이지의 클럭 단자(CK)에는 제1 클럭(CKV)이 인가되고, 짝수번째 스테이지의 클럭 단자(CK)에는 제2 클럭(CKVB)이 인가된다. 제1 클럭(CKV)와 제2 클럭(CKVB)는 서로 위상이 반대되는 클럭 신호이다.

제1 전압 입력 단자(Vin1)에는 게이트 오프 전압에 해당하는 제1 저전압(Vss1)이 인가되며, 제2 전압 입력 단자(Vin2)에는 제1 저전압(Vss1)보다 낮은 제2 저전압(Vss2)이 인가된다. 제1 저전압(Vss1) 및 제2 저전압(Vss2)의 전압값은 실시예에 따라 다양할 수 있는데, 본 실시예에서는 제1 저전압(Vss1)값으로 -5V를 사용하며, 제2 저전압(Vss2)값으로 -10V를 사용한다.

게이트 구동부(500)의 동작을 살펴보면 아래와 같다.

먼저, 제1 스테이지(SR1)는 클록 입력 단자(CK)를 통해 외부로부터 제공되는 제1 클록 신호(CKV)를, 제1 입력 단자(IN1)를 통해 스캔 개시 신호(STVP)를, 제1 및 제2 전압 입력 단자(Vin1, Vin2)에는 제1 및 제2 저전압(Vss1, Vss2)을, 그리고 제2 및 제3 입력 단자(IN2, IN3)를 통해 제2 스테이지(SR2) 및 제3 스테이지(SR3)로부터 각각 제공되는 전달 신호(CR)를 입력 받아 첫 번째 게이트 라인으로 게이트 전압 출력 단자(OUT)를 통하여 게이트 온 전압을 출력한다. 또한, 전달 신호 출력 단자(CRout)에서는 전달 신호(CR)를 출력하여 제2 스테이지(SR2)의 제1 입력 단자(IN1)로 전달한다.

제2 스테이지(SR2)는 클록 입력 단자(CK)를 통해 외부로부터 제공되는 제2 클록 신호(CKVB)를, 제1 입력 단자(IN1)를 통해 제1 스테이지(SR1)의 전달 신호(CR)를, 제1 및 제2 전압 입력 단자(Vin1, Vin2)에는 제1 및 제2 저전압(Vss1, Vss2)을, 그리고 제2 및 제3 입력 단자(IN2, IN3)를 통해 제3 스테이지(SR3) 및 제4 스테이지(SR4)로부터 각각 제공되는 전달 신호(CR)를 입력 받아 두 번째 게이트 라인으로 게이트 전압 출력 단자(OUT)를 통하여 게이트 온 전압을 출력한다. 또한, 전달 신호 출력 단자(CRout)에서는 전달 신호(CR)를 출력하여 제3 스테이지(SR3)의 제1 입력 단자(IN1) 및 제1 스테이지(SR1)의 제2 입력 단자(IN2)로 전달한다.

한편, 제3 스테이지(SR3)는 클록 입력 단자(CK)를 통해 외부로부터 제공되는 제1 클록 신호(CKV)를 입력 받고, 제1 입력 단자(IN1)를 통해 제2 스테이지(SR2)의 전달 신호(CR)를, 제1 및 제2 전압 입력 단자(Vin1, Vin2)에는 제1 및 제2 저전압(Vss1, Vss2)을, 그리고 제2 및 제3 입력 단자(IN2, IN3)를 통해 제4 스테이지(SR4) 및 제5 스테이지(SR5)로부터 각각 제공되는 전달 신호(CR)를 입력 받아 세 번째 게이트 라인으로 게이트 전압 출력 단자(OUT)를 통하여 게이트 온 전압을 출력한다. 또한, 전달 신호 출력 단자(CRout)에서는 전달 신호(CR)를 출력하여 제4 스테이지(SR4)의 제1 입력 단자(IN1), 제1 스테이지(SR1)의 제3 입력 단자(IN3) 및 제2 스테이지(SR2)의 제2 입력 단자(IN2)로 전달한다.

상기와 같은 동일 방법으로, n번째 스테이지(SRn)는 클록 입력 단자(CK)를 통해 외부로부터 제공되는 제2 클록 신호(CKVB)를 입력 받고, 제1 입력 단자(IN1)를 통해 제n-1 스테이지(SR2)의 전달 신호(CR)를, 제1 및 제2 전압 입력 단자(Vin1, Vin2)에는 제1 및 제2 저전압(Vss1, Vss2)을, 그리고 제2 및 제3 입력 단자(IN2, IN3)를 통해 제n+1 스테이지(SRn+1; 더미 스테이지) 및 제n+2 스테이지(SRn+2; 더미 스테이지)로부터 각각 제공되는 전달 신호(CR)를 입력 받아 n번째 게이트 라인으로 게이트 전압 출력 단자(OUT)를 통하여 게이트 온 전압을 출력한다. 또한, 전달 신호 출력 단자(CRout)에서는 전달 신호(CR)를 출력하여 제n+1 스테이지(SRn+1; 더미 스테이지)의 제1 입력 단자(IN1), 제n-2 스테이지(SRn-2)의 제3 입력 단자(IN3) 및 제n-1 스테이지(SRn-1)의 제2 입력 단자(IN2)로 전달한다.

도 2를 통하여 전체적인 게이트 구동부(500)의 스테이지(SR) 연결 구조에 대하여 살펴보았다. 이하에서는 도 3을 통하여 하나의 게이트선에 연결된 게이트 구동부의 스테이지(SR)의 구조를 좀 더 상세하게 살펴본다.

도 3은 도 2에서 하나의 게이트선에 연결되어 있는 하나의 스테이지(SR)를 확대하여 도시한 회로도이다.

도 3을 참조하면, 본 실시예에 따른 게이트 구동부(500)의 각 스테이지(SR)는 입력부(511), 풀업 구동부(512), 전달 신호 생성부(513), 출력부(514) 및 풀다운 구동부(515)를 포함한다.

입력부(511)는 하나의 트랜지스터(제4 트랜지스터(Tr4))를 포함하며, 제4 트랜지스터(Tr4)의 입력 단자 및 제어 단자는 제1 입력 단자(IN1)에 공통 연결(다이오드 연결)되어 있으며, 출력 단자는 Q 접점(이하 제1 노드라고도 함)과 연결되어 있다. 입력부(511)는 제1 입력 단자(IN1)로 하이 전압이 인가되는 경우 이를 Q 접점으로 전달하는 역할을 수행한다.

풀업 구동부(512)는 두 개의 트랜지스터(제7 트랜지스터(Tr7), 제12 트랜지스터(Tr12))를 포함한다. 먼저 제12 트랜지스터(Tr12)의 제어 단자와 입력 단자는 공통 연결되어 클럭 단자(CK)를 통하여 제1 클록 신호(CKV) 또는 제2 클록 신호(CKVB)를 입력 받고, 출력 단자가 제7 트랜지스터(Tr7)의 제어 단자 및 풀다운 구동부(515)에 연결되어 있다. 한편, 제7 트랜지스터(Tr7)의 입력 단자도 클럭 단자(CK)에 연결되어 있으며, 출력 단자가 Q' 접점(이하 제2 노드라고도 함)에 연결되어 있으며, Q' 접점을 지나 풀다운 구동부(515)에 연결되어 있다. 제 7 트랜지스터(Tr7)의 제어 단자는 제12 트랜지스터(Tr12)의 출력 단자 및 풀다운 구동부(515)에 연결되어 있다. 여기서, 상기 제7 트랜지스터(Tr7)의 입력 단자와 제어 단자의 사이 및 제어 단자와 출력 단자 사이에는 각각 기생 캐패시터(도시하지 않 음)가 형성되어 있을 수 있다. 이와 같은 풀업 구동부(512)는 클럭 단자(CK)에서 하이(high) 신호가 인가되면, 하이(high) 신호가 제12 트랜지스터(Tr12)를 통하여 제7 트랜지스터(Tr7)의 제어 단자 및 풀다운 구동부(515)로 전달된다. 제7 트랜지스터(Tr7)로 전달된 하이(high) 신호는 제7 트랜지스터(Tr7)를 턴 온 시키며, 그 결과 클럭 단자(CK)에서 인가된 하이(high) 신호를 Q' 접점으로 인가한다.

전달 신호 생성부(513)는 하나의 트랜지스터(제15 트랜지스터(Tr15))를 포함한다. 제15 트랜지스터(Tr15)의 입력 단자에는 클럭 단자(CK)가 연결되어 제1 클록 신호(CKV) 또는 제2 클록 신호(CKVB)가 입력되고, 제어 단자는 상기 입력부(511)의 출력, 즉 Q 접점에 연결되고, 출력 단자는 전달 신호(CR)를 출력하는 전달 신호 출력 단자(CRout)와 연결되어 있다. 여기서 제어 단자와 출력 단자 사이에는 기생 캐패시터(도시하지 않음)가 형성되어 있을 수 있다. 제15 트랜지스터(Tr15)의 출력 단자는 전달 신호 출력 단자(CRout), 뿐만 아니라 풀다운 구동부(515)와 연결되어 제2 저전압(Vss2)을 인가 받는다. 그 결과 전달 신호(CR)의 로우(low)일 때의 전압값은 제2 저전압(Vss2)값을 가진다.

출력부(514)는 하나의 트랜지스터(제1 트랜지스터(Tr1)) 및 하나의 커패시터(제1 커패시터(C1))를 포함한다. 제1 트랜지스터(Tr1)의 제어 단자는 Q 접점에 연결되고, 입력 단자는 클럭 단자(CK)를 통하여 제1 클록 신호(CKV) 또는 제2 클록 신호(CKVB)를 입력 받으며, 제어 단자와 출력 단자 사이에는 제1 캐패시터(C1)가 형성되며, 출력 단자는 게이트 전압 출력 단자(OUT)와 연결되어 있다. 또한, 출력 단자는 풀다운 구동부(515)와 연결되어 제1 저전압(Vss1)을 인가 받는다. 그 결과 게이트 오프 전압의 전압값은 제1 저전압(Vss1)값을 가진다. 이와 같은 출력부(514)는 Q 접점에서의 전압 및 상기 제1 클록 신호(CKV)에 따라 게이트 전압을 출력한다.

풀다운 구동부(515)는 스테이지(SR) 상에 존재하는 전하를 제거하여 게이트 오프 전압 및 전달 신호(CR)의 로우(low) 전압이 원활하게 출력되도록 하기 위한 부분으로 Q 접점의 전위를 낮추는 역할, Q' 접점의 전위를 낮추는 역할, 전달 신호(CR)로 출력되는 전압을 낮추는 역할 및 게이트선으로 출력되는 전압을 낮추는 역할을 수행한다. 풀다운 구동부(515)는 10개의 트랜지스터(제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제8 트랜지스터(Tr8) 내지 제11 트랜지스터(Tr11), 제13 트랜지스터(Tr13) 및 제16 트랜지스터(Tr16))를 포함한다.

먼저, Q 접점을 풀다운시키는 트랜지스터를 살펴본다. Q 접점을 풀다운 시키는 트랜지스터는 제6 트랜지스터(Tr6), 제9 트랜지스터(Tr9), 제10 트랜지스터(Tr10) 및 제16 트랜지스터(Tr16)이다.

제6 트랜지스터(Tr6)는 제3 입력 단자(IN3)와 제어 단자가 연결되고, 출력 단자는 제2 전압 입력 단자(Vin2)와 연결되며, 입력 단자는 Q 접점과 연결되어 있다. 그러므로 제6 트랜지스터(Tr6)는 다다음단 스테이지에서 인가되는 전달 신호(CR)에 따라서 턴 온되어 Q 접점의 전압을 제2 저전압(Vss2)으로 낮춰주는 역할을 한다.

제9 트랜지스터(Tr9) 및 제16 트랜지스터(Tr16)는 함께 동작하여 Q 접점을 풀다운시키며, 제9 트랜지스터(Tr9)의 제어 단자는 제2 입력 단자(IN2)와 연결되고, 입력 단자는 Q 접점과 연결되며, 출력 단자는 제16 트랜지스터(Tr16)의 입력 단자 및 제어 단자와 연결되어 있다. 제16 트랜지스터(Tr16)는 제어 단자 및 입력 단자가 제9 트랜지스터(Tr9)의 출력 단자와 연결(다이오드 연결)되어 있으며, 출력 단자는 제2 전압 입력 단자(Vin2)와 연결되어 있다. 그러므로 제9 트랜지스터(Tr9) 및 제16 트랜지스터(Tr16)는 다음단 스테이지에서 인가되는 전달 신호(CR)에 따라서 턴 온 되어 Q 접점의 전압을 제2 저전압(Vss2)으로 낮춰주는 역할을 한다.

제10 트랜지스터(Tr10)의 입력 단자는 Q 접점과 연결되고, 출력 단자는 제2 전압 입력 단자(Vin2)와 연결되며, 제어 단자는 Q' 접점(Q 점접의 전압과 반대 위상을 가져 반전단이라고도 함)과 연결되어 있다. 그러므로 제10 트랜지스터(Tr10)는 Q' 접점이 하이 전압을 가지는 일반적인 구간에서는 계속 Q 접점의 전압을 제2 저전압(Vss2)으로 낮추고 있다가 Q' 접점의 전압이 로우(low)인 때에만 Q 접점의 전압을 낮추지 않는 역할을 한다. Q 접점의 전압이 낮추어 지지 않는 때에 해당 스테이지는 게이트 온 전압 및 전달 신호(CR)를 출력한다.

풀다운 구동부(515)에서 Q' 접점을 풀다운시키는 트랜지스터를 살펴본다. Q' 접점을 풀다운시키는 트랜지스터는 제5 트랜지스터(Tr5), 제8 트랜지스터(Tr8) 및 제13 트랜지스터(Tr13)이다.

제5 트랜지스터(Tr5)의 제어 단자는 제1 입력 단자(IN1)와 연결되어 있고, 입력 단자는 Q' 접점과 연결되어 있으며, 출력 단자는 제2 전압 입력 단자(Vin2)와 연결되어 있다. 그 결과 전단 스테이지의 전달 신호(CR)에 따라서 Q' 접점의 전압을 제2 저전압(Vss2)으로 낮추는 역할을 한다.

한편, 제8 트랜지스터(Tr8)는 본단 스테이지의 전달 신호 출력 단자(CRout)과 연결된 제어 단자, Q' 접점에 연결된 입력 단자 및 제2 전압 입력 단자(Vin2)와 연결된 출력 단자를 가진다. 그 결과 본단 스테이지의 전달 신호(CR)에 따라서 Q 접점의 전압을 제2 저전압(Vss2)으로 낮추는 역할을 한다.

제13 트랜지스터(Tr13)는 본단 스테이지의 전달 신호 출력 단자(CRout)과 연결된 제어 단자, 풀업 구동부(512)의 제12 트랜지스터(Tr12)의 출력 단자와 연결된 입력 단자 및 제2 전압 입력 단자(Vin2)와 연결된 출력 단자를 가진다. 그 결과 본단 스테이지의 전달 신호(CR)에 따라서 풀업 구동부(512) 내부의 전위를 제2 저전압(Vss2)으로 낮추고, 풀업 구동부(512)와 연결된 Q' 접점의 전압도 제2 저전압(Vss2)으로 낮추는 역할을 한다. 즉, 제13 트랜지스터(Tr13)는 엄밀하게는 풀업 구동부(512)의 내부 전하를 제2 저전압(Vss2)측으로 배출시키는 역할을 하지만, 풀업 구동부(512)가 Q' 접점과도 연결되어 있으므로 Q' 접점의 전압이 풀업되지 않도록 하여 간접적으로 Q' 접점의 전압을 제2 저전압(Vss2)로 낮추는데 도움을 준다.

한편, 풀다운 구동부(515)에서 전달 신호(CR)로 출력되는 전압을 낮추는 역할을 하는 트랜지스터를 살펴본다. 전달 신호(CR)로 출력되는 전압을 낮추는 역할을 하는 트랜지스터는 제11 트랜지스터(Tr11)이다.

제11 트랜지스터(Tr11)는 Q' 접점과 연결된 제어 단자, 전달 신호 출력 단자(CRout)과 연결된 입력 단자 및 제2 전압 입력 단자(Vin2)와 연결된 출력 단자를 가진다. 그 결과 Q' 접점의 전압이 하이(high)인 경우 전달 신호 출력 단자(CRout)의 전압을 제2 저전압(Vss2)으로 낮추며, 그 결과 전달 신호(CR)가 로우(low) 레벨로 바뀌게 된다.

한편, 풀다운 구동부(515)에서 게이트선으로 출력되는 전압을 낮추는 역할을 하는 트랜지스터를 살펴본다. 게이트선으로 출력되는 전압을 낮추는 역할을 하는 트랜지스터는 제2 트랜지스터(Tr2) 및 제3 트랜지스터(Tr3)이다.

제2 트랜지스터(Tr2)는 제2 입력 단자(IN2)에 연결된 제어 단자, 게이트 전압 출력 단자(OUT)와 연결되어 있는 입력 단자 및 제1 전압 입력 단자(Vin1)와 연결되어 있는 출력 단자를 가진다. 그 결과 다음단 스테이지의 전달 신호(CR)가 출력되면 출력 되는 게이트 전압을 제1 저전압(Vss1)으로 바꾸어준다.

제3 트랜지스터(Tr3)는 Q' 접점에 연결되어 있는 제어 단자, 게이트 전압 출력 단자(OUT)와 연결되어 있는 입력 단자 및 제1 전압 입력 단자(Vin1)와 연결되어 있는 출력 단자를 가진다. 그 결과 Q' 접점의 전압이 하이(high)인 경우 출력 되는 게이트 전압을 제1 저전압(Vss1)으로 바꾸어준다.

풀다운 구동부(515)에서는 게이트 전압 출력 단자(OUT)만 제1 저전압(Vss1)으로 낮추며, Q 접점, Q' 접점 및 전달 신호 출력 단자(CRout)은 제1 저전압(Vss1)보다 낮은 제2 저전압(Vss2)으로 낮춘다. 그 결과 게이트 온 전압과 전달 신호(CR)의 하이(high)에서의 전압은 동일한 전압을 가질 수 있더라도 게이트 오프 전압과 전달 신호(CR)의 로우(low)에서의 전압은 서로 다른 전압값을 가진다. 즉, 게이트 오프 전압은 제1 저전압(Vss1)값을 가지며, 전달 신호(CR)의 로우(low) 전 압값은 제2 저전압(Vss2)값을 가진다.

게이트 전압 및 전달 신호(CR)는 다양한 전압 값을 가질 수 있지만, 본 실시예에서는 게이트 온 전압은 25V, 게이트 오프 전압 및 제1 저전압(Vss1)은 -5V를 가지며, 전달 신호(CR)의 하이(high) 전압은 25V, 로우(low) 전압 및 제2 저전압(Vss2)은 -10V를 가진다.

종합하면, 하나의 스테이지(SR)는 Q 접점에서의 전압에 의하여 전달 신호 생성부(513), 출력부(514)가 동작하여 전달 신호(CR)의 하이(high) 전압 및 게이트 온 전압을 출력하며, 전단, 다음 단 및 다다음단의 전달 신호(CR)에 의하여 전달 신호(CR)는 하이(high) 전압에서 제2 저전압(Vss2)으로 낮아지며, 게이트 온 전압은 제1 저전압(Vss1)으로 낮아져 게이트 오프 전압이 된다. 여기서, 하나의 스테이지(SR)는 저 소비전력으로 구동되기 위하여 다음 단뿐만 아니라 다다음단의 전달 신호(CR)에 의해서도 Q 접점의 전압을 제2 저전압(Vss2)으로 낮춰주고, 제2 저전압(Vss2)이 게이트 오프 전압인 제1 저전압(Vss1)보다 낮아 다른 스테이지에서 인가된 전달 신호(CR)가 리플(ripple) 또는 노이즈를 포함하여 전압이 변하더라도 제2 저전압(Vss2)값이 충분히 낮아서 스테이지에 포함된 트랜지스터들이 누설 전류를 흘리거나 하지 않아서 전력 소모량이 줄어드는 장점이 있다.

도 4에서는 도 3의 실시예에 따른 게이트 구동부(500)의 소비 전력을 그래프로 도시하고 있다.

도 4에서 A는 도 3의 실시예의 소비 전력이며, B는 종래 기술에 따른 소비 전력이다. A는 다수의 막대 그래프로 표현되어 있는데, 이는 다수의 실시예를 통 하여 실험한 결과라는 점을 나타내며, 189mW는 도 3의 실시예의 평균 소비 전력이다. 한편, 종래 기술에 따른 게이트 구동부의 소비 전력은 일반적으로 430mW로 알려져 있다. 이에 반 이상의 소비 전력을 줄일 수 있다.

스테이지(SR)에 형성되어 있는 트랜지스터(Tr1-Tr13, Tr15, Tr16)는 NMOS 트랜지스터일 수 있으며, 트랜지스터(Tr1-Tr13, Tr15, Tr16)가 PMOS로 형성되는 경우 제어 단자로 인가되는 전압이 로우(low)일 때 트랜지스터(Tr1-Tr13, Tr15, Tr16)가 온 될 수 있다.

이하에서는 도 5 내지 도 7을 이용하여 본 발명의 또 다른 실시예에 따른 표시 장치를 살펴본다.

우선, 도 5에서는 도 1과 달리 데이터 드라이버 IC(460)는 표시 패널(100)의 하측에 형성되어 있는 실시예를 도시하고 있다. 이는 도 6 및 도 7의 실시예가 도 5의 실시예에 한정된다는 의미가 아니고 도 1 및 도 5의 실시예 모두에서 사용 가능 하지만, 도 1과 다른 도 5의 실시예도 있음을 나타내기 위하여 별도의 도 5를 첨부한 것이다.

도 5는 본 발명의 또 다른 한 실시예에 따른 표시 장치의 평면도이다.

도 5는 도 1과 모두 동일하며, 다만, 데이터 드라이버 IC(460)가 표시 패널(100)의 상측에 형성되어 있다는 점만이 다르다. 이에 반하여, 도 1의 실시예에서는 데이터 드라이버 IC(460)가 표시 패널(100)의 상측에 위치하는 실시예를 도시하고 있다. 도 2 및 도 3의 게이트 구동부와 도 6 및 도 7의 게이트 구동부는 도 1 및 도 5의 표시 장치의 구조 모두에서 사용가능하다.

도 6은 도 5의 게이트 구동부 및 게이트선을 구체화하여 도시한 블록도로, 도 2와 동일한 신호 특성을 가진다. 즉, 게이트 구동부(500)에 형성된 각 스테이지(SR)로 입력되는 신호 및 출력되는 신호는 동일하다.

도 6은 게이트 구동부(500)의 전체적인 연결 관계 및 동작을 나타내므로 다시 한번 설명하면 아래와 같다.

제2 입력 단자(IN2)는 다음단 스테이지의 전달 신호 출력 단자(CRout)에 연결되어 다음 단의 전달 신호(CR)를 인가 받는다. 또한, 제3 입력 단자(IN3)는 다다음단 스테이지의 전달 신호 출력 단자(CRout)에 연결되어 다다음단의 전달 신호(CR)를 인가 받는다.

게이트 구동부(500)의 동작을 살펴보면 아래와 같다.

도 6을 통하여 전체적인 게이트 구동부(500)의 스테이지(SR) 연결 구조에 대하여 살펴보았다. 이하에서는 도 7을 통하여 하나의 게이트선에 연결된 게이트 구동부의 스테이지(SR)의 구조를 좀 더 상세하게 살펴본다.

도 7은 도 6에서 하나의 게이트선에 연결되어 있는 하나의 스테이지(SR)를 확대하여 도시한 회로도이다.

도 7을 참조하면, 본 실시예에 따른 게이트 구동부(500)의 각 스테이지(SR)는 입력부(511), 풀업 구동부(512), 전달 신호 생성부(513), 출력부(514) 및 풀다운 구동부(515)를 포함한다.

풀업 구동부(512)는 두 개의 트랜지스터(제7 트랜지스터(Tr7), 제12 트랜지스터(Tr12))를 포함한다. 먼저 제12 트랜지스터(Tr12)의 제어 단자와 입력 단자는 공통 연결되어 클럭 단자(CK)를 통하여 제1 클록 신호(CKV) 또는 제2 클록 신호(CKVB)를 입력 받고, 출력 단자가 제7 트랜지스터(Tr7)의 제어 단자 및 풀다운 구동부(515)에 연결되어 있다. 한편, 제7 트랜지스터(Tr7)의 입력 단자도 클럭 단자(CK)에 연결되어 있으며, 출력 단자가 Q' 접점(이하 제2 노드라고도 함)에 연결되어 있으며, Q' 접점을 지나 풀다운 구동부(515)에 연결되어 있다. 제 7 트랜지스터(Tr7)의 제어 단자는 제12 트랜지스터(Tr12)의 출력 단자 및 풀다운 구동부(515)에 연결되어 있다. 여기서, 상기 제7 트랜지스터(Tr7)의 입력 단자와 제어 단자의 사이 및 제어 단자와 출력 단자 사이에는 각각 기생 캐패시터(도시하지 않음)가 형성되어 있을 수 있다. 이와 같은 풀업 구동부(512)는 클럭 단자(CK)에서 하이(high) 신호가 인가되면, 하이(high) 신호가 제12 트랜지스터(Tr12)를 통하여 제7 트랜지스터(Tr7)의 제어 단자 및 풀다운 구동부(515)로 전달된다. 제7 트랜지스터(Tr7)로 전달된 하이(high) 신호는 제7 트랜지스터(Tr7)를 턴 온 시키며, 그 결과 클럭 단자(CK)에서 인가된 하이(high) 신호를 Q' 접점으로 인가한다.

풀다운 구동부(515)는 스테이지(SR) 상에 존재하는 전하를 제거하여 게이트 오프 전압 및 전달 신호(CR)의 로우(low) 전압이 원활하게 출력되도록 하기 위한 부분으로 Q 접점의 전위를 낮추는 역할, Q' 접점의 전위를 낮추는 역할, 전달 신호(CR)로 출력되는 전압을 낮추는 역할 및 게이트선으로 출력되는 전압을 낮추는 역할을 수행한다. 풀다운 구동부(515)는 11개의 트랜지스터(제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제8 트랜지스터(Tr8) 내지 제11 트랜지스터(Tr11), 제13 트랜지스터(Tr13) 및 제16 트랜지스터(Tr16), 제17 트랜지스터(Tr17))를 포함한다.

제9 트랜지스터(Tr9) 및 제16 트랜지스터(Tr16)는 함께 동작하여 Q 접점을 풀다운시키며, 제9 트랜지스터(Tr9)의 제어 단자는 제2 입력 단자(IN2)와 연결되고, 입력 단자는 Q 접점과 연결되며, 출력 단자는 제16 트랜지스터(Tr16)의 입력 단자 및 제어 단자와 연결되어 있다. 제16 트랜지스터(Tr16)는 제어 단자 및 입력 단자가 제9 트랜지스터(Tr9)의 출력 단자와 연결(다이오드 연결)되어 있으며, 출력 단자는 제2 전압 입력 단자(Vin2)와 연결되어 있다. 그러므로 제9 트랜지스 터(Tr9) 및 제16 트랜지스터(Tr16)는 다음단 스테이지에서 인가되는 전달 신호(CR)에 따라서 턴 온 되어 Q 접점의 전압을 제2 저전압(Vss2)으로 낮춰주는 역할을 한다.

한편, 제8 트랜지스터(Tr8)는 본단 스테이지의 전달 신호 출력 단자(CRout)와 연결된 제어 단자, Q' 접점에 연결된 입력 단자 및 제1 전압 입력 단자(Vin1)와 연결된 출력 단자를 가진다. 그 결과 본단 스테이지의 전달 신호(CR)에 따라서 Q 접점의 전압을 제1 저전압(Vss1)으로 낮추는 역할을 한다.

제13 트랜지스터(Tr13)는 본단 스테이지의 전달 신호 출력 단자(CRout)과 연결된 제어 단자, 풀업 구동부(512)의 제12 트랜지스터(Tr12)의 출력 단자와 연결된 입력 단자 및 제1 전압 입력 단자(Vin1)와 연결된 출력 단자를 가진다. 그 결과 본단 스테이지의 전달 신호(CR)에 따라서 풀업 구동부(512) 내부의 전위를 제1 저전압(Vss1)으로 낮추고, 풀업 구동부(512)와 연결된 Q' 접점의 전압도 제1 저전압(Vss1)으로 낮추는 역할을 한다. 즉, 제13 트랜지스터(Tr13)는 엄밀하게는 풀업 구동부(512)의 내부 전하를 제1 저전압(Vss1)측으로 배출시키는 역할을 하지만, 풀업 구동부(512)가 Q' 접점과도 연결되어 있으므로 Q' 접점의 전압이 풀업되지 않도록 하여 간접적으로 Q' 접점의 전압을 제1 저전압(Vss1)로 낮추는데 도움을 준다.

참고로, 제8 트랜지스터(Tr8) 및 제13 트랜지스터(Tr13)는 도 3의 실시예와 달리 도 7의 실시예에서는 제1 저전압(Vss1)이 인가되는 제1 전압 입력 단자(Vin1)와 연결되어 있다.

한편, 풀다운 구동부(515)에서 전달 신호(CR)로 출력되는 전압을 낮추는 역할을 하는 트랜지스터를 살펴본다. 전달 신호(CR)로 출력되는 전압을 낮추는 역할을 하는 트랜지스터는 제11 트랜지스터(Tr11) 및 제17 트랜지스터(Tr17)이다.

제11 트랜지스터(Tr11)는 Q' 접점과 연결된 제어 단자, 전달 신호 출력 단자(CRout)과 연결된 입력 단자 및 제2 전압 입력 단자(Vin2)와 연결된 출력 단자를 가진다. 그 결과 Q' 접점의 전압이 하이(high)인 경우 전달 신호 출력 단자(CRout)의 전압을 제2 저전압(Vss2)으로 낮추며, 그 결과 전달 신호(CR)가 로 우(low) 레벨로 바뀌게 된다.

제17 트랜지스터(Tr17)는 도 3의 실시예에서는 포함되어 있지 않던 트랜지스터로, 제2 입력 단자(IN2)에 연결된 제어 단자, 전달 신호 출력 단자(CRout)과 연결된 입력 단자 및 제2 전압 입력 단자(Vin2)와 연결된 출력 단자를 가진다. 그 결과 다음단 스테이지의 전달 신호(CR)에 따라서 전달 신호 출력 단자(CRout)의 전압을 제2 저전압(Vss2)으로 낮추는 역할을 한다. 제17 트랜지스터(Tr17)는 제11 트랜지스터(Tr11)의 동작을 보조하는 역할을 수행하기 위하여 다음단의 전달 신호(CR)에 기초하여 동작하도록 구성되어 있다.

풀다운 구동부(515)에서 전달 신호(CR)로 출력되는 전압을 낮추는 동작 및 게이트선으로 출력되는 전압을 낮추는 동작은 각각 두 개의 트랜지스터로 이루어지며, 제2 입력 단자(IN2)에 연결되어 다음단의 전달 신호(CR)에 따라 동작하거나 Q 접점의 전압에 따라 동작하여 동일한 타이밍에 동작한다. 다만, 전달 신호(CR)로 출력되는 전압은 제2 저전압(Vss2)으로 낮춰지며, 게이트 오프 전압은 제1 저전압(Vss1)으로 낮춰져서 전달 신호(CR)의 로우(low)일 때의 전압이 게이트 오프 전압보다 낮다.

풀다운 구동부(515)에서는 게이트 전압 출력 단자(OUT)만 제1 저전압(Vss1)으로 낮추며, Q 접점 및 전달 신호 출력 단자(CRout)은 제1 저전압(Vss1)보다 낮은 제2 저전압(Vss2)으로 낮춘다. 그 결과 게이트 온 전압과 전달 신호(CR)의 하이(high)에서의 전압은 동일한 전압을 가질 수 있더라도 게이트 오프 전압과 전달 신호(CR)의 로우(low)에서의 전압은 서로 다른 전압값을 가진다. 즉, 게이트 오프 전압은 제1 저전압(Vss1)값을 가지며, 전달 신호(CR)의 로우(low) 전압값은 제2 저전압(Vss2)값을 가진다. 한편, Q' 접점의 경우에는 제8 트랜지스터(Tr8) 및 제13 트랜지스터(Tr13)에 의하여 제1 저전압(Vss1)으로 낮춰지며, 제5 트랜지스터(Tr5)에 의하여 제2 저전압(Vss2)으로 낮춰진다.

종합하면, 하나의 스테이지(SR)는 Q 접점에서의 전압에 의하여 전달 신호 생 성부(513), 출력부(514)가 동작하여 전달 신호(CR)의 하이(high) 전압 및 게이트 온 전압을 출력하며, 전단, 다음 단 및 다다음단의 전달 신호(CR)에 의하여 전달 신호(CR)는 하이(high) 전압에서 제2 저전압(Vss2)으로 낮아지며, 게이트 온 전압은 제1 저전압(Vss1)으로 낮아져 게이트 오프 전압이 된다. 여기서, 하나의 스테이지(SR)는 저 소비전력으로 구동되기 위하여 다음 단뿐만 아니라 다다음단의 전달 신호(CR)에 의해서도 Q 접점의 전압을 제2 저전압(Vss2)으로 낮춰주고, 제2 저전압(Vss2)이 게이트 오프 전압인 제1 저전압(Vss1)보다 낮아 다른 스테이지에서 인가된 전달 신호(CR)가 리플(ripple) 또는 노이즈를 포함하여 전압이 변하더라도 제2 저전압(Vss2)값이 충분히 낮아서 스테이지에 포함된 트랜지스터들이 누설 전류를 흘리거나 하지 않아서 전력 소모량이 줄어드는 장점이 있다.

도 8에서는 도 7의 실시예에 따른 게이트 구동부(500)의 소비 전력을 그래프로 도시하고 있다.

도 8에서 A'은 도 7의 실시예의 소비 전력이며, B는 종래 기술에 따른 소비 전력이다. A'는 다수의 막대 그래프로 표현되어 있는데, 이는 다수의 실시예를 통하여 실험한 결과라는 점을 나타내며, 183.5mW는 도 7의 실시예의 평균 소비 전력이다. 한편, 종래 기술에 따른 게이트 구동부의 소비 전력은 일반적으로 430mW로 알려져 있다. 이에 반 이상의 소비 전력을 줄일 수 있다.

도 4와 비교하면, 도 7의 실시예는 평균 소비 전력이 183.5mW이므로 도 3의 실시예(평균 소비 전력은 189mW)보다 평균 소비 전력이 작은 것을 확인할 수 있다. 이는 제17 트랜지스터(Tr17)를 추가 형성하여 게이트 전압 출력 단자(Out)와 동일 타이밍에 전달 신호 출력 단자(CRout)도 저전압으로 바꾸어주어 회로내부에 누설 전류를 보다 줄일 수 있기 때문으로 판단된다.

스테이지(SR)에 형성되어 있는 트랜지스터(Tr1-Tr13, Tr15-Tr17)는 NMOS 트랜지스터일 수 있으며, 트랜지스터(Tr1-Tr13, Tr15-Tr17)가 PMOS로 형성되는 경우 제어 단자로 인가되는 전압이 로우(low)일 때 트랜지스터(Tr1-Tr13, Tr15-Tr17)가 온 될 수 있다.

앞서 도 3의 실시예는 도 1의 실시예(데이터 구동부가 패널의 상부에 위치하는 경우)나 도 5의 실시예(데이터 구동부가 패널의 하부에 위치하는 경우)에서 모두 실시 가능하다는 점과 도 7의 실시예도 도 1의 실시예나 도 5의 실시예에서 모두 실시 가능하다는 점을 언급하였다. 다만, 도 5의 실시예와 같은 구조에서는 가요성 인쇄 회로막(FPC)를 따라 인가되는 신호(제1 클록 신호(CKV), 제2 클록 신호(CKVB), 스캔 개시 신호(STVP), 제1 저전압(Vss1) 및 제2 저전압(Vss2))가 하부에서부터 상부로 이동하게 되며, 상부에 위치하는 제1 게이트선(G1)에서부터 게이트 온 전압이 인가됨으로 인하여 고온에서 장기간 사용할 경우 노이즈가 발생할 가능성이 높다. 이와 같은 환경에서 도 3의 실시예와 도 5의 실시예를 각각 사용하는 경우 도 5의 실시예에 비하여 도 3의 실시예는 상대적으로 고온에서 노이즈가 발생할 우려가 있다. 이는 제17 트랜지스터(Tr17)와 같이 전달 신호(CR)를 한 번더 제2 저전압(Vss2)으로 바꿔주지 않아서 전달 신호(CR)에 리플이 발생할 가능성이 높을 수 있기 때문이다. 그렇지만, 도 3의 실시예가 고온에서 노이즈가 발생할 가능성은 기존의 게이트 구동부에 비하면 현저하게 적다.

이하에서는 도 7의 실시예를 중심으로 소비 전력, 고온 특성, 저온 특성 및 수명에 대하여 종래 기술과 비교하여 살펴보고자 한다.

도 9는 종래 기술에 따른 게이트 구동부에서 게이트 전압을 출력하는 제1 트랜지스터에 흐르는 전류를 클록 신호(CKV)를 기준으로 나타낸 그래프이고, 도 10은 도 7의 실시예에 따른 게이트 구동부에서 제1 트랜지스터에 흐르는 전류를 클록 신호(CKV)를 기준으로 나타낸 그래프이다.

도 9에서 알 수 있는 바와 같이 종래 기술에 따른 게이트 구동부의 제1 트랜지스터(Tr1)에서는 클록 신호(CKV)가 변할 때 -45㎂까지 변동하지만, 도 10에 도시한 바와 같이 도 7의 게이트 구동부의 제1 트랜지스터(Tr1)는 -15㎂까지 변동하는데 그친다. 그 결과 각 스테이지(SR)에서 사용되는 전류가 본 발명에 따른 실시예가 훨씬 적은 것을 알 수 있고, 그 결과 소비 전력도 반 이상 줄어드는 것을 알 수 있다. 소비 전력이 반 이상 줄어드는 것은 도 4 및 도 8에서 이미 도시하였다.

한편, 이하에서는 고온에서의 특성, 저온에서의 특성 및 수명에 대한 특성에 대하여 살펴본다.

먼저, 도 11은 종래의 게이트 구동부와 도 7의 실시예의 고온 특성을 비교한 그래프이다.

도 11에서 가로축은 전압*온도 값을 표준화(normalization)하여 나타내고 있으며, 세로축은 노이즈가 포함되는 비율을 나타낸다. 도 11에서 α값은 일반적으로 게이트 구동부로 사용 가능한 기준을 보여준다.

도 11에서 알 수 있는 바와 같이 종래 기술 및 본 발명에 따른 실시예는 모 두 일반적인 기준(α)에서는 노이즈가 없다는 것을 알 수 있다. 하지만, 종래 기술에 따른 게이트 구동부는 고온 및 사용하는 전압값이 기준(α)을 조금만 넘기면 노이즈가 급증하는 것을 확인할 수 있다. 이에 반하여 도 7에 따른 게이트 구동부는 일정 범위 동안에는 여전히 노이즈가 포함되지 않는 것을 알 수 있다. 도 3의 실시예도 도 7의 실시예에 준하는 특성을 가진다. 그러므로 본 발명에 따른 게이트 구동부는 고온 특성이 획기적으로 향상된다는 것을 확인할 수 있다.

도 12에서는 종래의 게이트 구동부와 도 7의 실시예의 저온 특성을 비교한 그래프이다.

도 12에서 가로축은 온도를 나타내며, 세로축은 게이트 온 전압(Von)의 마진을 보여준다. 즉, 그래프에서 표시된 지점 이하의 전압에서는 게이트 구동부가 동작하지 않는 것을 나타낸다.

도 12에서 알 수 있는 바와 같이 종래의 게이트 구동부 및 도 7의 게이트 구동부는 상온에서는 동일한 게이트 온 전압(Von) 마진을 가진다. 그렇지만, 저온으로 갈수록 게이트 온 전압(Von)의 마진에서는 차이가 발생하여 도 7의 실시예에서는 저온에서도 낮은 전압만으로도 구동이 가능하지만, 종래의 게이트 구동부는 상대적으로 높은 전압을 인가하여야 구동이 가능함을 알 수 있다. 도 3의 실시예도 도 7의 실시예에 준하는 특성을 가진다. 그러므로 본 발명에 따른 게이트 구동부는 저온 특성도 종래 기술에 비하여 향상된다는 것을 확인할 수 있다.

도 13에서는 종래의 게이트 구동부와 도 7의 실시예의 수명을 비교한 그래프이다.

도 13에서 가로축은 사용한 시간(aging time)이며, 세로축은 게이트 온 전압(Von) 마진을 나타낸다. 한편, 도 13에서 Von setting은 일반적으로 게이트 구동부에서 사용하는 전압 세팅값을 나타낸다. 도 13에서 그래프의 전압값이 Von setting값보다 높아지면, 일반적으로 인가하는 전압으로는 게이트 구동부를 구동할 수 없고 그 결과 게이트 구동부의 수명이 다하게 된다.

도 13의 그래프를 얻기 위한 실험에서는 보다 쉽게 수명이 다하도록 하기 위하여 일반적으로 인가하는 전압보다 높은 전압을 게이트 구동부에 인가(약 130%정도의 전압값을 인가)하고 고온에서 실험하였다. 그 결과 보다 짧은 시간으로도 장기간 실험한 결과를 얻을 수 있기 때문이다.

도 13에서는 종래의 게이트 구동부 및 도 7의 실시예 모두 시간이 지날수록 게이트 온 전압(Von)이 Von setting값을 향해 증가하는 것을 확인할 수 있다. 그렇지만, 시간이 지나도 종래 기술에 의한 게이트 구동부가 높은 값을 가져 보다 빨리 수명이 다할 것이라는 것을 예측할 수 있다. 특히 도 13에서 200 시간이상 지난 후 세팅값과 비교해본 결과 도 7의 실시예가 세팅값이 낮음에도 불구하고 근 10% 정도 많은 차이를 가지고 있다. 그 결과 종래 기술에 따른 게이트 구동부에 비하여 획기적으로 수명이 길다는 것도 확인 가능하다.

도 13에서는 도시하고 있지 못하지만, 현재 본 발명의 도 3 및 도 7의 게이트 구동부는 5000시간 이상의 수명 테스트를 통과한 상태이다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 본 발명의 한 실시예에 따른 표시 패널의 평면도이고,

도 2는 도 1의 게이트 구동부 및 게이트선을 구체화하여 도시한 블록도이고,

도 3은 도 2에서 하나의 스테이지 및 하나의 게이트선을 확대하여 도시한 회로도이고,

도 4는 도 3의 실시예를 사용한 경우의 소비 전력을 종래 기술에 따른 소비 전력과 비교한 그래프이고,

도 5는 본 발명의 또 다른 한 실시예에 따른 표시 패널의 평면도이고,

도 6은 도 5의 게이트 구동부 및 게이트선을 구체화하여 도시한 블록도이고,

도 7은 도 6에서 하나의 스테이지 및 하나의 게이트선을 확대하여 도시한 회로도이고,

도 8은 도 7의 실시예를 사용한 경우의 소비 전력을 종래 기술에 따른 소비 전력과 비교한 그래프이고,

도 9는 종래 기술에 따른 게이트 구동부에서 게이트 전압을 출력하는 제1 트랜지스터에 흐르는 전류를 클록 신호(CKV)를 기준으로 나타낸 그래프이고,

도 10은 도 7의 실시예에 따른 게이트 구동부에서 제1 트랜지스터에 흐르는 전류를 클록 신호(CKV)를 기준으로 나타낸 그래프이고,

도 11 내지 도 13은 도 7의 실시예를 사용한 경우 종래 기술에 비하여 고온에서의 특성, 저온에서의 특성 및 수명에 대한 특성을 나타내는 그래프이다.

Claims

복수의 게이트선, 및

상기 복수의 게이트선에 연결되고, 다수의 스테이지를 포함하며, 기판 위에 집적된 게이트 구동부

를 포함하며,

상기 다수의 스테이지 중 어느 한 게이트선에 연결된 본단 스테이지는 클럭신호, 제1 저전압 및 상기 제1 저전압보다 낮은 제2 저전압, 전단 스테이지의 전달 신호, 다음단 스테이지의 전달 신호 및 다다음단 스테이지의 전달 신호를 인가받아 제1 저전압을 게이트 오프 전압으로 가지는 게이트 전압 및 전달 신호를 출력하고,

상기 본단 스테이지는

상기 다음단 스테이지의 전달 신호를 입력받는 제어 단자, 제1 노드에 연결되어 있는 입력 단자, 그리고 출력 단자를 포함하는 제1 트랜지스터, 그리고

상기 제1 트랜지스터의 출력 단자에 연결되어 있는 입력 단자 및 제어 단자, 그리고 상기 제2 저전압을 입력받는 출력 단자를 포함하는 제2 트랜지스터를 포함하는

표시 패널.
제1항에서,

상기 본단 스테이지의 전달 신호가 로우일 때의 전압은 상기 제2 저전압인 표시 패널.
제2항에서,

첫번째 스테이지에 인가되는 상기 전단 스테이지의 전달 신호는 주사 시작 신호인 표시 패널.
제1항에서,

복수의 데이터선을 더 포함하며,

상기 표시 패널은 상기 데이터선에 인가되는 데이터 전압을 공급하는 데이터 구동부를 더 포함하며,

상기 데이터 구동부는 상기 표시 패널의 상측 또는 하측에 형성되어 있는 표시 패널.
제4항에서,

상기 본단 스테이지는 입력부, 풀업 구동부, 풀다운 구동부, 출력부, 전달 신호 생성부를 포함하는 표시 패널.
제5항에서,

상기 입력부, 상기 풀다운 구동부, 상기 출력부, 상기 전달 신호 생성부는 제1 노드에 연결되어 있는 표시 패널.
제6항에서,

상기 입력부는 상기 전단 스테이지의 전달 신호가 입력되는 제1 입력 단자와 상기 제1 노드 사이에 연결되어 있는 표시 패널.
제6항에서,

상기 출력부는 상기 게이트 전압을 출력하는 게이트 전압 출력 단자, 클록 신호가 입력되는 클록 입력 단자 및 상기 제1 노드 사이에 연결되어 있어 상기 제1 노드의 전압에 따라 게이트 전압을 출력하는 표시 패널.
제8항에서,

상기 전달 신호 생성부는 상기 전달 신호를 출력하는 전달 신호 출력 단자, 상기 클록 입력 단자 및 상기 제1 노드 사이에 연결되어 있어 상기 제1 노드의 전압에 따라 전달 신호를 출력하는 표시 패널.
제9항에서,

상기 풀업 구동부 및 상기 풀다운 구동부는 제2 노드에 연결되어 있는 표시 패널.
제10항에서,

상기 풀 다운 구동부는 상기 다음단 스테이지의 전달 신호 및 상기 다다음단 스테이지의 전달 신호, 제1 저전압 및 제2 저전압을 입력하는 각 단자, 상기 전달 신호 출력 단자, 및 상기 게이트 전압 출력 단자와 연결되어 있으며, 상기 제1 노드 및 상기 제2 노드와도 연결되어 있는 표시 패널.
제10항에서,

상기 풀 다운 구동부는 상기 제1 노드를 풀다운 시키는 소자, 상기 제2 노드를 풀다운 시키는 소자, 상기 전달 신호 출력 단자를 풀다운 시키는 소자 및 상기 게이트 전압 출력 단자를 풀다운시키는 소자를 포함하는 표시 패널.
제12항에서,

상기 제1 노드를 풀다운 시키는 소자는 상기 다음단 스테이지의 전달 신호와 상기 다다음단 스테이지의 전달 신호 및 상기 제2 노드의 전압 중 하나에 따라서 상기 제1 노드의 전압을 상기 제2 저전압으로 낮추는 표시 패널.
제13항에서,

상기 제1 노드의 전압을 상기 제2 저전압으로 낮추는 것은 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 통하여 이루어지는 표시 패널.
제12항에서,

상기 제2 노드를 풀다운 시키는 소자는 상기 전단 스테이지의 전달 신호 또는 본단 스테이지의 전달 신호에 따라서 상기 제2 노드의 전압을 상기 제2 저전압으로 낮추는 표시 패널.
제12항에서,

상기 제2 노드를 풀다운 시키는 소자는 상기 전단 스테이지의 전달 신호에 따라서 상기 제2 노드의 전압을 상기 제2 저전압으로 낮추고 상기 본단 스테이지의 전달 신호에 따라서 상기 제2 노드의 전압을 상기 제1 저전압으로 낮추는 표시 패널.
제12항에서,

상기 전달 신호 출력 단자를 풀다운 시키는 소자는 상기 제2 노드의 전압에 따라서 상기 전달 신호 출력 단자의 전압을 상기 제2 저전압으로 낮추는 표시 패널.
제12항에서,

상기 전달 신호 출력 단자를 풀다운 시키는 소자는 상기 다음단 스테이지들 중 적어도 두 개의 전달 신호 중 하나에 따라서 상기 전달 신호 출력 단자의 전압을 상기 제2 저전압으로 낮추는 표시 패널.
제12항에서,

상기 게이트 전압 출력 단자를 풀다운 시키는 소자는 상기 제2 노드의 전압 또는 상기 다음단 스테이지의 전달 신호 및 상기 다다음단 스테이지의 전달 신호 중 하나에 따라서 상기 게이트 전압 출력 단자의 전압을 상기 제2 저전압으로 낮추는 표시 패널.
제10항에서,

상기 풀업 구동부는 상기 클록 입력 단자, 상기 풀다운 구동부 및 상기 제2 노드와 연결되어 있는 표시 패널.
삭제