KR102153037B1 - 표시장치 및 타이밍 컨트롤러 - Google Patents

표시장치 및 타이밍 컨트롤러 Download PDF

Info

Publication number
KR102153037B1
KR102153037B1 KR1020140117039A KR20140117039A KR102153037B1 KR 102153037 B1 KR102153037 B1 KR 102153037B1 KR 1020140117039 A KR1020140117039 A KR 1020140117039A KR 20140117039 A KR20140117039 A KR 20140117039A KR 102153037 B1 KR102153037 B1 KR 102153037B1
Authority
KR
South Korea
Prior art keywords
unit
status
state
signal
abnormal
Prior art date
Application number
KR1020140117039A
Other languages
English (en)
Other versions
KR20160028585A (ko
Inventor
최진솔
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140117039A priority Critical patent/KR102153037B1/ko
Priority to US14/835,125 priority patent/US10121412B2/en
Priority to CN201510561178.8A priority patent/CN105390085B/zh
Publication of KR20160028585A publication Critical patent/KR20160028585A/ko
Application granted granted Critical
Publication of KR102153037B1 publication Critical patent/KR102153037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 실시예들은, 디스플레이 구동과 관련된 유닛의 상태를 체크하고, 체크 결과에 따라 그에 맞는 적절한 대응 조치를 해줄 수 있으며, 이를 통해, 디스플레이 구동과 관련된 유닛의 이상 동작을 방지하거나, 디스플레이 구동과 관련된 유닛의 이상 동작에 따라 발생할 수 있는 구동 불량, 장치 손상 및 화면 이상 등을 방지해줄 수 있는 표시장치 및 타이밍 컨트롤러에 관한 것이다.

Description

표시장치 및 타이밍 컨트롤러{DISPLAY DEVICE AND TIMING CONTROLLER}
본 발명은 표시장치 및 타이밍 컨트롤러에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.
이러한 표시장치는, 디스플레이 구동과 관련된 많은 유닛(Unit)을 포함하고 있다. 이러한 디스플레이 구동 관련 유닛은, 정상적인 화상 표시를 위해, 정상적인 구동 동작을 수행하고, 정상적인 신호를 출력해야만 한다.
하지만, 표시장치 내 디스플레이 구동 관련 유닛은, ESD(Electronic Static Discharge) 관련 불량, SMT(Surface Mounter Technology) 관련 불량, 온도 및 습도에 의한 불량, 압력에 의한 불량 등의 각종 내부 및 외부 요인에 의해 이상 동작을 할 개연성을 충분히 가지고 있다.
따라서, 디스플레이 구동 관련 유닛이 정상적으로 동작하는지 정상적인 신호를 출력하는지를 체크하는 기술이 필요할 것이다.
하지만, 표시장치에 포함된 많은 디스플레이 구동 관련 유닛이 정상적으로 동작하는지 정상적인 신호를 출력하는지를 체크할 수 있는 방법이 현재로서는 전무한 실정이다.
본 실시예들의 목적은, 디스플레이 구동과 관련된 유닛의 상태를 체크할 수 있는 표시장치 및 타이밍 컨트롤러를 제공하는 데 있다.
본 실시예들의 다른 목적은, 디스플레이 구동과 관련된 유닛의 상태에 따라 그에 맞는 적절한 대응 조치를 해주어, 유닛의 이상 동작을 방지하거나, 유닛의 이상 동작에 따라 발생할 수 있는 구동 불량, 장치 손상 및 화면 이상 등을 방지해줄 수 있는 표시장치 및 타이밍 컨트롤러를 제공하는 데 있다.
일 실시예는, 디스플레이 구동과 관련된 유닛에 해당하는 상태 체크 유닛으로 상태 체크 명령 신호를 출력하여, 상태 체크 명령 신호에 따라 상태 체크 유닛에서 표시패널 또는 데이터 드라이버 집적회로 또는 게이트 드라이버 집적회로로 출력되는 신호를 피드백 신호로서 피드백 받으며, 피드백 신호를 토대로 상태 체크 유닛의 상태 비트 값을 상태 체크 유닛에 대응되는 상태 레지스터에 기록하는 유닛 상태 체크부와, 상태 체크 유닛에 대응되는 상태 레지스터를 저장하는 메모리를 포함하는 표시장치를 제공한다.
다른 실시예는, 디스플레이 구동과 관련된 유닛들에 해당하는 다수의 상태 체크 유닛 각각에 대응되는 상태 레지스터와, 다수의 상태 체크 유닛 각각으로 상태 체크 명령 신호를 출력하여, 상태 체크 명령 신호에 따라 해당 상태 체크 유닛에서 표시패널 또는 데이터 드라이버 집적회로 또는 게이트 드라이버 집적회로로 출력되는 신호를 피드백 신호로서 피드백 받으며, 피드백 신호를 토대로 해당 상태 체크 유닛의 상태 비트 값을 해당 상태 체크 유닛에 대응되는 상태 레지스터에 기록하는 유닛 상태 체크부를 포함하는 타이밍 컨트롤러를 제공한다.
또 다른 실시예는, 디스플레이 구동 관련 유닛의 출력 신호를 토대로 디스플레이 구동 관련 유닛의 상태를 판정하여 상태 비트 값을 디스플레이 구동 관련 유닛에 대응되는 상태 레지스터에 기록하는 타이밍 컨트롤러와, 디스플레이 구동 관련 유닛에 대응되는 상태 레지스터를 저장하는 메모리를 포함하는 표시장치를 제공한다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 디스플레이 구동과 관련된 유닛의 상태를 체크할 수 있는 표시장치 및 타이밍 컨트롤러를 제공할 수 있다.
또한, 본 실시예들에 의하면, 디스플레이 구동과 관련된 유닛의 상태에 따라 그에 맞는 적절한 대응 조치를 해주어, 유닛의 이상 동작을 방지하거나, 유닛의 이상 동작에 따라 발생할 수 있는 구동 불량, 장치 손상 및 화면 이상 등을 방지해줄 수 있다.
도 1은 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 실시예들에 따른 표시장치의 유닛 상태 체크 기능을 제공하는 시스템을 나타낸 도면이다.
도 3은 실시예들에 따른 표시장치에서, 상태 체크 유닛에 따른 신호 전달 추가 구성을 나타낸 도면이다.
도 4는 실시예들에 따른 표시장치의 유닛 상태 체크 기능에 대한 예시도이다.
도 5는 실시예들에 따른 표시장치에서, 상태 체크 유닛별로 상태 비트 값이 기록되는 상태 레지스터를 예시적으로 나타낸 도면이다.
도 6은 실시예들에 따른 표시장치에서, 상태 체크 결과에 따라, 상태 레지스터에 상태 비트 값이 기록되는 예시도이다.
도 7은 실시예들에 따른 표시장치에서, 상태 체크 결과에 따라, 상태 레지스터에 상태 비트 값이 기록되는 다른 예시도이다.
도 8은 실시예들에 따른 표시장치에서, 상태 체크 결과에 따라, 상태 레지스터에 상태 비트 값이 기록되는 또 다른 예시도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 실시예들에 따른 표시장치(100)는, m개의 데이터 라인(DL1, ... , DLm, m: 자연수) 및 n개의 게이트 라인(GL1, ... , GLn, n: 자연수)이 형성된 표시패널(110)과, m개의 데이터 라인(DL1, ... , DLm)을 구동하는 다수의 데이터 드라이버 집적회로(Data Driver IC, 120)와, n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동하는 다수의 게이트 드라이버 집적회로(Gate Driver IC, 130)와, 다수의 데이터 드라이버 집적회로(120) 및 게이트 드라이버 집적회로(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, m개의 데이터 라인(DL1, ... , DLm) 및 n개의 게이트 라인(GL1, ... , GLn)이 서로 교차되는 지점마다 화소(Pixel)가 형성된다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상 데이터를 다수의 데이터 드라이버 집적회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 타이밍 컨트롤러(140)는 다수의 데이터 드라이버 집적회로(120) 및 다수의 게이트 드라이버 집적회로(130)를 제어하기 위하여, 데이터 제어 신호(DCS: Data Control Signal), 게이트 제어 신호(GCS: Gate Control Signal) 등의 각종 제어 신호를 출력할 수 있다.
다수의 게이트 드라이버 집적회로(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 n개의 게이트 라인(GL1, ... , GLn)으로 순차적으로 공급하여 n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동한다.
다수의 데이터 드라이버 집적회로(120)는, 타이밍 컨트롤러(140)의 제어에 따라, 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data)를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 m개의 데이터 라인(DL1, ... , DLm)으로 공급함으로써, m개의 데이터 라인(DL1, ... , DLm)을 구동한다.
다수의 데이터 드라이버 집적회로(120)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다. 여기서, 데이터 드라이버 집적회로(120)는, 소스 드라이버 집적회로(Source Driver IC)라고도 한다.
다수의 게이트 드라이버 집적회로(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.
또한, 다수의 게이트 드라이버 집적회로(130)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.
한편, 도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 표시패널(110)을 구동하는데 필요한 각종 구동 전원을 표시패널(110), 다수의 데이터 드라이버 집적회로(120), 다수의 게이트 드라이버 집적회로(130) 및 타이밍 컨트롤러(140) 등으로 공급하는 전원 관리 집적회로(PMIC: Power Management Integrated Circuit, 150)와, 데이터 드라이버 집적회로(120)로 감마 전압(Gamma Voltage)을 출력하는 감마부(160) 등을 더 포함할 수 있다.
도 1을 참조하면, 다수의 데이터 드라이버 집적회로(120) 각각은, 일 예로, 필름(Film) 상에 드라이버 칩이 형성된 칩 온 필름(COF: Chip On Film) 타입으로 구현되어, 양 단이 적어도 하나의 소스 보드(Source Board, 170a, 170b)와 표시패널(110)의 패드부(미도시)에 연결될 수 있다. 여기서, 소스 보드(170a, 170b)는 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board)라고도 한다.
도 1을 참조하면, 타이밍 컨트롤러(140), 전원 관리 집적회로(150) 및 감마부(160) 등은 컨트롤 보드(Control Board, 180)에 실장될 수 있다. 여기서, 컨트롤 보드(180)는 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board)라고도 한다.
도 1을 참조하면, 적어도 하나의 소스 보드(170a, 170b)와 컨트롤 보드(180)는 연성 인쇄회로(FPC: Flexible Printed Circuit, 190a, 190b)를 통해 연결될 수 있다.
도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.
전술한 표시패널(110)에 형성된 각 화소에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 화소에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 형성되어 있다.
한편, 표시패널(110)에 형성된 각 서브픽셀(P)에 형성된 트랜지스터 등의 각종 회로소자는 고유 특성치를 갖는다.
예를 들어, 트랜지스터는 문턱전압(Vth: Threshod Voltage), 이동도(Mobility) 등의 고유 특성치를 갖는다.
이러한 고유 특성치는 트랜지스터마다 조금씩 차이가 날 수 있다. 이로 인해, 각 서브픽셀의 휘도 차이가 발생할 수 있다.
특히, 트랜지스터는 구동 시간이 증가함에 따라 열화(Degradation)가 진행되고, 그 열화 정도 차이에 따라, 트랜지스터마다 고유 특성치의 편차가 더욱 커질 수 있으며, 이로 인해, 서브픽셀 간의 휘도 편차가 더욱 심해질 수 있다.
따라서, 본 실시예들에 따른 표시장치(100)는, 각 서브픽셀에 형성된 트랜지스터 등의 회로소자에 대한 고유 특성치(예: 문턱전압, 이동도 등)를 센싱하는 센싱 기능과, 회로소자 간의 고유 특성치를 센싱한 결과(센싱 데이터)를 토대로 회로소자 간의 고유 특성치 편차, 즉, 서브픽셀 간의 휘도 편차를 보상해주기 위하여, 각 서브픽셀로 공급될 데이터를 변경하는 데이터 보상을 진행하는 보상 기능을 제공할 수 있다.
한편, 데이터 드라이버 집적회로(120), 게이트 드라이버 집적회로(130), 전원 관리 집적회로(150) 및 감마부(160) 등의 디스플레이 구동과 관련된 유닛은, 정상적인 화상 표시를 위해, 정상적인 구동 동작을 수행하고, 정상적인 신호를 출력해야만 한다.
디스플레이 구동 관련 유닛의 동작을 아래에서 예를 들어 설명한다.
전원 관리 집적회로(150)는 다수의 게이트 드라이버 집적회로(130)가 스캔신호를 생성 및 출력할 수 있도록, 하이 레벨 게이트 전압(VGH) 및 로우 레벨 게이트 전압(VGL)을 공급해준다.
이러한 전원 관리 집적회로(150)가 이상 동작을 하는 경우, 다수의 게이트 드라이버 집적회로(130)로 공급되는 하이 레벨 게이트 전압(VGH) 및 로우 레벨 게이트 전압(VGL)에 이상이 생겨, 다수의 게이트 드라이버 집적회로(130)의 이상 동작이 발생하여 구동 불량이 생기고, 화면 이상 현상이 초래될 수 있다.
또한, 게이트 드라이버 집적회로(130)는, 하이 레벨 게이트 전압(VGH) 및 로우 레벨 게이트 전압(VGL)을 정상적으로 공급받아, 정상적인 스캔 신호를 출력해야만 한다. 만약, 게이트 드라이버 집적회로(130)가 이상 동작을 하는 경우, 원하는 스캔 신호를 정상적으로 출력하지 못하여, 화면 이상 현상을 발생시킬 수 있다.
또한, 데이터 드라이버 집적회로(120)는 타이밍 컨트롤러(140)로부터 영상 데이터(Data)를 수신하여, 디지털 아날로그 컨버터(DAC: Digital Analog Converter) 등을 이용하여 데이터 전압(Vdata)을 정상적으로 출력해야만 한다.
이러한 데이터 드라이버 집적회로(120) 내 디지털 아날로그 컨버터(DAC: Digital Analog Converter) 등이 정상적으로 동작하지 못하는 경우, 원하는 데이터 전압을 정상적으로 출력하지 못하여, 화면 이상 현상을 발생시킬 수 있다.
한편, 각 화소 내 트랜지스터는 구동 시간에 따라 열화(Degradation)가 진행된다. 즉, 각 화소 내 트랜지스터의 고유 특성치(예: 문턱전압, 이동도)는 구동 시간에 따라 변하게 된다. 이러한 트랜지스터의 고유 특성치 변화 및 편차는 화소 간의 휘도 편차를 발생시킬 수 있다.
이와 관련된 화소 보상을 위해, 데이터 드라이버 집적회로(120) 내 구현될 수 있는 센싱 유닛에 해당하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)가 각 화소 내 트랜지스터의 고유 특성치를 센싱하여 센싱 데이터를 타이밍 컨트롤러(140)로 전송해준다.
타이밍 컨트롤러(140) 내 보상부(미도시)는 수신한 센싱 데이터를 토대로, 트랜지스터의 고유 특성치 변화 및 편차를 보상해주기 위한 보상 값을 결정하고, 결정된 보상 값에 따라, 영상 데이터(Data)를 변경하여, 변경된 영상 데이터(Data')를 데이터 드라이버 집적회로(120)로 전송해준다.
데이터 드라이버 집적회로(120)는, 변경된 영상 데이터(Data')를 아날로그 신호의 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인으로 출력한다. 이때, 데이터 드라이버 집적회로(120) 내 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 구동 프로그래머블 감마부(Driving P-Gamma), 센싱 프로그래머블 감마부(Sensing P-Gamma) 등의 감마부(160) 등이 관여한다.
따라서, 정상적인 보상 동작을 위해서, 데이터 드라이버 집적회로(120) 내 아날로그 디지털 컨버터(ADC) 및 디지털 아날로그 컨버터(DAC)와, 타이밍 컨트롤러(140) 내 보상부 등의 구성과, 구동 프로그래머블 감마부(Driving P-Gamma), 센싱 프로그래머블 감마부(Sensing P-Gamma) 등의 감마부(160)와, 전원 관리 집적회로(150) 등이 모두 정상적으로 동작해야만 한다.
이렇듯, 표시장치(100) 내 디스플레이 구동과 관련된 모든 유닛들은 정상적인 동작을 하지 못하거나 정상적인 신호를 출력하지 못하는 경우, 구동 불량은 물론, 화면 이상 현상을 발생시키는 심각한 문제를 발생시킬 수 있다.
하지만, 표시장치(100) 내 디스플레이 구동과 관련된 각 유닛들은, ESD(Electronic Static Discharge) 관련 불량, SMT(Surface Mounter Technology) 관련 불량, 온도 및 습도에 의한 불량, 압력에 의한 불량 등의 각종 내부 및 외부 요인에 의해 이상 동작을 할 개연성을 충분히 가지고 있다.
따라서, 디스플레이 구동 관련 유닛이 정상적으로 동작하는지 정상적인 신호를 출력하는지를 체크하는 기술이 필요할 것이다.
그럼에도, 기본적으로, 디스플레이 구동 관련 유닛은, 타이밍 컨트롤러(140)로부터 단방향의 명령만을 내려받아, 그에 맞는 동작을 하기 때문에, 이러한 단방향의 명령에 따라 동작하는 디스플레이 구동 관련 유닛에 대한 상태를 체크하는 것이 불가능해 왔다.
이에, 본 실시예들은, 디스플레이 구동 관련 유닛의 이상 동작 발생 여부를 체크하거나, 이상 동작이 발생할 가능성이 큰 디스플레이 구동 관련 유닛을 미리 체크하거나, 이상 동작이 발생한 디스플레이 구동 관련 유닛을 파악하는 등의 유닛 상태 체크 기능과, 유닛 상태 체크 결과에 따라 그에 맞는 적절한 대응 조치 방법을 제공하고, 이를 위한 신호 전달 체계를 제안한다.
아래에서는, 이러한 유닛 상태 체크 기능과, 유닛 상태 체크 결과에 따른 대응 조치에 대하여, 도 2를 참조하여 더욱 상세하게 설명한다.
도 2는 실시예들에 따른 표시장치(100)의 유닛 상태 체크 기능을 제공하는 시스템을 나타낸 도면이다.
도 2를 참조하면, 본 실시예들에 따른 표시장치(100)는, 유닛 상태 체크 기능과, 유닛 상태 체크 결과에 따른 대응 조치를 위하여, 디스플레이 구동 관련 유닛으로서 데이터 드라이버 집적회로(120), 게이트 드라이버 집적회로(130), 전원 관리 집적회로(150) 및 감마부(160) 등 중 적어도 하나의 상태 체크 유닛(200)으로 상태 체크 명령 신호를 출력하여, 상태 체크 명령 신호에 따라 상태 체크 유닛(200)에서 출력되는 출력 신호를 피드백 신호로서 피드백 받으며, 피드백 신호를 토대로 상태 체크 유닛(200)의 상태 비트 값을 상태 체크 유닛(200)에 대응되는 상태 레지스터(220)에 기록하는 타이밍 컨트롤러(140)와, 각 상태 체크 유닛(200)에 대응되는 상태 레지스터(220)를 저장하는 메모리(240) 등으로 포함한다.
여기서, 상태 체크 명령 신호는, 일 예로, 상태 체크 유닛(200)의 상태를 체크하기 위해, 상태 체크 유닛(200)의 동작을 트리거(Trigger) 하는 신호이거나, 상태 체크 유닛(200)의 동작에 필요한 신호 등일 수 있으며, 이는 각 상태 체크 유닛(200)의 종류에 따라 달라질 수 있다. 예를 들어, 상태 체크 명령 신호는, 인에이블 신호, 명령 데이터, 영상 데이터, 전압 대응 데이터 등일 수 있다.
전술한 바와 같이, 각 디스플레이 구동 관련 유닛, 즉, 상태 체크 유닛(200)으로부터 출력 신호를 피드백 신호로서 피드백 받아, 이를 기초로, 상태 체크 유닛(200)의 상태를 판단하여, 판단 결과에 따른 상태 비트 값을 해당 상태 레지스터(220)에 기록해둠으로써, 각 디스플레이 구동 관련 유닛의 상태를 확인할 수 있다.
도 2를 참조하면, 타이밍 컨트롤러(140)는, 디스플레이 구동과 관련된 유닛들에 해당하는 다수의 상태 체크 유닛(200) 각각에 대응되는 상태 레지스터(220)와, 다수의 상태 체크 유닛(200) 각각으로 "상태 체크 명령 신호"를 출력하여, 상태 체크 명령 신호에 따라 해당 상태 체크 유닛(200)에서 표시패널(110) 또는 데이터 드라이버 집적회로(120) 또는 게이트 드라이버 집적회로(130)로 출력되는 신호를 "피드백 신호"로서 피드백 받으며, 피드백 신호를 토대로 해당 상태 체크 유닛(200)의 "상태 비트 값(Status Bit Value)"을 해당 상태 체크 유닛(200)에 대응되는 상태 레지스터(220)에 기록하는 유닛 상태 체크부(210) 등을 포함한다.
전술한 타이밍 컨트롤러(140)를 이용하면, 각 디스플레이 구동 관련 유닛, 즉, 상태 체크 유닛(200)의 상태를 체크하여 그 결과에 따른 상태 비트 값을 해당 상태 레지스터(220)에 기록해두어, 각 디스플레이 구동 관련 유닛의 상태 확인이 가능해진다.
한편, 본 실시예들에 따른 타이밍 컨트롤러(140)는, 각 상태 체크 유닛(220)에 대응되는 상태 레지스터(220)에 기록된 상태 비트 값에 따라, 각 상태 체크 유닛(200) 또는 표시장치(100) 또는 전원 등을 제어하는 제어부(230)를 더 포함할 수 있다.
전술한 타이밍 컨트롤러(140)의 제어부(230)를 통해, 각 상태 체크 유닛(200)의 상태 체크 결과에 따라, 그에 맞는 적절한 제어를 해주어, 상태 체크 유닛(200)의 이상 동작을 미리 방지하거나, 상태 체크 유닛(200)의 이상 동작에 따라 발생할 수 있는 여러 가지의 문제(예: 화면 이상, 패널 번트(Burnt) 등)를 방지할 수 있다.
한편, 도 2에서는, 유닛 상태 체크부(210), 상태 레지스터(220) 및 제어부(230)가 타이밍 컨트롤러(140)에 포함되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 하나의 실시예일 뿐, 경우에 따라, 유닛 상태 체크부(210), 상태 레지스터(220) 및 제어부(230)의 전체 또는 일부가 타이밍 컨트롤러(140)의 외부 구성으로 구현될 수도 있다.
전술한 유닛 상태 체크부(210)는, 해당 상태 체크 유닛(200)으로부터 피드백 신호로부터 확인되는 실제 출력 값이 미리 정해진 정상 출력 범위 이내 들어오는지를 판단하여, 판단 결과, 실제 출력 값이 미리 설정된 정상 출력 범위 이내에 들어오는 것으로 판단되면, 상태 체크 유닛(200)의 상태가 정상인 것으로 판정하여, 상태 레지스터(220)에 정상 상태 비트 값(예: 0)을 기록하고, 실제 출력 값이 정상 출력 범위를 벗어난 것으로 판단되면, 상태 체크 유닛(200)의 상태가 비정상인 것으로 판정하여, 상태 레지스터(220)에 비정상 상태 비트 값(예: 1)을 기록한다.
여기서, 정상 출력 범위는, 특별하게는 상태 체크 유닛(200)에서 출력되기를 원하는 요구 값(Demand Value)일 수도 있고, 이 요구 값을 기준으로 상하로 설계 값에 해당하는 일정 마진(Margin)을 둔 범위일 수도 있다. 이러한 정상 출력 범위는 유닛 상태 체크부(210)가 이미 알고 있는 정보이다.
전술한 유닛 상태 체크부(210)는, 상태 체크 유닛(200)의 상태가 정상인지 비정상인지를 판정할 때, 특정 값이 아니라 정상 출력 범위를 고려하여 판정함으로써, 정상 출력 범위를 가변하여 판정의 엄격함의 정도를 조절할 수 있을 뿐 아니라, 정상을 비정상으로 오판할 가능성도 줄여줄 수 있다.
한편, 해당 상태 체크 유닛(200)의 상태가 비정상인 것으로 판정되더라도, 정상으로 회복될 수 있는 단발성의 비정상 상태일 수도 있으므로, 한 차례의 정상 판정을 최종 확정하는 것은 오히려 문제일 수 있다. 또한, 해당 상태 체크 유닛(200)의 상태가 정상인 것으로 판정되더라도, 비정상이 될 수 있는 일시적인 정상 상태일 수도 있으므로, 한 차례의 정상 판정을 최종 확정하는 것 또한 문제일 수 있다.
따라서, 유닛 상태 체크부(210)는, 정상 상태 비트 값 또는 비정상 상태 비트 값이 한번 기록될 때, 해당 상태 체크 유닛(200)의 상태를 정상 또는 비정상으로 최종적으로 확정할 수도 있지만, 단발성 비정상 또는 단발성 정상의 가능성을 고려하여, 몇 차례 확인을 거쳐, 최종 확정할 수 있다.
이에, 유닛 상태 체크부(210)는, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 정상 상태 비트 값(예:0)이 "정상 확정 횟수(예: 3회)" 이상 연속적으로 기록되면, 해당 상태 체크 유닛(200)의 상태가 정상인 것으로 최종적으로 확정하여 판정한다.
또한, 유닛 상태 체크부(210)는, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 비정상 상태 비트 값(예: 1)이 "비정상 확정 횟수(예: 3회)" 이상 연속적으로 기록되면, 상태 체크 유닛(200)의 상태가 비정상인 것으로 최종적으로 확정하여 판정할 수 있다.
전술한 바와 같이, 유닛 상태 체크부(210)는, 정상 상태 비트 값 또는 비정상 상태 비트 값이 몇 차례 이상 연속적으로 기록된 경우에, 해당 상태 체크 유닛(200)의 상태를 정상 또는 비정상으로 최종적으로 확정함으로써, 단발성 비정상 또는 단발성 정상에 따른 오판과 그에 따른 잘못된 대응 조치를 막을 수 있다.
전술한 제어부(230)는, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 비정상 상태 비트 값이 연속적으로 기록된 횟수에 따라, 해당 상태 체크 유닛(200)에 대하여, 비정상 대응 프로세스를 단계별로 수행할 수 있다.
예를 들어, 제어부(230)는, 상태 레지스터(220)에 비정상 상태 비트 값이 최초로 기록된 경우, 제1단계 비정상 대응 프로세스를 수행하고, 상태 레지스터(220)에 비정상 상태 비트 값이 2회 이상 비정상 확정 횟수 미만으로 연속적으로 기록된 경우, 제2단계 비정상 대응 프로세스를 수행하고, 상태 레지스터(220)에 비정상 상태 비트 값이 비정상 확정 횟수 이상으로 연속적으로 기록된 경우, 제3단계 비정상 대응 프로세스를 수행할 수 있다.
여기서, 제1단계 비정상 대응 프로세서는, 일 예로, 어떠한 조치 없이, 해당 상태 체크 유닛(200)의 동작을 정상 상태로 유지하는 프로세스, 또는 해당 상태 체크 유닛(200)의 동작을 중지시키는 프로세스일 수 있다. 제2단계 비정상 대응 프로세스는, 일 예로, 해당 상태 체크 유닛(200)의 동작을 중지시키는 프로세스일 수 있다. 제3단계 비정상 대응 프로세스는, 일 예로, 해당 상태 체크 유닛(200) 또는 표시장치(100) 또는 표시패널(110)로 공급되는 전원을 차단하는 프로세스일 수 있다.
전술한 바와 같이, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 비정상 상태 비트 값이 연속적으로 기록된 횟수는, 해당 상태 체크 유닛(200)의 비정상 상태가 얼마 오랫동안 유지되고 있는지, 또는 해당 상태 체크 유닛(200)의 비정상 상태가 얼마나 심각한지를 가늠해볼 수 있는 지표가 된다. 따라서, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 비정상 상태 비트 값이 연속적으로 기록된 횟수에 따라, 해당 상태 체크 유닛(200)에 대하여, 비정상 대응 프로세스를 단계별로 수행함으로써, 해당 상태 체크 유닛(200)의 비정상 상태의 유지 시간 또는 심각한 정도에 맞는 적응적인 대응 조치를 해줄 수 있게 된다.
한편, 제어부(230)는, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 비정상 상태 비트 값이 1회 이상 비정상 확정 횟수 미만으로 연속적으로 기록된 이후, 정상 상태 비트 값이 기록되는 경우, 비정상 대응 프로세스의 단계를 낮추고, 이후, 정상 상태 비트 값이 정상 확정 횟수 이상 연속적으로 기록되면, 모든 단계의 비정상 대응 프로세스를 중지하고, 상태 체크 유닛(200)이 정상적으로 동작하도록 제어할 수 있다.
전술한 바와 같이, 상태 비트 값이 일정 횟수(비정상 확정 횟수) 미만으로 연속되어 기록된 비정상 상태 비트 값에서 정상 상태 비트 값으로 바뀌는 경우, 비정상 대응 프로세스의 단계를 낮추고, 정상 상태 비트 값이 일정 횟수(정상 확정 횟수) 이상 연속적으로 기록되면, 비정상 대응 프로세스를 중지하여 상태 체크 유닛(200)이 정상적으로 동작하도록 회복시킴으로써, 단발성 비정상 상태에 대한 불필요한 대응 조치를 방지할 수 있다.
도 3은 실시예들에 따른 표시장치(100)에서, 상태 체크 유닛(200)에 따른 신호 전달 추가 구성을 나타낸 도면이다.
도 3을 참조하면, 각 상태 체크 유닛(200)은 각자의 본연의 기능에 따라, 입력 및 출력의 형태가 서로 다를 수 있다.
도 3을 참조하면, 입출력 형태에 따라, 상태 체크 유닛(200)을 구분해보면, 상태 체크 유닛(200)은, 입력 및 출력이 모두 디지털 신호인 제1타입의 상태 체크 유닛(200b)과, 입력은 디지털 신호이고 출력은 아날로그 신호인 제2타입의 상태 체크 유닛(200a)과, 입력은 아날로그 신호이고 출력은 디지털 신호인 제3타입의 상태 체크 유닛(200c)로 구분할 수 있다.
도 3을 참조하면, 타이밍 컨트롤러(140) 내 포함될 수 있는 유닛 상태 체크부(210)는, 입력과 출력 모두 디지털 신호이다.
따라서, 상태 체크 유닛(200)의 타입에 따라, 유닛 상태 체크부(210)와 상태 체크 유닛(200) 간의 신호 전달을 위해, 전달되는 신호의 유형을 서로 인식 가능하도록 바꾸어주는 추가 구성이 필요할 것이다.
도 3을 참조하면, 상태 체크 유닛(200)이 아날로그 신호를 출력하는 유닛(예: 디지털 아날로그 컨버터(DAC) 등)인 경우, 상태 체크 유닛(200)에서 피드백된 피드백 신호(아날로그 신호)를 디지털 신호로 변환하여 유닛 상태 체크부(210)로 입력시켜주는 제1컨버터(310)를 더 포함할 수 있다. 여기서, 데이터 드라이버 집적회로(120) 내 아날로그 디지털 컨버터(ADC)를 제1컨버터(310)로 이용할 수 있다.
도 3을 참조하면, 상태 체크 유닛(200)이 아날로그 신호를 입력받는 유닛(예: 아날로그 디지털 컨버터(ADC) 등)인 경우, 유닛 상태 체크부(210)에서 출력된 상태 체크 명령 신호(디지털 신호)를 아날로그 신호로 변환하여 상태 체크 유닛(200)으로 입력시켜주는 제2컨버터(320)를 더 포함할 수 있다. 여기서, 데이터 드라이버 집적회로(120) 내 디지털 아날로그 컨버터(DAC)를 제2컨버터(320)로 이용할 수 있다.
전술한 바와 같은 신호 전달 추가 구성(310, 320)을 통해, 상태 체크 유닛(200)의 입출력 유형에 관계없이, 모든 타입의 상태 체크 유닛(200)의 상태를 체크할 수 있도록 해준다.
도 4는 실시예들에 따른 표시장치(100)의 유닛 상태 체크 기능에 대한 예시도이다.
도 4는, 유닛 상태 체크부(210)가 상태를 체크해야하는 디스플레이 구동 관련 유닛(상태 체크 유닛(200))이, 전원 관리 집적회로(PMIC, 150)와, 구동 프로그래머블 감마부(Driving P(Programmable)-Gamma, 160D) 및 센싱 프로그래머블 감마부(Sensing P-Gamma, 160S)의 감마부(160)와, 데이터 드라이버 집적회로(120) 내 아날로그 디지털 컨버터(ADC, 410) 및 디지털 아날로그 컨버터(DAC, 420) 인 경우, 유닛 상태 체크 기능을 설명하기 위한 도면이다.
도 4를 참조하면, 타이밍 컨트롤러(T-CON: Timing Controller, 140) 내 포함될 수 있는 유닛 상태 체크부(210)는, 상태 체크 유닛(200)이 전원 관리 집적회로(150)인 경우, 상태 체크 명령 신호로서 전원 출력 명령 신호인 인에이블(Enable) 신호를 전원 관리 집적회로(150)로 출력하여, 전원 관리 집적회로(150)가 표시패널(110) 또는 데이터 드라이버 집적회로(120) 또는 게이트 드라이버 집적회로(130)로 출력하는 전원에 해당하는 신호를 피드백 신호로서 피드백 받는다.
이를 통해, 전원 관리 집적회로(150)의 이상 동작을 방지하거나, 전원 관리 집적회로(150)의 이상 동작 발생 시 적절한 대응 조치를 해줄 수 있으며, 전원 관리 집적회로(150)의 이상 동작에 따라 표시패널(110) 또는 데이터 드라이버 집적회로(120) 또는 게이트 드라이버 집적회로(130)에서 발생할 수 있는 구동 불량 또는 손상(Damage)을 막을 수 있고, 이에 따라 화면 이상 현상도 방지할 수 있다.
도 4를 참조하면, 타이밍 컨트롤러(140) 내 포함될 수 있는 유닛 상태 체크부(210)는, 상태 체크 유닛(200)이 구동 프로그래머블 감마부(160D)인 경우, 상태 체크 명령 신호로서 구동 프로그래머블 감마 세팅 값(Driving Programmable Gamma Setting Value)을 구동 프로그래머블 감마부(160D)로 출력하여, 구동 프로그래머블 감마부(160D)가 출력하는 구동 프로그래머블 감마 출력 값에 해당하는 신호를 피드백 신호로서 피드백 받는다. 여기서, 구동 프로그래머블 감마 세팅 값은, 타이밍 컨트롤러(140)의 레지스터(Register)에 저장될 수 있으며, 구동 프로그래머블 감마부(160D)는, 구동 모드시 동작하는데, 입력 값에 따라 선형적인 감마(Linear Gamma)를 생성할 수 있다.
이를 통해, 구동 프로그래머블 감마부(160D)의 이상 동작을 방지하거나, 구동 프로그래머블 감마부(160D)의 이상 동작 발생 시 적절한 대응 조치를 해줄 수 있으며, 구동 프로그래머블 감마부(160D)의 이상 동작에 따라 발생할 수 있는 화면 이상 현상도 방지할 수 있다.
도 4를 참조하면, 타이밍 컨트롤러(140) 내 포함될 수 있는 유닛 상태 체크부(210)는, 상태 체크 유닛(200)이 센싱 프로그래머블 감마부(160S)인 경우, 상태 체크 명령 신호로서 센싱 프로그래머블 감마 세팅 값(Sensing Programmable Gamma Setting Value)을 센싱 프로그래머블 감마부(160S)로 출력하여, 센싱 프로그래머블 감마부(160S)가 출력하는 센싱 프로그래머블 감마 출력 값에 해당하는 신호를 피드백 신호로서 피드백 받는다. 여기서, 센싱 프로그래머블 감마 세팅 값은, 타이밍 컨트롤러(140)의 레지스터(Register)에 저장될 수 있으며, 센싱 프로그래머블 감마부(160S)는, 센싱 모드 시 동작하는데, 입력 값에 따라 선형적인 감마(Linear Gamma)를 생성할 수 있다.
이를 통해, 센싱 프로그래머블 감마부(160S)의 이상 동작을 방지하거나, 센싱 프로그래머블 감마부(160S)의 이상 동작 발생 시 적절한 대응 조치를 해줄 수 있으며, 센싱 프로그래머블 감마부(160S)의 이상 동작에 따라 발생할 수 있는 화면 이상 현상도 방지할 수 있다.
도 4를 참조하면, 타이밍 컨트롤러(140) 내 포함될 수 있는 유닛 상태 체크부(210)는, 상태 체크 유닛(200)이 데이터 드라이버 집적회로(120) 내 아날로그 디지털 컨버터(410)인 경우, 상태 체크 명령 신호로서 아날로그 전압 값을 아날로그 디지털 컨버터(410)로 출력하여, 아날로그 디지털 컨버터(410)가 출력하는 디지털 값에 해당하는 신호를 피드백 신호로서 피드백 받는다.
이를 통해, 아날로그 디지털 컨버터(410)의 이상 동작을 방지하거나, 아날로그 디지털 컨버터(410)의 이상 동작 발생 시 적절한 대응 조치를 해줄 수 있으며, 아날로그 디지털 컨버터(410)의 이상 동작에 따라 발생할 수 있는 센싱 데이터의 오류와, 오류가 있는 센싱 데이터를 이용한 잘못된 데이터 보상을 방지하여 화면 이상 현상을 방지할 수 있다.
도 4를 참조하면, 타이밍 컨트롤러(140) 내 포함될 수 있는 유닛 상태 체크부(210)는, 상태 체크 유닛(200)이 데이터 드라이버 집적회로(120) 내 디지털 아날로그 컨버터(420)인 경우, 상태 체크 명령 신호로서 디지털 값을 디지털 아날로그 컨버터(420)로 출력하여, 디지털 아날로그 컨버터(420)가 출력하는 아날로그 전압 값에 해당하는 신호를 피드백 신호로서 피드백 받을 수 있다.
이를 통해, 디지털 아날로그 컨버터(420)의 이상 동작을 방지하거나, 디지털 아날로그 컨버터(420)의 이상 동작 발생 시 적절한 대응 조치를 해줄 수 있으며, 디지털 아날로그 컨버터(420)의 이상 동작에 따라 발생할 수 있는 화상 표현 이상에 따른 화면 이상 현상을 방지할 수 있다.
도 5는 실시예들에 따른 표시장치(100)에서, 상태 체크 유닛(200)별로 상태 비트 값이 기록되는 상태 레지스터(220)를 예시적으로 나타낸 도면이다.
도 5를 참조하면, 도 4에 도시된 바와 같이, 유닛 상태 체크부(210)가 상태를 체크해야하는 디스플레이 구동 관련 유닛, 즉, 상태 체크 유닛(200)이, 전원 관리 집적회로(150), 구동 프로그래머블 감마부(160D), 센싱 프로그래머블 감마부(160S), 아날로그 디지털 컨버터(410) 및 디지털 아날로그 컨버터(420) 인 경우, 타이밍 컨트롤러(140) 내 포함된 각 상태 체크 유닛(200)별 상태 레지스터(220a, 220b, 220c, 220d, 220e)를 나타낸 도면이다.
도 6은 실시예들에 따른 표시장치(100)에서, 상태 체크 결과에 따라, 상태 레지스터(220)에 상태 비트 값이 기록되는 예시도이다.
도 6은, 유닛 상태 체크부(210)가 어떠한 상태 체크 유닛(200)에 대하여, 6 차례의 상태 체크를 수행했을 때, 4 번째, 5번째, 6 번째 상태 체크 결과, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 상태 비트 값을 차례대로 기록하는 것을 예시적으로 나타낸 도면이다. 단, 정상 상태 비트 값은 "0"이고, 비정상 상태 비트값은 "1"이며, 비정상 확정 횟수가 "3회"이고, 정상 확정 횟수가 "3회"인 것으로 가정한다.
도 6에서 가장 왼쪽의 상태 레지스터(220)를 참조하면, 1 번째, 2 번째, 3 번째 상태 체크 결과, 상태 체크 유닛(200)의 상태가 정상인 것으로 판정되어, 정상 상태 비트 값에 해당하는 "0"이 상태 레지스터(220)에 기록된 상태에서, 유닛 상태 체크부(210)는, 4 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 비정상인 것으로 판정하여, 비정상 상태 비트 값에 해당하는 "1"을 상태 레지스터(220)에 기록한다.
이때, 제어부(230)는, 비정상 상태 비트 값이 최초로 기록된 경우이므로, 제1단계 비정상 대응 프로세스를 수행할 수 있다.
도 6에서 가운데의 상태 레지스터(220)를 참조하면, 유닛 상태 체크부(210)는, 5 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 비정상인 것으로 다시 판정하여, 비정상 상태 비트 값에 해당하는 "1"을 상태 레지스터(220)에 추가로 기록한다.
이때, 제어부(230)는, 비정상 상태 비트 값이 2회 연속 기록된 경우이므로, 제2단계 비정상 대응 프로세스를 수행할 수 있다.
도 6에서 가장 오른쪽의 상태 레지스터(220)를 참조하면, 유닛 상태 체크부(210)는, 6 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 비정상인 것으로 다시 판정하여, 비정상 상태 비트 값에 해당하는 "1"을 상태 레지스터(220)에 추가로 기록한다.
이때, 제어부(230)는, 비정상 상태 비트 값이 비정상 확정 횟수인 3회 연속 기록된 경우이므로, 제3단계 비정상 대응 프로세스를 수행할 수 있다.
도 7은 실시예들에 따른 표시장치(100)에서, 상태 체크 결과에 따라, 상태 레지스터(220)에 상태 비트 값이 기록되는 다른 예시도이다.
도 7은, 유닛 상태 체크부(210)가 어떠한 상태 체크 유닛(200)에 대하여, 8 차례의 상태 체크를 수행했을 때, 4 번째, 5번째, 6 번째, 7 번째, 8 번째 상태 체크 결과, 해당 상태 체크 유닛(200)의 상태 레지스터(220)에 상태 비트 값을 차례대로 기록하는 것을 예시적으로 나타낸 도면이다. 단, 정상 상태 비트 값은 "0"이고, 비정상 상태 비트값은 "1"이며, 비정상 확정 횟수가 "3회"이고, 정상 확정 횟수가 "3회"인 것으로 가정한다.
도 7에서 왼쪽에서 1 번째 상태 레지스터(220)를 참조하면, 1 번째, 2 번째, 3 번째 상태 체크 결과, 상태 체크 유닛(200)의 상태가 정상인 것으로 판정되어, 정상 상태 비트 값에 해당하는 "0"이 상태 레지스터(220)에 기록된 상태에서, 유닛 상태 체크부(210)는, 4 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 비정상인 것으로 판정하여, 비정상 상태 비트 값에 해당하는 "1"을 상태 레지스터(220)에 기록한다.
이때, 제어부(230)는, 비정상 상태 비트 값이 최초로 기록된 경우이므로, 제1단계 비정상 대응 프로세스를 수행할 수 있다.
도 7에서 왼쪽에서 2 번째 상태 레지스터(220)를 참조하면, 유닛 상태 체크부(210)는, 5 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 비정상인 것으로 다시 판정하여, 비정상 상태 비트 값에 해당하는 "1"을 상태 레지스터(220)에 추가로 기록한다.
이때, 제어부(230)는, 비정상 상태 비트 값이 2회 연속 기록된 경우이므로, 제2단계 비정상 대응 프로세스를 수행할 수 있다.
도 7에서 왼쪽에서 3 번째 상태 레지스터(220)를 참조하면, 유닛 상태 체크부(210)는, 6 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 정상인 것으로 판정하여, 정상 상태 비트 값에 해당하는 "0"을 상태 레지스터(220)에 기록한다.
이때, 제어부(230)는, 상태 레지스터(220)에 비정상 상태 비트 값인 "1"이 비정상 확정 횟수(3회) 미만의 2회 연속적으로 기록된 이후, 정상 상태 비트 값인 "0"이 최초로 기록되는 경우이므로, 이전의 제2단계 비정상 대응 프로세스를 제1단계 비정상 대응 프로세스로 단계를 낮추어 수행한다.
도 7에서 왼쪽에서 4 번째 상태 레지스터(220)를 참조하면, 유닛 상태 체크부(210)는, 7 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 정상인 것으로 다시 판정하여, 정상 상태 비트 값에 해당하는 "0"을 상태 레지스터(220)에 추가로 기록한다.
이때, 제어부(230)는, 정상 상태 비트 값인 "0"이 정상 확정 횟수(3회) 미만의 2회 이상 연속적으로 기록되는 경우이므로, 이전의 제1단계 비정상 대응 프로세스를 그대로 유지한다. 이때, 제1단계보다 더 낮은 단계가 있으면 더 낮출 수 있다.
도 7에서 왼쪽에서 5 번째 상태 레지스터(220)를 참조하면, 유닛 상태 체크부(210)는, 8 번째 상태 체크를 수행하여, 그 결과, 상태 체크 유닛(200)의 상태를 정상인 것으로 다시 판정하여, 정상 상태 비트 값에 해당하는 "0"을 상태 레지스터(220)에 추가로 기록한다.
이때, 제어부(230)는, 정상 상태 비트 값인 "0"이 정상 확정 횟수(3회)인 3회 연속 기록된 경우이므로, 모든 단계의 비정상 대응 프로세스를 중지하고, 해당 상태 체크 유닛(200)이 정상적으로 동작하도록 제어할 수 있다.
도 8은 실시예들에 따른 표시장치(100)에서, 상태 체크 결과에 따라, 상태 레지스터(220)에 상태 비트 값이 기록되는 또 다른 예시도이다.
도 8은 구동 프로그래머블 감마부(160D)가 상태 체크 유닛(200)인 경우, 구동 프로그래머블 감마부(160D)에 대한 상태를 4 차례 체크하여, 해당 상태 레지스터(220c)에 상태 비트 값을 기록하는 것을 예시적으로 나타낸 도면이다. 단, 채널(Channel)의 개수가 8개인 경우를 가정한다. 또한, 정상 상태 비트 값은 "0"이고, 비정상 상태 비트값은 "1"이며, 비정상 확정 횟수가 "3회"이고, 정상 확정 횟수가 "3회"인 것으로 가정한다.
도 8의 1 번째 상태 레지스터(220c)를 참조하면, 8개의 채널(CH1, ... , CH8) 각각의 상태 체크 결과, 8개의 채널(CH1, ... , CH8) 중 CH8에 대해서만, 비정상 상태로 판정되어, 비정상 상태 비트 값인 1이 기록되고, 나머지 채널(CH1~CH7)에 대해서는, 정상 상태로 판정되어, 정상 상태 비트 값인 0이 기록되어 있다.
도 8의 2 번째 상태 레지스터(220c)를 참조하면, 8개의 채널(CH1, ... , CH8) 각각의 상태 체크 결과, 8개의 채널(CH1, ... , CH8) 중 CH1 및 CH5에 대해서, 비정상 상태로 판정되어, 비정상 상태 비트 값인 1이 기록되고, 나머지 채널(CH2, CH3, CH4, CH6, CH7, CH8)에 대해서는, 정상 상태로 판정되어, 정상 상태 비트 값인 0이 기록되어 있다.
도 8의 3 번째 상태 레지스터(220c)를 참조하면, 8개의 채널(CH1, ... , CH8) 각각의 상태 체크 결과, 8개의 채널(CH1, ... , CH8) 중 CH1 및 CH5에 대해서, 비정상 상태로 판정되어, 비정상 상태 비트 값인 1이 기록되고, 나머지 채널(CH2, CH3, CH4, CH6, CH7, CH8)에 대해서는, 정상 상태로 판정되어, 정상 상태 비트 값인 0이 기록되어 있다.
도 8의 4 번째 상태 레지스터(220c)를 참조하면, 8개의 채널(CH1, ... , CH8) 각각의 상태 체크 결과, 8개의 채널(CH1, ... , CH8) 중 CH1 및 CH5에 대해서, 비정상 상태로 판정되어, 비정상 상태 비트 값인 1이 기록되고, 나머지 채널(CH2, CH3, CH4, CH6, CH7, CH8)에 대해서는, 정상 상태로 판정되어, 정상 상태 비트 값인 0이 기록되어 있다.
도 8에 도시된 상태 레지스터(220c)의 변화를 보면, CH1 및 CH5에 대해서, 비정상 확정 횟수(3회) 만큼 연속적으로 비정상 상태 비트 값이 기록되어 있다.
따라서, 구동 프로그래머블 감마부(160D)의 동작을 중지하거나 전원을 오프시킬 수 있다.
또한, 도 8에 도시된 상태 레지스터(220c)의 변화를 보면, CH8의 경우, 비정상 상태 비트 값이 한번 기록된 이후, 정상 상태 비트 값이 정상 상태 확정 횟수인 3번 연속 기록되었다. 이로부터, CH8에 대해서는 단발성 비정상이 잠시 발생했다는 것을 확인할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 디스플레이 구동과 관련된 유닛의 상태를 체크할 수 있는 표시장치(100) 및 타이밍 컨트롤러(140)를 제공할 수 있다.
또한, 본 실시예들에 의하면, 디스플레이 구동과 관련된 유닛의 상태에 따라 그에 맞는 적절한 대응 조치를 해주어, 유닛의 이상 동작을 방지하거나, 유닛의 이상 동작에 따라 발생할 수 있는 구동 불량, 장치 손상 및 화면 이상 등을 방지해줄 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 드라이버 집적회로
130: 게이트 드라이버 집적회로
140: 타이밍 컨트롤러
150: 전원 관리 집적회로(PMIC)
160: 감마부
200: 상태 체크 유닛
210: 유닛 상태 체크부
220: 상태 레지스터
230: 제어부
240: 메모리
310: 제1컨버터
320: 제2컨버터

Claims (17)

  1. 디스플레이 구동과 관련된 유닛에 해당하는 상태 체크 유닛으로 상태 체크 명령 신호를 출력하여, 상기 상태 체크 명령 신호에 따라 상기 상태 체크 유닛에서 출력되는 신호를 피드백 신호로서 피드백 받으며, 상기 피드백 신호를 토대로 상기 상태 체크 유닛의 상태 비트 값을 상기 상태 체크 유닛에 대응되는 상태 레지스터에 기록하는 유닛 상태 체크부;
    상기 상태 체크 유닛에 대응되는 상태 레지스터를 저장하는 메모리;
    상기 상태 체크 유닛에서 아날로그 신호로 피드백된 상기 피드백 신호를 디지털 신호로 변환하여 상기 유닛 상태 체크부로 입력시켜주는 제1컨버터; 및
    상기 유닛 상태 체크부에서 디지털 신호로 출력된 상기 상태 체크 명령 신호를 아날로그 신호로 변환하여 상기 상태 체크 유닛으로 입력시켜주는 제2컨버터를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 유닛 상태 체크부는,
    상기 피드백 신호로부터 확인되는 실제 출력 값이 미리 정해진 정상 출력 범위 이내 들어오는지를 판단하여,
    상기 판단 결과,
    상기 실제 출력 값이 상기 정상 출력 범위 이내에 들어오는 것으로 판단되면, 상기 상태 체크 유닛의 상태가 정상인 것으로 판정하여, 상기 상태 레지스터에 정상 상태 비트 값을 기록하고,
    상기 실제 출력 값이 상기 정상 출력 범위를 벗어난 것으로 판단되면, 상기 상태 체크 유닛의 상태가 비정상인 것으로 판정하여, 상기 상태 레지스터에 비정상 상태 비트 값을 기록하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 유닛 상태 체크부는,
    상기 상태 레지스터에 정상 상태 비트 값이 정상 확정 횟수 이상 연속적으로 기록되면, 상기 상태 체크 유닛의 상태가 정상인 것으로 최종적으로 판정하고,
    상기 상태 레지스터에 비정상 상태 비트 값이 비정상 확정 횟수 이상 연속적으로 기록되면, 상기 상태 체크 유닛의 상태가 비정상인 것으로 최종적으로 판정하는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 상태 레지스터에 기록된 상태 비트 값에 따라, 상기 상태 체크 유닛 또는 상기 표시장치 또는 전원을 제어하는 제어부를 더 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 제어부는,
    상기 상태 레지스터에 비정상 상태 비트 값이 연속적으로 기록된 횟수에 따라, 비정상 대응 프로세스를 단계별로 수행하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 제어부는,
    상기 상태 레지스터에 비정상 상태 비트 값이 최초로 기록된 경우, 제1단계 비정상 대응 프로세스를 수행하고,
    상기 상태 레지스터에 비정상 상태 비트 값이 2회 이상 비정상 확정 횟수 미만으로 연속적으로 기록된 경우, 제2단계 비정상 대응 프로세스를 수행하고,
    상기 상태 레지스터에 비정상 상태 비트 값이 상기 비정상 확정 횟수 이상으로 연속적으로 기록된 경우, 제3단계 비정상 대응 프로세스를 수행하는 것을 특징으로 하는 표시장치.
  7. 제5항에 있어서,
    상기 제어부는,
    상기 상태 레지스터에 비정상 상태 비트 값이 1회 이상 상기 비정상 확정 횟수 미만으로 연속적으로 기록된 이후, 정상 상태 비트 값이 기록되는 경우, 비정상 대응 프로세스의 단계를 낮추고,
    이후, 정상 상태 비트 값이 정상 확정 횟수 이상 연속적으로 기록되면, 모든 단계의 비정상 대응 프로세스를 중지하고, 상기 상태 체크 유닛이 정상적으로 동작하도록 제어하는 것을 특징으로 하는 표시장치.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 유닛 상태 체크부는,
    상기 상태 체크 유닛이 전원 관리 집적회로인 경우,
    상기 상태 체크 명령 신호로서 인에이블 신호를 상기 전원 관리 집적회로로 출력하여, 상기 전원 관리 집적회로가 표시패널 또는 데이터 드라이버 집적회로 또는 게이트 드라이버 집적회로로 출력하는 전원에 해당하는 신호를 상기 피드백 신호로서 피드백 받는 것을 특징으로 하는 표시장치.
  11. 제1항에 있어서,
    상기 유닛 상태 체크부는,
    상기 상태 체크 유닛이 구동 프로그래머블 감마부인 경우,
    상기 상태 체크 명령 신호로서 구동 프로그래머블 감마 세팅 값을 상기 구동 프로그래머블 감마부로 출력하여, 상기 구동 프로그래머블 감마부가 출력하는 구동 프로그래머블 감마 출력 값에 해당하는 신호를 상기 피드백 신호로서 피드백 받는 것을 특징으로 하는 표시장치.
  12. 제1항에 있어서,
    상기 유닛 상태 체크부는,
    상기 상태 체크 유닛이 센싱 프로그래머블 감마부인 경우,
    상기 상태 체크 명령 신호로서 센싱 프로그래머블 감마 세팅 값을 상기 센싱 프로그래머블 감마부로 출력하여,
    상기 센싱 프로그래머블 감마부가 출력하는 센싱 프로그래머블 감마 출력 값에 해당하는 신호를 상기 피드백 신호로서 피드백 받는 것을 특징으로 하는 표시장치.
  13. 제1항에 있어서,
    상기 유닛 상태 체크부는,
    상기 상태 체크 유닛이 데이터 드라이버 집적회로 내 아날로그 디지털 컨버터인 경우,
    상기 상태 체크 명령 신호로서 아날로그 전압 값을 상기 아날로그 디지털 컨버터로 출력하여,
    상기 아날로그 디지털 컨버터가 출력하는 디지털 값에 해당하는 신호를 상기 피드백 신호로서 피드백 받는 것을 특징으로 하는 표시장치.
  14. 제1항에 있어서,
    상기 유닛 상태 체크부는,
    상기 상태 체크 유닛이 데이터 드라이버 집적회로 내 디지털 아날로그 컨버터인 경우,
    상기 상태 체크 명령 신호로서 디지털 값을 상기 디지털 아날로그 컨버터로 출력하여,
    상기 디지털 아날로그 컨버터가 출력하는 아날로그 전압 값에 해당하는 신호를 상기 피드백 신호로서 피드백 받는 것을 특징으로 하는 표시장치.
  15. 디스플레이 구동과 관련된 유닛들에 해당하는 다수의 상태 체크 유닛 각각에 대응되는 상태 레지스터;
    상기 다수의 상태 체크 유닛 각각으로 상태 체크 명령 신호를 출력하여, 상기 상태 체크 명령 신호에 따라 해당 상태 체크 유닛에서 출력되는 신호를 피드백 신호로서 피드백 받으며, 상기 피드백 신호를 토대로 해당 상태 체크 유닛의 상태 비트 값을 해당 상태 체크 유닛에 대응되는 상태 레지스터에 기록하는 유닛 상태 체크부;
    상기 상태 체크 유닛에서 아날로그 신호로 피드백된 상기 피드백 신호를 디지털 신호로 변환하여 상기 유닛 상태 체크부로 입력시켜주는 제1컨버터; 및
    상기 유닛 상태 체크부에서 디지털 신호로 출력된 상기 상태 체크 명령 신호를 아날로그 신호로 변환하여 상기 상태 체크 유닛으로 입력시켜주는 제2컨버터를 포함하는 타이밍 컨트롤러.
  16. 제15항에 있어서,
    상기 상태 레지스터에 기록된 상태 비트 값에 따라, 상기 상태 체크 유닛 또는 표시장치 또는 전원을 제어하는 제어부를 더 포함하는 타이밍 컨트롤러.
  17. 디스플레이 구동 관련 유닛의 출력 신호를 토대로 상기 디스플레이 구동 관련 유닛의 상태를 판정하여 상태 비트 값을 상기 디스플레이 구동 관련 유닛에 대응되는 상태 레지스터에 기록하는 타이밍 컨트롤러;
    상기 디스플레이 구동 관련 유닛에 대응되는 상태 레지스터를 저장하는 메모리;
    상기 디스플레이 구동 관련 유닛으로부터 출력된 상기 출력 신호를 디지털 신호로 변환하여 상기 타이밍 컨트롤러로 입력시켜주는 제1컨버터; 및
    상기 타이밍 컨트롤러에서 디지털 신호로 출력된 상태 체크 명령 신호를 아날로그 신호로 변환하여 상기 디스플레이 구동 관련 유닛으로 입력시켜주는 제2컨버터를 포함하는 표시장치.
KR1020140117039A 2014-09-03 2014-09-03 표시장치 및 타이밍 컨트롤러 KR102153037B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140117039A KR102153037B1 (ko) 2014-09-03 2014-09-03 표시장치 및 타이밍 컨트롤러
US14/835,125 US10121412B2 (en) 2014-09-03 2015-08-25 Display device and timing controller
CN201510561178.8A CN105390085B (zh) 2014-09-03 2015-09-06 显示装置和定时控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140117039A KR102153037B1 (ko) 2014-09-03 2014-09-03 표시장치 및 타이밍 컨트롤러

Publications (2)

Publication Number Publication Date
KR20160028585A KR20160028585A (ko) 2016-03-14
KR102153037B1 true KR102153037B1 (ko) 2020-09-08

Family

ID=55403167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140117039A KR102153037B1 (ko) 2014-09-03 2014-09-03 표시장치 및 타이밍 컨트롤러

Country Status (3)

Country Link
US (1) US10121412B2 (ko)
KR (1) KR102153037B1 (ko)
CN (1) CN105390085B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563779B1 (ko) * 2016-06-30 2023-08-04 엘지디스플레이 주식회사 Oled 표시 장치
KR102615606B1 (ko) * 2018-11-12 2023-12-18 엘지디스플레이 주식회사 유기발광표시장치
CN110675794B (zh) * 2019-09-12 2021-07-06 Tcl华星光电技术有限公司 电源管理芯片及其驱动方法、驱动系统
KR20210111385A (ko) * 2020-03-02 2021-09-13 삼성디스플레이 주식회사 표시 장치
CN113781939B (zh) * 2021-08-02 2024-07-09 瑞芯微电子股份有限公司 一种恢复显示屏异常显示的方法、系统和存储设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736143B1 (ko) * 2005-10-28 2007-07-06 삼성전자주식회사 자동 디지털 가변 저항 및 이를 포함하는 액정표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081765B1 (ko) 2005-11-28 2011-11-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101281667B1 (ko) 2006-05-11 2013-07-03 엘지디스플레이 주식회사 액정표시장치의 소프트 페일 처리 회로 및 방법
KR101327491B1 (ko) * 2006-11-28 2013-11-08 엘지디스플레이 주식회사 영상표시장치의 전원전압생성회로
US8049708B2 (en) * 2007-01-12 2011-11-01 Atmel Corporation Hybrid analog and digital architecture for controlling backlight light emitting diodes of an electronic display
TWI389551B (zh) * 2007-08-09 2013-03-11 Mstar Semiconductor Inc 迦瑪校正裝置
US8212697B2 (en) * 2010-06-15 2012-07-03 Csr Technology Inc. Methods of and arrangements for offset compensation of an analog-to-digital converter
KR101751357B1 (ko) * 2010-12-06 2017-06-28 삼성디스플레이 주식회사 타이밍 제어부의 복구 방법 및 이를 수행하기 위한 구동 장치
TWI438760B (zh) * 2011-07-20 2014-05-21 Novatek Microelectronics Corp 顯示面板驅動裝置與其操作方法以及其源極驅動器
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR102009655B1 (ko) * 2012-08-29 2019-08-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치에서의 에러 검출 방법
US9154148B2 (en) * 2013-03-15 2015-10-06 Analog Devices, Inc. Clock signal error correction in a digital-to-analog converter
KR102082408B1 (ko) * 2013-05-15 2020-02-28 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102069223B1 (ko) * 2013-05-30 2020-01-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 보호 방법
KR102104332B1 (ko) * 2013-07-16 2020-04-27 삼성디스플레이 주식회사 게이트 구동부의 에러 검출 장치 및 이를 포함하는 표시 장치 및 이를 이용한 게이트 구동부의 에러 검출 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736143B1 (ko) * 2005-10-28 2007-07-06 삼성전자주식회사 자동 디지털 가변 저항 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
US20160063918A1 (en) 2016-03-03
KR20160028585A (ko) 2016-03-14
CN105390085A (zh) 2016-03-09
CN105390085B (zh) 2019-01-11
US10121412B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
US9905158B2 (en) Display device and power control device capable of preventing the degradation of image quality
KR102153037B1 (ko) 표시장치 및 타이밍 컨트롤러
KR102364010B1 (ko) 과전류 제어장치 및 이를 포함하는 유기발광 표시장치
KR102581299B1 (ko) 표시장치 및 파워 모니터링 회로
KR102589778B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20130036909A (ko) 표시 장치의 구동 방법
KR102380458B1 (ko) 표시장치
KR102268461B1 (ko) 표시장치 및 타이밍 컨트롤러
KR102352600B1 (ko) 유기발광표시장치 및 그 구동방법
KR102430386B1 (ko) 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로
KR102347837B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20200102020A (ko) 표시 패널 구동 장치 및 이를 포함하는 표시 장치
KR20160028092A (ko) 표시장치 및 데이터 드라이버
KR102276248B1 (ko) 표시 장치 및 그 보호방법
KR102304355B1 (ko) 유기발광표시장치 및 그 구동방법
KR102315966B1 (ko) 표시장치
CN115938256A (zh) 显示装置和显示驱动方法
KR20140042484A (ko) 표시 장치
KR102568322B1 (ko) 유기발광 표시패널 및 이를 이용한 유기발광 표시장치
KR20170080902A (ko) 타이밍 컨트롤러, 유기발광표시장치 및 그 결함 관리 방법
KR102565664B1 (ko) 유기발광표시장치, 컨트롤 인쇄회로기판
KR102652558B1 (ko) 표시장치
EP4411716A1 (en) Display device and driving method thereof
US20240221553A1 (en) Display device and driving method thereof
KR20180002974A (ko) 유기발광표시장치, 데이터 드라이버 및 소스 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant