KR102268461B1 - 표시장치 및 타이밍 컨트롤러 - Google Patents

표시장치 및 타이밍 컨트롤러 Download PDF

Info

Publication number
KR102268461B1
KR102268461B1 KR1020140141037A KR20140141037A KR102268461B1 KR 102268461 B1 KR102268461 B1 KR 102268461B1 KR 1020140141037 A KR1020140141037 A KR 1020140141037A KR 20140141037 A KR20140141037 A KR 20140141037A KR 102268461 B1 KR102268461 B1 KR 102268461B1
Authority
KR
South Korea
Prior art keywords
sdic
source driver
driver integrated
lock signal
integrated circuits
Prior art date
Application number
KR1020140141037A
Other languages
English (en)
Other versions
KR20160046042A (ko
Inventor
오동경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140141037A priority Critical patent/KR102268461B1/ko
Publication of KR20160046042A publication Critical patent/KR20160046042A/ko
Application granted granted Critical
Publication of KR102268461B1 publication Critical patent/KR102268461B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Abstract

본 실시예들은, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치 및 타이밍 컨트롤러에 관한 것이다.

Description

표시장치 및 타이밍 컨트롤러{DISPLAY DEVICE AND TIMING CONTROLLER}
본 발명은 표시장치 및 타이밍 컨트롤러에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 서브픽셀이 배치된 표시패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동부와, 다수의 게이트 라인을 구동하기 위한 게이트 구동부와, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러 등을 포함한다.
한편, 데이터 구동부에 포함된 소스 드라이버 집적회로들(Source Driver ICs)의 오동작 등의 불량이 발생하거나, 연성 플랫 케이블(FFC: Flexible Flat Cable)의 체결 불량 등이 발생하는 경우, 해당 서브픽셀로 데이터 전압이 공급되지 않거나 비정상적인 데이터 전압이 공급될 수 있다.
이와 같이 서브픽셀로의 정상적이 데이터 전압 미공급 현상이 발생하는 경우, 표시패널이 정상적으로 구동되지 않을 수 있다. 특히, 유기발광표시패널의 경우, 구동 트랜지스터의 소스 노드 또는 드레인 노드로 구동 전압이 인가되면서도 구동 트랜지스터의 게이트 노드로 데이터 전압이 공급되지 않거나 비정상적인 데이터 전압이 공급되는 상황이 발생할 수 있다.
이러한 경우, 해당 서브픽셀로 비정상적인 과전류가 흘러, 비정상적인 과도한 발광이 발생할 수 있다. 심한 경우, 표시패널의 번트(Burnt) 현상이 발생할 수 있다.
본 실시예들의 목적은, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치 및 타이밍 컨트롤러를 제공하는 데 있다.
본 실시예들의 다른 목적은, 소스 드라이버 집적회로의 데이터 전압 미출력, 케이블 체결 불량 등에 의해 서브픽셀의 구동 트랜지스터의 게이트 노드에 데이터 전압이 정상적으로 인가되지 않아, 유기발광다이오드로 과전류가 흘러 비정상적인 발광이 발생하여 초래될 수 있는 패널 번트 현상을 모니터링 할 수 있는 방안과, 이를 통해, 패널 번트 현상을 사전에 방지할 수 있는 표시장치 및 타이밍 컨트롤러를 제공하는 데 있다.
일 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 표시패널과, 데이터를 송신하는 타이밍 컨트롤러와, 데이터를 데이터 전압으로 변환하여 데이터 라인으로 출력하는 소스 드라이버 집적회로들을 포함하되, 소스 드라이버 집적회로들 중 적어도 하나는, 데이터 수신 상태를 나타내는 락 신호를 타이밍 컨트롤러로 송신하고, 타이밍 컨트롤러는, 소스 드라이버 집적회로들 중 적어도 하나로부터 수신된 락 신호에 근거하여 정해진 패널 번트 방지 프로세스를 실행하는 것을 특징으로 하는 표시장치를 제공한다.
다른 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 표시패널과, 데이터를 송신하는 타이밍 컨트롤러와, 데이터를 데이터 전압으로 변환하여 데이터 라인으로 출력하는 소스 드라이버 집적회로들을 포함하되, 소스 드라이버 집적회로들 중 적어도 하나는, 데이터 수신 상태를 나타내는 락 신호를 상기 타이밍 컨트롤러로 송신하고, 타이밍 컨트롤러는, 소스 드라이버 집적회로들 중 적어도 하나로부터 수신된 락 신호에 근거하여, 소스 드라이버 집적회로들 중에서 데이터 전압을 출력하지 못하거나 이상 데이터 전압을 출력하는 소스 드라이버 집적회로가 존재하는지를 모니터링하여 모니터링 결과를 출력하는 것을 특징으로 하는 표시장치를 제공한다.
또 다른 실시예는, 데이터를 소스 드라이버 집적회로들로 송신하는 송신부와, 소스 드라이버 집적회로들 중 적어도 하나로부터 데이터 수신 상태를 나타내는 락 신호를 수신하는 수신부와, 소스 드라이버 집적회로들 중 적어도 하나로부터 수신된 락 신호에 근거하여 정해진 패널 번트 방지 프로세스를 실행하는 패널 번트 방지부를 포함하는 타이밍 컨트롤러를 제공한다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치 및 타이밍 컨트롤러를 제공하는 효과가 있다.
또한, 본 실시예들에 의하면, 소스 드라이버 집적회로의 데이터 전압 미출력, 케이블 체결 불량 등에 의해 서브픽셀의 구동 트랜지스터의 게이트 노드에 데이터 전압이 정상적으로 인가되지 않아, 유기발광다이오드로 과전류가 흘러 비정상적인 발광이 발생하여 초래될 수 있는 패널 번트 현상을 모니터링 할 수 있는 방안과, 이를 통해, 패널 번트 현상을 사전에 방지할 수 있는 표시장치 및 타이밍 컨트롤러를 제공하는 효과가 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 서브픽셀 구조를 예시적으로 나타낸 도면이다.
도 3 및 도 4는 본 실시예들에 따른 표시장치에서, 소스 드라이버 집적회로의 데이터 전압 미출력에 의한 서브픽셀의 이상 발광 현상과 이에 따른 패널 번트 현상을 나타낸 도면이다.
도 5는 본 실시예들에 따른 표시장치의 타이밍 컨트롤러의 블록도이다.
도 6은 본 실시예들에 따른 표시장치에서, 소스 드라이버 집적회로들과 타이밍 컨트롤러 간의 P2P(Point to Point, 이하, "P2P"라 함) 기반 락 신호 전송 방식을 예시적으로 나타낸 도면이다.
도 7은 본 실시예들에 따른 표시장치에서, P2P 기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호의 예시도이다.
도 8은 본 실시예들에 따른 표시장치에서, P2P 기반 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들이 상태 전압 레벨 기반의 락 신호를 전송하고, 타이밍 컨트롤러가 락 신호들에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 9는 본 실시예들에 따른 표시장치에서, P2P 기반 락 신호 전송 방식 하에서, 상태 비트 기반의 락 신호들을 예시적으로 나타낸 도면이다.
도 10은 본 실시예들에 따른 표시장치에서, P2P 기반 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들이 상태 비트 기반의 락 신호를 전송하고, 타이밍 컨트롤러가 락 신호들에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 11 및 도 12는 본 실시예들에 따른 표시장치에서, P2P 기반 락 신호 전송 방식 하에서, 소스 드라이버 집적회로의 불량 여부를 최종적으로 결정하는 방법의 예시도이다.
도 13은 본 실시예들에 따른 표시장치에서, 소스 드라이버 집적회로들과 타이밍 컨트롤러 간의 캐스케이드 기반 락 신호 전송 방식을 예시적으로 나타낸 도면이다.
도 14는 본 실시예들에 따른 표시장치에서, 캐스케이드 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들이 상태 전압 레벨 기반의 캐스케이드 락 신호를 전달하고, 대표 소스 드라이버 집적회로가 상태 전압 레벨 기반의 락 신호를 타이밍 컨트롤러로 전송하며, 타이밍 컨트롤러가 락 신호에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 15는 본 실시예들에 따른 표시장치에서, 캐스케이드 락 신호 전송 방식 하에서, 대표 소스 드라이버 집적회로가 타이밍 컨트롤러로 전송하는 상태 비트 기반의 락 신호의 예시도이다.
도 16은 본 실시예들에 따른 표시장치에서, 캐스케이드 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들 각각이 상태 비트 기반의 캐스케이드 락 신호를 전달하고, 대표 소스 드라이버 집적회로가 상태 비트 기반의 락 신호를 타이밍 컨트롤러로 전송하며, 타이밍 컨트롤러가 락 신호에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 17 및 도 18은 본 실시예들에 따른 표시장치에서, 캐스케이드 락 신호 전송 방식 하에서, 소스 드라이버 집적회로의 불량 여부를 최종적으로 결정하는 방법의 예시도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치된 표시패널(110)과, 다수의 데이터 라인을 구동하는 데이터 구동부(120)와, 다수의 게이트 라인을 구동하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 다수의 서브픽셀(SP: Sub Pixel)이 배치되는데, 각 서브픽셀은 1개의 데이터 라인과 1개 이상의 게이트 라인이 교차하는 지점마다 배치된다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상 데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 타이밍 컨트롤러(140)는 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 데이터 제어 신호(DCS: Data Control Signal), 게이트 제어 신호(GCS: Gate Control Signal) 등의 각종 제어 신호를 출력할 수 있다.
게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.
데이터 구동부(120)는, 타이밍 컨트롤러(140)의 제어에 따라, 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data)를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 다수의 데이터 라인으로 공급함으로써, 다수의 데이터 라인을 구동한다.
데이터 구동부(120)는 다수의 소스 드라이버 집적회로(SDIC: Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #0, SDIC #1, ... , SDIC #7)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로(SDIC #0, SDIC #1, ... , SDIC #7)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 도 1에서는, 소스 드라이버 집적회로 개수가 8개인 것으로 예시되었으나, 이는 설명의 편의를 위한 일 예일 뿐, 소스 드라이버 집적회로 개수는 1개일 수도 있고, 2개 이상일 수도 있다.
게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(GDIC: Gate Driver IC, GDIC #0, GDIC #1, ... , GDIC #4)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #4)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 도 1에서는, 게이트 드라이버 집적회로 개수가 8개인 것으로 예시되었으나, 이는 설명의 편의를 위한 일 예일 뿐, 게이트 드라이버 집적회로 개수는 다양하게 설계될 수 있으며, 게이트 라인 개수만큼 존재할 수도 있다.
도 1을 참조하면, 다수의 소스 드라이버 집적회로(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 일단과 타단은 표시패널(110)과 1개 이상의 소스 보드(Source Board, 150a, 150b)에 연결될 수 있다.
또한, 도 1을 참조하면, 타이밍 컨트롤러(140)는 컨트롤 보드(160)에 배치될 수 있다.
컨트롤 보드(160)와 1개 이상의 소스 보드(Source Board, 150a, 150b)는 연성 인쇄회로(FPC: Flexible Printed Circuit), 연성 플랫 케이블(FFC: Flexible Flat Cable, 170a, 170b) 등을 통해 서로 연결될 수 있다.
한편, 도 1의 예시에서는, 2개의 소스 보드(170a, 170b)가 포함된 것으로 도시되어 있는데, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3은 제1 소스 보드(170a)에 함께 연결되어 있기 때문에, 제1 그룹에 포함된다고 하고, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7은 제2 소스 보드(170b)에 함께 연결되어 있기 때문에, 제2 그룹에 포함된다고 한다.
도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.
전술한 표시패널(110)에 배치된 각 서브픽셀은 트랜지스터, 캐패시터 등의 회로 소자가 배치되어 있다. 가령, 표시패널(110)이 유기발광표시패널인 경우, 각 화소에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 배치되어 있다. 아래에서는, 표시패널(110)이 유기발광표시패널인 경우, 서브픽셀 구조를 예시적으로 설명한다.
도 2는 본 실시예들에 따른 표시장치(100)의 서브픽셀 구조를 예시적으로 나타낸 도면이다.
전술한 바와 같이, 유기발광표시패널 상의 서브픽셀(Sub Pixel)에는, 유기발광다이오드(OLED)를 구동하기 위하여 2개 이상의 트랜지스터와 1개 이상의 캐패시터 등이 배치되어 있을 수 있다.
도 2는, 유기발광다이오드(OLED)를 구동하기 위하여, 2개의 트랜지스터(T1, T2)와 1개의 캐패시터(C1)를 포함하는 2T(Transistor)1C(Capacitor) 구조의 서브픽셀을 예로 든 것이다.
도 2를 참조하면,
제1트랜지스터(T1)는 제1노드(N1, 예: 소스 노드 또는 드레인 노드)로 구동전압(EVDD)을 공급받아 유기발광다이오드(OLED)로 전류를 공급하여 유기발광다이오드(OLED)를 구동시키는 구동 트랜지스터(Driving Transistor)로서, 구동전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line) 또는 이와 연결된 패턴과 유기발광다이오드(OLED) 사이에 연결된다.
제2트랜지스터(T2)는, 게이트 라인(GL)을 통해 인가된 스캔 신호에 의해 제어되며, 데이터 라인(DL)과 제1트랜지스터(T1)의 제2노드(N2, 예: 게이트 노드) 사이에 연결된다. 제2트랜지스터(T2)는, 턴 온 되어, 해당되는 소스 드라이버 집적회로(SDIC)에 출력된 데이터 전압(Vdata)을 데이터 라인(DL)을 통해 공급받아 제1트랜지스터(T1)의 제2노드(N2)에 인가해줌으로써, 제1트랜지스터(T1)의 온 오프를 제어할 수 있는 스위칭 트랜지스터(Switching Transistor)이다.
제1캐패시터(C1)는 제1트랜지스터(T1)의 제1노드(N1)와 제2노드(N2) 사이에 연결되어 한 프레임 동안 일정 전압을 유지시켜주는 역할을 하는 스토리지 캐패시터(Storage Capacitor)이다.
도 3 및 도 4는 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로의 데이터 전압 미출력 등에 의한 서브픽셀의 이상 발광 현상과 이에 따른 패널 번트 현상을 나타낸 도면이다.
도 3을 참조하면, 연성 플랫 케이블(150a, 150b)의 체결 불량, 소스 드라이버 집적회로의 불량 또는 오동작 등이 발생하는 경우, 서브픽셀로 데이터 전압이 공급되지 않을 수 있다.
도 3에 도시된 바와 같이, 서브픽셀로 데이터 전압이 공급되지 않는 경우, 구동 트랜지스터에 해당하는 제1트랜지스터(T1)의 제1노드(N1)로는 구동전압(EVDD)이 인가되나, 게이트 노드에 해당하는 제2노드(N2)로는 데이터 전압이 인가되지 않는다. 이와 같이, 구동 트랜지스터에 해당하는 제1트랜지스터(T1)의 게이트 노드에 해당하는 제2노드(N2)가 플로팅(Floating) 되는 경우, 유기발광다이오드(OLED)로 이상 전류(과전류)가 흘러, 해당 서브픽셀은 이상 발광(과발광)을 할 수 있다.
전술한 바와 같이, 소스 드라이버 집적회로(SDIC)의 데이터 전압 미출력 또는 연성 플랫 케이블 체결 불량 등의 각종 요인으로 인해, 서브픽셀로의 데이터 전압의 미공급이 발생하여, 서브픽셀에 이상 발광(과발광)이 발생하면, 표시패널(110)에서의 전류 쏠림 현상이 일어나고, 표시패널(110) 상에서 전류 쏠림 현상이 발생한 부분에서는 발열이 생길 수 있다.
이러한 표시패널(110) 상의 발열은 편광판 등의 다른 구성의 변형을 초래하고, 심각한 경우, 표시패널(110)의 번트(Burnt) 현상이 발생할 수 있다.
도 4는 2개의 소스 드라이버 집적회로(SDIC #2, SDIC #5)에서 데이터 전압을 미출력한 경우, 이리한 2개의 소스 드라이버 집적회로(SDIC #2, SDIC #5)로부터 데이터 전압을 공급받아야 하는 서브픽셀 열들(Sub Pixel Columns)이 배치된 영역(400a, 400b)에서 이상 발광이 발생한 것을 도식화한 것이다.
이에, 본 실시예들은, 소스 드라이버 집적회로(SDIC)에서 데이터 전압이 미출력되어 발생할 수 있는 패널 번트 현상을 방지하는 다양한 방법과 구조를 개시한다.
본 실시예들에 따른 패널 번트 방지 방법을 간략하게 설명하면, 본 실시예들에 따른 표시장치(100)에 포함된 타이밍 컨트롤러(140)는, 데이터를 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로 송신한다.
이때, EPI (Embedded Clock Point to Point Interface) 인터페이스 규격을 이용하는 경우, 데이터를 나타낸 신호에 클럭이 내장되어 송신될 수 있다. 즉, 신호에 데이터 및 클럭이 포함될 수 있다. 이 경우, 클럭 신호 배선을 별도로 필요로 하지 않는다. 만약, LVDS (Low Voltage Differential Signal)인터페이스 규격을 이용하는 경우, 클럭 신호 배선이 별도로 필요할 수도 있다. 아래에서는, 설명의 편의를 위해, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 타이밍 컨트롤러(140) 간의 신호 전송이 EPI 인터페이스 규격에 따라 이루어지는 것으로 가정한다.
이에 따라, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각은, 타이밍 컨트롤러(140)로부터 데이터 및 클럭을 포함하는 신호를 정상적으로 수신하거나 수신된 신호로부터 클럭을 이용하여 데이터를 정상적으로 수신하면, 타이밍 컨트롤러(140)로부터 수신된 신호에 포함된 데이터를 데이터 전압으로 변환하여 해당 데이터 라인들로 출력한다.
혹, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 데이터 전압 미출력 현상이 발생할 가능성을 대비하여, 이를 모니터링 하기 위하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나는, 데이터 수신 상태를 나타내는 "락 신호(Lock Signal)"를 타이밍 컨트롤러(140)로 송신한다.
여기서, 데이터 수신 상태라고 함은, 데이터 및 클럭을 포함하는 신호의 수신 여부, 또는 신호를 수신했더라도, 클럭을 이용하여 데이터의 정상적인 획득 여부 등을 포함하여, 디지털 아날로그 변환 절차를 거쳐 데이터 전압을 데이터 라인들로 출력할 수 있는 데이터가 준비되었는지에 대한 상태를 나타내고, 데이터 전압을 출력하더라도, 정상적인 데이터 전압을 출력하느냐 아니면 비정상적인 데이터 전압을 출력하는지에 대한 상태를 나타내는 포괄적인 의미이다. 이러한 데이터 수신 상태는 신호를 정상적으로 수신하여 데이터를 정상적으로 획득하여 디지털 아날로그 변환 절차를 거쳐 정상적인 데이터 전압을 출력할 수 있는 정상 상태와, 그렇지 못한 비정상 상태가 있다.
타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 수신된 락 신호에 근거하여, 미리 정해진 "패널 번트 방지 프로세스"를 실행한다.
여기서, 패널 번트 방지 프로세스는, 일 예로, 표시장치(100)의 전원을 차단하는 최종적인 수단으로서의 프로세스를 포함하고, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 수신된 락 신호에 근거하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 데이터 전압이 미출력되는 현상이 감지되면, 향후, 최종적인 수단으로서의 전원 차단 프로세스를 수행하여 위하여, 감지된 결과를 모니터링 결과로서 저장해두는 프로세스를 포함할 수도 있다.
전술한 바에 따르면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 데이터 전압이 미출력되는 현상을 감지하여, 패널 번트 현상이 발생하기 이전에 이를 방지할 수 있다.
아래에서는, 패널 번트 현상을 방지하는 다양한 방법과 구조를 도면들을 참조하여 상세하게 설명한다.
먼저, 패널 번트 방지를 위한 각종 제어 기능을 수행하는 타이밍 컨트롤러(140)에 대하여 도 5를 참조하여 설명한다.
도 5는 본 실시예들에 따른 표시장치(100)의 타이밍 컨트롤러(140)의 블록도이다.
도 5를 참조하면, 타이밍 컨트롤러(140)는, 데이터 및 클럭을 포함하는 신호를 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로 송신한 이후, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 데이터 수신 상태를 나타내는 락 신호(들)를 수신하고, 수신된 락 신호(들)에 근거하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중에서 데이터 전압을 출력하지 못하거나 이상 데이터 전압을 출력하는 소스 드라이버 집적회로가 존재하는지를 모니터링하여 모니터링 결과(Monitoring Result)를 출력한다.
도 5를 참조하면, 타이밍 컨트롤러(140)는, 모니터링 결과를 출력하여 메모리(540)에 저장시킨다.
또한, 도 5를 참조하면, 타이밍 컨트롤러(140)는 모니터링 결과에 근거하여, 전원 차단 제어 신호(Power Shutdown Control Signal)를 전원 관리부(550)로 출력한다.
전술한 바에 따르면, 패널 번트 현상의 발생 가능성을 사전에 방지하기 위하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 데이터 전압이 미출력되거나 비정상적으로 출력되는 현상이 있는지를 모니터링 할 수 있다.
도 5를 참조하여, 전술한 타이밍 컨트롤러(140)의 내부 구성을 설명한다.
도 5를 참조하면, 전술한 타이밍 컨트롤러(140)는 송신부(510), 수신부(520) 및 패널 번트 방지부(530) 등을 포함한다.
도 5를 참조하면, 송신부(510)는, 데이터 및 클럭을 포함하는 신호를 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로 송신한다.
도 5를 참조하면, 수신부(520)는, 데이터 및 클럭을 포함하는 신호를 수신한 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 데이터 수신 상태를 나타내는 락 신호를 수신한다.
도 5를 참조하면, 패널 번트 방지부(530)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 수신된 락 신호에 근거하여 정해진 "패널 번트 방지 프로세스"를 실행한다.
전술한 타이밍 컨트롤러(140)를 이용하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에 대한 데이터 수신 상태를 모니터링 하여, 그 결과에 따라, 비정상 상태에 해당하는 데이터 수신 상태에 따른 패널 번트 현상을 사전에 방지할 수 있다.
한편, 도 5를 참조하면, 전술한 패널 번트 방지부(530)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 하나로부터 수신된 락 신호에 근거하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 비정상적인 데이터 수신 상태가 발생했는지를 모니터링하고, 또는 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로부터 수신된 락 신호들에 근거하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각에 대한 데이터 수신 상태를 모니터링하고, 그 모니터링 결과(Monitoring Result)를 메모리(540)에 저장시킬 수 있다.
한편, 도 5를 참조하면, 전술한 패널 번트 방지부(530)는, 패널 번트 방지 프로세스를 실행함에 있어, 일 예로, 전원 차단 제어 신호를 전원 관리부(550)로 출력함으로써 패널 번트 방지 프로세스를 실행할 수 있다.
패널 번트 방지부(530)는, 패널 번트 방지 프로세스에 해당하는 전원 차단 프로세스를 실행해야 하는지를 결정함에 있어서, 메모리(540)에 저장된 모니터링 결과를 참조하여, 전원 차단 프로세스를 실질적으로 실행할지를 결정한다.
예를 들어, 메모리(540)에 저장된 모니터링 결과를 참조하여, 어느 하나의 소스 드라이버 집적회로의 데이터 수신 상태가 비정상적인 것이 특정 횟수 이상 지속적으로 확인이 되거나 특정 시간 동안 지속적으로 확인이 되는 경우, 전원 차단 프로세스를 실제로 실행하는 것으로 결정할 수 있다.
이는, 어느 하나의 소스 드라이버 집적회로의 데이터 수신 상태가 비정상적인 상황이 생겼더라도, 이는 정상적으로 회복될 수 있는 일시적인 현상일 수도 있기 때문이다.
전술한 바와 같이, 락 신호(들)에 근거하여 패널 번트 현상이 발생할 가능성이 있다고 판단되면, 전원 차단 제어 신호를 전원 관리부(550)로 출력함으로써, 패널 번트 현상을 미연에 방지할 수 있다.
전술한 패널 번트 방지 프로세스를 실행하기 위해서는, 타이밍 컨트롤러(140)가 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 락 신호를 수신해야만 한다.
본 실시예들은, "P2P(Point to Point, 이하 "P2P"라고 함) 기반 락 신호 전송 방식"과 "캐스케이드 기반 락 신호 전송 방식"을 포함하는 2가지의 락 신호 전송 방식을 개시한다.
먼저, "P2P 기반 락 신호 전송 방식"은, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각이 자신의 데이터 수신 상태를 나타내는 자신만의 락 신호를 개별적으로 타이밍 컨트롤러(140)로 전송하는 락 신호 전송 방식이다.
다음으로, "캐스케이드 기반 락 신호 전송 방식"과 관련하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 신호 전송 경로 또는 연결된 소스 보드에 따라 하나 이상의 그룹으로 분류될 수 있으며, 각 그룹에 포함된 소스 드라이버 집적회로들은 일련의 순서가 정해져 있다. 각 그룹에서, 첫 번째 소스 드라이버 집적회로(그룹 1의 경우, SDIC #0, 그룹 2의 경우, SDIC #4)부터 마지막 번째 소스 드라이버 집적회로(그룹 1의 경우, SDIC #3, 그룹 2의 경우, SDIC #7)까지 캐스케이드 락 신호를 캐스케이드 형태로 전달하고, 마지막 번째 소스 드라이버 집적회로(그룹 1의 경우, SDIC #3, 그룹 2의 경우, SDIC #7)가 바로 직전의 소스 드라이버 집적회로(그룹 1의 경우, SDIC #2, 그룹 2의 경우, SDIC #6)로부터 캐스케이드 락 신호를 전달받으면, 전달받은 락 신호와 자신의 데이터 수신 상태를 고려하여, 최종적인 락 신호를 생성하여 타이밍 컨트롤러(140)로 전송하는 방식이다.
여기서, 각 그룹 내 소스 드라이버 집적회로들(그룹 1의 경우, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3, 그룹 2의 경우, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7) 간에 캐스케이드 형태로 전달되는 캐스케이드 락 신호는, 각 그룹 내 마지막 번째 소스 드라이버 집적회로(그룹 1의 경우, SDIC #3, 그룹 2의 경우, SDIC #7)가 전송하는 최종적인 락 신호와 동일한 종류의 락 신호로서, 설명의 편의를 위해, 마지막 번째 소스 드라이버 집적회로(그룹 1의 경우, SDIC #3, 그룹 2의 경우, SDIC #7)가 전송하는 최종적인 락 신호와 구분하기 위하여, "캐스케이트"라는 용어를 덧붙여서 명명되었다. 즉, 본 명세서에서는, 타이밍 컨트롤러(140)로 전송되는 최종적인 락 신호만을 "락 신호"라고 기재한다.
그리고, 각 그룹에서 마지막 번째 소스 드라이버 집적회로(그룹 1의 SDIC #3, 그룹 2의 SDIC #7)는, 각 그룹 내 소스 드라이버 집적회로들(그룹 1의 경우, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3, 그룹 2의 경우, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7) 중에서 타이밍 컨트롤러(140)로 락 신호를 전송하는 대표로서의 소스 드라이버 집적회로이며, 아래에서는, "대표 소스 드라이버 집적회로(Representative SDIC)"라고도 기재한다.
한편, 전술한 2가지의 락 신호 전송 방식에 맞는 락 신호 전송 배선이 소스 보드(150a, 150b), 연성 플랫 케이블(170a, 170b) 및 컨트롤 보드(160) 등에 걸쳐 배치될 수 있다. 경우에 따라서는, 락 신호 전송 배선의 일부가, 표시패널(110)에서 화상이 표시되지 않는 넌 액티브 영역(Non Active Area)에 배치될 수도 있다.
먼저, P2P 기반 락 신호 전송 방식의 경우, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각에서 타이밍 컨트롤러(140)로 P2P 기반 락 신호 전송 방식으로 락 신호가 전송되기 위해서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각과 타이밍 컨트롤러(140) 간에 락 신호 전송 배선으로서 개별 락 신호 라인(ILSL: Individual Lock Signal Line)이 연결된다.
다음으로, 캐스케이드 기반 락 신호 전송 방식의 경우, 각 그룹 내 소스 드라이버 집적회로들(그룹 1의 경우, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3, 그룹 2의 경우, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7) 중 대표 소스 드라이버 집적회로(그룹 1의 SDIC #3, 그룹 2의 SDIC #7)에서 타이밍 컨트롤러(140)로 캐스케이드 기반 락 신호 전송 방식으로 락 신호가 전성되기 위해서, 대표 소스 드라이버 집적회로(그룹 1의 SDIC #3, 그룹 2의 SDIC #7)와 타이밍 컨트롤러(140) 사이에 락 신호 전송 배선으로서 대표 락 신호 배선(RLSL: Representative Lock Signal Line)이 연결된다. 아울러, 소스 드라이버 집적회로들 중 인접한 두 소스 드라이버 집적회로 사이에는 캐스케이드 락 신호 전송 배선으로서 캐스케이드 신호 배선(CSL: Cascade Signal Line)이 연결된다.
아래에서는, P2P 기반 락 신호 전송 방식 하에서 패널 번트 방지 방법과 이를 위한 구조들을 먼저 상세하게 설명하고, 이어서, 캐스케이드 락 신호 전송 방식 하에서 패널 번트 방지 방법과 이를 위한 구조들을 상세하게 설명한다.
아래에서는 설명의 편의를 위해, 도 4에 예시된 바와 같이, SDIC #2 및 SDIC #5의 데이터 수신 상태가 비정상 상태인 것으로 가정한다. 또한, SDIC #2의 비정상적인 데이터 수신 상태는 일시적인 현상이고, SDIC #5의 비정상적인 데이터 수신 상태는 영구적인 현상인 것으로 가정한다.
도 6은 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 타이밍 컨트롤러(140) 간의 P2P 기반 락 신호 전송 방식을 예시적으로 나타낸 도면이다.
도 6을 참조하면, 전술한 바와 같이, P2P 기반 락 신호 전송 방식에 따른 락 신호 전송을 위해, 개별 락 신호 라인들(ILSL #0, ILSL #1, ... , ILSL #7)이 락 신호 전송 배선으로서 이용된다.
도 6을 참조하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 개별 락 신호 배선들(ILSL #0 ILSL #1, … , ILSL #7)을 통해 타이밍 컨트롤러(140)에 연결되어 있다.
즉, ILSL #0은 SDIC #0과 타이밍 컨트롤러(140)를 연결해준다. ILSL #1은 SDIC #1과 타이밍 컨트롤러(140)를 연결해준다. ILSL #2는 SDIC #2와 타이밍 컨트롤러(140)를 연결해준다. ILSL #3은 SDIC #3과 타이밍 컨트롤러(140)를 연결해준다. ILSL #4는 SDIC #4와 타이밍 컨트롤러(140)를 연결해준다. ILSL #5는 SDIC #5와 타이밍 컨트롤러(140)를 연결해준다. ILSL #6은 SDIC #6과 타이밍 컨트롤러(140)를 연결해준다. ILSL #7은 SDIC #7과 타이밍 컨트롤러(140)를 연결해준다.
도 6을 참조하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은, 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7)을 통해 자신의 데이터 수신 상태를 나타내는 락 신호들(LS #0, LS #1, … , LS #7)을 타이밍 컨트롤러(140)로 개별적으로 송신한다.
전술한 바와 같이, 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7)을 이용하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각이 자신의 데이터 수신 상태를 개별적으로 알려줄 수 있다. 이로 인해, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 데이터 수신 상태를 정확히 구분하여 알 수 있다.
한편, 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7)을 통해 송신되는 락 신호들(LS #0, LS #1, … , LS #7) 각각은, 데이터 수신 상태에 대응되는 상태 전압 레벨(Status Voltage Level)로 되어 있거나, 데이터 수신 상태를 나타내는 상태 비트(Status Bit)를 포함할 수 있다.
전술한 바와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 상태 전압 레벨 기반의 락 신호들(LS #0, LS #1, … , LS #7), 또는, 상태 비트 기반의 락 신호들(LS #0, LS #1, … , LS #7)을 송신할 수 있음으로써, 표시장치(100)의 시스템 환경에 맞는 다양한 락 신호 전송 방식을 제공해줄 수 있다. 즉, 시스템 환경에 따라 상태 전압 레벨 기반의 락 신호를 사용할 수도 있고 상태 비트 기반의 락 신호를 사용할 수도 있게 됨으로써, 시스템 적응도를 높여줄 수 있다.
아래에서는, P2P 기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호 또는 상태 비트 기반의 락 신호를 사용하여, 패널 번트 방지 방법을 설명한다. 먼저, P2P 기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호를 사용하여, 패널 번트 방지 방법을 설명한다.
도 7은 본 실시예들에 따른 표시장치(100)에서, P2P 기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호의 예시도이다.
도 7을 참조하면, 상태 전압 레벨 기반의 락 신호는, 특정 상태 전압 레벨을 가질 수 있다.
도 7을 참조하면, 락 신호는 하이 레벨 전압일 수도 있고, 로우 레벨 전압일 수도 있다. 여기서, 하이 레벨 전압은 정상적인 데이터 수신 상태를 의미하고, 로우 레벨 전압은 비정상적인 데이터 수신 상태를 의미한다. 그리고, 하이 레벨 전압은 기준 전압(Reference Voltage)를 기준으로 일정 전압만큼 높은 전압으로서 미리 설계된 값이다. 로우 레벨 전압은 기준 전압(Reference Voltage)이거나 하이 레벨 전압보다 일정 전압만큼 낮은 전압일 수 있으며 미리 설계된 값이다.
도 7을 참조하면, 도 4의 예시처럼, SDIC #2 및 SDIC #5의 데이터 수신 상태는 비정상 상태이고, SDIC #0, SDIC #1, SDIC #3, SDIC #4, SDIC #6 및 SDIC #7의 데이터 수신 상태는 정상 상태인 경우, SDIC #2에 송신되는 락 신호(LS #2)와 SDIC #5에서 송신되는 락 신호(LS #5)는 로우 레벨의 상태 전압 레벨을 갖고, SDIC #0에 송신되는 락 신호(LS #0), SDIC #1에 송신되는 락 신호(LS #1), SDIC #3에 송신되는 락 신호(LS #3), SDIC #4에 송신되는 락 신호(LS #4), SDIC #6에 송신되는 락 신호(LS #6) 및 SDIC #7에 송신되는 락 신호(LS #7)는 하이 레벨의 상태 전압 레벨을 갖는다.
도 8은 본 실시예들에 따른 표시장치(100)에서, P2P 기반 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)이 상태 전압 레벨 기반의 락 신호들(LS #0, LS #1, … , LS #7)을 전송하고, 타이밍 컨트롤러(140)가 락 신호들(LS #0, LS #1, … , LS #7)에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 8을 참조하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에서 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7)을 통해 송신되는 락 신호들(LS #0, LS #1, … , LS #7) 각각이, 해당 데이터 수신 상태에 대응되는 상태 전압 레벨로 되어 있는 경우, 타이밍 컨트롤러(140)는, 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7)을 통해 락 신호들(LS #0, LS #1, … , LS #7)을 수신하고, 락 신호들(LS #0, LS #1, … , LS #7)의 상태 전압 레벨이 정상적인 데이터 수신 상태에 대응되는 하이 레벨 전압인지 비정상적인 데이터 수신 상태에 대응되는 로우 레벨 전압인지를 확인하여, 확인된 결과(모든 소스 드라이버 집적회로들 또는 일부의 소스 드라이버 집적회로 각각에 대한 식별정보와 데이터 수신 상태 정보)와 함께, 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7) 각각의 식별정보, 또는 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 식별 정보를 모니터링 결과로서 메모리(540)에 저장할 수 있다.
이때, 타이밍 컨트롤러(140)는, 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)의 데이터 수신 상태를 확인할 수 있는 확인 결과와, 모든 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7) 각각의 식별정보, 또는 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 식별 정보를 저장할 수도 있다.
이와는 다르게, 타이밍 컨트롤러(140)는, 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 비정상적인 데이터 수신 상태에 대응되는 로우 레벨 전압의 락 신호(LS #2, LS #5)만을 확인하여, 그 확인 결과(SDIC #2 및 SDIC #5의 데이터 수신 상태가 비정상적이라는 내용의 정보)와 함께, 로우 레벨 전압의 락 신호(LS #2, LS #5)가 전송되는 개별 락 신호 배선들(ILSL #2, ILSL #5) 각각의 식별정보, 또는 로우 레벨 전압의 락 신호를 송신한 소스 드라이버 집적회로들(SDIC #2, SDIC #5) 각각의 식별 정보를 저장할 수도 있다.
전술한 바와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 송신된 락 신호들(LS #0, LS #1, ... , LS #7)의 상태 전압 레벨을 확인하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 데이터 수신 상태가 정상인지 비정상인지를 확인하고, 확인된 결과와 함께, 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 또는 비정상적인 데이터 수신 상태를 보이는 소스 드라이버 집적회로(SDIC #2, SDIC #5) 각각을 확인할 수 있는 식별 정보를 메모리(540)에 저장해둠으로써, 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로(SDIC #2, SDIC #5)가 존재하는지를 쉽고 확인할 수 있고, 이를 통해 패널 번트 방지 프로세스의 실행 여부를 결정하는데 도움을 줄 수 있다.
한편, 도 8을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 수신된 락 신호들(LS #0, LS #1, … , LS #7)의 상태 전압 레벨(데이터 수신 상태와 대응)을 확인하여, 패널 방지 프로세스의 실행 여부를 결정할 수 있다.
도 8을 참조하면, 타이밍 컨트롤러(140)는, 여러 차례 모니터링을 수행하여, 즉, 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로 락 신호들(LS #0, LS #1, ... , LS #7)을 여러 차례 수신하여, 모니터링 결과(모든 SDIC 각각의 식별정보와 데이터 수신 상태 정보, 또는 비정상적인 데이터 수신 상태의 SDIC의 식별정보 등)를 메모리(540)에 저장시켜 두고, 이러한 모니터링 결과 정보를 참조하여, 패널 방지 프로세스의 실행 여부를 결정할 수 있다.
일 예로서, 도 8을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 수신된 락 신호들(LS #0, LS #1, … , LS #7) 중에서, 비정상 상태에 해당하는 상태 전압 레벨을 갖는 락 신호가 일정 횟수 이상 또는 일정 시간 이상 동안 지속적으로 확인되면, 패널 번트 방지 프로세스를 실행할 수 있다.
전술한 바와 같이, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 1차례 수신된 락 신호들(LS #0, LS #1, … , LS #7)을 토대로, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재 여부를 확인하여, 패널 번트 방지 프로세스를 바로 실행하는 것이 아니라, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재가 지속적으로 일정 횟수 이상 또는 일정 시간 이상 동안 확인된 경우에만, 패널 번트 방지 프로세스를 실행함으로써, 임시적이고 일회성으로 비정상적인 데이터 수신 상태를 보이는 소스 드라이버 집적회로가 존재하는 것으로 확인된 경우에 대해서는, 불필요한 패널 번트 방지 프로세스가 실행되는 것을 방지할 수 있고, 영구적인 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로가 있는 경우에만 패널 번트 방지 프로세스가 실행되도록 제어할 수 있다.
한편, 타이밍 컨트롤러(140)는, 패널 번트 방지 프로세스를 실행함에 있어서, 표시장치(100)의 전원 차단 제어 신호를 전원 관리부(550)로 출력함으로써, 패널 번트 방지 프로세스를 실행할 수 있다.
이와 같이, 전원 차단 제어 신호를 출력하여 표시장치(100)의 전원이 차단되게 함으로써, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나의 데이터 수신 상태가 비정상적인 경우에, 어떠한 서브픽셀 내 구동 트랜지스터에 해당하는 제1트랜지스터(T1)의 게이트 노드(N2)가 플로팅 되어, 유기발광다이오드(OLED)로 비정상적인 과전류가 흘러, 해당 서브픽셀이 비정상적인 발광을 함으로써, 표시패널(110)의 번트 현상을 사전에 방지할 수 있다.
아래에서는, 도 9 및 도 10을 참조하여, P2P 기반 락 신호 전송 방식 하에서, 상태 비트 기반의 락 신호를 사용하여, 패널 번트 방지 방법을 설명한다.
도 9는 본 실시예들에 따른 표시장치(100)에서, P2P 기반 락 신호 전송 방식 하에서, 상태 비트 기반의 락 신호들을 예시적으로 나타낸 도면이다.
도 9를 참조하면, P2P 기반 락 신호 전송 방식 하에서, 상태 비트 기반의 락 신호들 각각은, 기본적으로, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 데이터 수신 상태를 나타내는 상태 비트(Status Bit)를 포함한다.
예를 들어, 상태 비트가 1이면, 정상적인 데이터 수신 상태를 의미하고, 상태 비트가 0이면, 비정상적인 데이터 수신 상태를 의미한다.
앞에서 언급한 바와 같이, SDIC #2 및 SDIC #5의 데이터 수신 상태가 비정상적이라고 가정했기 때문에, SDIC #2 및 SDIC #5에서 송신한 락 신호(LS #2, LS #5)에 포함된 상태 비트는 0이고, 나머지 소스 드라이버 집적회로들(SDIC #0, SDIC #1, SDIC #3, SDIC #4, SDIC #6, SDIC #7)에서 송신한 락 신호(LS #0, LS #1, LS #3, LS #4, LS #6, LS #7)에 포함된 상태 비트는 1이다.
전술한 바와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에 의해 개별 락 신호 배선들(ILSL #0, ILSL #1, ... , ILSL #7)을 통해 송신되는 락 신호들(LS #0, LS #1, ... , LS #7)이 데이터 수신 상태를 나타내는 상태 비트를 포함하는 경우,
소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에 의해 개별 락 신호 배선들(ILSL #0, ILSL #1, ... , ILSL #7)을 통해 송신되는 락 신호들(LS #0, LS #1, ... , LS #7) 각각은, 일 예로, 기본적으로 상태 비트(Status Bit)를 포함하는 것 이외에, 해당 개별 락 신호 배선(ILSL)과 연결된 소스 드라이버 집적회로(SDIC)의 식별 정보(ID 비트)를 옵션(Option)적으로 더 포함할 수 있다.
여기서, 식별 정보(ID 비트)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 모두를 식별하기 위한 비트 수를 가져야 한다.
본 명세서에서는 8개의 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)를 예로 들고 있기 때문에, 식별 정보(ID 비트)로서 3개의 비트가 필요하다. 즉, 도 9에 도시된 바와 같이, SDIC #0은 000이고, SDIC #1은 001이며, SDIC #2는 010이고, SDIC #3은 011이며, SDIC #4는 100이고, SDIC #5는 101이며, SDIC #6은 110이고, SDIC #7은 111이다.
전술한 바와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에 의해 개별 락 신호 배선들(ILSL #0, ILSL #1, ... , ILSL #7)을 통해 송신되는 락 신호들(LS #0, LS #1, ... , LS #7) 각각이 해당 소스 드라이버 집적회로의 식별 정보("ID 비트"라고도 함)를 옵션(Option)적으로 더 포함함으로써, 타이밍 컨트롤러(140)는 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로를 식별할 수 있다.
도 10은 본 실시예들에 따른 표시장치(100)에서, P2P 기반 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)이 상태 비트 기반의 락 신호들(LS #0, LS #1, ... , LS #7)을 전송하고, 타이밍 컨트롤러(140)가 락 신호들(LS #0, LS #1, ... , LS #7)에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 10을 참조하면, 위에서 언급한 바와 같이, 8개의 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중에서, SDIC #2 및 SDIC #5의 데이터 수신 상태가 비정상적인 것으로 예를 들고 있기 때문에, SDIC #0에서 ILSL #0을 통해 송신되는 LS #0은 0001이고, SDIC #1에서 ILSL #1을 통해 송신되는 LS #1은 0011이고, SDIC #2에서 ILSL #2를 통해 송신되는 LS #2는 0100이고, SDIC #3에서 ILSL #3을 통해 송신되는 LS #3은 0111이고, SDIC #4에서 ILSL #4를 통해 송신되는 LS #4는 1001이고, SDIC #5에서 ILSL #5를 통해 송신되는 LS #5는 1010이고, SDIC #6에서 ILSL #6을 통해 송신되는 LS #6은 1101이고, SDIC #7에서 ILSL #7을 통해 송신되는 LS #7은 1111이다.
도 10을 참조하면, 타이밍 컨트롤러(140)는, 개별 락 신호 배선들(ILSL #0, ILSL #1, ... , ILSL #7)을 통해 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로부터 수신된 락 신호들(LS #0, LS #1, ... , LS #7)로부터 상태 비트(Status Bit, 예: 뒷 자리 1 비트) 및 식별 정보(ID 비트, 예: 앞 자리 3비트)를 확인하여, 확인된 결과와 함께, 불량 발생 위치에 해당하는 소스 드라이버 집적회로(SDIC #2, SDIC #5) 또는 연성 플랫 케이블(150a, 150b) 또는 본딩 패드 또는 데이터 라인 또는 서브픽셀 열에 대한 식별 정보를 모니터링 결과로서 메모리(540)에 저장해둘 수 있다.
전술한 바와 같이, 타이밍 컨트롤러(140)는, 락 신호들(LS #0, LS #1, ... , LS #7)로부터 상태 비트(Status Bit, 예: 뒷 자리 1 비트) 및 식별 정보(ID 비트, 예: 앞 자리 3비트)를 확인하여, 불량 발생 위치에 해당하는 소스 드라이버 집적회로(SDIC #2, SDIC #5) 또는 연성 플랫 케이블(150a, 150b) 또는 본딩 패드 또는 데이터 라인 또는 서브픽셀 열에 대한 식별 정보를 모니터링 결과로서 메모리(540)에 저장해둠으로써, 서브픽셀로의 비정상적인 데이터 전압 출력이 되는 현상이 있는지 비정상적인 데이터 전압 출력 현상이 있다면, 그 위치가 어느 곳인지를 쉽고 편하게 파악할 수 있다.
도 10을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 수신된 락 신호들(LS #0, LS #1, … , LS #7) 중에서, 비정상 상태에 해당하는 상태 비트를 포함하는 적어도 하나의 락 신호(LS #2, LS #5)가 일정 횟수 이상 또는 일정 시간 이상 동안 지속적으로 확인되면, 패널 번트 방지 프로세스를 실행할 수 있다.
이에 따라, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 수신된 락 신호들(LS #0, LS #1, … , LS #7)을 토대로, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재 여부를 확인하여, 패널 번트 방지 프로세스를 바로 실행하는 것이 아니라, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재가 지속적으로 일정 횟수 이상 또는 일정 시간 이상 동안 확인된 경우에만, 패널 번트 방지 프로세스를 실행함으로써, 임시적이고 일회성으로 비정상적인 데이터 수신 상태를 보이는 소스 드라이버 집적회로가 존재하는 것으로 확인된 경우에 대해서는, 불필요한 패널 번트 방지 프로세스가 실행되는 것을 방지할 수 있고, 영구적인 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로가 있는 경우에만 패널 번트 방지 프로세스가 실행되도록 제어할 수 있다.
한편, 타이밍 컨트롤러(140)는, 패널 번트 방지 프로세스를 실행함에 있어서, 표시장치(100)의 전원 차단 제어 신호를 전원 관리부(550)로 출력함으로써, 패널 번트 방지 프로세스를 실행할 수 있다.
이와 같이, 전원 차단 제어 신호를 출력하여 표시장치(100)의 전원이 차단되게 함으로써, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나의 데이터 수신 상태가 비정상적인 경우에, 어떠한 서브픽셀 내 구동 트랜지스터에 해당하는 제1트랜지스터(T1)의 게이트 노드(N2)가 플로팅 되어, 유기발광다이오드(OLED)로 비정상적인 과전류가 흘러, 해당 서브픽셀이 비정상적인 발광을 함으로써, 표시패널(110)의 번트 현상을 사전에 방지할 수 있다.
도 11 및 도 12는 본 실시예들에 따른 표시장치(100)에서, P2P 기반 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)의 불량(Fault) 여부를 최종적으로 결정하는 방법의 예시도이다.
도 11을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 수신된 락 신호들(LS #0, LS #1, … , LS #7) 중에서, 비정상 상태에 해당하는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 적어도 하나의 락 신호가 일정 횟수(예: 4회) 이상 지속된 것으로 확인한 경우, 해당 소스 드라이버 집적회로의 비정상적인 데이터 수신 상태가 영구적으로 판단하여, 해당 소스 드라이버 집적회로를 불량(Fault)으로 최종적으로 결정한다.
만약, 타이밍 컨트롤러(140)는, 비정상 상태에 해당하는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호가 확인되더라도, 일정 횟수(예: 4회) 미만으로 지속적으로 확인되고, 락 신호의 상태 비트가 다시 정상 상태에 해당하는 비트 값(1)으로 바뀌거나, 락 신호의 상태 전압 레벨이 다시 정상 상태에 해당하는 하이 전압 레벨로 바뀌면, 해당 소스 드라이버 집적회로 의 비정상적인 데이터 수신 상태가 일시적이고 임시적인 것으로 판단하여, 해당 소스 드라이버 집적회로를 불량(Fault)으로 최종적으로 결정하지 않는다.
도 11의 예를 들면, SDIC #2의 경우, 4번 연속으로 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #2를 송신함으로써, 타이밍 컨트롤러(140)는, SDIC #2에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생한 것으로 최종 결정할 수 있다.
이에 비해, SDIC #5의 경우, 3번 연속으로 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #5를 송신하였지만, 임계 횟수(4)에 해당하는 4번째에서 정상적인 데이터 수신 상태를 나타내는 상태 비트(1)를 포함하거나 정상적인 데이터 수신 상태를 나타는 상태 전압 레벨(하이 전압 레벨)을 갖는 락 신호 LS #5를 송신하였기 때문에, 타이밍 컨트롤러(140)는, SDIC #5에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생하지 않은 것으로 최종 결정할 수 있다.
도 12를 참조하면, 타이밍 컨트롤러(140)는, 타이머(1200)를 이용하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 비정상 상태에 해당하는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호들(LS #0, LS #1, … , LS #7)이 어느 정도의 시간 동안 지속적으로 수신되는지를 확인하여, 확인된 지속 시간이 미리 정해진 일정 시간(예: 100ms) 이상인 경우, 해당 소스 드라이버 집적회로의 비정상적인 데이터 수신 상태가 영구적인 것으로 판단하여, 해당 소스 드라이버 집적회로를 불량(Fault)으로 최종적으로 결정한다.
만약, 타이밍 컨트롤러(140)는, 타이머(1200)를 이용하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 비정상 상태에 해당하는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호들(LS #0, LS #1, … , LS #7)이 어느 정도의 시간 동안 지속적으로 수신되는지를 확인하여, 확인된 지속 시간이 미리 정해진 일정 시간 미만인 경우, 해당 소스 드라이버 집적회로의 비정상적인 데이터 수신 상태가 일시적인 것으로 판단하여, 해당 소스 드라이버 집적회로를 불량(Fault)으로 최종적으로 결정하지 않는다.
도 12의 예를 들면, SDIC #2의 경우, 미리 정해진 일정 시간 동안 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #2를 송신함으로써, 타이밍 컨트롤러(140)는, SDIC #2에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생한 것으로 최종 결정할 수 있다.
이에 비해, SDIC #5의 경우, 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #5를 여러 차례 송신하였지만, 미리 정해진 일정 시간이 되었을때에는 정상적인 데이터 수신 상태를 나타내는 상태 비트(1)를 포함하거 정상적인 데이터 수신 상태에 대응되는 상태 전압 레벨(하이 전압 레벨)을 갖는 락 신호 LS #5를 송신하였기 때문에, 타이밍 컨트롤러(140)는, SDIC #5에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생하지 않은 것으로 최종 결정할 수 있다.
도 11 및 도 12의 예시에서처럼, 8개의 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중에서 1개의 SDIC #5에서 불량이 발생한 것으로 최종 결정함으로서, 표시장치(100)로의 공급 전원을 차단하는 패널 번트 방지 프로세스를 실행하고, 불량이 발생한 SDIC #5 또는 이와 관련된 구조물을 교체하는 작업을 진행할 수 있다.
이상에서는, 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)이 락 신호들(LS #0, LS #1, ... , LS #7)를 전송하는 P2P 락 신호 전송 방식 하에서, 패널 번트 방지 방법에 대하여 설명하였다.
아래에서는, 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 하나 또는 일부만이 대표로서 타이밍 컨트롤러(140)로 락 신호를 전송하고, 락 신호를 전송하지 않는 나머지 소스 드라이버 집적회로들은 서로 캐스케이드 락 신호를 서로 전달하는 캐스케이드 락 신호 전송 방식 하에서, 패널 번트 방지 방법에 대하여 설명한다.
도 13은 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 타이밍 컨트롤러(140) 간의 캐스케이드 기반 락 신호 전송 방식을 예시적으로 나타낸 도면이다.
도 13을 참조하면, 캐스케이드 락 신호 전송 방식의 경우, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 적어도 하나의 그룹으로 분류되고, 각 그룹별로 타이밍 컨트롤러(140)로 락 신호를 송신하는 대표 소스 드라이버 집적회로가 하나씩 존재한다.
이와 같이, 캐스케이드 락 신호 전송 방식의 경우, P2P 락 신호 전송 방식처럼 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각이 타이밍 컨트롤러(140)로 락 신호를 전송하는 것이 아니라, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 일부의 소스 드라이버 집적회로만이 락 신호를 타이밍 컨트롤러(140)로 전송함으로써, 소스 드라이버 집적회로 및 타이밍 컨트롤러(140) 간의 신호 전송 횟수 및 신호 배선 개수를 줄일 수 있다.
아래의 설명에서는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 소스 보드와 연결에 따라, 제1 그룹과 제2 그룹으로 분류된 것으로 가정하고, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3(대표 SDIC)은 제1 그룹에 포함되고, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7(SDIC)은 제2 그룹에 포함되는 것으로 가정한다.
이와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 2개의 그룹(제1그룹, 제2그룹)으로 분류되는 경우, 제1그룹에서, SDIC #3은 타이밍 컨트롤러(140)로 락 신호(LS #G1)를 전송하는 제1그룹의 대표 소스 드라이버 집적회로이고, 제2그룹에서, SDIC #7은 타이밍 컨트롤러(140)로 락 신호(LS #G2)를 전송하는 제2그룹의 대표 소스 드라이버 집적회로이다. 여기서, 대표 소스 드라이버 집적회로 개수는, 그룹 개수 또는 소스 보드 개수 등에 따라 정해질 수 있다.
도 13을 참조하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 하나 이상의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)와 타이밍 컨트롤러(140) 사이에 대표 락 신호 배선(RLSL(Representative Lock Signal Line) #3, RLSL #7)이 그룹별로 하나씩 연결되어 있다.
도 13을 참조하면, 제1그룹 및 제2그룹 각각의 대표 소스 드라이버 집적회로에 해당하는 SDIC #3 및 SDIC #7만이 락 신호(LS #G1, LS #G2)를 타이밍 컨트롤러(140)로 송신한다. 즉, 제1그룹에서, 제1그룹의 대표 소스 드라이버 집적회로에 해당하는 SDIC #3은 타이밍 컨트롤러(140)로 락 신호(LS #G1)를 전송한다. 제2그룹에서, 제2그룹의 대표 소스 드라이버 집적회로에 해당하는 SDIC #7은 타이밍 컨트롤러(140)로 락 신호(LS #G2)를 전송한다.
전술한 바와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 모두가 락 신호를 타이밍 컨트롤러(140)로 전송하지 않고, 일부의 소스 드라이버 집적회로만이 락 신호를 타이밍 컨트롤러(140)로 전송함으로써, 타이밍 컨트롤러(140)의 락 신호 분석량을 줄일 수 있다. 또한, 소스 드라이버 집적회로와 타이밍 컨트롤러(140) 간의 락 신호 전송 배선 수를 줄일 수 있다.
한편, 도 13을 참조하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에서 인접한 두 소스 드라이버 집적회로 간에는 캐스케이드(Cascade) 신호 배선들(CSL(Cascade Signal Line) #01, CSL #12, CSL #23, CSL #45, CSL #56, CSL #67)이 연결되어 있다.
이에 따라, 각 그룹 내 소스 드라이버 집적회로들(제1그룹의 경우, SDIC #0, SDIC #1, SDIC #2, SDIC #3, 제2그룹의 경우, SDIC #4, SDIC #5, SDIC #6, SDIC #7)에서 첫 번째 소스 드라이버 집적회로(제1그룹의 경우, SDIC #0, 제2그룹의 경우, SDIC #4)부터 마지막 소스 드라이버 집적회로(제1그룹의 경우, SDIC #3, 제2그룹의 경우, SDIC #7)인 대표 소스 드라이버 집적회로까지 순차적으로 해당 캐스케이드 신호 배선(CSL #01, CSL #12, CSL #23, CSL #45, CSL #56, CSL #67)을 통해 캐스케이드 락 신호(CLS #0, CLS #1, CLS #2, CLS #4, CLS #5, CLS #6)를 전달한다.
따라서, 대표 소스 드라이버 집적회로(제1그룹의 경우, SDIC #3, 제2그룹의 경우, SDIC #7)는 이전 소스 드라이버 집적회로(제1그룹의 경우, SDIC #2, 제2그룹의 경우, SDIC #6)와 연결된 캐스케이드 신호 배선(제1그룹의 경우, CSL #23, 제2그룹의 경우, CSL #67)을 통해 캐스케이드 락 신호(제1그룹의 경우, CLS #2, 제2그룹의 경우, CLS #6)를 전달받은 후, 대표 락 신호 배선(제1그룹의 경우, RLSL #3, 제2그룹의 경우, RLSL #7)을 통해 락 신호(제1그룹의 경우, LS #G1, 제2그룹의 경우 LS #G2)를 타이밍 컨트롤러(140)로 송신한다.
도 13을 참조하여 다시 설명하면, 제1 그룹에서, 첫 번째 소스 드라이버 집적회로에 해당하는 SDIC #0는, 자신의 데이터 수신 상태를 나타내는 CLS #O를 CSL #01를 통해 SDIC #1로 전달한다.
제1 그룹에서, 두 번째 소스 드라이버 집적회로에 해당하는 SDIC #1은, 데이터 수신 상태를 나타내는 CLS #1를 CSL #12를 통해 SDIC #2로 전달한다. 여기서, CLS #1이 나타내는 데이터 수신 상태는, CLS #O이 나타내는 데이터 수신 상태가 정상인 경우, SDIC #1의 데이터 수신 상태에 의해 정해지고, CLS #O이 나타내는 데이터 수신 상태가 비정상인 경우, SDIC #1의 데이터 수신 상태에 관계없이, 비정상적인 데이터 수신 상태가 된다. 즉, SDIC #1은, 이전의 SDIC #0로부터 전달받은 캐스케이드 락 신호 CLS #0가 비정상적인 데이터 수신 상태를 나타내는 경우, 비정상적인 데이터 수신 상태를 나타내는 CLS #1을 다음의 SDIC #2로 전달하고, 이전의 SDIC #0로부터 전달받은 캐스케이드 락 신호 CLS #0가 정상적인 데이터 수신 상태를 나타내는 경우, 자신의 데이터 수신 상태를 나타내는 CLS #1을 다음의 SDIC #2로 전달한다.
이와 마찬가지 방식으로, 제1 그룹에서, 세 번째 소스 드라이버 집적회로에 해당하는 SDIC #2는, 데이터 수신 상태를 나타내는 CLS #2를 CSL #23을 통해 SDIC #3으로 전달한다.
마찬가지 방식으로, 제1 그룹에서, 마지막 번째 소스 드라이버 집적회로에 해당하는 대표 소스 드라이버 집적회로인 SDIC #3은 데이터 수신 상태를 나타내는 CLS #3을 락 신호 LS #G1로서 RLSL #3을 통해 타이밍 컨트롤러(140)으로 출력한다.
도 13을 참조하여 설명하면, 제2 그룹에서, 첫 번째 소스 드라이버 집적회로에 해당하는 SDIC #4는, 자신의 데이터 수신 상태를 나타내는 CLS #4를 CSL #45를 통해 SDIC #5로 전달한다.
제2 그룹에서, 두 번째 소스 드라이버 집적회로에 해당하는 SDIC #5는, 데이터 수신 상태를 나타내는 CLS #5를 CSL #56를 통해 SDIC #6으로 전달한다. 여기서, CLS #5가 나타내는 데이터 수신 상태는, CLS #4가 나타내는 데이터 수신 상태가 정상인 경우, SDIC #5의 데이터 수신 상태에 의해 정해지고, CLS #4이 나타내는 데이터 수신 상태가 비정상인 경우, SDIC #5의 데이터 수신 상태에 관계없이, 비정상적인 데이터 수신 상태가 된다. 즉, SDIC #5은, 이전의 SDIC #4로부터 전달받은 캐스케이드 락 신호 CLS #4가 비정상적인 데이터 수신 상태를 나타내는 경우, 비정상적인 데이터 수신 상태를 나타내는 CLS #5을 다음의 SDIC #6으로 전달하고, 이전의 SDIC #4로부터 전달받은 캐스케이드 락 신호 CLS #4가 정상적인 데이터 수신 상태를 나타내는 경우, 자신의 데이터 수신 상태를 나타내는 CLS #5을 다음의 SDIC #6으로 전달한다.
이와 마찬가지 방식으로, 제2 그룹에서, 세 번째 소스 드라이버 집적회로에 해당하는 SDIC #6은, 데이터 수신 상태를 나타내는 CLS #6을 CSL #67을 통해 SDIC #7로 전달한다.
마찬가지 방식으로, 제2 그룹에서, 마지막 번째 소스 드라이버 집적회로에 해당하는 대표 소스 드라이버 집적회로인 SDIC #7은 데이터 수신 상태를 나타내는 CLS #7을 락 신호 LS #G2로서 RLSL #7을 통해 타이밍 컨트롤러(140)으로 출력한다.
전술한 바에 따르면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)의 일부만이 데이터 수신 상태를 나타내는 락 신호들을 타이밍 컨트롤러(140)로 송신하더라도, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)의 전체적인 데이터 수신 상태를 타이밍 컨트롤러(140)에게 알려줄 수 있는 신호 전송 방식과 이를 위한 신호 배선 구조를 제공할 수 있다.
한편, P2P 락 신호 전송 방식에서와 마찬가지로, 캐스케이드 락 신호 전송 방식에서도도, 타이밍 컨트롤러(140)로 송신된 락 신호는, 상태 전압 레벨 기반의 락 신호일 수도 있고, 상태 비트 기반의 락 신호일 수도 있다.
다시 말해, 대표 락 신호 배선(RLSL #3, RLSL #7)을 통해 타이밍 컨트롤러(140)로 송신되는 락 신호(LS #G1, LS #G2)는, 상태 전압 레벨 기반의 락 신호인 경우, 각 그룹 내 소스 드라이버 집적회로들(제1그룹의 경우, SDIC #0 ~ SDIC #3, 제2그룹의 경우, SDIC #4 ~ SDIC #7) 모두의 데이터 수신 상태가 정상적인지, 아니면, 각 그룹 내 소스 드라이버 집적회로들(제1그룹의 경우, SDIC #0 ~ SDIC #3, 제2그룹의 경우, SDIC #4 ~ SDIC #7) 중 적어도 하나라도 데이터 수신 상태가 비정상적인지를 나타내는 상태 전압 레벨로 되어 있을 수 있다.
또한, 대표 락 신호 배선(RLSL #3, RLSL #7)을 통해 타이밍 컨트롤러(140)로 송신되는 락 신호(LS #G1, LS #G2)는, 상태 비트 기반의 락 신호인 경우, 각 그룹 내 소스 드라이버 집적회로들(제1그룹의 경우, SDIC #0 ~ SDIC #3, 제2그룹의 경우, SDIC #4 ~ SDIC #7) 각각에 대한 데이터 수신 상태를 나타내는 상태 비트를 포함할 수 있다.
전술한 바와 같이, 캐스케이드 기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호(LS #G1, LS #G2), 또는 상태 비트 기반의 락 신호(LS #G1, LS #G2)를 송신할 수 있음으로써, 표시장치(100)의 시스템 환경에 맞는 다양한 락 신호 전송 방식을 제공해줄 수 있다. 즉, 시스템 환경에 따라 상태 전압 레벨 기반의 락 신호를 사용할 수도 있고 상태 비트 기반의 락 신호를 사용할 수도 있게 됨으로써, 시스템 적응도를 높여줄 수 있다.
아래에서는, 캐스케이드 기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호 또는 상태 비트 기반의 락 신호를 사용하여, 패널 번트 방지 방법을 설명한다. 먼저, 캐스케이드기반 락 신호 전송 방식 하에서, 상태 전압 레벨 기반의 락 신호를 사용하여, 패널 번트 방지 방법을 설명한다.
도 14는 본 실시예들에 따른 표시장치(100)에서, 캐스케이드 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들이 상태 전압 레벨 기반의 캐스케이드 락 신호를 전달하고, 대표 소스 드라이버 집적회로(제1그룹의 경우, SDIC #3, 제2그룹의 경우, SDIC #7)가 상태 전압 레벨 기반의 락 신호(LS #G1, LS #2)를 타이밍 컨트롤러(140)로 전송하며, 타이밍 컨트롤러(140)가 락 신호(LS #G1, LS #2)에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
위에서도 언급된 바와 같이, SDIC #2 및 SDIC #5의 데이터 수신 상태는 비정상이고, 나머지 SDIC #0, SDIC #1, SDIC #3, SDIC #4, SDIC #6, SDIC #7의 데이터 수신 상태는 모두 정상인 것으로 가정한다.
따라서, 도 14에 도시된 바와 같이, 제1그룹에서, SDIC #0는, 정상적인 데이터 수신 상태를 나타내는 하이 전압 레벨의 상태 전압 레벨을 갖는 캐스케이드 락 신호 CLS #0을 캐스케이드 신호 배선 CSL #01을 통해 SDIC #1로 전달한다.
SDIC #1은 CSL #01을 통해 전달받은 CLS #0이 하이 전압 레벨의 상태 전압 레벨을 갖기 때문에, 자신의 데이터 수신 상태에 따라, 정상적인 데이터 수신 상태를 나타내는 하이 전압 레벨의 상태 전압 레벨을 갖는 CLS #1을 CSL #12를 통해 SDIC #2로 전달한다.
SDIC #2는, CSL #12를 통해 전달받은 CLS #1이 하이 전압 레벨의 상태 전압 레벨을 갖기 때문에, 자신의 데이터 수신 상태에 따라, 비정상적인 데이터 수신 상태를 나타내는 로우 전압 레벨의 상태 전압 레벨을 갖는 CLS #2를 CSL #23을 통해 SDIC #3으로 전달한다.
제1그룹에서의 대표 소스 드라이버 집적회로에 해당하는 SDIC #3은, CSL #23을 통해 전달받은 CLS #2이 로우 전압 레벨의 상태 전압 레벨을 갖기 때문에, 자신의 데이터 수신 상태에 관계없이, 비정상적인 데이터 수신 상태를 나타내는 로우 전압 레벨의 상태 전압 레벨을 갖는 CLS #3을 제1그룹의 락 신호 LS #G1로서 대표 락 신호 배선 RLSL #3을 통해 타이밍 컨트롤러(140)로 송신한다.
또한, 제2그룹에서는, 첫 번째 소스 드라이버 집적회로에 해당하는 SDIC #4는, 정상적인 데이터 수신 상태를 나타내는 하이 전압 레벨의 상태 전압 레벨을 갖는 캐스케이드 락 신호 CLS #4를 캐스케이드 신호 배선 CSL #45를 통해 SDIC #5로 전달한다.
SDIC #5는 CSL #45를 통해 전달받은 CLS #4이 하이 전압 레벨의 상태 전압 레벨을 갖기 때문에, 자신의 데이터 수신 상태에 따라, 비정상적인 데이터 수신 상태를 나타내는 로우 전압 레벨의 상태 전압 레벨을 갖는 CLS #5을 CSL #56을 통해 SDIC #6으로 전달한다.
SDIC #6은, CSL #56을 통해 전달받은 CLS #5가 비정상적인 데이터 수신 상태를 나타내는 로우 전압 레벨의 상태 전압 레벨을 갖기 때문에, 자신의 데이터 수신 상태에 관계없이, 비정상적인 데이터 수신 상태를 나타내는 로우 전압 레벨의 상태 전압 레벨을 갖는 CLS #6을 CSL #67을 통해 SDIC #7로 전달한다.
제2그룹에서의 대표 소스 드라이버 집적회로에 해당하는 SDIC #7은, CSL #67을 통해 전달받은 CLS #6이 로우 전압 레벨의 상태 전압 레벨을 갖기 때문에, 자신의 데이터 수신 상태에 관계없이, 비정상적인 데이터 수신 상태를 나타내는 로우 전압 레벨의 상태 전압 레벨을 갖는 CLS #7을 제2그룹의 락 신호 LS #G2로서 대표 락 신호 배선 RLSL #7을 통해 타이밍 컨트롤러(140)로 송신한다.
도 14를 참조하면, 타이밍 컨트롤러(140)는, 여러 차례 모니터링을 수행하여, 즉, 각 그룹별 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)에서 송신된 락 신호들(LS #G1, LS #G2)을 여러 차례 수신하여, 모니터링 결과(락 신호의 상태 전압 레벨 정보와 그룹 정보 등)를 메모리(540)에 저장시켜 두고, 이러한 모니터링 결과 정보를 참조하여, 패널 방지 프로세스의 실행 여부를 결정할 수 있다.
도 14를 참조하면, 타이밍 컨트롤러(140)는, 메모리(540)에 저장된 모니터링 결과를 참조하여, 각 그룹별 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 비정상 상태에 해당하는 상태 전압 레벨을 갖는 락 신호(LS #G1, LS #G2)가 일정 횟수 이상 또는 일정 시간 이상 동안 지속적으로 확인되면, 패널 번트 방지 프로세스를 실행할 수 있다.
이와 같이, 타이밍 컨트롤러(140)는, 각 그룹별 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 1차례 수신된 락 신호(LS #G1, LS #G2)를 토대로, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재 여부를 확인하여, 패널 번트 방지 프로세스를 바로 실행하는 것이 아니라, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재가 지속적으로 일정 횟수 이상 또는 일정 시간 이상 동안 확인된 경우에만, 패널 번트 방지 프로세스를 실행함으로써, 임시적이고 일회성으로 비정상적인 데이터 수신 상태를 보이는 소스 드라이버 집적회로가 존재하는 것으로 확인된 경우에 대해서는, 불필요한 패널 번트 방지 프로세스가 실행되는 것을 방지할 수 있고, 영구적인 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로가 있는 경우에만 패널 번트 방지 프로세스가 실행되도록 제어할 수 있다.
도 14를 참조하면, 타이밍 컨트롤러(140)는, 표시장치(100)의 전원 차단 제어 신호를 전원 관리부(550)로 출력함으로써, 패널 번트 방지 프로세스를 실행할 수 있다.
이와 같이, 전원 차단 제어 신호를 출력하여 표시장치(100)의 전원이 차단되게 함으로써, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나의 데이터 수신 상태가 비정상적인 경우에, 어떠한 서브픽셀 내 구동 트랜지스터에 해당하는 제1트랜지스터(T1)의 게이트 노드(N2)가 플로팅 되어, 유기발광다이오드(OLED)로 비정상적인 과전류가 흘러, 해당 서브픽셀이 비정상적인 발광을 함으로써, 표시패널(110)의 번트 현상을 사전에 방지할 수 있다.
아래에서는, 도 15 및 도 16을 참조하여, 캐스케이드 기반 락 신호 전송 방식 하에서, 상태 비트 기반의 락 신호를 사용하여, 패널 번트 방지 방법을 설명한다.
도 15는 본 실시예들에 따른 표시장치(100)에서, 캐스케이드 락 신호 전송 방식 하에서, 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)가 타이밍 컨트롤러(140)로 전송하는 상태 비트 기반의 락 신호(LS #G1, LS #G2)의 예시도이다.
도 15를 참조하면, 캐스케이드 락 신호 전송 방식 하에서, 각 그룹 내 대표 소스 드라이버 집적회로(제1그룹의 경우, SDIC #3, 제2그룹의 경우, SDIC #7)가 대표 락 신호 배선(RLSL #3, RLSL #7)을 통해 타이밍 컨트롤러(140)로 전송하는 상태 비트 기반의 락 신호(제1그룹의 경우, LS #G1, 제2그룹의 경우, LS #G2)는, 각 그룹 내 소스 드라이버 집적회로(제1그룹의 경우, SDIC #0 ~ SDIC #3, 제2그룹의 경우, SDIC #4 ~ SDIC #7) 각각에 대한 상태 비트(1: 정상, 0: 비정상)를 포함한다.
도 15를 참조하면, 각 그룹 내 대표 소스 드라이버 집적회로(제1그룹의 경우, SDIC #3, 제2그룹의 경우, SDIC #7)가 대표 락 신호 배선(RLSL #3, RLSL #7)을 통해 타이밍 컨트롤러(140)로 전송하는 상태 비트 기반의 락 신호(제1그룹의 경우, LS #G1, 제2그룹의 경우, LS #G2)에 포함된 각 그룹 내 소스 드라이버 집적회로들(제1그룹의 경우, SDIC #0 ~ SDIC #3, 제2그룹의 경우, SDIC #4 ~ SDIC #7) 각각에 대한 데이터 수신 상태를 나타내는 상태 비트는, 소스 드라이버 집적회로들(제1그룹의 경우, SDIC #0 ~ SDIC #3, 제2그룹의 경우, SDIC #4 ~ SDIC #7) 각각의 고유한 위치에 포함된다.
도 15를 참조하면, 제1그룹은 4개의 소스 드라이버 집적회로(SDIC #0 ~ SDIC #3)를 포함하기 때문에, 제1그룹에서 타이밍 컨트롤러(140)로 송신되는 락 신호(LS #G1)는 4개의 상태 비트를 포함할 수 있다.
도 15를 참조하면, 제1그룹에서 타이밍 컨트롤러(140)로 송신되는 락 신호(LS #G1)에 포함된 4개의 상태 비트에서, 1번째 비트는, SDIC #0의 데이터 수신 상태를 나타내는 상태 비트(비트 값:1)이고, 2 번째 비트는, SDIC #1의 데이터 수신 상태를 나타내는 상태 비트(비트 값:1)이고, 3번째 비트는, SDIC #2의 데이터 수신 상태를 나타내는 상태 비트(비트 값:0)이고, 4번째 비트는, SDIC #3의 데이터 수신 상태를 나타내는 상태 비트(비트 값:1)이다.
마찬가지로, 제2그룹에서 타이밍 컨트롤러(140)로 송신되는 락 신호(LS #G2)에 포함된 4개의 상태 비트에서, 1번째 비트는, SDIC #4의 데이터 수신 상태를 나타내는 상태 비트(비트 값:1)이고, 2 번째 비트는, SDIC #5의 데이터 수신 상태를 나타내는 상태 비트(비트 값:0)이고, 3번째 비트는, SDIC #6의 데이터 수신 상태를 나타내는 상태 비트(비트 값:1)이고, 4번째 비트는, SDIC #7의 데이터 수신 상태를 나타내는 상태 비트(비트 값:1)이다.
전술한 바와 같이, 캐스케이드 락 신호 전송 방식 하에서, 대표 소스 드라이버 집적회로가 전송하는 락 신호는, 소스 드라이버 집적회로 개수만큼의 상태 비트로 모든 소스 드라이버 집적회로의 데이터 수신 상태를 표현하고, 상태 비트의 자리로서 소스 드라이버 집적회로를 식별할 수 있도록 해줌으로서, 적은 비트 개수로 모든 소스 드라이버 집적회로의 데이터 수신 상태를 구분하여 식별할 수 있도록 해줄 수 있다. 이에 따라, 메모리(540)의 데이터 저장량을 줄일 수 있다.
도 16은 본 실시예들에 따른 표시장치(100)에서, 캐스케이드 락 신호 전송 방식 하에서, 각 그룹 내 소스 드라이버 집적회로들 각각이 상태 비트 기반의 캐스케이드 락 신호를 전달하고, 각 그룹 내 대표 소스 드라이버 집적회로(제1그룹의 경우, SDIC #3, 제2그룹의 경우 SDIC #7)가 상태 비트 기반의 락 신호를 타이밍 컨트롤러(140)로 전송하며, 타이밍 컨트롤러(140)가 락 신호에 근거하여 패널 번트 방지 프로세스를 실행하는 예시도이다.
도 16의 예시에서는, 위에서도 언급된 바와 같이, SDIC #2 및 SDIC #5의 데이터 수신 상태는 비정상이고, 나머지 SDIC #0, SDIC #1, SDIC #3, SDIC #4, SDIC #6, SDIC #7의 데이터 수신 상태는 모두 정상인 것으로 가정한다.
도 16을 참조하면, 제1그룹에서, 첫 번째 소스 드라이버 집적회로에 해당하는 SDIC #0은, 락 신호(LS #G1)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 1번째 비트에 정상적인 데이터 수신 상태를 나타내는 상태 비트 1을 기록하여, 캐스케이드 락 신호 CLS #0을 캐스케이드 신호 배선 CSL #01을 통해 SDIC #1로 전달한다.
다음의 SDIC #1은, 락 신호(LS #G1)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 2번째 비트에 정상적인 데이터 수신 상태를 나타내는 상태 비트 1을 추가로 기록하여, 캐스케이드 락 신호 CLS #1을 캐스케이드 신호 배선 CSL #12를 통해 SDIC #2로 전달한다.
다음의 SDIC #2는, 락 신호(LS #G1)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 3번째 비트에 비정상적인 데이터 수신 상태를 나타내는 상태 비트 0을 추가로 기록하여, 캐스케이드 락 신호 CLS #2를 캐스케이드 신호 배선 CSL #23을 통해 SDIC #3으로 전달한다.
다음으로, 제1그룹에서 대표 소스 드라이버 집적회로에 해당하는 SDIC #3은, 락 신호(LS #G1)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 4번째 비트에 정상적인 데이터 수신 상태를 나타내는 상태 비트 1을 추가로 기록하여, 캐스케이드 락 신호 CLS #3을 락 신호 LS #G1으로서 대표 락 신호 RLSL #3을 통해 타이밍 컨트롤러(140)로 송신한다.
이때, 타이밍 컨트롤러(140)로 최종 송신된 락 신호 LS #G1은, 1101의 상태 비트들을 포함한다.
또한, 도 16을 참조하면, 제2그룹에서, 1번째 소스 드라이버 집적회로에 해당하는 SDIC #4는, 락 신호(LS #G2)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 1번째 비트에 정상적인 데이터 수신 상태를 나타내는 상태 비트 1을 기록하여, 캐스케이드 락 신호 CLS #4를 캐스케이드 신호 배선 CSL #45를 통해 SDIC #5로 전달한다.
다음의 SDIC #5는, 락 신호(LS #G2)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 2번째 비트에 정상적인 데이터 수신 상태를 나타내는 상태 비트 0을 추가로 기록하여, 캐스케이드 락 신호 CLS #5을 캐스케이드 신호 배선 CSL #56을 통해 SDIC #6으로 전달한다.
다음의 SDIC #6은, 락 신호(LS #G2)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 3번째 비트에 비정상적인 데이터 수신 상태를 나타내는 상태 비트 1을 추가로 기록하여, 캐스케이드 락 신호 CLS #6을 캐스케이드 신호 배선 CSL #67을 통해 SDIC #7로 전달한다.
다음으로, 제2그룹에서 대표 소스 드라이버 집적회로에 해당하는 SDIC #7은, 락 신호(LS #G2)에 포함되는 4개의 비트 중 자신의 위치에 해당하는 4번째 비트에 정상적인 데이터 수신 상태를 나타내는 상태 비트 1을 추가로 기록하여, 캐스케이드 락 신호 CLS #7을 락 신호 LS #G2으로서 대표 락 신호 RLSL #3을 통해 타이밍 컨트롤러(140)로 송신한다.
이때, 타이밍 컨트롤러(140)로 최종 송신된 락 신호 LS #G2는, 1011의 상태 비트들을 포함한다.
도 16을 참조하면, 타이밍 컨트롤러(140)는, 각 그룹의 대표 락 신호 배선(RLSL #3, RLSL #7)을 통해 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각에 대한 상태 비트와 비트 위치를 확인하여, 불량 발생 위치에 해당하는 소스 드라이버 집적회로 또는 연성 플랫 케이블 또는 본딩 패드 또는 데이터 라인 또는 서브픽셀 열에 대한 식별 정보를 모니터링 결과로서 메모리(540)에 저장해둘 수 있다.
전술한 바와 같이, 캐스케이드 락 신호 전송 방식에 따라, 각 그룹의 대표 드라이버 집적회로들(SDIC #3, SDIC #7)로부터 송신된 락 신호(LS #G1, LS #G2)에 포함된 상태 비트들을 확인하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 데이터 수신 상태가 정상인지 비정상인지를 확인하여 메모리(540)에 저장해둠으로써, 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로(SDIC #2, SDIC #5)가 존재하는지를 쉽고 확인할 수 있고, 이를 통해 패널 번트 방지 프로세스의 실행 여부를 결정하는데 도움을 줄 수 있다.
한편, 타이밍 컨트롤러(140)는, 각 그룹의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 비정상 상태에 해당하는 상태 비트(0)를 포함하는 락 신호(LS #G1, LS #G2)가 1차례가 아니라, 일정 횟수 이상 또는 일정 시간 이상 동안 지속적으로 확인되면, 패널 번트 방지 프로세스를 실행할 수 있다.
이에 따라, 타이밍 컨트롤러(140)는, 각 그룹의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 수신된 락 신호(LS #G1, LS #G2)을 토대로, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재 여부를 1차례 확인하여, 패널 번트 방지 프로세스를 바로 실행하는 것이 아니라, 비정상적인 데이터 수신 상태를 갖는 소스 드라이버 집적회로의 존재가 지속적으로 일정 횟수 이상 또는 일정 시간 이상 동안 확인된 경우에만, 패널 번트 방지 프로세스를 실행함으로써, 임시적이고 일회성으로 비정상적인 데이터 수신 상태를 보이는 소스 드라이버 집적회로가 존재하는 것으로 확인된 경우에 대해서는, 불필요한 패널 번트 방지 프로세스가 실행되는 것을 방지할 수 있고, 영구적인 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로가 있는 경우에만 패널 번트 방지 프로세스가 실행되도록 제어할 수 있다.
한편, 타이밍 컨트롤러(140)는, 패널 번트 방지 프로세스를 실행하기로 결정하면, 표시장치(100)의 전원 차단 제어 신호를 전원 관리부(550)로 출력함으로써, 패널 번트 방지 프로세스를 실행할 수 있다.
이와 같이, 전원 차단 제어 신호를 출력하여 표시장치(100)의 전원이 차단되게 함으로써, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나의 데이터 수신 상태가 비정상적인 경우에, 어떠한 서브픽셀 내 구동 트랜지스터에 해당하는 제1트랜지스터(T1)의 게이트 노드(N2)가 플로팅 되어, 유기발광다이오드(OLED)로 비정상적인 과전류가 흘러, 해당 서브픽셀이 비정상적인 발광을 함으로써, 표시패널(110)의 번트 현상을 사전에 방지할 수 있다.
도 17 및 도 18은 본 실시예들에 따른 표시장치(100)에서, 캐스케이드 락 신호 전송 방식 하에서, 소스 드라이버 집적회로의 불량 여부를 최종적으로 결정하는 방법의 예시도이다.
도 17을 참조하면, 타이밍 컨트롤러(140)는, 각 그룹의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 수신된 락 신호(LS #G1, LS #G2)를 확인하여, 각 그룹별 락 신호(LS #G1, LS #2)가 비정상 상태에 해당하는 상태 비트(0)를 포함하거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 것이 일정 횟수(예: 4회) 이상 지속적으로 확인된 경우, 해당 소스 드라이버 집적회로의 비정상적인 데이터 수신 상태가 영구적으로 판단하여, 해당 소스 드라이버 집적회로를 불량(Fault)으로 최종적으로 결정한다.
만약, 타이밍 컨트롤러(140)는, 각 그룹의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 수신된 락 신호(LS #G1, LS #G2)를 여러 차례 확인하여, 각 그룹별 락 신호(LS #G1, LS #2)가 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 것이 일정 횟수(예: 4회) 미만으로 지속되다가 정상 상태에 대응되는 상태 전압 레벨(하이 레벨 전압)으로 바뀐 것으로 확인되거나, 각 그룹별 락 신호(LS #G1, LS #2)가 비정상 상태에 대응되는 상태 비트(0)을 갖는 것이 일정 횟수(예: 4회) 미만으로 지속되다가 정상 상태에 대응되는 상태 비트(1)로 바뀐 것으로 확인된 경우, 해당 소스 드라이버 집적회로의 비정상적인 데이터 수신 상태가 일시적인 것으로 판단하여, 해당 소스 드라이버 집적회로를 불량(Fault)으로 최종적으로 결정하지 않는다.
도 17의 예를 들면, SDIC #2의 데이터 수신 상태를 나타내는 2번째 비트가 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)인 락 신호 LS #G1 또는 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #G1가 타이밍 컨트롤러(140)로 4차례 이상 전송되었기 때문에, 타이밍 컨트롤러(140)는, SDIC #2 또는 제1그룹에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생한 것으로 최종 결정할 수 있다.
이에 비해, SDIC #5의 데이터 수신 상태를 나타내는 2번째 비트가 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)인 락 신호 LS #G2 또는 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #G2가 타이밍 컨트롤러(140)로 3차례만 전송되었기 때문에, 타이밍 컨트롤러(140)는, SDIC #5 또는 제2그룹에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생한 것으로 최종 결정하지 않는다.
도 18을 참조하면, 타이밍 컨트롤러(140)는, 각 그룹의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 비정상 상태에 해당하는 상태 비트(0)가 포함되거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호(LS #G1, LS #G2)가 어느 정도의 시간동안 지속적으로 수신되는지를 타이머(1800)를 통해 확인하고, 확인된 지속 시간이 미리 정해진 일정 시간(예: 100ms) 이상인 경우, 영구적으로 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로가 존재한다고 판단한다.
만약, 타이밍 컨트롤러(140)는, 각 그룹의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 비정상 상태에 해당하는 상태 비트(0)가 포함되거나 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호(LS #G1, LS #G2)가 어느 정도의 시간동안 지속적으로 수신되는지를 타이머(1800)를 통해 확인하고, 확인된 지속 시간이 미리 정해진 일정 시간 미만인 경우, 영구적으로 비정상적인 데이터 수신 상태의 소스 드라이버 집적회로가 존재하지 않는다 고 판단한다.
도 18의 예를 들면, SDIC #2의 데이터 수신 상태를 나타내는 2번째 비트가 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)인 락 신호 LS #G1 또는 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #G1가 타이밍 컨트롤러(140)로 정해진 일정 시간 이상 동안 지속적으로 전송되었기 때문에, 타이밍 컨트롤러(140)는, SDIC #2 또는 제1그룹에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생한 것으로 최종 결정할 수 있다.
이에 비해, SDIC #5의 데이터 수신 상태를 나타내는 2번째 비트가 비정상적인 데이터 수신 상태를 나타내는 상태 비트(0)인 락 신호 LS #G2 또는 비정상 상태에 대응되는 상태 전압 레벨(로우 레벨 전압)을 갖는 락 신호 LS #G2가 타이밍 컨트롤러(140)로 일정 시간 미만으로 전송되었기 때문에, 타이밍 컨트롤러(140)는, SDIC #5 또는 제2그룹에서 패널 번트 방지 프로세스를 실행해야 할 정도로 영구적인 불량이 발생한 것으로 최종 결정하지 않는다.
도 17 및 도 18의 예시에서처럼, 8개의 모든 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중에서 1개의 SDIC #5에서 불량이 발생한 것으로 최종 결정함에 따라, 표시장치(100)로의 공급 전원을 차단하는 패널 번트 방지 프로세스를 실행하고, 불량이 발생한 SDIC #5 또는 이와 관련된 구조물을 교체하는 작업을 진행할 수 있다.
이상에서, P2P 락 신호 전송 방식 또는 캐스케이드 락 신호 전송 방식 하에서, 소스 드라이버 집적회로들 및 타이밍 컨트롤러 간의 신호 전송은, 일예로, EPI (Embedded Clock Point to Point Interface) 규격 또는 LVDS (Low Voltage Differential Signal) 인터페이스 규격에 기반하여 이루어질 수 있다.
만약, 소스 드라이버 집적회로들 및 타이밍 컨트롤러 간의 신호 전송이 LVDS (Low Voltage Differential Signal) 인터페이스 규격에 기반하여 이루어지는 경우, 소비전력을 줄이면서 고속의 신호 전송을 할 수 있다. 하지만, LVDS 인터페이스 경우, RGB 비디오 데이터와 클럭 각각을 차신호(Differential Signal) 형태로 전송하므로, 기수 데이터와 우수 데이터를 동시에 전송하는 경우, 타이밍 컨트롤러(140)와 소스 드라이버 집적회로들 간의 신호 배선이 많아지는 단점이 있다. 만약, 소스 드라이버 집적회로들 및 타이밍 컨트롤러 간의 신호 전송이 EPI 인터페이스 규격에 기반하여 이루어지는 경우, 타이밍 컨트롤러(140)와 소스 드라이버 집적회로들 간에 별도의 클럭 신호 배선이 필요 없기 때문에, LVDS 인터페이스에 비해, 타이밍 컨트롤러(140)와 소스 드라이버 집적회로들 간의 신호 배선 개수를 최소화할 수 있는 장점이 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치(100) 및 타이밍 컨트롤러(140)를 제공하는 효과가 있다.
또한, 본 실시예들에 의하면, 소스 드라이버 집적회로의 데이터 전압 미출력, 케이블 체결 불량 등에 의해 서브픽셀의 구동 트랜지스터의 게이트 노드에 데이터 전압이 정상적으로 인가되지 않아, 유기발광다이오드로 과전류가 흘러 비정상적인 발광이 발생하여 초래될 수 있는 패널 번트 현상을 모니터링 할 수 있는 방안과, 이를 통해, 패널 번트 현상을 사전에 방지할 수 있는 표시장치(100) 및 타이밍 컨트롤러(140)를 제공하는 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (18)

  1. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 표시패널;
    데이터를 송신하는 타이밍 컨트롤러; 및
    상기 데이터를 데이터 전압으로 변환하여 데이터 라인으로 출력하는 소스 드라이버 집적회로들을 포함하되,
    상기 소스 드라이버 집적회로들 중 적어도 하나는, 데이터 수신 상태를 나타내는 락 신호를 상기 타이밍 컨트롤러로 송신하고,
    상기 타이밍 컨트롤러는, 상기 소스 드라이버 집적회로들 중 적어도 하나로부터 수신된 락 신호에 근거하여 표시장치의 전원 차단 제어 신호를 전원 관리부로 출력하는 패널 번트 방지 프로세스를 실행하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 소스 드라이버 집적회로들 각각은 개별 락 신호 배선을 통해 상기 타이밍 컨트롤러에 연결되어 있고,
    상기 소스 드라이버 집적회로들 각각은, 상기 개별 락 신호 배선을 통해 데이터 수신 상태를 나타내는 락 신호를 상기 타이밍 컨트롤러로 개별적으로 송신하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 개별 락 신호 배선을 통해 송신되는 락 신호는,
    데이터 수신 상태에 대응되는 상태 전압 레벨로 되어 있거나, 데이터 수신 상태를 나타내는 상태 비트를 포함하는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 개별 락 신호 배선을 통해 송신되는 락 신호가, 데이터 수신 상태에 대응되는 상태 전압 레벨로 되어 있는 경우,
    상기 타이밍 컨트롤러는,
    상기 개별 락 신호 배선의 식별정보, 또는 상기 개별 락 신호 배선과 연결된 소스 드라이버 집적회로의 식별 정보를 메모리에 저장하고 있는 것을 특징으로 하는 표시장치.
  5. 제3항에 있어서,
    상기 개별 락 신호 배선을 통해 송신되는 락 신호가 데이터 수신 상태를 나타내는 상태 비트를 포함하는 경우,
    상기 개별 락 신호 배선을 통해 송신되는 락 신호는,
    상기 상태 비트 이외에, 상기 개별 락 신호 배선과 연결된 소스 드라이버 집적회로의 식별 정보를 더 포함하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 개별 락 신호 배선을 통해 상기 소스 드라이버 집적회로들 각각으로부터 수신된 락 신호로부터 상기 상태 비트 및 상기 식별 정보를 확인하여, 불량 발생 위치에 해당하는 소스 드라이버 집적회로 또는 연성 플랫 케이블 또는 본딩 패드 또는 데이터 라인 또는 서브픽셀 열에 대한 식별 정보를 메모리에 저장해두는 것을 특징으로 하는 표시장치.
  7. 제3항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 소스 드라이버 집적회로들로부터 수신된 락 신호들 중에서, 비정상 상태에 해당하는 상태 전압 레벨을 갖거나 비정상 상태를 나타내는 상태 비트를 포함하는 적어도 하나의 락 신호가 일정 횟수 이상 또는 일정 시간 이상 동안 지속적으로 확인되면, 패널 번트 방지 프로세스를 실행하는 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서,
    상기 소스 드라이버 집적회로들 중 하나 이상의 대표 소스 드라이버 집적회로와 상기 타이밍 컨트롤러 사이에 대표 락 신호 배선이 연결되어 있고,
    상기 대표 소스 드라이버 집적회로만이 락 신호를 상기 타이밍 컨트롤러로 송신하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 소스 드라이버 집적회로들에서 인접한 두 소스 드라이버 집적회로 간에는 캐스케이드(Cascade) 신호 배선이 연결되어 있고,
    상기 소스 드라이버 집적회로들에서 첫 번째 소스 드라이버 집적회로부터 마지막 소스 드라이버 집적회로인 상기 대표 소스 드라이버 집적회로까지 순차적으로 해당 캐스케이드 신호 배선을 통해 캐스케이드 락 신호를 전달하고,
    상기 대표 소스 드라이버 집적회로는 이전 소스 드라이버 집적회로와 연결된 캐스케이드 신호 배선을 통해 캐스케이드 락 신호를 전달받은 후, 상기 대표 락 신호 배선을 통해 락 신호를 상기 타이밍 컨트롤러로 송신하는 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서,
    상기 대표 락 신호 배선을 통해 송신되는 락 신호는,
    상기 소스 드라이버 집적회로들 모두의 데이터 수신 상태가 정상적인지, 아니면, 상기 소스 드라이버 집적회로들 중 적어도 하나라도 데이터 수신 상태가 비정상적인지를 나타내는 상태 전압 레벨로 되어 있거나,
    상기 소스 드라이버 집적회로들 각각이 상기 데이터를 정상적으로 수신하였는지에 대한 데이터 수신 상태를 나타내는 상태 비트를 포함하는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서,
    상기 대표 락 신호 배선을 통해 송신되는 락 신호가 상기 소스 드라이버 집적회로들 각각에 대한 데이터 수신 상태를 나타내는 상태 비트를 포함하는 경우,
    상기 소스 드라이버 집적회로들 각각에 대한 데이터 수신 상태를 나타내는 상태 비트는, 상기 소스 드라이버 집적회로들 각각의 고유한 위치에 포함되는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 대표 락 신호 배선을 통해 상기 소스 드라이버 집적회로들 각각에 대한 상태 비트 위치 및 상기 상태 비트를 확인하여, 불량 발생 위치에 해당하는 소스 드라이버 집적회로 또는 연성 플랫 케이블 또는 본딩 패드 또는 데이터 라인 또는 서브픽셀 열에 대한 식별 정보를 메모리에 저장해두는 것을 특징으로 하는 표시장치.
  13. 제10항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 대표 소스 드라이버 집적회로로부터 비정상 상태에 해당하는 상태 전압 레벨을 갖거나 비정상 상태를 나타내는 상태 비트를 포함하는 락 신호가 일정 횟수 이상 또는 일정 시간 이상 동안 지속적으로 확인되면, 패널 번트 방지 프로세스를 실행하는 것을 특징으로 하는 표시장치.
  14. 제8항에 있어서,
    상기 소스 드라이버 집적회로들은 적어도 하나의 그룹으로 분류되고, 각 그룹별로 상기 타이밍 컨트롤러로 락 신호를 송신하는 상기 대표 소스 드라이버 집적회로가 하나씩 존재하는 것을 특징으로 하는 표시장치.
  15. 삭제
  16. 제1항에 있어서,
    상기 소스 드라이버 집적회로들 및 상기 타이밍 컨트롤러 간의 신호 전송은, EPI (Embedded Clock Point to Point Interface) 규격 또는 LVDS (Low Voltage Differential Signal) 인터페이스 규격에 기반하여 신호 전송을 하는 것을 특징으로 하는 표시장치.
  17. 삭제
  18. 데이터를 소스 드라이버 집적회로들로 송신하는 송신부;
    상기 소스 드라이버 집적회로들 중 적어도 하나로부터 데이터 수신 상태를 나타내는 락 신호를 수신하는 수신부; 및
    상기 소스 드라이버 집적회로들 중 적어도 하나로부터 수신된 락 신호에 근거하여 표시장치의 전원 차단 제어 신호를 전원 관리부로 출력하는 패널 번트 방지 프로세스를 실행하는 패널 번트 방지부를 포함하는 타이밍 컨트롤러.
KR1020140141037A 2014-10-17 2014-10-17 표시장치 및 타이밍 컨트롤러 KR102268461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140141037A KR102268461B1 (ko) 2014-10-17 2014-10-17 표시장치 및 타이밍 컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140141037A KR102268461B1 (ko) 2014-10-17 2014-10-17 표시장치 및 타이밍 컨트롤러

Publications (2)

Publication Number Publication Date
KR20160046042A KR20160046042A (ko) 2016-04-28
KR102268461B1 true KR102268461B1 (ko) 2021-06-23

Family

ID=55915031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140141037A KR102268461B1 (ko) 2014-10-17 2014-10-17 표시장치 및 타이밍 컨트롤러

Country Status (1)

Country Link
KR (1) KR102268461B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102531321B1 (ko) * 2016-07-07 2023-05-10 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 구동 방법
KR102566647B1 (ko) * 2016-12-23 2023-08-14 엘지디스플레이 주식회사 표시장치 및 컨트롤러
KR102448353B1 (ko) * 2017-10-31 2022-09-27 엘지디스플레이 주식회사 표시 장치
KR102608951B1 (ko) * 2018-09-06 2023-12-04 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322119B1 (ko) * 2008-12-15 2013-10-25 엘지디스플레이 주식회사 액정표시장치
KR101310919B1 (ko) * 2008-12-15 2013-09-25 엘지디스플레이 주식회사 액정표시장치
KR101577821B1 (ko) * 2008-12-23 2015-12-16 엘지디스플레이 주식회사 액정표시장치
KR101325435B1 (ko) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
KR20110133356A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 디스플레이 장치에서 케이블의 플러그 상태를 검출하는 방법 및 장치

Also Published As

Publication number Publication date
KR20160046042A (ko) 2016-04-28

Similar Documents

Publication Publication Date Title
US9875676B2 (en) Display device and method of inspecting the same
US10354587B2 (en) Display device
US9905158B2 (en) Display device and power control device capable of preventing the degradation of image quality
KR102268461B1 (ko) 표시장치 및 타이밍 컨트롤러
CN107808645B (zh) 显示装置和电力监测电路
KR102106005B1 (ko) 표시 장치 및 그 구동 방법
KR102383751B1 (ko) 유기발광표시패널, 유기발광표시장치 및 신호 라인 결함 감지 방법
CN105280131A (zh) 显示装置
KR20210039556A (ko) 표시 장치 및 표시 장치 구동 방법
KR102352600B1 (ko) 유기발광표시장치 및 그 구동방법
KR102380458B1 (ko) 표시장치
KR102467364B1 (ko) 표시 장치
KR102153037B1 (ko) 표시장치 및 타이밍 컨트롤러
KR102448353B1 (ko) 표시 장치
KR102566647B1 (ko) 표시장치 및 컨트롤러
KR102347837B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102607405B1 (ko) 발광 표시장치
KR102315966B1 (ko) 표시장치
KR102304355B1 (ko) 유기발광표시장치 및 그 구동방법
KR102241484B1 (ko) 표시장치
KR102445432B1 (ko) 체결 불량 확인 장치 및 이를 포함하는 표시장치
KR102531409B1 (ko) 표시 장치
KR102560233B1 (ko) 유기발광 표시장치
KR102510375B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant