KR102566647B1 - 표시장치 및 컨트롤러 - Google Patents

Abstract

본 실시예들은, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치 및 컨트롤러에 관한 것이다.

Description

표시장치 및 컨트롤러{DISPLAY DEVICE AND TIMING CONTROLLER}

본 발명은 화상을 표시하는 표시장치 및 컨트롤러에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 서브픽셀이 배치된 표시패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동부와, 다수의 게이트 라인을 구동하기 위한 게이트 구동부와, 데이터 구동부 및 게이트 구동부를 제어하는 컨트롤러 등을 포함한다.

한편, 데이터 구동부에 포함된 소스 드라이버 집적회로들(Source Driver ICs)의 오동작 등의 불량이 발생하거나, 연성 플랫 케이블(FFC: Flexible Flat Cable)의 체결 불량 등이 발생하는 경우, 해당 서브픽셀로 데이터 전압이 공급되지 않거나 비정상적인 데이터 전압이 공급될 수 있다.

이와 같이 서브픽셀로의 정상적이 데이터 전압 미공급 현상이 발생하는 경우, 표시패널이 정상적으로 구동되지 않을 수 있다.

이러한 경우, 해당 서브픽셀로 비정상적인 과전류가 흘러, 비정상적인 과도한 발광이 발생할 수 있다. 심한 경우, 표시패널의 번트(Burnt) 현상이 발생할 수 있다.

본 실시예들의 목적은, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지하는 표시장치 및 컨트롤러를 제공하는 데 있다.

본 실시예들의 다른 목적은, 본 실시예들에 의하면, 컨트롤 보드과 소스 보드가 별도로 개발된 표시장치에서 컨트롤 보드과 소스 보드 사이 케이블의 미체결시 케이블 오픈을 검출하는 표시장치 및 컨트롤러를 제공하는 데 있다.

본 실시예들의 또 다른 목적은, 컨트롤 보드과 소스 보드가 별도로 개발된 표시장치는 컨트롤 보드과 소스 보드 사이 다수의 케이블의 미체결시 시스템 셧다운(System Shut Down)이 발생하지 않는 표시장치 및 컨트롤러를 제공하는 데 있다.

일 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 서브픽셀이 배치된 표시패널, 데이터를 송신하는 컨트롤러, 데이터를 데이터 전압으로 변환하여 데이터 라인으로 출력하는 데이터 구동부 및 컨트롤러와 상기 데이터 구동부를 연결하는 케이블을 포함하는 표시장치를 제공한다.

데이터 구동부는, 제1인터페이스의 데이터 수신 상태를 나타내는 제1락 신호와 제2인터페이스의 데이터 수신 상태를 나타내는 제2락 신호를 컨트롤러로 송신할 수 있다.

컨트롤러는, 데이터 구동부로부터 수신된 제1락 신호와 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하거나 패널 번트 방지 프로세스를 실행하지 않을 수 있다.

다른 실시예는, 데이터를 데이터 구동부로 송신하는 송신부, 데이터 구동부로부터 수신된 제1인터페이스의 데이터 수신 상태를 나타내는 제1락 신호와 제2인터페이스의 데이터 수신 상태를 나타내는 제2락 신호를 수신하는 수신부 및 데이터 구동부로부터 수신된 제1락 신호와 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하거나 패널 번트 방지 프로세스를 실행하지 않는 패널 번트 방지부를 포함하는 컨트롤러를 제공한다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치 및 컨트롤러를 제공하는 효과가 있다.

또한, 본 실시예들에 의하면, 컨트롤 보드과 소스 보드가 별도로 개발된 표시장치에서 컨트롤 보드과 소스 보드 사이 케이블의 미체결시 케이블 오픈을 검출할 수 있는 효과가 있다.

또한 본 실시예들에 의하면, 컨트롤 보드과 소스 보드가 별도로 개발된 표시장치는 컨트롤 보드과 소스 보드 사이 다수의 케이블의 미체결시 시스템 셧다운(System Shut Down)이 발생하지 않는 효과가 있다. 이에 따라 서비스 엔지니어가 직접 방문하여 외부 시스템을 리셋(Reset)을 하여 발생되는 고객사의 비용 및 품질 손실을 방지할 수 있는 효과가 있다.

도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 컨트롤러의 블록도이다.
도 3은 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 컨트롤러(140) 간의 개별적으로 제1락 신호 전송 방식을 예시적으로 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 컨트롤러(140) 간의 캐스케이드 기반 제1락 신호 전송 방식을 예시적으로 나타낸 도면이다.
도 5는 제1락 신호만으로 패널 번트 방지 프로세스를 수행하는 경우 표시장치의 시스템 구성도이다.
도 6은 다른 실시예에 따른 표시장치의 시스템 구성도이다.
도 7은 도 6의 표시장치에서 각종 신호들의 상태를 도시하고 있다.
도 8은 또 다른 실시예에 따른 표시장치의 시스템 구성도이다.
도 9 내지 도 11은 도 8의 표시장치에서 각종 신호들의 상태를 도시하고 있다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치된 표시패널(110)과, 다수의 데이터 라인을 구동하는 데이터 구동부(120)와, 다수의 게이트 라인을 구동하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 다수의 서브픽셀(SP: Sub Pixel)이 배치되는데, 각 서브픽셀은 1개의 데이터 라인과 1개 이상의 게이트 라인이 교차하는 지점마다 배치된다.

컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상 데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

이러한 컨트롤러(140)는 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 데이터 제어 신호(DCS: Data Control Signal), 게이트 제어 신호(GCS: Gate Control Signal) 등의 각종 제어 신호를 출력할 수 있다.

게이트 구동부(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.

데이터 구동부(120)는, 컨트롤러(140)의 제어에 따라, 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data)를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 다수의 데이터 라인으로 공급함으로써, 다수의 데이터 라인을 구동한다.

데이터 구동부(120)는 다수의 소스 드라이버 집적회로(SDIC: Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #0, SDIC #1, ... , SDIC #7)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로(SDIC #0, SDIC #1, ... , SDIC #7)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 도 1에서는, 소스 드라이버 집적회로 개수가 8개인 것으로 예시되었으나, 이는 설명의 편의를 위한 일 예일 뿐, 소스 드라이버 집적회로 개수는 1개일 수도 있고, 2개 이상일 수도 있다.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.

또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(GDIC: Gate Driver IC, GDIC #0, GDIC #1, ... , GDIC #4)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로(GDIC #1, ... , GDIC #4)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 도 1에서는, 게이트 드라이버 집적회로 개수가 8개인 것으로 예시되었으나, 이는 설명의 편의를 위한 일 예일 뿐, 게이트 드라이버 집적회로 개수는 다양하게 설계될 수 있으며, 게이트 라인 개수만큼 존재할 수도 있다.

다수의 소스 드라이버 집적회로(SDIC #0, SDIC #1, ... , SDIC #7) 각각의 일단과 타단은 표시패널(110)과 1개 이상의 소스 보드(Source Board, 150)에 연결될 수 있다. 컨트롤러(140)는 컨트롤 보드(160)에 배치될 수 있다.

컨트롤 보드(160)와 1개 이상의 소스 보드(Source Board, 150)는 연성 인쇄회로(FPC: Flexible Printed Circuit), 연성 플랫 케이블(FFC: Flexible Flat Cable, 170) 등을 통해 서로 연결될 수 있다. 이하에서 컨트롤 보드(160)과 소스 보드(150)가 연성 플랫 케이블(FFC: Flexible Flat Cable, 170) 등 케이블을 통해 서로 연결될 것으로 설명하나 이에 제한되지 않는다.

한편, 도 1의 예시에서는, 2개의 소스 보드(170)가 포함된 것으로 도시되어 있는데, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3은 제1 소스 보드(170a)에 함께 연결되어 있기 때문에, 제1 그룹에 포함된다고 하고, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7은 제2 소스 보드(170b)에 함께 연결되어 있기 때문에, 제2 그룹에 포함된다고 한다. 소스 보드는 1개이고 소스 드라이버 집적회로(SDIC #0, SDIC #1, ... , SDIC #7)이 1개의 소스 보드에 포함될 수도 있다.

도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.

전술한 표시패널(110)에 배치된 각 서브픽셀은 트랜지스터, 캐패시터 등의 회로 소자가 배치되어 있다. 가령, 표시패널(110)이 유기발광표시패널인 경우, 각 화소에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 배치되어 있다. 아래에서는, 표시패널(110)이 유기발광표시패널인 경우, 서브픽셀 구조를 예시적으로 설명한다.

여기서, 외부 시스템(190)은, 표시장치(100)가 적용되는 제품의 기능을 제어하는 기능을 수행한다. 예를 들어, 제품이 컴퓨터인 경우, 외부 시스템(190)은 컴퓨터의 기능을 제어하는 메인 보드가 될 수 있으며, 제품이 텔레비젼인 경우, 외부 시스템(190)은 텔레비젼의 기능을 제어하는 메인 보드가 될 수 있다. 또한, 제품이 스마트폰인 경우, 외부 시스템(190)은 스마트폰의 기능을 제어하는 메인 보드가 될 수 있다. 외부 시스템(190)과 컨트롤 보드(160)는 커넥터를 통해 서로 연결될 수 있다.

연성 플랫 케이블(170)의 체결 불량, 소스 드라이버 집적회로의 불량 또는 오동작 등이 발생하는 경우, 서브픽셀로 데이터 전압이 공급되지 않을 수 있다.

전술한 바와 같이, 소스 드라이버 집적회로(SDIC)의 데이터 전압 미출력 또는 연성 플랫 케이블 체결 불량 등의 각종 요인으로 인해, 서브픽셀로의 데이터 전압의 미공급이 발생하여, 서브픽셀에 이상 발광(과발광)이 발생하면, 표시패널(110)에서의 전류 쏠림 현상이 일어나고, 표시패널(110) 상에서 전류 쏠림 현상이 발생한 부분에서는 발열이 생길 수 있다.

이러한 표시패널(110) 상의 발열은 편광판 등의 다른 구성의 변형을 초래하고, 심각한 경우, 표시패널(110)의 번트(Burnt) 현상이 발생할 수 있다.

이에, 본 실시예들은, 소스 드라이버 집적회로(SDIC)에서 데이터 전압이 미출력되어 발생할 수 있는 패널 번트 현상을 방지하는 다양한 방법과 구조를 개시한다.

본 실시예들에 따른 패널 번트 방지 방법을 간략하게 설명하면, 본 실시예들에 따른 표시장치(100)에 포함된 컨트롤러(140)는, 데이터를 데이터 구동부(120)로 송신한다.

컨트롤러(140)와 데이터 구동부(120)는 데이터 통신 인터페이스들(IF1, IF2)에 의해 체결된다. 컨트롤러(140)는 자신의 제1인터페이스부(IF1)를 통해 데이터 제어 신호(DCS: Data Control Signal), 게이트 제어 신호(GCS: Gate Control Signal) 등의 각종 제어 신호와 더불어 영상 데이터(Data)를 송신한다. 데이터 구동부(120)는 자신의 제2인터페이스부(IF2)를 통해 컨트롤러(140)로부터 송신된 각종 제어 신호와 더불어 영상 데이터(Data)를 수신한다.

컨트롤러(140)와 데이터 구동부(120)는 EPI (Embedded Clock Point to Point Interface) 인터페이스 규격 또는 LVDS (Low Voltage Differential Signal) 인터페이스 규격, V-by-One HS 인터페이스 규격 등 둘 이상의 인터페이스들에 기반하여 각종 신호 및 데이터를 전송할 수 있다.

이때, EPI (Embedded Clock Point to Point Interface) 인터페이스 규격을 이용하는 경우, 데이터를 나타낸 신호에 클럭이 내장되어 송신될 수 있다. 즉, 신호에 데이터 및 클럭이 포함될 수 있다. 이 경우, 클럭 신호 배선을 별도로 필요로 하지 않는다. 만약, LVDS(Low Voltage Differential Signal)인터페이스 규격을 이용하는 경우, 클럭 신호 배선이 별도로 필요할 수도 있다.

V-by-One HS 인터페이스 규격는 전기신호를 전송하는 인터페이스의 하나로, THine Electronics사에 의해 개발 되었다. V-by-One HS는 클럭 데이터 회복(Clock Data Recovery)등의 기술을 추가해 1페어당 3.75Gbps의 고속전송을 실현할 수 있다.

아래에서는, 설명의 편의를 위해, 이하에서 컨트롤러(140)와 데이터 구동부(120)는 EPI (Embedded Clock Point to Point Interface) 인터페이스 규격의 제1인터페이스와 V-by-One HS 인터페이스 규격의 제2인터페이스를 기반으로 각종 신호 및 데이터를 전송하는 것으로 설명하나 이에 제한되지 않는다.

데이터 구동부(120)는, 제1인터페이스의 데이터 수신 상태를 나타내는 제1락 신호와 제2인터페이스의 데이터 수신 상태를 나타내는 제2락 신호를 컨트롤러(140)로 송신하고, 컨트롤러(140)는, 데이터 구동부(120)로부터 수신된 제1락 신호와 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하거나 패널 번트 방지 프로세스를 실행하지 않지 않을 수 있다.

여기서, 데이터 수신 상태라고 함은, 데이터 및 클럭을 포함하는 신호의 수신 여부, 또는 신호를 수신했더라도, 클럭을 이용하여 데이터의 정상적인 획득 여부 등을 포함하여, 디지털 아날로그 변환 절차를 거쳐 데이터 전압을 데이터 라인들로 출력할 수 있는 데이터가 준비되었는지에 대한 상태를 나타내고, 데이터 전압을 출력하더라도, 정상적인 데이터 전압을 출력하느냐 아니면 비정상적인 데이터 전압을 출력하는지에 대한 상태를 나타내는 포괄적인 의미이다. 이러한 데이터 수신 상태는 신호를 정상적으로 수신하여 데이터를 정상적으로 획득하여 디지털 아날로그 변환 절차를 거쳐 정상적인 데이터 전압을 출력할 수 있는 정상 상태와, 그렇지 못한 비정상 상태가 있다.

먼저, 패널 번트 방지를 위한 각종 제어 기능을 수행하는 컨트롤러(140)에 대하여 도 2를 참조하여 설명한다.

도 2는 본 실시예들에 따른 표시장치의 컨트롤러의 블록도이다.

도 2를 참조하면, 컨트롤러(140)는, 데이터 및 클럭을 포함하는 신호를 데이터 구동부(120)로 송신한 이후, 데이터 구동부(120)로부터 데이터 수신 상태를 나타내는 제1락 신호와 제2락 신호를 수신하고, 수신된 제1락 신호와 제2락 신호에 근거하여, 데이터 구동부(120)에서 데이터 전압을 출력하지 못하거나 이상 데이터 전압을 출력하는 소스 드라이버 집적회로가 존재하는지를 모니터링하여 모니터링 결과(Monitoring Result)를 출력한다.

컨트롤러(140)는, 모니터링 결과를 출력하여 메모리(148)에 저장시킨다.

컨트롤러(140)는 모니터링 결과에 근거하여, 전원 차단 제어 신호(Power Shutdown Control Signal)를 전원 관리부(180)로 출력한다.

전술한 바에 따르면, 패널 번트 현상의 발생 가능성을 사전에 방지하기 위하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 데이터 전압이 미출력되거나 비정상적으로 출력되는 현상이 있는지를 모니터링 할 수 있다.

컨트롤러(140)는 송신부(142), 수신부(144) 및 패널 번트 방지부(146) 등을 포함한다.

송신부(142)는, 데이터 및 클럭을 포함하는 신호를 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로 송신한다.

수신부(144)는, 데이터 및 클럭을 포함하는 신호를 수신한 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 데이터 수신 상태를 나타내는 제1락 신호와 제2락 신호를 수신한다.

패널 번트 방지부(146)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 수신된 제1락 신호와 제2락 신호에 근거하여 정해진 "패널 번트 방지 프로세스"를 실행한다.

패널 번트 방지부(146)는, 후술하는 바와 같이 데이터 구동부(120)로부터 수신된 제1락 신호와 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하거나 패널 번트 방지 프로세스를 실행하지 않지 않을 수 있다.

전술한 컨트롤러(140)를 이용하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)에 대한 데이터 수신 상태를 모니터링 하여, 그 결과에 따라, 비정상 상태에 해당하는 데이터 수신 상태에 따른 패널 번트 현상을 사전에 방지할 수 있다.

전술한 패널 번트 방지부(146)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 하나로부터 수신된 제1락 신호와 제2락 신호에 근거하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나에서 비정상적인 데이터 수신 상태가 발생했는지를 모니터링하고, 또는 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각으로부터 수신된 제1락 신호와 제2락 신호들에 근거하여, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 각각에 대한 데이터 수신 상태를 모니터링하고, 그 모니터링 결과(Monitoring Result)를 메모리(148)에 저장시킬 수 있다.

전술한 패널 번트 방지부(146)는, 패널 번트 방지 프로세스를 실행함에 있어, 일 예로, 전원 차단 제어 신호를 전원 관리부(180)로 출력함으로써 패널 번트 방지 프로세스를 실행할 수 있다.

패널 번트 방지부(146)는, 패널 번트 방지 프로세스에 해당하는 전원 차단 프로세스를 실행해야 하는지를 결정함에 있어서, 메모리(148)에 저장된 모니터링 결과를 참조하여, 전원 차단 프로세스를 실질적으로 실행할지를 결정한다.

전술한 바와 같이, 제1락 신호와 제2락 신호에 근거하여 패널 번트 현상이 발생할 가능성이 있다고 판단되면, 전원 차단 제어 신호를 전원 관리부(180)로 출력함으로써, 패널 번트 현상을 미연에 방지할 수 있다.

전술한 패널 번트 방지 프로세스를 실행하기 위해서는, 컨트롤러(140)가 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 적어도 하나로부터 제1락 신호를 수신해야만 한다.

도 3은 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 컨트롤러(140) 간의 개별적으로 제1락 신호 전송 방식을 예시적으로 나타낸 도면이다.

도 3에 도시한 바와 같이, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은, 개별 락 신호 배선들(ILSL #0, ILSL #1, … , ILSL #7)을 통해 자신의 데이터 수신 상태를 나타내는 제1락 신호들(LS #0, LS #1, … , LS #7)을 컨트롤러(140)로 개별적으로 송신한다.

컨트롤러(140)는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)로부터 수신된 제1락 신호들(LS #0, LS #1, … , LS #7) 중에서, 비정상 상태에 해당하는 상태 전압 레벨을 갖는 것으로 패널 번트 방지 프로세스를 실행할 수 있다.

도 4는 본 실시예들에 따른 표시장치(100)에서, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)과 컨트롤러(140) 간의 캐스케이드 기반 제1락 신호 전송 방식을 예시적으로 나타낸 도면이다.

아래의 설명에서는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7)은 소스 보드와 연결에 따라, 제1 그룹(또는 좌측 그룹)과 제2 그룹(우측 그룹)으로 분류된 것으로 가정하고, SDIC #0, SDIC #1, SDIC #2 및 SDIC #3(대표 SDIC)은 제1 그룹에 포함되고, SDIC #4, SDIC #5, SDIC #6 및 SDIC #7(SDIC)은 제2 그룹에 포함되는 것으로 가정한다.

도 4를 참조하면, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 하나 이상의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)가 컨트롤러(140)와 연결되어 있고, 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)만이 제1락 신호를 컨트롤러(140)로 송신한다.

소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 중 하나 이상의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)와 컨트롤러(140) 사이에 대표 락 신호 배선(RLSL(Representative Lock Signal Line) #3, RLSL #7)이 그룹별로 하나씩 연결되어 있다.

제1그룹 및 제2그룹 각각의 대표 소스 드라이버 집적회로에 해당하는 SDIC #3 및 SDIC #7만이 제1락 신호(LS #G1, LS #G2)를 컨트롤러(140)로 송신한다. 즉, 제1그룹에서, 제1그룹의 대표 소스 드라이버 집적회로에 해당하는 SDIC #3은 컨트롤러(140)로 제1락 신호(LS #G1)를 전송한다. 제2그룹에서, 제2그룹의 대표 소스 드라이버 집적회로에 해당하는 SDIC #7은 컨트롤러(140)로 제1락 신호(LS #G2)를 전송한다.

송신되는 제1락 신호는, 소스 드라이버 집적회로들(SDIC #0, SDIC #1, ... , SDIC #7) 모두의 데이터 수신 상태가 정상적인지, 아니면, 상기 소스 드라이버 집적회로들 중 적어도 하나라도 데이터 수신 상태가 비정상적인지를 나타내는 상태 전압 레벨로 되어 있다.

컨트롤러(140)는, 각각의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 수신된 제1락 신호들(LS #G1, LS #G2)에서, 비정상 상태에 해당하는 상태 전압 레벨을 갖는 것으로 패널 번트 방지 프로세스를 실행할 수 있다.

도 3 및 도 4를 참조하여 설명한 바와 같이, 표시장치(100)가 데이터 수신 상태를 나타내는 제1락신호만을 근거로 패널 번트 방지 프로세스를 수행할 수 있다. 이 경우 케이블 오픈이나 EPI 데이터 신호 등 표시패널(110) 이외의 외부적인 영향으로 번트 검출이 발생할 수 있다. 그런데, 일반적으로 케이블 오픈은 제조공정 상에서 발생하는 원인이 크며 고객 및 최종 소비자에서는 케이블 오픈 현상이 발생할 가능성이 없거나 낮을 수 있다.

도 5는 제1락 신호만으로 패널 번트 방지 프로세스를 수행하는 경우 표시장치의 시스템 구성도이다.

도 5를 참조하면, 표시장치(100)는 컨트롤러(140)와 연결되어 있는 제1인터페이스부(IF1)와, 데이터 구동부(120)와 연결되어 있고 제1인터페이스부(IF1)와 신호를 송수신하는 제2인터페이부(IF2)를 추가로 포함할 수 있다. 컨트롤 보드(160)에는 컨트롤러(140)와 제1인터페이스부(IF1)가 배치될 수 있다. 또한, 소스 보드(150)에는 데이터 구동부(120)과 제2인터페이스부(IF2)가 배치될 수 있다.

제1인터페이스부(IF1)와 제2인터페이부(IF2)는 EPI 인터페이스로 각종 신호와 데이터를 송수신할 수 있다. 제1인터페이스부(IF1)와 제2인터페이부(IF2)는 EPI 인터페이스 규격 또는 LVDS 인터페이스 규격, V-by-One HS 인터페이스 규격 등 둘 이상의 인터페이스들에 기반하여 각종 신호 및 데이터를 전송할 수 있다. 제1인터페이스는 EPI 인터페이스일 경우 도 4에서 두개의 제1락 신호들(LS #G1, LS #G2)은 도 5에서 EPI 인터페이스에 대한 제1락 신호들인 EPI LOCK_L과 EPI LOCK_L로 표시한다. 컨트롤러(140)는, 각각의 대표 소스 드라이버 집적회로(SDIC #3, SDIC #7)로부터 수신된 제1락 신호들(EPI LOCK_L, EPI LOCK_L)에서, 비정상 상태에 해당하는 상태 전압 레벨을 갖는 것으로 패널 번트 방지 프로세스를 실행할 수 있다.

도 5에 도시한 바와 같이 컨트롤러(140)와 제1인터페이스부(IF1)는 Vx1 인터페이스와 B-LVDS 인터페이스로 각종 신호나 데이터를 송수신할 수 있으나 이에 제한되지 않는다. 또한 데이터 구동부(120)와 제2인터페이부(IF2)는 EPI 인터페이스와 B-LVDS 인터페이스로 각종 신호나 데이터를 송수신할 수 있으나 이에 제한되지 않는다. 외부 시스템(190)과 컨트롤러(140)는 Vx1 인터페이스로 각종 신호와 데이터를 송수신할 수 있으나 이에 제한되지 않는다.

컨트롤 보드(160)과 소스 보드(150)가 별도로 개발된 표시장치(100)는 제품 설치 및 이동시에 최종 사용자가 컨트롤 보드(160)과 소스 보드(150)를 이동하여 설치할 수 있습니다.

특히, 표시장치(100)가 데이터 수신 상태를 나타내는 제1락신호(EPI LOCK_L, EPI LOCK_L)만을 근거로 패널 번트 방지 프로세스를 수행할 경우 외부 시스템(190)에서는 3번 이상 케이블(170)을 미체결할 경우 시스템 셧다운(System Shut Down)이 발생하여 서비스 엔지니어가 직접 방문하여 외부 시스템(190)을 리셋(Reset)을 하여야 하기 때문에 고객사의 비용 및 품질 손실이 발생할 수 있다.

이 경우 표시장치(100)에 전원이 인가된 상태에서 케이블(170)을 빼거나 체결할 경우 표시장치(100)에 심각한 손상을 발생할 수 있으며 외부적으로는 화재 및 안전에 영향을 미칠 수 있다.

본 실시예는 일반적으로 패널 번트 방지 프로세스를 진행하는 데 사용되는 제1락 신호(EPI LOCK_L, EPI LOCK_L)만을 근거로 패널 번트 방지 프로세스만을 수행할 경우 케이블 오픈이 자주 발생하는 컨트롤 보드(160)과 소스 보드(150)가 별도로 개발된 표시장치(100)는 진짜 번트 검출(Real burtn dection)과 케이블 오픈(Cable open)에 의한 번트 검출을 구분할 수 없다.

본 실시예는 컨트롤 보드(160)과 소스 보드(150)가 별도로 개발된 표시장치(100)에서 일반적으로 패널 번트 방지 프로세스를 진행하는 데 사용되는 제1락 신호(EPI LOCK_L, EPI LOCK_L)와 함께 케이블 오픈을 검출하기 위한 제2락 신호를 근거로 패널 번트 방지 프로세스를 수행하거나 수행하지 않을 수 있다.

이하에서 본 실시예에 따른 표시장치가 제1락 신호와 제2락 신호를 근거로 패널 번트 방지 프로세스를 수행하는 과정을 상세히 설명한다. 먼저 일예로, 표시장치가 제1락 신호와 제2락 신호의 상태 전압 레벨을 근거로 패널 번트 방지 프로세스를 수행하는 과정을 도 6 및 도 7을 참조하여 상세히 설명한다.

도 6은 다른 실시예에 따른 표시장치의 시스템 구성도이다. 도 7은 도 6의 표시장치에서 각종 신호들의 상태를 도시하고 있다.

도 6을 참조하면, 다른 실시예에 따른 표시장치(200)는 컨트롤러(240)와 연결되어 있는 제1인터페이스부(IF1)와, 데이터 구동부(220)와 연결되어 있고 제1인터페이스부(IF1)와 신호를 송수신하는 제2인터페이부(IF2)를 포함할 수 있다.

컨트롤 보드(260)에는 컨트롤러(240)와 제1인터페이스부(IF1)가 배치될 수 있다. 또한, 소스 보드(250)에는 데이터 구동부(220)과 제2인터페이스부(IF2)가 배치될 수 있다. 다른 실시예에 따른 표시장치(200)는 컨트롤 보드(260)과 소스 보드(250)가 별도로 개발되어 케이블(270)의 체결 및 미체결이 용이하다.

전술한 바와 같이 제1인터페이스는 EPI 인터페이스이고, 제2인터페이스는 Vby1 HS 인터페이스일 수 있다. 이하에서 제1인터페시스의 데이터 수신 상태를 나타내는 제1락 신호는 EPI 락 신호(EPI Lock)이고 제2인터페시스의 데이터 수신 상태를 나타내는 제2락 신호는 Vby1 락 신호(Vby1 Lock)인 것으로 설명하나 이에 제한되지 않는다.

컨트롤 보드(260)에는 제1인터페이스부(IF1)가 수신한 제1락 신호(EPI Lock)와 제2락 신호(Vby1 Lock)를 수신하여 처리하는 로직 회로 또는 로직 블록(162)을 추가로 포함할 수 있다. 이 로직 회로 또는 로직 블록(262)은 컨트롤러(240)에 포함될 수도 있고 제1인터페이스부(IF1)에 포함될 수도 있고 도 6에 도시한 바와 같이 컨트롤러(240)와 제1인터페이스부(IF1) 사이에 위치하고 컨트롤 브드(260) 상에 배치될 수도 있다. 로직 회로 또는 로직 블록(262)은 하드웨어로 구현될 수도 있고 소프트웨어로 구현될 수 있다.

이하에서 로직 회로 또는 로직 블록(262)이 컨트롤러(240)에 포함되어 컨트롤러(240)가 제1락 신호(EPI Lock)와 제2락 신호(Vby1 Lock)를 수신하여 처리하는 것으로 설명한다.

컨트롤러(240)는, 제1인터페이스의 데이터 수신 상태가 정상상태와 비정상 상태에 해당하는 상태 전압 레벨인 제1락 신호(EPI Lock)를 수신한다. 예를 들어 제1락 신호(EPI Lock)에서 제1인터페이스의 데이터 수신 상태가 정상상태에 해당하는 상태 전압 레벨이 H(High)이고 비정상에 해당하는 상태 전압 레벨이 L(Low)일 수 있거나 그 반대일 수도 있다.

컨트롤러(240)는, 제2인터페이스의 데이터 수신 상태가 정상 상태에 해당하는 상태 전압 레벨인 제2락 신호(Vby1 Lock)를 수신한다. 예를 들어 제2락 신호(Vby1 Lock)에서 제2인터페이스의 데이터 수신 상태가 정상상태에 해당하는 상태 전압 레벨이 H(High)이고 비정상에 해당하는 상태 전압 레벨이 L(Low)일 수 있거나 그 반대일 수도 있다.

도 7 및 표 1을 참조하면, 컨트롤러(240)는 정상 상태에 해당하는 상태 전압 레벨(H)의 제1락 신호(EPI Lock)을 수신하면 제2락 신호(Vby1 Lock)에 무관하게 패널 번트가 검출되지 않은 것으로 판단하여 패널 번트 방지 프로세스를 실행하지 않는다.

한편, 컨트롤러(240)는 제1락 신호(EPI Lock)가 비정상 상태에 해당하는 상태 전압 레벨(L)의 제1락 신호(EPI Lock)을 수신하면 제2락 신호(Vby1 Lock)에 근거하여 진짜 번트 검출과 케이블 오픈을 구분하고 진짜 번트 검출인 경우에만 패널 번트 방지 프로세스를 실행한다.

예를 들어, 컨트롤러(240)는, 제1인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨(L)인 제1락 신호(EPI Lock)를 수신하고 제2인터페이스의 데이터 수신 상태가 정상 상태에 해당하는 상태 전압 레벨(H)인 제2락 신호(Vby1 Lock)를 수신할 경우 케이블 오픈 상태로 정의하고 패널 번트 방지 프로세스를 실행하지 않는다.

반면에 컨트롤러(240)는, 제1인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨(L)인 제1락 신호(EPI Lock)를 수신하고 제2인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨(L)인 제2락 신호(Vby1 Lock)를 수신할 경우 진짜 번트 검출로 정의하고 패널 번트 방지 프로세스를 실행한다.

전술한 다른 실시예에 따른 표시장치는 컨트롤 보드(260)과 소스 보드(250)가 별도로 개발된 표시장치에서 컨트롤 보드(260)과 소스 보드(250) 사이 케이블(270)의 미체결시 제1락 신호(EPI Lock)와 제2락신호(Vby1 Lock)의 종류만으로 케이블 오픈을 검출할 수 있다.

이하에서 다른 예로, 표시장치가 정상 상태에 해당하는 상태 전압 레벨인 제2락 신호(EPI Lock)의 기간을 근거로 패널 번트 방지 프로세스를 수행하는 과정을 도 8 내지 도 11을 참조하여 상세히 설명한다.

도 8은 또 다른 실시예에 따른 표시장치의 시스템 구성도이다. 도 9 내지 도 11은 도 8의 표시장치에서 각종 신호들의 상태를 도시하고 있다.

도 8을 참조하면, 또 다른 실시예에 따른 표시장치(300)는 컨트롤러(340)와 연결되어 있는 제1인터페이스부(IF1)와, 데이터 구동부(320)와 연결되어 있고 제1인터페이스부(IF1)와 신호를 송수신하는 제2인터페이부(IF2)를 추가로 포함할 수 있다.

컨트롤 보드(360)에는 컨트롤러(340)와 제1인터페이스부(IF1)가 배치될 수 있다. 또한, 소스 보드(350)에는 데이터 구동부(320)과 제2인터페이스부(IF2)가 배치될 수 있다. 또 다른 실시예에 따른 표시장치(300)는 컨트롤 보드(360)과 소스 보드(350)가 별도로 개발되어 케이블(370)의 체결 및 미체결이 용이하다.

컨트롤 보드(360)에는 제1인터페이스부(IF1)가 수신한 제1락 신호(EPI Lock)와 제2락 신호(Vby1 Lock)를 수신하여 처리하는 로직 회로 또는 로직 블록(362)을 추가로 포함할 수 있다. 이 로직 회로 또는 로직 블록(362)은 컨트롤러(340)에 포함될 수도 있고 제1인터페이스부(IF1)에 포함될 수도 있고 도 8에 도시한 바와 같이 컨트롤러(340)와 제1인터페이스부(IF1) 사이에 위치하고 컨트롤 브드(360) 상에 배치될 수도 있다. 로직 회로 또는 로직 블록(362)은 하드웨어로 구현될 수도 있고 소프트웨어로 구현될 수 있다.

이하에서 로직 회로 또는 로직 블록(362)이 제1인터페이스부(IF1)에 포함되어 제1인터페이스부(IF1)가 제1락 신호(EPI Lock)와 제2락 신호(Vby1 Lock)를 수신하여 처리하는 것으로 설명한다.

제1인터페이스부(IF1)는 컨트롤러(340)을 통해 출력신호(EPI Lock)을 외부 시스템(390)에 출력하고 컨트롤러(340)을 통하지 않고 직접 출력신호(AM Out)를 외부 시스템(390)에 출력할 수도 있다.

제1인터페이스부(IF1)는 비정상 상태에 해당하는 상태 전압 레벨인 제2락 신호(EPI Lock)의 기간에 따라 패널 번트 방지 프로세스를 실행하거나 패널 번트 방지 프로세스를 실행하지 않는 출력신호(AM Out)를 컨트롤러(340) 또는 외부 시스템(390)에 출력할 수 있다. 이하에서 출력신호(AM Out)가 도 8에 도시한 바와 같이 외부 시스템(390)으로 출력되는 것으로 설명하나, 컨트롤러(340)로 출력되고 컨트롤러(340)가 이 출력신호(AM Out)을 외부 시스템(390)에 전달할 수도 있다.

도 9에 도시한 바와 같이 제1인터페이스부(IF1)는, 전원(Power)이 인가된 상태에서 제1인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨(H)인 제1락 신호(EPI Lock)를 수신하고 제2인터페이스의 데이터 수신 상태가 정상 상태에 해당하는 상태 전압 레벨(L)인 제2락 신호(Vby1 Lock)를 수신할 경우 정상으로 판단하여 정상 상태에 해당하는 상태 전압 레벨(H)의 출력신호(AM Out)을 출력한다.

예를 들어 제1락 신호(EPI Lock)에서 제1인터페이스의 데이터 수신 상태가 정상상태에 해당하는 상태 전압 레벨이 L(low)이고 비정상에 해당하는 상태 전압 레벨이 H(High)일 수 있거나 그 반대일 수도 있다. 제2락 신호(Vby1 Lock)에서 제2인터페이스의 데이터 수신 상태가 정상상태에 해당하는 상태 전압 레벨이 L(low)이고 비정상에 해당하는 상태 전압 레벨이 H(High)일 수 있거나 그 반대일 수도 있다.

도 10에 도시한 바와 같이 제1인터페이스부(IF1)는, 전원(Power)이 인가된 상태에서 제1인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨(H)인 제1락 신호(EPI Lock)를 수신할 수 있다. 이 상태에서 제1인터페이스부(IF1)는 비정상 상태에 해당하는 상태 전압 레벨(L)인 제2락 신호(Vby1)의 기간(T)이 임계값(Tth)과 같거나 임계값(Tth)보다 긴 경우에 패널 번트 방지 프로세스를 실행하는 출력신호(AM Out)를 외부 시스템(390)에 출력할 수 있다.

임계값(Tth)는 수백msec, 예를 들어 500msec일 수 있으나 이에 제한되지 않는다. 즉 비정상 상태에 해당하는 상태 전압 레벨(L)인 제2락 신호(Vby1)의 기간(T)이 500msec와 같거나 500msec보다 긴 경우에 제1인터페이스부(IF1)는 패널 번트 방지 프로세스를 실행하는 비정상 상태, 즉 번트 검출을 의미하는 출력신호(AM Out)를 외부 시스템(390)에 출력할 수 있다. 번트 검출을 의미하는 출력신호(AM Out)는 신호의 출력 기간이 임계값(Tth)과 같거나 임계값(Tth)보다 긴 신호를 의미한다.

도 10에 도시한 바와 같이, 제1인터페이스부(IF1)는, 전원(Power)이 인가된 상태에서 제1인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨(H)인 제1락 신호(EPI Lock)를 수신할 수 있다. 이 상태에서 제1인터페이스부(IF1)는 비정상 상태에 해당하는 상태 전압 레벨(L)인 제2락 신호(Vby1)의 기간(T)이 임계값(Tth)보다 짧은 경우에 패널 번트 방지 프로세스를 실행하지 않는 케이블 오픈을 의미하는 출력신호(AM Out)를 외부 시스템(390)에 출력할 수 있다. 케이블 오픈을 의미하는 출력신호(AM Out)는 임계값(Tth)보다 짧은 신호를 의미한다.

전술한 실시예들은 표시장치(100)가 제1락 신호에 근거하여 패널 번트 방지 프로세스를 실행하는 제1방안과 표시장치(200, 330)가 제1락 신호와 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하는 제2방안을 설명하였으나, 제1방안과 제2방안을 선택적으로 적용할 수 있다. 예를 들어 변경가능한 설정값에 따라 표시장치가 제1방안으로 동작하거나 제2방안으로 동작할 수 있다.

전술한 또 다른 실시예에 따른 표시장치(300)는 컨트롤 보드(360)과 소스 보드(350)가 별도로 개발된 표시장치에서 컨트롤 보드(360)과 소스 보드(350) 사이 케이블(370)의 미체결시 제2락신호(Vby1 Lock)의 기간만으로 케이블 오픈을 검출할 수 있다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 패널 번트 현상이 발생할 수 있는 상황을 미리 모니터링할 수 있는 방안과 그 구조를 제공하고, 이를 통해, 패널 번트 현상을 방지할 수 있는 표시장치 및 컨트롤러를 제공하는 효과가 있다.

또한, 본 실시예들에 의하면, 컨트롤 보드과 소스 보드가 별도로 개발된 표시장치에서 컨트롤 보드과 소스 보드 사이 케이블의 미체결시 케이블 오픈을 검출할 수 있는 효과가 있다.

또한 본 실시예들에 의하면, 컨트롤 보드과 소스 보드가 별도로 개발된 표시장치는 컨트롤 보드과 소스 보드 사이 다수의 케이블의 미체결시 시스템 셧다운(System Shut Down)이 발생하지 않는 효과가 있다. 이에 따라 서비스 엔지니어가 직접 방문하여 외부 시스템을 리셋(Reset)을 하여 발생되는 고객사의 비용 및 품질 손실을 방지할 수 있는 효과가 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 컨트롤러

Claims (12)

1. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 표시패널;
   데이터를 송신하는 컨트롤러;
   상기 데이터를 데이터 전압으로 변환하여 데이터 라인으로 출력하는 데이터 구동부; 및
   상기 컨트롤러와 상기 데이터 구동부를 연결하는 케이블을 포함하되,
   상기 데이터 구동부는, 제1규격에 따르는 제1인터페이스의 데이터 수신 상태를 나타내는 제1락 신호와 상기 제1규격과 다른 제2규격에 따르는 제2인터페이스의 데이터 수신 상태를 나타내는 제2락 신호를 상기 컨트롤러로 송신하고,
   상기 컨트롤러는, 상기 데이터 구동부로부터 수신된 상기 제1락 신호와 상기 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하거나 상기 패널 번트 방지 프로세스를 실행하지 않는 표시장치.
2. 제1항에 있어서,
   상기 데이터 구동부는 둘 이상의 소스 드라이버 집적회로들을 포함하고,
   상기 소스 드라이버 집적회로들 각각은, 상기 제1락 신호를 상기 컨트롤러로 개별적으로 송신하는 표시장치.
3. 삭제
4. 제1항에 있어서,
   상기 데이터 구동부는 둘 이상의 소스 드라이버 집적회로들을 포함하고,
   상기 소스 드라이버 집적회로들 중 하나 이상의 대표 소스 드라이버 집적회로가 상기 컨트롤러와 연결되어 있고,
   상기 대표 소스 드라이버 집적회로만이 상기 제1락 신호를 상기 컨트롤러로 송신하는 표시장치.
5. 제4항에 있어서,
   대표 락 신호 배선을 통해 송신되는 제1락 신호는,
   상기 소스 드라이버 집적회로들 모두의 데이터 수신 상태가 정상적인지, 아니면, 상기 소스 드라이버 집적회로들 중 적어도 하나라도 데이터 수신 상태가 비정상적인지를 나타내는 상태 전압 레벨로 되어 있는 것을 특징으로 하는 표시장치.
6. 제1항에 있어서,
   상기 제1인터페이스는 EPI 인터페이스이고, 상기 제2인터페이스는 Vby1 HS 인터페이스인 표시장치.
7. 제1항에 있어서,
   상기 컨트롤러는, 상기 제1인터페이스의 데이터 수신 상태가 비정상 상태에 해당하는 상태 전압 레벨인 상기 제1락 신호를 수신하고 상기 제2인터페이스의 데이터 수신 상태가 정상 상태에 해당하는 상태 전압 레벨인 상기 제2락 신호를 수신할 경우 상기 패널 번트 방지 프로세스를 실행하지 않는 표시장치.
8. 제1항에 있어서,
   상기 컨트롤러와 연결되어 있는 제1인터페이스부와, 상기 데이터 구동부와 연결되어 있고 상기 제1인터페이스부와 신호를 송수신하는 제2인터페이부를 추가로 포함하며,
   상기 제1인터페이스부는 비정상 상태에 해당하는 상태 전압 레벨인 상기 제2락 신호의 기간에 따라 상기 패널 번트 방지 프로세스를 실행하거나 상기 패널 번트 방지 프로세스를 실행하지 않는 출력신호를 상기 컨트롤러 또는 외부 시스템에 출력하는 표시장치.
9. 제8항에 있어서,
   상기 제1인터페이스부는 비정상 상태에 해당하는 상태 전압 레벨인 상기 제2락 신호의 기간이 임계값과 같거나 긴 경우에 상기 패널 번트 방지 프로세스를 실행하는 상기 출력신호를 상기 컨트롤러 또는 외부 시스템에 출력하는 표시장치.
10. 제8항에 있어서,
    상기 제1인터페이스부는 비정상 상태에 해당하는 상태 전압 레벨인 상기 제2락 신호의 기간이 임계값과 짧은 경우에 상기 패널 번트 방지 프로세스를 실행하지 않는 상기 출력신호를 상기 컨트롤러 또는 외부 시스템에 출력하는 표시장치.
11. 제1항에 있어서,
    상기 컨트롤러는,
    상기 표시장치의 전원 차단 제어 신호를 전원 관리부로 출력함으로써, 상기 패널 번트 방지 프로세스를 실행하는 것을 특징으로 하는 표시장치.
12. 데이터를 데이터 구동부로 송신하는 송신부;
    상기 데이터 구동부로부터 수신된 제1규격을 따르는 제1인터페이스의 데이터 수신 상태를 나타내는 제1락 신호와 상기 제1규격과 다른 제2규격을 따르는 제2인터페이스의 데이터 수신 상태를 나타내는 제2락 신호를 수신하는 수신부; 및
    상기 데이터 구동부로부터 수신된 상기 제1락 신호와 상기 제2락 신호에 근거하여 패널 번트 방지 프로세스를 실행하거나 상기 패널 번트 방지 프로세스를 실행하지 않는 패널 번트 방지부를 포함하는 컨트롤러.

Images