KR102563520B1 - 표시장치, 표시패널 및 검사시스템 - Google Patents

표시장치, 표시패널 및 검사시스템 Download PDF

Info

Publication number
KR102563520B1
KR102563520B1 KR1020180121265A KR20180121265A KR102563520B1 KR 102563520 B1 KR102563520 B1 KR 102563520B1 KR 1020180121265 A KR1020180121265 A KR 1020180121265A KR 20180121265 A KR20180121265 A KR 20180121265A KR 102563520 B1 KR102563520 B1 KR 102563520B1
Authority
KR
South Korea
Prior art keywords
signal
pad
test
inspection
partial
Prior art date
Application number
KR1020180121265A
Other languages
English (en)
Other versions
KR20200041164A (ko
Inventor
김선영
문태형
이성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180121265A priority Critical patent/KR102563520B1/ko
Publication of KR20200041164A publication Critical patent/KR20200041164A/ko
Application granted granted Critical
Publication of KR102563520B1 publication Critical patent/KR102563520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Abstract

본 발명의 실시예들은, 표시장치, 표시패널 및 검사시스템에 관한 것으로서, 더욱 상세하게는, 표시패널에 배치된 다수의 신호배선 각각에 포함된 제1 부분배선과 제2 부분배선 사이에 검사 제어 트랜지스터가 위치할 수 있으며, 검사 제어 트랜지스터에서, 제1 노드는 제1 부분배선을 통해 표시패널의 넌-액티브 영역에 배치된 제1 패드 부와 전기적으로 연결되고, 제2 노드는 제2 부분배선과 전기적으로 연결되고, 제3 노드는 검사제어패드와 연결되거나 턴-온 전압이 인가될 수 있다. 이러한 본 발명의 실시예들에 의하면, 신호배선들 간의 단락 여부 및 단락 위치를 검사할 수 있는 검사시스템과, 이를 통해 신호배선들 간의 단락이 없는 표시패널 및 표시장치를 제공할 수 있다.

Description

표시장치, 표시패널 및 검사시스템{DISPLAY DEVICE, DISPLAY PANEL, AND DISPLAY TEST SYSTEM}
본 발명의 실시예들은 표시장치, 표시패널 및 검사시스템에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 다양한 종류의 많은 신호배선들이 배치된 표시패널과 이를 구동하기 위한 여러 가지의 구동회로를 포함할 수 있다. 표시패널에는 배치된 많은 신호배선들은 상당히 인접하게 배치되기 때문에, 다양한 이유로 인해, 신호배선들 간의 전기적인 단락이 발생할 수 있다.
표시패널에 배치된 신호배선들 간의 단락이 발생하는 경우, 영상 구동이 정상적으로 되지 않을 수 있고, 심한 경우, 표시패널이 타버리는 현상이 발생할 수도 있다.
본 발명의 실시예들의 목적은 신호배선들 간의 단락이 없는 표시장치 및 표시패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 다른 목적은 신호배선들 간의 단락 여부를 검출할 수 있는 표시장치, 표시패널 및 검사시스템을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은 신호배선들 간의 단락 위치 검출할 수 있는 표시장치, 표시패널 및 검사시스템을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은 신호배선들 간의 단락 검사를 제품 출하 이전은 물론, 제품 출하 이후에도 수행할 수 있는 표시장치, 표시패널 및 검사시스템을 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 액티브 영역과 넌-액티브 영역을 포함하고, 다수의 신호배선이 배치되고, 넌-액티브 영역에 위치하는 제1 패드 부를 포함하는 표시패널과, 제1 패드 부에 전기적으로 연결된 제1 구동회로를 포함하는 표시장치를 제공할 수 있다.
표시장치는 표시패널의 넌-액티브 영역에 전기적으로 연결된 제2 구동회로를 더 포함할 수 있다.
다수의 신호배선 각각은 제1 부분배선과 제2 부분배선을 포함할 수 있다.
다수의 신호배선 각각에서, 제1 부분배선과 제2 부분배선 사이에 위치하는 검사 제어 트랜지스터를 더 포함할 수 있다.
검사 제어 트랜지스터의 제1 노드는 제1 부분배선을 통해 표시패널의 넌-액티브 영역에 배치된 제1 패드 부와 전기적으로 연결되고, 검사 제어 트랜지스터의 제2 노드는 제2 부분배선과 전기적으로 연결되고, 검사 제어 트랜지스터의 제3 노드는 턴-온 전압이 인가될 수 있다.
다수의 신호배선은 제1 패드부에서 제1 구동회로와 다른 구동회로로 신호를 전달하는 배선을 포함할 수 있다.
다수의 신호배선 각각에서, 제1 부분배선은 표시패널의 넌-액티브 영역에 배치된 제1 패드 부와 검사 제어 트랜지스터의 제1 노드 사이에 전기적으로 연결되고, 제2 부분배선은 검사 제어 트랜지스터의 제2 노드와 표시패널의 넌-액티브 영역에 배치된 제2 구동회로 사이에 전기적으로 연결될 수 있다.
다수의 신호배선은 제1 패드부에서 액티브 영역 내 서브픽셀로 신호를 공급하기 위한 배선을 포함할 수 있다.
다수의 신호배선 각각에서, 제1 부분배선은 표시패널의 넌-액티브 영역에 배치된 제1 패드 부와 검사 제어 트랜지스터의 제1 노드 사이에 전기적으로 연결되고, 제2 부분배선은 검사 제어 트랜지스터의 제2 노드와 전기적으로 연결되어 표시패널의 액티브 영역까지 연장되어 배치될 수 있다.
검사 제어 트랜지스터는 P-타입 트랜지스터이고, 턴-온 전압은 제1 레벨 전압일 수 있다.
검사 제어 트랜지스터는 N-타입 트랜지스터이고, 턴-온 전압은 제1 레벨 전압과 다른 제2 레벨 전압일 수 있다.
검사 제어 트랜지스터는 표시패널의 넌-액티브 영역에 위치할 수 있다.
검사 제어 트랜지스터는 표시패널의 영상 구동 중에 항상 턴-온 상태를 유지할 수 있다.
제1 구동회로는 데이터 라인을 구동하기 위한 데이터 구동회로일 수 있다.
제2 구동회로는 게이트 라인을 구동하기 위한 게이트 구동회로일 수 있다.
제1 구동회로는 액티브 영역의 제1 측면(예: 상 측면 또는 하 측면)의 넌-액티브 영역에 위치하는 제1 패드 부에 전기적으로 연결될 수 있다. 제2 구동회로는 액티브 영역의 제2 측면(예: 좌 측면 또는 우 측면)의 넌-액티브 영역에 전기적으로 연결될 수 있다.
검사 제어 트랜지스터에서, 제1 노드는 소스 노드 또는 드레인 노드이고, 제2 노드는 드레인 노드 또는 소스 노드이고, 제3 노드는 게이트 노드이다. 검사 제어 트랜지스터의 제3 노드와 연결된 패드는 표시패널의 넌-액티브 영역에 위치할 수 있다.
다수의 신호배선 각각에서 분기된 라인이 표시패널의 넌-액티브 영역에 위치할 수 있다.
다수의 신호배선 각각에서 분기된 라인의 끝 단에 연결된 패드가 표시패널의 넌-액티브 영역에 위치할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 제1 부분배선과 제2 부분배선을 포함하는 제1 신호배선과, 액티브 영역의 외곽 영역인 넌-액티브 영역에 위치하는 제1 패드 부와, 제1 신호배선의 제1 부분배선과 제2 부분배선 사이에 위치하는 제1 검사 제어 트랜지스터를 포함하는 표시패널을 제공할 수 있다.
제1 검사 제어 트랜지스터는, 제1 신호배선의 제1 부분배선과 제2 부분배선을 전기적으로 항상 연결해줄 수 있다.
제1 검사 제어 트랜지스터는 제1 노드, 제2 노드 및 제3 노드를 포함하는데, 제1 노드는 제1 부분배선을 통해 제1 패드 부와 전기적으로 연결되고, 제2 노드는 제2 부분배선과 전기적으로 연결되고, 제3 노드는 턴-온 전압이 인가될 수 있다.
제1 검사 제어 트랜지스터는, 제1 신호배선의 제1 부분배선과 제2 부분배선을 전기적으로 항상 연결해줄 수 있다.
제1 신호배선에서, 제1 부분배선은 넌-액티브 영역에 위치하고, 제2 부분배선은 액티브 영역 또는 넌-액티브 영역에 위치할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 액티브 영역과 넌-액티브 영역을 포함하고, 제1 신호배선 및 제2 신호배선이 배치되고, 넌-액티브 영역에 위치하며 제1 신호배선 및 제2 신호배선이 전기적으로 연결되는 제1 신호패드 및 제2 신호패드를 포함하는 표시패널을 검사하기 위한 검사시스템을 제공할 수 있다.
제1 신호배선 및 제2 신호배선 각각은 제1 부분배선과 제2 부분배선을 포함하고, 제1 신호배선의 제1 부분배선과 제2 부분배선 중 제1 부분배선은 제1 신호패드에 전기적으로 연결되고, 제2 신호배선의 제1 부분배선과 제2 부분배선 중 제1 부분배선은 제2 신호패드에 전기적으로 연결될 수 있다.
검사시스템은 제1 신호배선 및 제2 신호배선 간의 단락 여부를 판단하는 검사회로를 포함할 수 있다.
검사시스템은 제1 신호배선의 제1 부분배선과 제2 부분배선 사이에 위치하는 제1 검사 제어 트랜지스터와, 제2 신호배선의 제1 부분배선과 제2 부분배선 사이에 위치하는 제2 검사 제어 트랜지스터를 더 포함할 수 있다.
제1 검사 제어 트랜지스터에서, 제1 노드는 제1 신호배선의 제1 부분배선을 통해 제1 신호패드와 전기적으로 연결되고 제1 신호배선의 제1 부분배선에서 분기된 제1 검사라인을 통해 제1 검사패드와 전기적으로 연결되고, 제2 노드는 제1 신호배선의 제2 부분배선과 전기적으로 연결되고, 제3 노드는 제1 검사제어패드와 전기적으로 연결될 수 있다.
제2 검사 제어 트랜지스터에서, 제1 노드는 제2 신호배선의 제1 부분배선을 통해 제2 신호패드와 전기적으로 연결되고 제2 신호배선의 제1 부분배선에서 분기된 제1 검사라인을 통해 제2 검사패드와 전기적으로 연결되고, 제2 노드는 제2 신호배선의 제2 부분배선과 전기적으로 연결되고, 제3 노드는 제2 검사제어패드와 전기적으로 연결될 수 있다.
검사회로는, 검사실행명령신호의 발생 시, 제1 기간 동안, 제1 검사 제어 트랜지스터 및 제2 검사 제어 트랜지스터가 턴-온 상태에서 제1 검사패드 및 제2 검사패드 중 하나에 1차 검사신호를 인가하고, 제1 기간 이후 제2 기간 동안, 제1 검사 제어 트랜지스터 및 제2 검사 제어 트랜지스터가 턴-온 상태에서 제1 검사패드 및 제2 검사패드 각각의 전기적인 상태를 측정할 수 있다.
검사회로는, 제2 기간 동안의 측정 결과에 따라, 제1 신호배선 및 제2 신호배선 간의 단락 여부를 판단할 수 있다.
검사회로는, 제1 검사패드 및 제2 검사패드 각각의 전기적인 상태의 측정 결과에 따라, 제1 신호배선 및 제2 신호배선이 단락 된 것으로 판단되면, 제2 기간 이후 제3 기간 동안, 제1 검사 제어 트랜지스터 및 제2 검사 제어 트랜지스터가 턴-오프 상태에서 제1 검사패드 및 제2 검사패드 중 하나에 2차 검사신호를 인가하고, 제3 기간 이후 제4 기간 동안, 제1 검사 제어 트랜지스터 및 제2 검사 제어 트랜지스터가 턴-오프 상태에서 제1 검사패드 및 제2 검사패드 각각의 전기적인 상태를 측정할 수 있다.
검사회로는, 제4 기간 동안의 측정 결과에 따라, 제1 신호배선 및 제2 신호배선 간의 단락 위치를 결정할 수 있다.
검사회로는, 제4 기간 동안의 측정 결과, 제1 검사패드 및 제2 검사패드 각각을 통해 측정된 전기적인 상태가 동일하거나 대응되면, 제1 신호배선의 제1 부분배선과 제2 신호배선의 제1 부분배선이 단락 되는 것으로 결정하고, 제1 검사패드 및 제2 검사패드 각각을 통해 측정된 전기적인 상태가 상이하면, 제1 신호배선의 제2 부분배선과 제2 신호배선의 제2 부분배선이 단락 되는 것으로 결정할 수 있다.
이상에서 설명한 바와 같은 본 발명의 실시예들에 의하면, 신호배선들 간의 단락이 없는 표시장치 및 표시패널을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 신호배선들 간의 단락 여부를 검출할 수 있는 표시장치, 표시패널 및 검사시스템을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 신호배선들 간의 단락 위치 검출할 수 있는 표시장치, 표시패널 및 검사시스템을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 신호배선들 간의 단락 검사를 제품 출하 이전은 물론, 제품 출하 이후에도 수행할 수 있는 표시장치, 표시패널 및 검사시스템을 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 표시장치의 시스템 예시도이다.
도 3은 본 발명의 실시예들에 따른 표시장치의 시스템 다른 예시도이다.
도 4는 본 발명의 실시예들에 따른 표시패널에서 외곽 영역의 일부를 나타낸 평면도이다.
도 5 내지 도 8은 본 발명의 실시예들에 따른 표시패널에서 발생한 다양한 신호배선들 간의 단락 현상을 나타낸 도면들이다.
도 9 및 도 10은 본 발명의 실시예들에 따른 표시패널에서 신호배선들 간의 단락을 검출하기 위한 검사시스템을 나타낸 도면들이다.
도 11은 본 발명의 실시예들에 따른 표시장치의 검사방법(신호배선 단락 검출방법)의 흐름도이다.
도 12 내지 도 15는 본 발명의 실시예들에 따른 표시장치의 신호배선 단락 검출 방법의 1차 검사 단계를 설명하기 위한 도면들이다.
도 16 내지 도 19는 본 발명의 실시예들에 따른 표시장치의 신호배선 단락 검출 방법의 2차 검사 단계를 설명하기 위한 도면들이다.
도 20 내지 도 23은 본 발명의 실시예들에 따른 표시장치의 검사가 제품 출하 전에 진행되는 경우, 제품 출하 후, 표시장치에서 확인 가능한 검사시스템의 잔여 구성을 나타낸 도면들이다.
도 24는 본 발명의 실시예들에 따른 표시장치의 검사시스템의 상세 구성들을 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배열된 표시패널(110)과, 표시패널(110)을 구동하기 위한 구동회로를 포함할 수 있다.
구동회로는, 기능적으로 볼 때, 다수의 데이터 라인(DL)을 구동하는 제1 구동회로(121)와, 다수의 게이트 라인(GL)을 구동하는 제2 구동회로(122)와, 제1 구동회로(121) 및 제2 구동회로(122)를 제어하는 컨트롤러(120) 등을 포함할 수 있다.
표시패널(110)에서 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 게이트 라인(GL)은 행(Row) 또는 열(Column)으로 배열될 수 있고, 다수의 데이터 라인(DL)은 열(Column) 또는 행(Row)으로 배열될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 게이트 라인(GL)은 행(Row)으로 배치되고, 다수의 데이터 라인(DL)은 열(Column)로 배치되는 것으로 가정한다.
표시패널(110)에는, 서브픽셀 구조 등에 따라, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 이외에, 다른 종류의 신호배선들이 배치될 수 있다. 구동전압 배선, 기준전압 배선, 또는 공통전압 배선 등이 더 배치될 수 있다.
표시패널(110)은 LCD (Liquid Crystal Display) 패널, OLED (Organic Light Emitting Diode) 패널 등 다양한 타입의 표시패널일 수 있다.
표시패널(110)에 배치되는 신호배선들의 종류는, 서브픽셀 구조, 패널 타입(예: LCD 패널, OLED 패널 등) 등에 따라 달라질 수 있다. 그리고, 본 명세서에서는 신호배선은 신호가 인가되는 전극을 포함하는 개념일 수도 있다.
표시패널(110)은 화상(영상)이 표시되는 액티브 영역(A/A)과, 그 외곽 영역인 넌-액티브 영역(N/A)이 배치될 수 있다. 넌-액티브 영역(N/A)은 화상이 표시되는 않는 영역으로서, 베젤 영역이라고도 한다.
액티브 영역(A/A)에는 다수의 서브픽셀(SP)이 배치된다.
넌-액티브 영역(N/A)에는 제1 구동회로(121)가 전기적으로 연결되기 위한 패드부가 배치되고, 이러한 패드부와 다수의 데이터 라인(DL) 간의 연결을 위한 다수의 데이터 링크 라인이 배치될 수도 있다. 여기서, 다수의 데이터 링크 라인은 다수의 데이터 라인(DL)이 넌-액티브 영역(N/A)으로 연장된 부분들이거나, 다수의 데이터 라인(DL)과 전기적으로 연결된 별도의 패턴들일 수 있다.
또한, 넌-액티브 영역(N/A)에는 제1 구동회로(121)가 전기적으로 연결되는 패드부를 통해 제2 구동회로(122)로 게이트 구동에 필요한 전압(신호)을 전달해주기 위한 게이트 구동 관련 배선들이 배치될 수 있다. 여기서, 예를 들어, 게이트 구동 관련 배선들은, 클럭 신호를 전달해주기 위한 클럭 배선들, 게이트 전압(VGH, VGL)을 전달해주는 게이트 전압 배선들, 스캔신호 생성에 필요한 각종 제어신호를 전달해주는 게이트 구동 제어 신호배선들 등을 포함할 수 있다. 이러한 게이트 구동 관련 배선들은, 액티브 영역(A/A)에 배치되는 게이트 라인들(GL)과 다르게, 넌-액티브 영역(N/A)에 배치된다.
컨트롤러(120)는, 제1 구동회로(121)로 영상데이터(DATA)를 공급할 수 있다. 또한, 컨트롤러(120)는, 제1 구동회로(121) 및 제2 구동회로(122)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여 제1 구동회로(121) 및 제2 구동회로(122)의 동작을 제어할 수 있다.
컨트롤러(120)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상데이터를 제1 구동회로(121)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
컨트롤러(120)는, 제1 구동회로(121) 및 제2 구동회로(122)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등의 타이밍 신호를 외부 (예: 호스트 시스템)로부터 입력 받아, 각종 제어 신호들을 생성하여 제1 구동회로(121) 및 제2 구동회로(122)로 출력한다.
예를 들어, 컨트롤러(120)는, 제2 구동회로(122)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
또한, 컨트롤러(120)는, 제1 구동회로(121)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
컨트롤러(120)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(120)는, 제1 구동회로(121)와 별도의 부품으로 구현될 수도 있고, 제1 구동회로(121)와 함께 통합되어 집적회로로 구현될 수 있다.
제1 구동회로(121)는, 컨트롤러(120)로부터 영상데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 제1 구동회로(121)는 데이터 구동회로 또는 소스 구동회로라고도 한다.
제1 구동회로(121)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 제1 구동회로(121)는, 경우에 따라서, 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
제2 구동회로(122)는, 다수의 게이트 라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 제2 구동회로(122)는 게이트 구동회로 또는 스캔 구동회로라고도 한다.
제2 구동회로(122)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.
제2 구동회로(122)는, 컨트롤러(120)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다.
제1 구동회로(121)는, 제2 구동회로(122)에 의해 특정 게이트 라인이 열리면, 컨트롤러(120)로부터 수신한 영상데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)로 공급한다.
제1 구동회로(121)는, 표시패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.
제2 구동회로(122)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
제1 구동회로(121)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 소스 드라이버 집적회로(SDIC)는, TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 표시패널(110) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적회로(SDIC)는 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 COF (Chip On Film) 타입으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로(SDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 표시패널(110)에서의 데이터 라인들(DL)과 전기적으로 연결될 수 있다.
제2 구동회로(122)는 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver IC)가 TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 또한, 제2 구동회로(122)는 GIP (Gate In Panel) 타입으로 구현되어 표시패널(110) 상에 직접 배치될 수도 있다. 또한, 제2 구동회로(122)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 제2 구동회로(122)에 포함된 각 게이트 드라이버 집적회로(GDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 표시패널(110)에서의 게이트 라인들(GL)과 전기적으로 연결될 수 있다.
도 2는 본 발명의 실시예들에 따른 표시장치(100)의 시스템 구현 예시도이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)에서, 제1 구동회로(121)는 다양한 타입들(TAB, COG, COF 등) 중 COF (Chip On Film) 타입으로 구현되고, 제2 구동회로(122)는 다양한 타입들(TAB, COG, COF, GIP 등) 중 GIP (Gate In Panel) 타입으로 구현될 수 있다.
제1 구동회로(121)는 하나 이상의 소스 드라이버 집적회로(SDIC)로 구현될 수 있다. 도 2는 제1 구동회로(121)가 다수의 소스 드라이버 집적회로(SDIC)로 구현된 경우를 예시한 것이다.
제1 구동회로(121)가 COF 타입으로 구현된 경우, 제1 구동회로(121)를 구현한 각 소스 드라이버 집적회로(SDIC)는, 소스 측 회로필름(SF) 상에 실장 될 수 있다. 소스 측 회로필름(SF)의 일 측은 표시패널(110)의 넌-액티브 영역(N/A)에 존재하는 패드부 (패드들의 집합체)와 전기적으로 연결될 수 있다.
소스 측 회로필름(SF) 상에는, 소스 드라이버 집적회로(SDIC)와 표시패널(110)을 전기적으로 연결해주기 위한 배선들이 배치될 수 있다.
표시장치(100)는, 다수의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 하나 이상의 소스 인쇄회로기판(SPCB)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB)을 포함할 수 있다.
하나 이상의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)의 타 측이 연결될 수 있다.
즉, 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)은, 일 측이 표시패널(110)과 전기적으로 연결되고, 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(CPCB)에는, 제1 구동회로(121) 및 제2 구동회로(122) 등의 동작을 제어하는 컨트롤러(120)와, 표시패널(110), 제1 구동회로(121) 및 제2 구동회로(122) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC) 등이 실장 될 수 있다.
소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재(CBL)를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재(CBL)는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
하나 이상의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
제2 구동회로(122)가 GIP 타입으로 구현된 경우, 제2 구동회로(122)에 포함된 다수의 게이트 구동회로(GDC)는 표시패널(110)의 넌-액티브 영역(N/A) 상에 직접 형성되고, 표시패널(110)에서의 액티브 영역(A/A)에 배치된 다수의 게이트 라인(GL)과 전기적으로 연결될 수 있다.
표시패널(110) 상의 다수의 게이트 구동회로(GDC)는, 넌-액티브 영역(N/A)에 배치된 게이트 구동 관련 배선들을 통해, 스캔신호 생성에 필요한 각종 신호(클럭신호, 하이 레벨 게이트 전압(VGH), 로우 레벨 게이트 전압(VGL), 스타트 신호(VST), 리셋 신호(RST) 등)를 공급받을 수 있다.
넌-액티브 영역(N/A)에 배치된 게이트 구동 관련 배선들은, 게이트 구동회로들(GDC)에 가장 인접하게 배치된 소스 측 회로필름(SF)과 전기적으로 연결될 수 있다.
도 3은 본 발명의 실시예들에 따른 표시장치(100)의 다른 시스템 구현 예시도이다.
도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)에서, 제1 구동회로(121)는 다양한 타입들(TAB, COG, COF 등) 중 COG (Chip On Glass) 타입으로 구현되고, 제2 구동회로(122)는 다양한 타입들(TAB, COG, COF, GIP 등) 중 GIP (Gate In Panel) 타입으로 구현될 수 있다.
제1 구동회로(121)는 하나 이상의 소스 드라이버 집적회로(SDIC)로 구현될 수 있다. 도 3은 제1 구동회로(121)가 하나의 소스 드라이버 집적회로(SDIC)로 구현된 경우를 예시한 것이다.
제1 구동회로(121)가 COG 타입으로 구현된 경우, 제1 구동회로(121)를 구현한 소스 드라이버 집적회로(SDIC)는 표시패널(110)의 넌-액티브 영역(N/A)에 존재하는 패드부와 전기적으로 연결될 수 있다.
제2 구동회로(122)가 GIP 타입으로 구현된 경우, 제2 구동회로(122)에 포함된 다수의 게이트 구동회로(GDC)는 표시패널(110)의 넌-액티브 영역(N/A) 상에 직접 형성되고, 표시패널(110)에서의 액티브 영역(A/A)에 배치된 다수의 게이트 라인(GL)과 전기적으로 연결될 수 있다.
표시패널(110) 상의 다수의 게이트 구동회로(GDC)는, 넌-액티브 영역(N/A)에 배치된 게이트 구동 관련 배선들을 통해, 스캔신호 생성에 필요한 각종 신호(클럭신호, 하이 레벨 게이트 전압(VGH), 로우 레벨 게이트 전압(VGL), 스타트 신호(VST), 리셋 신호(RST) 등)를 공급받을 수 있다.
여기서, 넌-액티브 영역(N/A)에 배치된 게이트 구동 관련 배선들은, 소스 드라이버 집적회로(SDIC)가 전기적으로 연결된 패드부와 전기적으로 연결될 수 있다.
도 2 및 도 3을 참조하면, 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역(N/A) 중 데이터 링크 배선들(DLL)과 게이트 구동 관련 배선들(GCL1, GCL2, GCL3)이 배치된 상부 베젤 영역(UBA: Upper Bezel Area) 중 일부를 도 4에서 도시한다.
도 4는 본 발명의 실시예들에 따른 표시패널(110)에서 상부 베젤 영역(UBA: Upper Bezel Area)의 일부를 나타낸 평면도이다.
도 4의 예시는, 도 2 또는 도 3예 예시된 2개의 상부 베젤 영역(UBA) 중 하나의 영역을 도시한 것으로서, 이러한 상부 베젤 영역(UBA)에는 소스 측 회로필름(SF) 또는 소스 드라이버 집적회로(SDIC)가 본딩 되는 패드부(SDIC PAD, 이하, "제1 패드부"라고 함)와, 이에 연결되는 신호배선들(SL)이 배치할 수 있다.
제1 패드부(SDIC PAD)는 다수의 신호패드(PDa, PDb, PDc, PDd, PDe, PDf, PDg, …)를 포함할 수 있다.
제1 패드부(SDIC PAD)에 포함된 다수의 신호패드(PDa, PDb, PDc, PDd, PDe, PDf, PDg, …)는 소스 측 회로필름(SF) 또는 소스 드라이버 집적회로(SDIC)의 다수의 패드와 본딩된다.
그리고, 제1 패드부(SDIC PAD)에 포함된 다수의 신호패드(PDa, PDb, PDc, PDd, PDe, PDf, PDg, …)는 다수의 데이터 링크 배선(DLL) 및 다수의 게이트 구동 관련 배선(GCL1, GCL2, GCL3, …)과 전기적으로 연결될 수 있다.
다수의 데이터 링크 배선(DLL)는 넌-액티브 영역(N/A) 내 상부 베젤 영역(UBA)에 배치되는 신호배선들로서, 액티브 영역(A/A)에 배치된 다수의 데이터 라인(DL)이 연장된 신호배선들(다수의 데이터 라인(DL)의 일부)이거나, 액티브 영역(A/A)에 배치된 다수의 데이터 라인(DL)과 전기적으로 연결된 연결배선들(다수의 데이터 라인(DL)과 다른 물질 층(Layer)에 위치함)일 수 있다.
다수의 게이트 구동 관련 배선(GCL1, GCL2, GCL3, …)는 넌-액티브 영역(N/A) 내 상부 베젤 영역(UBA)에 배치되는 신호배선들로서, 게이트 구동 관련 신호들을 게이트 구동회로(GDC)에 전달해주기 위한 신호배선들이다. 여기서, 게이트 구동 관련 신호들은, 게이트 구동회로(GDC)가 게이트 라인(GL)으로 출력할 스캔신호를 생성하는데 필요한 신호들로서, 일 예로, 클럭신호들, 하이 레벨 게이트 전압(VGH), 로우 레벨 게이트 전압(VGL), 스타트 신호 등을 포함할 수 있다.
다수의 게이트 구동 관련 배선(GCL1, GCL2, GCL3, …)는 넌-액티브 영역(N/A) 내 상부 베젤 영역(UBA)은 물론, 액티브 영역(A/A)의 측면 외곽에 넌-액티브 영역(N/A, 측면 베젤 영역)으로 연장되어 배치될 수 있다.
도 5 내지 도 8은 본 발명의 실시예들에 따른 표시패널(110)에서 발생한 다양한 신호배선들(SL) 간의 단락 현상을 나타낸 도면들이다.
표시패널(110)에 배치된 신호배선들(SL)은, 액티브 영역(A/A)에 배치되는 신호배선들(SL)과 넌-액티브 영역(N/A)에 배치되는 신호배선들(SL)을 포함할 수 있다.
액티브 영역(A/A)에 배치되는 신호배선들(SL)은 액티브 영역(A/A)에만 배치될 수도 있고, 넌-액티브 영역(N/A)까지 연장되어 배치될 수도 있다. 넌-액티브 영역(N/A)에 배치되는 신호배선들(SL)은 넌-액티브 영역(N/A)에만 배치될 수도 있고, 액티브 영역(A/A)까지 연장되어 배치될 수도 있다.
예를 들어, 액티브 영역(A/A)에 배치되는 신호배선들(SL)은 데이터 라인들(DL), 게이트 라인들(GL), 각종 전압 배선(예: 구동전압 배선, 기저전압 배선 등) 등을 포함할 수 있다.
예를 들어, 넌-액티브 영역(N/A)에 배치되는 신호배선들(SL)은 데이터 링크 배선들(DLL), 게이트 구동 관련 배선들(GCL1, GCL2, GCL3, …), 그라운드 전압 배선 등을 포함할 수 있다.
이와 같이, 표시패널(110)의 액티브 영역(A/A)과 넌-액티브 영역(N/A)에는 다양한 종류의 많은 신호배선들(SL)이 배치되고, 경우에 따라서는 상당히 인접하게 배치될 수 있다.
따라서, 표시패널(110)의 액티브 영역(A/A)과 넌-액티브 영역(N/A)에는 다양한 종류의 많은 신호배선들(SL)은, 다양한 여러 요인 (예: 공정 상의 이물, 외부 충격 등)에 의해, 비정상적으로 전기적인 단락(Short)이 발생할 수 있다.
도 5 내지 도 8은 신호배선들(SL) 간의 전기적인 단락이 다양한 위치에서 발생한 상황을 예시적으로 나타낸 도면들이다.
도 5의 예시에 따르면, 액티브 영역(A/A)에 배치된 데이터 라인들(DL) 간에 단락(Short)이 발생할 수 있다. 도 6의 예시에 따르면, 넌-액티브 영역(N/A)에 배치된 데이터 링크 배선들(DLL) 간에 단락(Short)이 발생할 수 있다.
여기서, 넌-액티브 영역(N/A)에 배치된 데이터 링크 배선들(DLL)은 액티브 영역(A/A)에 배치된 데이터 라인들(DL)이 연장된 배선들일 수도 있고, 액티브 영역(A/A)에 배치된 데이터 라인들(DL)과 전기적으로 연결된 연결배선들일 수도 있다. 또한, 본 명세서에서는, 데이터 링크 배선들(DLL)을 넌-액티브 영역(N/A)에 배치되는 데이터 라인들(DL)이라고도 할 수 있다.
이와 같이, 액티브 영역(A/A)에 배치된 데이터 라인들(DL) 또는 넌-액티브 영역(N/A)에 배치된 데이터 링크 배선들(DLL) 사이에 단락이 발생하면, 해당 데이터 링크 배선들(DLL)과 해당 데이터 라인들(DL)을 거쳐서 데이터 전압을 공급받아야 하는 서브픽셀들(SP)은 정상적인 데이터 전압을 공급받지 못하게 된다. 이에 따라, 해당 서브픽셀들(SP)은 비 정상적으로 구동되어, 화상 이상 현상이 발생할 수 있으며, 심한 경우, 표시패널(110)이 부분적 또는 전체적으로 타버리는 현상(번트(Burnt) 현상)이 발생할 수도 있다.
도 7 및 도 8의 예시에 따르면, 넌-액티브 영역(A/A)에 배치된 게이트 구동 관련 배선들(GCL1, GCL2, GCL3, …) 중 2개의 게이트 구동 관련 배선(GCL1, GCL2) 간에 단락(Short)이 발생할 수 있다.
단락 발생의 구체적인 위치로서, 도 7에 도시된 바와 같이, 액티브 영역(A/A)의 측면 외곽 영역(상부 베젤 영역(UBA)이라고도 볼 수 있고 상부 베젤 영역(UBA)의 아래 영역이라고도 볼 수 있음)에서 2개의 게이트 구동 관련 배선(GCL1, GCL2) 간에 전기적인 단락이 발생할 수 있다.
단락 발생의 다른 구체적인 위치로서, 도 8에 도시된 바와 같이, 액티브 영역(A/A)의 상부 외곽 영역에 해당하는 상부 베젤 영역(UBA)에서 2개의 게이트 구동 관련 배선(GCL1, GCL2) 간에 전기적인 단락이 발생할 수 있다.
이와 같이, 넌-액티브 영역(N/A)에 배치된 2개의 게이트 구동 관련 배선(GCL1, GCL2) 사이에 단락이 발생하면, 2개의 게이트 구동 관련 배선(GCL1, GCL2)을 통해 게이트 구동 관련 신호가 게이트 구동회로(GDC)에 정상적으로 공급되지 못한다. 따라서, 게이트 라인들(GL)로 스캔신호가 정상적으로 출력되지 못하여 화상 이상 현상이 발생할 수 있으며, 심한 경우, 표시패널(110)이 부분적 또는 전체적으로 타버리는 현상(번트(Burnt) 현상)이 발생할 수도 있다.
따라서, 아래에서는, 신호배선들(SL) 간의 전기적인 단락과 그 단락 위치를 검출하기 위한 검사방법을 상세하게 설명한다.
도 9 및 도 10은 본 발명의 실시예들에 따른 표시장치(100)의 검사시스템을 나타낸 도면들이다. 단, 설명의 편의를 위하여, 제1 신호배선(SL1) 및 제2 신호배선(SL2)을 예로 든다.
먼저, 검사시스템의 주변 구조를 설명한다.
표시패널(110)은 액티브 영역(A/A)과 넌-액티브 영역(N/A)을 포함하고, 제1 신호배선(SL1) 및 제2 신호배선(SL2)이 배치된다.
표시패널(110)의 넌-액티브 영역(N/A)에는 데이터 구동회로에 해당하는 제1 구동회로(121)가 본딩되는 제1 패드 부(SDIC PAD)가 위치할 수 있다.
제1 패드 부(SDIC PAD)는 다수의 신호패드들을 포함한다.
제1 패드 부(SDIC PAD)에 포함된 다수의 신호패드들은 제1 신호배선(SL1) 및 제2 신호배선(SL2)이 전기적으로 연결되는 제1 신호패드(PD1) 및 제2 신호패드(PD2)를 포함한다.
다수의 신호배선(SL)은 제1 패드 부(SDIC PAD)에서 다른 구동회로로 신호를 전달하는 배선을 포함할 수 있다. 예를 들어, 다수의 신호배선(SL)은 제1 패드 부(SDIC PAD)에서 제2 구동회로(122)로 클럭신호, 게이트 구동 전압(VGH, VGL) 등의 게이트 구동 관련 신호를 전달해주기 위한 게이트 구동 관련 배선(GCL1, GCL2, GCL3, …)을 포함할 수 있다.
다수의 신호배선(SL)은 제1 패드 부(SDIC PAD)에서 액티브 영역(A/A) 내 서브픽셀(SP)로 신호를 공급하기 위한 배선을 포함할 수 있다. 예를 들어, 다수의 신호배선(SL)은 제1 패드 부(SDIC PAD)에서 액티브 영역(A/A) 내 서브픽셀(SP) 내 데이터 전압을 공급하기 위한 데이터 라인(DL)을 포함할 수 있다. 다수의 신호배선(SL)은 제1 패드 부(SDIC PAD)에서 액티브 영역(A/A) 내 서브픽셀(SP) 내 구동전압(VDD) 또는 기준전압(Vref)을 공급하기 위한 구동전압 배선 또는 기준전압 배선을 포함할 수 있다.
도 9 및 도 10을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 검사시스템은, 단락 검사 대상이 되는 2개의 신호배선(SL1, SL2)에 대응되는 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)와, 제1 및 제2 검사패드(TP1, TP2)와, 제1 및 제2 검사제어패드(TCP1, TCP2)와, 검사회로(900) 등을 포함할 수 있다.
검사회로(900)는, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 여부를 판단하는 회로이다.
검사회로(900)는, 제1 및 제2 검사제어패드(TCP1, TCP2) 각각으로 검사제어신호를 공급하여, 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)의 온-오프를 제어할 수 있다.
검사회로(900)는, 제1 및 제2 검사패드(TP1, TP2) 중 하나로 검사신호를 공급하고, 제1 및 제2 검사패드(TP1, TP2) 각각의 전기적 상태를 측정함으로써, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 여부를 판단할 수 있다.
검사회로(900)는, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 여부뿐만 아니라, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락이 발생한 위치 (단락 위치)를 알아낼 수도 있다.
일 예로, 검사회로(900)는, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 위치가 넌-액티브 영역(N/A)인지 액티브 영역(A/A)인지를 판단할 수도 있다.
또 다른 일 예로, 검사회로(900)는, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 위치가 액티브 영역(A/A)의 상부에 의치하는 넌-액티브 영역(N/A)인지 액티브 영역(A/A)의 측면에 의치하는 넌-액티브 영역(N/A)인지를 판단할 수도 있다.
도 9 및 도 10을 참조하면, 제1 신호배선(SL1)은 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R)을 포함할 수 있다(SL1 = SL1_F + SL1_R). 제2 신호배선(SL2)은 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R)을 포함할 수 있다(SL2 = SL2_F + SL2_R).
제1 신호배선(SL1)의 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R) 중 제1 부분배선(SL1_F)은 제1 신호패드(PD1)에 전기적으로 연결될 수 있다. 제2 신호배선(SL2)의 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R) 중 제1 부분배선(SL2_F)은 제2 신호패드(PD2)에 전기적으로 연결될 수 있다.
제1 검사 제어 트랜지스터(TTR1)는 제1 신호배선(SL1)의 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R) 사이에 위치할 수 있다. 제2 검사 제어 트랜지스터(TTR2)는 제2 신호배선(SL2)의 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R) 사이에 위치할 수 있다.
제1 신호배선(SL1)을 이루는 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R) 중 제1 부분배선(SL1_F)은 표시패널(110)의 넌-액티브 영역(N/A)에 배치된 제1 패드 부(SDIC PAD)와 제1 검사 제어 트랜지스터(TTR1)의 제1 노드 사이에 전기적으로 연결될 수 있으며, 넌-액티브 영역(N/A)에 배치된다.
제1 신호배선(SL1)을 이루는 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R) 중 제2 부분배선(SL1_R)은 액티브 영역(A/A)에도 배치되는 배선(예: 데이터 라인, 구동전압(VDD) 배선, 기준전압(Vref) 배선 등)일 수도 있고, 액티브 영역(A/A)의 측면에 위치하는 넌-액티브 영역(N/A)에 배치되는 배선(예: CLK 배선, VST 배선, VGH 배선, VGL 배선 등의 게이트 구동 관련 배선 등)일 수도 있다.
다시 말해, 제1 신호배선(SL1)이 제1 패드 부(SDIC PAD)에서 넌-액티브 영역(N/A)에 전기적으로 연결되는 제2 구동회로(122)로 신호를 전달하는 배선인 경우, 제1 신호배선(SL1)을 이루는 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R) 중 제2 부분배선(SL1_R)은 제1 검사 제어 트랜지스터(TTR1)의 제2 노드와 표시패널(110)의 넌-액티브 영역(N/A)에 배치된 제2 구동회로(122) 사이에 전기적으로 연결될 수 있다. 또는, 제1 신호배선(SL1)이 제1 패드 부(SDIC PAD)에서 액티브 영역(A/A) 내 서브픽셀(SP)로 신호를 공급하기 위한 배선인 경우, 제1 신호배선(SL1)을 이루는 제1 부분배선(SL1_F)과 제2 부분배선(SL1_R) 중 제2 부분배선(SL1_R)은 제1 검사 제어 트랜지스터(TTR1)의 제2 노드와 전기적으로 연결되어 표시패널(110)의 액티브 영역(A/A)까지 연장되어 배치될 수 있다.
제2 신호배선(SL2)을 이루는 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R) 중 제1 부분배선(SL2_F)은 표시패널(110)의 넌-액티브 영역(N/A)에 배치된 제1 패드 부(SDIC PAD)와 제2 검사 제어 트랜지스터(TTR2)의 제1 노드 사이에 전기적으로 연결될 수 있으며, 넌-액티브 영역(N/A)에 배치된다.
제2 신호배선(SL2)을 이루는 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R) 중 제2 부분배선(SL2_R)은 액티브 영역(A/A)에도 배치되는 배선(예: 데이터 라인, 구동전압(VDD) 배선, 기준전압(Vref) 배선 등)일 수도 있고, 액티브 영역(A/A)의 측면에 위치하는 넌-액티브 영역(N/A)에 배치되는 배선(예: CLK 배선, VST 배선, VGH 배선, VGL 배선 등의 게이트 구동 관련 배선 등)일 수도 있다.
다시 말해, 제2 신호배선(SL2)이 제1 패드 부(SDIC PAD)에서 넌-액티브 영역(N/A)에 전기적으로 연결되는 제2 구동회로(122)로 신호를 전달하는 배선인 경우, 제2 신호배선(SL2)을 이루는 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R) 중 제2 부분배선(SL2_R)은 제2 검사 제어 트랜지스터(TTR2)의 제2 노드와 표시패널(110)의 넌-액티브 영역(N/A)에 배치된 제2 구동회로(122) 사이에 전기적으로 연결될 수 있다. 또는, 제2 신호배선(SL2)이 제1 패드 부(SDIC PAD)에서 액티브 영역(A/A) 내 서브픽셀(SP)로 신호를 공급하기 위한 배선인 경우, 제2 신호배선(SL2)을 이루는 제1 부분배선(SL2_F)과 제2 부분배선(SL2_R) 중 제2 부분배선(SL2_R)은 제2 검사 제어 트랜지스터(TTR2)의 제2 노드와 전기적으로 연결되어 표시패널(110)의 액티브 영역(A/A)까지 연장되어 배치될 수 있다.
제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2) 각각은 제1 노드, 제2 노드 및 제3 노드를 포함할 수 있다. 여기서, 제1 노드는 소스 노드 또는 드레인 노드일 수 있고, 제2 노드는 드레인 노드 또는 소스 노드일 수 있고, 제3 노드는 게이트 노드이다.
제1 검사 제어 트랜지스터(TTR1)의 제1 노드는 제1 신호배선(SL1)의 제1 부분배선(SL1_F)을 통해 제1 신호패드(PD1)와 전기적으로 연결될 수 있다. 또한, 제1 검사 제어 트랜지스터(TTR1)의 제1 노드는 제1 신호배선(SL1)의 제1 부분배선(SL1_F)에서 분기된 제1 검사라인(TL1)을 통해 제1 검사패드(TP1)와도 전기적으로 연결될 수 있다. 제1 검사 제어 트랜지스터(TTR1)의 제2 노드는 제1 신호배선(SL1)의 제2 부분배선(SL1_R)과 전기적으로 연결될 수 있다. 그리고, 제1 검사 제어 트랜지스터(TTR1)의 제3 노드는 제1 검사제어배선(TCL1)을 통해 제1 검사제어패드(TCP1)와 전기적으로 연결될 수 있다.
제2 검사 제어 트랜지스터(TTR2)의 제1 노드는 제2 신호배선(SL2)의 제1 부분배선(SL2_F)을 통해 제2 신호패드(PD2)와 전기적으로 연결될 수 있다. 또한, 제2 검사 제어 트랜지스터(TTR2)의 제1 노드는 제2 신호배선(SL2)의 제1 부분배선(SL2_F)에서 분기된 제2 검사라인(TL2)을 통해 제2 검사패드(TP2)와도 전기적으로 연결될 수 있다. 제2 검사 제어 트랜지스터(TTR2)의 제2 노드는 제2 신호배선(SL2)의 제2 부분배선(SL2_R)과 전기적으로 연결될 수 있다. 그리고, 제2 검사 제어 트랜지스터(TTR2)의 제3 노드는 제2 검사제어배선(TCL2)을 통해 제2 검사제어패드(TCP2)와 전기적으로 연결될 수 있다.
제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)는 도 9에 도시된 바와 같이 P-타입 트랜지스터일 수도 있고, 도 10에 도시된 바와 같이 N-타입 트랜지스터일수도 있다.
도 9에 도시된 바와 같이, 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)가 P-타입 트랜지스터인 경우, 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)를 턴-온 시키는 턴-온 전압은 제1 레벨 전압일 수 있다.
도 10에 도시된 바와 같이, 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)가 N-타입 트랜지스터인 경우, 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)를 턴-온 시키는 턴-온 전압은 제2 레벨 전압일 수 있다.
위에서 언급한 제1 레벨 전압과 제2 레벨 전압은 서로 다른 전압으로서, 제1 레벨 전압은 로우 레벨 게이트 전압(VGL)이고, 제2 레벨 전압은 하이 레벨 게이트 전압(VGH)일 수 있다.
제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)는 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
도 11은 본 발명의 실시예들에 따른 표시장치(100)의 검사방법(신호배선 단락 검출방법)의 흐름도이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 검사방법(신호배선 단락 검출방법)은 1차 검사 단계(S100) 및 2차 검사 단계(S200)를 포함할 수 있다.
1차 검사 단계(S100)는 2개의 신호배선(SL1, SL2) 간의 단락이 발생했는지를 판단하는 단계이다.
2차 검사 단계(S200)는, 1차 검사 단계(S100) 이후 진행되는 단계로서, 1차 검사 단계(S100)에서 2개의 신호배선(SL1, SL2) 간의 단락이 발생한 것으로 판단된 경우, 2개의 신호배선(SL1, SL2) 간의 단락 위치를 알아내는 단계이다.
1차 검사 단계(S100)는, 제1 및 제2 검사라인(TL1, TL2) 중 하나로 1차 검사신호(TEST1_TX)를 공급하는 1차 검사신호 공급 단계(S110)와, 제1 및 제2 검사패드(TP1, TP2)를 1차 측정하는 1차 측정 단계(S120)와, 제1 및 제2 검사패드(TP1, TP2)의 측정 결과에 따라 제1 및 제2 신호배선(SL1, SL2) 간의 단락 여부를 판단하는 단락 여부 판단 단계(S130)를 포함할 수 있다.
2차 검사 단계(S200)는, 제1 및 제2 검사라인(TL1, TL2) 중 하나로 2차 검사신호(TEST2_TX)를 공급하는 2차 검사신호 공급 단계(S210)와, 제1 및 제2 검사패드(TP1, TP2)를 2차 측정하는 2차 측정 단계(S220)와, 제1 및 제2 검사패드(TP1, TP2)의 측정 결과에 따라 제1 및 제2 신호배선(SL1, SL2) 간의 단락 위치를 판단하는 단락 위치 판단 단계(S230)를 포함할 수 있다.
아래에서는, 도 12 내지 도 15를 참조하여 1차 검사 단계(S100)를 더욱 상세하게 설명하고, 도 16 내지 도 19를 참조하여 2차 검사 단계(S200)를 더욱 상세하게 설명한다. 단, 아래에서는, 설명의 편의를 위하여, 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 P-타입 트랜지스터인 것을 예로 든다.
도 12 내지 도 15는 본 발명의 실시예들에 따른 표시장치(100)의 신호배선 단락 검출방법의 1차 검사 단계(S100)를 설명하기 위한 도면들이다.
검사회로(900)는, 검사실행명령신호의 발생 시, 신호배선 단락 검출을 위한 검사를 시작하게 된다.
이에 따라, 1차 검사 단계(S100)를 시작하게 된다.
이러한 1차 검사 단계(S100)는, 제1 및 제2 검사라인(TL1, TL2) 중 하나로 1차 검사신호(TEST1_TX)를 공급하는 1차 검사신호 공급 단계(S110)와, 제1 및 제2 검사패드(TP1, TP2)를 1차 측정하는 1차 측정 단계(S120)와, 제1 및 제2 검사패드(TP1, TP2)의 측정 결과에 따라 제1 및 제2 신호배선(SL1, SL2) 간의 단락 여부를 판단하는 단락 여부 판단 단계(S130)를 포함할 수 있다.
도 12를 참조하면, 1차 검사신호 공급 단계(S110)에 해당하는 제1 기간 동안, 검사회로(900)는, 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)가 턴-온 상태에서, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 중 하나에 1차 검사신호(TEST1_TX)를 인가한다.
검사회로(900)는 제1 검사제어패드(TCP1) 및 제2 검사제어패드(TCP2)로 턴-온 전압(VG_ON)을 출력함으로써, 턴-온 전압(VG_ON)이 제1 검사제어라인(TCL1) 및 제2 검사제어라인(TCL2)을 통해 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)의 제3 노드(게이트 노드)에 인가된다. 이에 따라, 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 턴-온 된다. 여기서, 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 P-타입이므로, 턴-온 전압(VG_ON)은 로우 레벨 게이트 전압(VGL)일 수 있다.
1차 검사신호 공급 단계(S110) 동안, 검사회로(900)는, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 중 제1 검사패드(TP1)에 1차 검사신호(TEST1_TX)를 인가할 수도 있고, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 중 제2 검사패드(TP2)에 1차 검사신호(TEST1_TX)를 인가할 수도 있다.
즉, 1차 검사신호 공급 단계(S110) 동안, 검사회로(900)는, 제1 검사라인(TL1) 및 제2 검사라인(TL2) 중 제1 검사라인(TL1)에 1차 검사신호(TEST1_TX)를 인가할 수도 있고, 제1 검사라인(TL1) 및 제2 검사라인(TL2) 중 제2 검사라인(TL2)에 1차 검사신호(TEST1_TX)를 인가할 수도 있다.
도 13을 참조하면, 1차 검사신호 공급 단계(S110) 이후에 진행되는 1차 측정 단계(S120)에 해당하는 제2 기간 동안, 검사회로(900)는, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)가 턴-온 상태에서, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 각각의 전기적인 상태를 측정한다.
예를 들어, 검사회로(900)는 제1 검사라인(TL1)과 전기적으로 연결된 제1 검사패드(TP1)를 통해 제1 측정신호(TEST1_RX1)를 측정한다. 검사회로(900)는 제2 검사라인(TL2)과 전기적으로 연결된 제2 검사패드(TP2)를 통해 제2 측정신호(TEST1_RX2)를 측정한다.
도 14 및 도 15를 참조하면, 단락 여부 판단 단계(S130) 동안, 검사회로(900)는, 1차 측정 단계(S120) 동안의 측정 결과에 따라, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 여부를 판단할 수 있다.
도 14에 도시된 바와 같이, 검사회로(900)는, 1차 측정 단계(S120) 동안의 측정 결과(1st TEST Result), 제2 검사패드(TP2)를 통해 얻어진 제2 측정신호(TEST1_RX2)가 1차 검사신호(TEST1_TX)가 인가되었던 제1 검사패드(TP1)를 통해 얻어진 제1 측정신호(TEST1_RX1)와 전혀 다르거나 없다면, 제1 신호배선(SL1)과 제2 신호배선(SL2)이 오픈(Open) 된 것으로 판단한다.
여기서, 제1 신호배선(SL1)과 제2 신호배선(SL2) 간의 오픈(Open)은 제1 신호배선(SL1)과 제2 신호배선(SL2) 간의 단락(Short)이 되지 않은 정상 상태를 의미한다.
1차 검사신호(TEST1_TX)가 인가되었던 제1 검사패드(TP1)를 통해 얻어진 제1 측정신호(TEST1_RX1)는 1차 검사신호(TEST1_TX)와 대응될 수 있다. 제1 측정신호(TEST1_RX1)가 1차 검사신호(TEST1_TX)와 대응된다는 것은 전압 레벨 변화가 대응된다는 것을 의미할 수 있다.
제2 측정신호(TEST1_RX2)가 제1 측정신호(TEST1_RX1)와 전혀 다르다는 것은, 전압 레벨 변화가 다르다는 것을 의미할 수 있고, 제2 측정신호(TEST1_RX2)가 없다는 것은 어떠한 전압도 측정되지 않거나 전압 레벨 변화가 없다는 것을 의미할 수 있다.
도 15에 도시된 바와 같이, 검사회로(900)는, 1차 측정 단계(S120) 동안의 측정 결과(1st TEST Result), 제2 검사패드(TP2)를 통해 얻어진 제2 측정신호(TEST1_RX2)가 1차 검사신호(TEST1_TX)가 인가되었던 제1 검사패드(TP1)를 통해 얻어진 제1 측정신호(TEST1_RX1)와 대응된다면, 제1 신호배선(SL1)과 제2 신호배선(SL2)이 단락(Short) 된 비정상 상태인 것으로 판단한다.
제1 신호배선(SL1)과 제2 신호배선(SL2)이 단락(Short) 된 비정상 상태인 경우, 1차 검사신호(TEST1_TX)가 인가되지 않은 제2 검사패드(TP2)를 통해 얻어진 제2 측정신호(TEST1_RX2)가 1차 검사신호(TEST1_TX)와 대응된다.
제2 측정신호(TEST1_RX2)가 1차 검사신호(TEST1_TX) 및 제1 측정신호(TEST1_RX1)와 대응된다는 것은, 전압 레벨 변화가 대응된다는 것을 의미할 수 있다.
전술한 바와 같이, 1차 검사 단계(S100)를 통해, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 여부가 검출될 수 있다.
만약, 1차 검사 단계(S100)를 통해, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락이 검출되면, 2차 검사 단계(S200)가 진행될 수 있다.
도 16 내지 도 19는 본 발명의 실시예들에 따른 표시장치(100)의 신호배선 단락 검출 방법의 2차 검사 단계(S200)를 설명하기 위한 도면들이다.
2차 검사 단계(S200)는, 제1 및 제2 검사라인(TL1, TL2) 중 하나로 2차 검사신호(TEST2_TX)를 공급하는 2차 검사신호 공급 단계(S210)와, 제1 및 제2 검사패드(TP1, TP2)를 2차 측정하는 2차 측정 단계(S220)와, 제1 및 제2 검사패드(TP1, TP2)의 측정 결과에 따라 제1 및 제2 신호배선(SL1, SL2) 간의 단락 위치를 판단하는 단락 위치 판단 단계(S230)를 포함할 수 있다.
도 16을 참조하면, 2차 검사신호 공급 단계(S210)에 해당하는 제3 기간 동안, 검사회로(900)는, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)가 턴-오프 상태에서 제1 검사패드(TP1) 및 제2 검사패드(TP2) 중 하나에 2차 검사신호(TEST2_TX)를 인가할 수 있다.
검사회로(900)는 제1 검사제어패드(TCP1) 및 제2 검사제어패드(TCP2)로 턴-오프 전압(VG_OFF)을 출력함으로써, 턴-오프 전압(VG_OFF)이 제1 검사제어라인(TCL1) 및 제2 검사제어라인(TCL2)을 통해 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)의 제3 노드(게이트 노드)에 인가된다. 이에 따라, 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 턴-오프 된다. 여기서, 제1 검사 제어 트랜스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 P-타입이므로, 턴-오프 전압(VG_OFF)은 하이 레벨 게이트 전압(VGH)일 수 있다.
2차 검사신호 공급 단계(S210) 동안, 검사회로(900)는, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 중 제1 검사패드(TP1)에 2차 검사신호(TEST2_TX)를 인가할 수도 있고, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 중 제2 검사패드(TP2)에 2차 검사신호(TEST2_TX)를 인가할 수도 있다.
즉, 2차 검사신호 공급 단계(S210) 동안, 검사회로(900)는, 제1 검사라인(TL1) 및 제2 검사라인(TL2) 중 제1 검사라인(TL1)에 2차 검사신호(TEST2_TX)를 인가할 수도 있고, 제1 검사라인(TL1) 및 제2 검사라인(TL2) 중 제2 검사라인(TL2)에 2차 검사신호(TEST2_TX)를 인가할 수도 있다.
도 17을 참조하면, 2차 검사신호 공급 단계(S210) 이후에 진행되는 2차 측정 단계(S220)에 해당하는 제4 기간 동안, 검사회로(900)는, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)가 턴-오프 상태에서 제1 검사패드(TP1) 및 제2 검사패드(TP2) 각각의 전기적인 상태를 측정할 수 있다.
예를 들어, 검사회로(900)는 제1 검사라인(TL1)과 전기적으로 연결된 제1 검사패드(TP1)를 통해 제1 측정신호(TEST2_RX1)를 측정한다. 검사회로(900)는 제2 검사라인(TL2)과 전기적으로 연결된 제2 검사패드(TP2)를 통해 제2 측정신호(TEST2_RX2)를 측정한다.
도 18 및 도 19를 참조하면, 단락 위치 판단 단계(S230) 동안, 검사회로(900)는, 2차 측정 단계(S220) 동안의 측정 결과에 따라, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 위치를 결정할 수 있다.
보다 구체적으로, 검사회로(900)는, 2차 측정 단계(S220) 동안의 측정 결과, 도 18에 도시된 바와 같이, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 각각을 통해 측정된 전기적인 상태가 상이하면, 제1 신호배선(SL1)의 제2 부분배선(SL1_R)과 제2 신호배선(SL2)의 제2 부분배선(SL2_R)이 단락 된 것으로 결정할 수 있다.
다시 말해, 검사회로(900)는, 2차 측정 단계(S220) 동안의 측정 결과, 도 18에 도시된 바와 같이, 제2 검사패드(TP2)를 통해 얻어진 제2 측정신호(TEST2_RX2)가 2차 검사신호(TEST2_TX)가 인가되었던 제1 제1 검사패드(TP1)를 통해 얻어진 제1 측정신호(TEST2_RX1)와 대응되지 않거나, 제2 검사패드(TP2)를 통해 얻어진 제2 측정신호(TEST2_RX2)가 측정되지 않는 경우, 제1 신호배선(SL1)의 제2 부분배선(SL1_R)과 제2 신호배선(SL2)의 제2 부분배선(SL2_R)이 단락 된 것으로 결정할 수 있다. 여기서, 제1 측정신호(TEST2_RX1)는 전압 레벨 변화 등이 2차 검사신호(TEST2_TX)와 대응될 수 있다.
전술한 바에 따르면, 제1 신호배선(SL1)과 제2 신호배선(SL2)의 단락 위치는, 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)을 기준으로, 제1 패드 부(SDIC PAD)와 가까운 영역이 아니라, 먼 영역 내 위치일 수 있다.
이러한 단락 위치는 제1 신호배선(SL1)에서 액티브 영역(A/A)에 배치된 부분과 제2 신호배선(SL2)에서 액티브 영역(A/A)에 배치된 부분이 단락 된 위치할 수 있다. 또는, 단락 위치는 제1 신호배선(SL1)에서 액티브 영역(A/A)의 측면 넌-액티브 영역(N/A)에 배치된 부분과 제2 신호배선(SL2)에서 측면 넌-액티브 영역(N/A)에 배치된 부분이 단락 된 위치할 수 있다.
검사회로(900)는, 2차 측정 단계(S220) 동안의 측정 결과, 도 19에 도시된 바와 같이, 제1 검사패드(TP1) 및 제2 검사패드(TP2) 각각을 통해 측정된 전기적인 상태가 동일하거나 대응되면, 제1 신호배선(SL1)의 제1 부분배선(SL1_F)과 제2 신호배선(SL2)의 제1 부분배선(SL2_F)이 단락 된 것으로 결정할 수 있다.
다시 말해, 검사회로(900)는, 2차 측정 단계(S220) 동안의 측정 결과, 도 19에 도시된 바와 같이, 제2 검사패드(TP2)를 통해 얻어진 제2 측정신호(TEST2_RX2)가 2차 검사신호(TEST2_TX)가 인가되었던 제1 제1 검사패드(TP1)를 통해 얻어진 제1 측정신호(TEST2_RX1)와 대응되는 경우, 제1 신호배선(SL1)의 제1 부분배선(SL1_F)과 제2 신호배선(SL2)의 제1 부분배선(SL2_F)이 단락 된 것으로 결정할 수 있다. 여기서, 제2 측정신호(TEST2_RX2)는 전압 레벨 변화 등이 2차 검사신호(TEST2_TX) 및 제1 측정신호(TEST2_RX1)와 대응될 수 있다.
전술한 바에 따르면, 제1 신호배선(SL1)과 제2 신호배선(SL2)의 단락 위치는 제1 및 제2 검사 제어 트랜지스터(TTR1, TTR2)을 기준으로 제1 패드 부(SDIC PAD)와 가까운 영역 내 위치일 수 있다. 이러한 단락 위치는 제1 신호배선(SL1)에서 넌-액티브 영역(N/A)에 배치된 부분과 제2 신호배선(SL2)에서 넌-액티브 영역(N/A)에 배치된 부분이 단락 된 위치로서, 제1 패드 부(SDIC PAD)와 액티브 영역(A/A) 사이의 영역에 포함되는 위치일 수 있다.
이상에서 설명한 표시패널(110)에 배치된 신호배선들(SL) 간의 단락 검사 방법은 표시장치(100)가 출하되기 전에 진행될 수 있고, 출하된 이후 진행될 수도 있다.
도 20 내지 도 23은 본 발명의 실시예들에 따른 표시장치(100)의 검사가 제품 출하 전에 진행되는 경우, 제품 출하 후, 표시장치(100)에서 확인 가능한 검사시스템의 잔여 구성을 나타낸 도면들이다.
단, 도 20 내지 도 23에서는, 다수의 신호배선(SL)으로서 제1 신호배선(SL1) 및 제2 신호배선(SL2)을 예로 든다.
도 20 및 도 21에서, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)가 P-타입 트랜지스터로서, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)의 턴-온 전압(VG_ON)은 로우 레벨 게이트 전압(VGL)이다.
도 22 및 도 23에서, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)가 N-타입 트랜지스터로서, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)의 턴-온 전압(VG_ON)은 하이 레벨 게이트 전압(VGH)이다.
이상에서 전술한 검사 방법이 진행되어, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락이 없는 것으로 판단되거나, 제1 신호배선(SL1) 및 제2 신호배선(SL2) 간의 단락 위치가 확인되어 확인된 단락 위치에서 단락 원인을 제어하는 조치가 취해져서 제1 신호배선(SL1) 및 제2 신호배선(SL2)이 전기적으로 분리된 정상 상태로 된 경우, 정상적으로 제품 출하기 될 수 있다.
이러한 제품 출하가 된 상태에서, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2) 각각의 제3 노드(게이트 노드)는, 도 20 내지 도 23에 도시된 바와 같이, 턴-온 전압(VG_ON)이 인가될 수 있다.
이에 따라, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 턴-온 된다.
따라서, 제1 신호패드(PD1)에 입력된 신호는, 제1 신호배선(SL1)의 제1 부분배선(SL1_F)으로 공급되고, 제1 검사 제어 트랜지스터(TTR1)를 통해, 제1 신호배선(SL1)의 제2 부분배선(SL1_R)으로 전달된다. 제2 신호패드(PD2)에 입력된 신호는, 제2 신호배선(SL2)의 제1 부분배선(SL2_F)으로 공급되고, 제2 검사 제어 트랜지스터(TTR2)를 통해, 제2 신호배선(SL2)의 제2 부분배선(SL2_R)으로 전달된다.
검사에 사용되었던 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는, 검사가 종료되었더라도, 표시패널(110)의 정상 동작을 위해 표시패널(110)의 영상 구동 중에 항상 턴-온 상태를 유지해야 한다.
도 20 내지 도 23을 참조하면, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2) 각각에서, 제1 노드는 소스 노드 또는 드레인 노드이고, 제2 노드는 드레인 노드 또는 소스 노드이고, 제3 노드는 게이트 노드일 수 있다.
도 20 내지 도 23을 참조하면, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2) 각각의 제3 노드 (게이트 노드)에 전기적으로 연결된 제1 검사제어라인(TCL1) 및 제2 검사제어라인(TCL2)이 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
도 20 및 도 22에 도시된 바와 같이, 제품 출하 후에는, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2)는 항상 턴-온 상태를 유지하므로, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2) 각각의 제3 노드(게이트 노드)에 연결된 제1 검사제어패드(TCP1) 및 제2 검사제어패드(TCP2)는 검사제어신호가 더 이상 인가되지 않는 상태 (미 구동 상태)일 수 있다.
제품 출하 후, 제1 검사 제어 트랜지스터(TTR1)의 제3 노드 (게이트 노드)에 연결된 라인(제1 검사제어라인(TCL1))의 끝 단에 패드(제1 검사제어패드(TCP1))가 연결되어 있을 수 있다. 이러한 패드(제1 검사제어패드(TCP1))는, 전기적으로 턴-온 전압(VGL 또는 VGH)이 인가된 상태이지만, 구동되지 않는 상태일 수 있으며, 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
제2 검사 제어 트랜지스터(TTR2)의 제3 노드 (게이트 노드)에 연결된 라인(제2 검사제어라인(TCL2))의 끝 단에 패드 (제2 검사제어패드(TCP2))가 연결되어 있을 수 있다. 이러한 패드 (제2 검사제어패드(TCP2))는 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다. 이러한 패드 (제2 검사제어패드(TCP2))는 전기적으로 턴-온 전압(VGL 또는 VGH)이 인가된 상태이지만, 미 구동 상태일 수 있으며, 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
한편, 도 21 및 도 23에 도시된 바와 같이, 제1 검사 제어 트랜지스터(TTR1) 및 제2 검사 제어 트랜지스터(TTR2) 각각의 제3 노드(게이트 노드)에 연결된 제1 검사제어패드(TCP1) 및 제2 검사제어패드(TCP2)는, 패널 제작 공정 중에 커팅되어 존재하지 않을 수도 있다. 이 경우, 제1 검사제어배선(TCL1) 및 제2 검사제어배선(TCL2) 각각의 끝 단이 끊어진 상태로 존재할 수 있다.
도 20 내지 도 23을 참조하면, 제1 신호배선(SL1)에서 분기된 라인(제1 검사라인(TL1))이 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
도 20 및 도 22를 참조하면, 제1 신호배선(SL1)에서 분기된 라인(제1 검사라인(TL1))의 끝 단에 연결된 패드(제1 검사패드(TP1))가 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
도 20 내지 도 23을 참조하면, 제2 신호배선(SL2)에서 분기된 라인(제2 검사라인(TL2))이 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
도 20 및 도 22를 참조하면, 제2 신호배선(SL2)에서 분기된 라인(제2 검사라인(TL2))의 끝 단에 연결된 패드(제2 검사패드(TP2))가 표시패널(110)의 넌-액티브 영역(N/A)에 위치할 수 있다.
한편, 도 21 및 도 23에 도시된 바와 같이, 제1 검사패드(TP1) 및 제2 검사패드(TP2)는, 패널 제작 공정 중에 커팅되어 존재하지 않을 수도 있다. 이 경우, 제1 검사배선(TL1) 및 제2 검사배선(TL2) 각각의 끝 단이 끊어진 상태로 존재할 수 있다.
도 24는 본 발명의 실시예들에 따른 표시장치(100)의 검사시스템의 상세 구성들을 나타낸 도면이다.
도 24를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 검사시스템에서, 검사회로(900)는, 1차 검사신호(TEST1_TX) 및 2차 검사신호(TEST2_TX)를 출력하기 위한 출력부(TX)와, 제1 검사패드(TP1) 및 제2 검사패드(TP2)을 통해 제1 측정신호(TEST1_RX1, TEST2_RX1) 및 제2 측정신호(TEST1_RX2, TEST2_RX2)를 수신하는 수신부(RX)와, 턴-온 전압(VG_ON) 및 턴-오프 전압(VG_OFF) 중에서 제1 검사제어패드(TCP1) 및 제2 검사제어패드(TCP2) 각각으로 인가될 전압을 선택하는 스위칭 소자(TCS_SW)와, 출력부(TX) 및 수신부(RX)의 동작을 제어하고, 제어신호(TCS)를 출력하여 스위칭 소자(TCS_SW)의 동작을 제어하는 검사 컨트롤러(TEST_CTR) 등을 포함할 수 있다.
검사 컨트롤러(TEST_CTR)는 도 1의 컨트롤러(120)에 포함될 수 있다.
출력부(TX) 및 수신부(RX)는 제1 구동회로(121)의 내부에 포함되거나, 인쇄회로기판 상에 실장될 수 있다.
본 발명의 실시예들에 따른 표시장치(100)의 검사시스템은 검사 대상이 되는 2개의 신호배선(SL1, SL2)를 선택하는 선택회로를 더 포함할 수 있다.
도 11 내지 도 19를 참조하여 설명한 검사 방법은 표시장치(100)가 출하된 이후에도 진행될 수 있다. 이 경우, 도 24의 검사시스템 내 검사회로(900)의 구성들(TEST_CTR, TX, RX, TCS_SW)이 이용될 수 있다.
제품 출하 후, 검사는 다양한 시점에 진행될 수 있다. 검사는 파워 온 신호가 입력된 이후 영상 구동이 시작하기 전에 진행되거나, 파워 오프 신호가 입력된 이후 진행될 수도 있고, 사용자 입력에 의해 검사 시작 신호가 입력된 경우에 진행될 수 있다.
이상에서 설명한 바와 같은 본 발명의 실시예들에 의하면, 본 발명의 실시예들의 목적은, 신호배선들(SL) 간의 단락이 없는 표시장치(100) 및 표시패널(110)을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 신호배선들(SL) 간의 단락 여부를 검출할 수 있는 표시장치(100), 표시패널(110) 및 검사시스템을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 신호배선들(SL) 간의 단락 위치 검출할 수 있는 표시장치(100), 표시패널(110) 및 검사시스템을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 신호배선들(SL) 간의 단락 검사를 제품 출하 이전은 물론, 제품 출하 이후에도 수행할 수 있는 표시장치(100), 표시패널(110) 및 검사시스템을 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 컨트롤러
121: 제1 구동회로
122: 제2 구동회로

Claims (20)

  1. 액티브 영역과 넌-액티브 영역을 포함하고, 다수의 신호배선이 배치되고, 상기 넌-액티브 영역에 위치하는 제1 패드 부, 제1검사패드 및 제1 검사제어패드를 포함하는 표시패널;
    상기 다수의 신호배선의 단락을 검사하는 검사회로; 및
    상기 제1 패드 부에 전기적으로 연결된 제1 구동회로를 포함하고,
    상기 다수의 신호배선 각각은 제1 부분배선과 제2 부분배선을 포함하고,
    상기 다수의 신호배선 각각에서, 상기 제1 부분배선과 상기 제2 부분배선 사이에 위치하는 검사 제어 트랜지스터를 더 포함하고,
    상기 검사 제어 트랜지스터의 제1 노드는 상기 제1 부분배선을 통해 상기 표시패널의 상기 넌-액티브 영역에 배치된 상기 제1 패드 부와 전기적으로 연결되고, 상기 제1 부분배선에서 분기된 제1 검사라인을 통해 상기 제1 검사패드와 전기적으로 연결되고,
    상기 검사 제어 트랜지스터의 제2 노드는 상기 제2 부분배선과 전기적으로 연결되고,
    상기 검사 제어 트랜지스터의 제3 노드는 상기 제1 검사제어패드와 전기적으로 연결되어 턴-온 전압이 인가되는 표시장치.
  2. 제1항에 있어서,
    상기 다수의 신호배선은 상기 제1 패드부에서 다른 구동회로로 신호를 전달하는 배선을 포함하는 표시장치.
  3. 제1항에 있어서,
    상기 표시패널에 배치된 다수의 게이트라인을 구동하고, 상기 표시패널의 상기 넌-액티브 영역에 전기적으로 연결된 제2 구동회로를 더 포함하고,
    상기 다수의 신호배선 각각에서,
    상기 제1 부분배선은 상기 표시패널의 상기 넌-액티브 영역에 배치된 상기 제1 패드 부와 상기 검사 제어 트랜지스터의 상기 제1 노드 사이에 전기적으로 연결되고,
    상기 제2 부분배선은 상기 검사 제어 트랜지스터의 상기 제2 노드와 상기 표시패널의 상기 넌-액티브 영역에 배치된 상기 제2 구동회로 사이에 전기적으로 연결되는 표시장치.
  4. 제1항에 있어서,
    상기 다수의 신호배선은 상기 제1 패드부에서 상기 액티브 영역 내 서브픽셀로 신호를 공급하기 위한 배선을 포함하는 표시장치.
  5. 제1항에 있어서,
    상기 다수의 신호배선 각각에서,
    상기 제1 부분배선은 상기 표시패널의 상기 넌-액티브 영역에 배치된 상기 제1 패드 부와 상기 검사 제어 트랜지스터의 상기 제1 노드 사이에 전기적으로 연결되고,
    상기 제2 부분배선은 상기 검사 제어 트랜지스터의 상기 제2 노드와 전기적으로 연결되어 상기 표시패널의 상기 액티브 영역까지 연장되어 배치되는 표시장치.
  6. 제1항에 있어서,
    상기 검사 제어 트랜지스터는 P-타입 트랜지스터이고, 상기 턴-온 전압은 제1 레벨 전압인 표시장치.
  7. 제1항에 있어서,
    상기 검사 제어 트랜지스터는 N-타입 트랜지스터이고, 상기 턴-온 전압은 제2 레벨 전압인 표시장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 검사 제어 트랜지스터는 상기 표시패널의 영상 구동 중에 항상 턴-온 상태를 유지하는 표시장치.
  10. 제1항에 있어서,
    상기 제1 구동회로는 데이터 구동회로인 표시장치.
  11. 제1항에 있어서,
    상기 검사 제어 트랜지스터에서, 상기 제1 노드는 소스 노드 또는 드레인 노드이고, 상기 제2 노드는 드레인 노드 또는 소스 노드이고, 상기 제3 노드는 게이트 노드인 표시장치.
  12. 제1항에 있어서,
    상기 제1 검사라인이 상기 표시패널의 상기 넌-액티브 영역에 위치하는 표시장치.
  13. 제12항에 있어서,
    상기 제1 검사라인의 끝 단에 연결된 패드가 상기 표시패널의 상기 넌-액티브 영역에 위치하는 표시장치.
  14. 제1 부분배선과 제2 부분배선을 포함하는 제1 신호배선;
    액티브 영역의 외곽 영역인 넌-액티브 영역에 위치하는 제1 패드 부, 제1 검사패드, 제1 검사제어패드; 및
    상기 제1 신호배선의 상기 제1 부분배선과 상기 제2 부분배선 사이에 위치하는 제1 검사 제어 트랜지스터를 포함하고,
    상기 제1 검사 제어 트랜지스터는 제1 노드, 제2 노드 및 제3 노드를 포함하고,
    상기 제1 검사 제어 트랜지스터에서, 상기 제1 노드는 상기 제1 부분배선을 통해 상기 제1 패드 부와 전기적으로 연결되고, 상기 제1 부분배선에서 분기된 제1 검사라인을 통해 상기 제1 검사패드와 전기적으로 연결되고,
    상기 제2 노드는 상기 제2 부분배선과 전기적으로 연결되고,
    상기 제3 노드는 상기 제1 검사제어패드와 전기적으로 연결되어 턴-온 전압이 인가되는 표시패널.
  15. 제14항에 있어서,
    상기 검사 제어 트랜지스터는 상기 표시패널의 영상 구동 중에 항상 턴-온 상태를 유지하는 표시패널.
  16. 액티브 영역과 넌-액티브 영역을 포함하고, 제1 신호배선 및 제2 신호배선이 배치되고, 상기 넌-액티브 영역에 위치하며 상기 제1 신호배선 및 상기 제2 신호배선이 전기적으로 연결되는 제1 신호패드 및 제2 신호패드를 포함하는 표시패널을 검사하기 위한 검사시스템에 있어서,
    상기 제1 신호배선 및 상기 제2 신호배선 간의 단락 여부를 판단하는 검사회로를 포함하고,
    상기 제1 신호배선 및 상기 제2 신호배선 각각은 제1 부분배선과 제2 부분배선을 포함하고, 상기 제1 신호배선의 상기 제1 부분배선과 상기 제2 부분배선 중 상기 제1 부분배선은 상기 제1 신호패드에 전기적으로 연결되고, 상기 제2 신호배선의 상기 제1 부분배선과 상기 제2 부분배선 중 상기 제1 부분배선은 상기 제2 신호패드에 전기적으로 연결되고,
    상기 제1 신호배선의 상기 제1 부분배선과 상기 제2 부분배선 사이에 위치하는 제1 검사 제어 트랜지스터와, 상기 제2 신호배선의 상기 제1 부분배선과 상기 제2 부분배선 사이에 위치하는 제2 검사 제어 트랜지스터를 더 포함하고,
    상기 제1 검사 제어 트랜지스터에서, 제1 노드는 상기 제1 신호배선의 상기 제1 부분배선을 통해 상기 제1 신호패드와 전기적으로 연결되고 상기 제1 신호배선의 상기 제1 부분배선에서 분기된 제1 검사라인을 통해 제1 검사패드와 전기적으로 연결되고, 제2 노드는 상기 제1 신호배선의 상기 제2 부분배선과 전기적으로 연결되고, 제3 노드는 제1 검사제어패드와 전기적으로 연결되고,
    상기 제2 검사 제어 트랜지스터에서, 제1 노드는 상기 제2 신호배선의 상기 제1 부분배선을 통해 상기 제2 신호패드와 전기적으로 연결되고 상기 제2 신호배선의 상기 제1 부분배선에서 분기된 제1 검사라인을 통해 제2 검사패드와 전기적으로 연결되고, 제2 노드는 상기 제2 신호배선의 상기 제2 부분배선과 전기적으로 연결되고, 제3 노드는 제2 검사제어패드와 전기적으로 연결되고,
    상기 검사회로는,
    검사실행명령신호의 발생 시,
    제1 기간 동안, 상기 제1 검사 제어 트랜지스터 및 상기 제2 검사 제어 트랜지스터가 턴-온 상태에서 상기 제1 검사패드 및 상기 제2 검사패드 중 하나에 1차 검사신호를 인가하고, 상기 제1 기간 이후 제2 기간 동안, 상기 제1 검사 제어 트랜지스터 및 상기 제2 검사 제어 트랜지스터가 턴-온 상태에서 상기 제1 검사패드 및 상기 제2 검사패드 각각의 전기적인 상태를 측정하는 검사시스템.
  17. 제16항에 있어서,
    상기 검사회로는,
    상기 제2 기간 동안의 측정 결과에 따라, 상기 제1 신호배선 및 상기 제2 신호배선 간의 단락 여부를 판단하는 검사시스템.
  18. 제17항에 있어서,
    상기 검사회로는,
    상기 제1 검사패드 및 상기 제2 검사패드 각각의 전기적인 상태의 측정 결과에 따라, 상기 제1 신호배선 및 상기 제2 신호배선이 단락 된 것으로 판단되면,
    상기 제2 기간 이후 제3 기간 동안, 상기 제1 검사 제어 트랜지스터 및 상기 제2 검사 제어 트랜지스터가 턴-오프 상태에서 상기 제1 검사패드 및 상기 제2 검사패드 중 하나에 2차 검사신호를 인가하고, 상기 제3 기간 이후 제4 기간 동안, 상기 제1 검사 제어 트랜지스터 및 상기 제2 검사 제어 트랜지스터가 턴-오프 상태에서 상기 제1 검사패드 및 상기 제2 검사패드 각각의 전기적인 상태를 측정하는 검사시스템.
  19. 제18항에 있어서,
    상기 검사회로는,
    상기 제4 기간 동안의 측정 결과에 따라, 상기 제1 신호배선 및 상기 제2 신호배선 간의 단락 위치를 결정하는 검사시스템.
  20. 제19항에 있어서,
    상기 검사회로는,
    상기 제4 기간 동안의 측정 결과,
    상기 제1 검사패드 및 상기 제2 검사패드 각각을 통해 측정된 전기적인 상태가 동일하거나 대응되면, 상기 제1 신호배선의 상기 제1 부분배선과 상기 제2 신호배선의 상기 제1 부분배선이 단락 되는 것으로 결정하고,
    상기 제1 검사패드 및 상기 제2 검사패드 각각을 통해 측정된 전기적인 상태가 상이하면, 상기 제1 신호배선의 상기 제2 부분배선과 상기 제2 신호배선의 상기 제2 부분배선이 단락 되는 것으로 결정하는 검사시스템.
KR1020180121265A 2018-10-11 2018-10-11 표시장치, 표시패널 및 검사시스템 KR102563520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180121265A KR102563520B1 (ko) 2018-10-11 2018-10-11 표시장치, 표시패널 및 검사시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121265A KR102563520B1 (ko) 2018-10-11 2018-10-11 표시장치, 표시패널 및 검사시스템

Publications (2)

Publication Number Publication Date
KR20200041164A KR20200041164A (ko) 2020-04-21
KR102563520B1 true KR102563520B1 (ko) 2023-08-04

Family

ID=70456517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121265A KR102563520B1 (ko) 2018-10-11 2018-10-11 표시장치, 표시패널 및 검사시스템

Country Status (1)

Country Link
KR (1) KR102563520B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102273500B1 (ko) * 2014-12-30 2021-07-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시 장치

Also Published As

Publication number Publication date
KR20200041164A (ko) 2020-04-21

Similar Documents

Publication Publication Date Title
US20140354285A1 (en) Organic light emitting display panel
KR20160108639A (ko) 표시 패널, 표시 장치 및 표시 패널의 구동 방법
US20230351938A1 (en) Display Device
KR102581299B1 (ko) 표시장치 및 파워 모니터링 회로
KR102117341B1 (ko) 유기발광표시장치 및 그 구동방법
KR102383751B1 (ko) 유기발광표시패널, 유기발광표시장치 및 신호 라인 결함 감지 방법
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
KR102322710B1 (ko) 표시 장치와 그의 본딩 저항 센싱 방법
KR102510121B1 (ko) 유기발광표시장치, 데이터구동회로, 컨트롤러 및 구동방법
US20180061295A1 (en) Organic light emitting display device and controller
KR20210083151A (ko) 표시장치
KR20170064168A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR102380458B1 (ko) 표시장치
KR20170018152A (ko) 유기발광표시장치 및 그 구동방법
KR20220067407A (ko) 표시 장치, 컨트롤러 및 디스플레이 구동 방법
US20200265787A1 (en) Display panel driving device and display device having the same
KR102347837B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102563520B1 (ko) 표시장치, 표시패널 및 검사시스템
KR102276248B1 (ko) 표시 장치 및 그 보호방법
US11900843B2 (en) Display device and display driving method
KR20220058686A (ko) 표시 장치 및 그의 구동 방법
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR20160078692A (ko) 유기발광표시장치 및 그 구동방법
KR20210033732A (ko) 표시장치와 그 불량 감지 방법
KR102540466B1 (ko) 표시장치 및 표시모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant