KR102445432B1

KR102445432B1 - 체결 불량 확인 장치 및 이를 포함하는 표시장치

Info

Publication number: KR102445432B1
Application number: KR1020170175981A
Authority: KR
Inventors: 김현욱; 김상윤
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-20
Filing date: 2017-12-20
Publication date: 2022-09-20
Also published as: KR20190074543A

Abstract

본 발명에 의한 표시장치는 체결 불량 확인 판단부, 마스터 회로기판, 데이터 구동부, 제1 및 제2 슬레이브 회로기판들과 커넥터들을 포함한다. 체결 불량 확인 판단부는 테스트 신호를 생성하고, 제1 단자로 테스트 신호를 송신하고 제2 단자로 테스트 신호를 피드백 받는다. 마스터 회로기판은 제1 단자와 연결된 인입 라인; 및 제2 단자와 연결된 아웃 라인을 포함한다. 제1 및 제2 슬레이브 회로기판은 복수의 케이블을 포함하는 제1 케이블 그룹을 통해서 연결되는 마스터 회로기판과 개별적으로 연결된다. 데이터 구동부는 복수의 케이블을 포함하는 제2 케이블 그룹을 통해서 제1 및 제2 슬레이브 회로기판과 개별적으로 연결된다. 커넥터들은 제1 및 제2 케이블 그룹들에 속하는 각각의 케이블과 마스터 회로기판 또는 제1 슬레이브 회로기판 또는 제2 슬레이브 회로기판을 연결시킨다. 케이블들 및 1 및 제2 회로기판은, 인입 라인과 아웃 라인을 연결하도록 서로 접속되는 배선들을 배치된 체결 확인 루프를 포함한다.

Description

체결 불량 확인 장치 및 이를 포함하는 표시장치{APPARATUS FOR CHECHKING A CONNECTION FALUT AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 커넥터들의 체결 불량을 확인할 수 있는 체결 불량 확인 장치 및 이를 포함하는 표시장치에 관한 것이다.

표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고 픽셀들이 매트릭스 형태로 배치된다. 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트펄스가 순차적으로 공급된다. 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.

근래에는 해상도가 높아지고 대화면을 갖는 표시패널이 등장하면서, 표시패널을 구동하는 구동 회로부를 분할하는 방법을 이용하고 있다. 각각의 구동 회로부들은 마스터 구동회로부와 커넥터 및 케이블을 통해서 구동신호들을 공급받는다. 구동 회로부들이 늘어나면서 커넥터로 연결되는 케이블의 개수도 늘어난다. 커넥터들과 케이블들 간의 물리적 결합이 완전치 않을 경우에는 구동전압이 정상적인 경로로 흐르지 못하고 특정 영역에서 과전류로 인한 번트(Burnt) 현상이 발생할 뿐 아니라, 구동 불량이 발생하는 문제점이 나타난다. 또한, 유기발광 다이오드 표시장치에서 케이블들 간의 체결 불량이 발생하면, 유기발광 다이오드 및 이를 구동하는 구동 트랜지스터의 열화 보상 및 문턱전압 등의 특성 보상을 진행할 수 없게 된다.

본 발명은 체결 불량으로 인한 번트 현상, 구동 불량, 보상 불능이 발생하는 것을 방지하기 위한 체결 불량 확인 장치 및 이를 포함하는 표시장치를 제공하기 위한 것이다.

본 발명은 구동전압을 인가하기 이전에 커넥터 연결 상태를 미리 확인하여, 커넥터 연결 불량이 의심스러운 상황에서는 불량 유무를 다시 확인할 수 있다. 따라서, 표시패널의 제작 과정에서 커넥터 불량으로 인한 제품 파손을 방지할 수 있다. 또한, 본 발명은 체결 불량으로 인한 구동 불량이 발생하는 것을 미연에 방지할 수 있다.

도 1 및 도 2는 제1 실시 예에 의한 체결 불량 확인 장치를 나타내는 도면이다.
도 3은 FPGA에서의 파워 시퀀스를 나타내는 도면이다.
도 4는 체결 불량 확인 판단부의 동작을 설명하는 도면이다.
도 5는 제2 실시 예에 의한 체결 불량 확인 장치를 나타내는 도면이다.
도 6은 본 발명에 의한 표시장치를 나타내는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명에 의한 커넥터 체결 불량 확인 장치를 나타내는 도면이다. 도 2는 케이블과 제1 회로기판 및 제2 회로기판을 연결시키는 커넥터를 나타내는 도면이다.

도 1 및 도 2를 참조하면, 제1 실시 예에 의한 커넥터 체결 불량 확인 장치는 체결 불량 확인 판단부(10), 제1 회로기판(100), 제2 회로기판(200) 및 케이블(300)을 포함한다.

체결 불량 확인 판단부(10)는 테스트 신호(Sc)를 생성하고, 제1 단자(Out)로 테스트 신호를 송신한다. 체결 불량 확인 판단부(10)는 제2 단자(In)로 테스트 신호(Sc)를 피드백 받는다.

제1 회로기판(100)은 제1 단자(Out)와 연결된 인입 라인(IL) 및 상기 제2 단자(In)와 연결된 아웃 라인(OL)을 포함한다.

케이블(300)은 제1 커넥터(CON1)를 통해서 제1 회로기판(100)과 연결되고, 제2 커넥터(CON2)를 통해서 제2 회로기판(200)과 연결된다. 케이블(300)은 제1 회로기판(100)의 인입 라인(IL)과 연결된 제1 연결 라인(CL1) 및 제1 회로기판(100)의 아웃 라인(OL)과 연결된 제2 연결 라인(CL2)을 포함한다.

제2 회로기판(200)은 제2 커넥터(CON2)를 통해서 케이블(300)과 연결된다. 제2 회로기판(200)은 케이블(300)의 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)을 서로 연결시키기 위한 라우팅 라인(RL)을 포함한다.

제1 커넥터(CON1)는 제1 더미 핀(DP1) 및 제2 더미 핀(DP2)을 포함한다. 제1 더미 핀(DP1)은 인입 라인(IL)과 제1 연결 라인(CL1)을 접속시킨다. 제2 더미 핀(DP2)은 아웃 라인(OL)과 제2 연결 라인(CL2)을 접속시킨다.

제2 커넥터(CON2)는 제3 더미 핀(DP3) 및 제4 더미 핀(DP4)을 포함한다. 제3 더미 핀(DP3)은 제1 연결 라인(CL1)과 라우팅 라인(RL)의 일단을 접속시킨다. 제4 더미 핀(DP4)은 제2 연결 라인(CL2)과 라우팅 라인(RL)의 타단을 접속시킨다.

제1 회로기판(100)은 마스터 FPGA(field programmablegate array) 일 수 있고, 제2 회로기판(200)은 슬레이브 FPGA 일 수 있다. 마스터 FPGA 및 슬레이브 FPGA는 표시패널에 데이터전압을 공급하는 데이터 구동부의 타이밍 신호 및 영상 데이터를 전송하는 타이밍 콘트롤러일 수 있다.

FPGA는 내부 논리회로 구조를 재설정할 수 있는 집적회로이며, 논리곱(AND), 논리합(OR), 배타적 논리합(XOR), 부정(NOT) 등의 프로그래밍 가능한 논리요소와 논리요소를 연결하는 프로그래밍 가능한 연결선을 포함한다.

도 3은FPGA 에서 신호 전송 시퀀스를 나타내는 도면이다.

도 3을 참조하면, FPGA로 구현된 타이밍 콘트롤러는 디지털 고전위전압(VCC)을 공급받고, 일정 기간이 경과된 후에 아날로그 고전위전압(VDD) 및 감마전압(Gamma)을 데이터 구동부로 공급한다. 그리고, 타이밍 콘트롤러는 아날로그 하프 고전위전압(HVDD)을 데이터 구동부로 공급한다. HVDD를 전송한 이후, 타이밍 콘트롤러는 소스출력인에이블(source output enable: SOE)을 출력한다.

도 4는 체결 불량 확인 판단부의 동작을 설명하는 도면이다.

도 4를 참조하면, 체결 불량 확인 판단부(10)는 제1 타이밍(t1)에 제1 단자(Out)를 통해서 테스트 신호(Sc)를 인가한다. 테스트 신호(Sc)는 일정 주기를 갖는 구형파일 수 있지만, 이에 한정되지 않는다.

체결 불량 확인 판단부(10)는 제1 단자(Out)를 통해서 전송한 테스트 신호(Sc)를 제2 단자(In)를 통해서 피드백 받는다. 체결 불량 확인 판단부(10)는 카운터(미도시)를 이용해서 제2 단자(In)로 피드백되는 테스트 신호(Sc)의 타이밍을 카운트한다. 체결 불량 확인 판단부(10)는 제1 타이밍(t1)에서부터 테스트 신호(Sc)가 피드백되는 제2 타이밍(t2)까지의 기간이 미리 설정된 기준 시간 이내이면 제1 및 제2 커넥터(CON2)를 통해서 연결된 제1 회로기판(100)과 케이블(300), 및 제2 회로기판(200)들이 정상적으로 체결된 것으로 간주한다.

만약, 제1 커넥터(CON1) 또는 제2 커넥터(CON2)의 연결이 원활하지 않다면, 제1 내지 제4 더미 핀들(DP1~DP4) 중에서 어느 하나가 접촉 불량이 발생하였다는 것을 의미한다. 이처럼, 제1 커넥터(CON1) 또는 제2 커넥터(CON2)가 정상적으로 체결되지 않은 상태에서는 테스트 신호(Sc)가 제2 단자(In)로 피드백되지 않는다. 체결 불량 확인 판단부(10)는 테스트 신호(Sc)가 일정 기간 이내에 피드백되지 않으면, 제1 커넥터(CON1) 또는 제2 커넥터(CON2)가 정상적으로 체결되지 않은 것으로 간주한다.

표시패널이 대형화되면서 하나의 타이밍 콘트롤러를 이용하여 표시패널을 구동하기 어려운 경우도 발생한다. 이러한 경우, 표시패널을 둘 이상의 패널 영역으로 구분하여, 각각의 패널 영역을 구동하기 위한 데이터 구동부를 별개로 구분하기도 한다. 또한, 각각의 데이터 구동부에 타이밍 제어신호 및 영상데이터를 공급하는 슬레이브 회로기판을 별개로 구성하기도 한다.

2 개의 타이밍 콘트롤러가 제1 및 제2 슬레이브 회로기판으로 구현된 표시장치에 적용될 수 있는 체결 불량 확인 장치를 살펴보면 다음과 같다.

도 5는 제2 실시 예에 의한 체결 불량 확인 장치를 나타내는 도면이다.

도 5를 참조하면, 제2 실시 예에 의한 커넥터 체결 불량 확인 장치는 체결 불량 확인 판단부(10), 제1 회로기판(100), 제2 회로기판(200), 제1 및 제2 케이블(310,320)을 포함한다.

체결 불량 확인 판단부(10)는 테스트 신호(Sc)를 생성하고, 제1 단자(Out)로 테스트 신호를 송신한다. 그리고 체결 불량 확인 판단부(10)는 제2 단자(In)로 테스트 신호(Sc)를 피드백 받는다. 제1 회로기판(100)은 제1 단자(Out)와 연결된 인입 라인(IL) 및 상기 제2 단자(In)와 연결된 아웃 라인(OL)을 포함한다.

제1 케이블(310)은 제1 커넥터(CON1)를 통해서 제1 회로기판(100)과 연결되고, 제2 커넥터(CON2)를 통해서 제2 회로기판(200)과 연결된다. 제1 케이블(310)은 제1 회로기판(100)의 인입 라인(IL) 및 제2 회로기판(200)의 라우팅 라인(RL)의 일단과 연결된 제1 연결 라인(CL1)을 포함한다.

제2 케이블(320)은 제3 커넥터(CON3)를 통해서 제1 회로기판(100)과 연결되고, 제4 커넥터(CON4)를 통해서 제2 회로기판(200)과 연결된다. 제2 케이블(320)은 제1 회로기판(100)의 아웃 라인(OL) 및 제2 회로기판(200)의 라우팅 라인(RL)의 타단과 연결된 제2 연결 라인(CL2)을 포함한다.

제2 회로기판(200)은 제1 케이블(310)의 제1 연결 라인(CL1) 및 제2 케이블(320)의 제2 연결 라인(CL2)을 서로 연결시키기 위한 라우팅 라인(RL)을 포함한다.

이에 따라, 제1 단자(Out)로부터의 테스트 신호(Sc)는 인입 라인(IL), 제1 연결 라인(CL1), 라우팅 라인(RL), 제2 연결 라인(CL2) 및 아웃 라인(OL)을 경유하여 제2 단자(In)로 인가된다. 체결 불량 확인 판단부(10)는 제1 실시 예와 마찬가지로 일정 시간 이내에 제2 단자(In)로 테스트 신호(Sc)가 수신되는지 여부를 바탕으로 제1 내지 제4 커넥터(CON1~CON4)들의 체결 여부를 확인한다.

도 6은 본 발명에 의한 표시장치를 나타내는 도면이다. 특히 본 발명에 의한 체결 확인 감지장치가 적용된 실시 예를 도시하고 있다.

전술한 제1 및 제2 실시 예의 체결 불량 확인 장치와 결부하여 도 6을 참조하면, 본 발명의 표시장치는 제1 및 제2 표시패널(PNL1,PNL2), 마스터 회로기판(Master), 제1 및 제2 슬레이브 회로기판들(Slave1, Slave2), 체결 불량 확인 판단부(10)를 포함한다.

제1 및 제2 표시패널(PNL1, PNL2)는 데이터라인들(DL), 데이터라인들(DL)과 직교하는 게이트라인들(GL), 및 데이터라인들(DL)과 게이트라인들(GL)에 의해 정의된 매트릭스 형태로 픽셀(P)들을 포함한다. 표시패널(PNL)의 표시부(AA)는 TFT 어레이와 컬러 필터 어레이로 나뉘어질 수 있다. 표시패널(PNL)의 상판 또는 하판에 TFT 어레이가 형성될 수 있다. TFT 어레이는 데이터라인들(DL)과 게이트라인들(GL)의 교차부들에 형성된 TFT들(Thin Film Transistor, T), 데이터 신호의 전압을 충전하는 액정셀(Clc)의 픽셀 전극, 공통전압(Vcom)이 공급되는 액정셀(Clc)의 공통전극, 픽셀전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst)(미도시) 등을 포함하여 입력 영상을 표시한다.

표시패널(PNL)은 픽셀들이 배치된 표시부와 표시부를 둘러싸는 베젤 영역으로 구분될 수 있다. 베젤 영역에는 게이트 구동부(미도시)가 형성될 수 있다. 게이트 구동부는 드라이브 IC(DIC)를 통해 입력되는 게이트 타이밍 제어신호에 응답하여 데이터 신호에 동기되는 게이트펄스를 출력하는 시프트 레지스터(shift register)를 포함한다. 게이트 타이밍 제어신호는 스타트펄스와 시프트 클럭을 포함한다. 시프트 레지스터는 스타트펄스를 시프트 클럭 타이밍에 맞추어 게이트펄스를 시프트함으로써 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.

표시패널(PNL)의 TFT들(T)은 게이트펄스에 따라 턴-온되어 입력 영상의 데이터가 기입되는 표시패널(PNL)의 라인을 선택한다. 시프트 레지스터는 픽셀 어레이의 TFT 어레이와 함께 동일 공정으로 표시패널(PNL)의 기판 상에 직접 형성될 수 있다.

마스터 회로기판(Master)은 타이밍 콘트롤러(101)를 포함한다. 타이밍 콘트롤러(101)는 도시하지 않은 호스트 시스템으로부터 수신되는 영상 데이터를 제1 및 제2 슬레이브 회로기판(Slave1,Slave2)으로 전송한다. 타이밍 콘트롤러(101)는 픽셀 데이터에 동기하여 수신되는 타이밍신호를 입력 받아, 데이터 구동부의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와 게이트 구동부의 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 발생한다.

제1 및 제2 슬레이브 회로기판(Slave1,Slave2)은 마스터 회로기판(Master)으로부터 제공받는 타이밍 제어신호 및 영상 데이터를 데이터 구동부로 전송한다.

데이터 구동부는 제1 슬레이브 회로기판(Slave1,Slave2)으로부터 제공받는 타이밍 제어신호 및 영상 데이터를 바탕으로 제1 표시패널(PNL1)을 구동하고, 제2 슬레이브 회로기판(Slave2)으로부터 제공받는 타이밍 제어신호 및 영상 데이터를 바탕으로 제2 표시패널(PNL2)을 구동한다. 데이터 구동부는 영상 데이터를 아날로그 형태의 데이터전압으로 변환하는 디지털 아날로그 변환기(Digital-to- Analog Converter, 이하 "DAC"라 함)를 포함한다. DAC는 픽셀 데이터를 감마보상전압으로 변환하여 데이터 신호의 전압을 발생한다.

도 6에 도시된 체결 확인 감지장치의 신호 전송 루프를 살펴보면 다음과 같다.

체결 불량 확인 판단부(10)에서 전송한 테스트 신호(Sc)는 마스터 회로기판(Master)의 인입 라인(In)으로 전송된다. 테스트 신호(Sc)는 인입 라인(IL)과 연결된 제1 커넥터(CON1)를 경유하여 제1 케이블(311)의 제1 연결 라인(CL1)으로 전송된다.

제1 연결 라인(CL1)은 제2 커넥터(CON2)를 통해서 제1 슬레이브 회로기판(Slave1)의 라운팅 라인(RL)과 연결된다. 라우팅 라인(RL)은 제2 케이블(312)을 통해서 데이터 구동부(S-IC)의 라우팅 라인(RL)과 연결된다. 제2 케이블(312)은 제3 및 제4 커넥터들(CON3,,CON4)을 통해서 제1 슬레이브 회로기판(Slave1)과 데이터 구동부(S-IC)를 연결시킨다. 그리고 제2 케이블(312)은 테스트 신호(Sc)를 전송하기 위한 연결 라인(CCL)을 포함한다.

제1 및 제2 슬레이브 회로기판(Slave1, Slave2)들은 제1 내지 제8 케이블들(311~318)의 연결 라인(CL1,CL,CL2)들을 연결시키기 위한 라우팅 배선(RL)을 포함한다. 제2 내지 제7 케이블들(312~317)은 라우팅 배선(RL)들을 연결시키기 위한 연결 라인(CL)을 포함한다. 또한 마스터 회로기판(Master)은 제1 슬레이브 회로기판(Slave1)과 제2 슬레이브 회로기판(Slave2) 간의 루프를 연결하기 위한 라우팅 배선(RL)을 포함한다.

이와 같이, 마스터 회로기판(Master)의 인입 라인(IL)은 제1 내지 제8 케이블(311~318)의 연결 라인들(CL1,CL,CL2)을 통해서 제1 및 제2 슬레이브 회로기판들(Slave1, Slave2)의 라우팅 라인(RL) 및 데이터 구동부(S-IC)의 라우팅 라인(RL)들과 연결된다. 그리고 제8 케이블(318)의 연결 라인(CL2)은 마스터 회로기판(Master)의 아웃 라인(OL)과 연결된다.

체결 불량 확인 판단부(10)는 아웃 라인(OL)으로부터 피드백 받는 테스트 신호(Sc)를 바탕으로 커넥터들의 연결 상태 이상 유무를 확인할 수 있다. 이처럼 본 발명은 체결 확인 루프를 통해서 커넥터들의 연결 상태를 확인할 수 있기 때문에, 번트(Burnt) 현상을 미연에 방지할 수 있다. 번트 현상은 커넥터 연결 불량 상태에서 구동전압을 인가하면, 구동전압이 정상적인 경로로 전달되지 못하고 연결 불량이 발생한 지점에서 과전압으로 인한 회로 등이 파손되는 현상을 일컫는다. 이에 반해서, 본 발명은 구동전압을 인가하기 이전에 커넥터 연결 상태를 미리 확인하여, 커넥터 연결 불량이 의심스러운 상황에서는 불량 유무를 다시 확인할 수 있다. 따라서, 표시패널의 제작 과정에서 커넥터 불량으로 인한 제품 파손을 방지할 수 있다.

본 발명의 기술적 사상은 도면을 바탕으로 설명된 상세한 설명의 기재에 한정되지 않는다. 예컨대, 본 명세서는 액정표시장치를 중심으로 설명되어 있지만, 유기발광 표시장치에 적용될 수도 있다.

또한, 본 발명에서 체결 불량 확인 판단부가 마스터 회로기판의 외부에 배치된 것을 도시하고 있지만 체결 불량 확인 판단부의 위치는 이에 한정되지 않는다. 예컨대, 체결 불량 확인 판단부는 마스터 회로기판의 내부에 배치되어, 인입 라인으로 테스트 신호를 송신하고 피드백 받을 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

PNL: 표시패널 10: 체결 불량 확인 판단부
100, 200: 제1 및 제2 회로기판 CON: 커넥터
300, 310, 320, 311~318: 케이블

Claims

테스트 신호를 생성하고, 제1 단자로 상기 테스트 신호를 송신하고 제2 단자로 상기 테스트 신호를 피드백 받는 체결 불량 확인 판단부;
상기 제1 단자와 연결된 인입 라인; 및 상기 제2 단자와 연결된 아웃 라인을 포함하는 제1 회로기판; 및
하나 이상의 케이블을 통해서 연결되는 상기 제1 회로기판과 연결된 제2 회로기판을 포함하고,
상기 케이블 및 제2 회로기판은, 상기 인입 라인과 상기 아웃 라인을 연결하도록 서로 접속되는 배선들을 배치된 체결 확인 루프를 포함하고,
상기 하나 이상의 케이블은 제1 케이블 및 제2 케이블을 포함하고,
상기 제1 회로기판 및 상기 제2 회로기판은 상기 제1 및 제2 케이블을 통해서 연결되고,
상기 체결 확인 루프는
상기 제1 케이블에 배치되고, 상기 인입 라인과 연결되는 제1 연결 라인,
상기 제2 케이블에 배치되고, 상기 아웃 라인과 연결되는 제2 연결 라인, 및
상기 제2 회로기판에 배치되고, 상기 제1 및 제2 연결 라인을 잇는 라우팅 라인을 포함하며,
상기 제1 회로기판과 상기 제1 케이블을 연결하는 제1 커넥터,
상기 제2 회로기판과 상기 제1 케이블을 연결하는 제2 커넥터,
상기 제1 회로기판과 상기 제2 케이블을 연결하는 제3 커넥터,
상기 제2 회로기판과 상기 제2 케이블을 연결하는 제4 커넥터를 더 포함하고,
상기 라우팅 라인은 상기 제2 커넥터 및 상기 제4 커넥터를 서로 연결하고,
상기 체결 불량 확인 판단부는 단일의 상기 테스트 신호를 제1 단자로 송신하고 상기 단일의 테스트 신호를 제2 단자로 피드백 받아 체결 불량 여부를 판단하는, 체결 불량 확인 장치.
삭제
삭제
삭제
삭제
삭제
제 1 항에 있어서,
상기 제1 내지 제4 커넥터는
상기 제1 회로기판 또는 상기 제2 회로기판을 상기 제1 케이블 또는 상기 제2 케이블과 연결시키는 더미 핀을 포함하는 체결 불량 확인 장치.
제 1 항에 있어서,
상기 체결 불량 확인 판단부는
상기 테스트 신호를 상기 인입 라인으로 송신한 이후에, 미리 설정된 일정 시간 이내에 상기 아웃 라인으로부터 상기 테스트 신호를 피드백받지 못할 경우에 상기 체결 확인 루프가 연결된 상태가 아니라고 판단하는 체결 불량 확인 장치.
테스트 신호를 생성하고, 제1 단자로 상기 테스트 신호를 송신하고 제2 단자로 상기 테스트 신호를 피드백 받는 체결 불량 확인 판단부;
상기 제1 단자와 연결된 인입 라인; 및 상기 제2 단자와 연결된 아웃 라인을 포함하는 마스터 회로기판;
복수의 케이블을 포함하는 제1 케이블 그룹을 통해서 연결되는 상기 마스터 회로기판과 개별적으로 연결된 제1 및 제2 슬레이브 회로기판;
복수의 케이블을 포함하는 제2 케이블 그룹을 통해서 상기 제1 및 제2 슬레이브 회로기판과 개별적으로 연결되는 데이터 구동부들; 및
상기 제1 및 제2 케이블 그룹들에 속하는 각각의 케이블과, 상기 마스터 회로기판 또는 상기 제1 슬레이브 회로기판 또는 상기 제2 슬레이브 회로기판 또는 상기 데이터 구동부들을 연결시키는 커넥터들을 포함하고,
상기 케이블들 및 상기 제1 및 제2 슬레이브 회로기판은, 상기 인입 라인과 상기 아웃 라인을 연결하도록 서로 접속되는 배선들을 배치된 체결 확인 루프를 포함하고,
상기 제1 케이블 그룹은 상기 마스터 회로기판의 상기 인입 라인과 상기 제1 슬레이브 회로기판을 연결하는 제1 케이블,
상기 마스터 회로 기판과 상기 제1 슬레이브 회로기판을 연결하는 제2 케이블,
상기 마스터 회로기판과 상기 제2 슬레이브 회로기판을 연결하는 제3 케이블, 및 상기 마스터 회로기판의 상기 아웃 라인과 상기 제2 슬레이브 회로기판을 연결하는 제4 케이블을 포함하고, 상기 제2 케이블 그룹은 제1 표시패널의 제1 데이터 구동부와 상기 제1 슬레이브 회로기판을 연결하는 제5 케이블, 상기 제1 표시패널의 상기 제1 데이터 구동부와 상기 제1 슬레이브 회로기판을 연결하는 제6 케이블, 제2 표시패널의 제2 데이터 구동부와 상기 제2 슬레이브 회로기판을 연결하는 제7 케이블, 및 상기 제2 표시패널의 상기 제2 데이터 구동부와 상기 제2 슬레이브 회로기판을 연결하는 제8 케이블을 포함하고,
상기 체결 불량 확인 판단부는 단일의 상기 테스트 신호를 제1 단자로 송신하고 상기 단일의 테스트 신호를 제2 단자로 피드백 받아 체결 불량 여부를 판단하는, 표시장치.
제 9 항에 있어서,
상기 마스터 회로기판은 상기 제1 및 제2 표시패널에 기입되는 영상 데이터를 입력받고, 상기 데이터 구동부들을 구동하는 타이밍 제어신호를 생성하는 표시장치.
제 9 항에 있어서,
상기 커넥터들 각각은 상기 체결 확인 루프의 상기 배선들을 연결시키는 더미 핀을 포함하는 표시장치.
제 9 항에 있어서,
상기 체결 불량 확인 판단부는
상기 테스트 신호를 상기 인입 라인으로 송신한 이후에, 미리 설정된 일정 시간 이내에 상기 아웃 라인으로부터 상기 테스트 신호를 피드백받지 못할 경우에 상기 체결 확인 루프가 연결된 상태가 아니라고 판단하는 표시장치.