KR100787916B1 - 액정 표시 장치 - Google Patents

Abstract

범용의 타이밍 콘트롤러를 통해서도 구동이 가능한 비결정형 액정 표시 장치가 개시된다. 신호 변환부는 범용의 타이밍 제어부로부터 제공되는 스캔개시신호와 타이밍 신호의 타이밍 및 레벨을 변환하여 변환된 스캔개시신호와 제1 및 제2 파워 클럭을 출력한다. 게이트 구동부는 액정 표시 패널이 구비되는 투명 기판상에 복수의 스테이지가 종속 연결된 쉬프트 레지스터로 형성되고, 쉬프트 레지스터의 홀수번째 및 짝수번째 스테이지에는 제1 파워 클럭 및 제2 파워 클럭이 각각 제공되며, 첫 번째 스테이지의 입력단자에는 변환된 스캔개시신호가 입력되고, 각 스테이지의 출력신호에 의해 복수의 게이트 라인을 순차적으로 선택한다. 이에 따라, 비결정형 액정 표시 장치를 위해 별도의 타이밍 콘트롤러를 구현하지 않더라도 일반적인 타이밍 콘트롤러로부터 제공되는 스캔개시신호와 타이밍 신호의 타이밍 및 레벨을 변경하므로써, 아몰퍼스 타입의 액정 표시 패널에 최적하는 신호를 제공할 수 있다.

액정, 타이밍 콘트롤러, 아몰퍼스, 비결정, 스캔

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}

도 1은 종래의 비결정형 액정 표시 장치를 나타낸 평면도이다.

도 2는 게이트 및 데이터 구동 회로가 패널내에 내장된 비결정형 액정 표시 장치를 나타낸 평면도이다.

도 3은 본 발명에 따른 액정 표시 장치의 분해 사시도이다.

도 4는 상기한 도 3에 도시된 박막 트랜지스터 기판의 일례를 나타낸 평면도이다.

도 5는 상기한 도 4에 도시된 게이트 구동 회로를 구성하는 쉬프트 레지스터의 구성도이다.

도 6은 상기한 도 5에 도시된 쉬프트 레지스터의 각 스테이지의 구체적인 회로 구성을 나타낸 도면이다.

도 7은 상기한 도 6에 의한 출력 파형도이다.

도 8a는 일반적인 쉬프트 레지스터에 인가되는 스캔개시신호와 쉬프트 클럭을 설명하기 위한 파형도이고, 도 8b는 본 발명에 따른 쉬프트 레지스터에 인가되는 스캔개시신호와 파워 클럭을 설명하기 위한 파형도이다.

도 9는 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.

도 10은 상기한 도 9의 타이밍 변환부를 설명하기 위한 도면이다.

도 11은 상기한 도 10의 타이밍 변환부의 세부 회로를 설명하기 위한 도면이다.

도 12a 내지 도 12d는 일반적인 타이밍 제어부로부터 제공되는 스캔개시신호와 쉬프트 클럭들을 설명하기 위한 파형도이다.

도 13a, b는 게이트 쉬프트 클럭과 게이트 출력과의 관계를 설명하기 위한 파형도이다.

도 14a, b는 쉬프트 클럭의 트리거에 따라 스캔개시신호와 쉬프트 클럭의 변경을 설명하기 위한 파형도이다.

<도면의 주요부분에 대한 부호의 설명>

500 : 타이밍 제어부 600 : 신호 변환부

610 : 타이밍 변환부 612 : STV 선택부

614 : 클럭선택부 616 : 트리거 에지 선택부

618 : 게이트 신호 변경부 620 : 레벨 변환부

700 : 표시 기판 710 : 신호 버퍼

720 : 게이트 드라이버 730 : 데이터 드라이버

730 : 소오스 드라이버 740 : 액정 표시 패널

본 발명은 액정 표시 장치에 관한 것으로, 보다 상세하게는 범용의 타이밍 콘트롤러를 통해서도 구동이 가능한 비결정형 액정 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치(이하 LCD)는 대표적인 CRT 방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 장의 기판에 각각 전극이 형성되고, 각 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 구비하는 장치이며, 박막 트랜지스터는 두 장의 기판 중 어느 하나에 형성된다.

여기서, 화소부에 박막 트랜지스터(TFT)를 이용하는 액정 표시 장치는 비결정형(또는 아몰퍼스-실리콘, a-Si)과 다결정형(또는 폴리-실리콘, poly-Si)으로 구분되는데, 다결정형 액정 표시 장치는 소자 동작을 고속화할 수 있고 소자의 저전력 구동이 가능하지만, 박막 트랜지스터의 제조공정이 복잡하다는 단점이 있다. 따라서, 다결정형 액정 표시 장치는 소형 디스플레이 장치에 주로 응용이 되고, 비결정형 액정 표시 장치는 대면적이 용이하고 수율이 높아서 주로 노트 북 PC, LCD 모니터, HDTV 등의 대형 디스플레이 장치에 적용된다.

도 1은 일반적인 아몰퍼스-실리콘 타입 액정 표시 장치를 나타낸 평면도이다.

도 1을 참조하면, 일반적인 아몰퍼스-실리콘 타입 액정 표시 장치는 픽셀 어레이가 형성된 액정표시패널(10), 액정표시패널(10)에 구동 신호를 제공하기 위한 구동 인쇄회로기판(36, 42) 및 액정표시패널(10)과 구동 인쇄회로기판(36, 42)을 전기적으로 연결하기 위한 연성 인쇄회로기판(32, 38)을 구비한다.

구동 인쇄회로기판(36, 42)은 액정표시패널(10)의 데이터 라인을 구동하기 위한 데이터 인쇄회로기판(36)과 액정표시패널(10)의 게이트 라인을 구동하기 위한 게이트 인쇄회로기판(42)을 포함한다. 한편, 데이터 인쇄회로기판(36)은 데이터측 연성회로기판(32)에 의해 액정표시패널(10)의 데이터 라인 단자부와 연결되고, 게이트 인쇄회로기판(42)은 게이트측 연성회로기판(38)에 의해 액정표시패널의 게이트 라인 단자부와 연결된다.

이때, 데이터측 연성회로기판(32) 상에 COF(CHIP ON FILM) 방식으로 데이터 구동칩(34)이 형성되고, 게이트측 연성 인쇄회로기판(38) 상에 COF 방식으로 게이트 구동칩(40)이 형성된다.

최근에는 비결정형(a-Si) 액정 표시 장치에도 다결정형(poly-Si) 액정 표시 장치와 같이 액정표시패널의 유리 기판상에 데이터 구동회로 및 게이트 구동회로를 형성함으로써 조립공정의 수를 감소하고자 하는 기술 개발에 힘쓰고 있다.

도 2는 게이트 및 데이터 구동 회로가 패널내에 내장된 비결정형 액정 표시 장치를 나타낸 평면도이다.

도 2를 참조하면, 비결정형 액정 표시 장치(90)는 픽셀 어레이가 형성된 유리기판(60) 상의 표시영역의 주변 영역에 다수개의 데이터 구동칩(61) 및 게이트 구동칩(62)을 형성한다. 이때, 다수개의 데이터 구동칩(61)의 출력 단자들은 각각 데이터 라인에 연결되고, 다수개의 게이트 구동칩(62)의 출력 단자들은 각각 게이트 라인에 연결된다. 데이터 구동칩(61) 및 게이트 구동칩(62)의 입력 단자들은 연 성 인쇄회로기판(70)을 통해 통합 인쇄회로기판(미도시)과 연결된다.

한편, 연성 인쇄회로기판(70)에는 데이터 구동칩(61) 및 게이트 구동칩(62)에 타이밍 신호 및 영상 데이터 신호를 제공하는 구동칩(71) 및 공통 전압을 발생하는 공통전압 발생 칩(72)이 장착된다.

이와 같이, 유리기판(60) 내에 데이터 구동칩(61) 및 게이트 구동칩(62)을 장착하는 구조는 제조 원가를 절감시키고 구동 회로의 일체화로 전력 손실을 최소화할 수 있다.

이에 본 발명의 기술과 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 비결정형 액정 표시 장치에 최적하는 별도의 타이밍 콘트롤러를 구현하지 않더라도 일반적인 타이밍 콘트롤러를 통해서도 구현이 가능한 액정 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 복수의 데이터 라인과 이에 교차하는 복수의 게이트 라인을 포함하여 투명 기판상에 형성된 표시 셀 어레이 회로와, 상기 데이터 라인에 데이터 신호를 출력하는 데이터 구동부를 포함하는 액정 표시 장치에 있어서,

외부로부터 화상 신호와 상기 화상 신호의 출력 제어를 위한 제1 타이밍 신호를 제공받고, 상기 제1 타이밍 신호에 응답하여 생성한 제2 타이밍 신호 및 상기 화상 신호를 상기 데이터 구동 회로에 출력하고, 상기 제1 타이밍 신호에 응답하여 생성한 제1 스캔개시신호 및 제3 타이밍 신호를 출력하는 타이밍 제어부;

상기 제1 스캔개시신호의 타이밍 및 레벨을 변환하여 생성한 제2 스캔개시신호와, 상기 제3 타이밍 신호의 타이밍 및 레벨을 변환하여 생성한 제1 파워 클럭과, 상기 제1 파워 클럭과 위상이 반전된 제2 파워 클럭을 출력하는 신호 변환부; 및

상기 투명 기판상에 복수의 스테이지가 종속 연결된 쉬프트 레지스터로 형성되고, 상기 쉬프트 레지스터의 홀수번째 스테이지들 및 짝수번째 스테이지들에는 각각 상기 제1 파워 클럭 및 제2 파워 클럭이 제공되며, 첫 번째 스테이지의 입력단자에는 상기 제2 스캔개시신호가 입력되고, 각 스테이지의 출력신호에 의해 상기 복수의 게이트 라인을 순차적으로 선택하는 게이트 구동부를 포함하여 이루어진다.

이러한 액정 표시 장치에 의하면, 비결정형 액정 표시 장치를 위해 별도의 타이밍 콘트롤러를 구현하지 않더라도 일반적인 타이밍 콘트롤러로부터 제공되는 스캔개시신호와 타이밍 신호의 타이밍 및 레벨을 변경하므로써, 아몰퍼스 타입의 액정 표시 패널에 최적하는 신호를 제공할 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 3은 본 발명의 바람직한 일 실시예에 따른 액정 표시 장치의 분해 사시도이다.

도 3을 참조하면, 액정 표시 장치는 크게 액정표시패널 어셈블리(100), 백라이트 어셈블리(200), 샤시(300) 및 커버(400)를 포함한다.

액정 표시 패널 어셈블리(100)는 액정 표시 패널(110), 연성인쇄회로기판(Flexible Printed Circuit; 190, 이하, FPC) 및 통합 구동 칩(180)을 포함한다.

액정 표시 패널(110)은 하부 기판인 박막 트랜지스터 기판(120), 상부 기판인 컬러필터기판(130) 및 그 사이에 제공되는 액정층(미도시)을 포함한다. 박막 트랜지스터 기판(120)에는 a-Si 박막 공정에 의해 표시셀 어레이 회로 및 게이트 구동회로가 형성된다. 또한, 박막 트랜지스터 기판(120) 상에는 통합 구동 칩(180)이 부착된다. 통합 구동 칩(180)은 FPC(190)에 의해 외부 회로 기판(미도시)과 전기적으로 연결된다.

한편, 컬러 필터 기판(130)에는 RGB 화소 및 투명 공통 전극들이 형성된다.

백라이트 어셈블리(200)는 램프 어셈블리(220), 도광판(240), 광학시트들(260), 반사판(280) 및 몰드 프레임(290)을 포함한다.

도 4는 상기한 도 3에 도시된 박막 트랜지스터 기판의 일 실시예를 나타낸 평면도이다.

도 4를 참조하면, 박막 트랜지스터 기판(120)은 컬러 필터 기판(130)과 대응하는 제1 영역 및 대응하지 않는 제2 영역으로 구분된다. 또한, 제1 영역은 표시 영역과 주변 영역을 포함하고, 표시 영역에는 로우 방향으로 연장하여 복수개의 데이터 라인(DL)이 형성되고, 칼럼 방향으로 연장하여 복수개의 게이트 라인(GL)이 형성된다. 한편, 표시 영역의 좌측 주변 영역에는 복수개의 게이트 라인(GL)과 연결된 게이트 구동 회로(140)가 집적된다.

박막 트랜지스터 기판(120)의 제2 영역에는 액정표시패널(110)의 전반적인 구동을 제어하는 통합 구동칩(180)이 장착된다. 통합 구동칩(180)은 액정표시패널(110)의 외부에 배치된 회로기판으로부터 외부 영상 데이터 신호(181a) 및 외부 제어 신호(181b)가 입력되고, 게이트 구동 회로(140)의 구동을 제어하는 구동제어신호(GC) 및 복수의 데이터 라인(DL)들 각각에 아날로그 픽셀 데이터를 출력한다.

이때, 통합 구동칩(180)의 외부 연결 단자(181a, 182b)들은 회로기판과 통합 구동칩(180)을 전기적으로 연결하는 인터페이스 장치의 하나인 연성 인쇄회로기판(Flexible Printed Circuit; 190)과 연결된다.

통합 구동칩(180)의 복수개의 출력 단자들 중 구동제어신호 출력 단자들(GC)은 게이트 구동 회로(140)의 입력 단자들과 연결되고, 복수개의 채널 단자(CH)들은 복수개의 데이터 라인(DL)들에 각각 연결된다. 구체적으로, 구동제어신호 출력 단자(GC)들은 스캔개시신호 출력단자(ST), 제1 클럭 출력단자(CKV), 제2 클럭 출력단자(CKVB), 제1 전원전압단자(VOFF or VSS) 및 제2 전원전압단자(VON or VDD)의 5개의 단자들(114a)을 포함한다.

이하, 상기한 액정표시패널의 좌측 주변 영역에 형성된 게이트 구동회로를 도면을 참조하여 구체적 설명하기로 한다.

도 5는 상기한 도 4에 도시된 게이트 구동 회로를 구성하는 쉬프트 레지스터의 구성도이다.

도 5를 참조하면, 게이트 구동 회로(140)는 복수의 스테이지들(SRC1 ~ SRCn)이 종속 연결된 하나의 쉬프트 레지스터(141)로 구성된다. 즉, 각 스테이지의 출력 단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결됨으로써, 각 스테이지가 종속적으로 연결된다. 쉬프트 레지스터(141)는 게이트 라인들(GL1 ~ GLn)에 대응하는 n개의 스테이지들(SRC1 ~ SRCn)과 하나의 더미 스테이지(SRCn+1)로 구성된다. 각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 파워 클럭 입력단자(CKV), 제1 전원전압단자(VSS), 제2 전원전압단자(VDD)를 갖는다.

첫 번째 스테이지의 입력단자(IN)에는 스캔개시신호(ST)가 입력된다. 여기서, 스캔개시신호(ST)는 도 5에 도시된 컨트롤부(182)로부터의 수직동기신호에 동기된 펄스신호이다.

각 스테이지의 출력신호(OUT1 ~ OUTn)는 대응되는 각 게이트 라인(GL1 ~ GLn)에 연결된다. 홀수번째 스테이지들(SRC1, SRC3)에는 제1 파워 클럭(CKV)이 제공되고, 짝수번째 스테이지들(SRC2, SRC4)에는 제2 파워 클럭(CKVB)이 제공된다. 이때, 제1 파워 클럭(CKV)과 제2 파워 클럭(CKVB)은 서로 반대되는 위상을 갖는다.

각 스테이지(SRC1, SRC2, SRC3)의 각 제어단자(CT)에는 다음 스테이지(SRC2, SRC3, SRC4)의 출력신호(OUT2, OUT3, OUT4)가 제어신호로 입력된다. 즉, 제어단자(CT)에 입력되는 제어신호는 자신의 출력신호의 듀티 기간만큼 지연된 신호가 된다.

따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이상태)을 가짐으로써, 각 출력신호의 액티브 구간에서 대응되는 게이트 라인이 순차적으로 선택된다.

도 6은 상기한 도 5에 도시된 쉬프트 레지스터의 각 스테이지의 구체적인 회 로 구성을 나타낸 것이고, 도 7은 상기한 도 6에 의한 출력 파형도이다.

도 6을 참조하면, 쉬프트 레지스터(141)의 각 스테이지는 풀업부(142), 풀다운부(144), 풀업구동부(146) 및 풀다운구동부(148)를 포함한다.

풀업부(142)는 파워 클럭 입력단자(CK)에 드레인이 연결되고, 제3 노드(N3)에 게이트가 연결되고, 출력단자(OUT)에 소오스가 연결된 제1 NMOS 트랜지스터(NT1)로 구성된다.

풀다운부(144)는 출력단자(OUT)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 연결된 제2 NMOS 트랜지스터(NT2)로 구성된다.

풀업구동부(146)는 캐패시터(C), 제3 내지 제5 NMOS 트랜지스터(NT3~NT5)로 구성된다. 캐패시터(C)는 제3 노드(N3)와 출력단자(OUT) 사이에 연결된다. 제3 트랜지스터(NT13)는 제2 전원 전압(VDD)에 드레인이 연결되고, 입력단자(IN)에 게이트가 연결되고, 제3 노드(N3)에 소오스가 연결된다. 제4 트랜지스터(NT4)는 제3 노드(N3)에 드레인이 연결되고, 제어단자(CT)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 연결된다. 제5 트랜지스터(NT5)는 제3 노드(N3)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 연결된다.

이때, 제3 트랜지스터(NT3)의 사이즈는 제5 트랜지스터(NT5)의 사이즈보다 약 2배 정도 크게 형성된다.

풀다운구동부(148)는 제6 및 제7 NMOS 트랜지스터들(NT6, NT7)로 구성된다. 제6 트랜지스터(NT6)는 제2 전원전압(VDD)에 드레인과 게이트가 공통으로 결합되 고, 제4 노드(N4)에 소오스가 연결된다. 제7 트랜지스터(NT7)는 제4 노드(N4)에 드레인이 연결되고, 제3 노드(N3)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 결합된다.

이때, 제6 트랜지스터(NT6)의 사이즈는 제7 트랜지스터(NT7)의 사이즈보다 약 16배 정도 크게 형성된다.

도 7에 도시한 바와 같이, 제1 및 제2 파워 클럭(CKV, CKVB)과 스캔개시신호(ST)가 쉬프트 레지스터(141)에 공급되면, 첫 번째 스테이지(SRC1)에서는 스캔개시신호(ST)의 선단에 응답하여 제1 파워 클럭(CKV)의 하이레벨구간을 소정 시간(Tdr1) 지연시켜서 출력단자(OUT)에 출력신호(OUT1)로 발생한다.

이상에서 설명한 바와 같이, 어레이 기판이 배치되는 글라스상의 쉬프트 레지스터에는 스캔개시신호(STV)와 함께 제1 및 제2 파워 클럭(CKV, CKVB)이 공급되어 게이트 구동 회로로서 동작을 수행한다.

하지만, 이러한 스캔개시신호(STV)와 함께 제1 및 제2 파워 클럭(CKV, CKVB)은 아몰퍼스 타입의 액정 표시 장치에 최적하도록 구현된 통합 구동칩에 의해 쉬프트 레지스터에 적응하도록 변환되어 입력되므로, 일반적인 타이밍 콘트롤러를 적용할 수 없다는 문제점이 있다.

도 8a는 일반적인 쉬프트 레지스터에 인가되는 스캔개시신호와 쉬프트 클럭을 설명하기 위한 파형도이고, 도 8b는 본 발명에 따른 쉬프트 레지스터에 인가되는 스캔개시신호와 파워 클럭을 설명하기 위한 파형도이다. 특히, 상기한 도 8b는 비결정형 액정 표시 장치에 실장되어 게이트 드라이버 IC로 동작하는 쉬프트 레지 스터에 인가되기 위한 스캔개시신호와 파워 클럭을 도시한다.

즉, 일반적인 타이밍 콘트롤러는 도 8a에 도시한 바와 같이, 쉬프트 레지스터와 레벨 쉬프터를 포함하여 이루어지는 게이트 드라이버 IC에 적합하도록 스캔개시신호(STV)와 스캔개시신호를 1주기로 하는 쉬프트 클럭(CLOCK)을 출력한다.

하지만, 아몰퍼스 타입의 액정 표시 장치에 구현되는 게이트 드라이버 IC에는 도 8b에 도시한 바와 같이, 스캔개시신호(STV)와 스캔개시신호(STV)를 1/2주기로 하는 제1 및 제2 파워 클럭(CKV, CKVB)을 출력한다. 왜냐하면 도 5에 도시한 바와 같이, 제1 및 제2 파워 클럭(CKV, CKVB)은 홀수번째 스테이지와 짝수번째 스테이지에 각각 출력되어 홀수번째 게이트 신호와 짝수번째 게이트 신호를 출력하기 때문이다.

이에 본 발명에서는 아몰퍼스 타입의 액정 표시 장치를 위해 별도의 통합 구동칩을 구현하지 않더라도 일반적인 타이밍 콘트롤러를 통해서도 구현이 가능한 액정 표시 장치를 제안한다.

도 9는 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.

도 9를 참조하면, 본 발명에 따른 액정 표시 장치는 타이밍 제어부(500), 신호 변환부(600) 및 표시 기판(700)을 포함한다. 여기서 상기한 타이밍 제어부(500)는 일반적으로 널리 사용되는 범용 타이밍 제어부인 것이 바람직하다.

타이밍 제어부(500)는 그래픽 콘트롤러(미도시) 등으로부터 RGB 화상 신호와 이의 디스플레이를 제어하는 각종 타이밍 신호들을 제공받아 RGB 화상 신호와 상기 한 RGB 화상 신호의 출력을 위한 데이터 구동용 타이밍 신호를 구비하는 신호(501)액정 표시 패널의 게이트 구동회로에 제공하고, 게이트 구동용 타이밍 신호를 신호 변환부(600)에 제공한다.

여기서, 상기한 데이터 구동용 타이밍 신호는 한 프레임의 시작을 알리는 수평 동기 시작 신호(STH)와, 타이밍 제어부(500)로부터 넘어가는 RGB 화상 신호들이 데이터 드라이버(730) 내에서 아날로그로 변환되고, 이 변환된 아날로그 값을 액정 표시 패널(740)에 인가할 것을 명령하는 로드 신호(LOAD)와, 데이터 드라이버 내 데이터 쉬프트를 하기 위한 클럭인 HCLK 등이 있다.

또한 게이트 구동용 타이밍 신호는 LCD 패널내의 게이트 라인에 게이트 온 신호가 입력되는데, 상기한 게이트 온 신호의 시작을 명령하는 스캔개시신호(STV)와, 상기한 게이트 온 신호를 각각의 게이트 라인에 순차적으로 수행시키기 위한 게이트 클럭이 있다.

신호 변환부(600)는 타이밍 변환부(610)와 레벨 변환부(620)로 이루어져, 타이밍 제어부(500)로부터 제공되는 게이트 클럭(CLOCK)과 스캔개시신호(STV)를 제공받아 아몰퍼스 타입의 액정 표시 장치에 최적하는 스캔개시신호(STV)와 제1 및 제2 파워 클럭(CKV', CKVB')을 표시 기판(700)에 제공한다.

여기서, 상기한 타이밍 변환부(610)는 후술하는 도 11을 참조하여 설명한다.

또한, 레벨 변환부(620)는 일반적으로 레벨 쉬프터로서, 신호 변환부(610)로부터 제공되는 저레벨의 전압을 고레벨의 전압으로 변환하여 표시 기판(700)에 제공하는데, 이에 대한 상세한 설명은 널리 공지된 레벨 쉬프터의 동작과 동일하므로 생략한다. 특히, 어레이 기판에 형성되는 게이트 드라이버에는 쉬프트 레지스터만 구현되며, 일반적인 타이밍 제어부로부터 제공되는 스캔개시신호와 제1 및 제2 파워 클럭의 레벨을 고전압 레벨로 승압시키는 레벨 쉬프터의 동작을 상기한 레벨 변환부(620)가 담당하므로 게이트 드라이버내에 별도의 레벨 쉬프터를 구비하지 않더라도 정상적인 화상을 디스플레이할 수 있다.

표시 기판(700)은 신호 버퍼(710), 게이트 드라이버(720), 소오스 드라이버(730) 및 액정 표시 패널(740)로 이루어져, 타이밍 제어부(500)로부터 RGB 화상 신호와 데이터 구동용 타이밍 신호를 제공받고, 타이밍 변환부(600)로부터 제공되는 스캔개시신호(STV)와 제1 및 제2 파워 클럭(CKV', CKVB')을 제공받아 일정 화상을 디스플레이한다. 여기서, 상기한 신호 버퍼는 생략이 가능하고, 스캔개시신호는 레벨 변환될 수도 있고, 바이패싱(Bypassing)될 수도 있다.

특히, 본 발명에 따른 게이트 드라이버는 상기한 도 5와 도 6에서 언급한 바와 같이, 복수의 스테이지가 종속 연결되는 구조로 이루어져, 첫 번째 스테이지에는 스캔개시신호가 입력단자에 결합되고, 각 스테이지의 출력신호에 의해 복수의 게이트 라인을 순차적으로 선택하는 하나의 쉬프트 레지스터로 구성되는 것이 바람직하다. 이때, 쉬프트 레지스터의 홀수번째 스테이지들에는 제1 파워 클럭(CKV)이 제공되고, 짝수번째 스테이지들에는 제1 파워 클럭(CKV)과 위상이 반전된 제2 파워 클럭(CKVB)이 제공된다.

도 10은 상기한 도 9의 타이밍 변환부를 설명하기 위한 도면이고, 도 11은 상기한 도 10의 타이밍 변환부의 세부 회로를 설명하기 위한 도면이다.

도 10과 도 11을 참조하면, 본 발명에 따른 타이밍 변환부(610)는 STV 선택부(612), 클럭선택부(614), 트리거 에지 선택부(616) 및 게이트 신호 변경부(618)로 이루어진다.

동작시, 타이밍 제어부(500)로부터 제공되는 스캔개시신호와 쉬프트 클럭을 아몰퍼스 타입의 액정 표시 패널에 최적하도록 변환하여 레벨 변환부(620)에 제공한다. 여기서, 상기한 타이밍 제어부(500)로부터 제공되어 질 수 있는 다양한 신호 파형은 첨부하는 도 12a 내지 도 12d와 같다.

즉, 도 12a에 도시한 바와 같이, 타이밍 제어부(500)는 비반전하는 스캔개시신호를 출력할 수 있고, 도 12b에 도시한 바와 같이, 반전하는 스캔개시신호를 출력할 수 있으며, 도 12c에 도시한 바와 같이, 비반전하는 쉬프트 클럭을 출력할 수 있으며, 도 12d에 도시한 바와 같이, 반전하는 쉬프트 클럭을 출력할 수도 있다.

이처럼, 일반적인 타이밍 제어부(500)는 구동하고자 하는 드라이버 IC에 따라 상기한 도 12a 내지 12d 중 어느 한 타입의 파형을 갖는 스캔개시신호와 쉬프트 클럭을 출력한다.

STV 선택부(612)는 제1 반전기(612a)와 제1 멀티플렉서(612b)로 이루어져, 타이밍 제어부(500)로부터 스캔개시신호를 제공받아 제1 선택신호(SELECT1)를 근거로 스캔개시신호를 트리거 에지 선택부(616)에 출력하거나 또는 반전된 스캔개시신호를 트리거 에지 선택부(616)에 출력한다.

보다 상세히는, 제1 멀티플렉서(612b)는 일단을 통해 타이밍 제어부(500)로부터 제공되는 스캔개시신호(STV)를 제공받고, 타단을 통해 타이밍 제어부(500)로 부터 제공되어 제1 반전기(612a)를 경유하는 반전된 스캔개시신호(/STV)를 제공받아 제1 선택 신호(SELECT1)를 근거로 어느 하나의 신호를 트리거 에지 선택부(616)에 출력한다.

클럭선택부(614)는 제2 반전기(614a)와 제2 멀티플렉서(614b)로 이루어져, 타이밍 제어부(500)로부터 게이트 클럭(CLOCK)을 제공받아 제2 선택신호(SELECT2)를 근거로 게이트 클럭(CLOCK)을 트리거 에지 선택부(616)에 출력하거나 또는 반전된 게이트 클럭(/CLOCK)을 트리거 에지 선택부(616)에 출력한다.

보다 상세히는, 제2 멀티플렉서(614b)는 일단을 통해 타이밍 제어부(500)로부터 제공되는 게이트 클럭(CLOCK)을 제공받고, 타단을 통해 타이밍 제어부(500)로부터 제공되어 제2 반전기(614a)를 경유하는 반전된 게이트 클럭(/CLOCK)을 제공받아 제2 선택 신호(SELECT2)를 근거로 어느 하나의 신호를 트리거 에지 선택부(616)에 출력한다.

트리거 에지 선택부(616)는 제3 반전기(616a), D-플립플롭(616b), 제3 멀티플렉서(616c), 제1 지연기(616d), 오어게이트(616e), 제4 멀티플렉서(616f), 제2 지연기(616g), 제4 반전기(616h) 및 제1 앤드게이트(616i)로 이루어져, STV 선택부(612)로부터 제공되는 스캔개시신호(STV) 또는 반전된 스캔개시신호(/STV)를 제공받고, 클럭선택부(614)로부터 게이트 클럭(CLOCK) 또는 반전된 게이트 클럭(/CLOCK)을 제공받아 제3 선택신호(SELECT3)를 근거로 트리거 에지를 선택하여 게이트 신호 변경부(618)에 출력한다.

보다 상세히는, 제3 반전기(616a)는 제2 멀티플렉서(614b)로부터 게이트 클 럭 또는 반전된 게이트 클럭을 제공받아 이를 반전하여 D-플립플롭(616b)의 클럭단 및 제4 멀티플렉서(616f)에 제공한다.

또한, D-플립플롭(616b)은 클럭단을 통해 게이트 클럭 또는 반전된 게이트 클럭을 제공받고, 데이터 입력단을 통해 스캔개시신호 또는 반전된 스캔개시신호를 제공받아 소정의 연산 동작에 의한 신호를 비반전 출력단(Q)을 통해 제3 멀티플렉서(616c)에 출력한다.

또한, 제3 멀티플렉서(616c)는 STV 선택부(612)로부터 출력되는 신호와 D-플립플롭(616b)으로부터 출력되는 신호를 각각 제공받아 제3 선택 신호(SELECT3)를 근거로 어느 하나의 신호를 출력한다.

또한, 오어게이트(616e)는 제3 멀티플렉서(616c)로부터 출력되는 신호와 제3 멀티플렉서(616c)로부터 출력되어 제1 지연기(616d)에 의해 지연된 신호를 오어 연산을 통해 게이트 신호 변경부(618)에 출력한다.

또한, 제4 멀티플렉서(616f)는 클럭선택부(614)로부터 출력되는 신호와 제3 반전기(616a)에 의해 반전된 신호를 제공받아 제3 선택 신호(SELECT3)를 근거로 어느 하나를 선택하여 출력한다.

또한, 제1 앤드게이트(616i)는 제4 멀티플렉서(616f)로부터 출력되어 제2 지연기(616g)에 의해 지연된 신호와 제4 멀티플렉서(616f)로부터 출력되어 제4 반전기(616h)에 의해 반전된 신호를 앤드 연산을 통해 게이트 신호 변경부(618)에 출력한다. 즉, 트리거 에지 선택부(616)는 제3 선택신호(SELECT3)에 응답하여 타이밍 제어부(500)로부터 제공되는 스캔개시신호(STV)가 폴링 에지 신호인 경우에는 폴링 에지를 선택하여 게이트 신호 변경부(618)에 출력할 것이고, 타이밍 제어부(500)로부터 제공되는 스캔개시신호(STV)가 라이징 에지 신호인 경우에는 라이징 에지를 선택하여 게이트 신호 변경부(618)에 출력할 것이다.

게이트 신호 변경부(618)는 T-플립플롭(618a), 제3 지연기(618b), 제2 앤드 게이트(618c), 제4 지연기(618d) 및 제3 앤드게이트(618e)로 이루어져, 트리거 에지 선택부(616)로부터 라이징 에지 선택된 파워 클럭 또는 폴링 에지 선택된 파워 클럭을 제공받아 제공되는 파워 클럭을 변경하여 레벨 변환부(620)에 출력한다. 예를들어, 폴링 에지 선택된 제1 또는 제2 파워 클럭의 주기를 2체배하여 레벨 변환부(620)에 출력할 수도 있고, 라이징 에지 선택된 제1 또는 제2 파워 클럭의 주기를 2체배하여 레벨 변환부(620)에 출력할 수도 있다.

보다 상세히는, T-플립플롭(618a)은 클럭단을 통해 제1 앤드게이트(616i)의 출력 신호를 제공받고, 클리어단을 통해 오어게이트(616e)의 출력 신호를 제공받아 비반전 출력단을 통해 제3 지연기(618b)와 제2 앤드게이트(618c)에 신호를 출력하고, 반전 출력단을 통해 제4 지연기(618d)와 제3 앤드게이트(618e)에 신호를 출력한다.

또한, 제2 앤드 게이트(618c)는 T-플립플롭(618a)으로부터 제공되는 신호와 제3 지연기(618b)를 경유하는 신호를 앤드 연산하고, 연산된 신호인 제1 파워 클럭(CKV')을 레벨 변환부(620)에 출력하며, 제3 앤드게이트(618e)는 T-플립플롭(618a)으로부터 제공되는 신호와 제3 지연기(618d)를 경유하는 신호를 앤드 연산하고, 연산된 신호인 제2 파워 클럭(CKVB')을 레벨 변환부(620)에 출력한 다.

도 13a, b는 게이트 쉬프트 클럭과 게이트 출력과의 관계를 설명하기 위한 파형도로, 특히, 도 13a는 게이트 출력과 데이터 출력이 쉬프트 클럭의 라이징 에지에 트리거되는 경우를 설명하기 위한 파형도이고, 도 13b는 게이트 출력과 데이터 출력이 쉬프트 클럭의 폴링 에지에 트리거되는 경우를 설명하기 위한 파형도이다.

즉, 도 13b에 도시한 폴링 에지 트리거인 경우는 도 13a에 도시한 스캔개시신호를 쉬프트 클럭의 1/2 주기만큼 우측으로 지연시키고, 동시에 해당 쉬프트 클럭을 반전시킨다.

도 14a, b는 쉬프트 클럭의 트리거에 따라 스캔개시신호와 쉬프트 클럭의 변경을 설명하기 위한 파형도로서, 특히 상기한 도 10의 게이트 신호 변경부(618)에 의해 출력되는 제1 및 제2 파워 클럭(CKV, CKVB)을 설명하기 위한 파형도이다.

도 14a를 참조하면, 타이밍 제어부(500)로부터 출력되어 소오스 드라이버에 저장된 데이터의 출력 이전에 스캔개시신호의 출력이 완료되는 것을 도시하고, 스캔개시신호에 대응하는 쉬프트 클럭이 로우레벨에서 하이 레벨로 천이될 때 제1 파워 클럭(CKV)과 상기 제1 파워 클럭의 위상에 반전하는 제2 파워 클럭(CKVB)을 쉬프트 레지스터에 출력한다.

한편, 도 14b를 참조하면, 타이밍 제어부(500)로부터 출력되어 소오스 드라이버에 저장된 데이터 출력 중에 스캔개시신호의 출력이 완료되는 것을 도시하고, 스캔개시신호에 대응하는 쉬프트 클럭이 로우 레벨에서 하이 레벨로 천이될 때 제1 파워 클럭(CKV)과 상기 제1 파워 클럭의 위상에 반전하는 제2 파워 클럭(CKVB)을 쉬프트 레지스터에 출력한다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면 게이트 구동 IC를 별도로 구비하지 않고 어레이 기판상에 형성되는 쉬프트 레지스트로서 게이트 구동 IC의 동작을 수행하는 비결정형 액정 표시 장치에 있어서, 비결정형 액정 표시 장치에 최적하는 별도의 타이밍 콘트롤러를 구현하지 않고, 범용의 타이밍 콘트롤러를 사용하더라도 게이트 신호의 출력 제어를 위해 타이밍 콘트롤러로부터 출력되는 범용의 스캔개시신호와 게이트 클럭을 이용하여 비결정형 액정 표시 장치의 쉬프트 레지스터에 최적하는 변경된 스캔개시신호와 제1 및 제2 파워 클럭을 제공할 수 있다.

Claims (4)

1. 복수의 데이터 라인과 이에 교차하는 복수의 게이트 라인을 포함하여 투명 기판상에 형성된 표시 셀 어레이 회로와, 상기 데이터 라인에 데이터 신호를 출력하는 데이터 구동수단을 포함하는 액정 표시 장치에 있어서,

   외부로부터 화상 신호와 상기 화상 신호의 출력 제어를 위한 제1 타이밍 신호를 제공받고, 상기 제1 타이밍 신호에 응답하여 생성한 제2 타이밍 신호 및 상기 화상 신호를 상기 데이터 구동 회로에 출력하고, 상기 제1 타이밍 신호에 응답하여 생성한 제1 스캔개시신호 및 제3 타이밍 신호를 출력하는 타이밍 제어수단;

   상기 제1 스캔개시신호의 타이밍 및 레벨을 변환하여 생성한 제2 스캔개시신호와, 상기 제3 타이밍 신호의 타이밍 및 레벨을 변환하여 생성한 제1 파워 클럭과, 상기 제1 파워 클럭과 위상이 반전된 제2 파워 클럭을 출력하는 신호 변환수단; 및

   상기 투명 기판상에 복수의 스테이지가 종속 연결된 쉬프트 레지스터로 형성되고, 상기 쉬프트 레지스터의 홀수번째 스테이지들 및 짝수번째 스테이지들에는 각각 상기 제1 파워 클럭 및 제2 파워 클럭이 제공되며, 첫 번째 스테이지의 입력단자에는 상기 제2 스캔개시신호가 입력되고, 각 스테이지의 출력신호에 의해 상기 복수의 게이트 라인을 순차적으로 선택하는 게이트 구동수단을 포함하는 액정 표시 장치.
2. 제1항에 있어서, 상기 신호 변환수단은,

   상기 제1 스캔개시신호의 타이밍을 변환하여 생성한 제3 스캔개시신호와, 상기 제3 타이밍 신호의 타이밍을 변환하여 생성한 제3 파워 클럭과, 상기 제3 파워 클럭과 위상이 반전된 제4 파워 클럭을 출력하는 타이밍 변환부; 및

   상기 제3 스캔개시신호의 전압 레벨을 쉬프팅시킨 제2 스캔개시신호, 상기 제3 파워 클럭의 전압 레벨을 쉬프팅시킨 제1 파워 클럭과 상기 제1 파워 클럭과 위상이 반전된 제2 파워 클럭을 상기 게이트 구동수단에 출력하는 하는 레벨 변환부를 포함하는 것을 특징으로 하는 액정 표시 장치.
3. 제2항에 있어서, 상기 타이밍 변환부는,

   제1 선택신호를 근거로, 상기 제1 스캔개시신호와 상기 제1 스캔개시신호에 반전하는 스캔개시신호 중 어느 하나를 출력하는 스캔개시신호 선택부;

   제2 선택신호를 근거로, 상기 쉬프트 클럭과 상기 쉬프트 클럭에 반전하는 쉬프트 클럭 중 어느 하나를 출력하는 클럭 선택부;

   제3 선택 신호를 근거로, 상기 스캔개시신호 선택부로부터 제공되는 신호의 폴링 에지 또는 라이징 에지 중 어느 하나를 선택하여 출력하고, 상기 클럭 선택부로부터 제공되는 제1 및 제2 파워 클럭의 폴링 에지 또는 라이징 에지 중 어느 하나를 선택하여 출력하는 트리거 에지 선택부; 및

   상기 트리거 에지 선택부로부터 폴링 에지 또는 라이징 에지 선택된 제1 및 제2 파워 클럭을 변환하여 상기 레벨 변환부에 출력하는 게이트 신호 변경부를 포 함하는 것을 특징으로 하는 액정 표시 장치.
4. 제3항에 있어서, 상기 게이트 신호 변경부는,

   상기 폴링 에지 또는 라이징 에지 선택된 제1 및 제2 파워 클럭의 주기를 2체배하여 상기 레벨 변환부에 출력하는 것을 특징으로 하는 액정 표시 장치.

Images