CN112542198A - 一种移位寄存器及显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器和显示面板，移位寄存器包括移位模块，移位模块用于根据时钟信号对触发信号进行移位并输出第一移位信号；反向模块，反向模块用于对第一移位信号进行反向并输出第二移位信号；移位寄存器用于输出第一移位信号和第二移位信号。本发明实施例提供的技术方案，有利于显示面板窄边框的实现，进而提高显示面板的屏占比，有利于全面屏的实现。

Description

一种移位寄存器及显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种移位寄存器及显示面板。

背景技术

随着电子设备以及显示技术的发展，用户对屏占比的要求越来越高，如何减小显示面板的边框宽度成为亟待解决的问题。

显示面板的边框，即显示面板的非显示区内设置有多个提供行信号的电路，提供不同行信号的电路占据了显示面板非显示区的较大空间，增加了显示面板的边框宽度，不利于全面屏的实现。

发明内容

有鉴于此，本发明提供一种移位寄存器及显示面板，有利于显示面板窄边框的实现，进而提高显示面板的屏占比，有利于全面屏的实现。

第一方面，本发明实施例提供了一种移位寄存器，包括：

移位模块，所述移位模块用于根据时钟信号对触发信号进行移位并输出第一移位信号；

反向模块，所述反向模块用于对所述第一移位信号进行反向并输出第二移位信号；

所述移位寄存器用于输出所述第一移位信号和所述第二移位信号。

进一步地，所述反向模块包括：

第一输出控制子模块，所述第一输出控制子模块用于根据第一节点和第二节点输入的信号调节输出的所述第二移位信号，所述第一节点用于接入所述第一移位信号；

第二节点控制子模块，所述第二节点控制子模块用于调节所述第二节点的电位。

进一步地，所述第一输出控制子模块包括：

第一开关，所述第一开关的控制端作为所述第一节点，所述第一开关的第一端接入第一电源信号，所述第一开关的第二端作为所述第一输出控制子模块用于输出所述第二移位信号的输出端；

第二开关，所述第二开关的第一端与所述第一开关的第二端电连接，所述第二开关的第二端接入第二电源信号；

所述第二节点控制子模块包括：

第三开关，所述第三开关的第一端与所述第二开关的控制端电连接，所述第三开关的第二端接入所述第二电源信号。

进一步地，所述第一开关包括第一晶体管，所述第二开关包括第二晶体管，所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比。

进一步地，所述移位模块的第三节点的输出信号的电平与所述触发信号的电平高低相反，所述第三开关的控制端与所述第三节点电连接。

进一步地，所述反向模块还包括：

上拉调节模块，所述上拉调节模块用于在反向模块的初始工作阶段将所述第二移位信号的电平上拉至初始电平；其中，所述初始电平大于所述第二电源信号的电平；

存储模块，所述存储模块用于耦合所述第二移位信号至所述第二节点。

进一步地，所述上拉调节模块包括：

第四开关，所述第四开关的控制端接入第一时钟信号，所述第四开关的第一端接入所述第一电源信号；

第五开关，所述第五开关的控制端接入第二时钟信号，所述第五开关的第一端与所述第四开关的第二端电连接，所述第五开关的第二端与所述第一开关的第二端电连接；其中，所述第一时钟信号与所述第二时钟信号的电平高低不同；

所述存储模块包括：

存储电容，所述存储电容的第一端与所述第一开关的第二端电连接，所述存储电容的第二端与所述第二节点电连接。

进一步地，所述第三开关的控制端接入所述第二电源信号；

所述第二节点控制子模块还包括：

第六开关，所述第六开关的控制端与所述第一开关的控制端电连接，所述第六开关的第一端接入所述第一电源信号，所述第六开关的第二端与所述第二开关的控制端电连接。

进一步地，所述移位模块包括：

第二输出控制子模块，所述第二输出控制子模块用于根据第三节点和第四节点输入的信号以及第二时钟信号调节所述移位模块输出的所述第一移位信号；

触发写入子模块，所述触发写入子模块用于将触发信号写入所述第四节点；

第三节点控制子模块，所述第三节点控制子模块用于根据第一时钟信号调节所述第三节点的电位；

第四节点控制子模块，所述第四节点控制模块用于根据所述第二时钟信号调节所述第四节点的电位。

第二方面，本发明实施例还提供了一种显示面板，包括位于所述显示面板非显示区的至少一个栅极驱动电路，所述栅极驱动电路包括多个级联的如第一方面所述的移位寄存器；

所述显示面板的显示区设置有多个像素单元，所述栅极驱动电路中的所述移位寄存器用于向对应行的所述像素单元提供所述第一移位信号和所述第二移位信号；

优选地，奇数级所述移位模块的第一时钟信号端与第一时钟信号线电连接，奇数级所述移位模块的第二时钟信号端与第二时钟信号线电连接，偶数级所述移位模块的第一时钟信号端与所述第二时钟信号线电连接，偶数级所述移位模块的第二时钟信号端与所述第一时钟信号线电连接。

本发明实施例提供的移位寄存器包括移位模块和反向模块，移位模块用于根据时钟信号对触发信号进行移位并输出第一移位信号，反向模块用于对第一移位信号进行反向并输出第二移位信号，移位寄存器用于输出第一移位信号和第二移位信号，这样利用移位寄存器实现了第一移位信号和第二移位信号相对于触发信号的移位，且第一移位信号与第二移位信号反向，有利于显示面板窄边框的实现，进而提高显示面板的屏占比，有利于全面屏的实现。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的一种移位寄存器的电路结构示意图；

图3为本发明实施例提供的一种移位模块的电路结构示意图；

图4为图3所示移位模块的驱动时序；

图5为图2所示移位模块的驱动时序图；

图6为本发明实施例提供的另一种反向模块的电路结构示意图；

图7为本发明实施例提供的另一种反向模块的电路结构示意图；

图8为图7所示移位模块的驱动时序图；

图9为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

正如背景技术，显示面板的边框，即显示面板的非显示区内设置有多个提供行信号的电路，提供不同行信号的电路占据了显示面板非显示区的较大空间，增加了显示面板的边框宽度，不利于全面屏的实现。例如显示面板的非显示区分别设置有提供行扫描信号以及行使能信号的电路，两个电路分别向显示面板的显示区中的像素单元提供行扫描信号和行使能信号，且两种信号的电平高低不同，这样提供行扫描信号的电路和提供行使能信号的电路占据了显示面板非显示区的较大空间，增加了显示面板的边框宽度，不利于全面屏的实现。

有鉴于此，本发明实施例提供了一种移位寄存器，利用移位寄存器实现了第一移位信号和第二移位信号相对于触发信号的移位，且第一移位信号与第二移位信号反向，即仅利用移位寄存器可以向显示面板中的像素单元同步提供反向的两种信号，避免了设置不同的电路以输出不同的移位信号，有利于显示面板窄边框的实现，进而提高显示面板的屏占比，有利于全面屏的实现。例如可以利用移位寄存器向显示面板的显示区中的像素单元同步提供高低电平相反的行扫描信号和行使能信号，以减小提供行扫描信号和提供行使能信号的电路占据的显示面板非显示区的面积，有利于显示面板窄边框的实现，本发明实施例提供的移位寄存器也可以向显示面板的显示区同步提供其它的反向信号，不限于行扫描信号和行使能信号。

图1为本发明实施例提供的一种移位寄存器的结构示意图。如图1所示，移位寄存器10包括移位模块1和反向模块2，移位模块1用于根据时钟信号对触发信号STV进行移位并输出第一移位信号OUTA，反向模块2用于对第一移位信号OUTA进行反向并输出第二移位信号OUTB，移位寄存器10用于输出第一移位信号OUTA和第二移位信号OUTB。

具体地，如图1所示，移位模块1接收时钟信号和触发信号STV，移位模块1接入的时钟信号例如可以是电平高低相反的两路时钟信号CK和CKB，时钟信号和触发信号STV可以由显示面板中的驱动芯片提供，移位模块1根据接收到的时钟信号对触发信号STV进行移位以生成第一移位信号OUTA，例如触发信号STV中的有效电平为低电平，则第一移位信号OUTA中的有效电平低电平则相对于触发信号STV中的低电平向后移位输出。另外，反向模块2对第一移位信号OUTA进行反向并输出第二移位信号OUTB，即反向模块2将第一移位信号OUTA中的高电平反向为低电平，将第一移位信号OUTA中的低电平反向为高电平以生成第二移位信号OUTB，使得第二移位信号OUTB与第一移位信号OUTA的电平高低相反，由于第一移位信号OUTA相对于触发信号STV移位输出有效电平，第二移位信号OUTB同样相对于触发信号STV移位输出有效电平。

这样，利用移位寄存器10实现了第一移位信号OUTA和第二移位信号OUTB相对于触发信号STV的移位，且第一移位信号OUTA与第二移位信号OUTB反向，即仅利用移位寄存器10可以向显示面板中的像素单元同步提供反向的两种信号，避免了设置不同的电路以输出不同的移位信号，有利于显示面板窄边框的实现，进而提高显示面板的屏占比，有利于全面屏的实现。

图2为本发明实施例提供的一种移位寄存器的电路结构示意图。结合图1和图2，可以设置反向模块2包括第一输出控制子模块21和第二节点控制子模块22，第一输出控制子模块21用于根据第一节点N1和第二节点N2输入的信号调节输出的第二移位信号OUTB，第一节点N1用于接入第一移位信号OUTA，第二节点控制子模块22用于调节第二节点N2的电位。

具体地，结合图1和图2，第一输出控制子模块21连接有第一节点N1和第二节点N2，第一输出控制子模块21用于输出第二移位信号OUTB，即第一输出控制子模块21的输出信号即为反向模块2的输出信号，第一输出控制子模块21根据第一节点N1和第二节点N2输入的信号调节输出的第二移位信号OUTB。另外，第一节点N1接入第一移位信号OUTA，即第一节点N1为移位模块1与反向模块2的连接节点，移位模块1输出的第一移位信号OUTA决定了第一节点N1的电位情况，针对第二节点N2设置有用于调节第二节点N2电位的第二节点控制子模块22，通过调节第一节点N1和第二节点N2的输入信号使得第一输出控制子模块21将第一节点N1接收到的第一移位信号OUTA反向后输出第二移位信号OUTB。

可选地，结合图1和图2，可以设置第一输出控制子模块21包括第一开关K1和第二开关K2，第一开关K1的控制端作为第一节点N1，第一开关K1的第一端接入第一电源信号VGH，第一开关K1的第二端作为第一输出控制子模块21用于输出第二移位信号OUTB的输出端。第二开关K2的第一端与第一开关K1的第二端电连接，第二开关K2的第二端接入第二电源信号VGL。另外，可以设置第二节点控制子模块22包括第三开关K3，第三开关K3的第一端与第二开关K2的控制端电连接，第三开关K3的第二端接入第二电源信号VGL。

具体地，结合图1和图2，第一开关K1的第二开关K2形成串联支路，第一开关K1与第二开关K2电连接的节点用于输出第二移位信号OUTB，第一节点N1控制第一开关K1的导通状态且第一节点N1接入移位模块1输出的第一移位信号OUTA，第二节点N2控制第二开关K2的导通状态且第二节点N2受第三开关K3的导通状态的控制。示例性地，可以设置第一开关K1、第二开关K2和第三开关K3均由薄膜晶体管构成，构成第一开关K1、第二开关K2和第三开关K3的薄膜晶体管可以和显示面板显示区的像素驱动电路中的薄膜晶体管同时制作，以简化显示面板制程。

图3为本发明实施例提供的一种移位模块的电路结构示意图。结合图1至图3，可以设置移位模块1的第三节点Q的输出信号的电平与触发信号STV的电平高低相反，第三开关K3的控制端与第三节点Q电连接。具体地，结合图1至图3，移位模块1中存在输出信号的电平与触发信号STV的电平高低相反的第三节点Q，将该第三节点Q输出的信号引至第三开关K3的控制端，即设置第三开关K3的控制端与第三节点Q电连接。

结合图1和图3，移位模块1包括第二输出控制子模块11、触发写入子模块12、第三节点控制子模块13和第四节点控制子模块14，第二输出控制子模块11用于根据第三节点Q和第四节点P输入的信号以及第二时钟信号CKB调节移位模块1输出的第一移位信号OUTA，触发写入子模块12用于将触发信号STV写入第四节点P，第三节点控制子模块13用于根据第一时钟信号CK调节第三节点Q的电位，第四节点P控制模块用于根据第二时钟信号CKB调节第四节点P的电位。

示例性地，结合图1至图3，第二输出控制子模块11可以包括晶体管M1和晶体管M2以及电容C10和电容C20，电容C10用于维持晶体管M1栅极电位的稳定性，电容C20用于维持晶体管M2栅极电位的稳定性，且电容C20能够将输出的第一移位信号OUTA耦合至晶体管M2的栅极。触发写入子模块12可以包括晶体管M3，第三节点控制子模块13可以包括晶体管M4和晶体管M8，第四节点控制子模块14可以包括晶体管M5和晶体管M6，移位模块还可以包括晶体管M7，晶体管M7始终导通，晶体管M7自身的寄生电容有利于提高晶体管M2栅极电位的稳定性，各个晶体管以及电容的连接关系具体参照图3。

图4为图3所示移位模块的驱动时序图。示例性地，可以如图3所示，设置晶体管M1至晶体管M8均为P型晶体管，也可以设置晶体管M1至晶体管M8均为N型晶体管，仅需将图4所示的驱动时序中各个信号的电平高点反置即可，本发明实施例对移位模块1中各晶体管的类型不作具体限定，下面结合图3和图4对移位模块1的工作原理进行说明：

在第一时段t1，仅晶体管M2和晶体管M4关断，其余晶体管导通，晶体管M1上端接入高电平的第一电源信号VGH，因此移位模块1输出的第一移位信号OUTA的电平为高电平。

在第二时段t2，仅晶体管M2、晶体管M3、晶体管M4和晶体管M8关断，其余晶体管导通，晶体管M1上端接入高电平的第一电源信号VGH，因此移位模块1输出的第一移位信号OUTA的电平同样为高电平。

在第三时段t3，仅晶体管M6关断，其余晶体管导通，晶体管M1的上端接入高电平的第一电源信号VGH，晶体管M2的下端接入高电平的第二时钟信号CKB，因此移位模块1输出的第一移位信号OUTA的电平同样为高电平。

在第四时段t4，仅晶体管M1、晶体管M3和晶体管M8关断，其余晶体管导通，晶体管M2的下端接入低电平的第二时钟信号CKB，移位模块1输出的第一移位信号OUTA的电平为低电平，第一移位信号OUTA相对于第三时段t3低电平的触发信号STV实现移位。

在第五时段t5，仅晶体管M4和晶体管M6关断，其余晶体管导通，晶体管M1的上端接入高电平的第一电源信号VGH，晶体管M2的下端接入高电平的第二时钟信号CKB，因此移位模块1输出的第一移位信号OUTA的电平为高电平。

由图4可以看出，第三节点Q上的电平的高低与第一移位信号OUTA反向，设置第三节点Q与第三开关K3的控制端电连接，在有利于使得反向模块2实现第二移位信号OUTB相对于第一移位信号OUTA的反向功能的基础上，无需驱动芯片单独为反向模块2提供类似第三节点Q的信号，降低了对驱动芯片的要求，且无需在显示面板的非显示区NAA布置用于传输类似第三节点Q信号的信号线，有利于进一步减小显示面板的边框宽度。

需要说明的是，图3仅示例性地示出了移位模块1中晶体管的数量和具体连接关系，本发明实施例对移位模块1中晶体管的数量和具体连接关系不做具体限定，确保移位模块1能够根据时钟信号对触发信号STV进行移位以输出第一移位信号OUTA即可。

图5为图2所示移位模块的驱动时序图，示例性地，可以如图2所示，设置第一开关K1包括晶体管T1，第二开关K2包括晶体管T2，第三开关K3包括晶体管T3，可以如图2所示设置晶体管T1至晶体管T3均为P型晶体管，也可以设置晶体管T1至晶体管T3均为N型晶体管，仅需将图5所示的驱动时序中各个信号的电平高低反置即可，本发明实施例对反向模块2中各晶体管的类型不作具体限定。

结合图1至图5，当移位模块1输出的第一移位信号OUTA的电平为高电平时，即在第一时段t1’、第二时段t2’、第三时段t3’和第五时段t5’，晶体管T1关断，第三节点Q的电平为低电平，晶体管T3始终导通，第二节点N2的电平为低，晶体管T2导通，晶体管T2的下端接入低电平的第二电源信号VGL，因此反向模块2输出的第二移位信号OUTB的电平为低电平。当移位模块1输出的第一移位信号OUTA的电平为低电平时，即在第四时段t4’，晶体管T1导通，第三节点Q的电平为高电平，晶体管T3关断，晶体管T2关断，晶体管T1的上端接入高电平的第一电源信号VGH，因此反向模块2输出的第二移位信号OUTB的电平为高电平。

这样，反向模块2实现了第二移位信号OUTB相对于第一移位信号OUTA的反向，即移位寄存器10可以向显示面板中的像素单元同步提供反向的两种信号，有利于显示面板窄边框的实现。另外，利用第三节点Q驱动晶体管T3，有利于通过调节第三节点Q的电位在晶体管T3需要打开的时段增大晶体管T3的打开程度，即降低晶体管T3的源极和漏极之间的压差，以降低晶体管T2的栅极电位，进而增大晶体管T2的打开程度，提高移位寄存器10输出的第二移位信号OUTB的稳定性。

图6为本发明实施例提供的另一种反向模块的电路结构示意图。在图2所示结构的反向模块2的基础上，图6所示结构的反向模块2还可以包括上拉调节模块23和存储模块24，上拉调节模块23用于在反向模块2的初始工作阶段将第二移位信号OUTB的电平上拉至初始电平，初始电平大于第二电源信号VGL的电平，存储模块24用于耦合第二移位信号OUTB至第二节点N2。

可选地，如图6所示，可以设置上拉调节模块23包括第四开关K4和第五开关K5，第四开关K4的控制端接入第一时钟信号CK，第四开关K4的第一端接入第一电源信号VGH，第五开关K5的控制端接入第二时钟信号CKB，第五开关K5的第一端与第四开关K4的第二端电连接，第五开关K5的第二端与第一开关K1的第二端电连接，第一时钟信号CK与第二时钟信号CKB的电平高低不同。另外，可以设置存储模块24包括存储电容C1，存储电容C1的第一端与第一开关K1的第二端电连接，存储电容C1的第二端与第二节点N2电连接。

具体地，如图6所示，第四开关K4和第五开关K5串联形成上拉调节模块23，可以设置第四开关K4和第五开关K5在反向模块2的初始工作阶段导通，以将第二移位信号OUTB的电平上拉至初始电平，且初始电平大于第二电源信号VGL的电平，为后面利用存储电容C1实现将第二移位信号OUTB耦合至第二节点N2做准备。示例性地，可以设置第四开关K4和第五开关K5均由薄膜晶体管构成，构成第四开关K4和第五开关K5的薄膜晶体管可以和显示面板显示区的像素驱动电路中的薄膜晶体管同时制作，以简化显示面板制程。

示例性地，可以如图6所示，设置第四开关K4包括晶体管T4，第五开关K5包括晶体管T5，可以如图6所示设置晶体管T1至晶体管T5均为P型晶体管，也可以设置晶体管T1至晶体管T5均为N型晶体管，仅需将图5所示的驱动时序中各个信号的电平高低反置即可，本发明实施例对反向模块2中各晶体管的类型不作具体限定。下面结合图3、图4、图5和图6对图6所示结构的反向模块2的工作原理进行具体说明：

在第一时段t1’，即初始阶段，第一时钟信号CK和第二时钟信号CKB的电平均为低电平，第三节点Q的电平也为低电平，晶体管T2、晶体管T3、晶体管T4和晶体管T5均打开，第一移位信号OUTA的电平为高电平，晶体管T1关断，可以设置晶体管T2、晶体管T4和晶体管T5的沟道宽长比相同，则第二移位信号OUTB的电平取决于第一电源信号VGH的电平与第二电源信号VGL的电平的差值在晶体管T4和晶体管T5上的分压，第二移位信号OUTB的电平处于第一电源信号VGH的电平与第二电源信号VGL的电平之间，即晶体管T4和晶体管T5构成的上拉调节模块23在反向模块2的初始工作阶段，即第一时段t1’将第二移位信号OUTB的电平上拉至初始电平，初始电平大于第二电源信号VGL的电平。

在第二时段t2’和第三时段t3’，即预充电阶段，第一时钟信号CK和第一移位信号OUTA的电平均为高电平，晶体管T1和晶体管T4均关断，第三节点Q的电平为低电平，晶体管T2和晶体管T3均导通，第二移位信号OUTB的电平被下拉至第二电源信号VGL的电平，即低电平，由于晶体管T4和晶体管T5构成的上拉调节模块23在反向模块2的初始工作阶段，即第一时段t1’将第二移位信号OUTB的电平上拉至初始电平，初始电平大于第二电源信号VGL的电平，存储电容C1的耦合作用使得第二移位信号OUTB的电平的减小值耦合至第二节点N2，第二节点N2被下拉同样的电压差，使得第二节点N2的电位远低于第二电源信号VGL的电平，使得晶体管T2能够充分开启，使得移位寄存器10在第二时段t2’和第三时段t3’输出的第二移位信号OUTB维持稳定的低电平输出。

在第四时段t4’，即上拉阶段，第三节点Q的电平为高电平，晶体管T3关断，第一移位信号OUTA的电平为低电平，晶体管T1导通，第二移位信号OUTB的电平被第一电源信号VGH拉高至某个电平，由于晶体管T1本身存在的压降，该电平略小于第一电源信号VGH的电平。

在第五时段t5’，即稳定输出阶段，第一移位信号OUTA的电平为高电平，晶体管T1关断，第三节点Q的电平为低电平，晶体管T2和晶体管T3导通，第二移位信号OUTB的电平为低电平。

这样，反向模块2实现了第二移位信号OUTB相对于第一移位信号OUTA的反向，即移位寄存器10可以向显示面板中的像素单元同步提供反向的两种信号，有利于显示面板窄边框的实现。另外，利用第三节点Q驱动晶体管T3，有利于通过调节第三节点Q的电位在晶体管T3需要打开的时段增大晶体管T3的打开程度，以降低晶体管T2的栅极电位，进而增大晶体管T2的打开程度，提高移位寄存器10输出的第二移位信号OUTB的稳定性。另外，利用晶体管T4和晶体管T5构成的上拉调节模块23在反向模块2的初始工作阶段将第二移位信号OUTB的电平上拉至大于第二电源信号VGL的电平的初始电平，再利用存储电容C1的耦合作用使得第二节点N2的电位远低于第二电源信号VGL的电平，使得晶体管T2能够充分开启，进一步提高了移位寄存器10输出的第二移位信号OUTB的稳定性。

图7为本发明实施例提供的另一种反向模块的电路结构示意图，与图2所示结构的反向模块2不同的是，图7所示结构的反向模块2设置第三开关K3的控制端接入第二电源信号VGL，第二节点控制子模块22还包括第六开关K6，第六开关K6的控制端与第一开关K1的控制端电连接，第六开关K6的第一端接入第一电源信号VGH，第六开关K6的第二端与第二开关K2的控制端电连接。

图8为图7所示移位模块的驱动时序图，示例性地，可以如图7所示，设置第一开关K1包括晶体管T1，第二开关K2包括晶体管T2，第三开关K3包括晶体管T3，第六开关K6包括晶体管T6，可以如图7所示设置晶体管T1、晶体管T2、晶体管T3和晶体管T6均为P型晶体管，也可以设置晶体管T1、晶体管T2、晶体管T3和晶体管T6均为N型晶体管，仅需将图8所示的驱动时序中各个信号的电平高低反置即可，本发明实施例对反向模块2中各晶体管的类型不作具体限定。

结合图7和图8，当移位模块1输出的第一移位信号OUTA的电平为高电平时，即在第一时段t1’、第二时段t2’、第三时段t3’和第五时段t5’，晶体管T1和晶体管T6关断，第三节点Q的电平为低电平，晶体管T3始终导通，第二节点N2的电平为低，晶体管T2导通，晶体管T2的下端接入低电平的第二电源信号VGL，因此反向模块2输出的第二移位信号OUTB的电平为低电平。当移位模块1输出的第一移位信号OUTA的电平为低电平时，即在第四时段t4’，晶体管T1和晶体管T6导通，第二节点N2的电平为高电平，晶体管T2关断，晶体管T1的上端接入高电平的第一电源信号VGH，因此反向模块2输出的第二移位信号OUTB的电平为高电平。

这样，反向模块2实现了第二移位信号OUTB相对于第一移位信号OUTA的反向，即移位寄存器10可以向显示面板中的像素单元同步提供反向的两种信号，有利于显示面板窄边框的实现。

可选地，结合图1至图8，可以设置第一开关K1包括第一晶体管，即晶体管T1，第二开关K2包括第二晶体管，即晶体管T2，第一晶体管的沟道宽长比大于第二晶体管的沟道宽长比，即晶体管T1的沟道宽长比大于晶体管T2的沟道宽长比。具体地，在反向模块2工作的第四时段t4’，即上拉阶段，第一移位信号OUTA的电平为低电平，晶体管T1导通，第二移位信号OUTB的电平被第一电源信号VGH拉高至某个电平，由于晶体管T1本身存在的压降，该电平略小于第一电源信号VGH的电平，晶体管的沟道宽长比与晶体管的分压呈反比，设置第一晶体管的沟道宽长比大于第二晶体管的沟道宽长比，即晶体管T1的沟道宽长比大于晶体管T2的沟道宽长比，有利于减小第一晶体管与第二晶体管串联形成的支路中第一晶体管的分压，以使得第四时段反向模块2输出的第二移位信号OUTB的高电平接近于第一电源信号VGH的电平，进而使得移位寄存器10在第四时段输出较稳定的高电平的第二移位信号OUTB以供给显示面板的显示区使用。

本发明实施例还提供了一种显示面板，图9为本发明实施例提供的一种显示面板的结构示意图。如图9所示，显示面板包括显示区和围绕显示区设置的非显示区NAA，显示面板包括位于显示面板的非显示区NAA的至少一个栅极驱动电路100，栅极驱动电路100包括多个级联的如上述实施例的移位寄存器10，因此本发明提供的显示面板具有上述有益效果，这里不再赘述。显示面板的显示区AA设置有多个像素单元3，栅极驱动电路100中的移位寄存器10用于向对应行的像素单元3提供第一移位信号OUTA和第二移位信号OUTB。

具体地，结合图1至图9，利用移位寄存器10构成的栅极驱动电路100实现了第一移位信号OUTA和第二移位信号OUTB相对于触发信号STV的移位，且第一移位信号OUTA与第二移位信号OUTB反向，可以设置每个移位寄存器10中的移位模块1向显示面板中对应的像素单元3提供第一移位信号OUTA，每个移位寄存器10中的反向模块2向显示面板中对应的像素单元3提供第二移位信号OUTB，即仅利用移位寄存器10可以向显示面板中的像素单元3同步提供反向的两种信号，例如每个移位寄存器10向对应行的像素单元3提供行扫描信号和行使能信号，避免了设置不同的电路以输出不同的移位信号，有利于显示面板窄边框的实现，进而提高显示面板的屏占比，有利于全面屏的实现。

优选地，结合图3、图4和图9，要实现同一个栅极驱动电路100中多个移位寄存器10的级联，可以设置前一级移位寄存器10中移位模块1的用于输出第一移位信号OUTA的输出端电连接后一级移位寄存器10中移位模块1的用于写入触发信号STV的输入端，即图9中前一级移位模块1的右侧端口电连接后一级移位模块1的左侧的第一个端口，这样前一级移位寄存器10输出的第一移位信号OUTA相对于前一级移位寄存器10输入的触发信号STV实现移位，前一级移位寄存器10输出的第一移位信号OUTA用作后一级移位寄存器10输入的触发信号STV，使得后一级的移位寄存器10输出的第一移位信号OUTA相对于前一级移位寄存器10输出的第一移位信号OUTA实现移位，这样利用栅极驱动电路100中级联的移位寄存器10实现了逐级输出移位的第一移位信号OUTA，以及逐级移位的第二移位信号OUTB。

另外，图9示例性地设置显示面板只包括一个栅极驱动电路100，也可以设置显示面板包括两个栅极驱动电路100，两个栅极驱动电路100可以分别位于相对设置的非显示区NAA内，例如位于图9中左右的非显示区NAA内，两个栅极驱动电路100中的同级移位寄存器10可以同步向同一行的像素单元3提供第一移位信号OUTA和第二移位信号OUTB。

优选地，如图9所示，可以设置奇数级移位模块1的第一时钟信号端B1与第一时钟信号CK线电连接，奇数级移位模块1的第二时钟信号端B2与第二时钟信号CKB线电连接，偶数级移位模块1的第一时钟信号端B1与第二时钟信号CKB线电连接，偶数级移位模块1的第二时钟信号端B2与第一时钟信号CK线电连接，结合图3所示的移位模块1的结构以及图4所示的移位模块1的驱动时序，奇数级与偶数级的移位模块1对应的两个时钟信号交替设置，使得栅极驱动电路100中的移位寄存器10逐级移位输出第一移位信号OUTA和第二移位信号OUTB。示例性地，显示面板可以为OLED(Organic Light Emitting Diode)显示面板、MicroLED显示面板等，可以应用于手机、电脑等终端设备。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括：

移位模块，所述移位模块用于根据时钟信号对触发信号进行移位并输出第一移位信号；

反向模块，所述反向模块用于对所述第一移位信号进行反向并输出第二移位信号；

所述移位寄存器用于输出所述第一移位信号和所述第二移位信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述反向模块包括：

第一输出控制子模块，所述第一输出控制子模块用于根据第一节点和第二节点输入的信号调节输出的所述第二移位信号，所述第一节点用于接入所述第一移位信号；

第二节点控制子模块，所述第二节点控制子模块用于调节所述第二节点的电位。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一输出控制子模块包括：

第一开关，所述第一开关的控制端作为所述第一节点，所述第一开关的第一端接入第一电源信号，所述第一开关的第二端作为所述第一输出控制子模块用于输出所述第二移位信号的输出端；

第二开关，所述第二开关的第一端与所述第一开关的第二端电连接，所述第二开关的第二端接入第二电源信号；

所述第二节点控制子模块包括：

第三开关，所述第三开关的第一端与所述第二开关的控制端电连接，所述第三开关的第二端接入所述第二电源信号。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一开关包括第一晶体管，所述第二开关包括第二晶体管，所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比。

5.根据权利要求3或4所述的移位寄存器，其特征在于，所述移位模块的第三节点的输出信号的电平与所述触发信号的电平高低相反，所述第三开关的控制端与所述第三节点电连接。

6.根据权利要求5所述的移位寄存器，其特征在于，所述反向模块还包括：

上拉调节模块，所述上拉调节模块用于在反向模块的初始工作阶段将所述第二移位信号的电平上拉至初始电平；其中，所述初始电平大于所述第二电源信号的电平；

存储模块，所述存储模块用于耦合所述第二移位信号至所述第二节点。

7.根据权利要求6所述的移位寄存器，其特征在于，所述上拉调节模块包括：

第四开关，所述第四开关的控制端接入第一时钟信号，所述第四开关的第一端接入所述第一电源信号；

第五开关，所述第五开关的控制端接入第二时钟信号，所述第五开关的第一端与所述第四开关的第二端电连接，所述第五开关的第二端与所述第一开关的第二端电连接；其中，所述第一时钟信号与所述第二时钟信号的电平高低不同；

所述存储模块包括：

存储电容，所述存储电容的第一端与所述第一开关的第二端电连接，所述存储电容的第二端与所述第二节点电连接。

8.根据权利要求3或4所述的移位寄存器，其特征在于，所述第三开关的控制端接入所述第二电源信号；

所述第二节点控制子模块还包括：

第六开关，所述第六开关的控制端与所述第一开关的控制端电连接，所述第六开关的第一端接入所述第一电源信号，所述第六开关的第二端与所述第二开关的控制端电连接。

9.根据权利要求1所述的移位寄存器，其特征在于，所述移位模块包括：

第二输出控制子模块，所述第二输出控制子模块用于根据第三节点和第四节点输入的信号以及第二时钟信号调节所述移位模块输出的所述第一移位信号；

触发写入子模块，所述触发写入子模块用于将触发信号写入所述第四节点；

第三节点控制子模块，所述第三节点控制子模块用于根据第一时钟信号调节所述第三节点的电位；

第四节点控制子模块，所述第四节点控制模块用于根据所述第二时钟信号调节所述第四节点的电位。

10.一种显示面板，其特征在于，包括位于所述显示面板非显示区的至少一个栅极驱动电路，所述栅极驱动电路包括多个级联的如权利要求1-9任一项所述的移位寄存器；

所述显示面板的显示区设置有多个像素单元，所述栅极驱动电路中的所述移位寄存器用于向对应行的所述像素单元提供所述第一移位信号和所述第二移位信号；

优选地，奇数级所述移位模块的第一时钟信号端与第一时钟信号线电连接，奇数级所述移位模块的第二时钟信号端与第二时钟信号线电连接，偶数级所述移位模块的第一时钟信号端与所述第二时钟信号线电连接，偶数级所述移位模块的第二时钟信号端与所述第一时钟信号线电连接。

Images