CN113380199A - 一种栅极驱动电路、驱动方法及goa电路 - Google Patents

一种栅极驱动电路、驱动方法及goa电路 Download PDF

Info

Publication number
CN113380199A
CN113380199A CN202110633556.4A CN202110633556A CN113380199A CN 113380199 A CN113380199 A CN 113380199A CN 202110633556 A CN202110633556 A CN 202110633556A CN 113380199 A CN113380199 A CN 113380199A
Authority
CN
China
Prior art keywords
circuit
signal
level
electrically connected
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110633556.4A
Other languages
English (en)
Other versions
CN113380199B (zh
Inventor
耿玓
季寒赛
李泠
卢年端
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110633556.4A priority Critical patent/CN113380199B/zh
Publication of CN113380199A publication Critical patent/CN113380199A/zh
Application granted granted Critical
Publication of CN113380199B publication Critical patent/CN113380199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

本发明公开一种栅极驱动电路、驱动方法及GOA电路，用于降低显示功耗，并保持数据刷新率。栅极驱动电路包括：电连接的正向信号生成单元及反向信号生成单元。正向信号与反向信号的脉宽相等。正向信号生成单元依次输出具有第一电平的正向信号、具有第二电平的正向信号、具有第一电平的正向信号及具有第一电平的正向信号。反向信号生成单元依次输出具有第一电平的正向信号、具有第二电平的正向信号、具有第二电平的正向信号及具有第二电平的正向信号。驱动方法应用该栅极驱动电路，GOA电路包括该栅极驱动电路。

Description

一种栅极驱动电路、驱动方法及GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动电路、驱动方法及GOA电路。
背景技术
近年来，有源有机发光二极管(Active Matrix/Organic Light Emitting Diode，AMOLED)显示应用蓬勃发展，吸引着越来越多的目光。在这一领域中，基于薄膜晶体管(ThinFilm Transistor，TFT)的背板技术越来越关键，其中，低温多晶硅(Low TemperaturePoly-silicon，LTPS)TFT由于其高迁移率、较高稳定性等优势已经成为制作中小尺寸AMOLED显示的首选材料。由于受到电池的影响，减小显示面板的显示功耗是非常重要的。减小功耗通常可以通过减小刷新率来实现，但是减小刷新率违背了现在高刷新率的趋势。
发明内容
本发明的目的在于提供一种栅极驱动电路、驱动方法及GOA电路，用于降低显示功耗，并保持数据刷新率。
第一方面，本发明提供了一种栅极驱动电路，包括：电连接的正向信号生成单元及反向信号生成单元。正向信号生成单元用于输出正向信号，反向信号生成单元用于输出反向信号，正向信号的脉宽与反向信号的脉宽相等。
在第一阶段，正向信号生成单元输出具有第一电平的正向信号，反向信号生成单元输出具有第一电平的正向信号。在第二阶段，正向信号生成单元输出具有第二电平的正向信号，反向信号生成单元输出具有第二电平的正向信号。在第三阶段，正向信号生成单元输出具有第一电平的正向信号，反向信号生成单元输出具有第二电平的正向信号。在第四阶段，正向信号生成单元输出具有第一电平的正向信号，反向信号生成单元输出具有第二电平的正向信号。
与现有技术相比，本发明提供的栅极驱动电路，包括用于生成正向信号的正向信号生成单元，及用于生成反向信号的反向信号生成单元，上述正向信号和反向信号可以满足像素单位驱动电路在驱动显示面板时需要的控制信号，以及与控制信号相反的发光信号，相对于现有技术中需要两个GOA电路(阵列基板行驱动电路)来产生满足像素单位驱动电路在驱动显示面板时需要的控制信号，以及与控制信号相反的发光信号，减小了GOA电路的数量。在不减小刷新率的情况下，减小了显示面板的显示功耗。
第二方面，本发明提供一种GOA电路，包括上述第一方面所述的栅极驱动电路。
与现有技术相比，本发明提供的GOA电路的有益效果与上述第一方面所述的栅极驱动电路的有益效果相同，此处不做赘述。
第三方面，本发明还提供一种栅极驱动电路的驱动方法，应用第一方面所述的栅极驱动电路。该栅极驱动电路的驱动方法包括：
在第一阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第一电平。
在第二阶段，控制正向信号生成单元输出的正向信号具有第二电平，控制反向信号生成单元输出的正向信号具有第二电平。
在第三阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第二电平。
在第四阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第二电平。
与现有技术相比，本发明提供的栅极驱动电路的驱动方法的有益效果与上述第一方面所述的栅极驱动电路的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有技术中产生正、负信号的GOA电路的驱动架构原理图；
图2为本发明实施例提供的栅极驱动电路的电路结构图；
图3为本发明实施例提供的栅极驱动电路的时序图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1示例出了现有技术中可以现有技术中产生正、负信号的GOA电路的驱动架构原理图。参照图1，为了实现低功耗，现有技术中的GOA电路架构由正向的移位寄存器和反相器组合而成，均采用的是LTPO技术。通过反相器的反向来实现反向信号的生成，然后再输入到显示面板中去。对于现有工艺而言，LTPO技术成本高、工艺难度大且兼容性差。除此之外，通过反相器生成的信号存在延时，并且整体电路的速度受到反相器特性的影响。以上因素皆影响了其大面积制备以及大规模生产的进度。
针对上述技术问题，本发明实施例提供一种栅极驱动电路，包括：电连接的正向信号生成单元及反向信号生成单元。正向信号生成单元用于输出正向信号，反向信号生成单元用于输出反向信号，正向信号的脉宽与反向信号的脉宽相等。
在第一阶段，正向信号生成单元输出具有第一电平的正向信号，反向信号生成单元输出具有第一电平的正向信号。在第二阶段，正向信号生成单元输出具有第二电平的正向信号，反向信号生成单元输出具有第二电平的正向信号。在第三阶段，正向信号生成单元输出具有第一电平的正向信号，反向信号生成单元输出具有第二电平的正向信号。在第四阶段，正向信号生成单元输出具有第一电平的正向信号，反向信号生成单元输出具有第二电平的正向信号。
与现有技术相比，本发明提供的栅极驱动电路，包括用于生成正向信号的正向信号生成单元，及用于生成反向信号的反向信号生成单元，上述正向信号和反向信号可以满足像素单位驱动电路在驱动显示面板时需要的控制信号，以及与控制信号相反的发光信号，相对于现有技术中需要两个GOA电路(阵列基板行驱动电路)来产生满足像素单位驱动电路在驱动显示面板时需要的控制信号，以及与控制信号相反的发光信号，减小了GOA电路的数量。在不减小刷新率的情况下，减小了显示面板的显示功耗。
应理解，上述第一电平可以为高电平或低电平，上述第二电平可以为低电平或高电平。也就是说，当第一电平为高电平时，第二电平为低电平。同理，当第一电平为低电平时，第二电平为高电平。
图2示例出了本发明实施例提供的栅极驱动电路的电路结构图。参照图2，上述正向信号生成单元包括：正向输入电路、重置电路、反相电路、第一电容、第一电平保持电路及第一输出电路。
正向输入电路的控制端与第一时钟信号端电连接，正向输入电路的输入端与输入信号端电连接，正向输入电路的输出端与第一输出电路的控制端及第一电容C1的一端电连接于第一节点Q，且正向输入电路的输出端与重置电路的输出端及反相电路电连接。
重置电路的控制端与第三时钟信号端电连接，重置电路的输入端与第一控制信号端电连接。反相电路的输出端与第一电平保持电路电连接于第二节点QB。
第一电平保持电路的第一输出端与正向输入电路的输出端电连接，第一电平保持电路的第二输出端分别与第一输出电路的输出端及第一电容C1的另一端电连接。第一输出电路的输入端与第二时钟信号端电连接。
参照图2，上述反相电路可以包括：第一开关电路及第二开关电路。第一开关电路的控制端与正向输入电路的输出端电连接，第一开关电路的输入端与第一控制信号端电连接，第一开关电路的输出端电连接于第二节点QB。第二开关电路的控制端与第三时钟信号端电连接，第二开关电路的输入端与第二控制信号端电连接。第二开关电路的输出端电连接于第二节点QB。
参照图2，上述正向信号生成单元还可以包括：漏电保护电路。漏电保护电路的输入端与正向输入电路的输出端电连接，漏电保护电路的输出端电连接于第一节点Q。漏电保护电路的控制端与第二控制信号端电连接。
参照图2，上述第一电平保持电路包括：第三开关电路及第四开关电路。第三开关电路的控制端电连接于第二节点QB，第三开关电路的输入端与第一控制信号端电连接，第三开关电路的输出端与正向输入电路的输出端电连接。第四开关电路的控制端电连接于所述第二节点QB，第四开关电路的输入端与第一控制信号端电连接，第四开关电路的输出端与第一输出电路的输出端电连接。
参照图2，反向信号生成单元包括：第二输出电路、第二电平保持电路、第二电平保持控制电路。第二输出电路的控制端电连接于第一节点，第二输出电路的输入端与第二时钟信号端电连接，第二输出电路的输出端与第二电平保持电路的输出端电连接。第二电平保持电路的控制端与第二电平保持控制电路的输出端电连接于第三节点QA，第二电平保持电路的输入端与第二控制信号端电连接。
参照图2，上述第二电平保持控制电路可以包括：第五开关电路、第六开关电路、第七开关电路、第八开关电路、第二电容C2及第三电容C3。第五开关电路的控制端与第二时钟信号端电连接，第五开关电路的输入端与第二控制信号端电连接，第五开关电路的输出端电连接于第三节点QA。第六开关电路的控制端与输入信号端电连接，第六开关电路的输入端与第一控制信号端电连接，第六开关电路的输出端电连接于第三节点QA。第七开关电路的控制端电连接于第三节点QA，第七开关电路的输入端与第三控制信号端电连接，第七开关电路的输出端通过第二电容电连接于第三节点QA。第八开关电路的控制端电连接于第三节点QA，第八开关电路的输入端与第四时钟信号端电连接，第八开关电路的输出端通过第三电容C3电连接于第三节点QA。第三控制信号与反向信号具有相位差。
应理解，上述正向输入电路、重置电路、反相电路、第一电容、第一电平保持电路、第一输出电路、第二输出电路、第二电平保持电路及第二电平保持控制电路均可以由晶体管组成。所有晶体管可以均为N型晶体管，也可以均为P型晶体管。也就是说，本发明实施例提供的栅极驱动电路由单型晶体管组成。下面以所有晶体管均为P型晶体管为例进行描述。
参照图2，本发明实施例提供的栅极驱动电路可以由3个电容及14个P型薄膜晶体管组成。整个电路可以分为两个部分，第一部分为传统的GOA部分，即正向信号生成单元；第二部分为反向栅极驱动信号生成部分，即反向信号生成单元。第一部分可以由8个薄膜晶体管及电容C1组成，第二部分可以由6个薄膜晶体管、电容C2及电容C3组成。薄膜晶体管可以为TFT晶体管或IGZO晶体管或OTFT晶体管等。其中，
正向输入电路包括薄膜晶体管T1，重置电路包括薄膜晶体管T2，第一开关电路包括薄膜晶体管T3，第二开关电路包括薄膜晶体管T4，第三开关电路包括薄膜晶体管T5，第四开关电路包括薄膜晶体管T8，漏电保护电路包括薄膜晶体管T6，第一输出电路包括薄膜晶体管T7，第二输出电路包括薄膜晶体管T9，第五开关电路包括薄膜晶体管T11，第六开关电路包括薄膜晶体管T12，第七开关电路包括薄膜晶体管T13，第八开关电路包括薄膜晶体管T14，第二电平保持电路包括薄膜晶体管T10。
参照图2，本发明实施例提供的栅极驱动电路可以包括4个时钟信号、3个控制信号及1个输入信号。其中，4个时钟信号分别为：CK1、CK2、CK3及CK4。3个控制信号分别为：VGH、VGL及R_N+1。第一时钟信号端用于输出第一时钟信号CK1，第二时钟信号端用于输出第二时钟信号CK2，第三时钟信号端用于输出第三时钟信号CK3，第四时钟信号端用于输出第四时钟信号CK4。第一控制信号端用于输出第一控制信号VGH，第二控制信号端用于输出第二控制信号VGL，第三控制信号端用于输出第三控制信号R_N+1。
图3示例出了本发明实施例提供的栅极驱动电路的时序图。参照图3，第一控制信号端一直输出具有高电平的第一控制信号VGH，第二控制信号端一直输出具有低电平的第二控制信号VGL。
参照图3，在第一阶段，第一时钟信号端输出具有低电平的第一时钟信号，第二时钟信号端输出具有高电平的第二时钟信号，第三时钟信号端输出具有高电平的第三时钟信号，第四时钟信号端输出具有高电平的第四时钟信号，输入信号端输出具有高电平的输入信号，第三控制信号输出端具有低电平的第三控制信号。
参照图3，在第二阶段，第一时钟信号端输出具有高电平的第一时钟信号，第二时钟信号端输出具有低电平的第二时钟信号，第三时钟信号端输出具有高电平的第三时钟信号，第四时钟信号端输出具有高电平的第四时钟信号，输入信号端输出具有低电平的输入信号，第三控制信号端输出具有低电平的第三控制信号。
参照图3，在第三阶段，第一时钟信号端输出具有高电平的第一时钟信号，第二时钟信号端输出具有高电平的第二时钟信号，第三时钟信号端输出具有低电平的第三时钟信号，第四时钟信号端输出具有高电平的第四时钟信号，输入信号端输出具有高电平的输入信号，第三控制信号端输出具有低电平的第三控制信号。
参照图3，在第四阶段，第一时钟信号端输出具有高电平的第一时钟信号，第二时钟信号端输出具有高电平的第二时钟信号，第三时钟信号端输出具有高电平的第三时钟信号，第四时钟信号端输出具有低电平的第四时钟信号，输入信号端输出具有高电平的输入信号，第三控制信号端输出具有低电平的第三控制信号。
参照图3，本发明实施例提供的栅极驱动电路的工作方式可以分为以下4个阶段：
1、第一阶段
对于正向信号生成单元而言，第一阶段为信号输入阶段。此时，输入信号IN及第一时钟信号CK1均为低电平，薄膜晶体管T1打开，从而使第一节点Q处的电平为低电平。基于第一节点Q处的电平为低电平，薄膜晶体管T3及薄膜晶体管T7打开。薄膜晶体管T3打开，使第二节点QB处的电平为高电平，以使薄膜晶体管T5及T8关闭。当薄膜晶体管T7打开，且第二时钟信号CK2为高电平，使第一输出电路的输出点N的电平为高电平。
对于反向信号生成单元而言，第一阶段为电平重置阶段。此时，输入信号IN为低电平，第二时钟信号CK2为高电平，因此，薄膜晶体管T11关闭，而薄膜晶体管T12打开，从而使第三节点QA处的电平为高电平。基于第三节点QA处的电平为高电平，使薄膜晶体管T10关闭。同时，基于第一节点Q处的电平为低电平，薄膜晶体管T9打开，且第二时钟信号CK2为高电平，使第二输出电路的输出点R_N的电平为高电平。
由上述可知，在信号输入阶段，本发明所提供的栅极驱动电路的正向信号生成单元输出具有高电平的正向信号，反向信号生成单元输出具有高电平的反向信号。
2、第二阶段
对于正向信号生成单元而言，第二阶段为电压自举阶段。此时，第一节点Q即薄膜晶体管T7的栅极点由于电容C1的电容耦合效应，跃变至更低的电压以达到更好的驱动目的，达到足够快的速度。此时，由于第二时钟信号CK2的电平为低电平，因此第一输出电路的输出点N的电平为低电平。
对于反向信号生成单元而言，第二阶段为预充阶段。此时，第一节点Q处的电平为低电平，第二时钟信号CK2为低电平，从而使薄膜晶体管T9打开，第二输出电路的输出点R_N的电平为低电平。对于第二电平保持控制电路而言，由于第二时钟信号CK2为低电平，薄膜晶体管T11打开，使第三节点QA处的电平为低电平，即为第三节点QA做预充处理。
由上述可知，在信号输入阶段，本发明所提供的栅极驱动电路的正向信号生成单元输出具有低电平的正向信号，反向信号生成单元输出具有低电平的反向信号。
3、第三阶段
对于正向信号生成单元而言，由于第三时钟信号CK3为低电平，使薄膜晶体管T2及T4打开。薄膜晶体管T2使第一节点Q处的电平为高电平，以关闭薄膜晶体管T3、T7及T9。同时，薄膜晶体管T4打开，使第二节点QB处的电平为低电平，以使薄膜晶体管T5及T8打开。此时，由于第二时钟信号CK2为高电平，因此，第一输出电路的输出点N的电平为高电平。
对于反向信号生成单元而言，由于第三控制信号R_N+1为低电平，及电容C2及电容C3的电容耦合作用，可以对第三节点QA进行第一次电压自举至极低的电平，以使薄膜晶体管T10打开。此时，由于第二控制信号为低电平，因此第二输出电路输出点R_N的电平为低电平。
由上述可知，在信号输入阶段，本发明所提供的栅极驱动电路的正向信号生成单元输出具有高电平的正向信号，反向信号生成单元输出具有低电平的反向信号。
4、第四阶段
对于正向信号生成单元而言，第四阶段为高电平保持阶段。由于第三时钟信号CK3为高电平，不断地给第二节点QB放电，以使第二节点QB处的电平保持在低电平，从而使薄膜晶体管T8正常打开。此时，第一输出电路的输出点N的电平为高电平。
对于反向信号生成单元而言，第四阶段为多次自举阶段。第四时钟信号CK4为低电平，及电容C2及电容C3的电容耦合作用，将第三节点QA的电平拉至更低。同时，通过第四时钟信号的周期变化来进行多次周期自举，从而使第三节点QA的电平保持在一个更低的电平，以保证薄膜晶体管T10工作在线性区，以使第二输出电路输出点R_N的电平为低电平。
由上述可知，在信号输入阶段，本发明所提供的栅极驱动电路的正向信号生成单元输出具有高电平的正向信号，反向信号生成单元输出具有低电平的反向信号。
该电路也可以在保持电路结构不变的情况下，通过增加时钟信号的数量，来改变其自举的变化。上述薄膜晶体管T11的栅极除了接入第二时钟信号CK2以外，也可接入第一输出电路的输出信号或其他类似信号。
由上述可知，本发明实施例提供的栅极驱动电路非常适用于基于LTPO技术显示像素单位驱动电路。由于有正向信号及反向信号，完全满足LTPO技术的显示像素单位驱动电路中各个晶体管即驱动管以及开关管的控制信号。有利于实现低功耗的显示驱动面板设计。本发明实施例提供的栅极驱动电路还可以有效地解决单型器件的速度限制以及高低电平不完全的问题。相对于现有技术中的栅极驱动电路不完全工作在线性区而言，本发明实施例提供的栅极驱动电路完全工作在线性区，生成的高低电平均可以达到完全的高低电平电压，上升下降沿均在500n秒，可以使整个电路架构工作稳定且高速。
同时，本发明实施例提供的栅极驱动电路的电路架构以及功能，可以直接减少一组GOA电路，大大减小了功耗和面积，大大增加了显示面积区域，有利于实现低功耗、窄边框、高分辨率的显示驱动面板设计。本发明的控制信号仅仅有一个高电平信号VGH，一个低电平信号VGL即可实现正反信号的稳定输出。此外，信号数量少可以使显示屏满足高分辨率要求也可大大减小信号增加带来的功耗；同时本发明信号波形简单，易于实现窄边框。
本发明实施例还提供了一种GOA电路，包括上述技术方案所述的栅极驱动电路。
与现有技术相比，本发明提供的GOA电路的有益效果与上述技术方案所述的栅极驱动电路的有益效果相同，此处不做赘述。
本发明实施例还提供了一种栅极驱动电路的驱动方法，应用技术方案所述的栅极驱动电路。该栅极驱动电路的驱动方法包括：
在第一阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第一电平。
在第二阶段，控制正向信号生成单元输出的正向信号具有第二电平，控制反向信号生成单元输出的正向信号具有第二电平。
在第三阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第二电平。
在第四阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第二电平。
与现有技术相比，本发明提供的栅极驱动电路的驱动方法的有益效果与上述技术方案所述的栅极驱动电路的有益效果相同，此处不做赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种栅极驱动电路，其特征在于，包括：电连接的正向信号生成单元及反向信号生成单元；所述正向信号生成单元用于输出正向信号，所述反向信号生成单元用于输出反向信号，所述正向信号的脉宽与所述反向信号的脉宽相等；
在第一阶段，所述正向信号生成单元输出具有第一电平的正向信号，所述反向信号生成单元输出具有第一电平的正向信号；
在第二阶段，所述正向信号生成单元输出具有第二电平的正向信号，所述反向信号生成单元输出具有第二电平的正向信号；
在第三阶段，所述正向信号生成单元输出具有第一电平的正向信号，所述反向信号生成单元输出具有第二电平的正向信号；
在第四阶段，所述正向信号生成单元输出具有第一电平的正向信号，所述反向信号生成单元输出具有第二电平的正向信号。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述正向信号生成单元包括：正向输入电路、重置电路、反相电路、第一电容、第一电平保持电路及第一输出电路；
所述正向输入电路的控制端与第一时钟信号端电连接，所述正向输入电路的输入端与输入信号端电连接，所述正向输入电路的输出端与所述第一输出电路的控制端及所述第一电容的一端电连接于第一节点，且所述正向输入电路的输出端与所述重置电路的输出端及所述反相电路电连接；
所述重置电路的控制端与第三时钟信号端电连接，所述重置电路的输入端与第一控制信号端电连接；
所述反相电路的输出端与所述第一电平保持电路电连接于第二节点；
所述第一电平保持电路的第一输出端与所述正向输入电路的输出端电连接，所述第一电平保持电路的第二输出端分别与所述第一输出电路的输出端及所述第一电容的另一端电连接；
所述第一输出电路的输入端与第二时钟信号端电连接。
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述正向信号生成单元还包括：漏电保护电路；
所述漏电保护电路的输入端与所述正向输入电路的输出端电连接，所述漏电保护电路的输出端电连接于所述第一节点；所述漏电保护电路的控制端与第二控制信号端电连接。
4.根据权利要求2所述的栅极驱动电路，其特征在于，所述反相电路包括：第一开关电路及第二开关电路；
所述第一开关电路的控制端与所述正向输入电路的输出端电连接，所述第一开关电路的输入端与所述第一控制信号端电连接，所述第一开关电路的输出端电连接于所述第二节点；
所述第二开关电路的控制端与所述第三时钟信号端电连接，所述第二开关电路的输入端与第二控制信号端电连接；所述第二开关电路的输出端电连接于所述第二节点。
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第一电平保持电路包括：第三开关电路及第四开关电路；
所述第三开关电路的控制端电连接于所述第二节点，所述第三开关电路的输入端与所述第一控制信号端电连接，所述第三开关电路的输出端与所述正向输入电路的输出端电连接；
所述第四开关电路的控制端电连接于所述第二节点，所述第四开关电路的输入端与所述第一控制信号端电连接，所述第四开关电路的输出端与所述第一输出电路的输出端电连接。
6.根据权利要求5所述的栅极驱动电路，其特征在于，所述反向信号生成单元包括：第二输出电路、第二电平保持电路、第二电平保持控制电路；
所述第二输出电路的控制端电连接于所述第一节点，所述第二输出电路的输入端与所述第二时钟信号端电连接；所述第二输出电路的输出端与所述第二电平保持电路的输出端电连接；
所述第二电平保持电路的控制端与所述第二电平保持控制电路的输出端电连接于第三节点；所述第二电平保持电路的输入端与所述第二控制信号端电连接。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第二电平保持控制电路包括：第五开关电路、第六开关电路、第七开关电路、第八开关电路、第二电容及第三电容；
所述第五开关电路的控制端与所述第二时钟信号端电连接，所述第五开关电路的输入端与所述第二控制信号端电连接，所述第五开关电路的输出端电连接于所述第三节点；
所述第六开关电路的控制端与所述输入信号端电连接，所述第六开关电路的输入端与所述第一控制信号端电连接，所述第六开关电路的输出端电连接于所述第三节点；
所述第七开关电路的控制端电连接于所述第三节点，所述第七开关电路的输入端与第三控制信号端电连接，所述第七开关电路的输出端通过所述第二电容电连接于所述第三节点；
所述第八开关电路的控制端电连接于所述第三节点，所述第八开关电路的输入端与第四时钟信号端电连接，所述第八开关电路的输出端通过所述第三电容电连接于所述第三节点；
所述第三控制信号与所述反向信号具有相位差。
8.根据权利要求7所述的栅极驱动电路，其特征在于，当组成所述栅极驱动电路的晶体管均为P型晶体管时，所述第一控制信号端输出具有高电平的第一控制信号，所述第二控制信号端输出具有低电平的第二控制信号；
在第一阶段，所述第一时钟信号端输出具有低电平的第一时钟信号，所述第二时钟信号端输出具有高电平的第二时钟信号，所述第三时钟信号端输出具有高电平的第三时钟信号，所述第四时钟信号端输出具有高电平的第四时钟信号，所述输入信号端输出具有高电平的输入信号，所述第三控制信号输出端具有低电平的第三控制信号；
在第二阶段，所述第一时钟信号端输出具有高电平的第一时钟信号，所述第二时钟信号端输出具有低电平的第二时钟信号，所述第三时钟信号端输出具有高电平的第三时钟信号，所述第四时钟信号端输出具有高电平的第四时钟信号，所述输入信号端输出具有低电平的输入信号，所述第三控制信号端输出具有低电平的第三控制信号；
在第三阶段，所述第一时钟信号端输出具有高电平的第一时钟信号，所述第二时钟信号端输出具有高电平的第二时钟信号，所述第三时钟信号端输出具有低电平的第三时钟信号，所述第四时钟信号端输出具有高电平的第四时钟信号，所述输入信号端输出具有高电平的输入信号，所述第三控制信号端输出具有低电平的第三控制信号；
在第四阶段，所述第一时钟信号端输出具有高电平的第一时钟信号，所述第二时钟信号端输出具有高电平的第二时钟信号，所述第三时钟信号端输出具有高电平的第三时钟信号，所述第四时钟信号端输出具有低电平的第四时钟信号，所述输入信号端输出具有高电平的输入信号，所述第三控制信号端输出具有低电平的第三控制信号。
9.一种GOA电路，其特征在于，包括权利要求1～7任一项所述的栅极驱动电路。
10.一种栅极驱动电路的驱动方法，其特征在于，
在第一阶段，控制正向信号生成单元输出的正向信号具有第一电平，控制反向信号生成单元输出的正向信号具有第一电平；
在第二阶段，控制所述正向信号生成单元输出的正向信号具有第二电平，控制所述反向信号生成单元输出的正向信号具有第二电平；
在第三阶段，控制所述正向信号生成单元输出的正向信号具有第一电平，控制所述反向信号生成单元输出的正向信号具有第二电平；
在第四阶段，控制所述正向信号生成单元输出的正向信号具有第一电平，控制所述反向信号生成单元输出的正向信号具有第二电平。
CN202110633556.4A 2021-06-07 2021-06-07 一种栅极驱动电路、驱动方法及goa电路 Active CN113380199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110633556.4A CN113380199B (zh) 2021-06-07 2021-06-07 一种栅极驱动电路、驱动方法及goa电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110633556.4A CN113380199B (zh) 2021-06-07 2021-06-07 一种栅极驱动电路、驱动方法及goa电路

Publications (2)

Publication Number Publication Date
CN113380199A true CN113380199A (zh) 2021-09-10
CN113380199B CN113380199B (zh) 2022-11-25

Family

ID=77576290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110633556.4A Active CN113380199B (zh) 2021-06-07 2021-06-07 一种栅极驱动电路、驱动方法及goa电路

Country Status (1)

Country Link
CN (1) CN113380199B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171689A1 (en) * 2009-01-06 2010-07-08 Seoni Jeong Shift register and organic light emitting display device using the same
US20150187270A1 (en) * 2013-12-27 2015-07-02 Samsung Display Co., Ltd. Display device and method for driving the same
CN104933990A (zh) * 2015-06-30 2015-09-23 上海天马有机发光显示技术有限公司 一种移位寄存单元及驱动方法、栅极驱动电路
CN105047130A (zh) * 2015-06-23 2015-11-11 上海天马有机发光显示技术有限公司 一种移位寄存单元及其驱动方法、栅极驱动电路
CN106157912A (zh) * 2016-08-30 2016-11-23 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN106683617A (zh) * 2017-03-22 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
CN109427310A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、驱动装置、显示装置以及驱动方法
CN110930942A (zh) * 2019-11-28 2020-03-27 厦门天马微电子有限公司 移位寄存器及其控制方法、显示面板
CN112542198A (zh) * 2019-09-20 2021-03-23 成都辰显光电有限公司 一种移位寄存器及显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171689A1 (en) * 2009-01-06 2010-07-08 Seoni Jeong Shift register and organic light emitting display device using the same
US20150187270A1 (en) * 2013-12-27 2015-07-02 Samsung Display Co., Ltd. Display device and method for driving the same
CN105047130A (zh) * 2015-06-23 2015-11-11 上海天马有机发光显示技术有限公司 一种移位寄存单元及其驱动方法、栅极驱动电路
CN104933990A (zh) * 2015-06-30 2015-09-23 上海天马有机发光显示技术有限公司 一种移位寄存单元及驱动方法、栅极驱动电路
CN106157912A (zh) * 2016-08-30 2016-11-23 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN106683617A (zh) * 2017-03-22 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
CN109427310A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、驱动装置、显示装置以及驱动方法
CN112542198A (zh) * 2019-09-20 2021-03-23 成都辰显光电有限公司 一种移位寄存器及显示面板
CN110930942A (zh) * 2019-11-28 2020-03-27 厦门天马微电子有限公司 移位寄存器及其控制方法、显示面板

Also Published As

Publication number Publication date
CN113380199B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN111243650B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN203773916U (zh) 移位寄存器单元、移位寄存器和显示装置
US9865211B2 (en) Shift register unit, gate driving circuit and display device
WO2020019381A1 (zh) 一种goa电路、显示面板及显示装置
CN109285505B (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
WO2017118136A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
WO2018059075A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11645969B2 (en) Display device, gate drive circuit, shift register and control method thereof
WO2016188287A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US20140064438A1 (en) Shift Register, Gate Driving Circuit And Display
WO2021007932A1 (zh) Goa电路
US20090278785A1 (en) Displays
CN105609072A (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN110689858B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
TW201539407A (zh) 顯示面板與閘極驅動器
CN101593561B (zh) 液晶显示器
CN111681625A (zh) 驱动电路、显示面板及显示装置
CN106991958A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN114882831A (zh) 一种显示面板的显示控制方法、显示模组及显示装置
CN113380172B (zh) 一种栅极驱动电路、驱动方法及goa电路
CN113380199B (zh) 一种栅极驱动电路、驱动方法及goa电路
US11328785B2 (en) Shift register, gate driving circuit and gate driving method
CN106057119B (zh) 一种行扫描驱动单元、行扫描驱动系统及其驱动方法
CN110322843B (zh) 一种goa单元、goa电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant