CN203773916U - 移位寄存器单元、移位寄存器和显示装置 - Google Patents

移位寄存器单元、移位寄存器和显示装置 Download PDF

Info

Publication number
CN203773916U
CN203773916U CN201320889259.7U CN201320889259U CN203773916U CN 203773916 U CN203773916 U CN 203773916U CN 201320889259 U CN201320889259 U CN 201320889259U CN 203773916 U CN203773916 U CN 203773916U
Authority
CN
China
Prior art keywords
transistor
utmost point
output
shift register
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201320889259.7U
Other languages
English (en)
Inventor
韩承佑
姚星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201320889259.7U priority Critical patent/CN203773916U/zh
Application granted granted Critical
Publication of CN203773916U publication Critical patent/CN203773916U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本实用新型实施例提供了一种移位寄存器单元、移位寄存器和显示装置。所述移位寄存器单元包括第一控制模块，用于将起始信号传输至第一节点；第二控制模块，用于在第一时钟信号的控制下，将第二节点的电位拉至与所述第一节点的电位不同的电位；进位输出模块，用于根据所述第一节点的电位和所述第二节点的电位输出进位信号；以及，移位输出模块，用于根据所述第一节点的电位和所述第二节点的电位输出移位信号。本实用新型可以减小直流偏置电压对于移位寄存器单元内部的TFT特性的影响，并且可以使得移位寄存器单元内部的TFT可以实现完全关闭，避免错误的输出。

Description

移位寄存器单元、移位寄存器和显示装置
技术领域
本实用新型涉及有机发光显示领域，尤其涉及一种移位寄存器单元、移位寄存器和显示装置。
背景技术
在有源驱动显示（Active Matrix Display）中，各行的扫描线（scan line）和各列的扫描线（data line）交叉构成了一个有源矩阵。一般采用逐行扫描的方法，依次打开各行的门管，将数据线上的电压写入像素。在显示背板上集成行扫描驱动电路，具有窄边化、低成本的优势，已经在大多数LCD（LiquidCrystal Display，液晶显示器）/AMOLED（Active Matrix/Organic Light EmittingDiode，有源矩阵有机发光二极管）显示器件中采用。
目前制造显示器件背板的工艺有很多种，如a-Si（非晶硅），LTPS（LowTemperature Poly-silicon，低温多晶硅），Oxide（氧化物）TFT（Thin FilmTransistor，薄膜场效应晶体管）等。a-Si工艺较成熟，成本低，但是a-Si TFT具有迁移率低和稳定性差的缺点。LTPS TFT速度快、稳定性好，但是均匀性差，成本高，还不适于大尺寸面板的制备。氧化物TFT迁移率较高，均匀性好，成本低，是未来最适合大尺寸面板显示的技术，但是氧化物TFT的I-V转移特性通常为耗尽型，即在氧化物TFT的栅源电压Vgs为零时，其仍然导通。如果氧化物GOA（Gate Driver on Array，阵列基板行驱动)继续沿用a-SiGOA的电路，则会出现TFT无法完全关闭，导致有多个输出的结果。
耗尽型TFT（薄膜晶体管）给显示器件背板集成移位寄存器带来很大难度。图1A是传统的移位寄存器的结构图，图1A中所有的晶体管都是n型薄膜晶体管。如图1A所示，传统的移位寄存器包括第一输出晶体管T1、第二输出晶体管T2、控制T1的第一控制模块11和控制T2的第二控制模块12，每一级的移位寄存器的输出端与下一级移位寄存器的输入端连接，并交替通过两个占空比为50％的时钟信号CLK1、CLK2所控制，所有的输入信号和控制信号摆幅为VGL～VGH，VGL为低电平，VGH为高电平。第一输出晶体管T1与时钟信号CLKB和输出端OUT(n)连接，起到传输高电平的作用；第二输出晶体管T2与输出低电平VGL的低电平输出端和输出端OUT(n)连接，起到传输低电平的作用。
如图1B所示，该移位寄存器的工作可以分三个阶段：
第一个阶段是预充电阶段，当前一级移位寄存器的输出端OUT(n-1)产生一个高电平脉冲时，控制PU点（与T1的栅极连接的节点，也即上拉节点）被充电至高电平VGH，同时控制PD点（与T2的栅极连接的节点，也即下拉节点）被放电至低电平VGL，此时T1导通，将CLKB的低电平传至输出端OUT(n)，而T2关断；
第二个阶段为求值阶段，在下一个时钟周期，PU点变为浮空状态，即与其相连的第一输出控制模块的晶体管都被关断，没有信号过来。CLKB从低电平变为高电平，随着输出电压的上升，PU点电压被连接在T1的栅极和输出端OUT(n)之间的电容自举到一个更高的电平，从而保证输出端OUT(n)的输出电压没有阈值损失，此时PD点保持为低电平，使T2关断，防止输出端OUT(n)输出的高电平通过T2漏电；
第三个阶段为复位阶段，即再下一个时钟周期，CLKB变为低电平，CLK变为高电平，PU点被放电至低电平，PD点被重新充电至高电平，这时T1关断，T2导通，输出端OUT(n)的输出电压通过T2保持低电平。
由图1B可知，PU点和PD点形成互反的关系，避免T1和T2同时导通造成输出异常。
然而如果图1A中的T1和T2为耗尽型晶体管，输出则会产生较大的失真。首先，在求值阶段，PU点电压为高电平使T1管导通，PD点电压虽然被放电至低电平VGL，但是由于T2的耗尽型特性，T2的Vgs虽然为0但仍不能正常关断，产生漏电流，即T1和T2同时导通，则输出端OUT(n)输出的高电平取决于T1和T2的电阻分压，通常会比正常所需高电平低很多，进而会影响下一级移位寄存器的正常工作，可能造成后级失效。其次，在复位阶段，PU点电压为低电平，PD点电压为高电平，输出端OUT(n)的输出电压为低电平，同时由于T1为耗尽型晶体管，T1始终导通，如果CLKB变为高电平，则输出端OUT(n)的输出电压会产生高电平脉冲，其电位取决于T1和T2的电阻分压。输出端OUT(n)的输出电压的正常波形如图1C中实线所示，输出端OUT(n)的输出电压的失真后的波形如图1C中虚线所示。
除了第一输出晶体管T1和第二输出晶体管T2，内部控制电路中的耗尽型TFT管同样会造成输出失效。如图2A所示，所述第二控制模块为下拉管控制模块，所述第一控制模块包含T3和T4，T3和T4为耗尽型晶体管，其中，T3连接与上一级移位寄存器的输出端OUT(n-1)和PU点（与T1的栅极连接的节点）连接，T3的作用是在预充电阶段将PU点电压充电至高电平；T4的栅极与复位信号Rst连接，T4与连接PU点和输出低电平VGL的低电平输出端连接，T4的作用是在复位阶段将PU点电压拉低。耗尽型晶体管T3和T4在求值阶段时会导通，将PU点电压拉低，从而造成T1不完全导通，影响输出端OUT(n)输出的高电平，如图2B中虚线部分所示。
综上所述，急需在电路结构上进行改进解决耗尽型TFT对移位寄存器输出的影响。
实用新型内容
本实用新型的主要目的在于提供了一种移移位寄存器单元、移位寄存器和显示装置，解决了直流偏置电压对于移位寄存器单元内部的TFT特性有影响，并移位寄存器单元内部的TFT由于不能完全关闭而导致的错误输出的问题。
为了达到上述目的，本实用新型提供了一种移位寄存器单元，包括：
第一控制模块，用于将起始信号传输至第一节点；
第二控制模块，用于在第一时钟信号的控制下，将第二节点的电位拉至与所述第一节点的电位不同的电位；
进位输出模块，用于根据所述第一节点的电位和所述第二节点的电位输出进位信号；
以及，移位输出模块，用于根据所述第一节点的电位和所述第二节点的电位输出移位信号。
实施时，本实用新型所述的移位寄存器还包括：
输出反馈模块，用于根据所述进位信号和所述移位信号，通过控制所述第一控制模块而维持所述第一节点的电位。
实施时，本实用新型所述的移位寄存器，其特征在于，还包括复位模块，用于控制所述移位信号复位。
实施时，所述进位输出模块包括：
第一进位输出晶体管，栅极与所述第一节点连接，第一极接入所述进位信号，第二极接入第二时钟信号；
以及，第二进位输出晶体管，栅极与所述第二节点连接，第一极接入第一低电平，第二极输出所述进位信号；
所述第一进位输出晶体管的栅极和第一极之间连接有自举电容；
所述移位输出模块包括：
第一移位输出晶体管，栅极与所述第一节点连接，第一极输出所述移位信号，第二极接入所述第二时钟信号；
第二移位输出晶体管，栅极与所述第二节点连接，第一极接入第二低电平，第二极输出所述移位信号。
实施时，所述第一进位输出晶体管、所述第二进位输出晶体管、所述第一移位输出晶体管和/或所述第二移位输出晶体管为耗尽型薄膜晶体管；
所述第一进位输出薄膜晶体管的阈值电压、所述第二进位输出薄膜晶体管的阈值电压、所述第一移位输出晶体管的阈值电压和所述第二移位输出晶体管的阈值电压相同，都为耗尽阈值电压；
所述第一低电平小于所述第二低电平，并且所述第一低电平与所述第二低电平的差值的绝对值大于所述耗尽阈值电压的绝对值。
实施时，所述第一控制模块包括第一控制晶体管、第二控制晶体管、第三控制晶体管和第四控制晶体管；
所述第一控制晶体管，栅极接入所述第一时钟信号，第一极分别与所述输出反馈模块和所述第二控制晶体管的第二极连接，第二极接入所述起始信号；
所述第二控制晶体管，栅极接入所述第一时钟信号，第一极与所述第一节点连接；
所述第三控制晶体管，栅极与所述第二节点连接，第一极分别与所述第四控制晶体管的第二极和所述输出反馈模块连接，第二极与所述第一节点连接；
所述第四控制晶体管，栅极与所述第二节点连接，第一极接入第一低电平输出端。
实施时，所述第二控制模块包括第五控制晶体管、第六控制晶体管和保持电容；
所述第五控制晶体管，栅极接入所述第一时钟信号，第一极与所述第二节点连接，第二极接入所述第一时钟信号；
所述第六控制晶体管，栅极与所述第一节点连接，第一极接入第一低电平，第二极与所述第五控制晶体管的第一极连接；
所述保持电容，连接于所述第二节点和第二低电平输出端之间。
实施时，所述输出反馈模块包括反馈晶体管；
所述反馈晶体管，栅极接入所述进位信号，第一极接入所述移位信号，第二极分别与所述第一控制晶体管的第一极和所述第三控制晶体管的第一极连接。
实施时，所述复位模块包括复位晶体管；
所述复位晶体管，栅极与所述复位信号输入端连接，第一极与所述第二低电平输出端连接，第二极与所述移位信号输出端连接。
本实用新型还提供了一种移位寄存器，包括多级上述的移位寄存器单元；
除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始输入端和上一级移位寄存器单元的进位信号输出端连接。
本实用新型还提供了一种显示装置，包括上述的移位寄存器。
与现有技术相比，本实用新型实施例所述的移位寄存器单元、移位寄存器和显示装置采用交流的第一时钟信号代替高电压信号对第二控制模块进行控制，可以减小直流偏置电压对于移位寄存器单元内部的TFT特性的影响；并且采用两个输出端的设计，使得移位寄存器单元内部的TFT可以实现完全关闭，避免错误的输出。
附图说明
图1A是传统的移位寄存器的电路图；
图1B是传统的移位寄存器在工作过程中的各信号的时序图；
图1C是传统的移位寄存器的输出端OUT（n）的输出波形；
图2A是传统的移位寄存器的具体实施例的电路图；
图2B是传统的移位寄存器的具体实施例在工作过程中的各信号的时序图；
图3是本实用新型实施例所述的移位寄存器单元的结构框图；
图4A是本实用新型另一实施例所述的移位寄存器单元的结构框图；
图4B是本实用新型又一实施例所述的移位寄存器单元的结构框图；
图5A、图5B、图5C、图5D、图5E分别是本实用新型实施例所述的移位寄存器单元的电路图；
图6是本实用新型所述的移位寄存器单元的一具体实施例的结构框图；
图6A是本实用新型该具体实施例所述的移位寄存器单元的电路图；
图6B是本实用新型该具体实施例所述的移位寄存器单元在工作过程中的各信号的时序图；
图7是本实用新型实施例所述的移位寄存器的电路图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型晶体管或P型晶体管。在本实用新型实施例提供的驱动电路中，所有晶体管均是以N型晶体管为例进行的说明，可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本实用新型的实施例保护范围内的。
在本实用新型实施例提供的驱动电路中，所有晶体管均是以N型晶体管为例进行的说明，其中，N型晶体管的第一极可以是源极，N型晶体管的第二极可以是漏极。可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本实用新型的实施例保护范围内的。
如图3所示，本实用新型实施例所述的移位寄存器单元包括：
第一控制模块31，用于将起始信号传输至第一节点Q1；
第二控制模块32，用于在第一时钟信号CLK的控制下，第二节点Q2的电位拉至与所述第一节点Q1不同的电位；
进位输出模块33，用于根据所述第一节点Q1的电位和所述第二节点Q2的电位输出进位信号；
以及，移位输出模块34，用于根据所述第一节点Q1的电位和所述第二节点Q2的电位输出移位信号；
在图3中，起始信号由起始信号输入端STV输入，进位信号由进位信号输出端OUT_C（n）输出，移位信号由移位信号输出端OUT（n）输出。
本实用新型实施例所述的移位寄存器单元采用交流的第一时钟信号CLK代替高电压信号对第二控制模块32进行控制，可以减小直流偏置电压对于移位寄存器单元内部的TFT特性的影响；
并且，本实用新型实施例所述的移位寄存器单元采用两个输出端的设计，使得移位寄存器单元内部的TFT可以实现完全关闭，避免错误的输出。
在另一示例中，第一控制模块31的响应于第一时钟信号CLK，将起始信号传输至第一节点Q1。
在又一个示例中，如图4A所示，本实用新型实施例所述的移位寄存器单元还包括：
输出反馈模块35，用于根据所述进位信号和所述移位信号，通过控制所述第一控制模块31而维持所述第一节点Q1的电位。
具体的，在如图4A所示的本实用新型实施例所述的移位寄存器单元工作时，
在预充电阶段：第一控制模块31将起始信号传输至第一节点Q1，第二控制模块32在第一时钟信号CLK的控制下将第二节点Q2的电位拉至与所述第一节点Q1反相的电位；
在求值阶段：第一控制模块31维持所述第一节点Q1的电位，第二控制模块32在第一时钟信号CLK的控制下将第二节点Q2的电位拉至与所述第一节点Q1反相的电位，进位输出模块3根据所述第一节点Q1的电位和所述第二节点Q2的电位输出进位信号，移位输出模块34根据所述第一节点Q1的电位和所述第二节点Q2的电位输出移位信号。
优选的，如图4B所示，本实用新型实施例所述的移位寄存器单元还包括：
复位模块36，用于控制所述移位信号复位;
在图4B中，所述复位信号由复位信号输入端RST输入。
具体的，在如图4B所示的本实用新型实施例所述的移位寄存器单元在工作时，在预充电阶段和求值阶段之后还存在复位阶段，在复位阶段，复位模块36控制所述移位信号复位。
在具体实施时，如图5A所示，所述进位输出模块33包括：
第一进位输出晶体管T331，栅极与所述第一节点Q1连接，第一极接入所述进位信号，第二极接入第二时钟信号CLKB；
以及，第二进位输出晶体管T332，栅极与所述第二节点Q2连接，第一极接入第一低电平LVGL，第二极输出所述进位信号；
所述第一进位输出晶体管的栅极和第一极之间连接有自举电容C1；
所述移位输出模块34包括：
第一移位输出晶体管T341，栅极与所述第一节点Q1连接，第一极输出所述移位信号，第二极接入所述第二时钟信号CLKB；
第二移位输出晶体管T342，栅极与所述第二节点Q2连接，第一极接入第二低电平VGL，第二极输出所述移位信号。
在该实施例中，所述第一进位输出晶体管T331、所述第二进位输出晶体管T332、所述第一移位输出晶体管T341和/或所述第二移位输出晶体管T342可以为耗尽型薄膜晶体管；所述第一进位输出薄膜晶体管T331的阈值电压、所述第二进位输出薄膜晶体管T332的阈值电压、所述第一移位输出晶体管T341的阈值电压和所述第二移位输出晶体管T342的阈值电压相同，都为耗尽阈值电压；所述第一低电平LVGL小于所述第二低电平VGL，并且所述第一低电平LVGL与所述第二低电平VGL的差值的绝对值大于所述耗尽阈值电压的绝对值，从而避免耗尽型TFT的漏电流问题对移位寄存器单元的驱动信号的影响。
本实用新型该实施例所述的移位寄存器单元采用了两级输出：进位输出模块33和移位输出模块34，通过分级输出进位信号和移位信号，而使得在所述移位信号在求值阶段维持高电平，从而解决耗尽型TFT的漏电流问题对移位寄存器单元的移位信号的影响；
并且，本实用新型该实施例所述的移位寄存器单元在求值阶段通过所述输出反馈模块35维持所述第一节点Q1的电平，以维持所述移位信号的电平，从而避免第一节点Q1在求值阶段通过内部TFT耗尽导通漏电，影响输出。
实施时，如图5B所示，所述第一控制模块31包括第一控制晶体管T311、第二控制晶体管T312、第三控制晶体管T313和第四控制晶体管T314；
所述第一控制晶体管T311，栅极接入所述第一时钟信号CLK，第一极分别与所述输出反馈模块35和所述第二控制晶体管T312的第二极连接，第二极接入所述起始信号；
所述第二控制晶体管T312，栅极接入所述第一时钟信号CLK，第一极与所述第一节点Q1连接；
所述第三控制晶体管T313，栅极与所述第二节点Q2连接，第一极分别与所述第四控制晶体管T314的第二极和所述输出反馈模块35连接，第二极与所述第一节点Q1连接；
所述第四控制晶体管T314，栅极与所述第二节点Q2连接，第一极接入第一低电平LVGL；
所述第二控制模块32包括第五控制晶体管T325、第六控制晶体管T326和保持电容C2；
所述第五控制晶体管T325，栅极接入所述第一时钟信号CLK，第一极与所述第二节点Q2连接，第二极接入所述第一时钟信号CLK；
所述第六控制晶体管T326，栅极与所述第一节点Q1连接，第一极接入第一低电平LVGL，第二极与所述第五控制晶体管T325的第一极连接；
所述保持电容C2，连接于所述第二节点Q2和第二低电平输出端之间;
由所述第二低电平输出端输入第二低电平VGL；
在图5B中，FD点是所述输出反馈模块35与所述第一控制模块31连接的节点。
具体的，如图5C所示，所述输出反馈模块35包括反馈晶体管T35；
所述反馈晶体管T35，栅极接入所述进位信号，第一极接入所述移位信号，第二极分别与所述第一控制晶体管T311的第一极和所述第三控制晶体管T313的第一极连接。
具体的，如图5D所示，所述复位模块36包括复位晶体管T36；
所述复位晶体管T36，栅极与所述复位信号输入端RST连接，第一极与所述第二低电平输出端连接，第二极与所述移位信号输出端OUT（n）连接。
具体的，如图5E所示，所述第一控制模块31包括第一晶体管T311、第二晶体管T312、第三晶体管T313和第四晶体管T314；所述第二控制模块32包括第五晶体管T325、第六晶体管T326和第七晶体管T327；
所述第一晶体管T311，栅极接入第二时钟信号CLKB，第一极分别与所述输出反馈模块35和所述第二晶体管T312的第二极连接，第二极与所述起始信号输入端STV连接；
所述第二晶体管T312，栅极接入第二时钟信号CLKB，第一极与所述第一控制节点Q1连接；
所述第三晶体管T313，栅极与所述第二控制节点Q2连接，第一极与所述第四晶体管T314的第二极连接，第二极与所述第五晶体管T325的栅极连接；
所述第四晶体管T314，栅极与所述第二进位输出薄膜晶体管T2的栅极连接，源极与第一低电平输出端连接；
所述第五晶体管T325，栅极与所述第一控制节点Q1连接，第一极与所述第六晶体管T326的第二极连接，第二极与所述第六晶体管T326的栅极连接；
所述第六晶体管T326，栅极与所述第一控制节点Q1连接，第一极与第一低电平输出端连接；
所述第七晶体管T327，栅极和第二极接入第一时钟信号CLK，第一极与所述第二控制节点Q2连接；
由所述第一低电平输出端输入第一低电平LVGL。
下面以采用N型晶体管的移位寄存器单元为例进行说明，如图6所示，本实用新型实施例所述的移位寄存器单元包括：
第一控制模块61，分别与第一节点Q1、第二节点Q2、第一时钟信号输入端、起始信号输入端和第一低电平输入端连接，用于在预充电阶段将所述第一节点Q1的电位拉升为高电平，并在复位阶段将所述第一节点Q1的电位拉低为低电平；
第二控制模块62，分别与所述第二节点Q2、所述第一节点Q1、第一时钟信号输入端、所述第一低电平输入端和所述第二低电平输入端连接，用于在预充电阶段将所述第一节点Q1的电位拉低为低电平，在求值阶段进一步将所述第一节点Q1的电位拉低至第一低电平LVGL，并在复位阶段将所述第一节点Q1的电位拉升为高电平；
进位输出模块63，分别与所述第一节点Q1、所述第二节点Q2、第二时钟信号输入端、第一低电平输入端和进位信号输出端OUT_C（n）连接，用于控制所述进位信号输出端OUT_C（n）在预充电阶段输出第一低电平LVGL，在求值阶段输出高电平，在复位阶段输出第一低电平LVGL；
移位输出模块64，分别与所述第一节点Q1、所述第二节点Q2、所述第二低电平输入端和移位信号输出端OUT（n）连接，用于控制所述移位信号输出端OUT_C（n）在预充电阶段输出第二低电平VGL，在求值阶段输出高电平；
输出反馈模块65，分别与所述进位信号输出端OUT_C（n）、所述移位信号输出端OUT（n）和所述第一控制模块61连接，用于在求值阶段通过控制所述第一控制模块61而维持所述第一节点Q1的电位为高电平；
复位模块66，与复位信号输入端RST、所述第二低电平输入端和移位输出信号输出端OUT（n）连接，用于在复位阶段控制所述移位信号输出端OUT（n）输出第二低电平VGL。
在本实用新型实施例中，所述第一电平输入端输入第一低电平LVGL，所述第二电平输入端输入第二低电平VGL；所述起始信号输入端输入起始信号RST，所述复位信号输入端输入复位信号RST；所述第一时钟信号输入端输入第一时钟信号CLK，所述第二时钟信号输入端输入第二时钟信号CLKB；CLK和CLKB反相。
在如图6所示的实施例中，所述第一低电平LVGL和所述第二低电平VGL不同，所述第一低电平LVGL小于所述第二低电平VGL，并且该实施例采用两个输出端（进位信号输出端和移位信号输出端），形成移位寄存器单元内部的TFT的栅极电压和源极电压之间负的电压差，使得移位寄存器单元内部的TFT可以实现完全关闭，避免错误的输出，从而避免TFT的漏电流问题对移位寄存器单元的驱动信号的影响；并且该实施例采用交流的第一时钟信号代替传统电路中的高电压信号以控制第二控制模块62，以减小直流偏置电压对于TFT特性的影响。
本实用新型该实施例采用两个时钟信号（第一时钟信号CLK和第二时钟信号CLKB）来控制本实用新型的移位寄存器单元，能够使控制更加灵活和精确；
优选的，如图6A所示，所述进位输出模块63包括第一进位输出晶体管T631和第二进位输出晶体管T632；
所述第一进位输出晶体管T631，栅极与所述第一节点Q1连接，第一极与所述进位信号输出端OUT_C（n）连接，第二极与所述第二时钟信号输入端连接；
所述第二进位输出晶体管T632，栅极与所述第二节点Q2连接，第一极与所述第一低电平输出端连接，第二极与所述进位信号输出端OUT_C（n）连接。
优选的，如图6A所示，所述移位输出模块64包括第一移位输出晶体管T641和第二移位输出晶体管T642；
所述第一移位输出晶体管T641，栅极与所述第一节点Q1连接，第一极与所述移位信号输出端OUT（n）连接，第二极与所述第二时钟信号输入端连接；
所述第二移位输出晶体管T642，栅极与所述第二节点Q2连接，第一极与所述第二低电平输出端连接，第二极与所述移位信号输出端OUT（n）连接。
实施时，所述第一进位输出晶体管T641、所述第二进位输出晶体管T642、所述第一移位输出晶体管T651和/或所述第二移位输出晶体管T652为耗尽型薄膜晶体管。
优选的，所述第一进位输出晶体管T641、所述第二进位输出晶体管T642、所述第一移位输出晶体管T651和所述第二移位输出晶体管T652都为耗尽型薄膜晶体管。
优选的，在如图6A所示的移位寄存器单元的实施例中，所述第一进位输出薄膜晶体管T631的阈值电压、所述第二进位输出薄膜晶体管T632的阈值电压、所述第一移位输出晶体管T641的阈值电压和所述第二移位输出晶体管T642的阈值电压相同，都为耗尽阈值电压；
所述第一低电平LVGL小于所述第二低电平VGL，并且所述第一低电平LVGL与所述第二低电平VGL的差值的绝对值大于所述耗尽阈值电压的绝对值。
优选的，如图6A所示，所述第一控制模块61包括第一上拉晶体管T611、第二上拉晶体管T612、第三上拉晶体管T613、第四上拉晶体管T614和自举电容C1；
所述第一上拉晶体管T611，栅极与所述第一时钟信号输入端连接，第一极分别与所述输出反馈模块65和所述第二上拉晶体管T612的第二极连接，第二极与所述起始信号输入端连接；
所述第二上拉晶体管T612，栅极与所述第一时钟信号输入端连接，第一极与所述第一节点Q1连接；
所述第三上拉晶体管T613，栅极与所述第二节点Q2连接，第一极分别与所述输出反馈模块65和所述第四上拉晶体管T614的第二极连接，第二极与所述第一节点Q1连接；
所述第四上拉晶体管T614，栅极与所述第二节点Q2连接，第一极与所述第一低电平输出端连接；
所述自举电容C1连接与所述第一节点Q1和所述进位信号输出端OUT_C（n）之间。
优选的，如图6A所示，所述第二控制模块62包括第一下拉晶体管T621、第二下拉晶体管T622和保持电容C2；
所述第一下拉晶体管T621，栅极与所述第一时钟信号输入端连接，第一极与所述第二节点Q2连接，第二极与所述第一时钟信号输入端连接；
所述第二下拉晶体管T622，栅极与所述第一节点Q1连接，第一极与所述第一低电平输出端连接，第二极与所述第一下拉晶体管T21的第一极连接；
所述保持电容C2，连接于所述第二节点Q2和所述第二低电平输出端之间。
优选的，所述输出反馈模块65包括反馈晶体管T65；
所述反馈晶体管T65，栅极与所述进位信号输出端OUT_C（n）连接，第一极与所述移位信号输出端OUT（n）连接，第二极分别与所述第一上拉晶体管T611的第一极和所述第三上拉晶体管T613的第一极连接；
在图6A中，FD点是连接于与所述反馈晶体管T65的第二极和所述第一上拉晶体管T611的第一极之间的节点。
优选的，如图3A所示，所述复位模块66包括复位晶体管T66；
所述复位晶体管T66，栅极与所述复位信号输入端RST连接，第一极与所述第二低电平输出端连接，第二极与所述移位信号输出端OUT（n）连接。
在一个示例中，本实用新型实施例采用的晶体管均为耗尽型薄膜晶体管。进一步，本实用新型实施例所述的移位寄存器单元采用同一类型的耗尽型薄膜晶体管；例如，本实用新型实施例所述的移位寄存器单元采用的晶体管均为N型耗尽型薄膜晶体管或P型耗尽型薄膜晶体管。
如图6B所示，本实用新型实施例所述的移位寄存器单元的工作过程分为三个阶段：
第一个阶段为预充电阶段S1：CLK为高电平VGH，CLKB为第一低电平LVGL，由起始信号输入端STV输入高电平VGH，复位信号输入端RST输入第一低电平LVGL；
T611、T612、T621开启，Q1点（与进位输出晶体管的栅极和移位输出晶体管的栅极连接的节点）电压逐渐升高（不到高电平VGH），通过Q1点对C1进行充电，T622开启，Q2点电压逐渐下降（不到LVGL），此时T632、T614、T642导通，T613在预充电阶段S1刚开始瞬间导通，随即FD点电压和Q1点电压相同，之后T613截止；随着Q1点电位的升高，T631和T641开启，T66和T65截止；
也就是说，在预充电阶段S1，起始信号STV通过导通的T611和T612向C1充电，使得Q1点电压逐渐升高（但是Q1点电压依旧低于VGH），Q2电压逐渐降低（但是Q2点电压依旧高于LVGL），从而T631、T632、T641和T642都导通，从而OUT（n）输出VGL，OUT_C（n）输出LVGL。
第二个阶段为求值阶段S2：
CLK为第一低电平LVGL，CLKB为高电平VGH，由起始信号输入端STV输入第一低电平LVGL，复位信号输入端输入第一低电平LVGL；
T631、T641开启，OUT（n）输出高电平VGH，OUT_C（n）输出高电平VGH；T611、T612截止；
T622开启，T621截止；
Q2点电位继续下降至LVGL；
T613和T614也截止；
T632截止；T642截止；
T65截止，FD点的电位逐渐升高（不到VGH）；因此Q1点处于浮空状态（即与Q1点相连的T612和T613都被关断，没有信号过来），Q1点电压被所述自举电容C1自举到一个更高的电平，Q1点电压继续升高，从而保证OUT(n)的输出电压没有阈值损失。
第三阶段为复位阶段S3：
复位信号输入端RST输入高电平VGH，CLKB为低电平LVGL，CLK为高电平VGH，起始信号输入端STV输入第一低电平LVGL；
此时T611和T612开启，并且由于CLK的电位为高电平，T621导通，从而Q2点电位为高电平，T613和T614开启，Q1点电位被拉低至LVGL；
T621导通，Q1点电压变为低电平，从而T631和T641截止；
在Q1点电压逐渐减小的过程中，T622导通，随着Q1点电压降为低电平，T622截止，由于T622为耗尽型TFT，所以流过T622的电流很小，并且由于C2的电压保持作用，Q2点的电位可以一直维持在高电平；
由于Q1点的电位抑制维持在高电平，T32和T42充分开启，并且此时RST输出高电平，T66充分开启，OUT_C（n）输出LVGL，OUT（n）输出VGL，T65截止。
本实用新型该实施例所述的移位寄存器单元将输出分为两级：进位输出模块和移位输出模块，并进位输出模块、移位输出模块分别采用第一低电平LVGL、第二低电平VGL驱动，所述第一低电平LVGL和所述第二低电平VGL不同，从而避免了T41、T42耗尽导通产生的漏电流对输出的影响。同时本实用新型通过反馈晶体管T65控制内部节点，避免Q1点在求值阶段通过内部TFT耗尽导通漏电，影响输出，并且反馈晶体管T65的栅源控制电压分别由不同低电平电压控制，避免内部节点电位变化对输出的逆影响。由于T31、T32只驱动进位输出，因此尺寸无需很大。
本实用新型还提供了一种移位寄存器，其特征在于，包括上述的移位寄存器单元；
除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端和上一级移位寄存器单元的进位信号输出端连接。
如图7所示，本实用新型所述的移位寄存器的第一实施例由N级移位寄存器单元连接构成，以作为有源矩阵的行扫描器，N通常为有源矩阵的行数，N为正整数；
S1、S2…、Sn、…、SN分别标示的是第一级移位寄存器单元、第二级移位寄存器单元…、第n级移位寄存器单元…、第N级移位寄存器单元；
每个移位寄存器单元分别与第一时钟信号输入端、第二时钟信号输入端、第一低电平输出端和第二低电平输出端连接；
第一时钟信号输入端输出的时钟信号和第二时钟信号输入端输入的时钟信号相位相反，占空比为50%；
其中，第一级移位寄存器的起始信号输入端STV接入初始脉冲信号Start，该初始脉冲信号IN为高电平有效；
除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始信号输入端和上一级移位寄存器单元的进位信号输出端连接；每一级移位寄存器有两个输出端：OUT_C（n）为进位信号输出端，其与下一级移位寄存器单元的起始信号输入端STV连接；OUT（n）为驱动信号输出端，其与有源矩阵的行扫描线Gn连接；其中，n为正整数，且n小于或等于N；
相邻两级移位寄存器单元的时钟控制信号互为反相，比如：如果第一级移位寄存器单元的第一时钟输入端连接第一时钟信号CLK，第一级移位寄存器单元的第二时钟信号输入端连接第二时钟信号CLKB，则与该第一级移位寄存器单元相邻的第二级移位寄存器单元的第一时钟信号输入端连接第二时钟信号CLKB，该第二级移位寄存器单元的第二时钟信号输入端连接第一时钟信号CLK。
本实用新型还提供了一种显示装置，包括上述的移位寄存器。所述显示装置可以包括液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器。除了液晶显示装置外，所述显示装置还可以包括有机发光显示器或者其他类型的显示装置，比如电子阅读器等。该移位寄存器可以作为显示装置的扫描电路或者栅极驱动电路等，以提供逐行扫描功能，将扫描信号送至显示区域。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (11)

1.一种移位寄存器单元，其特征在于，包括： 
第一控制模块，用于将起始信号传输至第一节点； 
第二控制模块，用于在第一时钟信号的控制下，将第二节点的电位拉至与所述第一节点的电位不同的电位； 
进位输出模块，用于根据所述第一节点的电位和所述第二节点的电位输出进位信号； 
以及，移位输出模块，用于根据所述第一节点的电位和所述第二节点的电位输出移位信号。 
2.如权利要求1所述的移位寄存器单元，其特征在于，还包括： 
输出反馈模块，用于根据所述进位信号和所述移位信号，通过控制所述第一控制模块而维持所述第一节点的电位。 
3.如权利要求1所述的移位寄存器单元，其特征在于，还包括复位模块，用于控制所述移位信号复位。 
4.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于， 
所述进位输出模块包括： 
第一进位输出晶体管，栅极与所述第一节点连接，第一极接入所述进位信号，第二极接入第二时钟信号； 
以及，第二进位输出晶体管，栅极与所述第二节点连接，第一极接入第一低电平，第二极输出所述进位信号； 
所述第一进位输出晶体管的栅极和第一极之间连接有自举电容； 
所述移位输出模块包括： 
第一移位输出晶体管，栅极与所述第一节点连接，第一极输出所述移位信号，第二极接入所述第二时钟信号； 
第二移位输出晶体管，栅极与所述第二节点连接，第一极接入第二低电平，第二极输出所述移位信号。 
5.如权利要求4所述的移位寄存器单元，其特征在于，所述第一进位输 出晶体管、所述第二进位输出晶体管、所述第一移位输出晶体管和/或所述第二移位输出晶体管为耗尽型薄膜晶体管； 
所述第一进位输出薄膜晶体管的阈值电压、所述第二进位输出薄膜晶体管的阈值电压、所述第一移位输出晶体管的阈值电压和所述第二移位输出晶体管的阈值电压相同，都为耗尽阈值电压； 
所述第一低电平小于所述第二低电平，并且所述第一低电平与所述第二低电平的差值的绝对值大于所述耗尽阈值电压的绝对值。 
6.如权利要求2所述的移位寄存器单元，其特征在于， 
所述第一控制模块包括第一控制晶体管、第二控制晶体管、第三控制晶体管和第四控制晶体管； 
所述第一控制晶体管，栅极接入所述第一时钟信号，第一极分别与所述输出反馈模块和所述第二控制晶体管的第二极连接，第二极接入所述起始信号； 
所述第二控制晶体管，栅极接入所述第一时钟信号，第一极与所述第一节点连接； 
所述第三控制晶体管，栅极与所述第二节点连接，第一极分别与所述第四控制晶体管的第二极和所述输出反馈模块连接，第二极与所述第一节点连接； 
所述第四控制晶体管，栅极与所述第二节点连接，第一极接入第一低电平输出端。 
7.如权利要求1所述的移位寄存器单元，其特征在于， 
所述第二控制模块包括第五控制晶体管、第六控制晶体管和保持电容； 
所述第五控制晶体管，栅极接入所述第一时钟信号，第一极与所述第二节点连接，第二极接入所述第一时钟信号； 
所述第六控制晶体管，栅极与所述第一节点连接，第一极接入第一低电平，第二极与所述第五控制晶体管的第一极连接； 
所述保持电容，连接于所述第二节点和第二低电平输出端之间。 
8.如权利要求6所述的移位寄存器单元，其特征在于，所述输出反馈模块包括反馈晶体管； 
所述反馈晶体管，栅极接入所述进位信号，第一极接入所述移位信号，第二极分别与所述第一控制晶体管的第一极和所述第三控制晶体管的第一极连 接。 
9.如权利要求3所述的移位寄存器单元，其特征在于，所述复位模块包括复位晶体管； 
所述复位晶体管，栅极与复位信号输入端连接，第一极与第二低电平输出端连接，第二极与移位信号输出端连接。 
10.一种移位寄存器，其特征在于，包括多级如权利要求1至9中任一权利要求所述的移位寄存器单元； 
除了第一级移位寄存器单元之外，每一级移位寄存器单元的起始输入端和上一级移位寄存器单元的进位信号输出端连接。 
11.一种显示装置，其特征在于，包括如权利要求10所述的移位寄存器。 
CN201320889259.7U 2013-07-27 2013-12-31 移位寄存器单元、移位寄存器和显示装置 Withdrawn - After Issue CN203773916U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320889259.7U CN203773916U (zh) 2013-07-27 2013-12-31 移位寄存器单元、移位寄存器和显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2013103204792A CN103413514A (zh) 2013-07-27 2013-07-27 移位寄存器单元、移位寄存器和显示装置
CN201310320479.2 2013-07-27
CN201320889259.7U CN203773916U (zh) 2013-07-27 2013-12-31 移位寄存器单元、移位寄存器和显示装置

Publications (1)

Publication Number Publication Date
CN203773916U true CN203773916U (zh) 2014-08-13

Family

ID=49606519

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2013103204792A Pending CN103413514A (zh) 2013-07-27 2013-07-27 移位寄存器单元、移位寄存器和显示装置
CN201320889259.7U Withdrawn - After Issue CN203773916U (zh) 2013-07-27 2013-12-31 移位寄存器单元、移位寄存器和显示装置
CN201310750479.6A Active CN103700357B (zh) 2013-07-27 2013-12-31 移位寄存器单元及其驱动方法、移位寄存器和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013103204792A Pending CN103413514A (zh) 2013-07-27 2013-07-27 移位寄存器单元、移位寄存器和显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310750479.6A Active CN103700357B (zh) 2013-07-27 2013-12-31 移位寄存器单元及其驱动方法、移位寄存器和显示装置

Country Status (3)

Country Link
US (1) US9620241B2 (zh)
CN (3) CN103413514A (zh)
WO (1) WO2015014149A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700357A (zh) * 2013-07-27 2014-04-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106057161A (zh) * 2016-08-09 2016-10-26 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN106531117A (zh) * 2017-01-05 2017-03-22 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN109448628A (zh) * 2019-01-04 2019-03-08 合肥京东方光电科技有限公司 一种栅极驱动电路及其驱动方法
CN111179797A (zh) * 2018-11-13 2020-05-19 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
CN112150971A (zh) * 2019-06-26 2020-12-29 陕西坤同半导体科技有限公司 有源矩阵有机发光显示器的移位寄存电路及其显示器

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714780B (zh) 2013-12-24 2015-07-15 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103730089B (zh) 2013-12-26 2015-11-25 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714781B (zh) * 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
US10810920B2 (en) * 2014-05-02 2020-10-20 Lg Display Co., Ltd. Shift register and display device using the same
US9514695B2 (en) * 2014-10-31 2016-12-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit and liquid crystal display device
CN104409056B (zh) * 2014-11-14 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104376825B (zh) * 2014-11-20 2017-02-22 深圳市华星光电技术有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104732940B (zh) * 2015-03-30 2017-03-15 深圳市华星光电技术有限公司 Cmos栅极驱动电路
KR102312287B1 (ko) * 2015-04-23 2021-10-15 삼성디스플레이 주식회사 주사 구동부 및 이를 이용한 표시장치
CN104900189B (zh) * 2015-06-19 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105096863B (zh) * 2015-08-05 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示装置及其栅极驱动电路
CN105609135B (zh) 2015-12-31 2019-06-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105632561B (zh) * 2016-01-05 2018-09-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN105529000B (zh) * 2016-02-18 2018-01-23 京东方科技集团股份有限公司 信号生成单元、移位寄存器、显示装置及信号生成方法
KR102573847B1 (ko) * 2016-04-08 2023-09-04 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
US11107388B2 (en) * 2016-04-29 2021-08-31 Lg Display Co., Ltd. Gate driving circuit and display device using the same
CN106157867B (zh) 2016-06-24 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106205461B (zh) * 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106683631B (zh) * 2016-12-30 2018-06-22 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
CN109285504B (zh) * 2017-07-20 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
CN108154831B (zh) * 2018-01-02 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元的检测电路和方法、控制电路、显示装置
CN108305581B (zh) * 2018-02-12 2021-01-22 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN108538244B (zh) * 2018-04-20 2020-04-24 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
CN108538238A (zh) 2018-05-24 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN108777128A (zh) 2018-05-31 2018-11-09 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108470535A (zh) * 2018-06-11 2018-08-31 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置
TWI688942B (zh) * 2018-06-14 2020-03-21 友達光電股份有限公司 閘極驅動裝置
CN108806597B (zh) * 2018-08-30 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109584829B (zh) * 2018-12-25 2020-10-30 惠科股份有限公司 过流保护方法、显示面板及过流保护装置
WO2020140195A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN109817144B (zh) * 2019-01-31 2022-09-23 合肥鑫晟光电科技有限公司 栅极驱动电路和显示装置
CN109712552A (zh) * 2019-02-12 2019-05-03 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN109698006B (zh) * 2019-02-19 2021-01-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、级联驱动电路和显示装置
CN109671385B (zh) * 2019-02-28 2020-12-22 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN110010078B (zh) * 2019-03-14 2022-02-08 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN110364110B (zh) * 2019-08-15 2021-03-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110675828A (zh) * 2019-09-10 2020-01-10 深圳市华星光电半导体显示技术有限公司 Goa电路
CN112419960B (zh) * 2020-12-15 2022-09-23 云谷（固安）科技有限公司 移位寄存器、显示面板及显示装置
TWI749998B (zh) * 2021-01-12 2021-12-11 友達光電股份有限公司 移位暫存電路及畫素驅動裝置
CN112885302B (zh) * 2021-01-20 2022-06-07 合肥京东方卓印科技有限公司 一种像素电路及其驱动方法、显示基板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2001183666A (ja) * 1999-12-24 2001-07-06 Nec Corp 液晶表示装置
JP2001308340A (ja) * 2001-02-13 2001-11-02 Seiko Epson Corp アクティブマトリクスパネル
KR101277152B1 (ko) * 2006-08-24 2013-06-21 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
WO2010067641A1 (ja) * 2008-12-10 2010-06-17 シャープ株式会社 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法
KR101389120B1 (ko) * 2010-03-02 2014-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
CN102651238B (zh) * 2011-04-18 2015-03-25 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、显示面板及显示器
CN102708925B (zh) * 2011-05-26 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管移位寄存器及其应用方法
CN102629444B (zh) * 2011-08-22 2014-06-25 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
CN202677790U (zh) * 2012-04-13 2013-01-16 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN103413514A (zh) * 2013-07-27 2013-11-27 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700357A (zh) * 2013-07-27 2014-04-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN103700357B (zh) * 2013-07-27 2016-01-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US9620241B2 (en) 2013-07-27 2017-04-11 Boe Technology Group Co., Ltd. Shift register unit, method for driving the same, shift register and display device
CN106057161A (zh) * 2016-08-09 2016-10-26 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN106531117A (zh) * 2017-01-05 2017-03-22 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
WO2018126687A1 (zh) * 2017-01-05 2018-07-12 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路及显示装置
US10741132B2 (en) 2017-01-05 2020-08-11 Boe Technology Group Co., Ltd. Shift register circuit and driving method thereof, gate driving circuit, and display device
CN111179797A (zh) * 2018-11-13 2020-05-19 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
CN109448628A (zh) * 2019-01-04 2019-03-08 合肥京东方光电科技有限公司 一种栅极驱动电路及其驱动方法
CN112150971A (zh) * 2019-06-26 2020-12-29 陕西坤同半导体科技有限公司 有源矩阵有机发光显示器的移位寄存电路及其显示器

Also Published As

Publication number Publication date
CN103700357A (zh) 2014-04-02
CN103413514A (zh) 2013-11-27
WO2015014149A1 (zh) 2015-02-05
US20160064098A1 (en) 2016-03-03
CN103700357B (zh) 2016-01-13
US9620241B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
CN203773916U (zh) 移位寄存器单元、移位寄存器和显示装置
CN202677790U (zh) 移位寄存器单元、移位寄存器和显示装置
CN111243650B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN106098003B (zh) Goa电路
WO2020015641A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN102682689B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN102646387B (zh) 移位寄存器及行扫描驱动电路
US8686990B2 (en) Scanning signal line drive circuit and display device equipped with same
CN110047447A (zh) 扫描信号线驱动电路及具备其的显示装置
CN102402936B (zh) 栅极驱动电路单元、栅极驱动电路和显示装置
CN104900189A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN103617775B (zh) 移位寄存器单元、栅极驱动电路及显示器
CN104392704A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US11410608B2 (en) Shift register circuitry, gate driving circuit, display device, and driving method thereof
CN106652901B (zh) 驱动电路及使用其的显示装置
CN109285504A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN105321490A (zh) 阵列基板行驱动电路、阵列基板及液晶显示器件
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105139801A (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN202736497U (zh) 移位寄存器单元、移位寄存器和显示装置
CN103489423A (zh) 移位寄存器单元、移位寄存器、阵列基板及显示装置
CN109243351A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106531112A (zh) 移位寄存器单元及其驱动方法、移位寄存器以及显示装置
CN113744679A (zh) 一种栅极驱动电路及显示面板
CN107424552A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20140813

Effective date of abandoning: 20160113

C25 Abandonment of patent right or utility model to avoid double patenting