CN113345365A - 移位寄存器、显示驱动器及显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器、显示驱动器及显示面板。移位寄存器包括：第一输出调节子模块，用于根据第一节点及第二节点的电位调节移位寄存器的第一输出端的输出信号；触发写入子模块，用于根据第一时钟信号将触发信号写入第一节点；电源引入子模块，用于根据第一时钟信号将第一电源信号写入所述第二节点；第二输出调节子模块，用于根据所述第一节点及第三节点的电位调节所述移位寄存器第二输出端的输出信号；第一控制子模块，用于根据所述第一节点的电位将第二电源信号写入所述第三节点；第二控制子模块，用于根据第二时钟信号将所述第二节点的电位写入所述第三节点。本发明利用一种移位寄存器即可输出两种扫描信号，从而减小显示面板的边框。

Description

移位寄存器、显示驱动器及显示面板

技术领域

本发明实施例涉及显示技术，尤其涉及一种移位寄存器、显示驱动器及显示面板。

背景技术

随着显示技术的发展，显示面板的应用也越来越广泛，相应的对显示面板的要求也越来越高。

显示面板中需要通过移位寄存器来提供像素显示时所需的各种扫描信号，然而现有的移位寄存器仅能够输出一种类型的扫描信号，若需要向像素提供两种或以上的扫描信号，则需要设计多种移位寄存器，从而导致显示面板存在较大的边框。

发明内容

本发明提供一种移位寄存器、显示驱动器及显示面板，以利用一种移位寄存器即可输出两种扫描信号，从而减小显示面板的边框。

第一方面，本发明实施例提供了一种移位寄存器，所述移位寄存器包括：第一输出调节子模块，用于根据第一节点及第二节点的电位调节所述移位寄存器的第一输出端的输出信号；触发写入子模块，用于根据所述第一时钟信号将触发信号写入所述第一节点；电源引入子模块，用于根据第一时钟信号将第一电源信号写入所述第二节点；第二输出调节子模块，用于根据所述第一节点及第三节点的电位调节所述移位寄存器第二输出端的输出信号；第一控制子模块，用于根据所述第一节点的电位将第二电源信号写入所述第三节点；第二控制子模块，用于根据第二时钟信号将所述第二节点的电位写入所述第三节点。

可选地，还包括：耦合模块，所述耦合模块用于将所述第一时钟信号耦合至所述第三节点。

可选地，所述第一时钟信号与所述第二时钟信号之间预设有时序裕量。

可选地，所述第一控制子模块包括第一晶体管，所述第一晶体管的第一端接入所述第二电源信号，所述第一晶体管的第二端与所述第三节点电连接，所述第一晶体管的控制端与所述第一节点电连接；所述第二控制子模块包括第二晶体管，所述第二晶体管的第一端与所述第二节点电连接，所述第二晶体管的第二端与所述第三节点电连接，所述第二晶体管的控制端接入所述第二时钟信号；所述耦合模块包括第一电容，所述第一电容的第一端与所述第三节点电连接，所述第一电容的第二端接入所述第二时钟信号。

可选地，所述第二输出调节子模块包括：第一上拉子模块，所述第一上拉子模块的第一端接入所述第二电源信号，所述第一上拉子模块的第二端与所述第二输出端电连接，所述第一上拉子模块的控制端与所述第一节点电连接；第一下拉子模块，所述第一下拉子模块的第一端接入所述第一电源信号，所述第一下拉子模块的第二端与所述第二输出端电连接，所述第一下拉子模块的控制端与所述第三节点电连接。

可选地，所述第一上拉子模块包括第三晶体管，所述第三晶体管的第一端作为所述第一上拉子模块的第一端，所述第三晶体管的第二端作为所述第一上拉子模块的第二端，所述第三晶体管的控制端作为所述第一上拉子模块的控制端；所述第一下拉子模块包括第四晶体管，所述第四晶体管的第一端作为所述第一下拉子模块的第一端，所述第四晶体管的第二端作为所述第一下拉子模块的第二端，所述第四晶体管的控制端作为所述第一下拉子模块的控制端。

可选地，还包括：第一反馈子模块，所述第一反馈子模块用于根据所述第一节点的电位将所述第一时钟信号写入所述第二节点；第二反馈子模块，所述第二反馈子模块用于根据所述第二节点的电位及所述第二时钟信号将所述第二电源信号写入所述第一节点。

第二方面，本发明实施例还提供了一种显示驱动器，所述显示驱动器包括多个级联的如第一方面所述的移位寄存器；

其中，第n级移位寄存器的触发信号由第n-1级移位寄存器的第一输出端的输出信号提供，n大于或等于2。

第三方面，本发明实施例还提供了一种显示面板，所述显示面板包括第二方面所述的显示驱动器和多个像素电路；

所述移位寄存器的第一输出端及第二输出端用于向对应的像素电路提供扫描信号。

可选地，所述像素电路包括：驱动模块、发光模块、阈值补偿模块、第一初始化模块及存储模块；

所述驱动模块用于生成驱动电流，所述发光模块用于响应所述驱动电流；

所述存储模块用于维持所述驱动模块控制端的电位；

所述阈值补偿模块用于抓取所述驱动模块的阈值电压至所述驱动模块的控制端；

所述第一初始化模块用于初始化所述驱动模块控制端的电位；

其中，所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述第一初始化模块电连接，所述阈值补偿模块的控制端与对应的移位寄存器的第二输出端电连接。

本发明实施例的技术方案，采用的移位寄存器包括：第一输出调节子模块，用于根据第一节点及第二节点的电位调节移位寄存器的第一输出端的输出信号；触发写入子模块，用于根据第一时钟信号将触发信号写入第一节点；电源引入子模块，用于根据第一时钟信号将第一电源信号写入第二节点；第二输出调节子模块，用于根据第一节点及第三节点的电位调节移位寄存器第二输出端的输出信号；第一控制子模块，用于根据第一节点的电位将第二电源信号写入第三节点；第二控制子模块，用于根据第二时钟信号将第二节点的电位写入第三节点。采用一个移位寄存器便可生成两种不同类型的扫描信号，能够满足显示面板中像素电路的需要多种扫描信号的驱动需求；且移位寄存器所需要的元器件以及信号线数量较少，有利于减小显示面板的边框。

附图说明

图1为本发明实施例提供的一种移位寄存器的电路结构示意图；

图2为本发明实施例提供的一种移位寄存器的时序图；

图3为本发明实施例提供的又一种移位寄存器的电路结构示意图；

图4为本发明实施例提供的又一种移位寄存器的电路结构示意图；

图5为本发明实施例提供的又一种移位寄存器的时序图；

图6为本发明实施例提供的一种显示驱动器的电路结构示意图；

图7为本发明实施例提供的一种显示面板的电路结构示意图；

图8为本发明实施例提供的一种像素电路的电路结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种移位寄存器的电路结构示意图，参考图1，移位寄存器包括：第一输出调节模块101，第一输出调节模块101用于根据第一节点N1及第二节点N2的电位调节移位寄存器第一输出端的输出信号Gout1；触发写入子模块102，用于根据第一时钟信号SCK1将触发信号输入端输入的触发信号SIN写入第一节点N1；电源引入子模块103，用于根据第一时钟信号SCK1将第一电源信号VGL写入第二节点N2；第二输出调节子模块104，第二输出调节子模块104用于根据第一节点N1及第三节点N3的电位调节移位寄存器第二输出端的输出信号Gout2；第一控制子模块105，第一控制子模块105用于根据第一节点N1的电位将第二电源信号VGH写入第三节点N3；第二控制子模块106，第二控制子模块106用于根据第二时钟信号SCK2将第二节点N2的电位写入第三节点N3。

具体地，移位寄存器能够将触发信号SIN移位经其第一输出端输出，也即移位寄存器到的第一输出端的输出信号Gout1为触发信号SIN的移位信号；第一输出调节模块能够输出第二电源信号VGH或者第二时钟信号SCK2，例如当第一节点N1的电位使能第一输出调节子模块101时，移位寄存器的第一输出端输出第二时钟信号SCK2；当第二节点N2上的电位使能第一输出调节子模块101时，移位寄存器的第一输出端输出第二电源信号VGH；且第一节点N1的电位受触发写入子模块102的控制，即在第二时钟信号SCK2的控制下，触发信号SIN写入第一节点N1；第一时钟信号SCK1和第二时钟信号SCK2可互为反相信号，即工作时第一时钟信号SCK1为低电平时，第二时钟信号SCK2为高电平，而当第一时钟信号SCK1为高电平时，第二时钟信号SCK2为低电平；第二节点N2受电源引入子模块103的控制，电源引入子模块103在第一时钟信号SCK1的控制下将第一电源信号VGL写入第二节点N2，第一电源信号VGL和第二电源信号VGH互为相反的信号，例如第一电源信号VGL为低电平，第二电源信号VGH为高电平；通过第一时钟信号SCK1及第二时钟信号SCK2的配合控制，使得移位寄存器第一输出端的输出信号Gout1相对于触发信号SIN产生移位；移位寄存器第一输出端的输出信号可作为显示面板中像素的扫描信号；在本实施例中，还可进一步利用第一节点N1及第二节点N2，以控制第二输出调节模块104，第二输出调节模块104能够在第一节点N1及第三节点N3的控制下输出第一电源信号VGL或第二电源信号VGH，如当第一节点N1上的电位使能第二输出调节子模块104时，移位寄存器的第二输出端的输出信号Gout2为第二电源信号VGH，而当第三节点N3上的电位使能第二输出调节子模块104时，移位寄存器的第二输出端的输出信号Gout2为第一电源信号VGL；第三节点N3的电位受第一控制子模块105及第二控制子模块106的控制，当第一节点N1的电位控制第一控制子模块105导通时，第二电源信号VGH写入第三节点N3，而当第二时钟信号SCK2控制第二控制子模块106导通时，第二节点N2上的电位写入第三节点N3。

图2为本发明实施例提供的一种移位寄存器的时序图，其可对应于图1所示的移位寄存器，参考图1和图2，在本实施例中，以各个模块在低电平下导通，高电平下关断为例进行说明；移位寄存器的工作过程可包括t0至t5六阶段，且在t0阶段之前还包括初始化阶段；

在初始化阶段时，触发信号SIN为高电平，第一时钟信号SCK1及第二时钟信号SCK2均为低电平，从而使得电源引入子模块103导通，第二节点N2为低电平；触发写入子模块102导通，使得第一节点N1为高电平；同时第二控制模块106导通，使得第三节点N3为低电平；第二节点N2上的电位使能第一输出调节子模块101输出第二电源信号VGH，即此时移位寄存器第一输出端的输出信号Gout1为高电平；第三节点N3上的电位使能第二输出调节子模块104输出第一电源信号VGL，即此时移位寄存器第二输出端的输出信号Gout2为低电平；

在t0阶段，触发信号SIN为高电平，第一时钟信号SCK1为高电平，第二时钟信号SCK2为低电平，电源引入子模块103关断，由于移位寄存器中信号线以及各个模块中寄生电容等的作用，第二节点N2上仍保持低电平，从而使得Gout1仍为高电平；第三节点N3仍为低电平，使得Gout2仍为低电平；

在t1阶段，触发信号SIN为低电平，第一时钟信号SCK1为低电平，第二时钟信号SCK2为高电平，此时电源引入子模块103导通，使得第二节点N2仍为低电平，Gout1仍为高电平；触发写入子模块102导通，使得第一节点N1为低电平，此时虽然第二时钟信号SCK2也经移位寄存器的第一输出端输出，但是第二时钟信号SCK2此时为高电平，因而Gout1最终仍为高电平；第一控制子模块105导通，从而使得第二电源信号VGH写入第三节点，第二输出调节子模块104输出第二电源信号，也即此时Gout2为高电平；

在t2阶段，触发信号SIN为高电平，第一时钟信号SCK1为高电平，第二时钟信号SCK2为低电平；此时由于第一输出调节模块101中电容等的耦合作用，使得第一节点N1仍保持低电平，而第二节点N2被第二电源信号VGH耦合至高电平；也即此时Gout1与第二时钟信号SCK2相同，为低电平；而Gout2仍保持高电平；

在t3阶段，触发信号SIN为高电平，第一时钟信号SCK1为低电平，第二时钟信号SCK2为高电平；此时电源引入子模块103及触发写入子模块102均导通，使得第一节点N1重置为高电平，第二节点N2重置为低电平，使得Gout1为高电平；第二控制子模块106及第一控制子模块105均关断，第三节点N3由于寄生电容的作用仍保持高电平，Gout2因寄生电容的作用也保持高电平；

在t4阶段，触发信号SIN为高电平，第一时钟信号SCK1为高电平，第二时钟信号SCK2为低电平；此时第一节点N1仍保持高电平，第二节点N2保持低电平，第二控制子模块106导通，使得第三节点N3被重置为低电平，进而使得Gout2输出第一电源信号VGL，也即此时Gout2为低电平；

在t5阶段，触发信号SIN为高电平，第一时钟信号SCK1为低电平，第二时钟信号SCK2为高电平；此时第一节点被重新写入高电平，第二阶段点N2被重新写入低电平，也即Gout1仍为高电平；第二控制子模块106及第一控制子模块105均关断，Gout2由于寄生电容的影响仍保持为低电平。

综上可以看出，移位寄存器的第一输出端的输出信号Gout1为包含一个低电平脉冲的扫描信号，其持续时间为时钟信号(第一时钟信号SCK1或第二时钟信号SCK2)的半个时钟周期；移位寄存器的第二输出端的输出信号Gout2为包含一个高电平脉冲的扫描信号，其持续时间为时钟信号的1.5个时钟周期；采用一个移位寄存器便可生成两种不同类型的扫描信号，能够满足显示面板中像素电路的需要多种扫描信号的驱动需求；且移位寄存器所需要的元器件以及信号线数量(仅需产生第一时钟信号SCK1和第二时钟信号SCK2的时钟信号线)较少，有利于减小显示面板的边框。

本实施例的技术方案，采用的移位寄存器包括：第一输出调节子模块，用于根据第一节点及第二节点的电位调节移位寄存器的第一输出端的输出信号；触发写入子模块，用于根据第一时钟信号将触发信号写入第一节点；电源引入子模块，用于根据第一时钟信号将第一电源信号写入第二节点；第二输出调节子模块，用于根据第一节点及第三节点的电位调节移位寄存器第二输出端的输出信号；第一控制子模块，用于根据第一节点的电位将第二电源信号写入第三节点；第二控制子模块，用于根据第二时钟信号将第二节点的电位写入第三节点。采用一个移位寄存器便可生成两种不同类型的扫描信号，能够满足显示面板中像素电路的需要多种扫描信号的驱动需求；且移位寄存器所需要的元器件以及信号线数量较少，有利于减小显示面板的边框。

可选地，图3为本发明实施例提供的又一种移位寄存器的电路结构示意图，参考图3，移位寄存器还包括：耦合模块107，耦合模块107用于将第一时钟信号SCK1耦合至第三节点N3。

具体地，耦合模块107能够周期性地拉低第三节点N3的电位，从而周期性地控制第二输出调节子模块104输出第一电源信号VGL，从而保证第二输出端的输出信号Gout2能够维持低电位，保证Gout2的稳定性。

可选地，图4为本发明实施例提供的又一种移位寄存器的电路结构示意图，参考图4，第一控制子模块105包括第一晶体管M1，第一晶体管M1的第一端接入第二电源信号VGH，第一晶体管M1的第二端与第三节点N3电连接，第一晶体管M1的控制端与第一节点N1电连接；第二控制子模块106包括第二晶体管M2，第二晶体管M2的第一端与第二节点N2电连接，第二晶体管M2的第二端与第三节点N3电连接，第二晶体管M2的控制端接入第二时钟信号SCK2；耦合模块107包括第一电容C1，第一电容C1的第一端与第三节点N3电连接，第一电容C1的第二端接入第二时钟信号SCK2。第二输出调节子模块104包括：第一上拉子模块，第一上拉子模块的第一端接入第二电源信号VGH，第一上拉子模块的第二端与第二输出端电连接，第一上拉子模块的控制端与第一节点N1电连接；第一下拉子模块，第一下拉子模块的第一端接入第一电源信号VGL，第一下拉子模块的第二端与第二输出端电连接，第一下拉子模块的控制端与第三节点N3电连接；其中，第一上拉子模块包括第三晶体管M3，第三晶体管M3的第一端作为第一上拉子模块的第一端，第三晶体管M3的第二端作为第一上拉子模块的第二端，第三晶体管M3的控制端作为第一上拉子模块的控制端；第一下拉子模块包括第四晶体管M4，第四晶体管M4的第一端作为第一下拉子模块的第一端，第四晶体管M4的第二端作为第一下拉子模块的第二端，第四晶体管M4的控制端作为第一下拉子模块的控制端。触发写入子模块包括第五晶体管M5，第五晶体管M5的第一端接入触发信号SIN，第五晶体管M5的第二端与第一节点N1电连接，第五晶体管M5的控制端接入第一时钟信号SCK1；电源引入子模块103包括第六晶体管M6，第六晶体管M6的第一端接入第一电源信号VGL，第六晶体管M6的第二端与第二节点N2电连接，第六晶体管M6的控制端接入第一时钟信号SCK1；第一输出调节子模块101包括第二上拉子模块和第二下拉子模块，第二上拉子模块包括第七晶体管M7，第七晶体管M7的第一端接入第二电源信号VGH，第七晶体管M7的第二端与第一输出端电连接，第七晶体管M7的控制端与第二节点N2电连接；第二下拉子模块包括第八晶体管M8，第八晶体管M8的第一端接入第二时钟信号SCK2，第八晶体管M8的第二端与第一输出端电连接，第八晶体管M8的控制端与第一节点N1电连接；第一输出调节子模块101还包括第二电容C2及第三电容C3，第二电容C2的第一端接入第二电源信号VGH，第二电容C2的第二端与第七晶体管M7的控制端电连接；第三电容C3的第一端与第一输出端电连接，第三电容C3的第二端与第八晶体管M8的控制端电连接。

在本实施例中，各个晶体管均可采用N型晶体管或P型晶体管，优选为P型晶体管，例如可以是P型的低温多晶硅晶体管，P型晶体管在显示面板中的制作工艺较为成熟，且稳定性较高，有利于降低移位寄存器的制作成本，从而降低显示面板的整体成本。

可选地，继续参考图4，移位寄存器还包括：第一反馈子模块，第一反馈子模块用于根据第一节点N1的电位将第一时钟信号SCK1写入第二节点N2；第二反馈子模块，第二反馈子模块用于根据第二节点N2的电位以及第二时钟信号将第二电源信号VGH写入第一节点。

具体地，本实施例中，第一反馈子模块包括第九晶体管M9，第九晶体管M9的第一端接入第一时钟信号SCK1，第九晶体管M9的第二端与第二节点N2电连接，第九晶体管M9的控制端与第一节点N1电连接；第二反馈子模块包括第十晶体管M10及第十一晶体管M11，第十晶体管M10的第一端接入第二电源信号VGH，第十晶体管M10的第二端与第十一晶体管M11的第一端电连接，第十晶体管M10的控制端与第二节点N2电连接；第十一晶体管M11的第二端与第一节点N1电连接，第十一晶体管M11的控制端接入第二时钟信号SCK2。第一反馈模块能够根据第一节点N1的电位反馈控制第二节点N2，从而使得当第二时钟信号SCK2为低电平，第八晶体管M9导通时，第七晶体管M7处于关断状态，防止移位寄存器的第一输出端同时输出高电平与低电平，也即防止Gout1不稳定情况的发现；第二反馈模块能够根据第二节点N2的电位反馈控制第一节点N1的电位，使得第二时钟信号SCK2为低电平，第二节点N2为低电平时，控制第一节点N1为高电平，防止移位寄存器的第一输出端同时输出高电平与低电平，也即防止Gout1不稳定情况的发现。优选地，移位寄存器还包括第十二晶体管M12，第十二晶体管M12的第一端与第八晶体管M8的控制端电连接，第十二晶体管M12的第二端与第一节点N1电连接，第十二晶体管M12的控制端接入第一电源信号VGL，第十二晶体管M12一直为导通状态，用于降低漏电流。

图5为本发明实施例提供的又一种移位寄存器的时序图，其可对应于图4中所示的移位寄存器，结合图4和图5；移位寄存器的工作过程同样包括t0阶段至t5阶段共六个阶段，且还包括t0阶段之前的初始化阶段；

在初始化阶段时，触发信号SIN为高电平，第一时钟信号SCK1及第二时钟信号SCK2均为低电平，从而使得电源引入子模块103导通，第二节点N2为低电平；触发写入子模块102导通，使得第一节点N1为高电平；同时第二控制模块106导通，使得第三节点N3为低电平；第二节点N2上的电位使能第一输出调节子模块101输出第二电源信号VGH，即此时移位寄存器第一输出端的输出信号Gout1为高电平；第三节点N3上的电位使能第二输出调节子模块104输出第一电源信号VGL，即此时移位寄存器第二输出端的输出信号Gout2为低电平；

在t0阶段，触发信号SIN为高电平，第一时钟信号SCK1为高电平，第二时钟信号SCK2为低电平，电源引入子模块103关断，由于移位寄存器中信号线以及各个模块中寄生电容等的作用，第二节点N2上仍保持低电平，从而使得Gout1仍为高电平；第三节点N3仍为低电平，使得Gout2仍为低电平；且第十晶体管M10及第十一晶体管M11均导通，使得第一节点N1保持高电平；

在t1阶段，触发信号SIN为低电平，第一时钟信号SCK1为低电平，第二时钟信号SCK2为高电平，此时电源引入子模块103导通，使得第二节点N2仍为低电平，Gout1仍为高电平；触发写入子模块102导通，使得第一节点N1为低电平，此时虽然第二时钟信号SCK2也经移位寄存器的第一输出端输出，但是第二时钟信号SCK2此时为高电平，因而Gout1最终仍为高电平；第一控制子模块105导通，从而使得第二电源信号VGH写入第三节点，虽然第一时钟信号SCK1为低电平，但是由于第二电源信号VGH也写入第三节点N3，第三节点N3的电位最终仍被拉高，第二输出调节子模块104输出第二电源信号，也即此时Gout2为高电平；

在t2阶段，触发信号SIN为高电平，第一时钟信号SCK1为高电平，第二时钟信号SCK2为低电平；此时由于第一输出调节模块101中第三电容C3的耦合作用，使得第一节点N1仍保持低电平，而第二节点N2被第二电源信号VGH耦合至高电平，且此时第九晶体管M9导通，使得第一时钟信号SCK1写入第二节点N2，此时第一时钟信号SCK1为高电平，因而可保证第二节点N2的电位为高电平，此时Gout1与第二时钟信号SCK2相同，为低电平；而第二晶体管M2的源漏均为高电平，即第三节点N3为高电平，Gout2仍保持高电平；

在t3阶段，触发信号SIN为高电平，第一时钟信号SCK1为低电平，第二时钟信号SCK2为高电平；此时电源引入子模块103及触发写入子模块102均导通，使得第一节点N1重置为高电平，第二节点N2重置为低电平，使得Gout1为高电平；第二控制子模块106及第一控制子模块105均关断，第三节点N3由于寄生电容的作用仍保持高电平，Gout2因寄生电容的作用也保持高电平；此时虽然第一时钟信号SCK1为低电平，存在将第三节点N3向下拉的趋势，但是由于N1的上升沿比SCK1的下降沿来的晚一些，此时第三节点N3的电位仍然维持在较高的电平；

需要说明的是，第一时钟信号SCK1与第二时钟信号SCK2之间可存在时序裕量，也即第一时钟信号SCK1与第二时钟信号SCK2不同时跳变，存在同时为高电平的时刻，也即在t2阶段与t3阶段之间，存在第二时钟信号SCK2和第一时钟信号SCK1均为高电平的阶段，从而避免竞争冒险等情况的发生，提高工作的稳定性。

在t4阶段，第二时钟信号SCK2为低电平，第一时钟信号SCK1为高电平，第二晶体管M2导通，第三节点N3的电位被第二节点N2拉低，此时第四晶体管M4低程度打开，第二输出端的输出信号Gout2下降一定的电位。

在t5阶段，第一时钟信号SCK1为低电平，从而使得第三节点N3的电位被进一步拉低，第四晶体管M4高程度打开，第二输出端的输出信号Gout2电位进一步下降，被彻底下拉到低电平。

在t6阶段，第一时钟信号SCK1会周期性地下拉第三节点N3的电位，从而使得Gout2长时间稳定地维持低电平。

综上可以看出，Gout2高电平维持了约3个行时间(即Gout1的脉冲时间)，能够满足显示面板中像素电路的驱动要求。且由于Gout2能够长期维持低电平，更加适用于低刷新频率的显示场合。

另外，本实施例中由于第一输出端的输出信号与第二输出端的输出信号均受第一时钟信号及第二时钟信号的控制，也即Gout1与Gout2能够自动同步，极大地降低了调试的难度。

图6为本发明实施例提供的一种显示驱动器的电路结构示意图，参考图6，显示驱动器201包括多个级联的移位寄存器2011，移位寄存器2011为本发明任意实施例提供的移位寄存器；其中，第n级移位寄存器的触发信号SIN由第n-1级移位寄存器的第一输出端的输出信号SCK1提供，n大于或等于2。

具体地，显示驱动器201能够应用于显示面板中，为显示面板中像素电路提供扫描信号，因其包括本发明任意实施例提供的移位寄存器，因而也具有相同的有益效果，在此不再赘述。显示驱动器201可设置于显示面板的边框位置，优选地，显示面板可设置两个显示驱动器201，分别位于显示面板的两侧，从而降低显示面板显示区中数据线上的压降，提高显示均一性。

图7为本发明实施例提供的一种显示面板的电路结构示意图，参考图7，显示面板包括本发明任意实施例提供的显示驱动器201和多个像素电路PX；移位寄存器2011的第一输出端及第二输出端用于向对应的像素电路提供扫描信号。

具体地，显示面板可包括显示区和非显示区，显示区内可包括多条横纵交错的数据线以及扫描线，以限定出像素电路的区域；显示面板例如可以是手机、平板、MP3、MP4、智能手表、智能头盔或其它可穿戴设备等上的显示面板，因其包括本发明任意实施例提供的显示驱动器，因而也具有相同的有益效果，在此不再赘述。

示例性地，像素电路包括：驱动模块、发光模块、阈值补偿模块、第一初始化模块及存储模块；驱动模块用于生成驱动电流，发光模块用于响应驱动电流发光；存储模块用于维持驱动模块控制端的电位；阈值补偿模块用于抓取驱动模块的阈值电压至驱动模块的控制端；第一初始化模块用于初始化驱动模块控制端的电位；其中，阈值补偿模块的第一端与驱动模块的控制端电连接，阈值补偿模块的第二端与第一初始化模块电连接，阈值补偿模块的控制端与对应的移位寄存器的第二输出端电连接。

具体地，如图8所示，图8为本发明实施例提供的一种像素电路的电路结构示意图，驱动模块包括第十三晶体管M13；像素电路还包括数据写入模块，数据写入模块包括第十四晶体管M14，阈值补偿模块包括第十五晶体管M15；像素电路还包括第一发光控制模块及第二发光控制模块，其中，第一发光控制模块包括第十六晶体管M16，第二发光控制模块包括第十七晶体管M17，像素电路还包括第二初始化模块，第二初始化模块包括第十八晶体管M18，第一初始化模块包括第十九晶体管M19；存储模块包括第四电容C4；第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19及第四电容C4连接处图8所示的结构；其中，第n行像素电路中第十四晶体管的控制端与第n级移位寄存器的第一输出端电连接，第n行像素电路中第十五晶体管的控制端与第n级移位寄存器的第二输出端电连接；第n行像素电路中第十九晶体管的控制端与第n-1级移位寄存器的第一输出端电连接；第n行像素电路中第十八晶体管的控制端与第n级移位寄存器的第一输出端电连接。第十三晶体管M13、第十四晶体管M14、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18及第十九晶体管M19可为P型的低温多晶硅(LTPS)晶体管，而第十五晶体管M15可为氧化物薄膜晶体管，例如为IGZO，从而降低驱动模块控制端的漏电现象，提高稳定性。在本实施例中，第十五晶体管M15在其控制端为高电平时导通，而其余晶体管在其控制端为低电平时导通；像素电路的驱动过程包括初始化阶段、阈值补偿阶段、及发光阶段，在初始化阶段时，第十九晶体管M19及第十五晶体管M15导通，初始化信号Vref初始化第十三晶体管M13的控制端；在阈值补偿阶段，第十四晶体管M14导通，第十五晶体管M15导通，数据信号Data通过第十四晶体管M14、第十五晶体管M15及第十三晶体管M13写入第十三晶体管M13的控制端，直至第十三晶体管M13关断，此过程利用数据信号Data抓取了第十三晶体管M13的阈值电压；同时，第十八晶体管M18导通，初始化信号Vref将发光模块进行初始化，防止上一帧信号对本帧发光产生影响；在发光阶段，第十六晶体管、第十三晶体管及第十七晶体管导通，在第一电平信号VDD及第二电平信号VSS的配合下，发光模块响应驱动模块的驱动电流而发光，且驱动电流与驱动模块的阈值电压无关。从上述驱动过程可以看出，在初始化阶段和阈值补偿阶段，第十五晶体管M15均需要导通，且其导通电平为高电平，且在阈值补偿阶段，第十四晶体管M14需要导通，其导通电平为低电平；也即该像素电路需要两种不同类型的扫描信号，不同类型的扫描信号可理解为脉宽不同的扫描信号，即其中一个扫描信号无法通过另一个扫描信号的移位得到；而本实施例提供的移位寄存器既可为像素电路的第十五晶体管M15提供扫描信号，又可为第十四晶体管M14提供扫描信号，能够满足显示面板中像素电路的需要多种扫描信号的驱动需求；且移位寄存器所需要的元器件以及信号线数量较少，有利于减小显示面板的边框。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，所述移位寄存器包括：

第一输出调节子模块，用于根据第一节点及第二节点的电位调节所述移位寄存器的第一输出端的输出信号；触发写入子模块，用于根据第一时钟信号将触发信号写入所述第一节点；电源引入子模块，用于根据第一时钟信号将第一电源信号写入所述第二节点；

第二输出调节子模块，用于根据所述第一节点及第三节点的电位调节所述移位寄存器第二输出端的输出信号；第一控制子模块，用于根据所述第一节点的电位将第二电源信号写入所述第三节点；第二控制子模块，用于根据第二时钟信号将所述第二节点的电位写入所述第三节点。

2.根据权利要求1所述的移位寄存器，其特征在于，还包括：

耦合模块，所述耦合模块用于将所述第一时钟信号耦合至所述第三节点。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一时钟信号与所述第二时钟信号之间预设有时序裕量。

4.根据权利要求2所述的移位寄存器，其特征在于，所述第一控制子模块包括第一晶体管，所述第一晶体管的第一端接入所述第二电源信号，所述第一晶体管的第二端与所述第三节点电连接，所述第一晶体管的控制端与所述第一节点电连接；

所述第二控制子模块包括第二晶体管，所述第二晶体管的第一端与所述第二节点电连接，所述第二晶体管的第二端与所述第三节点电连接，所述第二晶体管的控制端接入所述第二时钟信号；

所述耦合模块包括第一电容，所述第一电容的第一端与所述第三节点电连接，所述第一电容的第二端接入所述第二时钟信号。

5.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出调节子模块包括：

第一上拉子模块，所述第一上拉子模块的第一端接入所述第二电源信号，所述第一上拉子模块的第二端与所述第二输出端电连接，所述第一上拉子模块的控制端与所述第一节点电连接；

第一下拉子模块，所述第一下拉子模块的第一端接入所述第一电源信号，所述第一下拉子模块的第二端与所述第二输出端电连接，所述第一下拉子模块的控制端与所述第三节点电连接。

6.根据权利要求5所述的移位寄存器，其特征在于，

所述第一上拉子模块包括第三晶体管，所述第三晶体管的第一端作为所述第一上拉子模块的第一端，所述第三晶体管的第二端作为所述第一上拉子模块的第二端，所述第三晶体管的控制端作为所述第一上拉子模块的控制端；

所述第一下拉子模块包括第四晶体管，所述第四晶体管的第一端作为所述第一下拉子模块的第一端，所述第四晶体管的第二端作为所述第一下拉子模块的第二端，所述第四晶体管的控制端作为所述第一下拉子模块的控制端。

7.根据权利要求1所述的移位寄存器，其特征在于，还包括：

第一反馈子模块，所述第一反馈子模块用于根据所述第一节点的电位将所述第一时钟信号写入所述第二节点；

第二反馈子模块，所述第二反馈子模块用于根据所述第二节点的电位及所述第二时钟信号将所述第二电源信号写入所述第一节点。

8.一种显示驱动器，其特征在于，所述显示驱动器包括多个级联的如权利要求1-7任一项所述的移位寄存器；

其中，第n级移位寄存器的触发信号由第n-1级移位寄存器的第一输出端的输出信号提供，n大于或等于2。

9.一种显示面板，其特征在于，所述显示面板包括权利要求8所述的显示驱动器和多个像素电路；

所述移位寄存器的第一输出端及第二输出端用于向对应的像素电路提供扫描信号。

10.根据权利要求9所述的显示面板，其特征在于，所述像素电路包括：驱动模块、发光模块、阈值补偿模块、第一初始化模块及存储模块；

所述驱动模块用于生成驱动电流，所述发光模块用于响应所述驱动电流；

所述存储模块用于维持所述驱动模块控制端的电位；

所述阈值补偿模块用于抓取所述驱动模块的阈值电压至所述驱动模块的控制端；

所述第一初始化模块用于初始化所述驱动模块控制端的电位；

其中，所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述第一初始化模块电连接，所述阈值补偿模块的控制端与对应的移位寄存器的第二输出端电连接。

Images