JP2002055647A - データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示パネルの長寿命化を図る。 【解決手段】 Ｘシフトレジスタ１５１０は転送開始パ
ルスＤＸを高速のクロック信号XCLKと反転クロック信号
XCLKinvに従って順次シフトしてシフトパルスＣ１〜Ｃn
+1を生成する。論理演算部１５２０はシフトパルスＣ１
〜Ｃn+1に基づいて低電圧サンプリング信号Ｓ１'〜Ｓ
ｎ'を生成する。Ｘシフトレジスタ１５１０および論理
演算部１５２０は第１高電位側電圧VGG1によって動作す
る一方、レベルシフト部１５３０は第２高電位側電圧VG
G2によって動作し、低電圧サンプリング信号Ｓ１'〜Ｓ
ｎ'を高電圧サンプリング信号Ｓ１〜Ｓｎに変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ線駆動回
路、走査線駆動回路、および、これらを用いた電気光学
パネル、ならびにこの電気光学パネルを表示手段に適用
した電子機器に関する。

【０００２】

【従来の技術】従来の電気光学パネル、例えば、アクテ
ィブマトリクス方式の液晶表示パネルは、主に、マトリ
クス状に配列した画素電極の各々にスイッチング素子が
設けられた素子基板と、カラーフィルタなどが形成され
た対向基板と、これら両基板との間に充填された液晶と
から構成される。このような構成において、走査線を介
してスイッチング素子に走査信号（選択電圧）を印加す
ると、当該スイッチング素子が導通状態となる。この導
通状態の際に、データ線を介して画素電極に画像信号を
印加すると、当該画素電極および対向電極（共通電極）
の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、
非選択電圧を印加して、当該スイッチング素子をオフ状
態としても、液晶層の抵抗が十分に高ければ、当該液晶
層における電荷の蓄積が維持される。このように、各ス
イッチング素子を駆動して蓄積させる電荷の量を制御す
ると、画素毎に液晶の配向状態が変化して、所定の情報
を表示することが可能となる。

【０００３】この際、各画素の液晶層に電荷を蓄積させ
るのは、一部の期間で良いため、第１に、走査線側駆動
回路によって、各走査線を順次選択するとともに、第２
に、走査線の選択期間において、データ線側駆動回路に
よって、１本または複数本のデータ線を選択し、第３
に、選択されたデータ線に画像信号をサンプリングして
供給する構成により、走査線およびデータ線を複数の画
素について共通化した時分割マルチプレックス駆動が可
能となる。

【０００４】さて、走査線側駆動回路やデータ線側駆動
回路は、一般に、同様な構成である。例えば、従来のデ
ータ線側駆動回路は、図２１に示されるように、単位回
路を複数段縦続接続して構成されたシフトレジスタ回路
１６００からなり、水平走査期間の最初に供給される転
送開始パルスＤＸを、クロック信号XCLKおよびその反転
クロック信号XCLKinvによって順次転送して、各段の単
位回路からデータ信号のサンプリング信号Ｓ１〜Ｓｎを
順次出力する構成となっている。また、走査線側駆動回
路にあっては、転送開始パルスＤＸの替わりに、垂直走
査期間の最初に転送開始パルスＤＹが供給されるととも
に、クロック信号XCLKおよびその反転クロック信号XCLK
invの替わりに、水平走査期間毎に、クロック信号YCLK
およびその反転クロック信号YCLKinvが供給される構成
となる。

【０００５】ここで、アクティブマトリクス方式の液晶
表示パネルのスイッチング素子として薄膜トランジスタ
（Thin Film Transistor：以下、ＴＦＴと称する）を用
い、画素のＴＦＴと同一基板上にこれらのＴＦＴを駆動
する駆動回路を、同じくＴＦＴにより構成するドライバ
内蔵型の液晶表示パネルにおいては、１５Ｖ程度の比較
的高い動作電圧が要求されるため、クロック信号に同期
して論理動作を実行する走査線側駆動回路やデータ線側
駆動回路にも同程度の動作電圧が必要となる。これに対
し、液晶表示パネルにクロック信号を供給するタイミン
グジェネレータ（図２１においては図示省略）は、一般
にＣＭＯＳ回路で構成されるため、その出力電圧は５Ｖ
程度である。このため、従来のデータ線側駆動回路１５
８には、図２１に示されるように、その入力段におい
て、０〜５Ｖ程度の低論理振幅の信号を０〜１５Ｖ程度
の高論理振幅の信号に変換するレベルシフタ（レベル変
換回路）１６１０、１６２０がクロックインターフェイ
スとして設けられていた。すなわち、従来の走査線側駆
動回路やデータ線側駆動回路は、タイミングジェネレー
タで生成された低論理振幅の信号をレベルシフタによっ
て高論理振幅の信号に変換して、シフトレジスタ回路１
６００の各単位回路に供給する構成となっていた。

【０００６】

【発明が解決しようとする課題】ところで、ドライバ内
蔵型の液晶表示パネルは、その経年変化によって生じる
画質劣化がブラウン管に比較して大きく、また寿命が短
いことが知られている。これは、主としてデータ線側駆
動回路の誤動作に起因している。具体的には、液晶表示
パネルの使用時間が長くなるに従って、データ線側駆動
回路で生成されるサンプリング信号のタイミングが本来
のタイミングからずれ、最終的には、サンプリング信号
のパルス幅が大幅に大きくなったり、あるいは、サンプ
リング信号の発生自体が停止してしまう。一方、走査線
側駆動回路にあっても、使用時間が長くなると、走査線
信号にサンプリング信号と同様の現象が現れるが、その
発生時期がデータ線駆動回路に比較して遅い。

【０００７】また、近年、液晶表示パネルを用いたモニ
タやビデオプロジェクタといった表示装置にあっては、
大画面化・高精細化の傾向にあるが、データ線の本数が
増える程、上述した問題が深刻となる。

【０００８】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするところは、特に、長寿命
化を図ることができるデータ線駆動回路、走査線駆動回
路、および、これらを用いた電気光学パネル、ならび
に、この電気光学パネルを表示手段に適用した電子機器
を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明のデータ駆動回路にあっては、複数の走査線
と、複数のデータ線と、前記走査線と前記データ線との
交差に対応して配置されたスイッチング素子と画素電極
とを有する電気光学パネルのデータ線駆動回路であっ
て、入力信号をクロック信号に従って順次シフトして低
電圧サンプリング信号を生成するシフトレジスタ部と、
前記低電圧サンプリング信号を高電圧サンプリング信号
に変換するレベル変換部とを備え、前記シフトレジスタ
部は前記高電圧サンプリング信号の高論理レベルよりも
低い低電源電圧の給電を受けて動作することを特徴とす
る。

【００１０】この発明によれば、クロック信号に同期し
て動作するシフトレジスタ部を高電圧サンプリング信号
の高論理レベルよりも低い低電源電圧で動作させる一
方、レベル変換部によって低電圧サンプリング信号が高
電圧サンプリング信号に変換される。したがって、高速
で入力信号をシフトさせるシフトレジスタ部を低電源電
圧を用いて動作させることができる。

【００１１】ここで、前記レベル変換部は前記低電源電
圧より高電圧の高電源電圧の供給を受けて動作するもの
であってもよいし、あるいは、チャージポンプ回路を用
いて前記低電圧サンプリング信号を昇圧して前記高電圧
サンプリング信号を生成するものであってもよい。

【００１２】また、このデータ線駆動回路は、最大振幅
が前記低電源電圧から前記高電圧サンプリング信号の高
論理レベルまでの範囲にある画像信号を前記高電圧サン
プリング信号に基づいてサンプリングし、サンプリング
して得られた信号を前記データ線に供給するサンプリン
グ部を備えるものであってもよい。この場合、高電圧サ
ンプリング信号の高論理レベルは画像信号の最大振幅レ
ベルよりも高いので、画像信号を十分サンプリングする
ことが可能である。

【００１３】くわえて、前記シフトレジスタ部および前
記レベル変換部は、同一基板上に同一プロセスで形成さ
れた薄膜トランジスタにより構成されることが好まし
い。薄膜トランジスタには、長時間使用するとホットキ
ャリア現象によって閾値電圧が変化し、その変化度合い
は印加電圧と印加時間の積と高い相関がある。このた
め、シフトレジスタ部のように高速で動作する部分は薄
膜トランジスタの寿命が短い。本発明によれば、高速で
入力信号をシフトさせるシフトレジスタ部を低電源電圧
で動作させる一方、そこで得られた低電圧サンプリング
信号をレベル変換部によって高電圧サンプリング信号に
変換するので、データ線駆動回路の長寿命化を図ること
ができる。さらに、各部の集積化により、データ線駆動
回路全体の低コスト化や省スペース化等が図られること
となる。なお、前記シフトレジスタ部は前記入力信号を
双方向に転送可能に構成されることが望ましい。これに
より、用途に応じて選択方向を変更可能でき、左右の反
転像の表示が容易となる。

【００１４】次に、本発明に係る走査線駆動回路は、複
数の走査線と、複数のデータ線と、前記走査線と前記デ
ータ線との交差に対応して配置されたスイッチング素子
と画素電極とを有する電気光学パネルに用いられるもの
であって、低電源電圧が給電され、入力信号をクロック
信号に従って順次シフトして低電圧走査線信号を生成す
るシフトレジスタ部と、前記低電圧走査線信号を高電圧
走査線信号に変換するレベル変換部とを備え、前記シフ
トレジスタ部は前記高電圧走査線信号の高論理レベルよ
りも低い低電源電圧の給電を受けて動作することを特徴
とする。

【００１５】この発明によれば、クロック信号に同期し
て動作するシフトレジスタ部を高電圧走査線信号の高論
理レベルよりも低い低電源電圧で動作させる一方、レベ
ル変換部によって低電圧走査線信号が高電圧走査線信号
に変換される。したがって、高速で入力信号をシフトさ
せるシフトレジスタ部を低電源電圧を用いて動作させる
ことができる。

【００１６】より具体的には、前記レベル変換部は前記
低電源電圧より高電圧の高電源電圧の供給を受けて動作
することが好ましい。

【００１７】この走査線駆動回路において、前記シフト
レジスタ部および前記レベル変換部は、同一基板上に同
一プロセスで形成された薄膜トランジスタにより構成さ
れていることが望ましい。シフトレジスタ部のように高
速で動作する部分は薄膜トランジスタの寿命が短い。本
発明によれば、高速で入力信号をシフトさせるシフトレ
ジスタ部を低い電源電圧で動作させる一方、そこで得ら
れた低電圧走査線をレベル変換部によって高電圧走査線
信号に変換するので、走査線駆動回路の長寿命化を図る
ことができる。さらに、各部の集積化により、走査線駆
動回路全体の低コスト化や省スペース化等が図られるこ
ととなる。

【００１８】次に、本発明に係る電気光学パネルは、複
数の走査線と、複数のデータ線と、前記走査線と前記デ
ータ線との交差に対応して配置されたスイッチング素子
と画素電極とを有する画像表示部と、入力信号をクロッ
ク信号に従って順次シフトして各低電圧サンプリング信
号を生成するシフトレジスタ部と、前記低電圧サンプリ
ング信号を高電圧サンプリング信号に変換するレベル変
換部と、最大振幅が前記低電源電圧から前記高電圧サン
プリング信号の高論理レベルまでの範囲にある画像信号
を前記高電圧サンプリング信号に基づいてサンプリング
し、サンプリングして得られた信号を前記データ線に供
給するサンプリング部と、前記各走査線を駆動するため
の各走査線信号を生成する走査線駆動回路とを備え、前
記シフトレジスタ部は前記高電圧サンプリング信号の高
論理レベルよりも低い低電源電圧の給電を受けて動作す
ることを特徴とする。

【００１９】この発明によれば、最も高速で動作するシ
フトレジスタ部を前記高電圧サンプリング信号の高論理
レベルよりも低い低電源電圧によって動作させることが
できる。

【００２０】ここで、前記走査線駆動回路は、前記画像
信号の最大振幅よりも高電圧の電源電圧の給電をうけて
動作するシフトレジスタを備え、当該シフトレジスタの
出力信号に基づいて前記走査線信号を生成することが好
ましい。この場合には、データ線駆動回路のシフトレジ
スタ部だけが低電源電圧で動作することになるが、当該
シフトレジスタ部の駆動周波数は、走査線駆動回路の駆
動周波数として高いので、電気光学パネル全体として見
たときの寿命を大幅に延ばすことができるとともに、走
査線駆動回路にはレベル変換部を設けなくてもよいか
ら、構成を簡易なものにすることができる。

【００２１】ここで、前記スイッチング素子、前記シフ
トレジスタ部、前記レベル変換部、前記サンプリング
部、および前記走査線駆動回路は、同一基板上に同一プ
ロセスで形成された薄膜トランジスタにより構成される
ことが好ましい。

【００２２】この場合、電気光学パネルを構成する薄膜
トランジスタのうち最も高速で動作するのは、シフトレ
ジスタ部に用いられるものであるが、シフトレジスタ部
は低電源電圧で動作するので、そこに用いられる薄膜ト
ランジスタの寿命を延ばすことができる。したがって、
従来は、画像表示部や走査線駆動回路が正常に動作する
にもかかわらず、シフトレジスタ部の誤動作によって寿
命が決まっていた電気光学パネルの寿命を大幅に延ばす
ことができる。

【００２３】くわえて、本発明における電子機器は、こ
の電気光学パネルを表示手段に用いたことを特徴として
いる。

【００２４】

【発明の実施の形態】＜１．第１実施形態＞以下、本発
明の実施形態について図面を参照して説明する。

【００２５】＜１−１：電気光学装置の全体構成＞ま
ず、第１実施形態にかかる駆動回路が適用される電気光
学装置の一例として、液晶表示装置を例示して説明す
る。図１は、その液晶表示装置の電気的構成を示すブロ
ック図である。この図に示されるように、液晶表示装置
は、液晶表示パネル１００と、タイミングジェネレータ
２００と、画像信号処理回路３００とを備えている。こ
のうち、タイミングジェネレータ２００は、各部で使用
されるタイミング信号（必要に応じて後述する）を出力
するものである。また、画像信号処理回路３００内部に
おける相展開回路３０２は、一系統の画像信号ＶＩＤを
入力すると、これをＮ相（図においてはＮ＝６）の画像
信号に展開して並列に出力するものであって、画像信号
をＮ個並列の信号に変換する直並列変換回路に相当す
る。ここで、画像信号をＮ相に展開する理由は、後述す
るサンプリング回路によって、スイッチング素子として
機能する各ＴＦＴのソース電極における画像信号の印加
時間を長くして、サンプル＆ホールド時間および充放電
時間を十分に確保するためである。

【００２６】一方、増幅・反転回路３０４は、相展開さ
れた画像信号のうち、反転が必要となるものを反転さ
せ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ
６として液晶表示パネル１００に並列的に供給するもの
である。なお、反転するか否かについては、一般には、
データ信号の印加方式が走査線単位の極性反転である
か、データ信号線単位の極性反転であるか、画素単
位の極性反転であるかに応じて定められ、その反転周期
は、１水平走査期間またはドットクロック周期に設定さ
れる。

【００２７】また、相展開された画像信号ＶＩＤ１〜Ｖ
ＩＤ６の液晶表示パネル１００への供給タイミングは、
図１に示される液晶表示装置では同時とするが、ドット
クロックに同期して順次ずらしてもよく、この場合は後
述するサンプリング回路にてＮ相の画像信号を順次サン
プリングすればよい。

【００２８】＜１−２：液晶表示パネルの構成＞次に、
液晶表示パネル１００の概略構成について図２および図
３を参照して説明する。ここで、図２は、液晶表示パネ
ル１００の構造を説明するための斜視図であり、図３
は、液晶表示パネル１００の構造を説明するための一部
断面図である。これらの図に示されるように、液晶表示
パネル１００は、画素電極１１８等が形成されたガラス
や半導体等の素子基板１０１と、共通電極１０８等が形
成されたガラス等の透明な対向基板１０２とが、スペー
サＳが混入されたシール材１０５によって一定の間隙を
保って、互いに電極形成面が対向するように貼り合わせ
られ、この間隙に液晶１０６が封入された構造となって
いる。

【００２９】また、素子基板１０１の対向面であってシ
ール材１０５の外側には、後述する走査線側駆動回路１
３０、サンプリング回路１４０、及びデータ線側駆動回
路１５０等の駆動回路群１２０が形成されている。ま
た、そこには、外部接続電極（図示省略）が形成され
て、タイミングジェネレータ２００および画像信号処理
回路３００からの各種信号を入力するようになってい
る。なお、対向基板１０２の共通電極１０８は、素子基
板１０１との貼合部分における４隅のうち、少なくとも
１箇所において設けられた導通材によって、素子基板１
０１の外部接続電極から延在する配線と電気的に導通が
図られている。

【００３０】ほかに、対向基板１０２には、液晶表示パ
ネル１００の用途に応じて、例えば、第１に、ストライ
プ状や、モザイク状、トライアングル状等に配列したカ
ラーフィルタが設けられ、第２に、例えば、クロムやニ
ッケルなどの金属材料や、カーボンやチタンなどをフォ
トレジストに分散した樹脂ブラックなどのブラックマト
リクスが設けられ、第３に、液晶表示パネル１００に光
を照射するバックライトが設けられる。特に色光変調の
用途の場合には、カラーフィルタは形成されずにブラッ
クマトリクスが対向基板１０２に設けられる。くわえ
て、素子基板１０１および対向基板１０２の対向面に
は、それぞれ所定の方向にラビング処理された配向膜な
どが設けられる一方、その各背面側には貼付け又は間隙
をもって配向方向に応じた偏光板１０３、１０４がそれ
ぞれ設けられる。ただし、液晶１０８として、高分子中
に微小粒として分散させた高分子分散型液晶を用いれ
ば、前述の配向膜、偏光板等が不要となる結果、光利用
効率が高まるので、高輝度化や低消費電力化などの点に
おいて有利である。

【００３１】さて、説明を再び図１に戻して、液晶表示
パネル１００の電気的構成について説明する。液晶表示
パネル１００の素子基板１０１にあっては、画像表示領
域ＡＡが形成されている。そこには、図においてＸ方向
に沿って平行に複数本の走査線１１２が配列して形成さ
れ、また、これと直交するＹ方向に沿って平行に複数本
のデータ線１１４が形成されている。そして、これらの
走査線１１２とデータ線１１４との各交点においては、
ＴＦＴ１１６のゲート電極が走査線１１２に接続される
一方、ＴＦＴ１１６のソース電極がデータ線１１４に接
続されるとともに、ＴＦＴ１１６のドレイン電極が画素
電極１１８に接続されている。そして、各画素は、画素
電極１１８と、対向基板１０２に形成された共通電極１
０８と、これら両電極間に挟持された液晶１０６とによ
って構成される結果、走査線１１２とデータ線１１４と
の各交点に対応して、マトリクス状に配列することとな
る。なお、このほかに、各画素毎に、蓄積容量（図示省
略）が設けられて、電気的にみて画素電極１１８と共通
電極１０８とに挟持された液晶層に対して並列となって
いる。

【００３２】次に、駆動回路群１２０は、走査線側駆動
回路１３０、サンプリング回路１４０、およびデータ線
側駆動回路１５０からなり、上述のように素子基板１０
１上に形成されるものである。これらの回路は、画素の
ＴＦＴと共通の製造プロセス（例えば、高温ポリシリコ
ンプロセス）を用いてＴＦＴで形成されている。これに
より、集積化や製造コストの面などにおいて有利とな
る。なお、この例では、データ線側駆動回路１５０とサ
ンプリング回路１４０を別体として説明するが、両者を
一体としてデータ線１１４を駆動するデータ線駆動回路
と捉えてもよいことは勿論である。

【００３３】さて、走査線側駆動回路１３０は、シフト
レジスタを有し、タイミングジェネレータ２００からの
クロック信号YCLKや、その反転クロック信号YCLKinv、
転送開始パルスＤＹ等に基づいて、高電圧走査線信号Ｙ
１、Ｙ２、…、Ｙｍを各走査線１１２に対して順次出力
するものであり、シフトレジスタにおいてクロック信号
に応じてパルスＤＹをシフトするタイミングで高電圧走
査線信号Ｙ１、Ｙ２、…、Ｙｍを出力する。

【００３４】一方、サンプリング回路１４０は、６本の
データ線１１４を１群とし、これらの群に属するデータ
線１１４に対し、高電圧サンプリング信号Ｓ１〜Ｓｎに
したがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサン
プリングして供給するものである。詳細には、サンプリ
ング回路１４０には、ＴＦＴからなるスイッチ１４１が
各データ線１１４の一端に設けられるとともに、各スイ
ッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ
６のいずれかが供給される信号線に接続され、また、各
スイッチ１４１のドレイン電極は１本のデータ線１１４
に接続されている。さらに、各群に属するデータ線１１
４に接続された各スイッチ１４１のゲート電極は、その
群に対応して高電圧サンプリング信号Ｓ１〜Ｓｎが供給
される信号線のいずれかに接続されている。前述したよ
うに画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるの
で、サンプリング信号Ｓ１により同時にサンプリングさ
れることとなる。なお、画像信号ＶＩＤ１〜ＶＩＤ６が
順次ずれたタイミングで供給される場合には、高電圧サ
ンプリング信号Ｓ１、Ｓ２、…、Ｓｎにより順次サンプ
リングされることとなる。

【００３５】ここで、画像信号ＶＩＤ１〜ＶＩＤ６と高
電圧サンプリング信号Ｓ１、Ｓ２…とのレベル関係は以
下のように設定してある。すなわち、スイッチ１４１を
構成するＴＦＴにおいて支障なくサンプリングが行える
ように高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎの
高論理レベルは、画像信号ＶＩＤ１〜ＶＩＤ６の最大振
幅レベルよりも高電圧にしてある。また、画像表示領域
ＡＡに設けられたＴＦＴ１１６においてもサンプリング
された画像信号を支障なく画素に取り込めるように、高
電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍの高論理レベル
は、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルより
も高電圧にしてある。

【００３６】また、データ線側駆動回路１５０は、タイ
ミングジェネレータ２００からのクロック信号XCLKや、
その反転クロック信号XCLKinv、転送開始パルスＤＸ等
に基づいて、高電圧サンプリング信号Ｓ１〜Ｓｎを順次
出力するものである。なお、データ線側駆動回路１５０
の詳細については後述する。

【００３７】＜１−３：ＴＦＴの特性＞次に、ＴＦＴの
特性について説明する。図４は、ＰチャネルＴＦＴにお
ける閾値電圧の時間変化を示すグラフである。この図に
おいて縦軸は閾値電圧のエンハンスメント側へのシフト
量、横軸は電圧印加時間である。この試験にあっては、
ドレイン電極とソース電極に同一電圧を印加し、ゲート
電圧を変化させて行った。Ｖ１〜Ｖ５は、ゲート・ソー
ス間の電圧であって、Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５の
関係にある。

【００３８】この図から明らかなように、印加電圧時間
が長くなると、ＰチャネルＴＦＴの閾値電圧のシフト量
が大きくなる。また、その程度はゲート・ソース間の電
圧が大きくなる程、大きくなる。閾値電圧がエンハンス
メント側にシフトするということは、ＴＦＴの動作速度
が遅くなることを意味する。

【００３９】閾値電圧がシフトする理由については、ホ
ットキャリア現象によるゲート酸化膜の正電荷の捕獲が
考えられる。これは電流の担い手であるキャリアによっ
て、ゲート酸化膜の界面に、キャリア自身を捕らえる場
所(界面準位)が徐々に形成されていくと説明することが
できる。このホットキャリア現象には、チャネルホット
キャリア注入現象やドレインアバレンシェホットキャリ
ア注入現象等で説明がされる。

【００４０】まず、チャネルホットキャリア注入現象に
ついて図５を参照して説明する。図５に示すようにソー
ス電極に対してゲート電極及びドレイン電極を低電位に
設定し、かつ、ゲート電圧Ｖｇがドレイン電圧Ｖｄより
大きな場合を考える。チャネル内のホールはソース電極
からドレイン電極に移動するが、このときのチャネル方
向の電界によりゲート酸化膜との界面のエネルギー障壁
より大きなエネルギーを得たホットホールを一部で発生
する。このホットホールが高いゲート電位に引っ張ら
れ、ゲート酸化膜に注入される現象である。これによ
り、ゲート酸化膜が劣化し、しきい値電圧が変化する。

【００４１】また、ドレインアバレンシュホットキャリ
ア注入現象について図６を参照して説明する。この現象
は、ドレイン電圧Ｖｄがゲート電圧Ｖｇよりも高い場合
に発生する。この場合には、ドレイン近傍においてホー
ルが高いドレイン電圧により加速され、格子の衝突電離
またはアバランシュ倍増によって電子−正孔対を発生
し、それらがホットとなりゲート酸化膜中に注入され
る。これによってゲート酸化膜が劣化する。

【００４２】さらに、本願発明者らは、各種の実験を行
って、ＴＦＴの閾値電圧のシフト量が、印加電圧と貫通
電流との積と高い相関関係があることを見いだした。貫
通電流はドレイン・ソース間を流れる電流であるから、
ＴＦＴを用いて構成した論理回路において、単位時間当
たりの論理レベルの反転回数が多い程、その値が大きく
なる。これを、データ線側駆動回路１５０と走査線側駆
動回路１３０に当てはめて考えると、そのクロック周波
数が高い程、ＴＦＴの寿命が短いことになる。上述した
相展開回路３０２によって、データ線側駆動回路１５０
のクロック周波数を下げることができるが、それでも走
査線側駆動回路１３０のクロック周波数に比較すると遙
かに高い。したがって、長時間使用すると、最も高速で
動作するデータ線側駆動回路１５０が最初に誤動作を起
こすことになり、解決すべき課題の欄で説明した現実の
問題点と一致する。

【００４３】本実施形態は、このような知見に基づいて
なされたものであり、高速で動作する部分については、
ＴＦＴの劣化原因の一つである印加電圧を下げることに
よって閾値電圧のシフトを抑圧し、液晶表示パネル１０
０の長寿命化を図るものである。

【００４４】＜１−４：データ線側駆動回路＞次に、デ
ータ線側駆動回路１５０について説明する。図７はデー
タ線側駆動回路の全体構成を示すブロック図であり、図
８はデータ線側駆動回路の各種の信号波形を示すタイミ
ングチャートである。図７に示すように、データ線側駆
動回路１５０は、Ｘシフトレジスタ１５１０、論理演算
部１５２０およびレベルシフト部１５３０を備えてい
る。このうち、Ｘシフトレジスタ１５１０および論理演
算部１５２０には、第１高電位側電圧VGG1（低電源電
圧）と低電位側電圧VSSとが給電される一方、レベルシ
フト部１５２０には第２高電位側電圧VGG2（高電源電
圧）と低電位側電圧VSSとが給電されるようになってい
る。ここで、低電位側電圧VSSの値は０Ｖに設定してあ
る。また、第１高電位側電圧VGG1の値は、Ｘシフトレジ
スタ１５１０の寿命が十分長くなるように設定されてお
り、例えば、３Ｖ〜５Ｖである。一方、第２高電位電圧
VGG2の値は、サンプリング回路１４０のスイッチ１４１
たるＴＦＴを駆動できるように設定されており、例え
ば、１５Ｖである。すなわち、VGG1＜VGG2となるように
設定してある。

【００４５】Ｘシフトレジスタ１５１０は、図８に示す
転送開始パルスＤＸをクロック信号XCLKおよび反転クロ
ック信号XCLKinvに従ってシフトしてｎ＋１個のシフト
パルスＣ１、Ｃ２、…、Ｃn+1を順次生成する。これら
のシフトパルスＣ１、Ｃ２、…、Ｃn+1の１周期はクロ
ック信号XCLKの１周期と一致し、また、隣り合うシフト
パルス同士のアクティブ期間は、クロック信号XCLKの１
／２周期だけ重複する。ここで、Ｘシフトレジスタ１５
１０は、第１高電位側電圧VGG1と低電位側電圧VSSとが
給電されているから、シフトパルスＣ１、Ｃ２、…、Ｃ
n+1の論理レベルは、図８に示すようにＬレベルがVSSと
なる一方、ＨレベルがVGG1となる。

【００４６】次に、論理演算部１５２０は、ｎ個のＮＡ
ＮＤ回路Ａ1〜Ａｎとｎ個のインバータＢ１〜Ｂｎを備
えている。第ｊ番目のＮＡＮＤ回路Ａｊは、第ｊ番目の
シフトパルスＣjと第ｊ＋１番目のシフトパルスＣj+1と
の論理積の反転を出力し、第ｊ番目のインバータＢｊは
これを反転して低電圧サンプリング信号Ｓj'として出力
するようになっている。これにより、アクティブ期間の
重複を無くすことができる。また、論理演算部１５２０
も、Ｘシフトレジスタ１５１０と同様に第１高電位側電
圧VGG1と低電位側電圧VSSとが給電されているから、低
電圧サンプリング信号Ｓ１'、Ｓ２'、…Ｓｎ'の論理レ
ベルは、図８に示すようにＬレベルがVSSとなる一方、
ＨレベルがVGG1となる。

【００４７】次に、レベルシフト部１５３０は、ｎ個の
レベルシフトユニットＵ１〜Ｕｎを備えている。各レベ
ルシフトユニットＵ１〜Ｕｎの構成については後述する
が、これらによって、低電圧サンプリング信号Ｓ１'、
Ｓ２'、…、Ｓｎ'が高電圧サンプリング信号Ｓ１、Ｓ
２、…、Ｓｎに変換される。高電圧サンプリング信号Ｓ
１、Ｓ２、…、Ｓｎの論理レベルは、図８に示すように
ＬレベルがVSSとなる一方、ＨレベルがVGG2となる。

【００４８】このように、データ線側駆動回路１５０に
あっては、画像信号ＶＩＤをサンプリングするために必
要とされる高電圧サンプリング信号Ｓ１〜Ｓｎを生成す
るのに、まず、第１高電位側電圧VGG1をＸシフトレジス
タ１５１０と論理演算部１５２０に給電して低電圧サン
プリング信号Ｓ１'〜Ｓｎ'を生成し、この後、第２高電
位側電圧VGG2をレベルシフト部１５３０に給電してＬレ
ベルがVSS、ＨレベルがVGG2となる高電圧サンプリング
信号Ｓ１〜Ｓｎを生成した。換言すれば、レベルシフト
部１５３０によってレベル変換を行うことにより、Ｘシ
フトレジスタ１５１０および論理演算部１５２０を、高
電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルVGG2よ
り低電圧の第１高電位側電圧VGG1を用いて動作させ、こ
れによりＴＦＴ特性の経年変化を抑圧するようにしてあ
る。

【００４９】＜１−４−１：Ｘシフトレジスタ＞次に、
Ｘシフトレジスタの詳細な構成について説明する。本実
施形態の液晶表示装置は、必要に応じて画像の上下ある
いは左右を反転して表示させる反転表示モードを有して
いる。Ｘシフトレジスタ１５１０は反転表示モードに対
応できるようになっている。Ｘシフトレジスタ１５１０
の構成例については各種のものが考えられるが、ここで
は、２つの態様について説明する。

【００５０】図９は第１の態様に係るＸシフトレジスタ
の主要構成を示す回路図である。まず、データ線側駆動
回路１５０において、高電圧サンプリング信号をＳ１、
Ｓ２、…、Ｓｎという順番で出力する場合、転送開始パ
ルスＤＸ（Ｒ）を右（Ｒ）方向に転送する一方、高電圧
サンプリング信号をＳｎ、Ｓｎ−１、…、Ｓ１という順
番で出力する場合、転送開始パルスＤＸ（Ｌ）を左
（Ｌ）方向に転送する。図９に示されるように、Ｘシフ
トレジスタ１５１０は、ｎ＋２段の単位回路を縦続して
接続した構成となっている。このうち、各段の単位回路
は、制御信号がＨレベルの場合に入力信号を反転するク
ロックドインバータ１５１１と、制御信号ＸＲがアクテ
ィブの場合に入力信号を反転するインバータ１５１４
と、制御信号がＨレベルの場合にインバータ１５１４に
よる反転信号を反転するクロックドインバータ１５１２
と、制御信号ＸＬがアクティブの場合に入力信号を反転
するインバータ１５１３とからなる。これらのクロック
ドインバータ１５１１、１５１２およびインバータ１５
１３、１５１４は、ＰチャネルおよびＮチャネル型のＴ
ＦＴを組み合わせて構成される。

【００５１】ここで、制御信号ＸＲは、転送開始パルス
ＤＸ（Ｒ）をＲ方向に転送する場合にアクティブとなる
信号であり、また、制御信号ＸＬは、転送開始パルスＤ
Ｘ（Ｌ）をＬ方向に転送する場合にアクティブとなる信
号である。すなわち、制御信号ＸＬ、ＸＲは互いに排他
的にアクティブとなる信号である。

【００５２】また、クロック信号XCLKは、左から右方向
にみた場合における奇数段目の単位回路のクロックドイ
ンバータ１５１１および偶数段目の単位回路のクロック
ドインバータ１５１２に、各制御信号としてそれぞれ供
給される。また、反転クロック信号XCLKinvは、偶数段
目の単位回路のクロックドインバータ１５１１および奇
数段目の単位回路のクロックドインバータ１５１２に、
各制御信号としてそれぞれ供給される。すなわち、偶数
段目の単位回路におけるクロックドインバータ１５１
１、１５１２の各制御信号は、奇数段目の単位回路にお
けるクロックドインバータ１５１１、１５１２の各制御
信号を入れ替えた関係にある。

【００５３】このような構成において、転送開始パルス
ＤＸ（Ｒ）をＲ方向に転送する場合には、インバータ１
５１４の出力がクロックドインバータ１５１２の入力に
帰還される一方、クロックドインバータ１５１２の出力
がインバータ１５１４の入力に帰還される構成となって
おり、各段のインバータ１５１４の出力信号がシフトパ
ルスＣ１、Ｃ２、…、Ｃn+1として出力される。一方、
転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合に
は、インバータ１５１３の出力がクロックドインバータ
１５１１の入力に帰還される一方、クロックドインバー
タ１５１１の出力がインバータ１５１３の入力に帰還さ
れる構成となっており、各段のインバータ１５１３の出
力信号がシフトパルスＣn+1、Ｃｎ、…、Ｃ１として出
力される。

【００５４】次に、第２の態様について説明する。図１
０は、第２の態様に係るＸシフトレジスタの主要構成を
示す回路図である。この図に示すようにＸシフトレジス
タ１５１０は、制御信号ＸＲが供給されるｎ＋１個のト
ランスミッションゲート１５０１と、制御信号ＸＲが供
給されるｎ＋１個のトランスミッションゲート１５０２
を備えている。トランスミッションゲート１５０１は制
御信号ＸＲのアクティブ期間にのみオン状態となる一
方、トランスミッションゲート１５０２は制御信号ＸＬ
のアクティブ期間にのみオン状態となる。したがって、
Ｒ方向に転送開始パルスＤＸ（Ｒ）を転送する場合に
は、図中実線の矢印で示す経路で転送開始パルスＤＸ
（Ｒ）が転送される一方、Ｌ方向に転送開始パルスＤＸ
（Ｌ）を転送する場合には、図中点線の矢印で示す経路
で転送開始パルスＤＸ（Ｌ）が転送されることになる。

【００５５】また、Ｘシフトレジスタ１５１０は、ｎ＋
１個の単位回路を備えており、各単位回路はクロックド
インバータ１５０３，１５０４と、インバータ１５０
５，１５０６を備えている。そして奇数段の単位回路に
あっては、クロックドインバータ１５０３に反転クロッ
ク信号XCLKinvが供給されるとともにクロックドインバ
ータ１５０４にクロック信号XCLKが供給されるようにな
っている。一方、偶数段の単位回路にあっては、クロッ
クドインバータ１５０３にクロック信号XCLKが供給され
るとともにクロックドインバータ１５０４に反転クロッ
ク信号XCLKinvが供給されるようになっている。

【００５６】これにより、シフトパルスＣ１、Ｃ２、
…、Ｃn+1は、隣り合うシフトパルス同士でアクティブ
期間がクロック信号XCLKの１／２周期だけ重複すること
になる。

【００５７】＜１−４−２：レベルシフトユニット＞次
に、レベルシフト部１５３０を構成するレベルシフトユ
ニットＵ１〜Ｕｎについて詳細に説明する。各レベルシ
フトユニットＵ１〜Ｕｎは同一の構成であり、それらの
構成例については各種のものが考えられるが、ここで
は、２つの態様について説明する。

【００５８】まず、第１の態様に係るレベルシフトユニ
ットは、カレントミラータイプのものである。図１１は
第１の態様に係るレベルシフトユニットの主要構成を示
す回路図である。なお、このレベルシフトユニットＵａ
は、ｊ番目のユニットでありそこにはｊ番目の低電圧サ
ンプリング信号Ｓｊ'が供給されるようになっている。

【００５９】この図に示すようにカレントミラータイプ
のレベルシフトユニットＵａは、第２高電位側電圧VGG2
が給電される高電位側電源ラインＬａと低電位側電圧VS
Sが給電される低電位側電源ラインＬｂを備えている。
そして、高電位側電源ラインＬａと低電位側電源ライン
Ｌｂとの間に直列接続されたＰチャネルＴＦＴＰ１とＮ
チャネルＴＦＴＮ１とによって、電圧Ｖｃ(=(VGG2+VSS)
／２)を生成し、これをＰチャネルＴＦＴＰ２，Ｐ６お
よびＮチャネルＴＦＴＮ８の各ゲートに供給し、これに
よりカレントミラー回路が構成されている。また、Ｐチ
ャネルＴＦＴＰ３，Ｐ５およびＮチャネルＴＦＴＮ３，
Ｎ５は差動増幅回路を構成しており、さらにＰチャネル
ＴＦＴＰ７およびＮチャネルＴＦＴＮ７はインバータを
構成している。

【００６０】以上の構成において、低電圧サンプリング
信号Ｓｊ’がＬレベル(=VSS)になると、ＮチャネルＴＦ
ＴＮ２，Ｎ５がオフ状態となる一方、ＰチャネルＴＦＴ
Ｐ５がオン状態となる。したがって、ＰチャネルＴＦＴ
Ｐ７およびＮチャネルＴＦＴＮ７のゲート電圧がＨレベ
ル(=VGG2)となり、Ｌレベル(=VSS)の高電圧サンプリン
グ信号Ｓｊがサンプリング部１４０に供給される。一
方、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)に
なると、ＮチャネルＴＦＴＮ２，Ｎ５がオン状態となる
一方、ＰチャネルＴＦＴＰ５がオフ状態となる。したが
って、ＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ
７のゲート電圧がＬレベル(=VSS)となり、Ｈレベル(=VG
G2)の高電圧サンプリング信号Ｓｊがサンプリング部１
４０に供給される。

【００６１】これにより、低電位側電圧VSSと第１高電
位側電圧VGG1との間で振れる低電圧サンプリング信号Ｓ
ｊ'が、低電位側電圧VSSと第２高電位側電圧VGG2との間
で振れる高電圧サンプリング信号Ｓｊに変換される。カ
レントミラータイプのレベルシフトユニットＵａは、ゲ
ート数が多く消費電力が大ききものの、高速動作が可能
であるといった利点がある。

【００６２】次に、第２の態様に係るレベルシフトユニ
ットは、フリップフロップタイプのものである。図１２
は第２の態様に係るレベルシフトユニットの主要構成を
示す回路図である。なお、このレベルシフトユニットＵ
ｂは、ｊ番目のユニットでありそこにはｊ番目の低電圧
サンプリング信号Ｓｊ'が供給されるようになってい
る。

【００６３】この図に示すようにフリップフロップタイ
プのレベルシフトユニットＵｂは、低電圧サンプリング
信号Ｓｊ'とこれをインバータＩＮＶ１によって反転し
た信号とにしたがって、第２高位側電圧VGG2または低位
側電圧VSSのいずれかで安定する構成となっており、こ
のうち、信号線の電位がインバータを介して高電圧サ
ンプリング信号Ｓｊとして取り出されるようになってい
る。

【００６４】具体的には、低電圧サンプリング信号Ｓ
ｊ'がＨレベル(=VGG1)の場合には、ＰチャネルＴＦＴＰ
１１がオン状態となるので、信号線の電位が低位側電
圧VSSとなるとともに、これにより、ＮチャネルＴＦＴ
Ｎ１４がオン状態となる。また、低電圧サンプリング信
号Ｓｊ'がインバータＩＮＶ１で反転される結果、Ｎチ
ャネルＴＦＴＮ２のゲートがＬレベルとなるため、当該
トランジスタＮ２もオンするので、信号線の電位が第
２高位側電圧VGG2となる。この結果、ＮチャネルＴＦＴ
Ｎ１３がオフ状態となり、また、低電圧サンプリング信
号Ｓｊ'がＨレベル(=VGG1)であるため、ＮチャネルＴＦ
ＴＮ１１もオフ状態になるので、信号線の電位は、第
２高位側電圧VGG2から完全に切り離されて、低位側電圧
VSSで安定する。一方、低電圧サンプリング信号Ｓｊ'が
インバータＩＮＶ１で反転される結果、ＰチャネルＴＦ
ＴＰ１２のゲートがＬレベルとなるため、当該トランジ
スタＰ１２がオフ状態となるので、信号線の電位は、
低位側電圧VSSから完全に切り離されて、第２高位側電
圧VGG2で安定することとなる。

【００６５】反対に、低電圧サンプリング信号Ｓｊ'が
Ｌレベルであれば、各ＴＦＴＰ１１、Ｐ１２、Ｎ１１〜
Ｎ１４のオン・オフがすべて逆になるので、信号線の
電位は第２高位側電圧VGG2で安定する一方、信号線の
電位は低位側電圧VSSで安定することとなる。そして、
信号線の電位はインバータＩＮＶ２，ＩＮＶ３を介し
て高電圧サンプリング信号Ｓｊとして取り出される。

【００６６】これにより、低電位側電圧VSSと第１高電
位側電圧VGG1との間で振れる低電圧サンプリング信号Ｓ
ｊ'が、低電位側電圧VSSと第２高電位側電圧VGG2との間
で振れる高電圧サンプリング信号Ｓｊに変換される。フ
リップフロップタイプのレベルシフトユニットＵｂは、
前述したレベルシフトタイプのものに比較して動作速度
が遅いものの、ゲート数が少なくかつ低消費電力である
といった利点がある。

【００６７】このように、レベルシフトユニットＵａ，
Ｕｂは、低電圧サンプリング信号Ｓ１'〜Ｓｎ'をレベル
変換して高電圧サンプリング信号Ｓ１〜Ｓｎを生成し
た。この場合、高電圧サンプリング信号Ｓ１〜Ｓｎの高
論理レベルは、サンプリング回路１４０において画像信
号ＶＩＤ１〜ＶＩＤ６を支障なくサンプリングできるよ
うに設定されている。この例のように、サンプリング回
路１４０をＴＦＴ１４１を用いて構成する場合には、画
像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電
圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルが高いこ
とが必要である。仮に、画像信号ＶＩＤ１〜ＶＩＤ６の
最大振幅レベルが第１高電位側電圧VGG1より低ければ、
レベルシフト部１５１０を用いる必要がない。換言すれ
ば、画像信号画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レ
ベルは、第１高電位側電圧VSS1から第２高電位側電圧VG
G2（高電圧サンプリング信号の高論理レベル）までの範
囲内にある。

【００６８】＜１−５：走査線駆動回路＞次に、走査線
側駆動回路１３０について説明する。図１３は走査線側
駆動回路の全体構成を示すブロック図であり、図１４は
走査線側駆動回路の各種の信号波形を示すタイミングチ
ャートである。走査線側駆動回路１３０の基本構成は、
上述したデータ線側駆動回路１５０と同様である。

【００６９】図１３に示すように、走査線側駆動回路１
３０は、Ｙシフトレジスタ１３１０、論理演算部１３２
０およびレベルシフト部１３３０を備えている。このう
ち、Ｙシフトレジスタ１３１０はＸシフトレジスタ１５
１０に、論理演算部１３２０は論理演算部１５２０に、
レベルシフト部１５３０はレベルシフト部１３３０に各
々対応しており、データ線側駆動回路１５０がｎ個の高
電圧サンプリング信号Ｓ１〜Ｓｎを生成するのに対し、
走査線側駆動回路１３０はｍ個の高電圧走査線信号Ｙ１
〜Ｙｍを生成する。

【００７０】Ｙシフトレジスタ１３１０および論理演算
部１３２０には、第１高電位側電圧VGG1と低電位側電圧
VSSとが給電される一方、レベルシフト部１３２０には
第２高電位側電圧VGG2と低電位側電圧VSSとが給電され
るようになっている。

【００７１】Ｙシフトレジスタ１３１０の単位回路は、
図９または図１０に示すものと同じである。Ｙシフトレ
ジスタ１３１０は、図１４に示す転送開始パルスＤＹを
クロック信号YCLKおよび反転クロック信号YCLKinvに従
ってシフトしてｍ＋１個のシフトパルスＣ１、Ｃ２、
…、Ｃm+1を順次生成する。シフトパルスＣ１、Ｃ２、
…、Ｃm+1の論理レベルは、図１４に示すようにＬレベ
ルがVSSとなる一方、ＨレベルがVGG1となる。

【００７２】また、論理演算部１３２０は上述した論理
演算部１５２０と同様に構成されており、単位回路の段
数のみが相違する。この論理演算部１３２０には第１高
電位側電圧VGG1と低電位側電圧VSSとが給電されるの
で、その出力信号たる低電圧走査線信号Ｙ１'〜Ｙｍ'
は、図１４に示すようにＬレベルがVSSとなる一方、Ｈ
レベルがVGG1となる。

【００７３】次に、レベルシフト部１３３０はｍ個のレ
ベルシフトユニットＵ１〜Ｕｍを備えており、各レベル
ユニットは図１１または図１２に示すものと同様に構成
されている。したがって、レベルシフト部１３３０によ
って、低電圧走査線信号Ｙ１'、Ｙ２'、…、Ｙｎ'が高
電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍに変換される。高
電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍの論理レベルは、
図１４に示すようにＬレベルがVSSとなる一方、Ｈレベ
ルがVGG2となる。

【００７４】このように、走査線側駆動回路１３０にあ
っては、画素を構成するＴＦＴ１１６において画像信号
ＶＩＤを支障なく取り込めるように高電圧走査線信号Ｙ
１〜Ｙｍを生成するのに、まず、第１高電位側電圧VGG1
をＹシフトレジスタ１３１０と論理演算部１３２０に給
電して低電圧走査線信号Ｙ１'〜Ｙｍ'を生成し、この
後、第２高電位側電圧VGG2をレベルシフト部１３３０に
給電してＬレベルがVSS、ＨレベルがVGG2となる高電圧
走査線信号Ｙ１〜Ｙｍを生成した。換言すれば、レベル
シフト部１３３０によってレベル変換を行うことによ
り、Ｙシフトレジスタ１３１０および論理演算部１３２
０を、高電圧走査線信号Ｙ１〜Ｙｍの高論理レベルVGG2
より低電圧の第１高電位側電圧VGG1を用いて動作させて
いる。これにより、走査線側駆動回路１３０を構成する
ＴＦＴ素子の劣化を抑えることができ、長時間使用して
も誤動作しない駆動回路を提供することができる。

【００７５】＜１−６：液晶表示パネルの全体動作＞次
に、上述した構成にかかる液晶表示パネルの動作につい
て説明する。まず、走査線側駆動回路１３０において、
垂直走査期間の最初に転送開始パルスＤＹが供給され
る。この転送開始パルスＤＹは、走査線側駆動回路１３
０において、クロック信号YCLKおよびその反転クロック
信号YCLKinvによって順次シフトされて、各走査線１１
２に出力される。これにより、複数の走査線１１２が１
本ずつ線順次に選択されることとなる。

【００７６】一方、データ線線側駆動回路１５０におい
て、転送開始パルスＤＸが供給されると、上述のよう
に、転送開始パルスＤＸは、データ線側駆動回路１５０
において、クロック信号XCLKおよびその反転クロック信
号XCLKinvの半周期毎に順次シフトされて、サンプリン
グ信号Ｓ１〜Ｓｎとして出力される。

【００７７】ここで、サンプリング信号Ｓ１が出力され
ると、この群に属する６本のデータ線１１４に、それぞ
れ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、
これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択さ
れた走査線と交差する６個の画素に、当該ＴＦＴ１１６
によってそれぞれ書き込まれることとなる。この後、サ
ンプリング信号Ｓ２が出力されると、今度は、次の６本
のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ
６がサンプリングされ、これらの画像信号ＶＩＤ１〜Ｖ
ＩＤ６がその時点で選択された走査線と交差する６個の
画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれ
ることとなる。

【００７８】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、……、Ｓｎが順次出力されると、各サンプリング
信号に属する６本のデータ線１１４にそれぞれ画像信号
ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像
信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線
と交差する６個の画素にそれぞれ書き込まれることとな
る。そして、この後、次の走査線が選択され、再び、デ
ータ線１１４がプリチャージされ、サンプリング信号Ｓ
１〜Ｓｎが順次出力されて、同様な書き込みが繰り返し
実行されることとなる。

【００７９】このような駆動方式では、サンプリング回
路１４０におけるスイッチ１４１を駆動制御するデータ
線側駆動回路１５０の段数が、各データ線１１４を点順
次で駆動する方式と比較して１／６に低減される。さら
に、データ線側駆動回路１５０に供給すべきクロック信
号YXCLKおよびその反転クロック信号YXCLKinvの周波数
も各データ線１１４を点順次で駆動する方式と比較する
と１／６で済むので、段数の低減化と併せて低消費電力
化も図られることとなる。さらに、液晶表示パネル１０
０において最も高い周波数のクロック信号XCLKおよびそ
の反転クロック信号XCLKinvが供給されるデータ線側駆
動回路１５０にあっては、Ｘシフトレジスタ１５１０を
比較的低い電圧で動作させる一方、レベルシフト部１５
３０において低電圧サンプリング信号Ｓ１'〜Ｓｎ'のレ
ベルを変換して高電圧サンプリング信号Ｓ１〜Ｓｎを生
成したので、大振幅の画像信号をサンプリング部１４０
おいて支障無くサンプリングしつつ、データ線側駆動回
路１５０を構成するＴＦＴ素子の劣化を防止することが
できる。また、走査線側駆動回路１３０にあってもＹシ
フトレジスタ１３１０の後段にレベルシフト部１３２０
を設けたので、走査線側駆動回路１３０を構成するＴＦ
Ｔ素子の劣化を防止することができる。この結果、長時
間使用しても誤動作しないデータ線側駆動回路１５０と
走査線駆動回路１３０を実現でき、液晶表示パネル１０
０の寿命を大幅に長くすることができる。

【００８０】＜１−７：第１実施形態の変形例＞上述し
た液晶表示装置にあっては、データ側駆動回路１５０の
みならず、走査線側駆動回路１３０においても、論理演
算部１３２０の後段にシフトレジスタ部１３３０を設け
て低電圧走査線信号Ｙ１'〜Ｙｍ'を高電圧走査線信号Ｙ
１〜Ｙｍに変換した。しかしながら、レベルシフト部１
３３０は、各低電圧走査線信号Ｙ１'〜Ｙｍ'に対応して
ｍ個のレベルシフトユニットＵ１〜Ｕｍを設ける必要が
あるので、走査線側駆動回路１３０の占有面積が大きく
なる。一方、データ線側駆動回路１５０のＸクロック信
号XCLKの周波数は、走査線駆動回路１３０のＹクロック
信号ＹＣＬＫに比較して遙かに高い。したがって、同一
の電源電圧で動作させるとすれば、データ側駆動回路１
５０の方が走査線側駆動回路１３０よりも速く誤動作を
起こす。このため、データ側駆動回路１５０のみにレベ
ルシフト部１５３０を設け、走査線側駆動回路１３０で
はレベルシフト部１３３０を削除して、Ｙシフトレジス
タ１３１０、論理演算部１３２０を第２高電位側電圧VG
G2で動作させるようにしてもよい。この場合には、走査
線側駆動回路１３０の回路規模が大きくなく、しかもデ
ータ線側駆動回路１５０の長寿命化を図ることができる
ので、液晶表示パネル１００のコスト上昇を抑制しつ
つ、その寿命を大幅に延ばすことができる。

【００８１】＜２．第２実施形態＞第２実施形態に係る
液晶表示装置の全体構成は図１に示す第１実施形態の液
晶表示装置と同様であり、データ線側駆動回路の詳細な
構成が第１実施形態と相違する。

【００８２】図１５は第２実施形態に用いるデータ線側
駆動回路のブロック図である。この図に示すようにデー
タ線側駆動回路１５０'は、Ｘシフトレジスタ１５４０
とレベルシフト部１５５０とを備えている。

【００８３】Ｘシフトレジスタ１５５０の基本構成は、
図９または１０に示す第１実施形態のものと同様であ
り、第１高電位側電圧VGG1と低電位側電圧VSSとが給電
されている。一方、第１実施形態のＸシフトレジスタ１
５１０がｎ＋１個のシフトパルスＣ１〜Ｃｎ＋１を生成
するのに対し、第２実施形態のＸシフトレジスタ１５４
０はｎ＋３個のシフトパルスを生成する。このため、Ｘ
シフトレジスタ１５４０は単位回路の段数がＸシフトレ
ジスタ１５１０と比較して２段だけ多い。

【００８４】また、レベルシフト部１５５０はｎ個のレ
ベルシフトユニットＵ１'〜Ｕｎ'を備えている。これら
のレベルシフトユニットＵ１'〜Ｕｎ'は、後述するよう
にチャージポンプ回路を用いて構成されており、第２高
電位側電圧VSS2や第１高電位側電圧VSS1が給電されない
点で、第１実施形態のレベルシフト部１５３０と相違し
ている。

【００８５】図１６はレベルシフトユニットの回路図で
あり、図１７はそのタイミングチャートである。なお、
各レベルシフトユニットは同様に構成されているので、
ここでは、ｊ番目のレベルシフトユニットＵｊ'につい
て説明する。

【００８６】図に示すようにレベルシフトユニットＵ
ｊ'は、ＮチャネルＴＦＴＮ２０〜Ｎ２４、Ｐチャネル
ＴＦＴＰ１，Ｐ２、およびキャパシタンスＣＰ１，ＣＰ
２を備えている。そして、キャパシタンスＣＰ２の端子
Ｘ４の電圧がサンプリング信号Ｓｊとして取り出される
ようになっている。なお、この例では、第１高電位側電
圧VGG1を５Ｖ、第２高電位側電圧VGG2を１５Ｖとし、ま
た、端子Ｘ１の電圧をｖ１、端子Ｘ２の電圧をｖ２で表
すことにする。

【００８７】図１７に示すように期間Ｔ１および期間Ｔ
２にあっては、シフトパルスＣｊがＨレベルであるか
ら、ＰチャネルＴＦＴＰ２１はオフ状態となる。このた
め、キャパシタンスＣＰ１およびＣＰ２は分離されてお
り、独立して充電動作が行われることになる。

【００８８】まず、期間Ｔ１および期間Ｔ２にあって
は、ＮチャネルＴＦＴＮ２０およびＮ２２がオン状態と
なるので、キャパシタンスＣＰ２の端子Ｘ１は接地され
る一方、端子Ｘ２にはシフトパルスＣｊ＋１が給電され
る。また、当該期間において、ＮチャネルＴＦＴＮ２１
およびＮ２３はオン状態となるから、キャパシタンスＣ
Ｐ１の端子Ｘ３には「０Ｖ」が印加される一方、端子Ｘ
４にはシフトパルスＣｊ＋１が給電される。

【００８９】ここで、期間Ｔ１において、シフトパルス
Ｃｊ＋１はＬレベルであるから、その間、キャパシタン
スＣＰ１およびＣＰ２には電荷が充電されないことにな
る。したがって、期間Ｔ１における電圧ｖ１、電圧ｖ２
およびサンプリング信号Ｓｊは「０Ｖ」となる。一方、
期間Ｔ２にあってはシフトパルスＣｊ＋１が「５Ｖ」と
なるので、電圧ｖ２およびサンプリング信号Ｓｊは「５
Ｖ」となる。なお、端子Ｘ１は期間Ｔ２においてＮチャ
ネルＴＦＴＮ２０を介して「０Ｖ」が印加されているか
ら、当該期間の電圧ｖ１は「０Ｖ」となる。

【００９０】次に、期間Ｔ３にあっては、シフトパルス
ＣｊがＬレベルとなり、ＰチャネルＴＦＴＰ２０がオン
状態となる一方、ＮチャネルＴＦＴＮ２０がオフ状態と
なるから、キャパシタンスＣＰ２の端子Ｘ１にはシフト
パルスＣｊ＋１が給電される。したがって、当該期間の
電圧ｖ１は「５Ｖ」となる。さらに、ＮチャネルＴＦＴ
Ｎ２１およびＮ２２はオフ状態となるから、端子Ｘ２の
電圧ｖ２は、シフトパルスＣｊ＋１の電圧に期間Ｔ２に
おいてキャパシタンスＣＰ２に充電された電圧を加算し
たものとなる。この結果、期間Ｔ３の電圧ｖ２は「１０
Ｖ」となる。くわえて、当該期間において、Ｐチャネル
ＴＦＴ２１がオン状態となるので、キャパシタンスＣＰ
１およびＣＰ２は接続される一方、ＮチャネルＴＦＴは
オフ状態となる。したがって、期間Ｔ３におけるサンプ
リング信号Ｓｊの電圧は、電圧ｖ２に期間Ｔ２において
キャパシタンスＣＰ１に充電された電圧を加算したもの
となる。この結果、期間Ｔ３のサンプリング信号Ｓｊの
電圧は「１５Ｖ」となる。

【００９１】次に、期間Ｔ４にあっては、Ｃｊ＋３がＨ
レベルとなるのでＮチャネルＴＦＴＮ２４がオン状態と
なる。このため、キャパシタンスＣＰ１およびＣＰ２に
充電された電荷がＮチャネルＴＦＴＮ２４を介して放電
され、これにより、サンプリング信号Ｓｊの電圧が「０
Ｖ」になる一方、キャパシタンスＣＰ１およびＣＰ２の
状態がリセットされる。

【００９２】ここで、サンプリング信号Ｓｊ−１は、サ
ンプリング信号Ｓｊと同様に生成されるから、期間Ｔ２
においてＳｊ−１とＳｊは重複することになる。サンプ
リング信号のアクティブ期間が重複すると、表示画面に
おいてゴーストが現れることがあるが、液晶表示パネル
１００の用途によっては、若干のゴーストがあっても事
足りるものもある。第２実施形態に係る液晶表示装置は
そのような用途に適している。

【００９３】以上、説明したように第２実施形態に係る
液晶表示装置によれば、Ｘシフトレジスタ１５４０に第
１高電位側電圧VGG1と低電位側電圧VSSとを給電して動
作させるので、ＴＦＴ素子の劣化を抑圧することがで
き、データ線側駆動回路１５０'の長寿命化を図ること
ができる。また、レベルシフト部１５５０にチャージポ
ンプタイプのものを使用したので、第２高電位側電圧VG
G2を給電する必要がないといった利点がある。

【００９４】＜３．応用例＞次に、上述した各実施形態
及び変形例で説明した液晶表示装置の応用例について説
明する。

【００９５】＜３−１：プロジェクタ＞まず、この液晶
表示装置をライトバルブとして用いたプロジェクタにつ
いて説明する。図１９は、プロジェクタの構成例を示す
平面図である。

【００９６】この図に示されるように、プロジェクタ１
１００内部には、ハロゲンランプ等の白色光源からなる
ランプユニット１１０２が設けられている。このランプ
ユニット１１０２から射出された投射光は、ライトガイ
ド１１０４内に配置された４枚のミラー１１０６および
２枚のダイクロイックミラー１１０８によってＲＧＢの
３原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０
Ｇに入射される。

【００９７】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶パネル１００と同等
であり、画像信号処理回路（図示省略）から供給される
Ｒ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム１１１２に３方向から入射
される。このダイクロイックプリズム１１１２において
は、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が
直進する。したがって、各色の画像が合成される結果、
投射レンズ１１１４を介して、スクリーン等にカラー画
像が投写されることとなる。

【００９８】ここで、各液晶パネル１１１０Ｒ、１１１
０Ｂおよび１１１０Ｇによる表示像について着目する
と、液晶パネル１１１０Ｇによる表示像は、液晶パネル
１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転
することが必要となる。

【００９９】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、カラーフィルタを設ける必要はない。

【０１００】＜３−２：モバイル型コンピュータ＞次
に、この液晶パネル１００を、モバイル型のパーソナル
コンピュータに適用した例について説明する。図２０
は、このパーソナルコンピュータの構成を示す斜視図で
ある。図において、コンピュータ１２００は、キーボー
ド１２０２を備えた本体部１２０４と、液晶表示ユニッ
ト１２０６とから構成されている。この液晶表示ユニッ
ト１２０６は、先に述べた液晶パネル１００５の背面に
バックライトを付加することにより構成されている。

【０１０１】＜３−３：携帯電話＞さらに、この液晶パ
ネル１００を、携帯電話に適用した例について説明す
る。図２１は、この携帯電話の構成を示す斜視図であ
る。図において、携帯電話１３００は、複数の操作ボタ
ン１３０２とともに、反射型の液晶パネル１００５を備
えるものである。この反射型の液晶パネル１００にあっ
ては、必要に応じてその前面にフロントライトが設けら
れる。

【０１０２】なお、図１９〜図２１を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に適用可能なのは言うまでも
ない。

【０１０３】

【発明の効果】以上説明したように本発明によれば、高
速で動作するシフトレジスタ部を低電圧で動作させる一
方、その出力信号をレベル変換したので、シフトレジス
タ部を長寿命化することができる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係る液晶表示装置の
電気的構成を示すブロック図である。

【図２】 同装置における液晶表示パネルの構造を説明
するための斜視図である。

【図３】 同液晶表示パネルの構造を説明するための一
部断面図である。

【図４】 同液晶表示パネルにおけるＰチャネルＴＦＴ
における閾値電圧の時間変化を示すグラフである。

【図５】 同液晶表示パネルにおけるＴＦＴのチャネル
ホットキャリア注入現象を示す説明図である。

【図６】 同液晶表示パネルにおけるＴＦＴのドレイン
アバレンシェホットキャリア注入現象を示す説明図であ
る。

【図７】 同液晶表示パネルにおけるデータ線側駆動回
路の全体構成を示すブロック図である。

【図８】 同データ線側駆動回路の動作を説明するため
のタイミングチャートである。

【図９】 第１の態様に係るＸシフトレジスタの主要構
成を示す回路図である。

【図１０】 第２の態様に係るＸシフトレジスタの主要
構成を示す回路図である。

【図１１】 第１の態様に係るレベルシフトユニットの
主要構成を示す回路図である。

【図１２】 第２の態様に係るレベルシフトユニットの
主要構成を示す回路図である。

【図１３】 同液晶表示パネルにおける走査線側駆動回
路の全体構成を示すブロック図である。

【図１４】 同走査線側駆動回路の動作を説明するため
のタイミングチャートである。

【図１５】 本発明の第２実施形態に用いられるデータ
線側駆動回路の全体構成を示すブロック図である。

【図１６】 同データ線側駆動回路に用いられるレベル
シフトユニットの回路図である。

【図１７】 同レベルシフトユニットの動作を説明する
ためのタイミングチャートである。

【図１８】 同液晶表示装置を適用した電子機器の一例
たる液晶プロジェクタの構成を示す断面図である。

【図１９】 同液晶表示装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す正面図であ
る。

【図２０】 液晶表示装置を適用した電子機器の一例た
る携帯電話の構成を示す斜視図である。

【図２１】 従来のデータ線側駆動回路の構成を示すブ
ロック図である。

【符号の説明】

１００……液晶表示パネル １０１……素子基板 １０２……対向基板 １１２……走査線 １１４……データ線 １１６……ＴＦＴ １３０……走査線側駆動回路 １４０……サンプリング回路 １５０……データ線側駆動回路 １３１０……Ｙシフトレジスタ １５１０、１５４０……Ｘシフトレジスタ １５２０……論理演算部 １３３０，１５３０……レベルシフト部 Ｓ１'〜Ｓｎ'……低電圧サンプリング信号 Ｓ１〜Ｓｎ……高電圧サンプリング信号 Ｙ１'〜Ｙｍ' ……低電圧走査線信号 Ｙ１〜Ｙｍ……高電圧走査線信号

フロントページの続き Ｆターム(参考） 2H093 NA16 NA43 NC02 NC09 NC13 NC16 NC22 NC23 NC34 ND39 ND60 NE06 NF11 5C006 BB16 BC03 BC12 BC20 BF03 BF11 BF46 FA33 5C080 AA10 BB05 DD29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (12)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ線と、前
   記走査線と前記データ線との交差に対応して配置された
   スイッチング素子と画素電極とを有する電気光学パネル
   のデータ線駆動回路であって、 入力信号をクロック信号に従って順次シフトして低電圧
   サンプリング信号を生成するシフトレジスタ部と、 前記低電圧サンプリング信号を高電圧サンプリング信号
   に変換するレベル変換部とを備え、 前記シフトレジスタ部は前記高電圧サンプリング信号の
   高論理レベルよりも低い低電源電圧の給電を受けて動作
   することを特徴とするデータ線駆動回路。
2. 【請求項２】 前記レベル変換部は前記低電源電圧より
   高電圧の高電源電圧の供給を受けて動作することを特徴
   とする請求項１に記載のデータ線駆動回路。
3. 【請求項３】 前記レベル変換部は、チャージポンプ回
   路を用いて前記低電圧サンプリング信号を昇圧して前記
   高電圧サンプリング信号を生成することを特徴とする請
   求項１に記載のデータ線駆動回路。
4. 【請求項４】 最大振幅が前記低電源電圧から前記高電
   圧サンプリング信号の高論理レベルまでの範囲にある画
   像信号を前記高電圧サンプリング信号に基づいてサンプ
   リングし、サンプリングして得られた信号を前記データ
   線に供給するサンプリング部を備えたことを特徴とする
   請求項１に記載のデータ線駆動回路。
5. 【請求項５】 前記シフトレジスタ部および前記レベル
   変換部は、同一基板上に同一プロセスで形成された薄膜
   トランジスタにより構成されてなることを特徴とする請
   求項１に記載のデータ線駆動回路。
6. 【請求項６】 複数の走査線と、複数のデータ線と、前
   記走査線と前記データ線との交差に対応して配置された
   スイッチング素子と画素電極とを有する電気光学パネル
   の走査線駆動回路であって、 低電源電圧が給電され、入力信号をクロック信号に従っ
   て順次シフトして低電圧走査線信号を生成するシフトレ
   ジスタ部と、 前記低電圧走査線信号を高電圧走査線信号に変換するレ
   ベル変換部とを備え、前記シフトレジスタ部は前記高電
   圧走査線信号の高論理レベルよりも低い低電源電圧の給
   電を受けて動作することを特徴とする走査線駆動回路。
7. 【請求項７】 前記レベル変換部は前記低電源電圧より
   高電圧の高電源電圧の供給を受けて動作することを特徴
   とする請求項６に記載の走査線駆動回路。
8. 【請求項８】 前記シフトレジスタ部および前記レベル
   変換部は、同一基板上に同一プロセスで形成された薄膜
   トランジスタにより構成されてなることを特徴とする請
   求項６に記載の走査線駆動回路。
9. 【請求項９】 複数の走査線と、複数のデータ線と、前
   記走査線と前記データ線との交差に対応して配置された
   スイッチング素子と画素電極とを有する画像表示部と、 入力信号をクロック信号に従って順次シフトして各低電
   圧サンプリング信号を生成するシフトレジスタ部と、 前記低電圧サンプリング信号を高電圧サンプリング信号
   に変換するレベル変換部と、 最大振幅が前記低電源電圧から前記高電圧サンプリング
   信号の高論理レベルまでの範囲にある画像信号を前記高
   電圧サンプリング信号に基づいてサンプリングし、サン
   プリングして得られた信号を前記データ線に供給するサ
   ンプリング部と、 前記各走査線を駆動するための各走査線信号を生成する
   走査線駆動回路とを備え、 前記シフトレジスタ部は前記高電圧サンプリング信号の
   高論理レベルよりも低い低電源電圧の給電を受けて動作
   することを特徴とする電気光学パネル。
10. 【請求項１０】 前記走査線駆動回路は、前記画像信号
    の最大振幅よりも高電圧の電源電圧の給電をうけて動作
    するシフトレジスタを備え、当該シフトレジスタの出力
    信号に基づいて前記走査線信号を生成することを特徴と
    する請求項９に記載の電気光学パネル。
11. 【請求項１１】 前記スイッチング素子、前記シフトレ
    ジスタ部、前記レベル変換部、前記サンプリング部、お
    よび前記走査線駆動回路は、同一基板上に同一プロセス
    で形成された薄膜トランジスタにより構成されてなるこ
    とを特徴とする請求項９に記載の電気光学パネル。
12. 【請求項１２】 請求項９に記載の電気光学パネルを表
    示手段に用いたことを特徴とする電子機器。