JP2009009159A - 電気光学装置、駆動回路および電子機器 - Google Patents
電気光学装置、駆動回路および電子機器 Download PDFInfo
- Publication number
- JP2009009159A JP2009009159A JP2008251129A JP2008251129A JP2009009159A JP 2009009159 A JP2009009159 A JP 2009009159A JP 2008251129 A JP2008251129 A JP 2008251129A JP 2008251129 A JP2008251129 A JP 2008251129A JP 2009009159 A JP2009009159 A JP 2009009159A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- capacitance
- scanning
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】データ線の電圧振幅を簡易な構成で抑える。
【解決手段】画素１１０は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。容量線１３２は、１〜３２０行のそれぞれに対応して設けられ、容量線駆動回路１５０は、１〜３２０行のそれぞれにおいてＴＦＴ１５１、１５２の組を有する。検出回路１７０は、各行のそれぞれにおいてＴＦＴ１７６、１７８を有する。ここで、あるｉ行目の走査線が選択されたとき、ＴＦＴ１５１、１７６がオンする。このとき、第１容量信号出力回路３１は、第１検出線１８５が第１目標信号Ｖc1refの電圧となるように第１容量信号Ｖc1を第１給電線１６５に出力する。当該着目行より１行下の走査線が選択されたとき、ＴＦＴ１５２、１７８がオンして、第２容量信号出力回路３２は、第２検出線１８７が第２目標信号Ｖc 2refの電圧となるように第２容量信号Ｖc2を、第２給電線１６７に出力する。
【選択図】図１
【解決手段】画素１１０は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。容量線１３２は、１〜３２０行のそれぞれに対応して設けられ、容量線駆動回路１５０は、１〜３２０行のそれぞれにおいてＴＦＴ１５１、１５２の組を有する。検出回路１７０は、各行のそれぞれにおいてＴＦＴ１７６、１７８を有する。ここで、あるｉ行目の走査線が選択されたとき、ＴＦＴ１５１、１７６がオンする。このとき、第１容量信号出力回路３１は、第１検出線１８５が第１目標信号Ｖc1refの電圧となるように第１容量信号Ｖc1を第１給電線１６５に出力する。当該着目行より１行下の走査線が選択されたとき、ＴＦＴ１５２、１７８がオンして、第２容量信号出力回路３２は、第２検出線１８７が第２目標信号Ｖc 2refの電圧となるように第２容量信号Ｖc2を、第２給電線１６７に出力する。
【選択図】図１
Description
本発明は、液晶などの電気光学装置において、データ線の電圧振幅を簡易な構成で抑える技術に関する。
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値電圧で駆動することにより、データ信号の電圧振幅を抑える技術が提案されている（特許文献１参照）。
特開２００１−８３９４３号公報参照
ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複雑化してしまう。
また、ノイズ等が重畳される結果、容量線が所定の電圧から乖離すると、当該容量線に対応した画素を目的とする階調で表示させることができない。１行の容量線には多数の画素に対応しており、これらの画素がすべて目標とする階調で表示できなくなる、ということは、表示に悪影響を及ぼすことになる。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、データ線の電圧振幅を簡易な構成で抑えるとともに、表示の悪影響を少なくした電気光学装置、その駆動回路および電子機器を提供することにある。
また、ノイズ等が重畳される結果、容量線が所定の電圧から乖離すると、当該容量線に対応した画素を目的とする階調で表示させることができない。１行の容量線には多数の画素に対応しており、これらの画素がすべて目標とする階調で表示できなくなる、ということは、表示に悪影響を及ぼすことになる。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、データ線の電圧振幅を簡易な構成で抑えるとともに、表示の悪影響を少なくした電気光学装置、その駆動回路および電子機器を提供することにある。
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線と、複数列のデータ線と、前記複数行の走査線に対応して設けられた複数の容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極である画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記走査線を所定の順番で選択する走査線駆動回路と、一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに、第１容量信号を供給し、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、所定の電圧だけ変化させる容量線駆動回路と、当該一の走査線が選択されたときに前記容量線が第１目標電圧となるように、前記第１容量信号の電圧を調整して出力する第１容量信号出力回路と、選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。
本発明によれば、一の容量線は、自身に対応する走査線が選択されてから、所定行だけ離間した走査線が選択されるときにかけて、電圧変化する。このときに、蓄積容量に蓄積された電荷が再配分されるので、画素容量の保持電圧が、データ信号電圧以上となる。さらに、当該一の容量線は、第１目標電圧となるように調整される。このため、容量線駆動回路の構成の複雑化を回避しつつ、データ線の電圧振幅が抑えられるとともに、容量線の電圧変動による表示の悪影響が少なくなる。
本発明によれば、一の容量線は、自身に対応する走査線が選択されてから、所定行だけ離間した走査線が選択されるときにかけて、電圧変化する。このときに、蓄積容量に蓄積された電荷が再配分されるので、画素容量の保持電圧が、データ信号電圧以上となる。さらに、当該一の容量線は、第１目標電圧となるように調整される。このため、容量線駆動回路の構成の複雑化を回避しつつ、データ線の電圧振幅が抑えられるとともに、容量線の電圧変動による表示の悪影響が少なくなる。
本発明において、前記第１容量信号出力回路は、当該一の走査線が選択される期間の開始側である第１期間において、前記第１目標電圧をバッファリングし、当該一の走査線が選択される期間の終了側である第２期間において、前記容量線の電圧が第１目標電圧となるように負帰還制御する構成が好ましい。
また、本発明において、前記容量線駆動回路は、当該一の容量線を、当該一の容量線に対応する走査線が選択されたとき、前記第１容量信号を給電する第１給電線に接続し、当該一の走査線に対して前記所定数行だけ離間した走査線が選択されたときに第２容量信号を給電する第２給電線に接続する構成としても良いし、前記容量線の各々に対応して、第１および第２トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１容量信号を給電する第１給電線に接続され、前記第２トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が第２容量信号を給電する第２給電線に接続され、前記第１および第２トランジスタのドレイン電極が当該一の容量線に共通接続された構成としても良い。このような構成では、さらに、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに前記容量線が第２目標電圧となるように、前記第２容量信号を前記第２給電線に出力する第２容量信号出力回路を備えても良い。
一方、本発明において、前記一の走査線に対応して設けられた容量線に対し、容量を介して結合する検出線を有し、前記第１容量信号出力回路は、当該一の走査線が選択される期間において、前記検出線に現れたノイズ成分を打ち消すように前記第１容量信号を出力する構成としても良い。
また、本発明において、前記容量線駆動回路は、当該一の容量線を、当該一の容量線に対応する走査線が選択されたとき、前記第１容量信号を給電する第１給電線に接続し、当該一の走査線に対して前記所定数行だけ離間した走査線が選択されてから、当該一の容量線に対応する走査線が再び選択されるまで、第２容量信号を給電する第２給電線に接続する構成としても良いし、前記容量線の各々に対応して、第１乃至第４トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１容量信号を給電する第１給電線に接続され、前記第２トランジスタは、ソース電極が第２容量信号を給電する第２給電線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第４トランジスタは、ゲート電極が当該一の走査線に対して前記所定数行だけ離間した走査に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第３および第４トランジスタのドレイン電極が前記第２トランジスタのゲート電極に共通接続され、前記第１および第２トランジスタのドレイン電極が当該一の容量線に接続された構成としても良い。
また、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
また、本発明において、前記容量線駆動回路は、当該一の容量線を、当該一の容量線に対応する走査線が選択されたとき、前記第１容量信号を給電する第１給電線に接続し、当該一の走査線に対して前記所定数行だけ離間した走査線が選択されたときに第２容量信号を給電する第２給電線に接続する構成としても良いし、前記容量線の各々に対応して、第１および第２トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１容量信号を給電する第１給電線に接続され、前記第２トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が第２容量信号を給電する第２給電線に接続され、前記第１および第２トランジスタのドレイン電極が当該一の容量線に共通接続された構成としても良い。このような構成では、さらに、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに前記容量線が第２目標電圧となるように、前記第２容量信号を前記第２給電線に出力する第２容量信号出力回路を備えても良い。
一方、本発明において、前記一の走査線に対応して設けられた容量線に対し、容量を介して結合する検出線を有し、前記第１容量信号出力回路は、当該一の走査線が選択される期間において、前記検出線に現れたノイズ成分を打ち消すように前記第１容量信号を出力する構成としても良い。
また、本発明において、前記容量線駆動回路は、当該一の容量線を、当該一の容量線に対応する走査線が選択されたとき、前記第１容量信号を給電する第１給電線に接続し、当該一の走査線に対して前記所定数行だけ離間した走査線が選択されてから、当該一の容量線に対応する走査線が再び選択されるまで、第２容量信号を給電する第２給電線に接続する構成としても良いし、前記容量線の各々に対応して、第１乃至第４トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１容量信号を給電する第１給電線に接続され、前記第２トランジスタは、ソース電極が第２容量信号を給電する第２給電線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第４トランジスタは、ゲート電極が当該一の走査線に対して前記所定数行だけ離間した走査に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第３および第４トランジスタのドレイン電極が前記第２トランジスタのゲート電極に共通接続され、前記第１および第２トランジスタのドレイン電極が当該一の容量線に接続された構成としても良い。
また、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に、走査線駆動回路１４０、容量線駆動回路１５０、検出回路１７０、データ線駆動回路１９０が配置した周辺回路内蔵型のパネル構成となっている。また、制御回路２０、第１容量信号出力回路３１および第２容量信号出力回路３２は、１群の回路モジュールであり、上記周辺回路内蔵型のパネルとは、例えばＦＰＣ（flexible printed circuit）基板によって接続される。
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に、走査線駆動回路１４０、容量線駆動回路１５０、検出回路１７０、データ線駆動回路１９０が配置した周辺回路内蔵型のパネル構成となっている。また、制御回路２０、第１容量信号出力回路３１および第２容量信号出力回路３２は、１群の回路モジュールであり、上記周辺回路内蔵型のパネルとは、例えばＦＰＣ（flexible printed circuit）基板によって接続される。
表示領域１００は、画素１１０が配列する領域であり、本実施形態では、１行目から３２１行目までの計３２１行の走査線１１２が行（Ｘ）方向に延在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられている。
そして、図１において最も下の３２１行目を除いた１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
３２１行目の走査線１１２は、画素１１０に対応していないので、ダミー走査線として機能することなる。すなわち、３２１行目の走査線１１２は、表示領域１００の垂直走査（走査線を順番に選択する動作）において、選択されても画素１１０に対する電圧書込にはなんら寄与しない。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる３２１行目の走査線１１２を除いた１〜３２０行目の走査線１１２に対応して設けられることになる。
そして、図１において最も下の３２１行目を除いた１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
３２１行目の走査線１１２は、画素１１０に対応していないので、ダミー走査線として機能することなる。すなわち、３２１行目の走査線１１２は、表示領域１００の垂直走査（走査線を順番に選択する動作）において、選択されても画素１１０に対する電圧書込にはなんら寄与しない。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる３２１行目の走査線１１２を除いた１〜３２０行目の走査線１１２に対応して設けられることになる。
ここで、画素１１０の詳細な構成について説明する。図２は、画素１１０の構成を示す図であり、ｉ行及びこれに下方向で隣接する（ｉ＋１）行と、ｊ列及びこれに右方向で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。ここで、ｉ、（ｉ＋１）については、画素１１０が配列する行を一般的に示す場合には、１以上３２０以下の整数であるが、走査線１１２の行を説明する場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数となる。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。ここで、ｉ、（ｉ＋１）については、画素１１０が配列する行を一般的に示す場合には、１以上３２０以下の整数であるが、走査線１１２の行を説明する場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数となる。
図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
また、画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。なお、本実施形態においてコモン信号Ｖcomは、後述するように時間的に電圧ＬＣcomで一定である。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。
また、画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。なお、本実施形態においてコモン信号Ｖcomは、後述するように時間的に電圧ＬＣcomで一定である。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。
表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８とコモン電極１０８との差電圧を保持する構成となる。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードであるとする。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードであるとする。
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。
説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１目標信号Ｖc1refおよび期間指定信号Ｈaを、第１容量信号出力回路３１に供給し、第２目標信号Ｖc2refおよび期間指定信号Ｈaを、第２容量信号出力回路３２に供給し、また、コモン信号Ｖcomをコモン電極１０８に供給する。
表示領域１００の周辺には、上述したように、走査線駆動回路１４０や、容量線駆動回路１５０、検出回路１７０、データ線駆動回路１９０などの周辺回路が設けられている。
表示領域１００の周辺には、上述したように、走査線駆動回路１４０や、容量線駆動回路１５０、検出回路１７０、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。詳細には、走査線駆動回路１４０は、走査線１１２を図１において上から数えて１、２、３、…、３２０、３２１行目という順番で選択して、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Ｇnd）に相当するＬレベルとする。
なお、走査線駆動回路１４０は、図５に示されるように、制御回路２０から供給されるスタートパルスＤyを、クロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を、この順番で出力する。また、本実施形態において１フレームの期間には、図５に示されるように、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまでの有効走査期間Ｆaのほか、それ以外の帰線期間が含まれる。なお、１行の走査線１１２が選択される期間が水平走査期間（Ｈ）である。
なお、走査線駆動回路１４０は、図５に示されるように、制御回路２０から供給されるスタートパルスＤyを、クロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を、この順番で出力する。また、本実施形態において１フレームの期間には、図５に示されるように、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまでの有効走査期間Ｆaのほか、それ以外の帰線期間が含まれる。なお、１行の走査線１１２が選択される期間が水平走査期間（Ｈ）である。
容量線駆動回路１５０は、本実施形態では、１〜３２０行目の容量線１３２に対応して設けられたｎチャネル型のＴＦＴ１５１、１５２の組から構成される。ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５１、１５２について説明すると、当該ＴＦＴ１５１（第１トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続される一方、ＴＦＴ１５２（第２トランジスタ）のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、第２給電線１６７に接続されている。そして、ＴＦＴ１５１、１５２のドレイン電極同士がｉ行目の容量線１３２に共通接続されている。
検出回路１７０は、１〜３２０行目の容量線１３２に対応して設けられたｎチャネル型のＴＦＴ１７６、１７８の組から構成される。ここで、ｉ行目の容量線１３２に対応するＴＦＴ１７６、１７８について説明すると、当該ＴＦＴ１７６のゲート電極は、ｉ行目の走査線１１２に接続され、そのドレイン電極は、第１検出線１８５に接続される一方、ＴＦＴ１７８のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのドレイン電極は、第２検出線１８７に接続されている。そして、ＴＦＴ１７６、１７８のソース電極同士がｉ行目の容量線１３２に共通接続されている。
検出回路１７０は、１〜３２０行目の容量線１３２に対応して設けられたｎチャネル型のＴＦＴ１７６、１７８の組から構成される。ここで、ｉ行目の容量線１３２に対応するＴＦＴ１７６、１７８について説明すると、当該ＴＦＴ１７６のゲート電極は、ｉ行目の走査線１１２に接続され、そのドレイン電極は、第１検出線１８５に接続される一方、ＴＦＴ１７８のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのドレイン電極は、第２検出線１８７に接続されている。そして、ＴＦＴ１７６、１７８のソース電極同士がｉ行目の容量線１３２に共通接続されている。
このような構成において、ｉ行目の走査線１１２の選択により走査信号ＹｉがＨレベルになると、ｉ行目のＴＦＴ１５１がオンするので、ｉ行目の容量線１３２が第１給電線１６５に接続されるとともに、ｉ行目のＴＦＴ１７６がオンするので、ｉ行目の容量線１３２が第１検出線１８５に接続される。
次の（ｉ＋１）行目の走査線１１２の選択により走査信号Ｙ（ｉ＋１）がＨレベルになると、ｉ行目のＴＦＴ１５１がオフし、ＴＦＴ１５２がオンするので、ｉ行目の容量線１３２が第２給電線１６７に接続されるとともに、ｉ行目のＴＦＴ１７８がオンするので、ｉ行目の容量線１３２が第２検出線１８７に接続される。
次の（ｉ＋１）行目の走査線１１２の選択により走査信号Ｙ（ｉ＋１）がＨレベルになると、ｉ行目のＴＦＴ１５１がオフし、ＴＦＴ１５２がオンするので、ｉ行目の容量線１３２が第２給電線１６７に接続されるとともに、ｉ行目のＴＦＴ１７８がオンするので、ｉ行目の容量線１３２が第２検出線１８７に接続される。
ここで、第１容量信号出力回路３１について図４を参照して説明する。この図に示されるように、第１容量信号出力回路３１は、オペアンプ３００と、スイッチ３１１、３１２と、ＮＯＴ回路３１５と、抵抗器３１６とを有する。
オペアンプ３００の出力端は、第１給電線１６５およびスイッチ３１１の一端に接続され、第１検出線１８５がスイッチ３１２の一端に接続されている。そして、スイッチ３１１、３１２の他端は、オペアンプ３００の負入力端にそれぞれ接続されている。一方、オペアンプ３００の正入力端（＋）には、制御回路２０から第１目標信号Ｖc1refが供給される。そして、オペアンプ３００の出力端と負入力端（−）との間に抵抗器３１６が挿入されている。
スイッチ３１１、３１２は、制御回路２０による期間指定信号Ｈaの論理レベルに応じて互いに排他的にオンオフするものである。詳細には、スイッチ３１１は、期間指定信号ＨaがＨレベルであればオンし、スイッチ３１２は、期間指定信号Ｈの論理レベルをＮＯＴ回路３１５によって反転させた信号がＨレベルであればオンする。
期間指定信号Ｈaは、図５に示されるように、水平走査期間（Ｈ）の前半期間においてＨレベルとなり、後半期間においてＬレベルとなるので、スイッチ３１１、３１２は、水平走査期間（Ｈ）の前半期間においてオン、オフする一方、後半期間においてオフ、オンすることになる。
第１給電線１６５と、第１検出線１８５とは、走査信号ＹｉがＨレベルとなっている期間にわたってｉ行目のＴＦＴ１５１、１７６がオンすることによって、ｉ行目の容量線１３２を介して互いに接続された状態となる。このため、第１容量信号出力回路３１は、水平走査期間（Ｈ）の前半期間において第１目標信号Ｖc1refの電圧をバッファリングする一方、その後半期間において、第１検出線１８５の電圧が、第１目標信号Ｖc1refの電圧となるように負帰還制御した第１容量信号Ｖc1を出力する。
オペアンプ３００の出力端は、第１給電線１６５およびスイッチ３１１の一端に接続され、第１検出線１８５がスイッチ３１２の一端に接続されている。そして、スイッチ３１１、３１２の他端は、オペアンプ３００の負入力端にそれぞれ接続されている。一方、オペアンプ３００の正入力端（＋）には、制御回路２０から第１目標信号Ｖc1refが供給される。そして、オペアンプ３００の出力端と負入力端（−）との間に抵抗器３１６が挿入されている。
スイッチ３１１、３１２は、制御回路２０による期間指定信号Ｈaの論理レベルに応じて互いに排他的にオンオフするものである。詳細には、スイッチ３１１は、期間指定信号ＨaがＨレベルであればオンし、スイッチ３１２は、期間指定信号Ｈの論理レベルをＮＯＴ回路３１５によって反転させた信号がＨレベルであればオンする。
期間指定信号Ｈaは、図５に示されるように、水平走査期間（Ｈ）の前半期間においてＨレベルとなり、後半期間においてＬレベルとなるので、スイッチ３１１、３１２は、水平走査期間（Ｈ）の前半期間においてオン、オフする一方、後半期間においてオフ、オンすることになる。
第１給電線１６５と、第１検出線１８５とは、走査信号ＹｉがＨレベルとなっている期間にわたってｉ行目のＴＦＴ１５１、１７６がオンすることによって、ｉ行目の容量線１３２を介して互いに接続された状態となる。このため、第１容量信号出力回路３１は、水平走査期間（Ｈ）の前半期間において第１目標信号Ｖc1refの電圧をバッファリングする一方、その後半期間において、第１検出線１８５の電圧が、第１目標信号Ｖc1refの電圧となるように負帰還制御した第１容量信号Ｖc1を出力する。
一方、第２容量信号出力回路３２についても、図４の括弧書で示したように、第１容量信号出力回路３１と同様な構成である。
第２給電線１６７と、第２検出線１８７とは、走査信号Ｙ（ｉ＋１）がＨレベルとなっている期間にわたってｉ行目のＴＦＴ１５２、１７８がオンすることによって、ｉ行目の容量線１３２を介して互いに接続された状態となる。このため、第２容量信号出力回路３２は、水平走査期間（Ｈ）の前半期間において第２目標信号Ｖc2refの電圧をバッファリングする一方、その後半期間において、第２検出線１８７の電圧が、第２目標信号Ｖc2refの電圧となるように負帰還制御した第２容量信号Ｖc2を出力する。
なお、抵抗器３１６は、帰還量を規定するが、バッファリング期間では、この抵抗器３１６の抵抗値が低い方が精度等の面で好ましく、そのためにスイッチ３１１により抵抗器３１６の両端を短絡する構成となっている。したがって、精度等において問題がなければ、スイッチ３１１は省略可能である。
第２給電線１６７と、第２検出線１８７とは、走査信号Ｙ（ｉ＋１）がＨレベルとなっている期間にわたってｉ行目のＴＦＴ１５２、１７８がオンすることによって、ｉ行目の容量線１３２を介して互いに接続された状態となる。このため、第２容量信号出力回路３２は、水平走査期間（Ｈ）の前半期間において第２目標信号Ｖc2refの電圧をバッファリングする一方、その後半期間において、第２検出線１８７の電圧が、第２目標信号Ｖc2refの電圧となるように負帰還制御した第２容量信号Ｖc2を出力する。
なお、抵抗器３１６は、帰還量を規定するが、バッファリング期間では、この抵抗器３１６の抵抗値が低い方が精度等の面で好ましく、そのためにスイッチ３１１により抵抗器３１６の両端を短絡する構成となっている。したがって、精度等において問題がなければ、スイッチ３１１は省略可能である。
したがって、ノイズ等が重畳されなければ、第１容量信号Ｖc1は、第１目標信号Ｖc1refの電圧と同視でき、同様に第２容量信号Ｖc2は、第２目標信号Ｖc2refの電圧と同視できるので、ｉ行目の容量線１３２は、走査信号ＹｉがＨレベルである期間において第１目標信号Ｖc1refの電圧となり、走査信号Ｙ（ｉ＋１）がＨレベルである期間において第２目標信号Ｖc2refの電圧となる。
なお、ｉ行目の容量線１３２は、それ以外の期間では、電気的にどこの部分にも接続されないハイ・インピーダンス状態となる。
なお、ｉ行目の容量線１３２は、それ以外の期間では、電気的にどこの部分にも接続されないハイ・インピーダンス状態となる。
さて、説明を図１に戻すと、データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolで指定された極性に応じた電圧のデータ信号に変換して、データ線１１４に供給する動作を、選択される走査線１１２に位置する１〜２４０列のそれぞれについて実行するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示データＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該読み出した表示データで指定された階調に応じた電圧であって指定された極性に応じた電圧のデータ信号に変換し、データ線１１４に供給することとなる。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示データＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該読み出した表示データで指定された階調に応じた電圧であって指定された極性に応じた電圧のデータ信号に変換し、データ線１１４に供給することとなる。
極性指示信号Ｐolは、Ｈレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、本実施形態では図５に示されるように、１フレームの期間において同一レベルに維持される。このため、本実施形態では、画素への書き込み極性が、１フレームの期間にわたってすべて同一となる面反転方式となる。また、極性指示信号Ｐolは、１フレームの期間毎に論理反転されるが、このように書込極性を反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
また、第１目標信号Ｖc1refは、極性指示信号ＰolがＬレベルであるときに電圧Ｖslとなり、極性指示信号ＰolがＨレベルであるときに電圧Ｖshとなる。一方、第２目標信号Ｖc2refは、本実施形態では極性指示信号Ｐolの論理レベルにかかわらず、電圧Ｖslで一定である。なお、本実施形態では、電圧Ｖslと電圧Ｖshとの差をΔＶとしている。
ここで、本実施形態における書込極性については、画素容量１２０に対して階調に応じた電圧を保持させる際に、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。電圧については、特に説明のない限り、電源の接地電位Ｇndを論理がＬレベルに相当させるとともに、電圧ゼロの基準としている。
また、第１目標信号Ｖc1refは、極性指示信号ＰolがＬレベルであるときに電圧Ｖslとなり、極性指示信号ＰolがＨレベルであるときに電圧Ｖshとなる。一方、第２目標信号Ｖc2refは、本実施形態では極性指示信号Ｐolの論理レベルにかかわらず、電圧Ｖslで一定である。なお、本実施形態では、電圧Ｖslと電圧Ｖshとの差をΔＶとしている。
ここで、本実施形態における書込極性については、画素容量１２０に対して階調に応じた電圧を保持させる際に、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。電圧については、特に説明のない限り、電源の接地電位Ｇndを論理がＬレベルに相当させるとともに、電圧ゼロの基準としている。
なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを１フレームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスＬpの供給タイミングによって、その選択の開始タイミングを知ることができる。
なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ１５１、１５２、第１給電線１６５、第２給電線１６７、検出回路１７０におけるＴＦＴ１７６、１７８、第１検出線１８５、第２検出線１８７なども形成される。
図３は、このような素子基板のうち、容量線駆動回路１５０と検出回路１７０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、１５１、１５２、１７６、１７８は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。詳細には、第１導電層となるゲート電極層のパターニングにより走査線１１２や容量線１３２などが形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５１、１５２、１７６、１７８の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層がパターニングされて、矩形形状であって透明性を有する画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層がパターニングにされて、ＴＦＴ１１６、１５１、１５２、１７６、１７８のソース・ドレイン電極や、データ線１１４、第１給電線１６５、第２給電線１６７、第１検出線１８５、第２検出線１８７等が形成されている。
この図に示されるように、本実施形態では、ＴＦＴ１１６、１５１、１５２、１７６、１７８は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。詳細には、第１導電層となるゲート電極層のパターニングにより走査線１１２や容量線１３２などが形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５１、１５２、１７６、１７８の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層がパターニングされて、矩形形状であって透明性を有する画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層がパターニングにされて、ＴＦＴ１１６、１５１、１５２、１７６、１７８のソース・ドレイン電極や、データ線１１４、第１給電線１６５、第２給電線１６７、第１検出線１８５、第２検出線１８７等が形成されている。
ここで、容量線駆動回路１５０において、ｉ行目に対応するＴＦＴ１５１のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１５２のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。
また、検出回路１７０において、ｉ行目に対応するＴＦＴ１７６のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１７８のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。
ｉ行目に対応するＴＦＴ１５１、１５２のドレイン電極１３２ａは、上記第３導電層をパターニングしたものであり、上記ゲート絶縁膜および保護層を貫通するコンタクトホール（図において×印）１３２ｂを介し、ゲート電極層をパターニングした配線１３２ｃに接続される。
一方、ｉ行目のＴＦＴ１７６、１７８のソース電極１３２ｅは、上記第３導電層をパターニングしたものであり、コンタクトホール１３２ｄを介して上記配線１３２ｃに接続される一方、コンタクトホール１３２ｆを介してｉ行目の容量線１３２に接続されている。
表示領域１００において、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。このため、蓄積容量１３０の他端は、容量線１３２そのものとなる。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
また、検出回路１７０において、ｉ行目に対応するＴＦＴ１７６のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１７８のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。
ｉ行目に対応するＴＦＴ１５１、１５２のドレイン電極１３２ａは、上記第３導電層をパターニングしたものであり、上記ゲート絶縁膜および保護層を貫通するコンタクトホール（図において×印）１３２ｂを介し、ゲート電極層をパターニングした配線１３２ｃに接続される。
一方、ｉ行目のＴＦＴ１７６、１７８のソース電極１３２ｅは、上記第３導電層をパターニングしたものであり、コンタクトホール１３２ｄを介して上記配線１３２ｃに接続される一方、コンタクトホール１３２ｆを介してｉ行目の容量線１３２に接続されている。
表示領域１００において、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。このため、蓄積容量１３０の他端は、容量線１３２そのものとなる。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
図３に示す構成は、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路１５０および検出回路１７０の素子を表示領域１００と同じプロセスで基板上に造り込むのではなく、ＩＣチップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０、検出回路１７０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、第１容量信号出力回路３１および第２容量信号出力回路３２とともに、素子基板に造り込む構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０、検出回路１７０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、第１容量信号出力回路３１および第２容量信号出力回路３２とともに、素子基板に造り込む構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態では、画素の書込極性を１フレームの期間にわたって同一とした面反転方式としている。このため、制御回路２０は、極性指示信号Ｐolについて、図５に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間においてＨレベルとして正極性書込を指定し、次の（ｎ＋１）フレームの期間においてＬレベルとして負極性書込を指定して、以下同様に１フレームの期間毎に書込極性を反転させる。
上述したように本実施形態では、画素の書込極性を１フレームの期間にわたって同一とした面反転方式としている。このため、制御回路２０は、極性指示信号Ｐolについて、図５に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間においてＨレベルとして正極性書込を指定し、次の（ｎ＋１）フレームの期間においてＬレベルとして負極性書込を指定して、以下同様に１フレームの期間毎に書込極性を反転させる。
まず、制御回路２０は、ｎフレームにおいて、第１目標信号Ｖc1refおよび第２目標信号Ｖc2refを互いに同一の電圧Ｖslとする。また、ｎフレームにおいては、走査線駆動回路１４０によって最初に走査信号Ｙ１がＨレベルになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧ＬＣcomよりも高位側とした正極性の電圧がデータ信号Ｘｊとして印加される。
さて、走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、それぞれ階調に応じた正極性の電圧が書き込まれることになる。一方、走査信号Ｙ１がＨレベルであれば、容量線駆動回路１５０では、１行目に対応するＴＦＴ１５１がオンするが、ＴＦＴ１５２がオフであるので（走査信号Ｙ２はＬレベルであるので）、当該１行目の容量線１３２は、第１給電線１６５に接続された状態となって電圧Ｖslとなる。このため、１行１列〜１行２４０列の蓄積容量１３０には、それぞれ階調に応じた正極性電圧と電圧Ｖslとの差電圧が書き込まれることになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧ＬＣcomよりも高位側とした正極性の電圧がデータ信号Ｘｊとして印加される。
さて、走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、それぞれ階調に応じた正極性の電圧が書き込まれることになる。一方、走査信号Ｙ１がＨレベルであれば、容量線駆動回路１５０では、１行目に対応するＴＦＴ１５１がオンするが、ＴＦＴ１５２がオフであるので（走査信号Ｙ２はＬレベルであるので）、当該１行目の容量線１３２は、第１給電線１６５に接続された状態となって電圧Ｖslとなる。このため、１行１列〜１行２４０列の蓄積容量１３０には、それぞれ階調に応じた正極性電圧と電圧Ｖslとの差電圧が書き込まれることになる。
次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ１がＬレベル、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、１行目に対応するＴＦＴ１５１がオフし、ＴＦＴ１５２がオンするので、当該１行目の容量線１３２は第２給電線１６７に接続された状態となるが、正極性書込を指定するｎフレームにおいては、当該第２給電線１６７は第１給電線１６５と同じ電圧Ｖslであるために電位変動しない。
このため、極性指示信号ＰolがＨレベルあって正極性書込が指示されていれば、走査信号Ｙ２がＨレベルになっても、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０においてそれぞれ保持された電圧に変化は生じない。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ１がＬレベル、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、１行目に対応するＴＦＴ１５１がオフし、ＴＦＴ１５２がオンするので、当該１行目の容量線１３２は第２給電線１６７に接続された状態となるが、正極性書込を指定するｎフレームにおいては、当該第２給電線１６７は第１給電線１６５と同じ電圧Ｖslであるために電位変動しない。
このため、極性指示信号ＰolがＨレベルあって正極性書込が指示されていれば、走査信号Ｙ２がＨレベルになっても、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０においてそれぞれ保持された電圧に変化は生じない。
一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の階調に応じた正極性電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。走査信号Ｙ２がＨレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される結果、１行１列〜１行２４０列の画素容量１２０には、それぞれ階調に応じた正極性電圧が書き込まれることになる。
なお、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、２行目に対応するＴＦＴ１５１がオンするが、ＴＦＴ１５２がオフであるので（走査信号Ｙ３はＬレベルであるので）、当該２行目の容量線１３２は電圧Ｖslとなり、このため、２行１列〜２行２４０列の蓄積容量１３０には、それぞれ階調に応じた正極性電圧と電圧Ｖslとの差電圧が書き込まれることになる。
なお、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、２行目に対応するＴＦＴ１５１がオンするが、ＴＦＴ１５２がオフであるので（走査信号Ｙ３はＬレベルであるので）、当該２行目の容量線１３２は電圧Ｖslとなり、このため、２行１列〜２行２４０列の蓄積容量１３０には、それぞれ階調に応じた正極性電圧と電圧Ｖslとの差電圧が書き込まれることになる。
次に走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。
走査信号Ｙ２がＬレベルになると、容量線駆動回路１５０では、１行目に対応するＴＦＴ１５１がオフし、ＴＦＴ１５２もオフするので、当該１行目の容量線１３２は、ハイ・インピーダンス状態となるが、その寄生容量によってＴＦＴ１５２のオフ直前の状態である電圧Ｖslに保持されるため、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０において保持された電圧は以後についても変化が生じないことになる。結局、１行１列〜１行２４０列の画素容量１２０は、それぞれ走査信号Ｙ１がＨレベルとなったときに画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧、すなわち、階調に応じた電圧を保持し続けることになる。
また、走査信号Ｙ３がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、３行目であって１、２、３、…、２４０列目の画素の階調に応じた正極性電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。これにより、３行１列〜３行２４０列の画素容量１２０には、それぞれ階調に応じた正極性の電圧が書き込まれることになる。
なお、走査信号Ｙ３がＨレベルであれば、容量線駆動回路１５０では、３行目に対応するＴＦＴ１５１がオンするが、ＴＦＴ１５２がオフであるので（走査信号Ｙ４はＬレベルであるので）、当該３行目の容量線１３２は電圧Ｖslとなる。このため、３行１列〜３行２４０列の蓄積容量１３０には、それぞれ階調に応じた正極性電圧と電圧Ｖslとの差電圧が書き込まれることになる。
走査信号Ｙ２がＬレベルになると、容量線駆動回路１５０では、１行目に対応するＴＦＴ１５１がオフし、ＴＦＴ１５２もオフするので、当該１行目の容量線１３２は、ハイ・インピーダンス状態となるが、その寄生容量によってＴＦＴ１５２のオフ直前の状態である電圧Ｖslに保持されるため、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０において保持された電圧は以後についても変化が生じないことになる。結局、１行１列〜１行２４０列の画素容量１２０は、それぞれ走査信号Ｙ１がＨレベルとなったときに画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧、すなわち、階調に応じた電圧を保持し続けることになる。
また、走査信号Ｙ３がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、３行目であって１、２、３、…、２４０列目の画素の階調に応じた正極性電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。これにより、３行１列〜３行２４０列の画素容量１２０には、それぞれ階調に応じた正極性の電圧が書き込まれることになる。
なお、走査信号Ｙ３がＨレベルであれば、容量線駆動回路１５０では、３行目に対応するＴＦＴ１５１がオンするが、ＴＦＴ１５２がオフであるので（走査信号Ｙ４はＬレベルであるので）、当該３行目の容量線１３２は電圧Ｖslとなる。このため、３行１列〜３行２４０列の蓄積容量１３０には、それぞれ階調に応じた正極性電圧と電圧Ｖslとの差電圧が書き込まれることになる。
極性指示信号ＰolがＨレベルとなるｎフレームの期間では、以下同様な動作が、走査信号Ｙ３２１がＨレベルとなるまで繰り返され、これにより、すべての画素容量１２０は、画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧を保持することになって、当該保持した電圧に応じた階調となる。
次に、制御回路２０は、極性信号ＰolがＬレベルとなる（ｎ＋１）フレームの動作について説明する。
この（ｎ＋１）フレームの動作は、主に次の２点においてｎフレームの動作と相違する。すなわち、第１に、制御回路２０は、第１目標信号Ｖc1refを、図５に示されるように、電圧ＶslよりもΔＶだけ高い電圧Ｖshとする点と、第２に、走査信号ＹｉがＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、ｉ行目であって、１、２、３、…、２４０列目の画素の表示データＤaを読み出す点までｎフレームと一緒であるが、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、当該表示データＤaに対応し、かつ、負極性に対応した電圧（この意味については後述する）とする点とにおいてｎフレームの動作と相違する。
そこで、（ｎ＋１）フレームにおける動作については、この相違点を中心にしつつ、走査信号ＹｉがＨレベルとなったときにｉ行ｊ列の画素容量１２０に書き込んだ電圧が、走査信号Ｙ（ｉ＋１)がＨレベルとなったときにどのように変化するのか、という観点で説明することにする。
この（ｎ＋１）フレームの動作は、主に次の２点においてｎフレームの動作と相違する。すなわち、第１に、制御回路２０は、第１目標信号Ｖc1refを、図５に示されるように、電圧ＶslよりもΔＶだけ高い電圧Ｖshとする点と、第２に、走査信号ＹｉがＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、ｉ行目であって、１、２、３、…、２４０列目の画素の表示データＤaを読み出す点までｎフレームと一緒であるが、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、当該表示データＤaに対応し、かつ、負極性に対応した電圧（この意味については後述する）とする点とにおいてｎフレームの動作と相違する。
そこで、（ｎ＋１）フレームにおける動作については、この相違点を中心にしつつ、走査信号ＹｉがＨレベルとなったときにｉ行ｊ列の画素容量１２０に書き込んだ電圧が、走査信号Ｙ（ｉ＋１)がＨレベルとなったときにどのように変化するのか、という観点で説明することにする。
図６は、（ｎ＋１）フレームにおけるｉ行ｊ列の画素容量１２０の電圧変化を説明するための図である。
まず、走査信号ＹｉがＨレベルになると、図６（ａ）に示されるように、ｉ行ｊ列のＴＦＴ１１６がオンするので、データ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。一方、走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０においてｉ行目に対応するＴＦＴ１５１がオンし、ＴＦＴ１５２がオフを維持するので、ｉ行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖshとなる。なお、コモン電極１０８は電圧ＬＣcomで一定である。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、ｉ行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（Ｖｊ−Ｖsh）が充電される。
まず、走査信号ＹｉがＨレベルになると、図６（ａ）に示されるように、ｉ行ｊ列のＴＦＴ１１６がオンするので、データ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。一方、走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０においてｉ行目に対応するＴＦＴ１５１がオンし、ＴＦＴ１５２がオフを維持するので、ｉ行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖshとなる。なお、コモン電極１０８は電圧ＬＣcomで一定である。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、ｉ行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（Ｖｊ−Ｖsh）が充電される。
次に、走査信号ＹｉがＬレベルになると、図６（ｂ）に示されるように、ｉ行ｊ列のＴＦＴ１１６がオフする。また、走査信号ＹｉがＬレベルになると、次の走査信号Ｙ（ｉ＋１）がＨレベルになるので（図６（ｂ）においては（ｉ＋１）行を図示省略）、容量線駆動回路１５０においてｉ行目に対応するＴＦＴ１５１がオフ、ＴＦＴ１５２がオンする。このため、ｉ行目の容量線１３２の電圧Ｃｉは、第２給電線１６７の電圧Ｖslとなり、走査信号ＹｉがＨレベルであったときと比較すると、電圧ΔＶだけ低下するが、コモン電極１０８は電圧ＬＣcomで一定である。したがって、画素容量１２０に蓄えられた電荷は、蓄積容量１３０に移動するので、画素電極１１８の電圧が低下する。
詳細には、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容量１３０の他端が電圧ΔＶだけ低下するので、画素電極１１８の電圧も低下する。
このため、当該直列接続点である画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ低下することになる。
換言すれば、ｉ行目の容量線１３２の電圧ＣｉがΔＶだけ低下すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ低下することになる。ただし、各部の寄生容量は無視している。
詳細には、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容量１３０の他端が電圧ΔＶだけ低下するので、画素電極１１８の電圧も低下する。
このため、当該直列接続点である画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ低下することになる。
換言すれば、ｉ行目の容量線１３２の電圧ＣｉがΔＶだけ低下すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ低下することになる。ただし、各部の寄生容量は無視している。
ここで、負極性書込が指定される（ｎ＋１）フレームにおいて、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊは、画素電極１１８が電圧ΔＶpixだけ低下することを見越した電圧Ｖｊに設定される。すなわち、低下した後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも低位であって両者の差電圧がｉ行ｊ列の階調に応じた値となるように設定される。
詳細には、本実施形態では、図８に示されるように、正極性書込となるｎフレームにおいて、データ信号が白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ａであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧となる場合に、負極性書込となる（ｎ＋１）フレームにおいて画素を白色ｗするときには電圧Ｖb(+)とし、画素を黒色ｂとする場合には電圧Ｖw(+)となるように設定して、正極性の電圧範囲ａと同一であって、その階調関係を逆転させた設定とする。第２に、（ｎ＋１）フレームにおいてデータ信号の電圧を書き込んだ後に、画素電極１１８が電圧ΔＶpixだけ低下したとき、当該画素電極１１８の電圧が負極性の白色に相当する電圧Ｖw(-)から黒色に相当する電圧Ｖb(-)までの範囲ｃであって、電圧ＬＣcomを基準にして正極性の電圧と対称となるように、容量線１３２の電圧ΔＶの低下分を設定する。
これにより、負極性書込を指定する（ｎ＋１）フレームにおいて、電圧ΔＶpixだけ低下したときの画素電極１１８の電圧は、階調に応じた負極性の電圧範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧にシフトする。
これにより、負極性書込を指定する（ｎ＋１）フレームにおいて、電圧ΔＶpixだけ低下したときの画素電極１１８の電圧は、階調に応じた負極性の電圧範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧にシフトする。
なお、図６では、ｉ行ｊ列の画素容量１２０および蓄積容量１３０について説明していたが、同様な動作は、走査線１１２および容量線１３２を兼用するｉ行について同様に実行される。また、（ｎ＋１）フレームにおいては、ｎフレームと同様に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１が順番にＨレベルとなるので、各行における動作は、１、２、３、…、３２０行の画素についても順番に実行される。
したがって、本実施形態では、負極性書込を指定する（ｎ＋１）フレームにおけるデータ線の電圧範囲ａは、正極性書込を指定するｎフレームと同じであるが、シフト後における画素電極１１８の電圧が、階調に応じた負極性電圧となる。これにより、本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線１１４における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。
すなわち、コモン電極１０８が電圧ＬＣc omに保たれるとともに、容量線１３２の電圧を、各フレームにわたって一定とした構成において、画素容量１２０を交流駆動する場合、画素電極１１８に、あるフレームにおいて階調に応じて正極性の電圧Ｖw(+)から電圧Ｖb(+)までの範囲の電圧で書き込んだときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Ｖw(-)から電圧Ｖb(-)までの範囲であって、電圧ＬＣcomを基準に反転させた電圧を書き込まなければならない。このため、コモン電極１０８の電圧が一定である構成において、容量線１３２の電圧一定としたとき、データ信号の電圧が図において範囲ｂにわたるので、データ線駆動回路１９０を構成する素子の耐圧も範囲ｂに対応させる必要がある。さらに、容量が寄生するデータ線１１４において範囲ｂで電圧が変化すると、その寄生容量により無駄に電力が消費されることにもなるが、本実施形態では、このような不都合が解消されるのである。
すなわち、コモン電極１０８が電圧ＬＣc omに保たれるとともに、容量線１３２の電圧を、各フレームにわたって一定とした構成において、画素容量１２０を交流駆動する場合、画素電極１１８に、あるフレームにおいて階調に応じて正極性の電圧Ｖw(+)から電圧Ｖb(+)までの範囲の電圧で書き込んだときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Ｖw(-)から電圧Ｖb(-)までの範囲であって、電圧ＬＣcomを基準に反転させた電圧を書き込まなければならない。このため、コモン電極１０８の電圧が一定である構成において、容量線１３２の電圧一定としたとき、データ信号の電圧が図において範囲ｂにわたるので、データ線駆動回路１９０を構成する素子の耐圧も範囲ｂに対応させる必要がある。さらに、容量が寄生するデータ線１１４において範囲ｂで電圧が変化すると、その寄生容量により無駄に電力が消費されることにもなるが、本実施形態では、このような不都合が解消されるのである。
さらに、本実施形態によれば、図７に示されるように、正極性書込を指示するフレームにおいてｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルになったときにＴＦＴ１５１がオンすることにより第１給電線１６５の電圧Ｖslとなり、その次の走査信号Ｙ（ｉ＋１）がＨレベルになったときにＴＦＴ１５２がオンすることにより第２給電線１６７の電圧Ｖslとなる。このため、ｉ行目の容量線１３２の電圧Ｃｉは、正極性書込を指示するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったタイミングでは電圧変化しない。
一方、負極性書込を指示するフレームにおいてｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルになったときにＴＦＴ１５１がオンすることにより第１給電線１６５の電圧Ｖshとなり、その次の走査信号Ｙ（ｉ＋１）がＨレベルになったときにＴＦＴ１５２がオンすることにより第２給電線１６７の電圧Ｖslとなる。このため、ｉ行目の容量線１３２の電圧Ｃｉは、負極性書込を指示するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったタイミングにて電圧ΔＶだけ低下する。
本実施形態では、このように１行分の容量線１３２を駆動するのに、２つのＴＦＴ１５１、１５２で足り、さらに、別途の制御信号や制御電圧も不要である。このため、各行に対応した容量線１３２を駆動する容量線駆動回路１５０の構成が複雑化を回避することも可能である。
なお、図７は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧変化をＰix（i,j)で示している。
一方、負極性書込を指示するフレームにおいてｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルになったときにＴＦＴ１５１がオンすることにより第１給電線１６５の電圧Ｖshとなり、その次の走査信号Ｙ（ｉ＋１）がＨレベルになったときにＴＦＴ１５２がオンすることにより第２給電線１６７の電圧Ｖslとなる。このため、ｉ行目の容量線１３２の電圧Ｃｉは、負極性書込を指示するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったタイミングにて電圧ΔＶだけ低下する。
本実施形態では、このように１行分の容量線１３２を駆動するのに、２つのＴＦＴ１５１、１５２で足り、さらに、別途の制御信号や制御電圧も不要である。このため、各行に対応した容量線１３２を駆動する容量線駆動回路１５０の構成が複雑化を回避することも可能である。
なお、図７は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧変化をＰix（i,j)で示している。
ここで、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させたが、完全に一致させなくもても、容量線１３２の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
ところで、走査信号ＹｉがＨレベルになると、ｉ行目に対応するＴＦＴ１１６のオンにより、画素容量１２０と蓄積容量１３０とでは、それぞれデータ信号に応じた電圧が充電される。このとき、蓄積容量１３０への充電電流は、ｉ行目の容量線１３２を介して、オンしたＴＦＴ１５１に流れることになる。ここで、ＴＦＴ１５１のオン抵抗が高いと、ｉ行目の容量線１３２にノイズが発生する可能性がある。
一方、容量線１３２は、１〜２４０列のデータ線１１４とゲート絶縁膜や保護層を介して交差する。このため、これらのデータ線１１４の電圧、すなわち、データ信号Ｘ１〜Ｘ２４０の変化が、寄生容量を介して容量線１３２に伝搬して、ノイズを発生させることになる。
このように各容量線１３２は、主に２つの要因でノイズが発生する。なお、この２つの要因のうち、どちらが支配的であるかについては、パネルの構成や駆動方法などの様々な条件が絡み合うので、一概には言えないが、いずれにしても各容量線１３２ではノイズが発生する、ということができる。
一方、容量線１３２は、１〜２４０列のデータ線１１４とゲート絶縁膜や保護層を介して交差する。このため、これらのデータ線１１４の電圧、すなわち、データ信号Ｘ１〜Ｘ２４０の変化が、寄生容量を介して容量線１３２に伝搬して、ノイズを発生させることになる。
このように各容量線１３２は、主に２つの要因でノイズが発生する。なお、この２つの要因のうち、どちらが支配的であるかについては、パネルの構成や駆動方法などの様々な条件が絡み合うので、一概には言えないが、いずれにしても各容量線１３２ではノイズが発生する、ということができる。
ここで、負極性書込が指定される（ｎ＋１）フレームにおいて、ノイズが発生して、水平走査期間（Ｈ）の終了時、すなわち、いずれかの走査線１１２が選択される期間の終了時に、ｉ行目の容量線１３２が、電圧Ｖshまたは電圧Ｖslからズレてしまうと、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて、正しく電圧ΔＶだけ変化しないことになる。
例えば図７に示されるように、ｉ行目の容量線１３２の電圧Ｃｉが、走査信号ＹｉがＨレベルとなる期間の終了時に電圧Ｖshからズレて電圧ｐとなった場合、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて、電圧ΔＶではなく、電圧（ΔＶ＋ΔＶp）だけ変化してしまうことなる。なお、図において、電圧ΔＶpは、電圧Ｖshから電圧ｐにズレたことによる電圧変化分である。
例えば図７に示されるように、ｉ行目の容量線１３２の電圧Ｃｉが、走査信号ＹｉがＨレベルとなる期間の終了時に電圧Ｖshからズレて電圧ｐとなった場合、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて、電圧ΔＶではなく、電圧（ΔＶ＋ΔＶp）だけ変化してしまうことなる。なお、図において、電圧ΔＶpは、電圧Ｖshから電圧ｐにズレたことによる電圧変化分である。
ここで、ｉ行ｊ列の画素について検討すると、走査信号ＹｉがＨレベルとなる期間においてデータ信号Ｘｊが電圧Ｖｊであるとき、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけてｉ行目の容量線１３２が電圧（ΔＶ＋ΔＶp）だけ低下してしまうと、画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・（ΔＶ＋ΔＶp）
となり、本来の電圧よりも、
｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶp
だけ過剰に低下して、この電圧に応じた階調となってしまう。
この現象は、ｉ行ｊ列だけでなく、ｉ行目の容量線１３２に対応する画素１行分について同様に発生するので、横方向横方向の表示むらとなって視認されることになる。
なお、電圧ΔＶpは、ｉ行目の走査線１１２が選択される期間におけるデータ信号Ｘ１〜Ｘ２４０の電圧変化、すなわち、ｉ行１列からｉ行２４０列までの画素による表示内容に依存する。このため、表示内容によって画素電極の電圧が変化して、横方向の表示むらが発生することになる。
ここでは、電圧Ｃｉが、走査信号ＹｉがＨレベルとなる期間の終了時に電圧Ｖshから電圧ｐにずれた場合について説明しているが、電圧Ｖshからずれなくても、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間の終了時に電圧Ｖslから電圧ｑにずれてしまえば、同様な問題が発生する。
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・（ΔＶ＋ΔＶp）
となり、本来の電圧よりも、
｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶp
だけ過剰に低下して、この電圧に応じた階調となってしまう。
この現象は、ｉ行ｊ列だけでなく、ｉ行目の容量線１３２に対応する画素１行分について同様に発生するので、横方向横方向の表示むらとなって視認されることになる。
なお、電圧ΔＶpは、ｉ行目の走査線１１２が選択される期間におけるデータ信号Ｘ１〜Ｘ２４０の電圧変化、すなわち、ｉ行１列からｉ行２４０列までの画素による表示内容に依存する。このため、表示内容によって画素電極の電圧が変化して、横方向の表示むらが発生することになる。
ここでは、電圧Ｃｉが、走査信号ＹｉがＨレベルとなる期間の終了時に電圧Ｖshから電圧ｐにずれた場合について説明しているが、電圧Ｖshからずれなくても、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間の終了時に電圧Ｖslから電圧ｑにずれてしまえば、同様な問題が発生する。
本実施形態では、走査信号ＹｉがＨレベルとなる期間についてはＴＦＴ１７６をオンさせることによってｉ行目の容量線１３２が第１検出線１８５に接続される。これにより、第１容量信号出力回路３１は、第１検出線１８５を介して検出した容量線１３２の電圧が第１目標信号Ｖc1refの電圧となるように、第１容量信号Ｖc1を第１給電線１６５に出力するので、（ｎ＋１）フレームにおいて走査信号ＹｉがＨレベルとなる期間で、ｉ行目の容量線１３２は、電圧Ｖshに保たれることになる。
さらに、次の水平走査期間（Ｈ）である走査信号Ｙ（ｉ＋１）がＨレベルとなる期間についてはＴＦＴ１７８をオンさせることによってｉ行目の容量線１３２が第２検出線１８７に接続される。これにより、第２容量信号出力回路３２は、第２検出線１８７を介して検出した容量線１３２の電圧が第２目標信号Ｖc2refの電圧となるように、第２容量信号Ｖc2を第２給電線１６７に出力するので、（ｎ＋１）フレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルとなる期間で、ｉ行目の容量線１３２は、電圧Ｖslに保たれることになる。
したがって、ｉ行目の容量線１３２は、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて、正しく電圧ΔＶだけ変化することになる。
ここではｉ行目について代表して説明しているが、１〜２４０行目のすべての容量線１３２についても同様である。したがって、本実施形態では、横方向の表示むらの発生を抑えることが可能となる。
さらに、次の水平走査期間（Ｈ）である走査信号Ｙ（ｉ＋１）がＨレベルとなる期間についてはＴＦＴ１７８をオンさせることによってｉ行目の容量線１３２が第２検出線１８７に接続される。これにより、第２容量信号出力回路３２は、第２検出線１８７を介して検出した容量線１３２の電圧が第２目標信号Ｖc2refの電圧となるように、第２容量信号Ｖc2を第２給電線１６７に出力するので、（ｎ＋１）フレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルとなる期間で、ｉ行目の容量線１３２は、電圧Ｖslに保たれることになる。
したがって、ｉ行目の容量線１３２は、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて、正しく電圧ΔＶだけ変化することになる。
ここではｉ行目について代表して説明しているが、１〜２４０行目のすべての容量線１３２についても同様である。したがって、本実施形態では、横方向の表示むらの発生を抑えることが可能となる。
なお、ＴＦＴ１５１のオン抵抗を小さくすれば、容量線１３２に発生するノイズを小さくすることができるが、そのためには、ＴＦＴ１５１のトランジスタサイズを大きくする必要がある。ＴＦＴ１５１のトランジスタサイズを大きくすると、素子基板に造り込む構成において、表示領域１００よりも外側の領域がＴＦＴ１５１の分だけ必要となるが、この外側領域は、表示に寄与しないので、表示装置としてみた場合にデッドスペースとなり、１枚のマザー基板からの取り数を低下させる結果、最終的には、コストアップを招くことになる。
一方、負極性書込が指定される（ｎ＋１）フレームにおいて、水平走査期間（Ｈ）の開始時は、データ信号Ｘ１〜Ｘ２４０の電圧が変化した直後であるから（または、ＴＦＴ１５１がオンした直後であるから）、ノイズが比較的大きいと考えられる。このため、第１容量信号出力回路３１において、水平走査期間（Ｈ）の開始時から負帰還制御を行うような構成を採用すると、ノイズを相殺しようとするため、オペアンプ３００の消費電力が大きくなったり、比較的大きなノイズに対して誤作動しなうようにするために、オペアンプ３００の回路規模や自己消費電力が大きくなってしまったりする可能性がある。
そこで、本実施形態の第１容量信号出力回路３１では、水平走査期間（Ｈ）の前半期間において、スイッチ３１１、３１２をそれぞれオン、オフさせることによって、第１目標信号Ｖc1refを単にバッファリングした第１容量信号Ｖc1を出力することになる（このため、前半期間では、ノイズの発生は抑えられない）。
ただし、第１容量信号出力回路３１では、水平走査期間（Ｈ）の後半期間において、スイッチ３１１、３１２をそれぞれオフ、オンさせることによって、第１検出線１８５の電圧が第１目標信号Ｖc1refの電圧となるように負帰還制御して第１容量信号Ｖc1を出力する構成となっているので、この後半期間においてノイズの発生が抑えられることになる。
第２容量信号出力回路３２も同様な構成であることは上述した通りである。
すなわち、負極性書込が指定される（ｎ＋１）フレームにおいて、ノイズが発生しても、水平走査期間（Ｈ）の終了時までに減衰して目標電圧に達していれば、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて電圧ΔＶだけ変化するので、本実施形態では、水平走査期間の前半期間においてはノイズの発生を許容しつつ、水平走査期間の後半期間においてはノイズの影響を抑える構成を採用しているのである。
これにより、本実施形態では、第１容量信号出力回路３１および第２容量信号出力回路３２における回路規模の肥大化防止と、これら回路における低消費電力化との両立を図ることが可能となる。
なお、例えば電気光学装置の規模が小型化されたために、蓄積容量１３０の容量値Ｃsが小さければ、水平走査期間（Ｈ）の開始時からオペアンプ３００の開始時から負帰還制御を行うような構成としても良い。この構成では、期間指定信号Ｈaを生成する必要がなくなるだけでなく、スイッチ３１１、３１２、ＮＯＴ回路３１５が不要となるので、その分、回路構成を簡素化することが可能となる。
そこで、本実施形態の第１容量信号出力回路３１では、水平走査期間（Ｈ）の前半期間において、スイッチ３１１、３１２をそれぞれオン、オフさせることによって、第１目標信号Ｖc1refを単にバッファリングした第１容量信号Ｖc1を出力することになる（このため、前半期間では、ノイズの発生は抑えられない）。
ただし、第１容量信号出力回路３１では、水平走査期間（Ｈ）の後半期間において、スイッチ３１１、３１２をそれぞれオフ、オンさせることによって、第１検出線１８５の電圧が第１目標信号Ｖc1refの電圧となるように負帰還制御して第１容量信号Ｖc1を出力する構成となっているので、この後半期間においてノイズの発生が抑えられることになる。
第２容量信号出力回路３２も同様な構成であることは上述した通りである。
すなわち、負極性書込が指定される（ｎ＋１）フレームにおいて、ノイズが発生しても、水平走査期間（Ｈ）の終了時までに減衰して目標電圧に達していれば、走査信号ＹｉがＨレベルとなる期間から走査信号Ｙ（ｉ＋１）がＨレベルとなる期間にかけて電圧ΔＶだけ変化するので、本実施形態では、水平走査期間の前半期間においてはノイズの発生を許容しつつ、水平走査期間の後半期間においてはノイズの影響を抑える構成を採用しているのである。
これにより、本実施形態では、第１容量信号出力回路３１および第２容量信号出力回路３２における回路規模の肥大化防止と、これら回路における低消費電力化との両立を図ることが可能となる。
なお、例えば電気光学装置の規模が小型化されたために、蓄積容量１３０の容量値Ｃsが小さければ、水平走査期間（Ｈ）の開始時からオペアンプ３００の開始時から負帰還制御を行うような構成としても良い。この構成では、期間指定信号Ｈaを生成する必要がなくなるだけでなく、スイッチ３１１、３１２、ＮＯＴ回路３１５が不要となるので、その分、回路構成を簡素化することが可能となる。
なお、第１実施形態では、ｉ行目の容量線１３２についてみたとき、走査信号ＹｉがＨレベルとなる期間の電圧Ｃｉを第１目標信号Ｖc1refの電圧とするだけでなく、次の走査信号Ｙ（ｉ＋１）がＨレベルとなる期間の電圧Ｃｉについても第２目標信号Ｖc2refの電圧とする構成とした。ただし、両者の重要度は同じではなく、時間的後方である方が、ノイズの減衰が進行しているであろう、と考えると、後者の、第２容量信号出力回路３２を省略することは可能である。第２容量信号出力回路３２を省略する場合には、第２目標信号Ｖc2refをそのまま第２容量信号Ｖc2として出力すれば良い。
また、第１実施形態では、第２容量信号Ｖc2を電圧Ｖslで一定とすることによって、正極性書込を指定するｎフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったときに、ｉ行目の容量線１３２の電圧を変化させない一方、負極性書込を指定する（ｎ＋１）フレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったときに、ｉ行目の容量線１３２を電圧ΔＶだけ低下させて、走査信号ＹｉがＨレベルであったときに書き込んだ画素電極１１８を電圧ΔＶpixだけ低下させたが、これとは反対としても良い。
すなわち、図９に示されるように、第２容量信号を電圧Ｖshで一定とすることによって、負極性書込を指定するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったときに、ｉ行目の容量線１３２の電圧を変化させない一方、正極性書込を指定するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったときに、ｉ行目の容量線１３２を電圧ΔＶだけ上昇させて、走査信号ＹｉがＨレベルであったときに書き込んだ画素電極１１８を電圧ΔＶpixだけ上昇させる構成としても良い。
この構成において、データ信号の電圧関係は、図８（ａ）および図８（ｂ）を、電圧ＬＣcomを基準に反転させるとともに、正極性書込を負極性書込に、負極性書込を正極性書込に、それぞれ読み替えれば良い。
すなわち、図９に示されるように、第２容量信号を電圧Ｖshで一定とすることによって、負極性書込を指定するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったときに、ｉ行目の容量線１３２の電圧を変化させない一方、正極性書込を指定するフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルになったときに、ｉ行目の容量線１３２を電圧ΔＶだけ上昇させて、走査信号ＹｉがＨレベルであったときに書き込んだ画素電極１１８を電圧ΔＶpixだけ上昇させる構成としても良い。
この構成において、データ信号の電圧関係は、図８（ａ）および図８（ｂ）を、電圧ＬＣcomを基準に反転させるとともに、正極性書込を負極性書込に、負極性書込を正極性書込に、それぞれ読み替えれば良い。
さらに、この説明では、１フレームの期間において画素に書き込む極性をすべて同一とし、この書込極性を１フレームの期間毎に反転させた面反転方式としたが、１行毎に書込極性を反転する走査線（ライン）反転方式としても良い。
走査線反転方式とする場合、極性指示信号Ｐolは、図１０に示されるように、水平走査期間（Ｈ）毎に反転するとともに、隣接するフレーム同士において、同一の走査信号がＨレベルとなる（同一の走査線が選択される）期間でみたときにも反転した関係となる。
また、第１容量信号Ｖc1は、極性指示信号ＰolがＨレベルであるときに電圧Ｖslとなり、極性指示信号ＰolがＬレベルであるときに電圧Ｖshとなる。
これにより、図１０のｎフレームにおいて、奇数（１、３、５、…、３１９）行の容量線１３２は、次の偶数（２、４、６、…、３２０）行の走査線１１２への走査信号がＨレベルになっても電圧変化しないが、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになったときに、電圧ΔＶだけ低下する。したがって、図１０のｎフレームにおいて奇数行では図８（ａ）と同様な正極性書込が実行される一方、偶数行では図８（ｂ）と同様な負極性書込が実行される。
一方、図１０の（ｎ＋１）フレームにおいて、奇数行の容量線１３２は、次の偶数行の走査線１１２への走査信号がＨレベルになったときに、電圧ΔＶだけ低下するが、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになっても電圧変化しない。したがって、図１０の（ｎ＋１）フレームにおいて奇数行では図８（ｂ）と同様な負極性書込が実行される一方、偶数行では図８（ａ）と同様な正極性書込が実行される。
なお、図１０においては、第２容量信号Ｖc2を電圧Ｖslとしたが、電圧Ｖshとして、容量線１３２の電圧をΔＶだけ上昇させる構成としても良い。
走査線反転方式とする場合、極性指示信号Ｐolは、図１０に示されるように、水平走査期間（Ｈ）毎に反転するとともに、隣接するフレーム同士において、同一の走査信号がＨレベルとなる（同一の走査線が選択される）期間でみたときにも反転した関係となる。
また、第１容量信号Ｖc1は、極性指示信号ＰolがＨレベルであるときに電圧Ｖslとなり、極性指示信号ＰolがＬレベルであるときに電圧Ｖshとなる。
これにより、図１０のｎフレームにおいて、奇数（１、３、５、…、３１９）行の容量線１３２は、次の偶数（２、４、６、…、３２０）行の走査線１１２への走査信号がＨレベルになっても電圧変化しないが、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになったときに、電圧ΔＶだけ低下する。したがって、図１０のｎフレームにおいて奇数行では図８（ａ）と同様な正極性書込が実行される一方、偶数行では図８（ｂ）と同様な負極性書込が実行される。
一方、図１０の（ｎ＋１）フレームにおいて、奇数行の容量線１３２は、次の偶数行の走査線１１２への走査信号がＨレベルになったときに、電圧ΔＶだけ低下するが、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになっても電圧変化しない。したがって、図１０の（ｎ＋１）フレームにおいて奇数行では図８（ｂ）と同様な負極性書込が実行される一方、偶数行では図８（ａ）と同様な正極性書込が実行される。
なお、図１０においては、第２容量信号Ｖc2を電圧Ｖslとしたが、電圧Ｖshとして、容量線１３２の電圧をΔＶだけ上昇させる構成としても良い。
また、このように走査線反転方式とする場合に、図１１に示されるように、第２容量信号Ｖc2を電圧ＬＣcomで一定としても良い。
第２容量信号Ｖc2を電圧ＬＣc omで一定とした場合、図１１のｎフレームにおいて、奇数行の容量線１３２は、次の偶数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖslから電圧ＬＣcomに上昇し、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖshから電圧ＬＣcomに下降する一方、（ｎ＋１）フレームにおいて、奇数行の容量線１３２は、次の偶数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖshから電圧ＬＣcomに下降し、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖslから電圧ＬＣcomに上昇する。
ここで、電圧Ｖslから電圧ＬＣcomへの上昇分と、電圧ＬＣcomから電圧Ｖslへの変化分を等しくΔＶとしたとき、図１２に示されるように、ｉ行目の画素電極では、走査信号ＹｉがＨレベルになったときに書き込んだ電圧を、走査信号Ｙ（ｉ＋１）がＨレベルになったときにｉ行目の容量線１３２を電圧ΔＶだけ変化させることによって電圧ΔＶpixだけシフトさせる動作が、正極性書込と負極性書込とで１フレームの期間毎に交互に実行される。
第２容量信号Ｖc2を電圧ＬＣc omで一定とした場合、図１１のｎフレームにおいて、奇数行の容量線１３２は、次の偶数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖslから電圧ＬＣcomに上昇し、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖshから電圧ＬＣcomに下降する一方、（ｎ＋１）フレームにおいて、奇数行の容量線１３２は、次の偶数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖshから電圧ＬＣcomに下降し、偶数行の容量線１３２は、次の奇数行の走査線１１２への走査信号がＨレベルになったときに、電圧Ｖslから電圧ＬＣcomに上昇する。
ここで、電圧Ｖslから電圧ＬＣcomへの上昇分と、電圧ＬＣcomから電圧Ｖslへの変化分を等しくΔＶとしたとき、図１２に示されるように、ｉ行目の画素電極では、走査信号ＹｉがＨレベルになったときに書き込んだ電圧を、走査信号Ｙ（ｉ＋１）がＨレベルになったときにｉ行目の容量線１３２を電圧ΔＶだけ変化させることによって電圧ΔＶpixだけシフトさせる動作が、正極性書込と負極性書込とで１フレームの期間毎に交互に実行される。
ここで、データ信号は、正極性書込が指定されたときの電圧範囲ａに、負極性書込が指定されたときの電圧範囲を一致させるようにすれば、図５と同様な効果を奏する。すなわち、図１３に示されるように、正極性書込となるｎフレームにおいて、電圧範囲ａの中心が電圧ＬＣcomに一致するように設定するとともに、電圧ΔＶpixだけ上昇したときに、電圧Ｖw(+)から電圧Ｖb(+)までの範囲にシフトし、電圧ΔＶpixだけ下降したときに、電圧Ｖw(-)から電圧Ｖb(-)までの範囲にシフトするように電圧ΔＶ（＝Ｖsh−ＬＣcom＝ＬＣcom−Ｖsl）を設定すれば良い。
ただし、図１３における電圧範囲ａは、正極性書込が指定される場合、白色ｗ側が低位となり黒色ｂ側が高位となるが、負極性書込が指定される場合、白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させなくても、容量線１３２の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
ただし、図１３における電圧範囲ａは、正極性書込が指定される場合、白色ｗ側が低位となり黒色ｂ側が高位となるが、負極性書込が指定される場合、白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させなくても、容量線１３２の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
ところで、図３に示されるように、第１給電線１６５と第２給電線１６７とは、走査線１１２と（絶縁を保った上で）交差するために寄生容量が発生する。したがって、第１給電線１６５と第２給電線１６７との電位が変化すると、この寄生容量によって無駄な電力が消費されることになる。一般に、この寄生容量をＣ、変化電圧をＶ、変化頻度（周波数）をｆとすると、消費電力はＣＶ２ｆで表せる。そこで、図１４に示されるように、第２容量信号Ｖc2の電圧波形を第１容量信号Ｖc1と同じとし、その電圧振幅を、図４における第１容量信号Ｖc1の半分にする。すると、図１０（図１１）の場合と同様に、正極性書込と負極性書込とを走査線毎に交互に実行する走査線反転方式が行われることになる。
ここで、第１給電線１６５と第２給電線１６７との寄生容量による消費電力は、それぞれ、
Ｃ（Ｖ／２）２ｆ
となるが、第１給電線１６５と第２給電線１６７との両方が変化するので、結局、
２Ｃ（Ｖ／２）２ｆ＝（１／２）ＣＶ２ｆ
となって、図１０の場合に比べて、第１給電線１６５と第２給電線１６７とによる消費電力を半減することが出来る。
なお、第１容量信号Ｖc1、第２容量信号Ｖc2を図１４に示されるように変化させた場合に、データ信号の電圧は、例えば図１３に示されるように電圧範囲を規定すれば良い。
ここで、第１給電線１６５と第２給電線１６７との寄生容量による消費電力は、それぞれ、
Ｃ（Ｖ／２）２ｆ
となるが、第１給電線１６５と第２給電線１６７との両方が変化するので、結局、
２Ｃ（Ｖ／２）２ｆ＝（１／２）ＣＶ２ｆ
となって、図１０の場合に比べて、第１給電線１６５と第２給電線１６７とによる消費電力を半減することが出来る。
なお、第１容量信号Ｖc1、第２容量信号Ｖc2を図１４に示されるように変化させた場合に、データ信号の電圧は、例えば図１３に示されるように電圧範囲を規定すれば良い。
一方、図３に示されるように、容量線１３２は、第２給電線１６７と（絶縁を保った上で）交差するが、第１給電線１６５とは交差しない。ただし、図３に示される構成以外の構成をとった場合（例えば、容量線１３２が、第２給電線１６７のみならず、第１給電線１６５とも交差するような構成をとった場合）、容量線１３２は、第１給電線１６５と第２給電線１６７との双方に対し、それぞれ寄生容量を介して電気的に結合することになる。
特に、本実施形態において、走査信号Ｙｉ、Ｙ（ｉ＋１）がいずれもＬレベルであれば、ｉ行目の容量線１３２は、ハイ・インピーダンス状態となるので、第１給電線１６５、第２給電線１６７が電圧変化した場合、その電圧変化が寄生容量を介して容量線１３２に伝搬して、ハイ・インピーダンス状態の電位を変動させてしまう可能性がある。走査信号Ｙｉ、Ｙ（ｉ＋１）がいずれもＬレベルである場合に、ｉ行目の容量線１３２が電位変動すると、画素容量１２０において蓄積された電荷が移動して、階調に応じた電圧から外れてしまうので、このような電圧変動はできるだけ抑えたい。
そこで、特に図に示さないが、ｉ行目のＴＦＴ１５１のゲート電極を（ｉ＋１）行目の走査線１１２ではなく、もう１行下の（ｉ＋２）行目の走査線１１２に接続した構造にした上で、図１５に示されるように、第１容量信号Ｖc1として、極性指示信号ＰolがＨレベルであるときに電圧Ｖslとし、極性指示信号ＰolがＬレベルであるときに電圧Ｖshとしたときに、第２容量信号Ｖc2の電圧として、第１容量信号Ｖc1の電圧Ｖsl、Ｖshを入れ替えた関係としても良い。
なお、第１容量信号Ｖc1、第２容量信号Ｖc2を図１５に示されるように変化させた場合に、データ信号の電圧は、例えば図１３に示されるように、電圧範囲を規定すれば良い。
特に、本実施形態において、走査信号Ｙｉ、Ｙ（ｉ＋１）がいずれもＬレベルであれば、ｉ行目の容量線１３２は、ハイ・インピーダンス状態となるので、第１給電線１６５、第２給電線１６７が電圧変化した場合、その電圧変化が寄生容量を介して容量線１３２に伝搬して、ハイ・インピーダンス状態の電位を変動させてしまう可能性がある。走査信号Ｙｉ、Ｙ（ｉ＋１）がいずれもＬレベルである場合に、ｉ行目の容量線１３２が電位変動すると、画素容量１２０において蓄積された電荷が移動して、階調に応じた電圧から外れてしまうので、このような電圧変動はできるだけ抑えたい。
そこで、特に図に示さないが、ｉ行目のＴＦＴ１５１のゲート電極を（ｉ＋１）行目の走査線１１２ではなく、もう１行下の（ｉ＋２）行目の走査線１１２に接続した構造にした上で、図１５に示されるように、第１容量信号Ｖc1として、極性指示信号ＰolがＨレベルであるときに電圧Ｖslとし、極性指示信号ＰolがＬレベルであるときに電圧Ｖshとしたときに、第２容量信号Ｖc2の電圧として、第１容量信号Ｖc1の電圧Ｖsl、Ｖshを入れ替えた関係としても良い。
なお、第１容量信号Ｖc1、第２容量信号Ｖc2を図１５に示されるように変化させた場合に、データ信号の電圧は、例えば図１３に示されるように、電圧範囲を規定すれば良い。
このように、第１容量信号Ｖc1が電圧Ｖslであるときに第２容量信号Ｖc2が電圧Ｖshとなり、第１容量信号Ｖc1が電圧Ｖshであるときに第２容量信号Ｖc2が電圧Ｖslとなるような相補的な関係に設定すると、第１容量信号Ｖc1の電圧が変化するときには、第２容量信号Ｖc2が同じ電圧だけ反対方向に変化する。
このため、容量線１３２と第１給電線１６５との寄生容量と、容量線１３２と第２給電線１６７との寄生容量とが同一であれば、第１給電線１６５の電圧変化が容量線１３２に及ぼす影響は、第２給電線１６７の電圧変化が容量線１３２に及ぼす影響により相殺されるので、ハイ・インピーダンス状態における容量線１３２の電位変動を抑えることができる。
このため、容量線１３２と第１給電線１６５との寄生容量と、容量線１３２と第２給電線１６７との寄生容量とが同一であれば、第１給電線１６５の電圧変化が容量線１３２に及ぼす影響は、第２給電線１６７の電圧変化が容量線１３２に及ぼす影響により相殺されるので、ハイ・インピーダンス状態における容量線１３２の電位変動を抑えることができる。
なお、図１５に示されるようにした場合、ｉ行目の容量線１３２の電圧ΔＶは、第１容量信号Ｖc1と第２容量信号Ｖc2との相対変化で決まる。このため、第２容量信号Ｖc2の電圧を一定として第１容量信号Ｖc1の電圧を変化させたときの構成（図５、図９、図１０、図１１）と比較して、容量信号の振幅が半分となる（この点については、図１４も同様である）。
なお、容量線１３２と第１給電線１６５との寄生容量と、容量線１３２と第２給電線１６７との寄生容量とが相違するのであれば、この寄生容量の大きさに応じて、第１容量信号Ｖc1の電圧振幅と第２容量信号Ｖc2の電圧振幅とを異ならせれば良い。
なお、容量線１３２と第１給電線１６５との寄生容量と、容量線１３２と第２給電線１６７との寄生容量とが相違するのであれば、この寄生容量の大きさに応じて、第１容量信号Ｖc1の電圧振幅と第２容量信号Ｖc2の電圧振幅とを異ならせれば良い。
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図１６は、本発明の第２実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示される構成が第１実施形態（図１参照）と主に相違する部分は、検出回路１７０において、各行に対応して容量１７９が設けられている点である。
詳細には、奇数（１、３、５、…、３１９）行に対応する容量１７９は、その一端が当該行の容量線１３２に接続され、その他端が第１検出線１８６に接続される一方、偶数（２、４、６、…、３２０）行に対応する容量１７９は、その一端が当該行の容量線１３２に接続され、その他端が第２検出線１８８に接続されている。制御回路２０は、奇数行の走査線１１２を選択する場合にはＨレベルとなり、偶数行の走査線１１２を選択する場合にはＬレベルとなるような行指定信号Ｏeを出力する。
スイッチ３５は、行指定信号ＯeがＨレベルであれば、図に示されるように第１検出線１８６を選択する一方、行指定信号ＯeがＬレベルであれば、第２検出線１８８を選択する。
第２実施形態において、第１容量信号出力回路３６は、スイッチ３５により選択された第１検出線１８６または第２検出線１８８に現れるノイズの反転信号を第１目標信号Ｖc1refに加算して、第１容量信号Ｖc1として出力するものである。
なお、この第２実施形態では、上述した理由により、第２容量信号出力回路３２を省略しているので、第２目標信号Ｖc2refがそのまま第２容量信号Ｖc2として出力される構成となっている。
次に、本発明の第２実施形態について説明する。図１６は、本発明の第２実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示される構成が第１実施形態（図１参照）と主に相違する部分は、検出回路１７０において、各行に対応して容量１７９が設けられている点である。
詳細には、奇数（１、３、５、…、３１９）行に対応する容量１７９は、その一端が当該行の容量線１３２に接続され、その他端が第１検出線１８６に接続される一方、偶数（２、４、６、…、３２０）行に対応する容量１７９は、その一端が当該行の容量線１３２に接続され、その他端が第２検出線１８８に接続されている。制御回路２０は、奇数行の走査線１１２を選択する場合にはＨレベルとなり、偶数行の走査線１１２を選択する場合にはＬレベルとなるような行指定信号Ｏeを出力する。
スイッチ３５は、行指定信号ＯeがＨレベルであれば、図に示されるように第１検出線１８６を選択する一方、行指定信号ＯeがＬレベルであれば、第２検出線１８８を選択する。
第２実施形態において、第１容量信号出力回路３６は、スイッチ３５により選択された第１検出線１８６または第２検出線１８８に現れるノイズの反転信号を第１目標信号Ｖc1refに加算して、第１容量信号Ｖc1として出力するものである。
なお、この第２実施形態では、上述した理由により、第２容量信号出力回路３２を省略しているので、第２目標信号Ｖc2refがそのまま第２容量信号Ｖc2として出力される構成となっている。
図１７は、第２実施形態において、素子基板のうち、容量線駆動回路１５０と検出回路１７０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示されるように、検出回路１７０において容量線１３２が幅広となるように形成されるとともに、第１検出線１８６および第２検出線１８８が、第３導電層となる金属層のパターニングによって、容量線１３２の幅広部分と重なるように設けられている。したがって、容量１７９は、容量線１３２と第１検出線１８６または第２検出線１８８とによりゲート絶縁膜を誘電体として挟持した構成となる。
この図に示されるように、検出回路１７０において容量線１３２が幅広となるように形成されるとともに、第１検出線１８６および第２検出線１８８が、第３導電層となる金属層のパターニングによって、容量線１３２の幅広部分と重なるように設けられている。したがって、容量１７９は、容量線１３２と第１検出線１８６または第２検出線１８８とによりゲート絶縁膜を誘電体として挟持した構成となる。
第２実施形態によれば、奇数行の走査線１１２が選択される水平走査期間（Ｈ）において、当該選択走査線に対応する容量線１３２にノイズが発生した場合、当該ノイズは、当該容量線１３２に対応する容量１７９を介して第１検出線１８６に伝搬する。奇数行の走査線１１２が選択される水平走査期間（Ｈ）では、スイッチ３５は、第１検出線１８６を選択するので、第１容量信号出力回路３６が、伝搬したノイズの反転信号を第１目標信号Ｖc1refに加算して第１容量信号Ｖc1として出力すると、当該容量線１３２において発生したノイズが相殺されることになる。
一方、偶数行の走査線１１２が選択される水平走査期間（Ｈ）において、当該選択走査線に対応する容量線１３２にノイズが発生した場合、当該ノイズは、当該容量線１３２に対応する容量１７９を介して第２検出線１８８に伝搬する。偶数行の走査線１１２が選択される水平走査期間（Ｈ）では、スイッチ３５は、第２検出線１８８を選択するので、第１容量信号出力回路３６が、伝搬したノイズの反転信号を第１目標信号Ｖc1refに加算して第１容量信号Ｖc 1として出力すると、当該容量線１３２において発生したノイズが相殺されることになる。
これにより、第２実施形態においても、選択された走査線に対応する容量線１３２においてノイズが相殺されるので、横方向の表示むらの発生を抑えることが可能となる。
一方、偶数行の走査線１１２が選択される水平走査期間（Ｈ）において、当該選択走査線に対応する容量線１３２にノイズが発生した場合、当該ノイズは、当該容量線１３２に対応する容量１７９を介して第２検出線１８８に伝搬する。偶数行の走査線１１２が選択される水平走査期間（Ｈ）では、スイッチ３５は、第２検出線１８８を選択するので、第１容量信号出力回路３６が、伝搬したノイズの反転信号を第１目標信号Ｖc1refに加算して第１容量信号Ｖc 1として出力すると、当該容量線１３２において発生したノイズが相殺されることになる。
これにより、第２実施形態においても、選択された走査線に対応する容量線１３２においてノイズが相殺されるので、横方向の表示むらの発生を抑えることが可能となる。
＜第３実施形態＞
上述した第１、第２実施形態では、ｉ行目の容量線１３２は、（ｉ＋１）行目の走査線の選択終了して走査信号Ｙ（ｉ＋１）がＬレベルになると、以降１フレームの期間経過して、再び走査信号ＹｉがＨレベルになるまで、ハイ・インピーダンス状態となる。容量線１３２は、交差する（または、近接する）他の配線と寄生容量を介して結合するので、これらの配線の電圧変動の影響を受けやすい（図１５の例を除く）。
そこで、容量線１３２をハイ・インピーダンス状態とさせずに、電圧の安定化を図った第３実施形態について説明することにする。
上述した第１、第２実施形態では、ｉ行目の容量線１３２は、（ｉ＋１）行目の走査線の選択終了して走査信号Ｙ（ｉ＋１）がＬレベルになると、以降１フレームの期間経過して、再び走査信号ＹｉがＨレベルになるまで、ハイ・インピーダンス状態となる。容量線１３２は、交差する（または、近接する）他の配線と寄生容量を介して結合するので、これらの配線の電圧変動の影響を受けやすい（図１５の例を除く）。
そこで、容量線１３２をハイ・インピーダンス状態とさせずに、電圧の安定化を図った第３実施形態について説明することにする。
図１８は、本発明の第３実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、第３実施形態では、まず、容量線駆動回路１５０および検出回路１７０の構成が第１実施形態と相違する。
詳細には、第３実施形態における容量線駆動回路１５０は、１〜３２０行目の容量線１３２に対し、ｎチャネル型のＴＦＴ１５１、１５２に加えて、ＴＦＴ１５３、１５４の組から構成される。
ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５１〜１５４について説明すると、当該ＴＦＴ１５１のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続されているが、ＴＦＴ１５２のゲート電極は、ＴＦＴ１５３、１５４のドレイン電極に共通接続されている。なお、ＴＦＴ１５２のソース電極は、第２給電線１６７に接続され、また、ＴＦＴ１５１、１５２のドレイン電極同士がｉ行目の容量線１３２に共通接続されている。
ｉ行目のＴＦＴ１５３（第３トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６１に接続され、また、ＴＦＴ１５４のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１６３に接続されている。
オフ電圧給電線１６１には信号Ｖoffが供給され、その信号Ｖoffの電圧は、それがＴＦＴ１５２のゲート電極に印加されたとしても、当該ＴＦＴ１５２をオフ（ソース・ドレイン間が非導通）状態とさせる電圧である。また、オン電圧給電線１６３には信号Ｖonが供給され、その信号Ｖonの電圧は、それがＴＦＴ１５２のゲート電極に印加されたときに、当該ＴＦＴ１５２をオン（ソース・ドレイン間が導通）状態とさせる電圧である。
この図に示されるように、第３実施形態では、まず、容量線駆動回路１５０および検出回路１７０の構成が第１実施形態と相違する。
詳細には、第３実施形態における容量線駆動回路１５０は、１〜３２０行目の容量線１３２に対し、ｎチャネル型のＴＦＴ１５１、１５２に加えて、ＴＦＴ１５３、１５４の組から構成される。
ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５１〜１５４について説明すると、当該ＴＦＴ１５１のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続されているが、ＴＦＴ１５２のゲート電極は、ＴＦＴ１５３、１５４のドレイン電極に共通接続されている。なお、ＴＦＴ１５２のソース電極は、第２給電線１６７に接続され、また、ＴＦＴ１５１、１５２のドレイン電極同士がｉ行目の容量線１３２に共通接続されている。
ｉ行目のＴＦＴ１５３（第３トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６１に接続され、また、ＴＦＴ１５４のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１６３に接続されている。
オフ電圧給電線１６１には信号Ｖoffが供給され、その信号Ｖoffの電圧は、それがＴＦＴ１５２のゲート電極に印加されたとしても、当該ＴＦＴ１５２をオフ（ソース・ドレイン間が非導通）状態とさせる電圧である。また、オン電圧給電線１６３には信号Ｖonが供給され、その信号Ｖonの電圧は、それがＴＦＴ１５２のゲート電極に印加されたときに、当該ＴＦＴ１５２をオン（ソース・ドレイン間が導通）状態とさせる電圧である。
一方、第３実施形態における検出回路１７０では、１〜３２０行目の容量線１３２に対し、ｎチャネル型のＴＦＴ１７６のみを有し、ＴＦＴ１７８を有しない。このため、ＴＦＴ１７６のドレイン電極に接続される第１検出線１８５のみが設けられ、第２検出線１８７が設けられていない。
なお、この第３実施形態では、第２容量信号出力回路３２が省略されているので、第２目標信号Ｖc2refがそのまま第２容量信号Ｖc2として出力される構成となっている。
なお、この第３実施形態では、第２容量信号出力回路３２が省略されているので、第２目標信号Ｖc2refがそのまま第２容量信号Ｖc2として出力される構成となっている。
図１９は、第３実施形態において、素子基板のうち、容量線駆動回路１５０と検出回路１７０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示されるように、ｉ行目のＴＦＴ１５３のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１５４のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。ＴＦＴ１５３、１５４の共通ドレイン電極は、コンタクトホールを介してＴＦＴ１５２のゲート電極に接続されている。
また、ｉ行目のＴＦＴ１７６のドレイン電極は、コンタクトホール１７６ａを介して、一旦、ゲート電極層をパターニングした配線１７６ｂに接続され、さらに、この配線１７６ｂは、コンタクトホール１７６ｃを介して、第１検出線１８５に接続されている。
この図に示されるように、ｉ行目のＴＦＴ１５３のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１５４のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。ＴＦＴ１５３、１５４の共通ドレイン電極は、コンタクトホールを介してＴＦＴ１５２のゲート電極に接続されている。
また、ｉ行目のＴＦＴ１７６のドレイン電極は、コンタクトホール１７６ａを介して、一旦、ゲート電極層をパターニングした配線１７６ｂに接続され、さらに、この配線１７６ｂは、コンタクトホール１７６ｃを介して、第１検出線１８５に接続されている。
第３実施形態によれば、走査信号ＹｉがＨレベルとなると、当該水平走査期間（Ｈ）にわたって、ｉ行目の１５３がオンする。このため、ｉ行目のＴＦＴ１５２は、ゲート電極にオフ電圧給電線１６１の信号Ｖoffが印加されるので、オフとなる。また、ｉ行目の１５１、１７６がオンするので、ｉ行目の容量線１３２は、第１給電線１６５とともに、第１検出線１８５に接続されるので、第１目標信号Ｖc1refの電圧となるように、第１容量信号出力回路３１によって制御される。
次に、走査信号ＹｉがＬレベルとなり、走査信号Ｙ（ｉ＋１）がＨレベルになると、当該水平走査期間（Ｈ）にわたって、ｉ行目の１５３がオフとなり、ＴＦＴ１５４がオンする。このため、ｉ行目のＴＦＴ１５２は、ゲート電極にオン電圧給電線１６３の信号Ｖonが印加されるので、オンとなる。このため、ｉ行目の容量線１３２は、第２給電線１６７の第２目標信号Ｖc2refの電圧となる。
続いて、走査信号Ｙ（ｉ＋１）がＬレベルとなり、走査信号Ｙ（ｉ＋２）がＨレベルになると、ｉ行目の１５４がオフとなるので、ＴＦＴ１５２のゲート電極は、ハイ・インピーダンス状態となるが、その寄生容量によって、直前状態である信号Ｖonの電圧に保持される。このため、ＴＦＴ１５２ではオン状態が継続されるので、ｉ行目の容量線１３２は、第２給電線１６７の第２目標信号Ｖc2refの電圧を維持することになる。すなわち、ｉ行目の容量線１３２は、ｉ行目の走査線１１２が非選択であっても、第２容量信号Ｖc2の電圧を維持することになる。
ここで、非選択期間は、選択期間に比べて遙かに長いので、ノイズが発生しても、その影響を無視できるほどに減衰する。このため、第３実施形態では、第２検出線で検出した電圧が第２目標信号Ｖc2refの電圧となるように第２容量信号Ｖc2を出力する第２容量信号出力回路３２について、不要しているのである。
なお、第３実施形態では、第１目標信号Ｖc1refおよび第２目標信号Ｖc2refについて、図５、図９、図１０、図１１で示した波形を採用することができる。すなわち、第２目標信号Ｖc2refとしては、電圧変化しない波形を採用することができる。
次に、走査信号ＹｉがＬレベルとなり、走査信号Ｙ（ｉ＋１）がＨレベルになると、当該水平走査期間（Ｈ）にわたって、ｉ行目の１５３がオフとなり、ＴＦＴ１５４がオンする。このため、ｉ行目のＴＦＴ１５２は、ゲート電極にオン電圧給電線１６３の信号Ｖonが印加されるので、オンとなる。このため、ｉ行目の容量線１３２は、第２給電線１６７の第２目標信号Ｖc2refの電圧となる。
続いて、走査信号Ｙ（ｉ＋１）がＬレベルとなり、走査信号Ｙ（ｉ＋２）がＨレベルになると、ｉ行目の１５４がオフとなるので、ＴＦＴ１５２のゲート電極は、ハイ・インピーダンス状態となるが、その寄生容量によって、直前状態である信号Ｖonの電圧に保持される。このため、ＴＦＴ１５２ではオン状態が継続されるので、ｉ行目の容量線１３２は、第２給電線１６７の第２目標信号Ｖc2refの電圧を維持することになる。すなわち、ｉ行目の容量線１３２は、ｉ行目の走査線１１２が非選択であっても、第２容量信号Ｖc2の電圧を維持することになる。
ここで、非選択期間は、選択期間に比べて遙かに長いので、ノイズが発生しても、その影響を無視できるほどに減衰する。このため、第３実施形態では、第２検出線で検出した電圧が第２目標信号Ｖc2refの電圧となるように第２容量信号Ｖc2を出力する第２容量信号出力回路３２について、不要しているのである。
なお、第３実施形態では、第１目標信号Ｖc1refおよび第２目標信号Ｖc2refについて、図５、図９、図１０、図１１で示した波形を採用することができる。すなわち、第２目標信号Ｖc2refとしては、電圧変化しない波形を採用することができる。
上述した実施形態では、容量線駆動回路１５０において、ｉ行目の容量線１３２に対応するＴＦＴ１５２（第３実施形態では、ＴＦＴ１５２、１５４）のゲート電極を、次の（ｉ＋１）行の走査線１１２に接続したが、（ｉ＋１）行目以降の走査線１１２のように一定の行数ｍ（ｍは２以上の整数）だけ離間した走査線１１２に接続する構成であれば足りる。ただし、ｍが多くなると、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必要があり、配線が複雑化する。
また、最終の３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）までを駆動するために、ダミーの走査線１１２がｍ行必要となる。ただし、各実施形態のようにｍが「１」であれば、帰線期間をなくして、３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）のゲート電極を、１行目の走査線１１２に接続する構成とすれば、また、例えばｍが「２」であれば、帰線期間をなくして、３１９、３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）のゲート電極を、それぞれ１、２行目の走査線１１２に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
さらに、コモン電極１０８の電圧Ｖcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに高位として切り替える構成でも良い。
また、最終の３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）までを駆動するために、ダミーの走査線１１２がｍ行必要となる。ただし、各実施形態のようにｍが「１」であれば、帰線期間をなくして、３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）のゲート電極を、１行目の走査線１１２に接続する構成とすれば、また、例えばｍが「２」であれば、帰線期間をなくして、３１９、３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）のゲート電極を、それぞれ１、２行目の走査線１１２に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
さらに、コモン電極１０８の電圧Ｖcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに高位として切り替える構成でも良い。
また、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としているので、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には（ｉ−１）行目の走査線１１２に接続すれば良い。すなわち、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線が選択された後に選択される走査線１１２に接続される構成であれば良い。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としているので、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には（ｉ−１）行目の走査線１１２に接続すれば良い。すなわち、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線が選択された後に選択される走査線１１２に接続される構成であれば良い。
また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレームの期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過ぎないので、その反転周期は２フレームの期間以上の周期であっても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を向上させる構成としても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を向上させる構成としても良い。
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々とし、詳細には、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６７に印加されている電位差だけが上述の関係となっていればよく、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６７に印加されている電位差だけが上述の関係となっていればよく、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図２０は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図２０は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
なお、電気光学装置１０が適用される電子機器としては、図２０に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１が適用可能であることは言うまでもない。
１０…電気光学装置、２０…制御回路、３１…第１容量信号出力回路、３２…第２容量信号出力回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５１〜１５４…ＴＦＴ、１６５…第１給電線、１６７…第２給電線、１７０…検出回路、１７６、１７８…ＴＦＴ、１７９…容量、１８５、１８６…第１検出線、１８７、１８８…第２検出線、１２００…携帯電話
Claims (10)
- 複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極である画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに、第１容量信号を供給し、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、前記第１容量信号の電圧から所定値だけ変化させる容量線駆動回路と、
当該一の走査線が選択されたときに前記容量線が第１目標電圧となるように、前記第１容量信号を出力する第１容量信号出力回路と、
選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。 - 前記第１容量信号出力回路は、
当該一の走査線が選択される期間の開始側である第１期間において、前記第１目標電圧をバッファリングし、
当該一の走査線が選択される期間の終了側である第２期間において、前記容量線の電圧が第１目標電圧となるように負帰還制御する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
当該一の容量線を、
当該一の容量線に対応する走査線が選択されたとき、前記第１容量信号を給電する第１給電線に接続し、当該一の走査線に対して前記所定数行だけ離間した走査線が選択されたときに第２容量信号を給電する第２給電線に接続する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記容量線の各々に対応して、第１および第２トランジスタを有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１容量信号を給電する第１給電線に接続され、
前記第２トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が第２容量信号を給電する第２給電線に接続され、
前記第１および第２トランジスタのドレイン電極が当該一の容量線に共通接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - さらに、
当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに前記容量線が第２目標電圧となるように、前記第２容量信号を前記第２給電線に出力する第２容量信号出力回路を備える、
ことを特徴とする請求項３または４に記載の電気光学装置の駆動回路。 - 前記一の走査線に対応して設けられた容量線に対し、容量を介して結合する検出線を有し、
前記第１容量信号出力回路は、当該一の走査線が選択される期間において、前記検出線に現れたノイズ成分を打ち消すように前記第１容量信号を出力する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
当該一の容量線を、
当該一の容量線に対応する走査線が選択されたとき、前記第１容量信号を給電する第１給電線に接続し、当該一の走査線に対して前記所定数行だけ離間した走査線が選択されてから、当該一の容量線に対応する走査線が再び選択されるまで、第２容量信号を給電する第２給電線に接続する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記容量線の各々に対応して、第１乃至第４トランジスタを有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１容量信号を給電する第１給電線に接続され、
前記第２トランジスタは、ソース電極が第２容量信号を給電する第２給電線に接続され、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第４トランジスタは、ゲート電極が当該一の走査線に対して前記所定数行だけ離間した走査に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第３および第４トランジスタのドレイン電極が前記第２トランジスタのゲート電極に共通接続され、
前記第１および第２トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極である画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿された蓄積容量と、を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに、第１容量信号を供給し、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、前記第１容量信号の電圧から所定値だけ変化させる容量線駆動回路と、
当該一の走査線が選択されたときに前記容量線が第１目標電圧となるように、前記第１容量信号を出力する第１容量信号出力回路と、
選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。 - 請求項９に記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008251129A JP4858521B2 (ja) | 2008-09-29 | 2008-09-29 | 電気光学装置、駆動回路および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008251129A JP4858521B2 (ja) | 2008-09-29 | 2008-09-29 | 電気光学装置、駆動回路および電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006217821A Division JP4241781B2 (ja) | 2006-08-10 | 2006-08-10 | 電気光学装置、駆動回路および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009009159A true JP2009009159A (ja) | 2009-01-15 |
| JP4858521B2 JP4858521B2 (ja) | 2012-01-18 |
Family
ID=40324213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008251129A Active JP4858521B2 (ja) | 2008-09-29 | 2008-09-29 | 電気光学装置、駆動回路および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4858521B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000098336A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 液晶表示装置 |
| JP2001147420A (ja) * | 1999-09-06 | 2001-05-29 | Sharp Corp | アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法 |
| JP2006078588A (ja) * | 2004-09-07 | 2006-03-23 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
-
2008
- 2008-09-29 JP JP2008251129A patent/JP4858521B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000098336A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 液晶表示装置 |
| JP2001147420A (ja) * | 1999-09-06 | 2001-05-29 | Sharp Corp | アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法 |
| JP2006078588A (ja) * | 2004-09-07 | 2006-03-23 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4858521B2 (ja) | 2012-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4241781B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4277894B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4254824B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4277891B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| KR20080003723A (ko) | 액정 장치, 액정 장치의 구동 방법, 및 전자기기 | |
| JP4670834B2 (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
| JP2006292854A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP5446205B2 (ja) | 電気光学装置および駆動回路 | |
| JP4349446B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4215109B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4428401B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2009175278A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4929852B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4858521B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2008040202A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2010107808A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2009192666A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2009223173A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4811445B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2008292536A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2009162982A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
| JP2008015400A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4582124B2 (ja) | 電気光学装置、駆動回路および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4858521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |