KR100738776B1 - 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기 - Google Patents

반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기 Download PDF

Info

Publication number
KR100738776B1
KR100738776B1 KR1020060021501A KR20060021501A KR100738776B1 KR 100738776 B1 KR100738776 B1 KR 100738776B1 KR 1020060021501 A KR1020060021501 A KR 1020060021501A KR 20060021501 A KR20060021501 A KR 20060021501A KR 100738776 B1 KR100738776 B1 KR 100738776B1
Authority
KR
South Korea
Prior art keywords
circuit
circuit block
power supply
electro
optical device
Prior art date
Application number
KR1020060021501A
Other languages
English (en)
Other versions
KR20060096936A (ko
Inventor
유타카 고바시
다카시 도야
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20060096936A publication Critical patent/KR20060096936A/ko
Application granted granted Critical
Publication of KR100738776B1 publication Critical patent/KR100738776B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 마이그레이션(migration) 등에 의한 전원 배선의 단선을 방지하면서, 회로 면적의 증대를 억제한 반도체 회로, 전기 광학 장치의 구동 회로를 제공한다. 반도체 회로에 있어서, 제 1 회로 블록과, 제 2 회로 블록과, 복수의 기준 전위를 공급하는 전원 배선을 갖고, 상기 제 1 회로 블록과 상기 제 2 회로 블록은, 모두 상기 전원 배선의 하나이며 공통의 기준 전위를 공급하는 공통 전원 배선에 접속되고, 상기 공통 전원 배선의 선폭은, 상기 제 1 회로 블록과 상기 제 2 회로 블록에서 상이하다.

Description

반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기{SEMICONDUCTOR CIRCUIT, DRIVE CIRCUIT OF ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 액정 표시 장치의 구동 회로를 내장하는 액티브 매트릭스 기판(101)의 구성도,
도 2는 실시예 1의 주사선 구동 회로(301)의 구성을 나타내는 회로도,
도 3은 레벨 시프트 회로(351)의 구성도,
도 4는 실시예 2의 주사선 구동 회로(701)의 구성을 나타내는 회로도,
도 5는 인터페이스 레벨 시프트 회로(751)의 구성도,
도 6은 실시예 3의 데이터선 구동 회로(302)의 구성을 나타내는 회로도,
도 7은 전기 광학 장치의 구동 회로를 내장한 액정 표시 장치의 사시 구성도(일부 단면도),
도 8은 상기한 전기 광학 장치를 적용한 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도,
도 9는 상기한 전기 광학 장치를 적용한 휴대 전화기의 구성을 나타내는 사시도,
도 10은 상기한 전기 광학 장치를 적용한 정보 휴대 단말의 구성을 나타내는 사시도이다.
도면의 주요 부분에 대한 부호의 설명
1, 100 : 전기 광학 장치
101 : 액티브 매트릭스 기판
201 : 주사선
202 : 데이터선
301 : 주사선 구동 회로
302 : 데이터선 구동 회로
331, 731, 831 : 단위 시프트 회로(S/R)
332, 732, 832 : 쌍방향 전송 회로
333, 733, 833 : 클럭 제어 회로(CCC)
334, 734, 834 : 클럭 생성 회로(CGC)
751 : 인터페이스 레벨 시프트 회로(IF L/S)
851 : DA 컨버터 회로
335, 735, 835, 855 : 기준 전위 VS를 공급하는 전원 배선
336, 353, 736, 836, 853 : 기준 전위 VD를 공급하는 전원 배선
354 : 기준 전위 VB를 공급하는 전원 배선
본 발명은 반도체 회로, 전기 광학 장치의 구동 회로 및 전자기기에 관한 것이다.
반도체 회로는 복수의 회로 블록의 조합에 의해 복잡한 기능을 실현한다. 예컨대, 액정 표시 장치 등의 전기 광학 장치를 구동하는 구동 회로는 기능에 따른 복수의 회로 블록으로 구성되어 있다. 상술의 회로 블록에는 회로 소자를 동작시키기 위한 전원 전압이 공급되고, 전원 전압은 회로 블록에 따라서 상이한 경우가 있다.
그런데, 전원 전압을 공급하는 전원 배선의 저항은 유한하기 때문에, 큰 전류가 흐르면 배선상의 전위가 일시적으로 변동한다. 또한, 전원 배선에 일정값 이상의 밀도의 전류가 흐르면, 줄(joule)열이나 마이그레이션(migration) 등에 의해서 전원 배선에 단선이 발생하여, 반도체 회로가 불량으로 된다. 상술의 문제는, 모두, 전원 배선의 선폭을 굵게 하여, 전원 배선의 전기 저항 및 전류 밀도를 내림으로써 회피할 수 있지만, 전원 배선의 선폭을 반도체 회로의 순간 최대 소비 전류에 따라서 넓게 하면, 반도체 회로의 면적도 그만큼 증대해 버린다.
여기서, 특허 문헌 1은, 출력 버퍼의 순간 최대 소비 전류를 억제함으로써 전원 배선의 선폭을 억제하는 방법을 제안하고 있다. 또한, 특허 문헌 2는, 회로 블록에 따라 상이한 전압의 전원 배선의 선폭을 최적화하는 수법을 제안하고 있다.
[특허 문헌 1] 일본 특허 공개 평성 제7-273635호 공보
[특허 문헌 2] 일본 특허 공개 평성 제9-69569호 공보
반도체 회로에 요구되는 기능은 복잡해져 오고 있어, 예컨대, 전기 광학 장치의 구동 회로는 전기 광학 장치의 대형화, 고선명화에 따라, 고속화, 대규모화하고 있다. 이 때문에, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 회로 면적의 증대를 더욱 억제하는 것이 요구되고 있었다.
본 발명은 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 회로 면적의 증대를 더욱 억제한 반도체 회로, 전기 광학 장치의 구동 회로 및 전자기기를 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서, 본 발명은 이하의 것을 제공한다.
본 발명의 반도체 회로는, 제 1 회로 블록과, 제 2 회로 블록과, 복수의 기준 전위를 공급하는 전원 배선을 갖는 반도체 회로로서, 상기 제 1 회로 블록과 상기 제 2 회로 블록은, 모두 상기 전원 배선의 하나이며 공통의 기준 전위를 공급하는 공통 전원 배선에 접속되고, 상기 공통 전원 배선의 선폭은, 상기 제 1 회로 블록과 상기 제 2 회로 블록에서 상이한 것을 특징으로 한다.
본 발명에 의하면, 반도체 회로는, 제 1 회로 블록과 제 2 회로 블록에 있어 서, 공통의 기준 전위를 공급하는 공통 전원 배선의 선폭을 각각 독립적으로 설정할 수 있다. 이에 따라, 공통의 기준 전위를 공급하는 공통 전원 배선을 제 1 회로 블록과 제 2 회로 블록의 각각에 적합한 선폭으로 설정하는 것이 가능해진다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 반도체 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
본 발명의 전기 광학 장치의 구동 회로는, 복수의 주사선과 복수의 데이터선과, 상기 주사선과 상기 데이터선에 접속된 스위칭 수단과, 상기 스위칭 수단에 접속된 화소 전극을 갖는 전기 광학 장치의 구동 회로로서, 제 1 회로 블록과, 제 2 회로 블록과, 복수의 기준 전위를 공급하는 전원 배선을 구비하고, 상기 제 1 회로 블록과 상기 제 2 회로 블록은, 모두 상기 전원 배선의 하나이며 공통의 기준 전위를 공급하는 공통 전원 배선에 접속되고, 상기 공통 전원 배선의 선폭은, 상기 제 1 회로 블록과 상기 제 2 회로 블록에서 상이한 것을 특징으로 한다.
본 발명에 의하면, 전기 광학 장치의 구동 회로의 제 1 회로 블록과 제 2 회로 블록에 있어서, 공통의 기준 전위를 공급하는 공통 전원 배선의 선폭을 각각 독립적으로 설정할 수 있다. 이에 따라, 전원 배선을 제 1 회로 블록과 제 2 회로 블록의 각각에 적합한 선폭으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 제 1 회로 블록이, 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고, 상기 제 2 회로 블록이, 상기 주사선 또는 상기 데이터선을 구동하는 버퍼 회로를 구비하는 것이 바람직하다.
이에 의하면, 제 1 회로 블록과 제 2 회로 블록은 각각 기능이 상이하다. 따라서, 일반적으로 제 1 회로 블록과 제 2 회로 블록은 소비 전류가 상이하다. 전원 배선의 선폭은 각각의 전원 배선에서의 소비 전류로부터 설정되기 때문에, 회로 블록에 공급하는 전원 전압이 동일하더라도, 각각의 전원 배선마다, 또한 각각의 회로 블록마다, 적합한 전원 배선의 선폭을 독립적으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 제 1 회로 블록이, 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고, 또한 상기 전송되는 신호가 유효한 레벨(a significant level)로 되어 있는지 여부를 판정한 결과에 근거하여, 상기 클럭 신호의 상기 단위 회로로의 공급을 제어하는 클럭 제어 회로를 구비하는 것이 바람직하다.
이에 의하면, 제 1 회로 블록에 있어서, 클럭 신호를 공급하더라도 상태가 변화되지 않는 부분으로의 클럭 신호의 공급을 정지할 수 있어, 소비 전류를 억제할 수 있다. 전원 배선의 선폭은 각 전원 배선에서의 소비 전류로부터 설정되기 때문에, 클럭 신호의 공급 정지를 고려하여, 제 1 회로 블록의 전원 배선의 선폭을 억제할 수 있다. 예를 들면, 클럭 제어 회로를 구비하는 제 1 회로 블록에서는, 전원 배선의 선폭은 화면 대각 사이즈의 2승에 비례하고, 제 2 회로 블록에서는, 전원 배선의 선폭은 화면 대각 사이즈의 3승에 비례하게 설정하는 것이 바람직하다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 제 1 회로 블록이, 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고, 상기 제 2 회로 블록이, 상기 전기 광학 장치의 구동 회로를 구동하기 위한 외부 회로로부터 입력되는 신호를 승압하는 레벨 시프트 회로를 구비하는 것이 바람직하다.
레벨 시프트 회로에는, 항상 수 ㎂ 내지 수 10㎂ 정도의 정상 리크 전류가 흐른다. 한편, 제 1 회로 블록의 소비 전류는 전기 광학 장치의 화면 대각 사이즈에 단순히 비례하는 경향이 있다. 이 때문에, 전기 광학 장치의 화면 대각 사이즈가 작은 경우, 제 2 회로 블록의 소비 전류에 차지하는 레벨 시프트 회로의 정상 리크 전류의 비율이 지배적으로 되어, 제 1 회로 블록과 제 2 회로 블록의 소비 전류의 차는 현저해진다. 여기서, 전원 배선의 선폭은 각 전원 배선에서의 소비 전류로부터 설정되기 때문에, 제 1 회로 블록과 제 2 회로 블록의 각각에 적합한 공통 전원 배선의 선폭을 독립적으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 제 1 회로 블록이, 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고, 상기 제 2 회로 블록이, 상기 전기 광학 장치의 구동 회로를 구동하기 위해서 외부 회로로부터 입력되는 신호를, 소정의 범위내의 신호 상승, 하강 시간에서 상기 제 1 회로 블록으로 출력하기 위한 버퍼 회로를 구비하는 것이 바람직하다.
이에 의하면, 제 1 회로 블록과 제 2 회로 블록은 각각 기능이 상이하다. 따라서, 일반적으로 제 1 회로 블록과 제 2 회로 블록은 소비 전류가 상이하다. 전원 배선의 선폭은 각각의 전원 배선에서의 소비 전류로부터 설정되기 때문에, 각각의 회로 블록에 공급하는 전원 전압이 동일하더라도, 각각의 전원 배선마다, 또한 각각의 회로 블록마다, 적합한 전원 배선의 선폭을 독립적으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 제 1 회로 블록이, 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고, 상기 제 2 회로 블록이, 상기 데이터선을 소정의 전위로 구동하기 위한 DA 컨버터 회로를 구비하는 것이 바람직하다.
DA 컨버터 회로는 일반적으로 래더 저항이나 증폭기를 갖기 때문에, 예컨대, 클럭 생성 회로(CGC) 등의 통상의 논리 회로보다도 소비 전류가 크다. 한편, 제 1 회로 블록의 소비 전류는 전기 광학 장치의 화면 대각 사이즈에 단순히 비례하는 경향이 있다. 이 때문에, 전기 광학 장치의 화면 대각 사이즈가 작은 경우, 제 2 회로 블록의 DA 컨버터 회로의 소비 전류의 비율은 커져, 제 1 회로 블록과 제 2 회로 블록의 소비 전류의 차가 현저해진다. 여기서, 전원 배선의 선폭은 각 전원 배선에서의 소비 전류로부터 설정되기 때문에, 제 1 회로 블록과 제 2 회로 블록의 각각에 적합한 공통 전원 배선의 선폭을 독립적으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 제 1 회로 블록에 공급되는 상기 복수의 기준 전위의 최대값과 최소값의 차인 제 1 구동 전압이, 상기 제 2 회로 블록에 공급되는 상기 복수의 기준 전위의 최대값과 최소값의 차인 제 2 구동 전압과 상이한 것이 바람직하다.
이에 의하면, 제 1 회로 블록과 제 2 회로 블록은 공통 전원 배선 외에 상이한 기준 전위를 공급하는 전원 배선을 구비하고, 각각의 구동 전압은 상이하다. 이 경우에도, 각 전원 배선에서의 소비 전류를 고려하여, 제 1 회로 블록과 제 2 회로 블록의 각각에 적합한 공통 전원 배선의 선폭을 독립적으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
여기서, 상기 전기 광학 장치의 구동 회로는, 상기 공통 전원 배선에 인가되는 전위가 상기 구동 회로에 공급되는 접지 전위와 상이한 전위인 것이 바람직하다.
이에 의하면, 접지 전위 이외의 전위를 공통 전원 배선에 의해 공급하고, 이 공통 전원 배선의 선폭을 회로 블록마다 독립적으로 설정할 수 있다. 여기서, 가장 높은 기준 전위인 VD를 공통 전원 배선으로 할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
또한, 전기 광학 장치에 있어서 상기 구동 회로와, 복수의 주사선과 복수의 데이터선과, 상기 주사선과 상기 데이터선에 접속된 스위칭 수단과, 상기 스위칭 수단에 접속된 화소 전극을 동일 기판상에 형성함으로써, 상기 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.
또한, 전자기기에 상기 전기 광학 장치를 구비하여, 회로 면적의 증대를 더욱 억제함으로써, 한층 더한 소형화, 고기능화에 대응한 전자기기를 제공할 수 있다.
<1. 실시예 1>
도 1은 본 발명의 실시예 1에 따른 액정 표시 장치의 구동 회로를 내장하는 액티브 매트릭스 기판(101)의 구성도이다. 여기서, 전기 광학 장치(100)로서의 액정 표시 장치는, 복수의 주사선(201)과 복수의 데이터선(202)과, 주사선(201) 및 데이터선(202)에 접속된 폴리실리콘 박막을 이용한 n형 박막 트랜지스터(TFT)로 이루어지는 스위칭 수단(401)과, 스위칭 수단(401)에 접속된 화소 전극(402)을 구비하고 있다.
구체적으로는, 전기 광학 장치(100)로서의 액정 표시 장치가 구비하는 무알칼리 유리의 액티브 매트릭스 기판(101)상에는, 복수의 주사선(201)과 복수의 데이터선(202)이 표시 영역(310)에서 교차해서 형성되어 있다. 또한, 액티브 매트릭스 기판(101)상에는, 폴리실리콘 박막을 이용한 박막 트랜지스터(TFT)를 집적함으로써 형성된, 구동 회로로서의 데이터선 구동 회로(302) 및 주사선 구동 회로(301)가 형성되어 있다. 여기서, 데이터선 구동 회로(302) 및 주사선 구동 회로(301)와 스위칭 수단(401)은 동일 제조 공정으로 제조된다.
데이터선(202)은 데이터선 구동 회로(302)에 접속되어서 구동되고, 주사선(201)은 주사선 구동 회로(301)에 접속되어서 구동된다. 주사선(201)과 데이터선(202)의 수는 액정 표시 장치의 해상도에 따라 상이하고, 예를 들면, VGA 해상도의 액정 표시 장치의 경우, 각각 480개와 1920개로 이루어진다.
주사선 구동 회로(301) 및 데이터선 구동 회로(302)에는 실장 단자(601)를 통해서 필요한 전기 신호 및 전위가 공급된다.
또한, 액티브 매트릭스 기판(101)상에는 주사선(201)과 병행 또한 교대로 복수의 공통선(용량선)(203)이 배치되어 있다. 공통선(203)은 공통 배선(305)을 통해서 서로 단락되고, 또한 대향 기판의 공통 전극에 도통을 도모하기 위한 대향 도통부(304)에 접속되어 있다.
액티브 매트릭스 기판(101)상의 표시 영역(310)에서는, 주사선(201)과 데이터선(202)의 각 교점에, N채널형 전계 효과 박막 트랜지스터로 이루어지는 스위칭 수단(401)이 형성되어 있다. 스위칭 수단(401)의 게이트 전극은 주사선(201)에, 소스 전극은 데이터선(202)에, 드레인 전극은 화소 전극(402)에 각각 접속되어 있다. 액정 표시 장치가 조립되었을 때에는, 대향 기판의 대향 전극 COM이 대향 도통부(304)를 거쳐서 공통선(203)에 접속되는 것으로 된다. 그리고, 화소 전극(402)은 전기 광학 물질로서의 액정 재료를 사이에 두고서 대향하는 대향 기판의 대향 전극 COM으로 액정 용량을 형성한다. 또한, 액정 용량과 병렬로 화소 전위측의 용량 전극과 공통선(203)으로 보조 용량을 형성한다.
도 2는 주사선 구동 회로(301)의 구성을 나타내는 회로도이다. 주사선 구동 회로(301)는 제 1 회로 블록(330)과, 제 2 회로 블록(350)과, 복수의 기준 전위를 공급하는 전원 배선을 구비하고 있다.
제 1 회로 블록(330)은 클럭 제어 회로(CCC)(333), 클럭 생성 회로(CGC)(334), 단위 시프트 회로(S/R)(331), 쌍방향 전송 회로(332), NAND 회로(337), 인버터 회로(338)를 구비하는 논리 회로 블록이다. 제 1 회로 블록(330)은 예를 들면 8V로 구동된다.
쌍방향 전송 회로(332)는 방향 신호(DIR 신호) 및 역방향 신호(DIRX 신호)에 의해 전송 방향을 정반대로 전환함으로써, 화면의 반전을 용이하게 실현하는 회로이다. 방향 신호(DIR 신호)가 0V 또한 역방향 신호(DIRX 신호)가 8V일 때, 쌍방향 전송 회로(332)에는 도 2의 아래부터 위의 방향으로, 또한, 방향 신호(DIR 신호)가 8V 또한 역방향 신호(DIRX 신호)가 0V일 때, 쌍방향 전송 회로(332)에는 도 2의 위부터 아래의 방향으로 신호가 전송된다.
단위 회로로서의 단위 시프트 회로(S/R)(331)는 또한 입력되는 신호를 클럭 신호에 동기하여 출력하는 래치 회로이다. 복수의 단위 시프트 회로(S/R)(331)와 이들을 종속 접속하기 위한 쌍방향 전송 회로(332)는 시프트 레지스터를 구성한다. 시프트 레지스터에는 프레임 기간의 개시를 나타내는 개시 신호가 입력된다. 단위 시프트 회로(S/R)(331)는 주사선(201)으로 출력되는 신호를 클럭 신호에 동기해서 순차적으로 시프트하여 출력한다.
클럭 제어 회로(CCC)(333)는 클럭 라인의 정전 용량의 증대를 방지하기 위해서, 시프트 레지스터 중, H레벨로 구동되고 있는 단의 앞뒤에만 클럭 신호를 공급하고, 다른 단으로는 클럭 신호의 공급을 정지하는 회로이다.
클럭 생성 회로(CGC)(334)는 단극성의 클럭 신호로부터 단위 시프트 회로(S/R)(331)의 동작에 필요한 양극성의 클럭 신호를 생성함으로써, 정부(正負) 클럭간의 위상 편차에 의한 오동작을 방지하는 회로이다.
제 2 회로 블록(350)은 제 1 회로 블록(330)으로부터 출력되는 저진폭의 신호를 고진폭의 신호로 승압하는 레벨 시프트 회로(L/S)(351)와, 복수의 스위칭 회 로가 접속된 주사선(201)을 레벨 시프트 회로(L/S)(351)의 출력 신호에 의해서 구동하는 버퍼 회로(352)를 구비하는 외부 인터페이스 회로 블록이다. 도 3은 레벨 시프트 회로(L/S)(351)의 상세한 회로도로서, 이른바 플립플롭형의 레벨 시프트 회로를 구성하고 있다.
전원 배선(335, 336, 353, 354)은 주사선 구동 회로(301)에 복수의 기준 전위 VS, VD, VB를 공급한다. 예컨대, 접지 전위로서의 기준 전위 VS를 0V, 기준 전위 VD를 8V, 기준 전위 VB를 -4V로 하고 있다. 전원 배선(336, 353)은 각각 제 1 회로 블록(330)과 제 2 회로 블록(350)에 공통의 기준 전위 VD를 공급한다. 전원 배선(335)은 제 1 회로 블록(330)에 기준 전위 VS를 공급한다. 전원 배선(354)은 제 2 회로 블록(350)에 기준 전위 VB를 공급한다.
제 1 회로 블록(330)은 공통의 기준 전위 VD로서의 8V와, VS로서의 0V의 공급을 받아서 8V로 동작한다. 제 2 회로 블록(350)은 공통의 기준 전위 VD로서의 8V와, VB로서의 -4V의 공급을 받아서 12V로 구동한다.
제 1 회로 블록(330)에서는, 8V의 저전위측의 전원 전압으로 구동함으로써 소비 전류를 저감하는 한편, 제 2 회로 블록(350)의 레벨 시프트 회로(L/S)(351)에서 신호를 8V로부터 12V로 승압하여 주사선(201)에 기입함으로써, 화소 전극(402)으로의 기입이 부족하지 않도록 하고 있다. 또한, 고전위측의 기준 전위 VD는 제 1 회로 블록(330) 및 제 2 회로 블록(350)에서 8V로 공통으로 하여, 저전위측의 기준 전위는 제 1 회로 블록(330)에서는 VS로 0V로, 제 2 회로 블록(350)에서는 VB로 -4V로 함으로써, 전원 배선을 공통 전원 배선으로 할 수 있다. 이와 같이 기준 전 위를 공통화함으로써, 실장 단자수 및 외부 전원 IC의 삭감을 실현할 수 있어, 저비용화, 회로 면적 축소에 기여한다.
또한, 전원 배선은 각 회로를 구성하는 회로 소자의 전원 노드에 접속되지만, 도면에서는 편의를 위해서 회로 소자와의 접속을 생략한다.
여기서, 제 1 회로 블록(330) 및 제 2 회로 블록(350)의 전원 배선의 선폭에 대해서 설명한다.
통상의 액정 표시 장치의 구동에서는, 예컨대, 480개의 주사선(201) 중, 동시에 선택되어 H레벨로 구동되고 있는 주사선(201)은 1개뿐이다. 그리고, 이 때, 시프트 레지스터를 구성하는 단위 시프트 회로(S/R)(331) 중, 선택된 주사선(201)에 대응해서 H레벨을 출력하는 것은 2단이다. 이 경우에, 클럭 제어 회로(CCC)(333)가 클럭 신호를 공급할 필요가 있는 것은, H레벨로 되어 있는 2단 및 그 앞뒤의 합계 4단의 단위 시프트 회로(S/R)(331)뿐이다. 나머지 476단에 대해서는 L레벨의 출력을 유지한 채로의 래치 상태로서, 클럭 신호를 공급하더라도 상태가 변화되지 않는 부분으로의 클럭 신호의 공급은 정지된다. 따라서, 제 1 회로 블록(330)의 소비 전류는 거의 이 4단분에 대응하는 회로의 소비 전류만으로 이루어져 있다. 또한, 소비 전류는 주사선(201)의 구동 주파수에 비례하고, 제 1 회로 블록(330)의 주사선(201)의 구동 주파수는 주사선(201)의 개수에 비례한다. 즉, 프레임 주파수가 일정하면, 제 1 회로 블록(330)의 소비 전류는, 수학식 1과 같이, 주사선(201)의 개수에 비례한다.
제 1 회로 블록(330)의 소비 전류
∝ 주사선(201)의 구동 주파수 ∝ 주사선(201)의 개수
따라서, 화면 대각 사이즈가 커지거나, 또는 세밀도가 높아져서 주사선(201)의 개수 및 드라이버 단수가 증가하더라도 기본적으로, 제 1 회로 블록(330)의 소비 전류는 주사선(201)의 개수에 따라 일차적으로 증가한다.
한편, 제 2 회로 블록(350)의 소비 전류는, 수학식 2와 같이, 주사선(201)의 구동 주파수와 주사선(201)의 정전 용량의 곱에 비례한다.
제 2 회로 블록(350)의 소비 전류
∝ 주사선(201)의 구동 주파수 × 주사선(201)의 정전 용량
세밀도가 일정하고 또한 프레임 주파수가 일정하면, 주사선(201)의 개수와, 주사선(201)의 정전 용량과, 주사선(201)의 구동 주파수는 표시 영역(310)의 화면 대각 사이즈에 비례한다.
상술의 경우, 제 1 회로 블록(330)의 소비 전류는 주사선(201)의 개수에 비례하고, 주사선(201)의 개수는 화면 대각 사이즈에 비례한다. 즉, 제 1 회로 블록(330)의 소비 전류는, 수학식 3과 같이, 화면 대각 사이즈에 비례한다.
제 1 회로 블록(330)의 소비 전류 ∝ 화면 대각 사이즈
또한, 제 2 회로 블록(350)의 소비 전류는 주사선(201)의 구동 주파수와 주 사선(201)의 정전 용량의 곱에 비례하고, 주사선(201)의 구동 주파수 및 주사선(201)의 정전 용량은 모두 화면 대각 사이즈에 비례한다. 즉, 제 2 회로 블록(350)의 소비 전류는, 수학식 4와 같이, 화면 대각 사이즈의 2승에 비례한다.
제 2 회로 블록(350)의 소비 전류 ∝ (화면 대각 사이즈)2
여기서, 전원 배선 말단에서의 전원의 강하 전압은, 수학식 5와 같이, 전원의 소비 전류와 전원 배선의 저항의 곱이다.
전원의 강하 전압 = 전원의 소비 전류 × 전원 배선의 저항
또한, 전원 배선의 저항은, 수학식 6과 같이, 전원 배선의 길이와 전원 배선의 선폭의 몫에 비례한다.
전원 배선의 저항 ∝ 전원 배선의 길이 ÷ 전원 배선의 선폭
또한, 전원 배선의 길이는 주사선 구동 회로(301)의 기판상에서의 사이즈에 근사하고, 주사선 구동 회로(301)의 기판상에서의 사이즈는 화면 세로 방향 사이즈에 근사하며, 화면 세로 방향 사이즈는 화면 대각 사이즈에 비례한다. 즉, 전원 배선의 길이는, 수학식 7과 같이, 화면 대각 사이즈에 비례한다.
전원 배선의 길이 ≒ 주사선 구동 회로(301)의 기판상에서의 사이즈
≒ 화면 세로 방향의 사이즈 ∝ 화면 대각 사이즈
따라서, 전원 배선에 의한 강하 전압을 일정 이하로 하도록 전원 배선의 선폭을 설정하면, 제 1 회로 블록(330)의 전원 배선의 선폭의 최소값은, 수학식 8과 같이, 화면 대각 사이즈의 2승에 비례한다.
제 1 회로 블록(330)의 전원 배선의 선폭의 최소값 ∝ (화면 대각 사이즈)2
또한, 제 2 회로 블록(350)의 전원 배선의 선폭의 최소값은, 수학식 9와 같이, 화면 대각 사이즈의 3승에 비례한다.
제 2 회로 블록(350)의 전원 배선의 선폭의 최소값 ∝ (화면 대각 사이즈)3
예를 들면, 화면 대각 사이즈가 4인치, 표시 화면의 해상도가 VGA, 세밀도가 200ppi, 종횡비가 4:3, 프레임 주파수가 60㎐인 경우, 제 1 회로 블록(330)인 논리 회로 블록의 전원 배선의 선폭은 30㎛, 제 2 회로 블록(350)인 외부 인터페이스 회로 블록의 전원 배선의 선폭은 100㎛가 최적으로 된다. 따라서, 전원 배선(335), 전원 배선(336)의 배선폭은 각각 30㎛, 전원 배선(353), 전원 배선(354)의 배선폭은 각각 100㎛로 설정한다.
이와 같이, 제 1 회로 블록(330)과 제 2 회로 블록(350)에서는, 소비 전류가 다르기 때문에, 각각에 적합한 전원 배선의 선폭을 설정할 수 있다. 즉, 전원 배선에서의 전압 강하를 일정한 범위내로 하여, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 액정 표시 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다. 이에 따라, 액정 표시 장치의 액자를 작게 하여 비용을 내릴 수 있다. 수학식 8 및 수학식 9로부터 명백한 바와 같이, 이 효과는 화면 사이즈가 커질수록 현저해지고, 또한 세밀도가 높을수록 현저하다.
또한, 여기서는 시프트 레지스터를 이용한 주사선 구동 회로(301)를 설명했지만, 본 발명의 시프트 레지스터는 이에 한정되지 않고, 단위 회로에 의해 신호를 전송하는 것으로서, 클럭 제어 회로(CCC)(333)에 의한 클럭 신호의 제어를 받는 것이면 무방하다. 예를 들면, 플립플롭 회로 등을 이용한 선순차(線順次) 선택 회로나, 카운터 회로를 이용한 타이밍 생성기 등의 논리 회로이더라도 무방하다.
<2. 실시예 2>
본 실시예에 있어서는, 저진폭의 신호를 고진폭의 신호로 승압하는 회로의 구성이 실시예 1과 상이하다.
도 4는 실시예 2의 주사선 구동 회로(701)이다. 주사선 구동 회로(701)는 제 1 회로 블록(730)과, 제 2 회로 블록(750)과, 복수의 기준 전위를 공급하는 전원 배선을 구비하고 있다.
제 1 회로 블록(730)은 클럭 제어 회로(CCC)(733), 클럭 생성 회로(CGC)(734), 단위 시프트 회로(S/R)(731), 쌍방향 전송 회로(732), 제 1 버퍼 회로(737), NAND 회로(738)를 구비하는 논리 회로 블록이다. 제 1 회로 블록(730)과 제 2 회로 블록(750)은 예를 들면 12V로 구동된다.
쌍방향 전송 회로(732), 단위 회로로서의 단위 시프트 회로(S/R)(731), 클럭 제어 회로(CCC)(733), 클럭 생성 회로(CGC)(734)는 실시예 1과 마찬가지이다. 또한, 제 1 버퍼 회로(737)는 복수의 스위칭 회로가 접속된 주사선(201)을 단위 시프트 회로(S/R)(731)의 출력 신호에 의해서 구동하는 버퍼 회로이다.
제 2 회로 블록(750)은 인터페이스 레벨 시프트 회로(IF L/S)(751), 제 2 버퍼 회로(752)를 구비하는 외부 인터페이스 회로 블록이다.
인터페이스 레벨 시프트 회로(IF L/S)(751)는 전기 광학 장치의 구동 회로를 구동하기 위해서, 외부 IC 등의 외부 회로로부터 입력되는 저진폭의 신호를 고진폭의 신호로 승압하는 회로로서, 도 5는 그 상세한 회로도이다. 용량 결합형으로 불리는 레벨 시프트 회로로서, 본 실시예와 같이 비교적 능력이 낮은 폴리실리콘 박막 트랜지스터이더라도 3~4배의 출력비를 실현할 수 있지만, 정상적으로 리크 전류가 흐르는 구성이다.
제 2 버퍼 회로(752)는 제 1 회로 블록(730)이 정상으로 동작하기 위해서 필요로 하는 신호의 상승, 하강 시간을 만족하도록, 인터페이스 레벨 시프트 회로(IFL/S)(751)로부터 출력되는 신호의 구동 능력을 높이는 회로로서, 버퍼 회로(352)와 마찬가지로, 인버터 회로를 직렬로 복수개 접속함으로써 실현된다.
전원 배선(735, 736)은 제 1 회로 블록(730)에 복수의 기준 전위 VS, VD를 공급한다. 예컨대, 접지 전위로서의 기준 전위 VS를 0V, 기준 전위 VD를 12V로 하고 있다. 또한, 전원 배선(755, 756)은 제 2 회로 블록(750)에 기준 전위 VS, VD 를 공급한다.
전원 배선(735)과 전원 배선(755) 및 전원 배선(736)과 전원 배선(756)은 각각 기판(101)상에서 단락되고, 제 1 회로 블록(730)과 제 2 회로 블록(750)은 공통의 기준 전위 VD로서의 12V와, 공통의 기준 전위 VS로서의 0V의 공급을 받아서 12V로 동작한다.
본 실시예에서는, 제 1 회로 블록(730)에 12V 신호를 입력할 필요가 있지만, 12V라는 높은 전압 진폭을 출력할 수 있는 IC는 고가이다. 이 때문에, 외부 IC 등의 외부 회로로부터의 신호는 3V 진폭으로 하여, 인터페이스 레벨 시프트 회로(IF L/S)(751)에서 신호를 3V로부터 12V로 승압하고, 또한 제 2 버퍼 회로(752)에서 구동 능력을 높이고 있다.
제 1 회로 블록(730)과 제 2 회로 블록(750)은 12V로 구동하여, 고전위측의 기준 전위 VD는 제 1 회로 블록(730) 및 제 2 회로 블록(750)에서 12V 공통으로 하고, 저전위측의 기준 전위 VS는 제 1 회로 블록(730) 및 제 2 회로 블록(750)에서 0V 공통으로 함으로써, 공통 전원 배선으로 할 수 있다.
또한, 전원 배선은 각 회로를 구성하는 회로 소자의 전원 노드에 접속되지만, 도면에서는 편의를 위해서 회로 소자와의 접속을 생략한다.
여기서, 제 1 회로 블록(730) 및 제 2 회로 블록(750)의 전원 배선의 선폭에 대해서 설명한다.
제 1 회로 블록(730)은 클럭 제어 회로(CCC)(733) 및 제 1 버퍼 회로(737)를 구비하고 있기 때문에, 실시예 1의 제 1 회로 블록(330) 및 제 2 회로 블록(350)을 합친 회로 블록에 가깝다. 이 때문에, 제 1 회로 블록(730)의 전원 배선의 선폭의 최소값은, 수학식 10과 같이, 화면 대각 사이즈의 3승과 계수의 곱과, 화면 대각 사이즈의 2승과 계수의 곱과의 합에 비례한다.
제 1 회로 블록(730)의 전원 배선의 선폭의 최소값
∝ (화면 대각 사이즈)3 × 계수 + (화면 대각 사이즈)2 × 계수
또한, 본 실시예의 인터페이스 레벨 시프트 회로(IF L/S)(751)에는, 실시예 1의 레벨 시프트 회로(L/S)(351)와 상이하고, 정상적인 리크 전류, 즉 정상 리크 전류가 흐른다. 이는, 실시예 1의 레벨 시프트 회로(L/S)(351)가 신호를 8V로부터 12V로 1.5배의 승압을 실행하는 데 대하여, 본 실시예의 인터페이스 레벨 시프트 회로(IF L/S)(751)는 신호를 3V로부터 12V로 4배 정도의 승압을 실행할 필요가 있으며, 실시예 1의 레벨 시프트 회로(L/S)(351)와는 회로 구성이 상이하기 때문이다. 상술의 정상 리크 전류는 인터페이스 레벨 시프트 회로(IF L/S)(751)의 구성에 따라서 결정되기 때문에, 승압하는 신호수, 즉 인터페이스 레벨 시프트 회로(IF L/S)(751)의 수에 따라서 결정하고, 화면 대각 사이즈에 상관없이 일정하다. 또한, 입력 신호의 레벨 전환시에 소비하는 전류가 존재한다. 따라서, 인터페이스 레벨 시프트 회로(IF L/S)(751)의 소비 전류는, 수학식 11과 같이, 주사선(201)의 구동 주파수와 계수의 곱과, 정상 리크 전류와의 합에 비례한다.
인터페이스 레벨 시프트 회로(IF L/S)(751)의 소비 전류
∝ 계수 × 주사선(201)의 구동 주파수 + 정상 리크 전류
제 2 버퍼 회로(752)의 소비 전류는, 수학식 12와 같이, 구동하는 신호 배선의 정전 용량과 주사선(201)의 구동 주파수의 곱에 비례한다.
제 2 버퍼 회로(752)의 소비 전류
∝ 구동하는 신호 배선의 정전 용량 × 주사선(201)의 구동 주파수
세밀도가 일정하면, 주사선(201)의 개수, 구동하는 신호 배선의 정전 용량, 및 주사선(201)의 구동 주파수는 각각 표시 영역(310)의 화면 대각 사이즈에 비례한다.
한편, 제 2 회로 블록(750)의 소비 전류는 제 2 버퍼 회로(752)의 소비 전류와, 인터페이스 레벨 시프트 회로(IF L/S)(751)의 소비 전류와의 합이다. 상술의 경우, 제 2 회로 블록(750)의 소비 전류는, 수학식 13과 같이, 화면 대각 사이즈의 2승과 계수의 곱과, 화면 대각 사이즈와 계수의 곱과, 정상 리크 전류와 계수의 곱과의 합이다.
제 2 회로 블록(750)의 소비 전류
= 제 2 버퍼 회로(752)의 소비 전류
+ 인터페이스 레벨 시프트 회로(IF L/S)(751)의 소비 전류
∝ (화면 대각 사이즈)2 × 계수
+ 화면 대각 사이즈 × 계수 + 정상 리크 전류 × 계수
제 2 회로 블록(750)의 전원 배선의 길이는 화면 대각 사이즈에 상관없이 거의 일정하기 때문에, 제 2 회로 블록(750)의 전원 배선의 선폭의 최소값은 제 2 회로 블록(750)의 소비 전류에 비례한다. 즉, 제 2 회로 블록(750)의 전원 배선의 선폭의 최소값은, 수학식 14와 같이, 화면 대각 사이즈의 2승과 계수의 곱과, 화면 대각 사이즈와 계수의 곱과, 정상 리크 전류와 계수의 곱과의 합에 비례한다.
제 2 회로 블록(750)의 전원 배선의 선폭의 최소값
∝ 제 2 회로 블록(750)의 소비 전류 × 화면 사이즈
∝ (화면 대각 사이즈)2 × 계수 + 화면 대각 사이즈 × 계수
+ 정상 리크 전류 × 계수
수학식 13과 수학식 14를 비교하면, 일반적으로 수학식 14의 정상 리크 전류의 항이 비교적 크기(수 ㎂~수 10㎂/개) 때문에, 화면 사이즈가 일정 이하에서는 제 2 회로 블록(750)의 전원 배선의 선폭의 최소값인 쪽이 커진다. 예를 들면, 화면 대각 사이즈가 4인치, 표시 화면의 해상도가 VGA, 세밀도가 200ppi, 종횡비가 4:3, 프레임 주파수가 60㎐인 경우, 제 1 회로 블록(730)인 논리 회로 블록의 전원 배선의 선폭은 100㎛, 제 2 회로 블록(750)인 외부 인터페이스 회로 블록의 전원 배선의 선폭은 300㎛이 최적으로 된다. 단, 화면 대각 사이즈가 커짐에 따라서 그 차는 줄어들어, 화면 대각 사이즈가 12인치 정도에서 논리 회로 블록의 전원 배선의 선폭이 외부 인터페이스 회로 블록의 전원 배선의 선폭을 역전하는 것으로 된다.
이상의 결과로부터, 본 실시예에서는 전원 배선(735) 및 전원 배선(736)의 배선폭을 100㎛, 전원 배선(755) 및 전원 배선(756)의 배선폭을 300㎛로 한다.
이와 같이, 제 1 회로 블록(730)과 제 2 회로 블록(750)에서는, 소비 전류가 상이하기 때문에, 각각에 적합한 전원 배선의 선폭을 설정할 수 있다. 즉, 전원 배선에서의 전압 강하를 일정한 범위내로 하여, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 액정 표시 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다. 이에 따라, 액정 표시 장치의 액자를 작게 하여 비용을 내릴 수 있다.
또한, 본 실시예에서는 단위 시프트 회로(S/R)(731), 클럭 제어 회로(CCC)(733), 클럭 생성 회로(CGC)(734), 제 1 버퍼 회로(737), NAND 회로(738)에 대하여, 2개의 기준 전위를 2개의 전원 배선으로 공급하고 있다. 그러나, 실시예 1과 같이, 제 1 회로 블록(730)을, 제 1 버퍼 회로(737)를 구비하는 회로 블록(730a)과, 단위 시프트 회로(S/R)(731)와 클럭 제어 회로(CCC)(733)와 클럭 생성 회로(CGC)(734)와 NAND 회로(738)를 구비하는 회로 블록(730b)의, 또한 2개의 회로 블록으로 나눌 수도 있다. 즉, 주사선 구동 회로(701)는 회로 블록(730a)과, 회로 블록(730b)과, 회로 블록(750)의 3개의 회로 블록으로 나누고, 전원 배선(735, 736)도 각각 2개로 분할하여 739a, 739b, 739c, 739d와 같이 할 수 있다. 전원 배 선의 선폭은 각 전원 배선에서의 소비 전류를 고려하기 때문에, 회로 블록(730a)과, 회로 블록(730b)과, 제 2 회로 블록(750)의 각각에 적합한 공통 전원 배선의 선폭을 독립적으로 설정함으로써, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 할 수 있다. 따라서, 액정 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다. 이에 따라, 액정 표시 장치의 액자를 작게 하여 비용을 내릴 수 있다.
또한, 본 실시예는 실시예 1과 조합될 수 있다. 즉, 외부 IC 등의 외부 회로로부터 3V의 신호를 입력하여, 인터페이스 레벨 시프트 회로(IF L/S)(751)에서 신호를 3V로부터 8V로 승압함으로써, 단위 시프트 회로(S/R)(731) 등을 8V로 구동하고, 그 출력 신호를 레벨 시프트 회로(L/S)에서 신호를 또한 8V로부터 12V로 승압하여 주사선(201)으로 출력할 수도 있다. 즉, 주사선 구동 회로(701)는 제 1 회로 블록(730)과, 신호를 3V로부터 8V로 승압하는 인터페이스 레벨 시프트 회로(IF L/S)(751)를 구비하는 회로 블록(750a)과, 신호를 8V로부터 12V로 승압하는 회로 블록(750b)의 3개의 회로 블록으로 나눌 수 있다. 전원 배선의 선폭은 각 전원 배선에서의 소비 전류를 고려하기 때문에, 제 1 회로 블록과, 회로 블록(750a)과, 회로 블록(750b)의 각각에 적합한 공통 전원 배선의 선폭을 독립적으로 설정함으로써, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 할 수 있다. 따라서, 액정 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다. 이에 따라, 액정 표시 장치의 액자를 작게 할 수 있기 때문에, 또한 레벨 시프트 회로(IF L/S 및 L/S)의 승압비를 작게 할 수 있으므 로 고성능의 트랜지스터를 필요로 하지 않기 때문에, 비용을 내릴 수 있다.
예를 들면, 화면 대각 사이즈가 4인치, 표시 화면의 해상도가 VGA, 세밀도가 200ppi, 종횡비가 4:3, 프레임 주파수가 60㎐인 경우, 제 1 회로 블록(730)의 전원 배선의 선폭을 30㎛, 회로 블록(750a)의 전원 배선을 선폭은 50㎛, 회로 블록(750b)의 전원 배선의 선폭을 300㎛가 최적이다.
<3. 실시예 3>
도 6은 본 발명의 실시예 3에 따른 데이터선 구동 회로(302)의 회로도이다. 데이터선 구동 회로(302)는 제 1 회로 블록(830)과, 제 2 회로 블록(850)과, 복수의 기준 전위를 공급하는 전원 배선을 구비하고 있다.
제 1 회로 블록(830)은 클럭 제어 회로(CCC)(833), 클럭 생성 회로(CGC)(834), 단위 시프트 회로(S/R)(831), NAND 회로(837), 인버터 회로(838), 쌍방향 전송 회로(832)를 구비하는 논리 회로 블록이다.
단위 회로로서의 단위 시프트 회로(S/R)(831), 클럭 제어 회로(CCC)(833), 클럭 생성 회로(CGC)(834), 쌍방향 전송 회로(832)는 실시예 1과 마찬가지이다.
제 2 회로 블록(850)은 제 1 회로 블록(830)으로부터 전송되는 타이밍에서 디지털 영상 신호를 유지하는 LAT 회로(852)와, LAT 회로(852)로부터 전송되는 디지털 신호를 소정의 전위인 아날로그 신호로 변환하여 데이터선(202)에 기입하는 DA 컨버터 회로(851)를 구비하는 외부 인터페이스 회로 블록이다. 제 1 회로 블록(830)과 제 2 회로 블록(850)은 예를 들면 8V로 구동된다.
전원 배선(835, 855)은 데이터선 구동 회로(302)에 기준 전위 VS를 공급하고, 전원 배선(836, 853)은 데이터선 구동 회로(302)에 기준 전위 VD를 공급한다. 예컨대, 접지 전위로서의 기준 전위 VS를 0V, 기준 전위 VD를 8V로 하고 있다.
제 1 회로 블록(830)과 제 2 회로 블록(850)은 공통의 기준 전위 VD로서의 8V와, 기준 전위 VS로서의 0V의 공급을 받아서 8V로 동작한다.
본 실시예에서는, 제 1 회로 블록(830)과 제 2 회로 블록(850)은 8V로 구동하여, 고전위측의 기준 전위 VD는 제 1 회로 블록(830) 및 제 2 회로 블록(850)에서 8V 공통으로 하고, 저전위측의 기준 전위 VS는 제 1 회로 블록(830) 및 제 2 회로 블록(850)에서 0V 공통으로 함으로써, 공통 전원 배선으로 할 수 있다.
또한, 전원 배선은 각 회로를 구성하는 회로 소자의 전원 노드에 접속되지만, 도면에서는 편의를 위해서 회로 소자와의 접속을 생략한다.
여기서, 제 1 회로 블록(830) 및 제 2 회로 블록(850)의 전원 배선의 선폭에 대해서 설명한다.
제 1 회로 블록(830)은 실시예 1의 제 1 회로 블록(330)과 마찬가지로, 클럭 제어 회로(CCC)(833)를 구비하고 있다. 이 때문에, 제 1 회로 블록(830)의 소비 전류는 실시예 1의 제 1 회로 블록(330)과 마찬가지로, 화면 대각 사이즈에 비례한다. 즉, 제 1 회로 블록(830)의 전원 배선의 선폭의 최소값은, 수학식 15와 같이, 화면 대각 사이즈의 2승에 비례한다.
제 1 회로 블록(830)의 전원 배선의 선폭의 최소값 ∝ (화면 대각 사이즈)2
한편, 일반적으로 DA 컨버터 회로는 래더 저항이나 증폭기를 갖기 때문에, 예컨대, 클럭 생성 회로(CGC)(834) 등의 통상의 논리 회로보다도 소비 전류가 크다. DA 컨버터 회로(851) 낱개의 소비 전류는, 수학식 16과 같이, 데이터선(202)의 정전 용량과 데이터선(202)의 구동 주파수의 곱과, 정상 리크 전류와의 합에 비례한다.
DA 컨버터 회로(851) 낱개의 소비 전류
∝ 데이터선(202)의 정전 용량 × 데이터선(202)의 구동 주파수 + 정상 리크 전류
또한, LAT 회로(852) 낱개의 소비 전류는, 수학식 17과 같이, 데이터선(202)의 구동 주파수에 비례한다.
LAT 회로(852) 낱개의 소비 전류 ∝ 데이터선(202)의 구동 주파수
세밀도가 일정하면, 데이터선(202)의 정전 용량과 데이터선(202)의 구동 주파수는 표시 영역(310)의 화면 대각 사이즈에 비례한다. 또한, 데이터선 구동 회로(302)에서의 DA 컨버터 회로(851) 및 LAT 회로(852)의 개수는, 각각 표시 영역(310)의 화면 대각 사이즈에 비례한다. 따라서, DA 컨버터 회로(851) 전체의 소비 전류는, 수학식 18과 같이, 화면 대각 사이즈의 3승과, 화면 대각 사이즈와 계수와 정상 리크 전류의 곱과의 합에 비례한다.
DA 컨버터 회로(851) 전체의 소비 전류
∝ DA 컨버터 회로(851) 낱개의 소비 전류
× DA 컨버터 회로(851)의 개수
∝ (화면 대각 사이즈)3 + 화면 대각 사이즈 × 계수 × 정상 리크 전류
또한, LAT 회로(852) 전체의 소비 전류는, 수학식 19와 같이, 화면 대각 사이즈의 2승에 비례한다.
LAT 회로(852) 전체의 소비 전류
∝ LAT 회로(852) 전체의 소비 전류
× LAT 회로(852)의 개수
∝ (화면 대각 사이즈)2
제 2 회로 블록(850)의 소비 전류는 DA 컨버터 회로(851)의 소비 전류와, LAT 회로(852)의 소비 전류와의 합이다. 상술의 경우, 제 2 회로 블록(850)의 소비 전류는, 수학식 20과 같이, 화면 대각 사이즈의 3승과 계수의 곱과, 화면 대각 사이즈의 2승과 계수의 곱과, 화면 대각 사이즈와 계수와 정상 리크 전류의 곱과의 합이다.
제 2 회로 블록(850)의 소비 전류
= DA 컨버터 회로(851) 전체의 소비 전류
+ LAT 회로(852) 낱개의 소비 전류
∝ (화면 대각 사이즈)3 × 계수 + (화면 대각 사이즈)2 × 계수
+ 화면 대각 사이즈 × 계수 × 정상 리크 전류
제 2 회로 블록(850)의 전원 배선의 길이는 화면 대각 사이즈에 거의 비례한다. 이 때문에, 제 2 회로 블록(850)의 전원 배선의 선폭의 최소값은, 제 2 회로 블록(850)의 소비 전류와 화면 대각 사이즈의 곱에 비례한다. 즉, 제 2 회로 블록(850)의 전원 배선의 선폭의 최소값은, 수학식 21과 같이, 화면 대각 사이즈의 4승과 계수의 곱과, 화면 대각 사이즈의 3승과 계수의 곱과, 화면 대각 사이즈의 2승과 계수와 정상 리크 전류의 곱과의 합에 비례한다.
제 2 회로 블록(850)의 전원 배선의 선폭의 최소값
∝ 제 2 회로 블록(850)의 소비 전류 × 화면 대각 사이즈
∝ (화면 대각 사이즈)4 × 계수 + (화면 대각 사이즈)3 × 계수
+ (화면 대각 사이즈)2 × 계수 × 정상 리크 전류
수학식 21과 수학식 15를 참조하면 알 수 있는 바와 같이, 일반적으로 제 2 회로 블록(850)의 소비 전류는 제 1 회로 블록(830)의 소비 전류에 비해서 상당히 크다. 여기서, 전원 배선의 선폭은 각 전원 배선에서의 소비 전류로부터 설정되기 때문에, 제 1 회로 블록(830)과 제 2 회로 블록(850)의 각각에 적합한 공통 전원 배선의 선폭을 독립적으로 설정할 수 있다. 따라서, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다. 이에 따라, 액정 표시 장치의 액자를 작게 하여 비용을 내릴 수 있다.
예를 들면, 화면 대각 사이즈가 4인치, 표시 화면의 해상도가 VGA, 세밀도가 200ppi, 종횡비가 4:3, 프레임 주파수가 60㎐인 경우, 제 1 회로 블록(830)인 논리 회로 블록의 전원 배선의 선폭은 30㎛, 제 2 회로 블록(850)인 외부 인터페이스 회로 블록의 전원 배선의 선폭은 100㎛가 최적으로 된다. 즉, 전원 배선(835) 및 전원 배선(836)은 배선폭 30㎛로 하고, 전원 배선(853) 및 전원 배선(855)은 배선폭 100㎛로 한다.
<4. 실시예 4>
다음에, 상술한 실시예에 따른 전기 광학 장치의 구동 회로를 적용한 전자기기에 대해서 설명한다. 도 7은 상술한 실시예에 따른 전기 광학 장치의 구동 회로를 내장한 액정 표시 장치의 사시 구성도(일부 단면도)이다. 컬러 필터 기판상에 ITO를 성막함으로써 공통 전극을 형성한 대향 기판(901)을 액티브 매트릭스 기판(101)과 밀봉재(920)에 의해 접합하고, 그 중에 액정 소자(910)를 봉입하고 있다. 도시하지 않지만, 액티브 매트릭스 기판(101), 대향 기판(901) 모두 액정 소자 (910)와 접촉하는 면에는, 폴리이미드 등으로 이루어지는 배향 재료가 도포되어, 서로 직행하는 방향으로 연마 처리되어 있다. 또한, 액티브 매트릭스 기판(101)상의 대향 도통부(304)에는 도통재가 배치되고, 대향 기판(901)의 공통 전극과 단락되어 있다.
액티브 매트릭스 기판(101)은 액티브 매트릭스 기판(101)상에 실장된 플렉서블 기판(930)을 통해서 구동 회로 기판(935)상의 1 내지 복수의 구동 IC(940)에 접속되어, 필요한 전기 신호 및 전위가 공급된다.
또한, 대향 기판(901)의 외측에는 상편향판(951)을, 액티브 매트릭스 기판(101)의 외측에는 하편향판(952)을 배치하고, 서로 편향 방향이 직행하도록(크로스니콜(cross nicole) 형상) 배치한다. 또한, 하편향판(952)의 외측에는 백라이트 유닛(960)을 배치한다. 백라이트 유닛(960)은 냉음극관에 도광판이나 산란판을 부착한 것이더라도 무방하고, 무기ㆍ유기 LED 소자에 의해서 발광하는 유닛이더라도 무방하다. 도시하지 않지만, 또한 필요에 따라, 주위를 외각(外殼)으로 덮거나 또는 상편향판의 더욱 위에 보호용의 유리나 아크릴판을 부착하더라도 무방하고, 시야각 개선을 위해서 광학 보상 필름을 붙여도 된다.
<5. 변형예, 개량예>
또한, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다. 예컨대, 본 발명은 상술의 실시예의 특징 부분을 조합한 것이더라도 무방하다.
예컨대, 상기 실시예에서는, 전기 광학 장치가 구동 회로를 구비하는 것으로서 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 구동 회로의 일부 또는 전부를 전기 광학 장치로서 소자 기판에 형성하는 대신에, 예를 들어, TAB(Tape Automated Bonding) 기술을 이용하여 필름에 실장된 구동 회로를, 소자 기판의 소정 위치에 마련되는 이방성 도전 필름을 거쳐서 전기적 및 기계적으로 접속하는 구성으로 해도 되고, 구동 회로가 형성된 IC칩을 COG(Chip On Grass) 기술을 이용하여, 전기 광학 장치가 형성된 소자 기판의 소정 위치에 접속하는 구성으로 해도 무방하다.
또한, 본 실시예에서는 전체 회로 블록의 전원의 강하 전압 허용 범위를 일정하게 했지만, 회로 블록의 적정에 따라, 회로 블록마다 바꾸더라도 무방하다. 예를 들면, 디지털 회로 블록에서는 오동작하지 않는 범위에서 허용 범위를 크게 하고, 아날로그 회로 블록에서는 표시 품위에 영향이 없도록 허용 범위를 작게 하는 등이다. 또한, 본 실시예에서는 전원의 강하 전압으로부터 배선폭을 구했지만, 제조 프로세스 등의 요망에 따라서는 배선의 전류 밀도에 의해서 배선폭을 정해도 무방하다.
또한, 본 실시예에서는 동일 회로 블록내의 전원 배선은 고전위 전원 배선과 저전위 전원 배선에서 동일한 배선폭으로 했지만, 예를 들면 n형 트랜지스터와 p형 트랜지스터의 특성에 차가 있는 등의 요인에 따라서는 고전위 전원 배선과 저전위 전원 배선에서 상이한 배선폭으로 해도 된다.
<6. 전자기기>
다음에, 상술한 실시예 및 응용예에 따른 전기 광학 장치(100)를 적용한 전자기기에 대해서 설명한다. 도 8에 전기 광학 장치(100)를 적용한 모바일형의 퍼스널 컴퓨터의 구성을 나타낸다. 퍼스널 컴퓨터(2000)는 표시 유닛으로서의 전기 광학 장치(100)와 본체부(2010)를 구비한다. 본체부(2010)에는 전원 스위치(2001) 및 키보드(2002)가 마련되어 있다. 이 전기 광학 장치(100)는 전원 배선폭이 최적화되어 있기 때문에, 충분한 신뢰성을 가지면서 액자가 작고, 이 때문에 퍼스널 컴퓨터(2000)도 소형화할 수 있다.
도 9에 전기 광학 장치(100)를 적용한 휴대 전화기의 구성을 나타낸다. 휴대 전화기(3000)는 복수의 조작 버튼(3001) 및 스크롤 버튼(3002), 및 표시 유닛으로서의 전기 광학 장치(100)를 구비한다. 스크롤 버튼(3002)을 조작함으로써 전기 광학 장치(100)에 표시되는 화면이 스크롤된다. 도 10에 전기 광학 장치(100)를 적용한 정보 휴대 단말(PDA: Personal Digital Assistants)의 구성을 나타낸다. 정보 휴대 단말(4000)은 복수의 조작 버튼(4001) 및 전원 스위치(4002), 및 표시 유닛으로서의 전기 광학 장치(100)를 구비한다. 전원 스위치(4002)를 조작하면, 주소록이나 스케쥴 목록이라고 한 각종 정보가 전기 광학 장치(100)에 표시된다.
또한, 전기 광학 장치(100)가 적용되는 전자기기로서는, 도 8~도 10에 나타내는 것 외에, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형, 모니터 직시형의 비디오 테이프 리코더, 카 네비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널을 구비한 기기 등 을 들 수 있다. 그리고, 이들 각종 전자기기의 표시부로서 상술한 전기 광학 장치(100)가 적용 가능하다.
본 발명에 의하면, 마이그레이션 등에 의한 전원 배선의 단선을 방지하면서, 전원 배선의 선폭을 필요 최소한으로 함으로써, 전기 광학 장치의 구동 회로의 회로 면적의 증대를 더욱 억제할 수 있다.

Claims (11)

  1. 제 1 회로 블록과, 제 2 회로 블록과, 복수의 기준 전위를 공급하는 전원 배선을 갖는 반도체 회로로서,
    상기 제 1 회로 블록과 상기 제 2 회로 블록은, 모두 상기 전원 배선의 하나이며 공통의 기준 전위를 공급하는 공통 전원 배선에 접속되고,
    상기 제 1 회로 블록내의 상기 공통 전원 배선의 선폭은 상기 제 2 회로 블록내의 상기 공통 전원 배선의 선폭보다 작은 것
    을 특징으로 하는 반도체 회로.
  2. 복수의 주사선과 복수의 데이터선과, 상기 주사선과 상기 데이터선에 접속된 스위칭 수단과, 상기 스위칭 수단에 대응하여 배치된 화소 전극을 갖는 전기 광학 장치의 구동 회로로서,
    제 1 회로 블록과,
    제 2 회로 블록과,
    복수의 기준 전위를 공급하는 전원 배선
    을 구비하고,
    상기 제 1 회로 블록과 상기 제 2 회로 블록은, 모두 상기 전원 배선의 하나이며 공통의 기준 전위를 공급하는 공통 전원 배선에 접속되고,
    상기 제 1 회로 블록내의 상기 공통 전원 배선의 선폭은 상기 제 2 회로 블록내의 상기 공통 전원 배선의 선폭보다 작은 것
    을 특징으로 하는 전기 광학 장치의 구동 회로.
  3. 제 2 항에 있어서,
    상기 제 1 회로 블록은 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고,
    상기 제 2 회로 블록은 상기 주사선 또는 상기 데이터선을 구동하는 버퍼 회로를 구비하는 것
    을 특징으로 하는 전기 광학 장치의 구동 회로.
  4. 제 2 항에 있어서,
    상기 제 1 회로 블록은,
    클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고,
    상기 전송되는 신호가 유효한 레벨(a significant level)로 되어 있는지의 여부를 판정한 결과에 근거하여, 상기 클럭 신호의 상기 단위 회로로의 공급을 제어하는 클럭 제어 회로를 더 구비하는 것
    을 특징으로 하는 전기 광학 장치의 구동 회로.
  5. 제 2 항에 있어서,
    상기 제 1 회로 블록은 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고,
    상기 제 2 회로 블록은 상기 전기 광학 장치의 구동 회로를 구동하기 위한 외부 회로로부터 입력되는 신호를 승압하는 레벨 시프트 회로를 구비하는 것
    을 특징으로 하는 전기 광학 장치의 구동 회로.
  6. 제 2 항에 있어서,
    상기 제 1 회로 블록은 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고,
    상기 제 2 회로 블록은 상기 전기 광학 장치의 구동 회로를 구동하기 위해서 외부 회로로부터 입력되는 신호를, 소정 범위내의 신호 상승(rising), 하강(falling) 시간에, 상기 제 1 회로 블록으로 출력하기 위한 버퍼 회로를 구비하는 것
    을 특징으로 하는 전기 광학 장치의 구동 회로.
  7. 제 2 항에 있어서,
    상기 제 1 회로 블록은 클럭 신호에 동기하여 상기 주사선 또는 상기 데이터선으로 출력되는 신호를 전송하는 단위 회로로 이루어지는 시프트 레지스터를 구비하고,
    상기 제 2 회로 블록은 상기 데이터선을 소정의 전위로 구동하기 위한 DA 컨버터 회로를 구비하는 것
    을 특징으로 하는 전기 광학 장치의 구동 회로.
  8. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 회로 블록에 공급되는 상기 복수의 기준 전위의 최대값과 최소값의 차인 제 1 구동 전압은, 상기 제 2 회로 블록에 공급되는 상기 복수의 기준 전위의 최대값과 최소값의 차인 제 2 구동 전압과 상이한 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  9. 청구항 2 내지 7 중 어느 한 항에 기재된 구동 회로와,
    복수의 주사선과 복수의 데이터선과,
    상기 주사선과 상기 데이터선에 접속된 스위칭 수단과,
    상기 스위칭 수단에 접속된 화소 전극
    을 동일 기판상에 형성한 전기 광학 장치.
  10. 제 9 항에 있어서,
    상기 공통 전원 배선에 인가되는 전위는, 상기 전기 광학 장치에 공급되는 접지 전위와 상이한 전위인 것을 특징으로 하는 전기 광학 장치.
  11. 청구항 9에 기재된 전기 광학 장치를 구비한 전자 기기.
KR1020060021501A 2005-03-08 2006-03-07 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기 KR100738776B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00063422 2005-03-08
JP2005063422 2005-03-08

Publications (2)

Publication Number Publication Date
KR20060096936A KR20060096936A (ko) 2006-09-13
KR100738776B1 true KR100738776B1 (ko) 2007-07-12

Family

ID=36970281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060021501A KR100738776B1 (ko) 2005-03-08 2006-03-07 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기

Country Status (5)

Country Link
US (5) US7847759B2 (ko)
JP (2) JP5464180B2 (ko)
KR (1) KR100738776B1 (ko)
CN (1) CN1831925A (ko)
TW (1) TWI344625B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
TWI344625B (en) * 2005-03-08 2011-07-01 Epson Imaging Devices Corp Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP5603768B2 (ja) * 2010-12-28 2014-10-08 株式会社東芝 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路
US8922511B1 (en) * 2011-08-07 2014-12-30 iBlaidZ, Inc. Display cartridge, systems and devices
JP5554303B2 (ja) 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
CN103854628B (zh) * 2012-12-06 2016-05-25 联咏科技股份有限公司 驱动电路
CN105281377B (zh) * 2014-07-16 2018-08-28 立锜科技股份有限公司 输入/输出讯号处理电路与输入/输出讯号处理方法
JP6486692B2 (ja) * 2015-01-09 2019-03-20 株式会社ジャパンディスプレイ 液晶表示装置
EP3338517B1 (en) * 2015-08-20 2023-06-07 Signify Holding B.V. Spatial light effects based on lamp location
KR20170087832A (ko) * 2016-01-21 2017-07-31 주식회사 실리콘웍스 디스플레이 장치의 소스 드라이버
CN116246547A (zh) * 2020-12-02 2023-06-09 湖北长江新型显示产业创新中心有限公司 显示面板和显示装置
CN113259011B (zh) * 2021-03-30 2022-09-02 武汉英飞光创科技有限公司 光模块用的改变输出电信号上升、下降时间的兼容电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243533A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2001189423A (ja) 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体集積回路
JP2003338545A (ja) 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法
KR20040031591A (ko) * 2002-10-07 2004-04-13 세이코 엡슨 가부시키가이샤 전기 광학 장치, 매트릭스 기판, 및 전자 기기

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188943A (ja) * 1989-01-17 1990-07-25 Nec Corp 集積回路の電源配線布設方式
JPH03191550A (ja) 1989-12-20 1991-08-21 Nec Corp 半導体装置
JPH04186866A (ja) 1990-11-21 1992-07-03 Fujitsu Ltd 半導体装置における電源線の配線方法及び電源配線決定装置
JP2826686B2 (ja) 1992-01-30 1998-11-18 三菱電機株式会社 パターン生成装置
JP3240681B2 (ja) * 1992-04-24 2001-12-17 セイコーエプソン株式会社 アクティブマトリクスパネルの駆動回路及びアクティブマトリクスパネル
JP3555688B2 (ja) 1992-07-07 2004-08-18 シャープ株式会社 モノリシックドライバアレイ
JPH06274390A (ja) 1993-03-23 1994-09-30 Sanyo Electric Co Ltd 携帯用画面処理システム
JP3191550B2 (ja) 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置
JPH07273635A (ja) 1994-03-31 1995-10-20 Mitsubishi Electric Corp 半導体集積回路の出力回路
JPH08114817A (ja) * 1994-10-14 1996-05-07 Toshiba Corp 液晶表示装置
JPH0969569A (ja) 1995-08-31 1997-03-11 Fujitsu Ltd 半導体集積回路の電源配線方法
TW491954B (en) 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
JP3694599B2 (ja) * 1997-11-10 2005-09-14 株式会社 日立ディスプレイズ 液晶表示装置
JP3345349B2 (ja) 1998-05-26 2002-11-18 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP4153095B2 (ja) * 1998-08-07 2008-09-17 富士通株式会社 レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体
JP2000077609A (ja) 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP3770061B2 (ja) * 2000-08-09 2006-04-26 セイコーエプソン株式会社 データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP3741961B2 (ja) * 2001-02-13 2006-02-01 セイコーエプソン株式会社 駆動回路、及びアクティブマトリクスパネル
US6548858B2 (en) * 2001-03-06 2003-04-15 Mitac International Corp. Multi-layer circuit board
JP3916986B2 (ja) * 2001-05-18 2007-05-23 シャープ株式会社 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置
JP2003066475A (ja) 2001-08-30 2003-03-05 Toshiba Corp 表示装置
JP4474821B2 (ja) 2002-04-16 2010-06-09 セイコーエプソン株式会社 シフトレジスタ、データ線駆動回路および走査線駆動回路
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP3603891B2 (ja) 2002-12-24 2004-12-22 セイコーエプソン株式会社 液晶表示装置の駆動回路
JP2004274335A (ja) 2003-03-07 2004-09-30 Alps Electric Co Ltd 信号処理回路及びこれを用いた液晶表示装置
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP4004994B2 (ja) 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
US7365464B2 (en) * 2003-09-05 2008-04-29 Gsi Group Corporation Composite rotor and output shaft for galvanometer motor and method of manufacture thereof
KR100604829B1 (ko) * 2004-01-14 2006-07-28 삼성전자주식회사 디스플레이 장치
JP3985788B2 (ja) * 2004-01-22 2007-10-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005227529A (ja) * 2004-02-13 2005-08-25 Nec Corp アクティブマトリクス型半導体装置
JP4127232B2 (ja) * 2004-04-01 2008-07-30 セイコーエプソン株式会社 レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP4367346B2 (ja) * 2005-01-20 2009-11-18 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP4096948B2 (ja) * 2005-02-01 2008-06-04 セイコーエプソン株式会社 レベルシフト回路、それを用いた電気光学装置、および、電子機器
TWI344625B (en) * 2005-03-08 2011-07-01 Epson Imaging Devices Corp Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus
JP4817915B2 (ja) * 2005-06-03 2011-11-16 株式会社日立製作所 画像表示装置及びその駆動方法
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
JP2009152754A (ja) * 2007-12-19 2009-07-09 Nec Electronics Corp レベルシフト回路及びそれを用いたドライバと表示装置
JP5206276B2 (ja) 2008-02-01 2013-06-12 ソニー株式会社 階調変換装置、階調変換方法、及び、プログラム
JP5245879B2 (ja) * 2008-03-26 2013-07-24 ソニー株式会社 画像表示装置及び短絡事故の修復方法
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
JP5901007B2 (ja) * 2011-09-12 2016-04-06 株式会社ジャパンディスプレイ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243533A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2001189423A (ja) 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体集積回路
JP2003338545A (ja) 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法
KR20040031591A (ko) * 2002-10-07 2004-04-13 세이코 엡슨 가부시키가이샤 전기 광학 장치, 매트릭스 기판, 및 전자 기기

Also Published As

Publication number Publication date
US20160118007A1 (en) 2016-04-28
US20110037754A1 (en) 2011-02-17
US7847759B2 (en) 2010-12-07
CN1831925A (zh) 2006-09-13
US9262985B2 (en) 2016-02-16
JP2011227522A (ja) 2011-11-10
TW200638313A (en) 2006-11-01
TWI344625B (en) 2011-07-01
US8552935B2 (en) 2013-10-08
US20140001965A1 (en) 2014-01-02
KR20060096936A (ko) 2006-09-13
JP2013214071A (ja) 2013-10-17
US20120256891A1 (en) 2012-10-11
US20060202926A1 (en) 2006-09-14
US8537152B2 (en) 2013-09-17
JP5464180B2 (ja) 2014-04-09
JP5811129B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
KR100738776B1 (ko) 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기
US7633592B2 (en) Liquid crystal display device and electronic device
JP4241781B2 (ja) 電気光学装置、駆動回路および電子機器
US20060192738A1 (en) Liquid crystal display device and manufacturing method thereof
US6657696B2 (en) Flexible substrate, electro-optical device and electronic equipment
JP4277891B2 (ja) 電気光学装置、駆動回路および電子機器
US20050248558A1 (en) Scanning line driving circuit, display device, and electronic apparatus
KR20020040879A (ko) 액정 표시 장치 및 이것을 사용한 전자 장치
JP4111174B2 (ja) 電気光学パネル、電気光学装置及び電子機器
CN101022616A (zh) 双显示设备
US8704746B2 (en) Liquid crystal display having a voltage stabilization circuit and driving method thereof
US7239299B2 (en) Driving circuit of a liquid crystal display device
US8558828B2 (en) Electrooptic device, driving circuit, and electronic device
JP2006287198A (ja) 半導体回路、電気光学装置の駆動回路および電子機器
JP2009162983A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
JP4449366B2 (ja) 電気光学装置及び電子機器
KR100899628B1 (ko) 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널
JP2010130274A (ja) 電子デバイスおよび電子機器
KR20050032279A (ko) 라인 온 글래스형 액정표시소자
KR20060055833A (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR20070058079A (ko) 액정표시장치
KR20060130316A (ko) 표시장치용 구동회로 및 이를 이용한 액정표시장치
JP2009009159A (ja) 電気光学装置、駆動回路および電子機器
JP2007304387A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 12