KR100443804B1 - 액티브 매트릭스 기판 및 표시 장치 - Google Patents
액티브 매트릭스 기판 및 표시 장치 Download PDFInfo
- Publication number
- KR100443804B1 KR100443804B1 KR10-2001-0040547A KR20010040547A KR100443804B1 KR 100443804 B1 KR100443804 B1 KR 100443804B1 KR 20010040547 A KR20010040547 A KR 20010040547A KR 100443804 B1 KR100443804 B1 KR 100443804B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- film
- stacked
- insulating film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 239000011159 matrix material Substances 0.000 title claims abstract description 35
- 239000010408 film Substances 0.000 claims description 180
- 239000010410 layer Substances 0.000 claims description 45
- 239000004973 liquid crystal related substance Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 36
- 238000004519 manufacturing process Methods 0.000 abstract description 31
- 238000000034 method Methods 0.000 abstract description 11
- 230000007797 corrosion Effects 0.000 abstract description 8
- 238000005260 corrosion Methods 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 230000001681 protective effect Effects 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000002253 acid Substances 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910015202 MoCr Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 1
- 229940005991 chloric acid Drugs 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 패터닝 프로세스의 수를 증가시키지 않고 배선을 게이트 절연막 및 ITO막으로 피복함으로써 인출 배선의 부식 등이 예방되고, 또한 제조 수율이 향상되며 신뢰성이 향상된 액티브 매트릭스 기판을 제공하는 것을 목적으로 한다.
본 발명의 액티브 매트릭스 기판은 절연 기판(11)상에 소정 간극으로 서로 이격 배치되는 소스 전극(14) 및 드레인 전극(15)과, 소스 전극(14) 및 드레인 전극(15) 위에 적층되는 a-Si층(17)과, a-Si층(17) 위에 적층되는 게이트 절연막(18)과, 게이트 절연막(18) 위에 적층되는 게이트 전극(19)과, 게이트 전극(19)의 패턴과 실질적으로 동일한한 패턴을 포함하고 게이트 전극(19)에 적층되는 제1 부분과, 소스 전극(14) 또는 드레인 전극(15) 중 어느 한쪽 전극에 연결되어 화소 전극(19)을 형성하는 제2 부분을 갖는 ITO막(20)과, 드레인 전극(15)에 연결되고 데이터선(16)과 게이트 절연막(18) 사이의 a-Si막(17)에 의해 연결되도록 게이트 절연막(18)으로 피복되는 데이터선(16)을 포함한다.
Description
본 발명은 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스 기판의 제조 방법에 관한 것으로, 특히 패터닝 단계가 생략된 액티브 매트릭스 기판의 제조 방법 및 생성된 표시 장치에 관한 것이다.
액티브 매트릭스 기판을 이용하는 액티브 매트릭스형 액정 모니터 장치에서는 게이트 전극(Y 전극)과 데이터 전극(X 전극)이 매트릭스형으로 배치되고, 이 게이트 전극과 데이터 전극의 교점에 박막 트랜지스터(TFT)가 배치된 TFT 어레이 기판과, 이 TFT 어레이 기판에 대향하는 대향 기판 사이에 액정이 봉입되며, 액정에 인가되는 전압이 박막 트랜지스터에 의해 제어됨에 따라 액정 디스플레이가 액정의 전기 광학 효과(electrical optical effect)를 이용하여 영상을 표시할 수 있다.
여기서, 박막 트랜지스터가 형성되는 액티브 매트릭스 기판의 구조로서는, 상부 게이트형[포지티브 스태거형(positive stagger type)] 구조와 하부 게이트형[리버스 스태거형(reverse stagger type)] 구조가 알려져 있다. 이 상부 게이트형의 액티브 매트릭스 기판에서는, 우선 차광막이 유리 기판 등의 절연 기판상에 형성되고, 그 차광막상에 산화실리콘(SiOx), 질화실리콘(SiNx) 등으로 이루어지는 절연막이 형성된다. 그 절연막상에 금속 전극인 드레인 전극과 소스 전극이 드레인 전극과 소스 전극 사이에 채널갭(channel gap)을 갖고 형성되고, 인듐-주석-산화물(ITO : Indium Tin Oxide)로 이루어지는 화소 전극이 드레인 전극 또는 소스 전극 중 어느 하나의 전극에 접속되도록 형성된다. 또한, 드레인 전극 및 소스 전극을 피복하는 반도체막으로서의 비정질 실리콘막(이하, a-Si막이라 칭함)과, SiOx 또는 SiNx 등으로 이루어지는 게이트 절연막과, 알루미늄(Al) 등으로 이루어지는 게이트 전극이 화소 전극상에 그 순서대로 형성된다. 이 SiNx 등으로 이루어지는 보호막(패시베이션막)이 게이트 전극상에 형성된다.
한편, 하부 게이트형의 액티브 매트릭스 기판에서는, 우선 유리 기판 등의 절연 기판상에 게이트 전극이 형성되고, 게이트 절연막과 a-Si막이 게이트 전극상에 형성된다. 또한, ITO로 이루어지는 화소 전극이 절연 기판상에 형성된다. 그 후, 드레인 전극과 소스 전극이 드레인 전극과 소스 전극 사이에 채널갭을 갖고 a-Si막상에 형성된다. 이 때, 드레인 전극 또는 소스 전극 중 한 쪽 전극이 화소 전극에 접속된다.
이들 액티브 매트릭스 기판을 제조하는 단계에서는, 소위 7 PEP(Photo Engraving Process : 사진 식각 프로세스) 구조가 일반적으로 존재한다. 예컨대, 상부 게이트형 TFT를 제조하는 7 PEP 구조에서는 제1 PEP에서 차광막이 형성된 후, 제2 PEP에서 ITO로 이루어지는 드레인 전극 및 소스 전극이 패터닝에 의해 형성된다. 그 후, 제3 PEP에서 ITO로 이루어지는 화소 전극이 형성된다. 제4 PEP에서, a-Si막과 제1 게이트 절연막이 CVD(Chemical Vapour Deposition : 화학적 기상 성장)에 의해 형성되고, 아일랜드(island) 형상으로 패터닝된다. 그 후, 제5 PEP에서 제2 게이트 절연막이 형성되고, 제6 PEP에서 게이트 전극으로서 A1막이 스퍼터링에 의해 형성되어 패터닝된다. 최종적으로, 제7 PEP에서 보호막이 형성된다.
또한, 예컨대 하부 게이트형의 7 PEP 구조에서는 제1 PEP에서 게이트 전극이 절연 기판상에 에칭되어 형성된 후, 제2 PEP에서 게이트 절연막, a-Si막 및 SiNx 등으로 이루어지는 에칭 보호막이 형성된다. 제3 PEP에서 a-Si막이 패터닝되어 a-Si 아일랜드가 형성된 후, 제4 PEP에서 ITO에 의한 화소 전극이 형성된다. 그 후, 제5 PEP에서 게이트 전극을 노출시키기 위한 구멍 뚫기(perforation)가 행해진 후, 제6 PEP에서 드레인 전극 및 소스 전극이 형성된다. 최종적으로, 제7 PEP에서 드레인 전극 및 소스 전극이 SiNx 등으로 이루어지는 보호막에 의해 피복되고, 일련의 단계가 종료한다.
그러나, 이 7 PEP 구조에서는 단계의 수가 매우 복잡해지고, 또한 포토마스크(photomask)의 매수도 많아지기 때문에, 제조 단계의 수율이 현저히 저하되어 결과적으로 제품의 비용 상승으로 연결되는 점에서 바람직하지 못하다. 이러한 문제점을 감안하여 본 출원인은 일본 특허 평성 제11-214603호, 일본 특허 평성 제12-4301호 및 일본 특허 평성 제12-28357호에 이 제조 단계 단축에 관한 기술이 이미 제안한 바 있다. 여기서는, 예컨대, 상부 게이트형 TFT의 게이트 전극 형성시에 게이트선을 오버에칭(over-etching)하고, 또한 게이트 전극 형성용 마스크를 이용하여 SiNx막 및 a-Si층을 에칭[즉, 아일랜드 컷팅(island cutting)]하는 4 PEP 기술을 사용하고 있다. 즉, 4 PEP 기술에 있어서, 게이트 전극, 게이트 절연막 및 a-Si막이 게이트 전극 도금 패턴을 마스크로서 사용하는 단일 패터닝 단계에 의해 순차적으로 에칭되고, 4 PEP 기술은 제조 프로세스 단계가 단축될 수 있다는 점에서 우수한 잇점을 보인다.
여기서, 이와 같이 게이트 전극 형성용 마스크를 이용하여 아일랜드 컷을 행함으로써 PEP가 감소될 수 있지만, 한층 더 개선된 사항으로서 액정에 있어서의 유지율의 향상을 들 수 있다. 즉, 액정에 용해된 금속 이온의 용해가 감소되는 경우, 데이터 배선, 게이트 배선이 액정에 노출되는 부분을 줄일 수 있다면, 액정의 유지율이 크게 향상될 수 있다. 또한, 액정에 대한 위스커(whisker)나 먼지(dust) 등의 부착이 감소될 수 있다면, 쇼트 불량의 발생을 줄이는 것이 가능하다. 또한, 인출배선의 부식을 줄일 수 있다면, 수율 및 신뢰성 수명도 크게 향상시킬 수 있다.
또한, PEP를 줄이는 사항으로서, 일본 특허 제2873119호 공보가 있다. 이 공보에는 i형 반도체층의 패터닝이 불필요하며, n+형 반도체층을 소스 전극과 드레인 전극의 패터닝과 동시에 구성하여, 패터닝시에 사용하는 포토마스크의 매수를 줄이는 기술에 대해서 개시되어 있다. 그러나, 이러한 공보의 기술에서는 층이 많아지기 때문에 에칭이 어려워지고, 역으로 수율이 나빠진다. 또한, 게이트 전극이 게이트 절연막의 에칭을 견딜 수 없기 때문에 ITO를 그 위에 형성하였지만, 이 때문에 ITO막 형성 단계가 더 필요하게 되어 제조 단계의 충분한 간략화를 달성할 수 없다.
본 발명은, 상기한 기술적 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은 패터닝 단계를 늘리지 않고서, 배선을 게이트 절연막 및 ITO막으로 피복함으로써 액티브 매트릭스 기판의 제조시 수율을 향상시키고, 신뢰성을 높이는 것이다.
또 다른 목적은 게이트 절연막의 패터닝, 상부 전극의 패터닝 및 화소 전극의 패터닝을 2회의 PEP로 행하여, 상기 과제를 해결하는 동시에, 패터닝 단계의 수를 감소시키는 것이다.
도 1은 액티브 매트릭스 기판으로서의 본 실시예에서의 상부 게이트형 박막 트랜지스터(TFT) 구조의 횡단면도.
도 2의 (a) 내지 2의 (d)는 실시예 1에서의 상부 게이트형 박막 트랜지스터(TFT)의 제조 단계를 설명하기 위한 횡단면도.
도 3은 실시예 2에서의 액티브 매트릭스 기판으로서의 하부 게이트형 TFT 구조를 설명하기 위한 횡단면도.
도 4의 (a) 내지 4의 (d)는 실시예 2에서의 하부 게이트형 TFT의 제조 단계를 설명하기 위한 횡단면도.
도 5는 제1 PEP를 설명하기 위한 평면도.
도 6은 제2 PEP를 설명하기 위한 평면도.
도 7은 제3 PEP를 설명하기 위한 평면도.
도 8은 제4 PEP를 설명하기 위한 평면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 절연 기판
12 : 차광막(라이트 실드)
13 : 절연막
14, 35 : 소스 전극
15, 36 : 드레인 전극
16 : 데이터선
17, 34 : a-Si막
18, 33 : 게이트 절연막
19, 31 : 게이트 전극
20, 37 : 인듐-주석-산화물(ITO)
21 : 게이트 금속
32 : 게이트선
38 : 보호막
41 : A1 패턴
이를 위해, 본 발명은 TFT 구조의 상부 전극, 배선부 등을 구성하는 금속막 구조가 액정 등에 노출되는 것을 방지하면서, 현저히 감소된 처리 단계의 수를 특징으로 하는 TFT 구조 형성 방법을 제공한다. 즉, 본 발명은 절연 기판상에 소정 간극으로 서로 이격하여 배치되는 소스 전극 및 드레인 전극과, 이 소스 전극 및 드레인 전극에 적층(depositing)되는 반도체층과, 반도체층상에 적층되는 게이트 절연막과, 게이트 절연막상에 적층되는 게이트 전극과, 게이트 전극과 실질적으로 동일한 형상으로 적층되는 제1 부분과 함께, 소스 전극 및 드레인 전극 중 어느 한 쪽 전극의 일부상에 적층되는 부분을 포함하는, 예컨대, 화소 전극을 형성하는 제2 부분을 갖는 투명 도전층과, 소스 전극 및 드레인 전극 중 어느 한 쪽 전극에 연결되는 데이터선을 구비하고, 이 데이터선상에 게이트 절연막이 적층되는 액티브 매트릭스 기판을 제공한다. 여기서 이용되는 "실질적으로 동일한 형상"이란 동일한한 패터닝 단계로 패터닝된 후, 다른 단계[딥핑(dipping) 단계 등]에 의해 에칭된 이후의 상태 등도 포함하는 의미이며, 예컨대 투명 도전층이 에칭되지 않고서 게이트 전극이 에칭되는 용액에 담근 후의 형상 등을 들 수 있다. 이러한 경우, 투명 전도층 패턴과 게이트 전극 패턴은 패터닝 측면에 대하여 서로 거의 균등하다. 이하 수행될 처리에 대해서도 마찬가지이다.
또한, 다른 관점에서 본 발명을 보면, 본 발명은 절연 기판상에 순차적으로 적층되는 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극과 실질적으로 동일한 패턴으로 적층되는 부분을 포함하고 소스 전극 및 드레인 전극상에 적층되는 동시에, 이 소스 전극 또는 드레인 전극 중 어느 한 쪽 전극에 연결되어 화소 전극을 형성하는 투명 도전층과, 게이트 전극에 연결되고 게이트 절연막이 적층되어 있는 게이트선을 포함하는 액티브 매트릭스 기판을 특징으로 하고 있다.
또한, 본 발명의 액티브 매트릭스 기판은 소스 전극 또는 드레인 전극 중 어느 한 쪽 전극에 연결되는 데이터선을 더 포함하고, 투명 도전층은 이 데이터선과 실질적으로 동일한 패턴으로 적층되는 부분을 포함하도록 구성된다. 이러한 구성에 따르면, 하부 게이트 구조가 채용되는 경우라도, 패터닝면부를 제외하고 상부 전극 및 배선이 노출되는 일이 없고, 쇼트 불량을 방지할 수 있다. 또한, 인출 배선의 부식 등이 감소될 수 있다.
또한, 본 발명이 적용되는 액티브 매트릭스 기판은 절연 기판상에 적층되는 게이트 전극과, 이 게이트 전극상에 적층되는 게이트 절연막과, 이 게이트 절연막상에 적층되는 반도체층과, 이 반도체층상에 적층되는 소스 전극 및 드레인 전극과, 이 소스 전극 및 드레인 전극 각각과 동일한 패턴으로 적층되는 부분을 포함하고 소스 전극 및 드레인 전극상에 적층되는 ITO막을 포함한다.
한편, 본 발명에 따른 표시 장치는 절연 기판상에 형성되는 박막 트랜지스터 구조와, 이 박막 트랜지스터 구조의 소스 전극 또는 드레인 전극 중 어느 한 쪽 전극에 연결되도록 형성되는 화소 전극과, 박막 트랜지스터 구조의 소스 전극 또는 드레인 전극 중 어느 한 쪽 전극에 연결되도록 형성되는 데이터선과, 박막 트랜지스터 구조의 게이트 전극에 연결되도록 형성되는 게이트선을 포함하고, 박막 트랜지스터 구조를 형성하는 상부 전극의 상면은 ITO막에 의해 적층되고, 데이터선 또는 게이트선 중 어느 한 쪽선의 상면은 게이트 절연막에 의해 적층된다.
여기서, 이 ITO막은 화소 전극을 형성하는 ITO막과 동일한 단계에서 형성되고, 패터닝 단계를 생략할 수 있기 때문에 제조 단계를 단축화할 수 있는 점에서바람직하다.
또한, 본 발명의 표시 장치는 절연 기판을 이용하여 충전되는 액정층을 더 포함하고, 상부 전극, 데이터선 및 게이트선의 이 액정층과 접하는 표면은 ITO막 또는 게이트 절연막에 의해 적층된다. 따라서, 배선이 액정층에 노출되는 영역을 감소시킬 수 있고, 액정층에 금속 이온이 용해되어 액정의 유지율을 열화시키는 것을 경감시킬 수 있다.
또한, 본 발명은 절연 기판에 직접 또는 간접적으로 소스 전극, 드레인 전극, 반도체층, 게이트 절연막 및 게이트 전극이 순차적으로 적층되는 액티브 매트릭스 기판의 제조 방법을 제공하고, 레지스트 마스크를 이용하여 게이트 절연막에 적층되는 게이트 금속을 패터닝하는 단계와, 패터닝된 게이트 금속을 마스크로서 사용하여 게이트 절연막 및 반도체층을 패터닝하는 단계와, 게이트 전극에 ITO막을 형성한 후, 레지스트 마스크를 이용하여 이 ITO막을 패터닝하는 단계와, 패터닝된 ITO막을 마스크로서 사용하여 게이트 전극을 패터닝하는 단계를 포함한다.
여기서, 이 ITO막을 패터닝하는 단계는 화소 전극의 패턴 형성와 함께, 형성될 게이트 전극의 패턴을 고려하여 ITO막을 패터닝하는 단계를 포함한다. 따라서, 이 액티브 매트릭스 기판의 제조 방법은 소정의 추가적인 패터닝 단계를 줄이는 동시에, 게이트 전극의 노출 부분이 감소될 수 있는 점에서 바람직하다.
또한, 이 ITO막을 패터닝하는 단계는 게이트 전극에 연결되는 형성될 게이트선의 패턴을 고려하여 ITO막을 패터닝한다. 따라서, 배선인 게이트선의 노출 부분이 바람직하게 감소될 수 있다.
한편, 다른 관점에서 제조 방법의 발명을 보면, 본 발명이 적용되는 액티브 매트릭스 기판의 제조 방법은 절연 기판에 게이트 전극의 패턴을 형성하는 단계와, 이 게이트 전극에 게이트 절연막 및 반도체층을 순차적으로 적층한 후, 금속막을 형성하는 단계와, 패터닝되어 형성될 금속막의 패턴을 고려하는 동시에, 화소 전극의 패턴을 고려하여 ITO막을 적층하는 단계와, 적층된 ITO막을 마스크로서 사용하여 금속막을 패터닝하여 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 액티브 매트릭스 기판의 제조 방법을 제공한다.
여기서, 액티브 매트릭스 기판의 제조 방법은 이 ITO막이 적층된 소스 전극 및 드레인 전극의 상층에 보호막을 설치하는 동시에, 이 보호막을 이용하여 반도체층을 패터닝하는 단계를 더 포함한다. 따라서, 이 단계를 효과적으로 이용하여 패터닝할 수 있어, 제조 단계의 단축과 함께 비용 절감을 달성할 수 있는 점에서 바람직하다.
또한, 이 소스 전극 및 드레인 전극을 형성하는 단계와 동일한 단계에서 ITO막을 마스크로서 사용하여 데이터선의 패턴이 형성된다. 따라서, 데이터선이 결코 노출되는 일 없이 위스커(whisker)나 먼지 등에 기인하는 쇼트 불량(fault of short-circuiting)이 미연에 방지될 수 있다.
그리고, 금속막을 형성하는 단계는 게이트 절연막을 패터닝하는 패턴과 동일한 패턴으로 금속막을 형성한다. 따라서, 제조 프로세스가 더욱 간략화될 수 있다.
본 발명의 바람직한 실시예
(실시예 1)
이하, 첨부 도면에 도시한 실시예에 기초하여 본 발명이 상세히 설명된다.
도 1은 액티브 매트릭스 기판으로서 본 실시예의 박막 트랜지스터(TFT) 구조를 도시한 도면이다. 도 1에 있어서, 상부 게이트형의 TFT가 예로 도시되고, 이 TFT는 후술하는 제조 방법에 의해 제조 되는 한편, 제조 프로세스 단계를 현저하게 감소시킨다. 본 실시예에 있어서의 상부 게이트형의 TFT는 무알칼리 유리(non-alkali fiber glass)나 석영 등으로 이루어지는 절연 기판(11)상에 Mo나 MoCr 등과 같은 Mo 합금으로 이루어지는 차광막(라이트 실드)(12)이 설치되고, 산화실리콘(SiOx)이나 질화실리콘(SiNx) 등으로 이루어지는 언더 코트층(undercoat layer)으로서의 절연막(13)이 차광막(12)를 적층하도록 형성된다. Mo, Ti, Ta, Cr, Nb, W 또는 Ag 등을 이용하는 몰리브덴-텅스텐(Mo-W) 합금 등의 금속막이 절연막상에 적층되고, 소스 전극(14), 드레인 전극(15) 및 데이터선(16)과 형성되도록 패터닝된다.
또한, 이 패턴 형성된 소스 전극(14), 드레인 전극(15) 및 데이터선(16)의 상층에는 a-Si막(17)이 형성된다. 또한, 제1 질화실리콘막(제1 SiNx막) 및 TFT 채널의 패시베이션막으로서의 제2 질화실리콘막(제2 SiNx막)으로 구성되는 게이트 절연막(18)이 a-Si막(17)상에 형성된다. 그리고, a-Si 아일랜드를 구성하는 게이트 절연막(18)의 상층에는 Cr이나 A1 등과 같은 금속으로 이루어지는 게이트 전극(19)이 형성되어 있다. 또한, 본 실시예에서는 제조 프로세스 단계를 단축하기 위해서는, 후술하는 바와 같이 게이트 전극(19)을 패터닝하기 전 게이트 금속을 마스크로서 사용하여 게이트 전극(19) 하부에 있는 a-Si막(17) 및 게이트 절연막(18)이 동시에 드라이 에칭에 의해 에칭된다.
또한, 소스 전극(14)과 절연 기판(11)의 상층에는 화소 전극에 이용되는 투명 도전막인 인듐-주석-산화물막(20)[ITO: Indium Tin Oxide]이 형성되어 있다. 또한, 이 ITO막(20)은 소스 전극(14)에 접속되어 화소 전극으로서 이용되는 것 이외에, 본 실시예에서는 게이트 전극(19)의 상층에도 형성되어 있다. 즉, 본 실시예에서는 게이트 금속을 패터닝하여 게이트 전극(19) 및 게이트선(도시하지 않음)을 형성하는 위치에 맞추고, 또한 화소 전극을 형성하는 위치에 대응하여 레지스트 마스크로 ITO막(20)을 패터닝하고, 게이트 전극(19) 및 게이트선은 이들 상층에 형성된 ITO막(20)을 마스크로서 사용하여 패터닝된다. 그 결과로서, 게이트 전극(19) 및 게이트선의 상층은 ITO막(20)에 의해 피복된 상태로 있다. 또한, 소스 전극(14)의 상부도 ITO막(20)에 의해 피복되어 있다. 상기한 바와 같이, 본 실시예에서는 데이터선(16)은 게이트 절연막(18)으로 피복되어 있고, 게이트선은 ITO막(20)에 의해 피복되어 있기 때문에, 액정 유지율의 열화, 게이트선과 데이터선(16) 사이의 쇼트 불량, 인출선의 부식을 방지하는 것이 가능해진다. 또한, 게이트 전극(19)으로서 알루미늄을 이용한 경우, ITO막(20)으로서 다결정 ITO를 사용할 수 없기 때문에, 본 실시예에서는 ITO막(20)으로서 비정질 ITO나 IZO가 이용되고 있다. 이 비정질 ITO는 추후에 어닐링(annealing)함으로써 다결정 ITO로 변환시킬 수 있다.
도 2의 (a) 내지 도 2의 (d)는 본 실시예에서의 상부 게이트형의 박막 트랜지스터(TFT)의 제조 프로세스 단계를 설명하기 위한 도면이다.
도 2의 (a)에 도시한 바와 같이, 우선, 유리 기판 등의 절연 기판(11)이 브러시 세정[또는 스크럽 세정(scrub cleaning)] 등의 기계적 세정이나, 산 또는 유기 용액 등에 의한 화학적 세정 등을 이용하여 세정한 후, 라이트 실드용(light shield) Mo 합금을 마그네트론 스퍼터링을 이용하여 소정의 막압으로 형성한다. 포토레지스트(도시하지 않음)를 마스크로서 사용하여 포토 에칭 가공하는 포트리소그래피 기술을 이용하여 차광막(라이트 실드)(12)을 형성한다. 이에 따라, 제1 PEP가 종료된다. 계속해서, 층간 절연막으로서 밀착력이 강한 산화실리콘(SiOx)막으로 이루어지는 절연막(13)을 플라즈마 CVD법에 의해 형성한다. 그 후, 드레인·소스 전극용 및 데이터 버스선용 Mo 합금의 형성을 마그네트론 스퍼터링으로 연속으로 형성하고, 착막후에 데이터 버스선 및 드레인·소스 전극을 포토리소그래피 기술에 의해 패터닝하고, 소스 전극(14), 드레인 전극(15) 및 데이터선(16)을 형성한다. 이에 의해 제2 PEP가 종료된다. 그리고, 반도체 재료로서의 a-Si막(17)을 플라즈마 CVD로 형성한 후, 제1 SiNx막 및 제2 SiNx막으로 이루어지는 게이트 절연막(18)을 플라즈마 CVD로 순서대로 형성한 후, a-Si막(17) 및 게이트 절연막(18)을 위한 에칭을 생략하고 게이트 전극(19) 및 게이트선에 이용되는 A1 등으로 이루어지는 게이트 금속(21)이 마그네트론 스퍼터링에 의해 형성된다. 이 게이트 금속(21)은 a-Si막(17) 및 게이트 절연막(18)의 에칭을 고려한 형상으로 패터닝되어, TFT 채널인 a-Si 아일랜드에 대응하는 부분과, 데이터선(16)의 상층에 형성되어 있다.
계속해서, 도 2의 (b)에 도시한 바와 같이 제3 PEP에서 a-Si막(17) 및 게이트 절연막(18)이 에칭된다. 본 실시예에서는 게이트 금속(21)상의 레지스트를 마스크로서 사용하여 a-Si막(17) 및 게이트 절연막(18)을 동시에 에칭하고 있다. 그 결과, 1회의 리소그래피 단계에서 a-Si막(17) 및 게이트 절연막(18)을 연속하여 에칭할 수 있기 때문에, 제조 단계를 크게 단축하는 것이 가능하다.
다음에, 도 2의 (c)에 도시한 바와 같이, 제4 PEP에서 비정질 ITO막을 형성한 후, 옥살산(oxalic acid) 등의 비교적 약한 산을 포함하는 에칭액에서 레지스트 마스크를 사용하여 ITO막(20)이 형성된다. 여기서는 염산(chloric acid)이나 질산(nitric acid) 등의 강산이 이용되지 않으며, 비교적 약한 산이 이용되기 때문에 에칭 중 강산에 의한 손상, 예컨대 알루미늄으로 이루어지는 게이트 전극(19)의 부식을 막을 수 있다. 또한, 이 ITO(20)는 화소 전극을 형성하는 동시에, 다음 단계에서 게이트 금속(21) 및 게이트선이 패터닝될 때에 이용된다. 이 단계에서 형성되는 ITO막(20)은 화소 전극, 게이트 전극(19) 및 게이트선의 형상을 고려하여 패터닝된다.
최종적으로, 도 2의 (d)에 도시한 바와 같이, 게이트 금속(21)과 게이트선(도시하지 않음)이 패터닝된다. 즉, 본 실시예에서는 ITO막(20)을 마스크로서 사용하여 게이트 금속(21)을 패터닝하고, 게이트 전극(19) 및 게이트선이 형성되고 있다.
상기한 바와 같이, 본 실시예에서는 게이트 절연막(18)의 패터닝, 상부 전극으로서의 게이트 전극(19) 및 게이트선의 패터닝 및 화소 전극의 패터닝 3가지 패터닝이 2회의 PEP에 의해 수행될 수 있어, 패터닝 프로세스 단계의 수가 크게 감소될 수 있다. 또한, 본 실시예에 의한 단계에 의해 상부 전극인 게이트 전극(19) 및게이트선의 상층에는 산화물 인 ITO막(20)이 형성되고, 또한 데이터선(16)의 상층은 게이트 절연막(18)에 의해 피복되어 있다. 그 결과, 이들 배선이 액정에 노출되지 않아 액정 유지율이 저하되는 경우가 없다. 또한, 위스커 및 먼지 등에 의한 쇼트 불량이나 배선의 부식이 미연에 방지되는 것이 가능해진다.
(실시예 2)
실시예 1에서는 액티브 매트릭스 기판으로서 상부 게이트형의 TFT가 예로서 설명되었지만, 실시예 2에서는 액티브 매트릭스 기판으로서 하부 게이트형의 TFT가 예로서 설명된다.
또한, 실시예 1과 동일한한 구성에 대해서는 실시예 1과 동일한한 부호를 이용하고, 여기서는 그 상세한 설명을 생략한다.
도 3은 실시예 2에서의 액티브 매트릭스 기판으로서의 하부 게이트형의 TFT 구조를 설명하기 위한 도면이다. 본 실시예에서의 하부 게이트형의 TFT 구조는 절연 기판(11)상에 스퍼터링에 의해 형성되고 패터닝되는 A1 등에 의해 형성되는 게이트 전극(31) 및 게이트선(32)이 제공되어 있다. 게이트 전극(31) 및 게이트선(32)상에 스퍼터링에 의한 Ta2O5또는 플라즈마 CVD 등에 의한 SiO2및 SiNx와 같은 절연막으로 이루어지는 게이트 절연막(33)이 형성되어 있다. a-Si 아일랜드를 구성하는 TFT 채널부에서는 게이트 절연막(33)상에 반도체층을 형성하는 a-Si막(34)이 형성되고, 또한 게이트 전극(31)의 상부에 있는 a-Si막(34)의 상층에, 예컨대 알루미늄 등의 금속막으로 이루어지는 소스 전극(35)과 드레인 전극(36)이 형성되어 있다.
또한, 본 실시예에서는 소스 전극(35), 드레인 전극(36) 및 데이터선(도시하지 않음)의 상층에 화소 전극에 이용되는 투명 도전막인 ITO막(37)이 형성되어 있다. 본실시예에서는 상부 전극인 소스 전극(35)/드레인 전극(36) 및 데이터선은 ITO막(37)을 마스크로서 사용하여 패터닝된다. 그리고, 화소 전극 부분을 제외한 a-Si 아일랜드 부분과 데이터선 부분은, 예컨대 실리콘 질화막으로 이루어지는 보호막(38)이 형성되어 있고, 이 보호막(38)을 사용하여 a-Si막(34)이 패터닝된다.
도 4의 (a) 내지 도 4의 (d)는 본 실시예에서의 하부 게이트형 TFT의 제조 단계를 설명하기 위한 도면이다. 또한, 도 5 내지 도 8은 도 4의 (a) 내지 도 4의 (d)에 대응하여 평면도로부터 하부 게이트형 TFT 구조의 제조 단계를 설명하기 위한 도면이고, 도 5는 제1 PEP를 설명하기 위한 평면도이며, 도 6은 제2 PEP를 설명하기 위한 평면도이고, 도 7은 제3 PEP를 설명하기 위한 평면도이며, 도 8은 제4 PEP를 설명하기 위한 평면도이다.
도 4의 (a) 및 도 5에 도시된 바와 같이, 제1 PEP에서, 세정된 절연 기판(11) 위에 알루미늄 등으로 이루어지는 게이트 전극(31) 및 게이트선(32)이 패터닝에 의해 형성된다.
다음에, 도 4의 (b) 및 도 6에 도시된 바와 같이, 제2 PEP에서, 제1 PEP에서 형성되는 게이트 전극(31) 및 게이트선(32)의 상층에 게이트 절연막(33) 및 a-Si막(34)이 적층되고, 또한 게이트 절연막(33) 및 a-Si막(34)상에 상부 전극인 소스 전극/드레인 전극 및 데이터선을 형성하는 A1 패턴(41)이 형성된다. 이 Al 패턴(41)은 게이트 절연막(33)의 패터닝과 동일한한 패턴으로 패터닝된다.
그 후, 도 4의 (c) 및 도 7에 도시된 바와 같이, 제3 PEP에서, 투명 도전성막인 비정질 ITO막이 형성된 후, 옥살산 등의 비교적 약한 산을 에칭액에서 레지스트 마스크로서 사용하여 ITO막(37)이 형성된다. 이 ITO막(37)은 화소가 되는 표시용 화소 전극을 형성하는 동시에, 본 실시예에서는 이 ITO막(37)은 소스 전극(35) 및 드레인 전극(36)을 피복하는 위치 및 데이터선을 피복하는 위치에 제공된다. 또한, 레지스트 마스크에 의해 ITO막(37)이 형성되는 경우, 그 ITO막(37)에 의해 피복되어 있지 않은 A1 패턴(41)이 패터닝된다. 이 패터닝에 의해 상부 전극인 소스 전극(35)/드레인 전극(36)이 형성되고, 또한 게이트선(32)상의 불필요한 A1 패턴(41)이 제거된다. 이 단계 결과, 상부 전극상에 ITO막(37)이 중복되어 적층된 상태로 화소 전극에 연결된 구조가 형성된다.
최종적으로, 도 4의 (d) 및 도 8에 도시된 바와 같이, 제4 PEP에서, 실리콘질화막으로 이루어지는 보호막(38)이 형성된다. a-Si 아일랜드를 구성하는 TFT 채널부가 이 보호막(38)에 의해 보호되는 동시에, 데이터선 부분도 이 보호막(38)에 의해 보호된다. 이 데이터선 부분은 이미 ITO막(37)에 의해 보호되고 있기 때문에, 반드시 보호막(38)이 설치될 필요는 없다. 또한, 이 보호막(38)에 의해 a-Si막(34)이 패터닝되고, TFT 채널부에서의 a-Si막(34)의 불필요한 부분이 제거되는 동시에, 게이트선(32)의 상층으로서의 a-Si막(34)도 제거된다. 즉, 본 실시예에서는 a-Si막(34)의 패턴을 고려하여 보호막(38)의 패턴이 패터닝된 후, 이 보호막(38)의 패턴을 이용하여 a-Si막(34)이 패터닝된다. 상기한 바와 같이, 보호막(38)을 남기는 형태로 게이트선(32)상의 a-Si막(34) 부분이 동시에 패터닝됨으로써, 하나의 단계를 효과적으로 이용하는 것이 가능해져, 제조 단계의 수가 크게 감소될 수 있다. 프로세스가 이들 일련의 제조 단계를 통과함으로써 액티브 매트릭스 기판의 제조 단계가 종료된다.
상기한 바와 같이, 실시예 2에 도시된 구조 및 제조 방법에 따르면, 상부 전극인 소스 전극(35)/드레인 전극(36) 및 데이터선이 ITO막(37)에 의해 패터닝됨으로써 패터닝 단계가 크게 생략될 수 있다. 또한, 상부 전극의 상층이 ITO막(37)에 의해 피복되는 동시에, 게이트선(32)의 상층은 게이트 절연막(33)에 의해 피복되어 있음으로써 배선이 액정에 노출되지 않아 배선의 액정에 노출되는 것에 기인하는 액정의 유지율 열화를 막을 수 있다. 또한, 인출 배선의 부식을 방지하는 것이 가능해지는 동시에, 쇼트 불량이 방지될 수 있다.
상기한 바와 같이, 본 발명에 따르면, 패터닝 프로세스의 수를 증가시키지 않고, 배선의 상면을 게이트 절연막이나 ITO막으로 피복함으로써 인출 배선의 부식 등이 감소될 수 있고, 또한 액티브 매트릭스 기판의 제조시의 수율이 향상되며, 액티브 매트릭스 기판의 신뢰성을 향상시키는 것이 가능해진다.
Claims (18)
- 절연 기판상에 소정의 간격으로 서로 이격되어 배치되는 소스 전극 및 드레인 전극과;상기 소스 전극 및 상기 드레인 전극상에 적층되는 반도체층과;상기 반도체층상에 적층되는 게이트 절연막과;상기 게이트 절연막상에 적층되는 게이트 전극과;상기 게이트 전극의 패턴과 실질적으로 동일한 패턴이 되도록 상기 게이트 전극상에 적층되는 제1 부분과, 상기 소스 전극 또는 상기 드레인 전극 중 어느 한 쪽 전극의 일부상에 적층되는 부분을 포함하는 제2 부분을 갖는 투명 도전층을 포함하는 액티브 매트릭스 기판.
- 제1항에 있어서, 상기 소스 전극 및 상기 드레인 전극 중 어느 한 쪽 전극에 연결되는 데이터선을 더 포함하고,상기 게이트 절연막의 또 다른 부분은 상기 데이터선 상에 적층되는 것인 액티브 매트릭스 기판.
- 제1항에 있어서, 상기 투명 도전층의 제2 부분은 상기 소스 전극 또는 상기 드레인 전극 중 어느 한 쪽 전극과 연결되도록 화소 전극을 형성하는 것인 액티브 매트릭스 기판.
- 삭제
- 삭제
- 삭제
- 삭제
- 액티브 매트릭스 기판을 포함하는 표시 장치로서,상기 액티브 매트릭스 기판은,절연 기판상에 소정의 간격으로 서로 이격되어 배치되는 소스 전극 및 드레인 전극과;상기 소스 전극 및 상기 드레인 전극상에 적층되는 반도체층과;상기 반도체층상에 적층되는 게이트 절연막과;상기 게이트 절연막상에 적층되는 게이트 전극과;상기 게이트 전극의 패턴과 실질적으로 동일한 패턴이 되도록 상기 게이트 전극상에 적층되는 제1 부분과, 상기 소스 전극 또는 상기 드레인 전극 중 어느 한 쪽 전극의 일부상에 적층되는 부분을 포함하는 제2 부분을 갖는 투명 도전층을 포함하는 것인, 표시 장치.
- 제8항에 있어서, 상기 절연 기판을 이용하여 충전되는 액정층을 더 포함하는 표시 장치.
- 제8항에 있어서, 상기 박막 트랜지스터 구조의 상기 소스 전극 또는 상기 드레인 전극 중 한 전극과 연결되도록 형성된 화소 전극과;상기 박막 트랜지스터 구조의 상기 소스 전극 또는 상기 드레인 전극 중 나머지 전극과 연결되도록 형성된 데이터선과;상기 게이트 전극에 연결되도록 형성된 게이트선을 더 포함하는 표시 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제10항에 있어서, 상기 박막 트랜지스터 구조의 상기 소스 전극, 상기 드레인 전극, 상기 게이트 전극 중 상부 전극의 상면이 상기 투명 도전층으로 피복되고, 상기 데이터선 또는 상기 게이트선 중 어느 한 쪽의 상면이 상기 게이트 절연막으로 피복되는 표시 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2000-00208593 | 2000-07-10 | ||
| JP2000208593A JP3516441B2 (ja) | 2000-07-10 | 2000-07-10 | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020005968A KR20020005968A (ko) | 2002-01-18 |
| KR100443804B1 true KR100443804B1 (ko) | 2004-08-09 |
Family
ID=18705150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0040547A KR100443804B1 (ko) | 2000-07-10 | 2001-07-06 | 액티브 매트릭스 기판 및 표시 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6707513B2 (ko) |
| JP (1) | JP3516441B2 (ko) |
| KR (1) | KR100443804B1 (ko) |
| CN (3) | CN100498481C (ko) |
| TW (1) | TW511294B (ko) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878790B1 (ko) * | 2002-09-05 | 2009-01-14 | 삼성전자주식회사 | 액티브 매트릭스 방식의 화상 표시 장치 및 이를 이용한화상 표시 방법 |
| JP4403354B2 (ja) * | 2002-09-11 | 2010-01-27 | ソニー株式会社 | 薄膜回路基板 |
| KR100872494B1 (ko) * | 2002-12-31 | 2008-12-05 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| JP4731913B2 (ja) * | 2003-04-25 | 2011-07-27 | 株式会社半導体エネルギー研究所 | パターンの形成方法および半導体装置の製造方法 |
| JP4916653B2 (ja) * | 2003-10-28 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 配線基板の作製方法及び半導体装置の作製方法 |
| US8263983B2 (en) | 2003-10-28 | 2012-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Wiring substrate and semiconductor device |
| JP2005286320A (ja) * | 2004-03-04 | 2005-10-13 | Semiconductor Energy Lab Co Ltd | パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置 |
| JP5116212B2 (ja) * | 2004-03-19 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US7642038B2 (en) * | 2004-03-24 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus |
| JP5057652B2 (ja) * | 2004-03-24 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| CN1308749C (zh) * | 2004-09-28 | 2007-04-04 | 友达光电股份有限公司 | 平面显示面板的制造方法 |
| US7427776B2 (en) * | 2004-10-07 | 2008-09-23 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
| KR20070049742A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR101363714B1 (ko) * | 2006-12-11 | 2014-02-14 | 엘지디스플레이 주식회사 | 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법 |
| JP5131525B2 (ja) * | 2007-11-16 | 2013-01-30 | Ｎｌｔテクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2009234912A (ja) * | 2009-07-16 | 2009-10-15 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| JP5428891B2 (ja) * | 2010-01-21 | 2014-02-26 | 富士ゼロックス株式会社 | 測長装置および画像形成装置 |
| JP5810810B2 (ja) * | 2011-10-04 | 2015-11-11 | 大日本印刷株式会社 | トップゲート型アクティブマトリックス基板、およびその製造方法 |
| CN102629611B (zh) * | 2012-03-29 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN103035653A (zh) * | 2012-10-10 | 2013-04-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管像素结构及其制作方法 |
| KR102188029B1 (ko) * | 2013-09-24 | 2020-12-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 장치의 제조 방법 |
| KR20170087574A (ko) * | 2016-01-20 | 2017-07-31 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN108922966A (zh) * | 2018-06-19 | 2018-11-30 | 信利半导体有限公司 | 一种有机薄膜晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161764A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS61188967A (ja) * | 1985-02-15 | 1986-08-22 | Sharp Corp | 薄膜トランジスタ |
| JPH05113580A (ja) * | 1991-10-23 | 1993-05-07 | Kyocera Corp | アクテイブマトリツクス基板の製造方法 |
| JPH08201849A (ja) * | 1995-01-30 | 1996-08-09 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139346B1 (ko) * | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP2798066B2 (ja) * | 1996-08-05 | 1998-09-17 | 日本電気株式会社 | 薄膜トランジスター、その製造方法および表示装置 |
-
2000
- 2000-07-10 JP JP2000208593A patent/JP3516441B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-29 TW TW090115992A patent/TW511294B/zh not_active IP Right Cessation
- 2001-07-06 KR KR10-2001-0040547A patent/KR100443804B1/ko active IP Right Grant
- 2001-07-06 US US09/682,002 patent/US6707513B2/en not_active Expired - Lifetime
- 2001-07-09 CN CNB2004100545599A patent/CN100498481C/zh not_active Expired - Lifetime
- 2001-07-09 CN CNB2006101030052A patent/CN100499084C/zh not_active Expired - Lifetime
- 2001-07-09 CN CNB011228288A patent/CN1208840C/zh not_active Expired - Lifetime
-
2004
- 2004-02-24 US US10/786,925 patent/US6859252B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161764A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS61188967A (ja) * | 1985-02-15 | 1986-08-22 | Sharp Corp | 薄膜トランジスタ |
| JPH05113580A (ja) * | 1991-10-23 | 1993-05-07 | Kyocera Corp | アクテイブマトリツクス基板の製造方法 |
| JPH08201849A (ja) * | 1995-01-30 | 1996-08-09 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW511294B (en) | 2002-11-21 |
| CN101026130A (zh) | 2007-08-29 |
| CN1554975A (zh) | 2004-12-15 |
| JP2002043575A (ja) | 2002-02-08 |
| CN1332479A (zh) | 2002-01-23 |
| US20020003587A1 (en) | 2002-01-10 |
| CN100499084C (zh) | 2009-06-10 |
| KR20020005968A (ko) | 2002-01-18 |
| US6859252B2 (en) | 2005-02-22 |
| CN100498481C (zh) | 2009-06-10 |
| CN1208840C (zh) | 2005-06-29 |
| US20040165121A1 (en) | 2004-08-26 |
| JP3516441B2 (ja) | 2004-04-05 |
| US6707513B2 (en) | 2004-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100443804B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| KR100583311B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR101575750B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| US20030197181A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR19990083238A (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| JP2002076366A (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| JP3701832B2 (ja) | 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法 | |
| US8203683B2 (en) | Electro-optic device having terminal section and pixel section with particular multilayer structures | |
| KR101980751B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010026625A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP5042662B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4044999B2 (ja) | 平面表示装置用アレイ基板、及びその製造方法 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| JP3265862B2 (ja) | 液晶表示装置とその製造方法 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2000040827A (ja) | 半導体装置並びに半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140707 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 15 |