TW595003B - Thin-film transistor and method for manufacturing same - Google Patents
Thin-film transistor and method for manufacturing same Download PDFInfo
- Publication number
- TW595003B TW595003B TW092112290A TW92112290A TW595003B TW 595003 B TW595003 B TW 595003B TW 092112290 A TW092112290 A TW 092112290A TW 92112290 A TW92112290 A TW 92112290A TW 595003 B TW595003 B TW 595003B
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- film portion
- film transistor
- thick
- polycrystalline silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 177
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010408 film Substances 0.000 claims abstract description 223
- 239000013078 crystal Substances 0.000 claims abstract description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 238000005224 laser annealing Methods 0.000 claims abstract description 17
- 239000000155 melt Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 40
- 239000004575 stone Substances 0.000 claims description 11
- 238000005299 abrasion Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims 1
- 235000009508 confectionery Nutrition 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 32
- 239000010410 layer Substances 0.000 description 28
- 230000008018 melting Effects 0.000 description 11
- 238000002844 melting Methods 0.000 description 11
- 230000006911 nucleation Effects 0.000 description 11
- 238000010899 nucleation Methods 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- SYHGEUNFJIGTRX-UHFFFAOYSA-N methylenedioxypyrovalerone Chemical compound C=1C=C2OCOC2=CC=1C(=O)C(CCC)N1CCCC1 SYHGEUNFJIGTRX-UHFFFAOYSA-N 0.000 description 1
- 210000002500 microbody Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
595003 五、發明說明（1) 一、【發明所屬之技術鎖域 本發明係關於一種薄膜電體（ TFT )及其製造方 法，該薄膜電晶體應用於主動矩陣式顯示器等'。^ 二、【先前技術】 近年來’多晶梦薄膜電晶體（TFT)之開發蓬勃發 展，以供作為在玻璃基板上形成積體電路的薄膜元 x 一 般形成多晶石夕膜的方法是使用準分子雷射法於先$4已^ ^ 的非晶石夕膜’準分子雷射光照射於非晶矽膜，'藉=融^與 再結晶非晶矽膜以得到多晶矽膜。 一般市售雷射退火設備是使用準分子雷射法，以昭、射 孔徑約300mm X 0· 4mm的雷射光束以短軸方向間隔約幾十' # 掃描。使用該設備可形成約次微米（sub —micr〇n )不規則 排列結晶粒的多晶矽膜，如此可量產得具載子移動率約 150cm2/ Vs的薄膜電晶體，且具高良率。但為使未來的π? 達更高效能需要增加結晶粒的大小及控制結晶粒的位置。 例如曰本專利第2689 596號揭露一技術可得具粗大晶 粒的多晶矽膜，該方法是利用2層非晶矽膜達到增加薄膜 部的結晶粒大小。 然而從該專利中無法瞭解雷射照射的膜融化條件或除 膜厚外膜的結構。 此外對於控制結晶粒的位置亦無說明。 另 方面在發展類單晶石夕（pseudo-single e]：ystalline siiic〇n)上有所進步，是藉由改善準分子
595003 五、發明說明（2) 雷射退火方法及控制結晶粒生成的位置以形成大小接近 TFT通道長度的結晶粒。 例如由Im等人發表於MRS Bulletin No. 2，March 1 996 edition， Ρ· 3 9的文獻中以〇 · 75 //m間隔將寬約5 # m非 常窄的雷射光束照射於一具島形的非晶矽膜，可形成一單 方向成長的多晶矽膜，其中結晶粒是實質的互相平行線性 排列。 (200)， No· 2， p· 759 on 5p-ZD-4 and 4 利用相移光罩產生一具強度周期約丨# m的 位置控制大小約3 # m的結晶粒。 此外Nakata 等人發表於pre — conference pUbiicati〇n for th 61th Society of Applied Physics Seminar and 4p-ZD-5的文獻中 βπι的雷射光束可形成 藉由以上方法可有效控制在TFT通道位 大粒徑結晶粒的多晶石夕膜。
置形成具均一 輪廊在微米的範圍之 次微米的範圍。 用增加且減低雷射光 題。若是光學聚焦深 可調整高度的基板平
此外利用 表面，使得 罩，因此需 595003
退火設備的複雜性不只導致設備昂貴而且稼動率低。 因此本發明的目的是梧供_籍壤替 - 半，n姑键峨： ，溥膜電晶體及其製造方 特性 '八 …、電晶體具有南載子移動率及低漏電流_ 三、【發明内容】 為達到上述目的，本發明具有以下基本技術組成。 具體而言，本發明的第丨實施態樣是關於一種薄膜電 晶體，包含一多晶矽膜層形成於基板上，一閘極電極' 絕緣膜形成於多晶矽膜層上、及源極電極與汲極電極，9 二電極安置於閘極電極兩邊並與多晶矽膜層連接，其中= 晶矽膜層的一部分包含一薄膜部與一厚膜部，至少薄膜= 的一部分最低限度地用作該薄膜電晶體的通道部，更進二 步薄膜部包含粗大晶粒。 一 本發明的第2實施態樣是關於如第1實施態樣的薄膜 晶體’其中厚膜部的結晶粒小於薄膜部的粗大晶粒。
本發明的第3實施態樣是關於一種薄膜電晶體，包人 一多晶石夕膜層形成於基板上，一閘極電極藉閘絕緣膜i形3成 於多晶碎膜層上、及源極電極與沒極電極，該二電極安置 於閘極電極兩邊並與多晶矽膜層連接，其中多晶石夕膜層的 一部分包含一薄膜部與一厚膜部，至少薄膜部的一部分最 低限度地用作該薄膜電晶體的通道部，更進一步至少^膜 部的一部分完全融化狀態而至少厚膜部的一部分不完全融 化狀態。
595003 五、發明說明（4) 本發明的 含； 一多晶矽 低限度地用作 其中多晶 薄膜部完全融 本發明的 方法，其中， 上，一閘極電 電極與汲極電 矽膜層連接， 形成一具 利用雷射 多結晶化，該 完全融化； 形成薄膜 第4實施態樣是關於一種薄膜電晶體，包 膜包含一薄膜部與一厚膜部，至少薄膜部最 該薄膜電晶體的通道部； 石夕膜疋經雷射退火處理，該雷射能量密度使 化而厚膜部不完全融化。 第5貫施態樣是關於一種薄膜電晶體的製造 該薄膜電晶體包含一多晶矽膜層形成於基板 極藉閘絕緣膜形成於多晶矽膜層上、及源極 極’該一電極安置於閘極電極兩邊並與多晶 該方法是包含以下步驟； 薄膜部及厚膜部的非晶矽膜於基板上； 退火，^該非晶矽膜使該薄膜部及談厚膜部 雷射能1密度使薄膜部完全融化而厚膜部不 電晶體以薄膜部作為至少一通道部。 四 貰抛万式 本Π的产?以下將參照相關附圖加以詳細說明 T t明的薄膜電晶體的實施例之一如圖2(B)所 絕緣L圖2=:薄膜電晶體42包含-多晶石夕膜層24 示 成於夕、日相基板H上、—閉極電極36藉閉絕緣骐34 ;夕日曰、層24上、及源極電極71與汲極電極72，該
595003 五、發明說明（5) 電極安置於閘極電極36的兩邊並與多晶矽膜層24連接，其 中多晶矽膜層2 4的一部分包含一薄膜部1 6與一厚膜部1 8， 至少薄膜部1 6的一部分最低限度地用作薄膜電晶體42的通 道4 37 ’更進一步薄膜部μ包含如圖2(a)所示的粗大結晶 粒2 6 〇 圖2(A)更進一步顯示本發明的薄膜電晶體42的厚膜部 1 8 3比粗大結晶粒2 6小的結晶粒2 7。 本發明的薄膜電晶體是至少薄膜部1 6的一部分完全融 化的狀態而至少厚膜部1 8的一部分沒有完全融化的狀態。 為達到本發明的薄膜電晶體該特定形態，首先形成具 有一薄膜部1 6與一厚膜部1 8的多晶矽膜層24，然後將多1¾ 石夕薄膜層24作雷射退火處理，雷射的能量密度需使薄膜部 1 6完全融化但使厚膜部1 8不完全融化。 本發明中使薄膜部1 6完全融化的能量密度是指能量密 度至少達到薄膜部1 6的微結晶化臨界值，而使厚膜部丨8不 完全融化的能量密度是指能量密度低於厚膜部丨8的微結晶 化臨界值。 口亥 使其元全融化的能置密度』意指能量密度至少等 於被結晶化E品界值。藉由雷射退火處理非晶梦膜所得的多 晶矽膜，其結晶粒徑取決於雷射能量。 雷射能量密度增加時，結晶粒徑增大。但當超過一特 定能量密度時粒徑會變得非常小如20nm以下（除—些膜厚 經雷射照射後不結晶反而融化而變成非結晶）。該特定能 量密度即是微結晶化臨界值。
第9頁 595003
五'發明說明（6) 八-可理解的是當一非晶矽膜的融溶狀態從不完全變成完 二嘁化時會產生微結晶化，电此再結晶時成核機制會由原 來在基板與非晶矽膜形成的界面非均勻成核，變成無特定 成核部位的均勻成核。 *成核機制的改變取決於基板與非晶矽膜界面的溫度、 在薄膜厚度方向上的溫度分佈、膜的冷卻速度等。 ^微結晶化臨界值因此改變，其值取決於非晶矽膜的膜 厚f構、光學參數、及脈衝雷射的波長、脈衝寬度。例 如一多晶矽膜的微結晶化臨界值經雷射退火後其值約比經 ，射退火前高14%。當能量密度更增加時因磨蝕產生膜剝 f射退火處理時的能量密度使薄膜部1 6完全融化但使 部18不完全融化，厚膜部18的溫度低於微結晶化臨界 值的溫度。 因此厚膜 要場所，晶體 膜的表面。 1 8中基板與非晶石夕膜界面是成核部位的主 成長是由基板與非晶石夕膜界面逐漸往非晶石夕 石夕膜ί=16中完全融化現象產生’因抑制基板與非晶 、介曲成核，在厚膜部丨8形成的結晶粒作為晶 向上即膜表面方向可以 26 = 控制於—維空間。 匕了說疋位置 因此本發 描述為於薄膜 方向形成，而 明的薄膜電晶體（TFT )更進一步將其特徵 4 1 6的粗大晶粒2 6沿平行於通道部3 7表面白勺 厚膜部18中的結晶粒27是沿基板1〇表面往多
第10頁 595003 五、發明說明（7) 晶石夕膜層2 4表 若能量密 化’微結晶結 另一方面 足，非結晶矽 1 2基板）與非 若有此狀 部的界面，粗 此外能量 成核發生於基 晶梦膜界面， 薄膜部1 6與厚 面的方向成長。 度過分地高以致薄膜 構形成於薄膜部-及厚^呷厚膜部都完全融一 ，若能量密度過分地J 1 膜會殘留於基板（或致於薄膜部融化不 晶矽膜界面附近。 二氧化矽的絕緣膜 況時因在薄膜部的晶插夕^ i曰4^ , 日種夕於在薄膜部與厚膜 大日日粒的粒徑會減小。 密度過分地小的狀況薄膜部融化不完全，因 板（或具如二氧化矽的絕緣膜12基板）與非 小於1 # m大小不一的結晶粒不規則地形成於 膜部18。 鑒於上述原因，照射的能量密度是設定在至少達薄膜 部1 6的微結晶化臨界值但未達其磨蝕臨界值，而且其值至 少可使厚膜部1 8的非晶矽膜在膜厚方向上全部變成多晶矽 但未達厚膜部1 8的微結晶化臨界值。 因此本發明的TFT中使薄膜部丨6完全融化的能量密度 是指能量密度至少達到薄膜部丨6的微結晶化臨界值，而使 厚膜部1 8不完全融化的能量密度是指能量密度低於厚膜部 1 8的微結晶化臨界值。 另外本發明第3實施態樣的TFT，能量密度是設定在至 少達薄膜部1 6的微結晶化臨界值但未達其磨蝕臨界值，而 且不完全融化厚膜部18的能量密度是其值至少達厚膜部18 的多結晶化臨界值未達其微結晶化臨界值。
595003 五、發明說明（8) 如前述本發明的T F T中’源極電極7 1形成於厚膜部1 8 一 1上而汲極電極72形成於另一倒厚膜部18-2上較佳。 而且本發明中除通道部37外一LDD區38及源汲區4〇的 一部分形成於薄膜部1 6的通道部3 7的一部分。 需指出上述TFT除通道部37外輕微摻雜汲區（1 ightly doped drain，LDD) 38及源汲區40的一部分是形成於薄 膜部1 6。 因LDD區3 8與源汲區的一部3 9是形成於薄膜部1 6具粗 大晶粒，所以在L D D區3 8具低漏電流特性及在源汲區4 〇具 低電阻特性。 另一方面本發明中至少2列晶粒2 6、2 6 ’可形成於薄膜 部1 6的通道長度方向上，如圖2 (A)所示。 並且本發明中的2列晶粒26、26,形成於通道長度方向 上薄膜部2 4。於此情況界面7 3或7 4形成於源没區4 0薄膜部 16與厚膜部18之間，因結晶粒開始從界面73及74成長，於 薄膜部16通道寬度方向2列晶粒26、26，成長。 也就是薄膜部1 6中由於晶粒界面與通道長度方向交 錯，所以實質上是一平面，可改善載子移動率。 更進一步本發明地TFT通道部37可只形成選自2列晶粒 26、26’ 中之 1 列 26，。 本發明之實施例中因實質上無晶粒界面28交錯在通道 長度方向，可更改善載子移動率。 本發明中通道長度方向的薄膜部長度設定在約8^以 下，如此相對上較易形成粒徑至4 # m大小的粗大晶粒。若
第12頁 595003
五、發明說明（9) 通道長度方向的薄膜部長度8/zm以下，容易於薄膜部的通 道寬度方向形成2列晶粒，如身2 (A)及圖2(B)所示。 < 於本發明的TFT的另一實施例，一微結晶結構32亦可一 形成於薄膜部1 6的2列晶粒2 6、2 6 ’之間，以作為沿著2列 晶粒2 6、26’形成的邊界線28的一通道部37，如圖3(B)所 示0 本發明的TFT製造方法是如以上所述之方法。 本發明可具有以下之形態。 (1 ) 一種TFT利用具薄膜部及厚膜部的多晶矽膜作為活 性層，其中有通道部、LDD區、源汲區的一部分形成於該 薄膜部。 、口乂 (2) 如（1)所述之TFT，其中有2列晶粒形成於薄膜部。 (3) —種TFT的製造方法，該方法是利用具薄膜部及厚 膜部的多晶石夕膜作為活性層，其中退火處理是採用準分子 雷射，其能量密度可完全融化薄膜部但不融化厚膜部。 (4) 如（3)所述之TFT的製造方法，其中薄膜部區域寬 度是8 // m以下。
製造多晶石夕膜的方法中具2種膜厚的非晶矽膜經準分 子田射知、射’準分子雷射的照射強度是以可將非晶矽膜的 薄膜部完全融化而其厚膜部不完全融化的強度進行。該方 去提供一種TFT在薄膜部具有通道區及LDD區。 以下將參照相關附圖，更詳細說明本發明的實施例 首先利用電漿增強化學氣相沉積法（稱為plasma
第13頁 595003 發明說明（ίο) enhanced CVD)，形成二氧化矽（31〇2)膜12是一絕緣層作 為底層於基板10上，然後形咚咿晶矽膜丨4，如圖1(A)。 該兩層膜厚是lOOnm。 接著玻璃基板10等在5 0 0 t5分鐘進行去氫反應，於非 曰曰矽膜1 4上用習知黃光微影及乾式蝕刻法形成薄膜部丨6及 厚膜部18如圖1 (B)。 薄膜部16的膜厚是40nm，區域寬度是3 。厚膜部18 的膜厚是lOOnm。然後以準分子雷射光15照射非晶矽膜 14，如圖1(c)。 退火處理的設備是使用習知量產設備，具2〇〇mni χ 〇·4^ιπι光學鏡組。退火處理條件是能量密度設為43〇mJ/cm2 使薄膜部1 6完全融化及掃描間隔為4 〇 # m。 如前所述『使其完全融化的能量密度』意指至少達到 其微結晶化臨界值。 例如已揭露於日本公開專利公報第…卜274〇95號中非 曰曰石夕膜1 4的雷射退火處理時多晶矽膜的粒徑取決於雷射的 能量密度。
雷射能量密度增加時，結晶粒徑增大。但如前述當超 過一特定能量密度時粒徑會變得非常小如2〇nm以下（除一 些膜厚經雷射照射後不結晶反而融化而變成非結晶）。該 特定能量密度即是微結晶化臨界值。 膜厚為40nm的非晶矽膜其微結晶化臨界值是43〇mJ/ cm2 〇 因此若是對相同膜厚的非晶矽膜以430mJ/cm2照射會產
第14頁 595003 五、發明說明（11) 生微結晶化結構。本實施例中薄膜部16 ·43〇ιη]/ειη2照射後 形成粒徑1 · 5 // m的粗大晶粒2 § :約為薄膜部1 6寬度的一 半，如圖1 ( D )所示。 — 得到如此的粗大晶粒是因為薄膜部丨6的兩側皆具厚膜 部1 8。 在厚膜部18中因能量密度430m J/cm2低於其微結晶化臨 界值（約為570 mJ/cm2 )，基板/矽界面1 9是主要成核部位 2 0及晶體自該基板/石夕界面1 9往非晶矽膜1 4成長。 另一方面，在薄膜部1 6因完全融化在基板/矽界面1 9 成核作用被抑制，在厚膜部1 8的結晶粒作為晶種22，在橫 向上即膜表面方向粗大晶粒26可以形成，因此粗大晶粒26 可說是位置控制於一維空間。 如圖2(A)的平面圖所示，因粗大晶粒26形成自薄膜部 1 6的兩纟而’因此產生晶粒邊界2 8將薄膜部1 6分成兩部分。 若能量密度過分地高以致厚膜部1 8完全融化，微結晶 結構形成於薄膜部1 6及厚膜部1 8。 如圖3 ( A )所示，若能量密度不足以致於厚膜部丨8融化 不完全，非晶矽膜30會殘留於基板/矽界面1 9附近。 若有此狀況時因在薄膜部的晶種多於在薄膜部與厚膜 部的界面，粗大晶粒的粒徑會減小。 此外能量密度不足的狀況薄膜部1 6融化不完全，因成 核發生於基板/石夕界面1 9，小於1 // m大小不一的晶粒不規則 地形成於薄膜部1 6與厚膜部1 8。 因此，照射的能量密度是設定在至少達薄膜部1 β的微
第15頁 595003 五、發明說明（12) 結晶化臨界值但未達其磨蝕臨界值，而且其值至少可使厚 膜部1 8的非晶石夕膜在膜厚方向上全部變成多晶石夕但未達！ 膜部1 8的微結晶化臨界值。 本發明的實施例中因前述值是41 〇mJ/cm2、6 0 0 mJ/cra2 以上、25 0 mJ/cm2、570 mJ/cm2，能量密度介於41〇至570 mJ/cm2之間可得多晶矽膜24，其具有均一的且位置受到控 制的粗大晶粒2 6。 雖然粗大晶粒2 6的粒徑取決於照射的能量密度及薄膜 部1 6與厚膜部1 8間的膜厚差，因其主要隨基板溫度等條件 而不同，基板在室溫的情況，其約略的極限是2 # m。如圖3 (B)所示，對於區域寬度為5 v m的一薄膜部1 6，雖然於薄膜 部16的兩側形成2 //m的粗大晶粒26，但在於中央區域則形 成寬約1 /z m的微結晶結構3 2。此外若基板溫度是4 〇 〇它時粗 大晶粒2 6的粒徑約增大為4 # m。 如圖2(B)所示利用具有位置控制於一維的粗大晶粒26 的多晶矽膜24，形成閘絕緣層34、閘極電極36、閘極電極 3 6兩侧的L D D區3 8、及源汲區4 〇。 " 此時閘極電極的寬度（TFT通道長度）*15//m&LDD 長度是0. 5 # m。由此形成層間絕緣層34及源汲電極 71、72雖未標示於圖中，於是完成^丁^。 也就是TFT42的構成是藉由具薄膜部16與厚膜部“ 多晶矽膜24，以薄膜部16的最少部分作為通道部”。夕、曰 矽膜24的形成是利用雷射退火處理，該雷射的能量宓；： 制於完全融化薄膜部16但不完全融化厚膜部18。⑴度挂
第16頁 595003 五、發明說明（13) " --- 因依以上方法製造的TFT有一結晶邊界28，其實質的 垂直於明顯阻礙載子移動的是導長度方向，這是由一個面 控制因此移動率高，且不隨元件的些微差異而有差別。 此外因通道/LDD界面44及LDD/源汲界面46是在通道長 ，方向上形成於同一粗大晶粒26，漏電流亦非常小，約在 單晶矽基板上的TFT的漏電流大小範圍。 從減少面電阻的觀點，在進行摻雜時縱斷面的控制及 形成接觸孔的蝕刻控制時厚膜部18最好包含源汲區^。在 無LDD區38自動對準的TFT的情況，即使漏電流大因通道/ 源沒末端是在通道長度方向上形成於同一種晶粒，與習知 自動對準多晶矽TFT比較其漏電流小。 ” 士揭露於日本專利第2689596號中在非晶矽膜形成膜厚 差枯可2次成膜生成非晶矽膜，此時會有自然氧化膜殘留 在2個非晶矽膜的界面。 、 在TFT源汲區不宜使用殘留自然氧化膜的厚膜部，因 為源〉及電阻會增加。 圖4 ( A )是一橫截面圖，顯示本發明的實施例2，以下 將敘述之。該實施例中組成構件如與圖2(B)相同者以相同 號碼標示，不再加以描述。 以如實施例1相同方式，於400。<：下進行雷射退火處 理’形成一多晶石夕膜2 4，其具有2列3 /z m的粗大晶粒。利用 多晶石夕膜24，形成閘絕緣層34、閘極電極48 '閘極電極48 兩側的LDD區50、及源汲區52。 由此製成TFT54，該TFT54具通道長度〇·8 及兩端各
595003
有一長度0.5//m的LDD區。通道部49形成於粗大晶粒26之一 不包含將薄膜部1 6分成兩部免和晶粒邊界28。 雖然期望晶粒邊界28是在源汲區52内，然藉由閘長 度、LDD長度、黃光微影對準精度，將其包含在源極電極 側或汲極電極侧的LDD區内是可能的。 從漏電流的觀點而言期望晶粒邊界28是在源極電極側 的LDD區50内。 圖4 ( B)是一橫截面圖，顯示本發明的實施例3，以下 將欽述之。 該實施例中組成構件如與圖2(B)相同者以相同號碼標 示，不再加以描述。 以=似實施例1方式，形成一多晶矽膜24，其具有2列 1· 5 //m寬的粗大晶粒26。利用多晶矽膜24，形成閘絕緣層 34、閘極電極56、閘極電極56 一侧的LDD區“、及源汲區 60 〇 由此製成TFT62，該TFT62具通道長度〇·8 一侧有 一長度0.2 //m的LDD區。通道部57形成於一側粗大晶粒26。 在通道部57及LDD區58中不包含將薄膜部16分成兩部分的 晶粒邊界2 8。 如前述薄膜電晶體的製造方法已說明其基本技術概 念’更具體說明該方法包含以下步驟； 形成一具薄膜部及厚膜部的非晶矽膜於基板上； 利用雷射退火處理該非晶矽膜使該薄膜部及該厚膜部 多結晶化，該雷射能量密度使該薄膜部完全融化而該厚膜
第18頁 595003 五、發明說明（15) 部不完全融化； 形成薄膜電晶體以 而且前述薄膜電晶 膜的薄膜部與厚膜部的 於基板上形成一非 部分餘刻非晶；5夕膜 餘部分的非晶矽膜表面 另一方面前述薄膜 晶石夕膜的薄膜部與厚膜 於基板上形成第一 I虫刻第一非晶石夕膜 於包括已钱刻第一 膜然後進行蝕刻。 而且前述薄膜電晶 融化的能量密度是該值 該使厚膜部不完全融化 結晶化臨界值。 此外前述薄膜電晶 融化的能量密度是該值 達薄膜部的磨蝕臨界值 是該值至少達厚膜部的 結晶化臨界值。 该薄膜—部作為至少一通道部。 體的製造方法，形成基板上非曰矽 製程包括以下步驟； 非3曰石夕 晶矽膜； 的邛分至一深度使其表面低於其 電晶體的製造方法，形成基板上非 部的製程包括以下步驟；扳上非 非晶石夕膜； 的一部分； 非晶矽膜的基板上形成第二非晶矽 體的製造方法，其中使薄膜部完全 至y為4膜部的微結晶化臨界值而 的此里街度是該值低於厚膜部的微 體的製造方法，其中使薄膜部完全 至少為薄膜部的微結晶化臨界值未 而使厚膜部不完全融化的能量密度 多結晶化臨界值且低於厚膜部的微 上所述之實施例’該實施例僅作為 可於基板上形成第一非晶石夕膜後I虫 本發明不只限於以 舉例用。例如本發明亦
第19頁 595003 五、發明說明（16) 刻第一非晶石夕膜的一部分；再於包括已蝕刻第一非晶矽膜 的基板上形成第二非晶矽膜然後進行蝕刻，得到薄膜部與 厚膜部。 —’ 一 根據上述本發明是利用雷射退火處理形成一多晶矽 $二該雷射的能量密度使薄膜部完全融化而使厚膜部不完 全融化’ 一通道部是由粗大晶粒成長於薄膜部與厚膜部界 面而形成，因此可利用習知的雷射退火設備便達到如高載 子移動率、低漏電流等的效能。 除通道部利用LDD區及源没區的一部分形成於薄膜 部、，該LDD區及源汲區皆具粗大晶粒可使LDD區的漏電流減 低没源汲區的電卩旦減少。 藉由通道長度方向的2列結晶粒形成薄膜部，薄膜部 中結晶邊界與通遒長度方向交錯是實質的一平面，因此改 善載子移動率。 U通這部只取从〜一㈠、，.“叫他〈—，結晶邊界與通 長度方向交錯實質上不存在，因此改善載子移動率。 藉由使通道長度方向的薄膜部以下 成長容易達4 e m，由此促進薄膜部中诵p t ^大曰日粒 結晶粒。 中通退見度方向形成^
595003 圖式簡單說明 五、【圖式簡單說明】 圖1是表示本發明T F T的實施例丨的橫戴 至圖1 (D)表示製造過程的進展順序。 圖’圖1 (A) 圖2(A)是相對於圖1(D)的平面圖。 圖2(B)是表示接著的製造過程的橫戴面圖。 圖3(A)是比較例1的橫截面圖。 ° 圖3 (B)是比較例2的平面圖。 圖4(A)是表示本發明TFT的實施例2的横戴面圖。 圖4(B)是表示本發明TFT的實施例3的橫截面圖。 件符號說明： 10基板 1 2絕緣膜 1 4非晶矽膜 1 6薄膜部 1 8厚膜部 1 9基板/石夕界面 2 0主要成核部位 2 2晶種 2 4多晶矽膜 26, 26’粗大晶粒 2 7結晶粒 2 8晶粒界面 3 0非晶碎膜
第21頁 595003 圖式簡單說明 73界面 74界面 71源極電極 7 2沒極電極 3 2微結晶結構 34閘絕緣膜 3 6閘極電極 3 7通道部
3 8 L D D 區 4 0源汲區 42薄膜電晶體 44通道/LDD界面 46 LDD/源汲界面 4 9通道部 5 0 L D D 區 5 2源汲區
54薄膜電晶體 56閘極電極 58 LDD 區 6 0源汲區
第22頁
Claims (1)
- 595003種薄膜電晶體，包含：一多晶矽膜層，形成於λ 冤極，隔者閘絕-学膜，形成於該多晶矽膜層 源極電極與汲極電極，該源極電極與該汲極電極形 、於該=極電極兩邊，並與該多晶矽膜層連接； + 於其中，該多晶矽膜層的一部分包含一薄膜部與一厚 膜部’且至少該薄膜部的一部分最低限度地用作該薄膜電 晶體的通道部； 且於其中，該薄膜部包含粗大晶粒。 2 ·如申請專利範圍第1項之薄膜電晶體，其中，該厚 膜部包含結晶粒，其結晶尺寸小於該薄膜部的粗大晶粒。 3·如申請專利範圍第1項之薄膜電晶體，其中，該薄 膜部中形成之該粗大晶粒是沿平行於該通道部表面的方向 成長’而形成於該厚膜部的該結晶粒是沿從該基板表面至 該多晶石夕膜層表面的方向成長。 4·如申請專利範圍第1項之薄膜電晶體，其中，該源 極電極是形成於該等厚膜部中之一者，而汲極電極是形成 於該等厚膜部中之另一者。 5 ·如申請專利範圍第1項之薄膜電晶體，其中，除該 通道部外，有一LDD區及源汲區的一部分形成於該薄膜部 的該通道部的一部分。 6. 如申請專利範圍第1項之薄膜電晶體，其中，至少2 列該結晶粒形成於該薄膜部的通道長度方向。 7. 如申請專利範圍第6項之薄膜電晶體，其中，有一 通道部只形成於該2列該結晶粒中之一列。第23頁 595003 六、申請專利範圍 8 ·如申請專利範圍第1項之薄膜電晶體，其中，有一 微結晶結構石著形成於该通道部的該2列結晶粒之間的邊 界線，形成於該2列結晶粒之間。 9 ·如申請專利範圍第1項之薄膜電晶體，其中，該薄 膜部在通道長度方向的長度為8//Π1或8/zm以下。I 0 · —種薄膜電晶體’包含：一多晶矽膜層，形成於 基板上；一閘極電極，，隔著閘絕緣膜，形成於該多晶矽膜 層上；及源極電極與没極電極，該源極電極與該汲極電極 形成於該閘極電極兩邊，並與多晶石夕膜層連接； 於其中，該多晶矽膜層的一部分包含一薄膜部與一厚 膜部，且至少該薄膜部的一部分最低限度地用作該薄膜電 晶體的通道部； 且於其中，至少該薄膜部的一部分是完全融化狀態， 而至少該厚膜部的一部分是不完全融化狀態。 II · 一種薄膜電晶體，包含： 一多晶矽膜，具有一薄膜部與一厚膜部，該薄膜部被 最低限度使用作該薄膜電晶體的通道部；其中，該多晶矽膜是利用雷射退火處理而得，該雷射 退火處所用之能量密度可使該薄膜部完全融化，而該厚膜 部不完全融化。 1 2 ·如申請專利範圍第11項之薄膜電晶體，其中，使 該薄膜部完全融化的該能量密度是至少等於該薄膜部的微 結晶化臨界值； 且於其中，使該厚膜部不完全融化的該能量密度係低第24頁 申請專利範圍 於该厚膜部的微結晶化臨界值。 薄膜申請專利範圍第11久之薄膜電晶體’其中，使 晶化融=該能量密度係至少等於該薄膜部的微結 而使不；部的磨姑臨界值的能量密度； 的多姓曰、化旷；： 能量密度是至少等於該厚膜部 能且小於該厚膜部的微結晶化臨界值的 14.如申請專利範圍第u項之薄膜電晶體， 石亥通這部外，有一 T D 匕于、 膜部的該通道Ϊ的一； 少9 2·如申請專利範圍第U項之薄膜電晶體，其中，至 *J该結晶粒形成於該薄膜部的通道長度方向。 一 1 6.如申请專利範圍第丨5項之薄膜電晶體，其中， 通道部只形成於2列該結晶粒中之一列。 , —1 7.如申凊專利範圍第丨丨項之薄膜電晶體，盆中， 邊ΪΪ晶結ί沿著形成於該通道部的該2列結晶粒之間的 4界線，形成於該2列結晶粒之間。 C°申請專利範圍第11項之薄膜電晶體，其中，嗲 4膜。卩在通道長度方向的長度為8 或8 以下。U 1 9 · 一種薄膜電晶體的製造方 體包含：一客曰欲胺爲^衣^方法，其中，该薄膜電晶 著Η姐在 甜、、㈢，形成於基板上；一閘極電極，隔 :、、、緣膜，开i成於該多晶矽膜層上；及源極電極盥汲極 :，該源極電極與該汲極電極形成於該閘極 並與多晶矽膜層連接； 电®巾邊，第25頁 595003 _案號92112290_年月日__ 六、申請專利範圍 23.如申請專利範圍第1 9項之薄膜電晶體的製造方 法，其中，使該薄膜部完全融化的能量密度係至少等於該 薄膜部的微結晶化臨界值，但小於該薄膜部的磨蝕臨界 值；而使該厚膜部不完全融化的能量密度係至少等於該厚 膜部的多結晶化臨界值且低於該厚膜部的微結晶化臨界 值0第27頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002132310A JP4190798B2 (ja) | 2002-05-08 | 2002-05-08 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200306669A TW200306669A (en) | 2003-11-16 |
| TW595003B true TW595003B (en) | 2004-06-21 |
Family
ID=29397385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092112290A TW595003B (en) | 2002-05-08 | 2003-05-06 | Thin-film transistor and method for manufacturing same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6815269B2 (zh) |
| JP (1) | JP4190798B2 (zh) |
| KR (1) | KR100510934B1 (zh) |
| CN (1) | CN1319178C (zh) |
| TW (1) | TW595003B (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746942B2 (en) * | 2000-09-05 | 2004-06-08 | Sony Corporation | Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device |
| JP2003179068A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 画像表示装置およびその製造方法 |
| KR100501700B1 (ko) * | 2002-12-16 | 2005-07-18 | 삼성에스디아이 주식회사 | 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터 |
| JP4165305B2 (ja) * | 2003-06-10 | 2008-10-15 | ソニー株式会社 | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| US7745822B2 (en) | 2003-06-27 | 2010-06-29 | Nec Corporation | Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part |
| TWI220073B (en) * | 2003-07-24 | 2004-08-01 | Au Optronics Corp | Method for manufacturing polysilicon film |
| US7208401B2 (en) * | 2004-03-12 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | Method for forming a thin film |
| US7611577B2 (en) * | 2004-03-31 | 2009-11-03 | Nec Corporation | Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor |
| CN1300825C (zh) * | 2004-07-21 | 2007-02-14 | 友达光电股份有限公司 | 制造多晶硅层的方法 |
| JP4882322B2 (ja) * | 2004-09-17 | 2012-02-22 | 日本電気株式会社 | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| US8681084B2 (en) | 2004-09-17 | 2014-03-25 | Gold Charm Limited | Semiconductor device, method for driving same, display device using same and personal digital assistant |
| JP2006237525A (ja) * | 2005-02-28 | 2006-09-07 | Nec Lcd Technologies Ltd | レーザ照射方法及び装置 |
| TWI389316B (zh) * | 2005-09-08 | 2013-03-11 | Sharp Kk | 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 |
| KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| JP4339330B2 (ja) | 2006-04-19 | 2009-10-07 | 日本電気株式会社 | レーザ照射方法及びレーザ照射装置 |
| KR100785020B1 (ko) * | 2006-06-09 | 2007-12-12 | 삼성전자주식회사 | 하부 게이트 박막 트랜지스터 및 그 제조방법 |
| KR100785019B1 (ko) * | 2006-06-09 | 2007-12-11 | 삼성전자주식회사 | 하부 게이트 박막 트랜지스터 및 그 제조방법 |
| TWI319625B (en) * | 2006-11-30 | 2010-01-11 | Tpo Displays Corp | Image display system and manufacturing method of multi-gates thin film transistor |
| TW201037769A (en) * | 2009-04-09 | 2010-10-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and manufacturing method thereof |
| KR101638978B1 (ko) * | 2009-07-24 | 2016-07-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN105140123B (zh) * | 2014-05-30 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105161498B (zh) * | 2015-08-03 | 2017-09-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
| JP2020035799A (ja) * | 2018-08-27 | 2020-03-05 | キオクシア株式会社 | 半導体記憶装置 |
| CN114270530A (zh) * | 2019-08-09 | 2022-04-01 | 美光科技公司 | 晶体管及形成晶体管的方法 |
| US11024736B2 (en) | 2019-08-09 | 2021-06-01 | Micron Technology, Inc. | Transistor and methods of forming integrated circuitry |
| US10964811B2 (en) | 2019-08-09 | 2021-03-30 | Micron Technology, Inc. | Transistor and methods of forming transistors |
| US11637175B2 (en) | 2020-12-09 | 2023-04-25 | Micron Technology, Inc. | Vertical transistors |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200572A (ja) | 1987-02-17 | 1988-08-18 | Seiko Instr & Electronics Ltd | 薄膜半導体装置の製造方法 |
| JP2689596B2 (ja) * | 1989-04-25 | 1997-12-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH05182923A (ja) * | 1991-05-28 | 1993-07-23 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法 |
| JPH06140324A (ja) | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
| JP2809152B2 (ja) | 1995-09-28 | 1998-10-08 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| US5817548A (en) * | 1995-11-10 | 1998-10-06 | Sony Corporation | Method for fabricating thin film transistor device |
| TW335503B (en) * | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
| JP3306300B2 (ja) * | 1996-06-20 | 2002-07-24 | 三洋電機株式会社 | 半導体膜のレーザーアニール方法 |
| CN1196832A (zh) * | 1996-06-28 | 1998-10-21 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置 |
| JP3503427B2 (ja) * | 1997-06-19 | 2004-03-08 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| KR100269312B1 (ko) * | 1997-10-14 | 2000-10-16 | 윤종용 | 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법 |
| JP3204307B2 (ja) | 1998-03-20 | 2001-09-04 | 日本電気株式会社 | レーザ照射方法およびレーザ照射装置 |
| US6228693B1 (en) * | 1998-06-05 | 2001-05-08 | Sharp Laboratories Of America, Inc. | Selected site, metal-induced, continuous crystallization method |
| JP3658213B2 (ja) * | 1998-11-19 | 2005-06-08 | 富士通株式会社 | 半導体装置の製造方法 |
| US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| TW517260B (en) * | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
| JP2001023899A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 |
| US6599788B1 (en) * | 1999-08-18 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6410368B1 (en) * | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| KR100439345B1 (ko) * | 2000-10-31 | 2004-07-07 | 피티플러스(주) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
-
2002
- 2002-05-08 JP JP2002132310A patent/JP4190798B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-06 TW TW092112290A patent/TW595003B/zh not_active IP Right Cessation
- 2003-05-06 US US10/430,540 patent/US6815269B2/en not_active Expired - Lifetime
- 2003-05-07 KR KR10-2003-0028829A patent/KR100510934B1/ko not_active IP Right Cessation
- 2003-05-08 CN CNB031309062A patent/CN1319178C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100510934B1 (ko) | 2005-08-30 |
| JP4190798B2 (ja) | 2008-12-03 |
| CN1457103A (zh) | 2003-11-19 |
| CN1319178C (zh) | 2007-05-30 |
| US6815269B2 (en) | 2004-11-09 |
| US20030211666A1 (en) | 2003-11-13 |
| KR20030087560A (ko) | 2003-11-14 |
| JP2003332346A (ja) | 2003-11-21 |
| TW200306669A (en) | 2003-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| US5851862A (en) | Method of crystallizing a silicon film | |
| TW200416834A (en) | Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| TW200924067A (en) | Methods of fabricating crystalline silicon, thin film transistors, and solar cells | |
| US6458200B1 (en) | Method for fabricating thin-film transistor | |
| JP4174862B2 (ja) | 薄膜トランジスタの製造方法および半導体装置の製造方法 | |
| TW558838B (en) | A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it | |
| JP2003158137A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| TWI233457B (en) | Method of forming poly-silicon crystallization | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3630593B2 (ja) | 半導体装置、半導体装置の作製方法、及び液晶表示装置 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JP2004119636A (ja) | 半導体装置およびその製造方法 | |
| JP4701467B2 (ja) | 多結晶膜の製造方法および半導体装置の製造方法 | |
| KR101054798B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| JP3767727B2 (ja) | 半導体装置の作製方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| KR20030015618A (ko) | 결정질 실리콘의 제조방법 | |
| JP2001102589A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |