CN1086843C - 半导体电路及半导体器件 - Google Patents

半导体电路及半导体器件 Download PDF

Info

Publication number
CN1086843C
CN1086843C CN96120188A CN96120188A CN1086843C CN 1086843 C CN1086843 C CN 1086843C CN 96120188 A CN96120188 A CN 96120188A CN 96120188 A CN96120188 A CN 96120188A CN 1086843 C CN1086843 C CN 1086843C
Authority
CN
China
Prior art keywords
channel transistor
film
active area
crystallization
catalyst elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96120188A
Other languages
English (en)
Other versions
CN1159658A (zh
Inventor
牧田樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1159658A publication Critical patent/CN1159658A/zh
Application granted granted Critical
Publication of CN1086843C publication Critical patent/CN1086843C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有CMOS结构的半导体电路，此CMOS结构包括n沟道道晶体管和p沟道晶体管，它们都具有由硅薄膜形成的有源区，此硅薄膜具有位于一具有绝缘表面的衬底上的结晶性。n沟道道晶体管和p沟道晶体管互补地构成CMOS结构。p沟道晶体管包含可增强有源区中非晶薄膜结晶性的催化剂元素，n沟道晶体管有源区中催化剂元素的浓度低于p沟道晶体管有源区中催化剂元素的浓度。

Description

半导体电路及半导体器件
本发明涉及由诸如衬底中具有绝缘表面的薄膜晶体管(以下叫做TFT)等MOS晶体管构成的半导体电路，以及制造这种半导体电路的方法。本发明的半导体电路可应用于这些半导体器件中，诸如薄膜集成电路，以及使用TFT可用于有源矩阵液晶显示器件、图像传感器或类似器件的驱动器的三维集成电路。本发明也涉及包括这种半导体电路的半导体器件和制造半导体器件的方法。
在近几年，为了实现有源矩阵液晶显示器、以高速和高分辨率工作的接触型图像传感器，或者三维集成电路，已尝试在由玻璃构成的绝缘衬底上或在绝缘薄膜上形成高性能的半导体。特别是，在有源矩阵液晶显示器件中，已积极地开发了驱动器的单片技术。依据驱动器的单片技术，在与矩阵部分同一衬底上形成驱动器，它是用于驱动包括多个构成显示部分像素的矩阵部分的半导体器件。
硅的薄膜一般用于包含在半导体器件中的半导体电路的半导体层。薄膜硅半导体一般可分成两类：非晶硅(以下叫做a-Si)形成的那些和具有结晶性的硅形成的那些。对于具有结晶性的硅，公知的有多晶硅、微晶硅等类似的硅。
最常使用a-Si，因为它可在低温下制造，也可相当容易地用气相方法来制造，从而其生产率是极好的。然而，a-Si也有缺点，诸如它的导电性比具有结晶性的硅半导体弱。因此，为了获得更高速的特性，日益希望开创一种用于制造由具有结晶性的半导体形成的半导体电路的方法。
作为获得硅半导体的方法，公知有以下三种方法：
(1)第一种方法是从一开始就生长具有结晶性的薄膜。
(2)第二种方法是首先生长非晶薄膜，然后由激光能对薄膜进行晶化。
(3)第三种方法是首先生长非晶薄膜，然后通过对薄膜施加热能来晶化薄膜。
然而，依据第一种方法，晶化与生长步骤同时进行。为了获得晶粒尺寸大的结晶硅，不可避免地要生长厚度大的硅薄膜。因此，在技术上很难在整个衬底上均匀地生长具有令人满意的半导体特性的薄膜。此外，因为生长温度高达600℃或更高，不能使用玻璃变形点低的廉价玻璃衬底，因此导致成本方面的缺陷。
因此，目前研究和开发集中在第二和第三种方法。例如，在编号为6-252398的日本专利公开公报中揭示了第二种方法，其中用波长为308nm的XeCl(氯化氙)准分子激光辐照a-Si薄膜，从而在很短的时间内只融化a-Si薄膜，而不引起对玻璃衬底的损坏，并在凝固过程中使薄膜晶化。特别是，编号为6-252398的日本专利公开公报运用了对n沟道TFT辐照激光能量的最佳值与p沟道TFT所用不同的这个事实。因此，在分开的步骤中对各个TFT用激光进行辐照，从而用各个最佳的能量辐照n沟道TFT和p沟道TFT。即，辐照一种类型的TFT而另一种类型的TFT被掩蔽，因此每种类型的TFT都需要一个激光辐照步骤。
与第一和第二种方法相比，第三种方法有利于在大面积的衬底中容易地形成半导体。然而，第三种方法需要在600℃或更高的高温下进行几十个小时的退火处理，来达到晶化的目的。因此，为了使用廉价的玻璃衬底和提高生产率，第三种方法需要同时解决降低退火温度和在短时间内晶化的问题。
在编号为6-244103和6-244104的日本专利公开公报中提出了一种方法，该方法用于解决运用第三种方法进行退火处理中产生的问题。依据这些方法，为了降低退火温度和缩短处理的时间，使用催化剂元素，以促进a-Si薄膜的晶化。说得更具体些，可允许把痕量(trace)的金属元素诸如镍、钯或铅等包含在a-Si薄膜的表面。其后，a-Si薄膜经过大约四小时550C的退火，从而完成a-Si薄膜的晶化。目前，由Corning股份有限公司制造、用于有源矩阵液晶显示器件的CORNING 7095玻璃具有593℃的玻璃变形点。因此，由于扩大了衬底面积，所以编号为6-244103的日本专利公开公报中揭示的方法是非常有用的。
低温下晶化的机理如下：首先，在最初状态由金属元素产生晶体晶核。其后，金属元素起着促进晶体生长的催化剂的作用，从而快速地进行晶化。在此意义上，这样的金属元素叫做催化剂元素。通过用普通的固相生长方法对a-Si薄膜进行晶化而获得的结晶硅薄膜具有孪晶结构(twin structure)。另一方面，通过用催化剂元素促进晶化获得的结晶硅薄膜由多个柱形晶体构成，且每个柱形晶体的内部处于理想的单晶状态。
此外，在编号为6-244104的日本专利公开公报中，催化剂元素被选择性地引入一部分a-Si薄膜，且a-Si薄膜被加热。因此，a-Si薄膜的其它部分保持非晶，因而只有选择性地引入催化剂元素的区域才被晶化。此外，延长了退火时间，以使晶体从选择性地引入催化剂元素的区域沿横向(即，平行于衬底的方向)生长。在沿横向的晶体生长区的内部，具有基本上相同的生长方向的柱形晶体相互靠近。因此，与因直接引入催化剂元素而随机产生晶体晶核的区域相比，该区域具有更令人满意的结晶性。因此，通过把由晶体沿横向生长而获得的结晶硅薄膜用作半导体器件的有源区，可使半导体具有较高的性能。
然而，不幸的是，虽然发明和研究了不同的制造结晶硅薄膜的方法，但目前还不能满足所有的需要。例如，在驱动器单片型有源矩阵液晶显示器件中，在由只包括n沟道TFT的单沟道结构构成驱动器的情况下，增加了功耗和伴随的生热量。相应地，为了降低功耗和生热量，由CMOS构成驱动器是有效的。
然而，对于构成CMOS电路的p沟道TFT和n沟道TFT，p沟道TFT的性能明显低于n沟道TFT的性能。此外，在TFT中，由不完全的结晶硅薄膜构成沟道区；因此，当与在半导体衬底中形成的MOS晶体管相比，n沟道TFT和p沟道TFT之间的性能差别更明显了。场效应迁移率和阈值电压中的差别特别明显，问题就由此产生。通常，在由相同材料形成p沟道TFT和n沟道TFT的情况下，p沟道TFT只能达到n沟道TFT场效应迁移率的大约1/3。此外，对于阈值电压，n沟道TFT可稳定在大约2V到3V。另一方面，p沟道TFT可稳定在-7V到-12V，这些是极大值而通常不能被稳定。
于是，取一具有最简单CMOS结构的倒相器为例，检查在半导体电路中产生的问题。图8示出倒相器的电路图。当把高输出信号(以下，叫做H信号)输入到输入端803时，n沟道TFT 801变到导通状态，从输出端804输出来自地线806的低输出信号(以下，叫做L信号)。在把L信号输入到输入端803的情况下，p沟道TFT 802变到导通状态，从输出端804输出来自VDD 805的H信号。
接着，图9A和9B示出一般n沟道TFT和p沟道TFT中栅极电压VG和漏极电流ID之间的关系。坐标轴中的漏极电流ID是以对数尺度表示的。图9A中示出的n沟道TFT的阈值电压VTH是大约2V，而图9B中示出的p沟道TFT的阈值电压VTH是大约-8V。特别是，可明显地观察到夹断(off)区中各个TFT的栅极电压VG上升。这是因为TFT的沟道层是由不完全的结晶硅薄膜构成的，从而当栅极电压VG变成夹断电压且该电压集中在漏极端的结的部分时，由晶体缺陷(陷阱能级)产生了载流子的隧道效应。因此，不可避免在某种程度上增加了TFT夹断区中的漏电流，此TFT包括由绝缘衬底上的结晶硅薄膜形成的沟道层。
当具有图9A和图9B所示TFT特性的n沟道和p沟道TFT构成图8的倒相器时，用于驱动TFT的栅极电压(即，至输入端803的输入电压)、用于驱动n沟道TFT的电压VH和用于驱动p沟道TFT的电压VL可由以下公式表示：
VH＝VTH(N)+VONmargin(N)+ΔVTH(N)
VL＝VTH(P)+VONmargin(P)-ΔVTH(P)
这里，(N)指n沟道TFT的那些量，(P)指p沟道TFT的那些量。
这里当ΔVTH(指TFT之间VTH的非均匀性)在n沟道TFT中为1V，在p沟道TFT中为3V，以及n沟道和p沟道TFT的VON都是3V时，所得结果是VH为6V而VL为-14V，VL是一个很大的值。由于p沟道TFT的TFT特性曲线不令人满意，所以由具有图9所示TFT特性的通常的CMOS TFT构成的倒相器具有大的VL，从而增加了功耗。因此，这不只削弱了CMOS的优点，而且当VL输入输入端803时，把大的负电压加到n沟道TFT 801的栅极。这增加了漏电流。虽然在上述电路中未考虑场效应迁移率，但在场效应迁移率不充分的情况下，高频时TFT的速度很低，于是产生了不能实现高频驱动的问题。
在编号为6-252398的日本专利公开公报中，以激光退火方法用不同的最佳能量辐照n沟道TFT和p沟道TFT，并对它们分别进行晶化。然而，不能明显地提高p沟道TFT的性能，因而如不结合其它技术，此技术不能实现具有良好特性的CMOS电路。这是因为编号为6-252398的日本专利公开公报只致力于TFT特性之一的场效应迁移率，并设定激光辐照的能量以获得最大值。因为p沟道TFT和n沟道TFT之间的最大值是不同的，所以需要分开的激光退火步骤。然而，另一个要点减小p沟道TFT的阈值电压在此技术中是不考虑的。此外，申请人进行的实验揭示出，在以某种程度改变激光退火功率的情况下，TFT的场效应迁移率明显变化，但阈值电压变化很小。从这些结果可看出，编号为6-252398的日本专利公开公报在场效应迁移率方面实现了对n沟道TFT和p沟道TFT的优化，但它未在所有方面得出高性能CMOS结构的半导体电路。
依据本发明的一个方面，一种用于具有矩阵电路部分和外围电路部分的有源矩阵器件的半导体电路，所述半导体电路形成于外围电路中并具有CMOS结构，该CMOS结构包括n沟道晶体管和p沟道晶体管，它们都有由具有结晶性的硅薄膜形成的有源区(active region)，此硅薄膜位于一具有绝缘表面的衬底上，而n沟道晶体管和p沟道晶体管互补地构成CMOS结构。p沟道晶体管包含可增强有源区中非晶薄膜结晶性的催化剂元素，n沟道晶体管有源区中催化剂元素的浓度低于p沟道晶体管有源区中催化剂元素的浓度。在晶体相对于衬底表面沿横向定向的硅薄膜的区域中形成p沟道晶体管。
在本发明的一个实施例中，p沟道晶体管有源区中催化剂元素的浓度是大约1×1015原子cm3到1×1019原子cm3。
在本发明的另一个实施例中，p沟道晶体管有源区中催化剂元素的浓度是大约1×1016原子cm3到1×1018原子cm3。
在本发明的又一个实施例中，n沟道晶体管有源区中催化剂元素的浓度是大约1×1015原子cm3。
在本发明的又一个实施例中，由次级离子质谱测定法(secondary ion massspectroscopy)检测到的最小值来确定催化剂元素的浓度。
依据本发明的另一个方面，一种用于具有矩阵电路部分和外围电路部分的有源矩阵器件的半导体电路，所述半导体电路形成于外围电路部分中且包括n沟道晶体管和p沟道晶体管，它们都有由具有结晶性的硅薄膜形成的有源区，此硅薄膜位于一具有绝缘表面的衬底上。p沟道晶体管的有源区由结晶硅薄膜形成，此结晶硅薄膜由催化剂元素晶化，n沟道晶体管的有源区也由结晶硅薄膜形成，此结晶硅薄膜由固相晶化方法晶化，而不使用催化剂元素。在晶体相对于衬底表面沿横向定向的硅薄膜的区域中形成p沟道晶体管。
依据本发明的另一个方面，一种用于具有矩阵电路部分和外围电路部分的有源矩阵器件的半导体电路，所述半导体电路形成于外围电路部分中且包括n沟道晶体管和p沟道晶体管，它们都有由具有结晶性的硅薄膜形成的有源区，此硅薄膜位于一具有绝缘表面的衬底上。p沟道晶体管的有源区由结晶硅薄膜形成，此结晶硅薄膜由催化剂元素晶化，n沟道晶体管的有源区也由结晶硅薄膜形成，此结晶硅薄膜用激光或强光辐照来晶化。在晶体相对于衬底表面沿横向定向的硅薄膜的区域中形成p沟道晶体管。
在本发明的一个实施例中，催化剂元素包括从包含Ni、Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb的组中选出的至少一种元素。
在本发明的另一个实施例中，半导体器件包括任何上述的半导体电路。
用于制造依据本发明的半导体电路的方法包括以下步骤：在具有绝缘表面的衬底上形成非晶硅薄膜；在非晶硅薄膜中选择性地引入用于促进非晶硅薄膜中结晶性的催化剂元素；进行退火处理，以对引入催化剂的非晶硅薄膜区进行晶化，从而获得结晶硅区；利用结晶硅薄膜区形成p沟道晶体管；以及利用除了结晶硅薄膜区以外的区域形成n沟道晶体管。
用于制造依据本发明的半导体电路的方法包括以下步骤：在具有绝缘表面的衬底上形成非晶硅薄膜；在非晶硅薄膜中选择性地引入用于促进非晶硅薄膜中结晶性的催化剂元素；进行退火处理，以对引入催化剂的非晶硅薄膜区进行晶化，并进一步使位于已晶化的非晶硅薄膜区周边的非晶硅薄膜中的晶体沿基本上平行于衬底表面的方向生长，从而获得结晶硅薄膜区；利用结晶硅薄膜区形成p沟道晶体管；以及利用未被催化剂元素晶化的区域形成n沟道晶体管。
上述制造半导体电路的方法还包括以下步骤：在进行了退火处理并获得结晶硅薄膜区后，在高温下进行另一个退火处理，以在催化剂元素的晶化未达到的区域中产生晶核，从而进行固相晶化；利用经退火处理获得的结晶硅薄膜区形成p沟道晶体管；以及利用通过在催化剂元素的晶化未达到的区域中产生晶核来固相晶化的区域形成n沟道晶体管。
上述制造半导体电路的方法还包括以下步骤：在进行了退火处理并获得结晶硅薄膜区后，用激光或强光对催化剂元素的晶化未达到的区域进行辐照，从而对该区域进行晶化；利用经退火处理获得的结晶硅薄膜区形成p沟道晶体管；以及利用由激光或强光对催化剂元素的晶化未达到的区域进行辐照而晶化的区域形成n沟道晶体管。
上述制造半导体电路的方法还包括以下步骤：在包含催化剂元素的区域被选择性地晶化，以及在催化剂元素的晶化未达到的区域中由自发产生的晶核进行的固相晶化完成后，用激光或强光辐照已晶化的区域，从而促进已晶化区域的结晶性。
因此，这里描述的本发明的优点是(1)提供了一种半导体电路和一种半导体器件，它们包括性能明显提高的p沟道TFT而不削弱n沟道TFT特性，并且可使用廉价的玻璃衬底，也提高了生产率；以及(2)提供了一种制造这样的半导体电路和半导体器件的方法。
通过参考附图，阅读和理解以下的详细描述，本发明的这些和其它优点将对本领域内的那些熟练技术人员变得明显起来。
图1是示出第一实施例的TFT制造工艺概要的平面图。
图2A到2F是示出第一实施例的TFT制造工艺的图1的线A-A’处的剖面图。
图3是示出第二实施例的TFT制造工艺概要的平面图。
图4A到4F是示出第二实施例的TFT制造工艺的图3的线B-B’处的剖面图。
图5是示出第三实施例的TFT制造工艺概要的平面图。
图6A到6F是示出第三实施例的TFT制造工艺的图5的线C-C’处的剖面图。
图7A和7B是示出本发明的TFT栅极电压和漏极电流之间关系的曲线图。
图8是示出用于本发明的倒相器电路的图。
图9A和9B是示出常规的TFT栅极电压和漏极电流之间关系的曲线图。
依据本发明，半导体器件或半导体电路包括绝缘衬底上的n沟道晶体管和p沟道晶体管。p沟道晶体管的有源区包含预定量的催化剂元素，该催化剂元素用于促进a-Si薄膜的结晶性，n沟道晶体管有源区中催化剂元素的浓度高于p沟道晶体管有源区中催化剂元素的浓度。
本发明人已进一步改进了编号为6-244103和6-244104的日本专利公开公报中揭示的用于a-Si薄膜的晶化技术。结果，发现n沟道TFT和p沟道TFT具有明显不同的特性。图7原子和7B示出由本发明人依据本发明的不同方面和常规工艺制造的TFT栅极电压和漏极电流之间关系的曲线图。图7A是用于n沟道TFT的图，图7B是p沟道TFT的图。实线指出一种TFT的特性，该TFT包括由用催化剂元素晶化的结晶硅薄膜形成的有源区。虚线指另一种TFT的特性，该TFT包括由不使用催化剂元素的普通固相晶化方法晶化的结晶硅薄膜形成的有源区。两种薄膜都在固态中晶化，然后整个薄膜都用低功率的准分子激光进行辐照，以提高结晶性。坐标轴中的漏极电流ID以对数尺度表示。
在图7A中的n沟道TFT中，通过引入用于晶化的催化剂元素，把虚线所指出的由常规工艺晶化的TFT的特性变到实线所指出的特性。特别是，场效应迁移率从大约120cm2/Vs提高到140cm2/Vs，阈值电压VTH从大约2V到3V减少到大约1V到2V。然而，在使用催化剂元素的情况下，负电压VG(即，n沟道TFT的夹断电压)处漏极电流ID可能会上升。
另一方面，在图7B的p沟道TFT中，与用普通的固相晶化工艺制造的TFT相比，使用用于晶化的催化剂元素制造的TFT中的导通特性明显提高。特别是，场效应迁移率从大约40cm2/Vs提高到90cm2/Vs，阈值电压VTH从大约-8V到-10V减少到大约-3V到-4V。p沟道TFT的效果比n沟道TFT的效果大的原因还不清楚，但我们相信原因之一是用催化剂元素晶化的硅薄膜晶体中的应力小于用其它方法晶化的硅薄膜晶体中的应力。另一个原因可能是用催化剂元素晶化的硅薄膜优先具有(110)的晶向，因此与电子相比，更有助于影响空穴。然而，p沟道TFT和n沟道TFT中的夹断特性变坏了。
在编号为6-244103和6-244104的日本专利公开公报中揭示的其它技术存在的一个严重问题是TFT夹断区域中漏电流的增加。这是由晶化后保留在结晶硅薄膜中并在晶粒边界处偏集(Segregate)的催化剂元素引起的。特别是，用作促进a-Si薄膜结晶性的催化剂的那些元素，诸如镍和钯等，它们在硅薄膜的能带隙(energyband gap)中心附近形成杂质能级。因此，由于催化剂元素使夹断区域中TFT的漏电流增加。
依据本发明，在半导体和在衬底上包括多个TFT的半导体电路中，不在所有用于TFT的区域中引入催化剂元素，而只在用于p沟道TFT的区域中引入促进结晶性的催化剂元素。另一方面，由常规的晶化工艺形成n沟道TFT。因此，n沟道TFT兼顾TFT的导通特性，而不削弱夹断特性。为了提高导通特性，p沟道TFT兼顾TFT的夹断特性。结果，降低了成为问题的p沟道TFT的阈值电压VTH，提高了场效应迁移率。因此，可由高频率驱动由这些TFT构成的CMOS电路，于是实现了低电压和低功耗。
依据本发明，夹断区域中的漏电流在使用催化剂元素获得的p沟道TFT中增加。然而，例如，当驱动图8所示的倒相器时，因为n沟道TFT的阈值电压VTH很低，所以电压VH不是很大。因此，不必对p沟道TFT加上大的夹断电压。因此，在实际使用中，p沟道TFT中的漏电流不是一个严重的问题。问题倒是n沟道TFT夹断区域中的漏电流，而不是p沟道TFT中的漏电流。因为p沟道TFT中的阈值电压VTH较大，故用于驱动图8所示倒相器的电压VL较大。然后，加到n沟道TFT的大的夹断电压变大。因此，与p沟道TFT相比，更需要防止n沟道TFT夹断区域中漏电流的增加，特别是VG-ID特性中漏电流的上升。相应地，当由n沟道TFT和p沟道TFT构成CMOS电路，且这些TFT都由使用催化剂元素晶化的结晶硅薄膜形成时，n沟道TFT中的漏电流不利地增加。因此，不能获得高性能的CMOS电路。
本发明对于包括上述n沟道TFT和p沟道TFT的在半导体电路或半导体器件中具有诸如倒相器等的CMOS结构的电路特别有效。由次级离子质谱测定法获得的最小值确定TFT的有源区中催化剂元素的浓度。当p沟道TFT中催化剂元素的浓度是1×1015原子/cm3到1×1019原子cm3时，催化剂可起到促进a-Si薄膜(即，起始材料)结晶性的作用。当有源区中催化剂的浓度是大约1×1016原子cm3到1×1018原子cm3时，催化剂最有效。在本发明中p沟道TFT有源区中催化剂的浓度最好在上述范围内。相反，当TFT有源区中催化剂元素的浓度小于大约1×1015原子cm3时，催化剂不起作用，因此不会产生不利效应，诸如由催化剂元素引起的夹断区域中漏电流的增加。相应地，n沟道TFT有源区中催化剂的浓度最好小于大约1×1015原子cm3。
在本发明中，对于p沟道TFT，由用催化剂元素晶化的结晶硅薄膜形成其有源区是很重要的。另一方面，对于n沟道TFT，为了简化工艺并在衬底上提供均匀的多个TFT，不使用催化剂元素，而由通过自发固相晶化方法晶化的结晶硅薄膜形成其有源区是有效的。在此情况下，选择性地引入催化剂元素和通过退火处理选择性地进行晶化，以及连续进行退火处理，从而在其它区域自发地产生晶核，以引起固相晶化。其后，用激光或强光辐照整个衬底，以增强已晶化区域的结晶性。此过程对于提高TFT的导通特性特别。
此外，在本发明中，为了缩短工艺周期和提高生产率，由激光或强光辐照而晶化的结晶硅薄膜形成n沟道TFT的有源区是有效的。说得更具体些，选择性地引入催化剂元素和通过退火处理选择性地进行晶化。然后，用激光或强光辐照整个衬底，以对保持非晶态的区域进行晶化，而促进已被催化剂元素晶化的区域中的结晶性。即，晶化和促进结晶性这两个工艺可在一个工艺中进行。
此外，当不在直接引入催化剂元素的区域(以下叫做引入区)中，而在引起晶体沿横向(即，平行于衬底的方向)生长的周边区域中形成p沟道TFT时，可获得高性能，周边区域以引入区作为晶体生长的籽晶。如上所述，这是因为在引入区中晶体的生长是随机引起的，而周边区域是由具有相同生长方向质量高得多的结晶硅薄膜形成的。
在本发明中，Ni是最好的催化剂元素。然而，其它元素诸如Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb等也可用作催化剂元素。从上列元素构成的组中选中的任何一种或多种元素可促进结晶性。
以下，结合附图以举例的方式描述本发明。
例1
将描述依据本发明的第一实施例的半导体电路。在此例中，在玻璃衬底上制造具有CMOS结构的半导体电路。具有CMOS结构的半导体电路由起着互补作用的n沟道TFT和p沟道TFT构成。CMOS结构用于有源矩阵液晶显示器件的外围驱动器、一部分一般的薄膜集成电路或类似的电路中。在此例中，将描述此半导体电路的制造工艺。
图1是示出此例中TFT制造工艺概要的平面图。图2A到2F是图1在线A-A’处的剖面图。工艺从图2A到图2F依次进行。
如图2A所示，在玻璃衬底101上，例如用溅射方法形成由二氧化硅构成的厚度为大约300nm的底层薄膜102。为了防止来自玻璃衬底的杂质扩散，形成二氧化硅薄膜102。接着，用低压化学气相淀积(CVD)或等离子体CVD方法在其上形成厚度为80nm的本征(I型)a-Si薄膜103。a-Si的厚度可在25到100nm范围内。
接着，在a-Si薄膜103上形成二氧化硅薄膜，并在二氧化硅薄膜的预定区域100中设置有通孔，以形成掩模薄膜104。由区域100中的通孔暴露出a-Si薄膜103。说得更详细些，如示出图2A状态俯视图的图1所示，暴露出区域100中的a-Si薄膜103，而其它部分被二氧化硅薄膜104所掩盖。
接着，如图2A所示，保留衬底101，从而a-Si薄膜103的表面与包含镍的水溶液105接触。在此例中，醋酸镍作为溶质，在此水溶液中镍的浓度是10ppm。其后，用一旋涂器把水溶液105均匀地加到衬底101上并弄干。
接着，在氢还原气体或惰性气体中，在550℃的退火温度下，对获得的衬底101进行四小时的退火，以引起晶化。退火温度可以在520℃到580℃的范围内，退火时间可以是几小时到几十个小时。此时，加到表面的镍起着用于晶化的晶核的作用，a-Si薄膜103的晶粒垂直地生长，以选择性地形成图2B所示的结晶硅薄膜103a。被掩模薄膜104掩盖且不与镍溶液105接触的a-Si薄膜103未被晶化，并保持非晶成为a-Si区103c。加到表面的镍在整个结晶硅薄膜103a上扩散。用次级离子质谱测定法(SIMS)测得结晶硅薄膜103a中镍的浓度一般是大约5×1017原子cm3。
接着，如图2C所示，掩模薄膜104被刻蚀去除后，用激光107辐照整个衬底101。于是，a-Si区103c被晶化，以形成结晶硅区。同时，进一步增强了结晶硅区103a的结晶性。作为此时的激光，使用XeCl准分子激光，它具有308nm的波长和40nsec的脉宽。用能密度为200mJ/cm2到400mJ/cm2(例如250mJ/cm2)的激光对衬底进行辐照，从而把衬底加热到150到450℃，(例如400℃)。
然后，如图2D所示，为了器件隔离，刻蚀去除一部分不需要的结晶硅薄膜，以形成结晶硅薄膜岛103n和103p，它们起着TFT有源区(即，源极/漏极区和沟道区)的作用。只用激光辐照来晶化的结果是已获得结晶硅薄膜103n，通过在低温下用镍作为催化剂进行固相晶化，以及进行激光辐照增强已晶化薄膜的结晶性，获得结晶硅薄膜103p。
接着，淀积厚度100nm用作栅极绝缘薄膜108的二氧化硅薄膜，从而覆盖结晶硅薄膜103n和103p，它们起着有源区的作用。栅极绝缘薄膜108的厚度可以在20nm到180nm范围内。通过把TEOS(原硅酸四乙酯)气体作为材料以及氧气，并在150℃到600℃的衬底温度下(最好是300℃到400℃)，用RF等离子体CVD方法对这些气体进行裂解，可形成二氧化硅薄膜，于是淀积了二氧化硅。也可把TEOS作为材料以及臭氧气体，用低压CVD方法或大气压CVD方法，在350℃到600℃的衬底温度下(最好是400℃到500℃)可形成二氧化硅。然后，在淀积后，为了提高栅极绝缘薄膜108的体特性以及结晶硅薄膜103n和103p与栅极绝缘薄膜108之间的界面特性，将衬底在惰性气体中在400℃到600℃下经过30到60分钟的退火。
然后，用溅射方法淀积厚度为400nm到800nm(例如600nm)的铝膜。然后，铝膜被构图成形，以形成栅极109n和109p。此外，如图2E所示，栅极109n和109p的表面被阳极氧化，以形成氧化层110n和110p。把衬底101浸入含有1到5％酒石酸的乙二醇溶液中，并加上220V的电压来进行阳极氧化。然后，在此条件下将衬底101保持1小时。获得的氧化层110n和110p的厚度是大约200nm。氧化层110n和110p的厚度限定了接着进行的离子掺杂步骤中偏移栅极区的大小。于是，可在阳极氧化步骤中确定偏移栅极区的大小。
然后，把栅极电极109n和109p及其周围的氧化层110n和110p作为掩模，用离子掺杂方法把杂质(诸如，磷和硼)注入结晶硅薄膜103n和103p。作为掺杂气体，可使用磷化氢(PH3)和硼化氢(B2H6)。对于磷的加速电压是电压60到90kV，例如80kV，对于硼是大约40kV到80kV，例如65kV。掺杂量大约是1×1015cm-2到8×1015cm-2，例如，对于磷是大约2×1015cm-2，对于硼大约是5×1015cm-2。在此步骤中，由于由栅极电极109n、氧化层110n、栅极电极109p和氧化层110p形成的掩模而未注入杂质的区域分别起着TFT沟道区111n和111p的作用。当进行掺杂时，不需要掺杂的区域覆盖了光致抗蚀剂，从而可对每个元件进行选择性地掺杂。说得更具体些，在磷的掺杂中，起着p沟道TFT作用的有源区114p被光致抗蚀剂掩盖，而在硼的掺杂中，起着n沟道TFT作用的有源区114n被光致抗蚀剂掩盖。结果，形成n型杂质区112n和113n以及p型杂质区112p和113p，于是形成了图1所示的n沟道TFT(以下，叫做NTFT)和p沟道TFT(以下，叫做PTFT)。
其后，如图2E所示，通过激光115的辐照进行退火，以激发掺入的杂质，同时提高一部分的结晶性，该部分中的结晶性在杂质注入步骤中已被破坏。此时，XeCl准分子激光(具有308nm的波长和40nsec的脉宽)用作激光。以大约150mJ/cm2到400mJ/cm2的能量密度辐照衬底，最好是200mJ/cm2到250mJ/cm2。如此形成的n型杂质(磷)区112n和113n的面电阻是大约200Ω/cm2到400Ω/cm2，如此形成的p型杂质(硼)区112p和113p的面电阻是大约500Ω/cm2到800Ω/cm2。
然后，形成厚度约为600nm的二氧化硅薄膜或氮化硅薄膜，作为中间绝缘层116。在用TEOS气体作为材料连同氧气用等离子体CVD方法，或者TEOS气体结合惰性气体用低压CVD或大气压CVD方法形成二氧化硅薄膜的情况下，可获得具有令人满意的台阶覆盖的中间绝缘层。当把SiH4和NH3作为材料气体用等离子体CVD方法形成的氮化硅薄膜作为中间绝缘层时，把氢原子加到有源区和栅极绝缘薄膜之间的界面，于是减少了破坏TFT特性的不成对电子。
然后，在中间绝缘薄膜116中形成接触孔，并且TFT的电极连线117、118和119由金属材料构成，诸如由氮化钛和铝构成的两层薄膜。提供氮化钛薄膜用作防止铝扩散到半导体层的阻挡薄膜。
最后，在大约一个大气压中，在大约350℃温度下，在氢气中进行大约30分钟的退火。于是，获得图2F所示的TFT。
如此制造的NTFT的场效应迁移率μ大约是80cm2/Vs到100cm2/Vs，阈值电压VTH是大约2V到3V，夹断区中的漏电流IOFF大约是几个pA，它是很小的。另一方面，PTFT的场效应迁移率μ是大约60cm2/Vs到70cm2/Vs，阈值电压VTH是大约-3V到-4V(如此示出令人满意的PTFT特性)，夹断区中的漏电流IOFF大约是几十个pA。相应地，在此例中，可基本上提高PTFT的特性。因此，由于CMOS结构由玻璃衬底上形成的TFT构成，所以可获得具有良好特性的CMOS结构构成的半导体电路。
例2
结合附图将描述本发明的第二实施例。在此例中，将描述由玻璃衬底中形成的NTFT和PTFT构成的CMOS结构的半导体。
图3是示出此例中TFT制造工艺概要的平面图。图4A到4F是图3在线B-B’处的剖面图。工艺从图4A到图4F依次进行。
如图4A所示，在玻璃衬底201上，例如用溅射方法形成由二氧化硅构成的厚度为大约100nm的底层薄膜202。接着，用低压CVD在其上形成厚度为50nm的本征(I型)a-Si薄膜203。a-Si薄膜的厚度可在25到100nm范围内。
然后，把光敏树脂(例如，光致抗蚀剂)加到要经过曝光和显影的a-Si薄膜203上，以形成掩模薄膜204。由掩模薄膜204中的通孔(即，在区域200中)暴露出的a-Si薄膜203成狭缝形。说得更具体些，如示出图4A状态俯视图的图3所示，暴露出区域200中的a-Si薄膜203，而其它部分被光致抗蚀剂所掩盖。
如图4A所示，准备了掩模204后，在衬底201的表面上淀积镍薄膜205。在此例中，淀积源和衬底之间的距离大于一般的距离，以降低淀积速率，从而镍薄膜205的厚度是1nm到2nm。当以实验测量衬底201上镍薄膜205的表面密度时，所得结果是大约4×1013原子cm2。
然后，如图4B所示，掩模薄膜204被刻蚀去除，以揭去掩模薄膜204上的镍薄膜。于是，把镍薄膜205的痕量镍选择性地加到区域200中的a-Si薄膜203。然后，在惰性气体中，在例如约550℃的退火温度下进行退火约16小时，以对a-Si薄膜203进行晶化。
在此情况下，在区域200中，a-Si薄膜203的晶粒相对于衬底201垂直生长，加到a-Si薄膜203表面的镍作为晶化用的晶核。于是，如图4B的箭头所指，在区域200的周围部分中，形成结晶硅薄膜203a。从区域200沿横向(平行于衬底的方向)进行晶体生长，如此由横向晶体生长的结果形成了结晶硅薄膜203b。a-Si薄膜203中的其它区域保持为非晶态作成为a-Si区203c。结晶硅薄膜203b中镍的浓度大约是8×1016原子cm3。在上述晶体生长中，由箭头206所指出的沿平行于衬底方向的晶体生长的距离大约是80μm。
接着，如图4B所示，以激光207辐照衬底的整个表面。于是，生长了a-Si区203c的晶粒。同时，增强了结晶硅区203b的结晶性。此时用XeCl准分子激光作为激光，它具有308nm的波长和40nsec的脉宽。用200mJ/cm2的激光对衬底进行辐照，从而把衬底加热到400℃。
其后，如图4C所示，起有源区(即，器件区)203n和203p作用的区域中的结晶硅薄膜未刻蚀去除，但为了器件隔离，刻蚀去除其它区域中的结晶硅薄膜。只用激光辐照来晶化，其结果是获得结晶硅薄膜203n，另一方面，通过在低温下用镍作为催化剂控制方向而进行固相晶化，获得结晶硅薄膜203p，然后进行激光辐照以增强被晶化薄膜的结晶性。
接着，淀积厚度大约为100nm的用作栅极绝缘薄膜208的二氧化硅薄膜，从而覆盖结晶硅薄膜203n和203p，它们起着有源区的作用。以TEOS气体作为材料连同氧气，对这些气体进行裂解并在350℃的衬底温度下用RF等离子体CVD方法淀积二氧化硅，可形成栅极绝缘薄膜208。
然后，如图4D所示，用溅射方法淀积厚度大约为400nm到800nm(例如500nm厚)的铝膜，它含有大约0.1到2％的硅。然后，铝膜被构图成形，以形成栅极电极209n和209p。
然后，把栅极电极209n和209p作为掩模，用离子掺杂方法把杂质(磷和硼)注入结晶硅薄膜203n和203p。作为掺杂气体，使用磷化氢(PH3)和硼化氢(B2H6)。掺杂的条件与例1中的条件相同。在此步骤中，由于栅极电极209n和209p形成的掩模而未注入杂质的区域起着TFT沟道区211n和211p的作用。当进行掺杂时，不需要掺杂的区域覆盖有光致抗蚀剂，从而可对每个元件进行选择性地掺杂。结果，形成n型杂质区212n和213n以及p型杂质区212p和213p，于是形成了图3所示的n沟道TFT(NTFT)和p沟道TFT(PTFT)。
其后，如图4D所示，通过激光215的辐照进行退火，以激发掺入的杂质。此时，XeCl准分子激光(具有308nm的波长和40nsec的脉宽)用作激光。以大约250mJ/cm2的能量密度对每部分衬底大约辐照20个脉冲。
然后，如图4E所示，用等离子体CVD方法形成厚度为大约600nm的二氧化硅薄膜或氮化硅薄膜，作为中间绝缘层216。在中间绝缘薄膜216中形成接触孔，并且TFT的电极线条217、218和219由金属材料构成，例如氮化钛和铝构成的两层薄膜。最后，在大约一个大气压下，在大约350℃的温度下，在氢气中进行大约30分钟的退火。于是，获得TFT。
在如此制造的CMOS结构的电路中，NTFT的场效应迁移率μ是大约80cm2/Vs到100cm2/Vs，阈值电压VTH是大约2V到3V。另一方面，PTFT的场效应迁移率μ是大约80cm2/Vs到100cm2/Vs，它与NTFT一样高，阈值电压VTH是大约-3V到-4V，如此示出令人满意的PTFT特性。至于夹断区中的漏电流IOFF，NTFT的漏电流是大约几个pA，而PTFT的漏电流是大约10pA，该值小于例1中制造的PTFT漏电流的1/2。
例3
以下将结合附图描述本发明的第三实施例。在此例中，也将描述由在玻璃衬底中形成的NTFT和PTFT构成的CMOS结构的半导体。
图5是示出此例中TFT制造工艺概要的平面图。图6A到6F是图5在线C-C’处的剖面图。工艺从图6A到图6F依次进行。
如图6A所示，在玻璃衬底301上形成由二氧化硅构成的厚度为大约300nm的底层薄膜302。
接着，用等离子体CVD方法在其上形成厚度约为50nm的本征(I型)a-Si薄膜303。a-Si薄膜的厚度可在25到100nm范围内。
然后，把光敏树脂(，光致抗蚀剂)加到要经过曝光和显影的a-Si薄膜303上，以形成掩模薄膜304。在掩模薄膜304的通孔(即，狭缝形区域300)中暴露出a-Si薄膜303进行曝光。说得更详细些，如示出图6A状态俯视图的图5所示，暴露出区域300中的a-Si薄膜303，而其它部分被光致抗蚀剂所掩盖。
如图6A所示，在准备了掩模304后，在衬底301的表面上淀积大约1nm到2nm厚的镍薄膜305。其后，如图6B所示，掩模薄膜304被刻蚀去除，以揭去掩模薄膜304上的镍薄膜305。于是，把镍薄膜305的痕量镍选择性地加到区域300中的a-Si薄膜303。然后，在惰性气体中，在大约600℃的退火温度下进行大约20小时的退火，从而对a-Si薄膜303进行晶化。
在此情况下，在区域300中，把加到a-Si薄膜303表面的镍作为晶化用的晶核，生长出a-Si薄膜303的晶粒。于是，如图6B的箭头所指出，在区域300的周围部分中形成结晶硅薄膜303a。从区域300沿横向(平行于衬底的方向)进行晶体生长，如此由横向晶体生长的结果形成了结晶硅薄膜303b。在600℃的退火温度下，在a-Si薄膜303内横向晶体生长达不到的其它区域中，产生不受镍影响的自发晶核。横向的晶体生长受到此自发产生的晶核的影响，并由于与新晶粒的碰撞而受到约束。a-Si区域303中横向晶体生长达不到的区域填满了晶粒，这些晶粒是由于自发晶核的产生而生长的，从而形成普通的固相晶化区303d。在由横向晶体生长获得的结晶硅薄膜303b中，镍的浓度是大约5×1016原子cm3。在上述晶体生长中，由箭头306所指出的沿平行于衬底方向的晶体生长的距离是大约140μm。
接着，如图6B所示，以激光307辐照衬底的整个表面。于是，进一步增强了用镍薄膜305的镍由横向晶体生长获得的结晶硅区303b的结晶性，以及由普通的固相晶化获得的a-Si区303d的结晶性。此时用XeCl准分子激光作为激光，它具有308nm的波长和40nsec的脉宽。用250mJ/cm2的激光对衬底进行辐照，从而把衬底加热到400℃。
其后，如图6C所示，在起有源区(即，器件区)303n和303p作用的区域中的结晶硅薄膜未刻蚀去除，但为了器件隔离，刻蚀去除其它区域中的结晶硅薄膜。由产生的自发晶核进行普通的固相晶化，获得了结晶硅薄膜303n，然后进行激光辐照以增强其结晶性。另一方面，通过在低温下用镍作为催化剂控制方向而进行晶化，获得结晶硅薄膜303p，然后进行激光辐照以增强已晶化薄膜的结晶性。
其后，把结晶硅薄膜303n用作NTFT的有源区，把结晶硅薄膜303p用作PTFT的有源区。于是，以与例1和2中相同的方式制造CMOS结构的半导体电路。
与例2中制造的NTFT相比，在此例中NTFT的特性可进一步提高。在依照此例制造的CMOS结构的半导体电路中，PTFT的场效应迁移率μ是大约80cm2/Vs到100cm2/Vs，阈值电压VTH是大约-3V到-4V，它们是如同例2中那样的优良特性。此外，NTFT的场效应迁移率μ是大约120cm2/Vs到150cm2/Vs，阈值电压VTH是大约2V到3V，这些都是令人满意的特性。
虽然以上描述了依据本发明的三个例子，但本发明不只限于这些例子，也可进行其它的改变而不背离本发明的范围和精神。
例如，在上述例子中，为了引入镍，可把含有镍盐的水溶液加到a-Si薄膜的表面，或者用淀积形成镍薄膜。在此方式中，加入痕量镍以引起晶体生长。然而，在形成第一a-Si薄膜前可在下层薄膜上引入镍，而镍从a-Si薄膜的底层扩散，以引起晶体生长。即，可从a-Si薄膜的上表面或a-Si薄膜的下表面引起生长。此外，可以其它各种方式引入镍。例如，可把SOG(自旋玻璃)材料用作溶解镍盐的溶剂，从而镍从SiO2薄膜处扩散。也可用溅射或电镀方法形成镍薄膜，或者可用离子掺杂方法直接引入镍。此外，作为助长晶化的杂质金属元素，可使用从包含钴、铁、钯、铂、铜、银、金、铟、锡、铝和锑的组中选中的一种或多种元素，以获得相同的效果。
此外，在上述三个例子中，通过准分子激光(即，脉冲激光的辐照)来晶化a-Si薄膜，或者增强a-Si薄膜的结晶性。特别是，依据助长由催化剂元素晶化的结晶硅薄膜结晶性的方法，可保持由催化剂元素晶化的结晶硅薄膜令人满意的结晶性，而可有效地处理晶粒中的缺陷和位移，以获得高质量的结晶硅薄膜。作为一种加热装置，在此例中可使用准分子激光器，但也可使用其它的激光器，诸如可使用连续振荡氩激光器，以获得相同的处理效果。也可使用与激光一样强的光，诸如RTA(快速热退火)，也叫做RTP(快速热处理)，这里可使用红外线灯或闪光灯，以代替激光在很短时间内把样品加热到大约1000℃到1200℃(硅监测器的温度)。
此外，作为本发明的应用，除了用于液晶显示的有源矩阵型衬底以外，其它的例子包括接触型图像传感器、内装驱动器的热头(thermal head)、内装驱动器的光学写入装置和具有有机(organic)EL等作为发光器件的显示装置，以及三维IC或类似的电路。当应用本发明时，可实现具有高性能的器件，诸如具有高速操作、高分辨率等性能。此外，本发明可应用于一般的半导体工艺，不仅包括以上例子中描述的MOS晶体管，也包括双极型晶体管和静电感应晶体管，该晶体管把结晶半导体作为器件的材料。
如以上详细描述，本发明使利用廉价的玻璃衬底以及提高生产率成为可能。此外，依据本发明，在绝缘衬底上形成n沟道TFT和p沟道TFT的半导体器件和半导体电路中，可改善p沟道TFT的导通特性(它是目前的一个问题)，而不削弱n沟道TFT的夹断特性，并且在简单的工艺中可获得高性能的半导体电路，特别是CMOS结构的电路。特别是，在液晶显示器件中，本发明可满足TFT更高的性能和更高的集成度，这些TFT构成外围驱动器，本发明也可实现驱动器单片型的有源矩阵衬底，在该同一衬底上具有有源矩阵部分和外围电路部分，从而使组件的尺寸紧凑、性能优良并能以低成本制造。
各种其它改变将对本领域内的那些熟练技术人员变得明显起来，他们可很容易地进行改变而不背离本发明的范围和精神。相应地，这里附加的权利要求书的范围将不限于这里提出的描述，而对这些权利要求要作概括的解释。

Claims (10)

1.一种用于具有矩阵电路部分和外围电路部分的有源矩阵器件的半导体电路，所述半导体电路形成于外围电路中并具有CMOS结构，该CMOS结构包括n沟道晶体管和p沟道晶体管，它们都有由具有结晶性的硅薄膜形成的有源区，此硅薄膜位于一具有绝缘表面的衬底上，而n沟道晶体管和p沟道晶体管互补地构成CMOS结构，
p沟道晶体管包含可增强有源区中非晶薄膜结晶性的催化剂元素，n沟道晶体管有源区中催化剂元素的浓度低于p沟道晶体管有源区中催化剂元素的浓度，以及
其特征在于在晶体相对于衬底表面沿横向定向的硅薄膜的区域中形成p沟道晶体管。
2.如权利要求1所述的半导体电路，其特征在于p沟道晶体管有源区中催化剂元素的浓度大约是1×1015原子/cm3到1×1019埃/cm3。
3.如权利要求1所述的半导体电路，其特征在于p沟道晶体管有源区中催化剂元素的浓度大约是1×1016原子/cm3到1×1018原子/cm3。
4.如权利要求1所述的半导体电路，其特征在于n沟道晶体管有源区中催化剂元素的浓度小于1×1015原子/cm3。
5.如权利要求1所述的半导体电路，其特征在于由次级离子质谱测定法检测到的最小值来限定催化剂元素的浓度。
6.如权利要求1所述的半导体电路，其特征在于催化剂元素包括从包含Ni、Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb的组中选出的至少一种元素。
7.一种用于具有矩阵电路部分和外围电路部分的有源矩阵器件的半导体电路，所述半导体电路形成于外围电路部分中且包括n沟道晶体管和p沟道晶体管，它们都有由具有结晶性的硅薄膜形成的有源区，此硅薄膜位于一具有绝缘表面的衬底上，
p沟道晶体管的有源区由结晶硅薄膜形成，此结晶硅薄膜由催化剂元素晶化，n沟道晶体管的有源区也由结晶硅薄膜形成，此结晶硅薄膜由固相晶化方法晶化，而不使用催化剂元素，以及
其特征在于在晶体相对于衬底表面沿横向定向的硅薄膜的区域中形成p沟道晶体管。
8.如权利要求7所述的半导体电路，其特征在于催化剂元素包括从包含Ni、Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb的组中选出的至少一种元素。
9.一种用于具有矩阵电路部分和外围电路部分的有源矩阵器件的半导体电路，所述半导体电路形成于外围电路部分中且包括n沟道晶体管和p沟道晶体管，它们都有由具有结晶性的硅薄膜形成的有源区，此硅薄膜位于一具有绝缘表面的衬底上，
p沟道晶体管的有源区由结晶硅薄膜形成，此结晶硅薄膜由催化剂元素晶化，n沟道晶体管的有源区也由结晶硅薄膜形成，此结晶硅薄膜用激光或强光辐照来晶化，以及
其特征在于在晶体相对于衬底表面沿横向定向的硅薄膜的区域中形成p沟道晶体管。
10.如权利要求9所述的半导体电路，其特征在于催化剂元素包括从包含Ni、Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb的组中选出的至少一种元素。
CN96120188A 1995-09-21 1996-09-23 半导体电路及半导体器件 Expired - Fee Related CN1086843C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24347895A JP3235817B2 (ja) 1995-09-21 1995-09-21 半導体回路、半導体装置およびそれらの製造方法
JP243478/95 1995-09-21

Publications (2)

Publication Number Publication Date
CN1159658A CN1159658A (zh) 1997-09-17
CN1086843C true CN1086843C (zh) 2002-06-26

Family

ID=17104493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96120188A Expired - Fee Related CN1086843C (zh) 1995-09-21 1996-09-23 半导体电路及半导体器件

Country Status (3)

Country Link
JP (1) JP3235817B2 (zh)
KR (1) KR100256912B1 (zh)
CN (1) CN1086843C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100542304B1 (ko) * 1998-10-27 2006-04-06 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치-박막 트랜지스터의 제조방법
US6908797B2 (en) 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR101920247B1 (ko) * 2012-09-17 2018-11-20 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318700A (ja) * 1993-03-12 1994-11-15 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
CN1095859A (zh) * 1993-02-03 1994-11-30 株式会社半导体能源研究所 半导体制造工艺和半导体器件制造工艺
CN1098554A (zh) * 1993-02-15 1995-02-08 株式会社半导体能源研究所 半导体、半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1095859A (zh) * 1993-02-03 1994-11-30 株式会社半导体能源研究所 半导体制造工艺和半导体器件制造工艺
CN1098554A (zh) * 1993-02-15 1995-02-08 株式会社半导体能源研究所 半导体、半导体器件及其制造方法
JPH06318700A (ja) * 1993-03-12 1994-11-15 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法

Also Published As

Publication number Publication date
KR970018735A (ko) 1997-04-30
KR100256912B1 (ko) 2000-05-15
JPH0992834A (ja) 1997-04-04
CN1159658A (zh) 1997-09-17
JP3235817B2 (ja) 2001-12-04

Similar Documents

Publication Publication Date Title
CN1091953C (zh) 半导体器件
CN1094652C (zh) 制造具有结晶半导体膜的半导体器件的方法
CN1237617C (zh) 静态随机存取存储器
CN1051877C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1126179C (zh) 晶体管和半导体电路
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1052571C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
JPH08250740A (ja) 半導体装置およびその製造方法
CN100347822C (zh) 制造显示器件的方法
JP3269738B2 (ja) 半導体装置およびその製造方法
US7952098B2 (en) Active matrix electronic array device
CN1086843C (zh) 半导体电路及半导体器件
JP3059337B2 (ja) 半導体装置およびその製造方法
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
JP3269734B2 (ja) 半導体装置及びその製造方法
JPH0832074A (ja) 半導体装置およびその製造方法
CN1217405C (zh) 半导体装置及其制造方法、电光学装置、电子机器
JP2001135574A (ja) 半導体装置の製造方法
CN1877800A (zh) 半导体器件及其制造方法
JPH10189988A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020626

Termination date: 20110923