CN1237617C - 静态随机存取存储器 - Google Patents

静态随机存取存储器 Download PDF

Info

Publication number
CN1237617C
CN1237617C CNB021438102A CN02143810A CN1237617C CN 1237617 C CN1237617 C CN 1237617C CN B021438102 A CNB021438102 A CN B021438102A CN 02143810 A CN02143810 A CN 02143810A CN 1237617 C CN1237617 C CN 1237617C
Authority
CN
China
Prior art keywords
static ram
film
region
substrate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021438102A
Other languages
English (en)
Other versions
CN1527388A (zh
Inventor
山崎舜平
小山润
宫永昭治
福永健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1527388A publication Critical patent/CN1527388A/zh
Application granted granted Critical
Publication of CN1237617C publication Critical patent/CN1237617C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种静态随机存取存储器，包括：一个衬底；一对在衬底上形成的交叉连接的驱动晶体管；一对数据选取晶体管；一对位线，经所述数据选取晶体管分别电连接到所述交叉连接的驱动晶体管；以及一位线，电连接到所述一对数据选取存取晶体管，其中，至少各个交叉连接的驱动晶体管包括在衬底上的绝缘表面上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区。

Description

静态随机存取存储器
技术领域
本发明总的涉及半导体器件，特别涉及有作为其有源层的半导体薄膜的半导体器件及其制造方法。本发明还涉及有多晶硅膜制成的有源层的薄膜半导体晶体管。
背景技术
近年来，半导体薄膜晶体管(TFT)已很广泛地用于电子部件或电子元件的制造中，特别是在厚度减小的显示装置和数字式集成电路(IC)封装中得到广泛利用，这些器件在速度和价格上的优势均得以增大。随着电子装置要求更高的封装密度，更高的速度和更低的功耗，TFT的性能和可靠性就变得更关键了。现有的TFT是在有几十至几百毫微米(nm)厚的介质表面的基片上由硅薄膜构成的。
一种典型的TFT结构包括有源区，在源区和漏区之间的间隔中选择地构成沟道区。有源区，即沟道形成区及其相关的源/漏结区在整体上对确定TFT的性能起到重要作用。可以认为，从源通过沟道至漏的电流路径的阻力，即少数载流子的迁移率能精确地反映出TFT的总电特性。
通常用非晶硅膜作半导体薄膜构成TFT的有源层。这些非晶硅膜可用等离子化学汽相淀积(CVD)和低压热CVD技术形成。
令人遗憾的是，用这种非晶薄膜存在的问题是，由于其固有的电荷载流子迁移率低，对要求以更高速度工作的TFT这种非晶薄膜不能满足要求。结果，要求提高硅膜的结晶度(以下称作“结晶硅膜”)。
一个实例是有源矩阵型或无源型液晶显示装置(LCD)，它设置有驱动含有TFT的图形元件或“像素”的驱动电路用的外围电路时，处理图像或待显示的视频信号用的控制电路，储存各种信息用的数据储存电路等。
特别要求控制电路和储存电路的性能与用已知的单晶硅晶片的集成电路(IC)等效。因此，在用在衬底上形成的薄膜半导体集成这些电路，严格要求衬底上制造的结晶硅膜的结晶度与单晶材料的结晶度一致。
已公开了在衬底上形成这种结晶硅膜的方法。例如，要转让给本受让人的日本特许公开6-232059。在该现有技术中，选择金属元素或元素用于便于或加速硅晶体生长，并进行550℃4小时热处理。由此，生成的结晶硅薄膜出现结晶度升高。同样的方法在日本特许公开6-244103中也有披露。
令人遗憾的是，即使用上述技术来制造TFT的有源层，所制成的TFT用于微处理机电路或存储器电路中结晶度仍不足。半导体制造商从商业上不断要求提高TFT的速度，但由于其自身固有的限制，使其用上述的现有技术提供的TFT有源层不能满足这种严格的要求，特别是，为了实现有极好结晶度的结晶硅膜与单晶硅材料的结晶度一致，应要求膜中基本上不出现晶界。这是因为存在或包括这些晶界起到能级势垒的不良作用，它妨碍相邻晶粒之间的电子移动或前进。
参见图10A至10F将上述技术再分成四个步骤来分析用上述技术生长晶体的机理。
参见图10A，在衬底上形成氧化硅膜11作为缓冲层。在氧化硅膜11上形成非晶硅膜13。氧化硅膜11的表面上有构形12，该构形是由于其固有的表面粗糙度和/或污物存在而造成的。在此，表面构形12表示成局部凸起仅仅是为了说明。为加速或便于结晶，在非晶硅膜13上加几滴含金属元素的涂敷溶液，然后用离心机按足够高的速度旋转，将涂敷溶液均匀而径向涂敷到膜13的上表面上。如图10A所示，这样淀积的涂层14覆盖非晶硅膜13的上表面。可以涂层14中包含的镍(Ni)留在膜中。
图10A所示结构加热到500℃至700℃，使非晶硅膜13结晶。因此，如图10B所示，金属元素倾向于按箭头所指方向各向同性地在非晶硅膜13内扩散，最终达到膜11与13之间的界面，这是分析用的四步中的第1步。
这种内部扩散的结果，如图10D所示，金属元素迁移通过膜11与13之间的界面，导致表面构形12的局部突起处的分凝。这是第2步。这种分凝的出现是由于金属元素实质上企图要求能级稳定，此时，表面突起12作为这种分凝点。
此时，表面突起12用作分凝点包含一个或几个金属元素，在增大的浓度中允许其中出现晶核。我们的研究表明，金属元素是镍时，当浓度等于或大于1×1020原子/厘米3时，出现晶核。晶核作为晶体生长的起点或“籽晶”。如图10D中数字15所示，这种晶体生长按基本上垂直于硅膜表面的方向垂直生长。这是第3步。
图10D的垂直晶体生长区15是其中所含的高浓度的金属元素(S)向上推时晶体生长所致；因而，这些元素按增大了的浓度强制残留于整个非晶硅膜13的表面内。这使残留在垂直生区15中的金属元素的浓度高于膜13中残留的金属元素浓度。
之后，如图10E所示，按基本上平行于衬底表面的具体方向(箭头所指方向)，以非晶硅膜13与各个垂直生长区15之间的各个界面16为籽晶，开始晶体生长。于是形成横向生长区，这是第4步。如图10E所示，各横向晶体17可以是柱状如/或针状晶体的混合物，晶体宽度与非晶硅膜13的厚度基本一致。
按由相邻的垂直晶体生长区15划分的一个非晶硅区中横向生长的相对晶体17彼此靠近的方式，按平行于衬底表面的方向生长横向晶体17。当这些相对的横向生长晶体17在其前部彼此接触时，晶体生长停止，在其间出现相应的晶体生长界18，如图10F所示。所生成的有这种晶界18的横向晶体生长区19有较规则的或对准的结晶度。
而现有的晶体生长方法的一个缺点是，在膜的表面上存在或形成了多个分凝点，使晶核密度增大，因而引起不希望有的妨碍相邻晶体生长的单个晶粒。会使晶粒直径减小。换言之，用上述的现有技术进行晶体生长构成作为TFT有源层的结晶硅膜，所生成的膜中必然包含晶界。这给实现使结晶度达到与单晶半导体材料的结晶度相等造成严重的障碍。
若这种晶核出现的频率下降，则晶粒直径会相应增大。但是，即使在这种情况下，对晶核所处位置的控制也是极其困难或几乎是不可能的。通常根据金属元素所处的位置来确定分凝的实际位置。就现有技术而言，分凝点，如图10A中局部的表面突起12出现在薄膜表面的任意位置上。这就是说，分凝点的确切位置很难控制或几乎不能控制的。除此之外，本发明人还发现，按上述的现有技术制造的任何结晶硅膜中必然包含结晶工艺中所用的金属元素，所生成的半导体膜用作半导体器件的有源层会使半导体器件的稳定性和制造重复性变坏。
发明内容
因此，本发明的目的是为克服现有技术中存在的缺陷而提供一个新的和改进了的方法。
本发明的另一目的是提供一种改进的半导体器件，它能克服现有技术存在的问题，还提供该半导体器件的制造方法。
本发明的又一目的是提供一种半导体器件，它不用单晶半导体晶片制造，也能提高性能和可靠性。
本发明再一个目的是在有介电表面的载体上形成单畴区，其结晶度与单晶材料相等。
本发明的又一个目的是提供一种半导体器件，它有覆盖在有介质表面的衬底上的有源层，并且用其结晶度与单晶材料的结晶度相等的单畴区制成。
为达到上述目的，按本发明的一个方案，在其表面上有绝缘膜的衬底上形成半导体薄膜，它由单畴区构成，该单畴区中包括基本平行于衬底表面的多个柱形和/或针状晶体。所述薄膜下的绝缘膜有用指定的形状构图法具体确定的表面构形。
按本发明的另一方案，在其表面上有绝缘膜的衬底上的半导体薄膜是由包括多个柱形和/或针状晶体的其中基本不存在晶界的单畴区构成。半导体薄膜下的绝缘膜的表面有用指定构图法构成的具体构形，构成半导体薄膜的单畴区中包含仔细规定的浓度等于或小于5个原子％的氢或卤族元素。卤族元素选自氯、溴和氟。
按本发明的另一方案，半导体器件只用单畴区形成其有源层。此时，单畴区中基本上不存在晶界。
按本发明的又一方案，在其表面上有绝缘膜的衬底上形成半导体薄膜的方法，包括步骤：在衬底的绝缘膜上用溅射法形成氧化硅膜；对所述氧化硅膜刻图，在其上形成预定的表面结构图形；用低压CVD法在氧化硅膜上形成非晶硅膜，在氧化硅膜和非晶硅膜中的至少一个中残留有易于或加速其结晶的金属元素。进行第1热处理，使非晶硅膜实质上转变成结晶硅膜。在含卤元素的气氛中进行第2热处理，由此在结晶硅膜上形成含卤元素的热氧化膜，使结晶硅膜经第2热处理转变成单畴区，并除去热氧化膜。由此形成了用作半导体器件有源层的单畴区。
应注意，这里所用的术语“单畴区”是指用按本发明的半导体薄膜制造方法构成的横向生长的晶体区，用该区使其结晶度增大，实际上可基本上当作单晶。单畴区的主要特征是在其整个区域内没出现晶界，因而，抑制或消除了因跃迁或层间缺陷造成的其它形式的任何晶格缺陷或位错。另一特征是，单畴区不包含任何其它形式的金属元素，因而不会对半导体器件的主要特性造成有害的影响。
还应注意，即使有极少的晶界存在，也能按预定的方法消除晶界，使其保持电稳定。这种电稳定晶界已报道的有{111}晶界，{111}层间缺陷，{221}双晶界，和{221}扭曲双-晶界(R.Simokawa and Y.Hayashi，Jpn，J.Appl.phys，27(1987).pp 751-758)。
本发明人认为，单畴区中包含的晶界作为电稳定区仍有可能增大。换言之，即使在其中可以看到一些晶界，这种电稳定区中也不会影响或妨碍其中的电荷载流子移动。这意味着内部电流可电“穿透”的流动。
按本发明的这种单畴区的制造包括通过增大各晶粒的直径来减少其中任何可能出现的晶界数来精确控制晶核位置的独特构思。
本发明主要探索了使非晶硅膜下的绝缘膜或介质膜表面极其平滑的方法。这样做是为了在非晶硅膜下设置缓冲层。可用溅射技术人造石英作靶形成氧化硅缓冲膜。图18展示出一种推荐的人造石英靶的组分表作为参考。因此，形成的氧化硅膜具有增大了的密度和平滑度。其上没有任何可能的分凝点出现，与现有技术不同。
本发明另一个关键的原理是在氧化硅膜上构图，形成有预定外形图的特定表面构形，它可以包括表面上的凹凸。换言之，为了加速或容易结晶，故意形成一些金属元素的分凝点，使其能很好地控制有可能出现在膜表面上的晶核的实际位置。这就有可能在任何需要的位置生长成任何所需大小的晶体。因此对半导体制造商作出了巨大的贡献。
本发明另一个重要特征是，在衬底上用低压CVD法形成非晶硅膜。与用等离子CVD法形成的非晶硅膜相比，这种低压CVD法具有以下的特有利的特点：含氢量小，膜质量更致密，天然晶核出现的几率减小。天然晶核出现的几率减小导致晶核位置的控制精度提高。
本发明的又一关键原理是，在含卤族元素的特定气氛中进行热处理，因此，能制成单畴区。在本发明人的实验基础上分析研究了适用于改变生成晶体的方法，因此能生成尺寸较大的晶粒，其结度是单晶或等于单晶(更准确地说是变成单畴区)。
附图说明
通过以下结合附图对本发明优选实施例的更详细说明，本发明的这些目的、其它目的，特征和优点将成为显而易见的。
图1A至1F，2A至2C是按本发明一个优选实施例的有单畴区的半导体薄膜的主要形成步骤的剖面示意图，
图3A至3C是说明按本发明的原理的半导体器件中横向晶体生长区的各个说明图，
图4A至4E是按本发明另一优选实施例的有单畴有源层的半导体器件的主要形成步骤的剖面示意图；
图5是薄膜晶体管(TFT)的电特性曲线图；
图6是氯化镍的蒸气压与温度关系的曲线图；
图7是结晶硅膜中含的氯浓度分布曲线图；
图8是已知绝缘体上的半导体(SOI)结构的缺点说明图；
图9是按本发明又一实施例的单畴区的平面结构图；
图10A至10F是现有技术的结晶半导体薄膜的主要形成步骤的剖面示意图；
图11是按本发明的又一实施例的在单畴区中形成有多个TFT有源层图形的液晶显示(LCD)衬底的透视图；
图12A至12E，13A至13D，和14A至14B是按本发明的另一实施例的半导体器件的主要形成步骤的剖面示意图；
图15A至15D是按本发明又一实施例的半导体器件主要制造步骤的剖面示意图。
图16A和17A分别展示出动态随机存取存储器(DRAM)的存储器阵列中的一个单元部分和静态随机存取存储器(SRAM)的存储器阵列中的一个单元部分；
图16B和17B是上图的各单元的剖面示意图；
图18是人造石英靶的组分比表。
图19A至19D是按本发明又一实施例的半导体器件的主要形成步骤的剖面示意图；
图20A至20F是用本发明的半导体器件的几种典型电子设备图。
具体实施方式
例1
参见图1A至1F充分说明作为本发明关键的“单畴”区的制造方法，见图1A，是有绝缘表面或介质表面的衬底101的示意图(未画出尺度)。用耐热性高的材料，如石英，硅等制成的衬底101。如图所示，用人造石英作靶，用溅射法在衬底101上形成氧化硅膜102。氧化硅膜102的顶表面具有增大了的平滑性和光洁度。例如，测试膜102的任何可能的表面形状其高度为3nm以下，宽度为10nm以上，这种表面构形是用目测甚至用原子力显微镜测试系统都将是很难或根本无法分辨的。
形成极其平滑的氧化硅膜102后，对生成结构刻图，在膜102的顶表面上形成矩形或方形的许多预定的小岛状图形。小岛可以是图1A所示的突起103。膜102的表面上的表面小岛103也可以换成有相密形状的凹坑。岛103最好是高度等于所覆盖的非晶硅膜104的一半厚度。膜104是用等离子CVD，溅射，或低压CVD形成的，预定厚度为10至75nm，最好是15至45nm。用低压CVD法时，用乙硅烷(Si2H6)或丙硅烷(Si3H8)作膜形成气体。仔细设定膜104的厚度，使其在用后面形成的结晶硅膜作其有源层的半导体器件制造中规定的膜厚范围内，同时使其截止电流下降。
应注意，用低压CDD法形成的非晶硅膜104在以后的结晶步骤中天然核出现的几率较小。术语“天然核出现的几率”是指加热或加热可能出现的晶核比，但不会造成非晶硅膜104受到加速或容易结晶用的诸如镍(Ni)的某些金属元素的影响或干扰。为了制成有大的直径的大晶粒，要求天然核出现几率下降。结果，使各晶体之间的相互干扰减少(即，使那些相互邻近的最终要生长成相互靠近的晶体由于接触或“碰撞”而造成晶体生长结束的可能性减小)。
还应注意，非晶硅膜104的形成中，要特别注意氧化硅膜102的露出表面上保持清洁。正如本说明书开篇中结合现有技术所作的说明所述，若膜表面污染，会产生促进结晶的金属元素的分凝点，因而产生了不希望出现的晶核生长的起点或“籽晶”。
非晶硅膜104形成后，生成的结构在含氧气的气氛中用紫外线(UV)辐照，在膜104上形成极薄氧化膜(未画)。该氧化膜能改善用于引入所选金属元素的涂敷溶液的浸润性。之后，含有加速结晶的金属元素的有预定浓度的溶液滴几滴在露出的膜表面上，形成液膜(未画出)。这里用的元素是铁(Fe)、钴(Co)、镍(Ni)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)或金(Au)，或其组合。这种情况下建议用Ni，因为镍对于制造预定的单畴区有明显的优点。这在以后会说明。这里，考虑到在后面的热处理中有可能存在残留的杂质。因此，最好用硝酸镍溶液而不用乙酸镍溶液，因为后者内固有的碳在随后所述的热处理中继续进行的不希望有的碳化而残留在形成的热氧化膜中。
之后，图1A所示结构用离心机以足够的旋转速度将涂敷溶液均匀而径向的旋涂于非晶硅膜104的上表面上。因此镍涂敷溶液105淀积在薄104的上表面上，其间有极薄的氧化膜(未画出)。很重要的一点是，在非晶硅膜104的上表面确定有表面突起106。突起106的形状与下面的岛103的形状基本相同，并与岛103自对准，岛103恰好位于表面突起106的下面并嵌于膜102，104之间。
旋涂工艺中，由于图1A所示结构的顶表面上存在表面突起106，Ni涂敷溶液由于表面张力的作用而粘到突起106的侧壁上，使表面上突起周围的镍浓度增大。在随后的结晶步骤中有利于促进晶体生长，即，平行于衬底表面横向结晶。
实施例中，假定在非晶硅膜104上旋涂溶液，同样，也可在非晶硅膜104形成之前在氧化硅缓冲层102上旋涂溶液。若合适的话，也可在膜102，103上分别旋涂这种溶液。
之后，加热图1A所示结构，在不活泼气体气氛中在450℃加热一小时除去氢。此后，在预定的温度范围500℃至700℃，最好在550至600℃，对图1所示结构再加热4至8小时，使非晶硅膜104结晶。这在以下将称作“第1热处理”。
非晶硅膜104按以下方式结晶，第1步，非晶硅膜104中的镍被热激活，各向同性均匀地按图1B中箭头所指方向向下扩散进膜104中。
之后，第2步，镍在氧化硅缓冲层102与非晶硅膜104之间的界面向岛103迁移分凝。这可以是由故意形成的岛103的突出形状作分凝点，如图1C所示。
之后，如图1D所示，在分凝点岛103周边出现晶核。当岛103周边的镍浓度变成等于或大于1×1020原子/cm3时，出现该晶核。确定允许晶体生长或结晶的这些晶核，使按基本上垂直于硅膜表面的特定方向生长晶体，这是第3步。如上所述生成的垂直生长晶区107中含的镍浓度大。
第4步，以垂直生长区107作籽晶，按基本平行于硅膜表面的方向横向生长晶体。如图1E所示，非晶硅膜104中晶区107的相对边逐渐形成横向晶体生长区108。这些横向晶本生长区108是多个方向相同或对准的柱形和/或针状晶段的混合或组合，因此，与垂直晶体生长区107相比，其结晶度极高。
第4步中，控制分凝点形成的位置，能生长出大直径的晶粒，各个晶粒不会受到相邻晶粒的无意的影响或干扰。因此，可按适当选择的设计参数，精确控制分凝点形成的位置，在任何需要的位置形成任何所需大小的晶体。注意，这里晶粒尺寸可以扩大到什么程度取决于适当确定的温度下进行多长时间的热处理。因此，可按半导体器件生产所要求的价格限制自由设计实际的晶体尺寸。晶粒大小的确定还要考虑到在随后进行的单晶化工艺中进行的附加的高温热处理中，晶体还会进一步生长。
图1F所示的横向晶体生长的结果，在氧化硅缓冲层102上形成结晶硅膜109。这里，应注意所述制造方法与现行的图形外延生长方法有以下差别：外延生长是利用上层的非晶硅膜的结晶过程中在预定表面位置出现最稳定表面的固有特性，使图形外延生长的膜的表面形状与下面的基础覆盖膜的表面形状一致，以校准结晶硅膜的分布；相反，本发明所用方法的特征是，设置一个特定区域，该区域容易发生促进结晶的金属元素这里是镍的分凝，来改变涂敷膜的表面形状，以改变表面能级。因而，实施例与图形外延生长不同的主要原因是，改变表面构形，以形成晶核。
图3A展示出结晶硅膜109的平面图。其中数字301是指结晶第3步形成的垂直晶体生长区，即图1D中的107。实施例中，由于形成小的方形小岛图形，因此该区域301是方形，302是指第4步形成的横向晶体生长区，即图1F中的109。以垂直生长区301中心处为籽晶或晶核生成横向晶体生长302，本实施例中，由于籽晶区301能认为是一个针点，如图3A所示，所生成的平面形状总的类似于一个六边形。出现这种形状的原因是，本行业技术人员所公知的是，由(111)面围绕的晶核生长的硅晶体是一个六边形的晶粒。另一方面，本发明人发现，用镍作促进结晶的金属元素，在各柱体的末端和侧边部分或针形晶体的末端或侧边部分在结晶过程中形成镍硅化物。已知该镍硅化物的稳定面相当于(111)面。因此，环绕垂直生长的籽晶区301的面主要由镍硅化物的稳定表面面即(111)面构成。结果，发现，假定区域301是一个点时，用301作为起始进行晶体生长时，图3A中的横向晶体生长区302可以认为有六边形。
如图3A所示，六边形的横向晶体生长区302可再分成六个子区A至F，其中每个子区可认为是单晶粒。这是因为，在子区A至F相互接触的的相邻位置处会出现诸如滑移缺陷等位错缺陷。
将图3B放大，多个小的柱体或针形晶体混合组成横向生长的子区A至F的一部分。从宏观上看，这些晶体的高密度或“一群”晶体使每个子区均可总的看成是单个晶粒。注意，这些柱形或针形晶体中的每一个都是单畴区，其中不存在任何晶界。因此可以认为是单晶体。还应注意，由于各个晶体生长并排出了其中所含诸如镍的杂质，金属硅化物形成在每个晶体的表面上，因此生成图3B中的晶界303处的镍分凝。因此，图3 B的晶态仅仅是多个单畴的集合。但该晶态具有极高的结晶度。它是用单个单畴区填充图3A中各个子区A至F所不能实现的。
为完全达到发明目的，还要求增加特殊的工艺，以改善图3B中横向生长区302的结晶度。该工艺以下称作“单晶化”。并得参照图2A至2C说明。实际上，用在含卤族元素的氧化气氛中进行热处理可实现单晶化，这在以后称作“第2热处理”。
包括结晶硅膜109的图1F的结构经进一步热处理(而第2热处理)，使露出的结晶硅膜109在700至1100℃的高温热处理1至24小时。最好是膜109在800至1000℃热处理6至12小时。很重要的是，这里所用气氛设计为图2A所示步骤用的含卤族元素的气氛。本例中，第2热处理是在950℃在含HCl浓度为3vol％的氧气氛中热处理6小时。注意，这里，为充分地达到吸杂作用，建议气氛中含氮化物气体，因为用氮化物可减慢任何氧化物膜的形成速度。还应注意，本例中用HCl气体为引入材料时，可选用Cl作卤族元素。其它类气体也可用，如HF，NF3，HBr，Cl2，F2和/或Br2。卤族元素的氢氧化物或有机物(碳水化合物)均是可用的其它例子。
图2A的步骤的第2热处理中，由于氯的作用，使加热的结晶硅膜109中的镍被吸收。因此，吸入到覆盖的热氧化膜110中的镍元素被排出到大气中。因此，如图2B所示，从膜109中除去了所含的几乎全部镍元素，从而提供了由热氧化膜110覆盖的无镍的结晶硅膜111。
图2B的吸杂步骤中除去的镍在结晶过程中向晶界推出而分凝，见图3C中的304。因此认为镍作为镍硅化物存在于晶界处。镍硅化物分解，晶界中的镍原子分离或断开后，由于有大量的不成对的硅的偶联键，所以生成镍的氯化物。幸运的是，有几个不成对的硅原子偶联键与剩下的那些偶联键在950℃的第2热处理中强制复合。若仍有不成对的键，由结晶硅膜111中包含的氢和卤族元素填充。这样，使膜111变成含5原子％以下的氢和卤族元素。由于硅原子的这种复合确保晶界在结中，提高了匹配特性，从而消除或减少了其中的晶界。而且，第2热处理的结果，使柱形和针状晶体内的渡越、位错或其它任何可能的层间晶体缺陷几乎完全消失，提高了它的结晶度。
为进行比较，将参照图3B和3C更充分地说明结晶度的提高。加热图3B所示横向晶体生长区的晶体结构，用氯气的吸杂作用从膜中除去所含的镍。这样做时，硅与镍之间的偶联或结合断开，形成不成对的偶联键，之后，它们与邻近的硅原子的偶联键在热处理中复合，生成图3C所示晶体结构。
图3C的结构变成有几个结界面，如图3C中虚线304所指。由热处理而图3B的晶界303分解，然后再复合，从而形成这些界面304。图3A中每个晶体段A至F，其中的柱形成针状晶体高度匹配或对准地复合在一起，构成图3C所示的无任何晶界的几乎是完美的状态。这确保了图3A的每个子区A至F实质上无晶界和无诸如镍之类的杂质。每个晶段相当于其中无任何晶体缺陷的单畴区。我们的用二次离子质谱仪(SIMS)分析的实验表明，单畴区中Ni的浓度减小1至3个数量级。
再回到图2C，镍吸杂工艺之后，除去作为吸杂剂的图2B中的热氧化膜110。除去膜110以防止镍原子再扩散进结晶硅膜111中。由此获得如图所示的镍浓度减小了的结晶硅膜111。在卤族元素气氛中进行热处理，使该区中的Ni除去或减少，使镍的浓度低到足以不对预定的包括TFT的半导体器件的生产或制造造成任何麻烦的程度，如在1×1018原子/cm3以下，1×1017原子/cm3更好，1×1016原子/cm3最好。从而提高了结晶度，使单畴区的晶体结构与单晶材料相等。
本发明的一个特征是，用所形成的单畴区作为包括TFT的半导体器件的有源层。
图11中所示半导体结构，它用于有多个TFT的有源矩阵液晶显示(LCD)装置中，其中每个TFT的有源区用按本发明的单畴区构成。如图所示，该结构包括其上有绝缘或介质表面的衬底21，在衬底的绝缘或介质表面上有按行和列排列的TFT有源层24的图形矩阵。衬底21的两对边缘处的两条纵向表面区22的某些位置处有垂直晶体生长区。虚线23表示由于横向晶体生长区的相互冲突而在此形成的线性晶界的轨迹。这里用虚线表示是因为这种晶界23在有源层24构图之后随之消失。
如图11所示，有源层24的阵列集中形成在衬底21的顶表面，同时避免包括垂直晶体生长区的面积22和晶界23的轨迹。尽管针对图示的LCD结构部分进行了说明，但上述说明也对在衬底21上设置106数量级的TFT有源层的结构(图中看不到)有效。
例2
用例1的单畴制造TFT结构的方法示于图4A至4E。本例将结合顶栅TFT结构说明，但本发明不限于此。本行业的技术人员会容易地发现，图4A至4E所示方法也能用于制造有高耐热性的栅电极的底栅TFT。
如图4A所示，石英衬底401的表面上有依次叠置的氧化硅膜402和“伪单晶”单畴硅膜403。注意，膜402，403可用图1A-1F和2A-2C所示方法制造。硅膜403中有上述的单畴区。如图4A所示，用刻图技术对膜403刻图。该刻图膜403以后用作TFT结构的有源层。
图4A的结构中，用等离子CVD法淀积另一氧化硅膜404到预定厚度。例如，150nm。该膜404以后用作TFT的栅绝缘膜。也可以用氧/氮化硅或氮化硅制造膜404。然后，用溅射法在膜404上淀积500mm厚的铝膜405。膜405覆盖膜404，并用作TFT的栅电极。膜405含0.2wt％的杂质钪(Sc)。膜405可用其它导电材料如钽，钼等制成。
之后，图4A所示结构形成典型厚度为10nm的阳极氧化膜(未示出)覆盖在铝膜405上。该形成工艺用氨水中和的1，2-亚乙基二甲醇溶液作电解溶液。结构放入电解溶液中，膜405用作阳极、铂层(未画出)作阴极，进行阳极氧化。该步骤形成的阳极氧化膜足够密，以改善随后形成于其上的光刻胶掩模的接触或粘接特性。
如图4B所示，铝膜405构图、在氧化硅膜404上形成岛406。铝膜岛406将用作TFT栅极的底层。尽管图4B中已省略了，图4A中膜405构图用的掩膜层还没除去，因此，在该阶段还继续保留。
对图4B的结构以岛406作阳极再次进行阳极氧化工艺。这里的电解液可以是含3％草酸的水溶液。该步骤由于有所述的光刻胶掩模(未画出)存在，因此只在岛406的侧壁进行阳极氧化。如图4C所示，只在岛406的相对侧壁生成阳极氧化膜407。这些侧壁膜407是多孔性的，并能生长到几微米长。多孔侧壁膜407的测试厚度为700nm。用调节氧化时间来控制该膜厚。膜407形成后，除去光刻胶掩模。再进行阳极氧化工艺，形成覆盖岛409的薄且致密阳极氧化膜408。也可用上述阳极氧化相同的条件进行该阳极氧化工艺。注意，该步中，认为是所用电解液进入或渗入多孔阳极氧化膜407中而形成阳极氧化膜408。膜408的厚度应增大到150nm以上，以便在随后的步骤中注入所选择的杂质形成所需的偏移栅区。在随后的步骤中，这种致密的膜408可抑制或消除TFT栅电极表面上出现小丘(以后以数字409表示)。
薄且致密的阳极氧化膜408形成后，所选择的导电类型杂质，这里是形成N-沟道TFT(NTFT)用的P型导电杂质掺入或用离子注入法注入底层已构图的硅膜403中。由此形成隔开的重掺杂区410，411，如图4C所示，它将用作TFT结构的源和漏。
用乙酸(醋酸)，磷酸和硝酸混合液，选择腐蚀多孔阳极氧化膜407。之后，在生成结构中再注入P型杂质。该离子注入剂量一般小于在膜403中形成源区410和漏区411所注入的剂量。因此，在膜403中确定隔开的轻掺杂区412、413，它们与重掺杂的源和漏区410、411的内边缘接触，如图4D所示，并使轻掺杂区412与413之间的中间区414与覆盖其上的栅电极岛409自对准。中间区414作为TFT结构的沟道区。
图4D所示结构注入杂质后用激光束、红外线束或紫外线(UV)束辐照进行退火处理。按该方法获得称作“轻掺杂漏(LDD)”结构的基本功能TFT结构，它包括源区410、轻掺杂区(LDD区)412、413、沟道区414和漏区411。
该阶段建议在300至350℃进行0.5至1小时的等离子加氢处理。该工艺是将氢掺入有源层403使其达到预定浓度，如5原子％(1×1021原子/cm3以下)，最好是1×1015至1×1021原子/cm3以下。掺入的氢能中和并除去有源区403中或有源层与栅绝缘膜之间的界面能级中的硅原子的不成对的偶联键。
之后，如图4E所示，在图4D所示结构上淀积作为层间绝缘层的介质膜415。膜415可由氧化硅，氮化硅，氧/氮化硅，树脂或由它们组合的多层结构构成。最好用氮化硅，可消除在前面步骤中掺入的氢朝器件结构上再扩散出去。之后，对层间绝缘膜415刻图，确定用作电连接所需的接触孔的开口。淀积金属层416、417以便用金属填充这些接触孔，设置TFT的源电极和漏电极。在该TFT用作有源矩阵中的像素晶体管时，不需设置给栅电极409加电压的凸点或焊盘电极。但是，TFT用在外围驱动电路中时，需要同栅409同时构成相关的凸点或焊盘电极。制成的结构在氢气氛中在350℃进行加氢热处理。因此制成图4E所示TFT结构。
这样制成的TFT结构可能有场效应载流子迁移率，使其能实现高速开关操作。这是因为它的有源层完全由单畴区构成所致。由于沟道区和与漏接触处基本上无晶界，消除了其中的镍化物的分凝，因此可靠性提高。
例3
为形成单畴区而在含卤族元素的气氛中进行热氧化处理的显著优点已在例1说明了。
见图6，它是氯化镍(NiCl2)的蒸气压与温度关系的曲线图。如图所示，电子NiCl2是一种升华材料，图2C中单畴结构硅膜111中的Ni具有升华性，它很快被氯吸收。生成的氯化镍从结晶硅膜向外扩散到空气中或由覆盖它的热氧化膜吸收而排出。这有利于从硅膜除去Ni。
现参见表示TFT的栅电压(Vg)与漏电流(Id)的关系曲线图即图5说明图4E所示TFT结构的电性能。该图中画出了Vg-Id的两条曲线；一个曲线501是按本发明的图4E所示TFT的Vg-Id曲线，另一条502是不进行热处理的氮化物退火步骤而制成的标准TFT的Vg-Id曲线。
对501、502两条晶体管特性曲线进行比较发现，按本发明的TFT中流过的导通电流比标准TFT中流过的导通电流大2至4个数量级。如图5所示，栅电压为0至5伏时，在TFT是导电时导通电流是指试图流过的漏电流。
从图5的曲线还能看出图4E所示TFT的亚阀值特性比标准TFT的阈值下特性高。这里所用的“亚阈值特性”是TFT开关操作的锐度的典型测试值，作为本行业的技术人员很容易识别，当TFT从截止转换到导通态时，Id-Vg曲线的上升角更尖锐，亚阈值特性较好。
还应注意，标准TFT的亚阈值特性在350mV/十进制(deoade)左右，而本发明的TFT的亚阈值特性低至100mV/十进制(deoade)。这就是说，按本发明的TFT的开关特性高，作为TFT操作速度表示参数的场效应载流子迁移率，标准TFT是80至100cm2/Vs，而本发明的TFT是180至200cm2/Vs。这意味着后者能高速操作。以上说明可由实验证明，按本发明的TFT结构使由性能有极大提高。
例4
正如参见图4E所示结构所作的说明，我们的实验证明用氯对金属元素吸杂具有显著优点。
见图7，它是由SIMS分析测试的实验结果的典型曲线，表示结晶硅膜的浓度分布曲线。注意，这里接近膜表面的位置中的某些区域的测试值不重要。因为，表面可能有凹凸不平或表面中吸收了剩余物而造成的不利影响或干扰。还应注意，由于同样原因使邻近界面的数据也可能有误。从图7可能得知，在结晶硅膜与覆盖它的热氧化膜之间的界面或其附近有大量氯存在。同样，由于结晶膜的表面中吸附的氯在热处理开始时和被吸收的Ni一起向外扩进热氧化膜中，也可以假定是被称为“悬空键”的大量不成对的偶联键在要用氯进行热处理的热氧化膜形成之前在结晶硅膜的表面处。
例5
有氧化硅膜的硅衬底上形成的有单晶的TFT-SOI结构的一个特征是，能充分抑制或消除影响结晶特性或对结晶特性造成麻烦的不利参数因素，如生成的单畴结晶有源层中的管(pipe)密度，界面能级、固定电荷、穿透渡越等。更具体地说，随着半导体技术的最新发展，SOI结构的功耗减小，但它还有缺点，见图8。它是影响一个典型的SOI结构中的结晶度的几个因素的综合说明图。晶体结构中产生的硅膜中的界面能级和固定电荷，和由于外部影响而产生的金属污染和硼的聚集。按本发明的制造方法能使这些因素的不利影响减到最小或消除。按本发明方法特别包括在含卤族元素的气氛中对结晶硅膜热处理，可使硅膜单晶化并同时对金属元素吸杂。进行吸杂工艺能除去其中包含的任何可能的金属污物。这主要是由于卤族元素对由镍原子断裂而产生的硅原子的不成对的偶联键数量的增大起到辅助作用。用热退火工艺进行单晶化的优点是能抑制或消除诸如不均匀的管密度，界面能级，固定电荷，穿透渡越等有害因素。图8所示的淀积或沉淀物是以硅化物为基的材料，它们可用卤族元素的吸杂作用除去。若这些材料是氧化物材料，在热处理中可由氧的再分离扩散而使其消失。
例6
图1A所示的在氧化硅缓冲层102上形成表面凸起103的一个可能的改型如图9所示，其中突起103由细长矩形槽代替，尽管这也可以是有相应的平面形状的细长突起。按图1A至1F所示实施例的相同方式进行晶粒生长。
如图9所示，以垂直生长晶区901作晶核或籽晶形成横向晶体生长区902。区域902与图3A的区域302的差别是籽晶是线形而不是针点形。由于存在这种差别，横向生长区902有延长的平行六面体形状，如图9所示。在石英衬底上实际生长的该区域902再分成8段A至H，沿籽晶901的长度Y的相对晶段A-C，F-H的面积比沿籽晶901的宽度X方向的相对侧的两段D和E的面积小到可以忽略不计的程度。这是由于垂直生长的籽晶901的长度Y比其宽度X长很多。
当这种图9所示的宽晶段D、E被单晶化时这种排列的优点是，相应生长的单畴区的面积增大。用这种增大的单畴区形成TFT有源层可在结晶度相同和均匀的一个单畴区中确定多个有源层。
例7
图12A至14D展示在互补金属氧化物(CMOS)晶体管的制造方法。用了例2所示形成方法制造的TFT，尽管本发明不限于此。
如图12A所示，用结合图1A-2C所述的方法在石英衬底31淀积氧化硅膜32。用上述的相同方法，在膜32的表面上淀积单畴结晶硅膜。然后对该硅膜刻图，以确定相互隔开的单畴有源层33、34，有源层33作N-沟道TFT(NTFT)的有源层；另一有源层34作P-沟道TFT(PTFT)的有源层。只画出两个晶体管仅仅是为了说明。实际上，本发明在实用中是在一个单片衬底上用微电子制造技术构成几百万个P-沟和N-沟TFT。
单畴有源层33，34形成之后，用等离子CVD法淀积覆盖的栅绝缘膜35，使其厚度达到预定厚度，如50至200nm，最好是100-150nm。可用氧化硅、氧/氮化硅、氮化硅或其它合适的介质材料制造膜35。获得图12A所示结构。
之后，如图12B所示，用溅射或电子束淀积技术，在图12A所示结构上淀积导电膜36。膜36可用铝制造，在以后可用作TFT的栅电极。为消除形成的小丘或晶须，可使膜36中含0.2wt％的钪(Sc)。这些称作刺状或针状凸起，是因铝的不正常晶体生长而产生的。这些凸起存在的缺点是在相邻布线或叠层芯片引线间会产生不希望有的短路和相互干扰。膜36也可用包括钽的可阳极氧化金属材料制造。
图12B的步骤是用阳极氧化工艺，在电解液中，用膜36作阳极，在铝膜36上形成致密薄膜37。这里用的电解液是用氨水中和的含3％酒石酸的1，2-亚乙基二甲醇溶液。用这种阳极氧化法能形成高密度的均匀氧化膜、并用调节所加电压可以控制厚度。这里，膜37的测试厚度是10nm，它对于随后要在其上形成的光刻胶掩膜的粘附性的提高起到重要作用。
之后，如图12C所示，在12B所示结构上形成有掩膜部分38、39的已刻图光刻胶层。用光刻胶掩模38、39对下面的铝膜36和阳极氧化膜37刻图，获得有相应的已刻图膜部分40、41的图12C所示结构。用膜40、41作阳极对该结构进行阳极氧化。该工艺中只对40、41的侧壁选择地阳极氧化。这是因为在膜40、41的上表面还留有致密的膜37和掩模部分38、39的叠层。结果，在膜40、41的侧壁上生长出厚度为几微米的多孔氧化膜42，43。这种阳极氧化进展的距离，即侧壁氧化42、43的厚度例如是700nm。阳极氧化的距离将根据随后要形成的轻掺杂区的长度来确定。我们的实验建议，膜42、43的厚诺最好在600至800nm范围内。在该阶段，图12D的结构有所示的栅电极1、2。
除去光刻胶掩膜38、39后，用相同的电解液对图12D所示结构再次阳极氧化。该工艺中，电解液企图进入和填充多孔侧壁氧化膜42、43中。如图12E所示，形成致密的侧壁氧化膜44、45。这些氧化膜44、45的典型厚度是50至400nm。调节所加外部电压可控制该厚度。早先形成的致密氧化膜37的剩余部分与氧化膜44、45成为一个整体。
图12E所示步骤生成的结构在其整个表面上用诸如磷(P)的N型杂质掺杂。掺杂量为2×1014至5×1015cm-2。剂量最好是1至2×1015cm-2内。可用现有的等离子或离子注入技术。结果，如图12E所示，在单畴有源层33、34中确定重掺杂区46-49。一对掺杂区46、47与其相应的有侧壁氧化膜42的栅电极1自对准，另一对掺杂区48-49与有侧壁氧化膜43的栅电极2自对准。
此后，用铝混合酸选择腐蚀除去侧壁氧化膜42、43。此时，在氧化膜42、43正下方的有源区由于没掺入任何掺杂离子。因此基本上是本征型。
除去氧化膜42、43后，如图13A所示，在要形成PTFT的右边表面区上选择形成光刻胶掩膜层50。图13A所示结构的左边表面区保持露出。
之后，如图13B所示，该结构用P型杂质掺杂，与图12E所示步骤相比，杂质剂量较小，例如是1×1013至5×1014cm-2，最好是3×1013至1×1014cm-2。掺杂结果，在单畴有源层33的所选择部分确定隔开的轻掺杂区52、54，现在除去位于侧壁氧化膜42下的部分。如图所示，这些区52、54与栅电极1自对准。使区域51与52接触，而区域55与54接触，按此方式在有源层33的外部确定重掺杂区51、55。这些外部的重掺杂区51、55将分别用作NTFT的源和漏。内部轻掺杂区52、54横向设置在本征沟道形成区53的两相对端，它与栅电极1自对准。位于沟道区53与漏区55之间的一个区域54用作所称的“轻掺杂漏(LDD)”区。
图13B中应注意，由于掺杂中，有覆盖在栅电极1的表面上的薄氧化膜44，使离子不能注入其中，因此在沟道53与轻掺杂区52、54之间存在没掺杂的区域(未画出)。要求该没掺杂的区域的宽度等于氧化膜44的厚度，在与本发明相关的现有技术中通常称作“偏移栅”区。偏移栅区主要是没有掺杂的本征型。但是，无栅电压时，它不构成沟道，因此起到电阻元件的作用，能减弱内电场，抑制或消除对材料质量的损坏，增加TFT的净寿命。注意，这里的偏移宽度减小，生成的偏移区不存有这种功能。还未完全建立对它的定量分析。
NTFT形成后，如图13C所示，除去光刻胶50，之后，形成另一已刻图的光刻胶层56，覆盖左边的NTFT。用该光刻层56作掩模，给图13C所示结构掺如硼(B)的P型杂质。剂量是2×1014至1×1016cm-2，最好是1至2×1015cm-2。若合适，也可用与图12E所示步骤相同的剂量。掺杂区57，61确定在单畴有源层34的相对边。这些区也可以含N-硅和P-型两种杂质，主要用作接触盘，用于将相关焊盘电极由互连到芯片引线。换言之，不像左边的NTFT结构那样，PTFT的源区和漏区从功能上看与区57、61的不同。关于这一点，将会看到由其它掺杂区58，60构成的PTFT的源区和漏区分别与其相应的栅极2自对准。只由硼离子注入是本征区的部位来确定这些区域58、60。为此，这里无任何其它杂质存在。容易控制杂质浓度。因此，获得晶格匹配特性优异的PI结，同时减少了由于离子注入而产生的晶体不均匀。注意，在某些情况下，如果需要，用氧化膜45覆盖栅电极2的表面使偏移栅区仍然存在。但是，与NTFT相比，我们的实验表明PTFT几乎不退化、因此，图示结构没有这种偏移区。
为此，如图13C所示，在PTFT的单畴有源层34中形成源区58和漏区60。源区58与漏区60之间的未掺杂的中间区确定为沟道形成区。有源层34的相对侧边部分的掺杂区57、61作为接触盘，用于从漏区60给源区58供给电流，驱动源区58。
除去光刻胶56后，如图13D所示，之后，用激光束照射生成结构，以激活掺入的杂质，并对掺杂区退火。可以进行激光照射，以减少NTFT的一对源和漏区51、55与PTFT的另一对源和漏区58、60之间的结晶度差。由于在图13C所示步骤的离子注入中，源和漏区58、60无明显损坏，因此认为它们之间的结晶度无明显差别。因而，激光退火可修复两种TFT的掺源区和漏区，以确保PTFT和NTFT有相同或一致的晶体管特性。
之后，如图14A所示，用等离子或热CVD法在图13D所示结构的整个表面上淀积层间介质膜62，使其厚度为400nm。可用氧化硅，氧/氮化硅，氮化硅它们构成的多层结构构成膜62。
最后，如图14B所示，在层间绝缘膜62中确定几个用作接触孔所需的开口。选择形成刻图后的导电膜63-66，以填充接触孔，用作P-沟道和N-沟道TFT的源和漏。还形成芯片引线图形，使NTFT的漏电极64电连接到PTFT的漏电极66，并使其绝缘栅电极1、2互连。因此获得CMOSTFT结构，它用于新型高速/高精度显示板，它包括有源矩阵LCD，有源矩阵电致发光等。
所述TFT制造方法的重点是在图12E、13B和13C所示步骤，单畴有源区33、34的表面上完全被以后用作刻图后的栅绝缘膜的硅氧化膜35覆盖。被氧化层35覆盖的有源层33、34进行离子掺杂，有利于减少在有源层表面出现不均匀和剩余物污染的危险性。从而大大提高了合格率和所制成的TFT的可靠性。
例8
如图2C所示，应注意，单畴结构硅膜111可以制造在诸如硅晶片的半导体衬底上。这种情况下，要求在衬底顶表面上淀积附加的介质膜。为此，通常允许用热氧化膜。因而，在700至1300℃的典型温度范围内进行热处理预定时间，可按膜厚改变热处理时间。热氧化处理的气氛选择燃烧的O2，O2-H2O，H2O，O2-H2。随着近年来半导体技术的发展，提出可在包含如HCl，Cl2等卤族元素的气氛中进行氧化处理。由于已发展到可在硅晶片上构成各种半导体元件，因此硅晶片成了近来的半导体制造技术中的关键。本发明结合现有的硅晶片制造技术在这种半导体晶片上形成单畴硅膜，使本发明的应用进一步拓发展。
现在再回到图15A至15B，其中示出了按本发明的又一实施例的单畴结晶硅膜制造方法，在硅晶片上制成的集成电路(IC)上形成有这种膜的TFT结构。
图15A中，展示出(未画出尺度)用现有微制造技术制成的MOSFETIC器件。该IC具有其顶表面上形成有MOSFET的硅衬底71，所述MOSFET与一般为热氧化膜的有关的元件隔离介质层72、73一起构成。在衬底71的表面中MOSFET有相互隔开的源区74和漏区75。它们可以通过给衬底71注入所选导电类型的杂质及其随后的扩散步骤制成。众所周知，衬底71是P型时，选N型杂质，如磷(P)，注入；若衬底71是N型，则选P型杂质，如硼(B)，注入。MOSFET还有在衬底表面中的源区74与源区75之间确定的沟道形成区76，和覆盖在沟道形成区76上的绝缘栅电极77。可用多晶硅制造栅电极77。可用其间的栅绝缘膜使栅电极77与衬底71电绝缘。该膜可以是热氧化膜的剩余部分，它是在为形成源区74和漏区75而注入离子区在扩散中控制膜厚而形成的。用氧化硅膜78覆盖栅77，使衬底71上的源电极79，漏电极80或其它相邻元件隔离。
如图15B所示，在图15A所示的MOSFET-IC结构上淀积层间介质膜81。膜81可用氧化硅，氮化硅或其它材料制成。在膜81中选择的位置确定接触孔。之后，形成已构图的导电布线层82如芯片引线，使漏电极80与IC所需的一部件或多个部件电互连。
之后，用现有的化学/机械抛光(CMP)技术抛光图13B所示结构的表面，获得表面平坦的IC结构，如图15C所示。如所示的，由于这种表面抛光处理，所制成的层间介质层83具有平坦光滑的顶表面84，顶表面84上除去了不希望有的引线82的凸起。图13C中，数字85是指引线82的平坦部分，其上形成与漏电极80互连的芯片引线86。建议选用能抗加热温度高达1100℃的高耐热材料制造源电极79、漏电极80和引线86。这是考虑到在随后的单畴结晶有源层制造中要进行的加热。
之后，如图15D所示，在图15C所示结构的整个表面上淀积层间介质膜87。在该膜87上将形成用作TFT有源层的单畴结晶硅膜。这种有源层的形成与图1A-2C所示相同。更具体地说，在膜87上形成已刻图的单畴结晶硅有源层88。淀积栅绝缘膜89覆盖膜87和有源层88。之后，形成栅电极90，绝缘覆盖有源层88的沟道区。之后，将所选的杂质注入有源层88。
杂质注入后，在栅电极90的相对侧壁上选择形成绝缘体91。该侧壁绝缘体91的形成包括淀积氧化硅膜(未画出)的步骤，其厚度大于栅电极90的厚度，它覆盖全部表面，用各向异性干腐蚀除去该绝缘膜的选择部分，由此只在栅90的相对侧壁留下绝缘体。
再次进行离子注入，在有源层88中确定重掺杂的源和漏区，而允许某些部分被侧壁绝缘体91屏蔽，留作轻掺杂区。之后，用热处理和/或激光束辐照进行杂质激活处理。因此，淀积由氧化硅或氮化硅制成的介质膜作层间绝缘层。对该膜层腐蚀，在其中形成接触孔。最后，形成源电极93和漏电极94，使有源层88中的源和漏通过接触孔而电互连。
图15A至15D所示实施例的显著优点是，可在已有的IC器件上制造有多层或“三维(3D)”结构的TFT。具体地说，有图15D所示3DMOS-IC/TFT结构的上TFT有极大的增强晶体管作用，它在速度和可靠性上等于在诸如硅晶片或衬底71的单晶基板上制造的低标准M0SIC的速度和可靠性。这种优点可使IC器件的集成度或封装密度提高，而不降低其固有特性。
例10
图14A和14B展示出使用本发明的动态随机存取存储器(DRAM)器件，它用了本发明的TFT结构。DRAM包括一个电容器/一个晶体管存储器单元的矩阵，其中的一个单元示于图16A。如图所示，存储器单元包括数据传输晶体管1603，晶体管1603有与一个相关的并联字线耦连的栅，与相关的位线1602耦连的源，和漏。晶体管1603是具有由上述的单畴结晶硅膜制成的有源层的TFT。单元还包括有关的数据存储电容器1604，电容器1604有与TFT1603的漏耦连的一个电极，另一电极与固定电位如地耦连。图16A所示DRAM单元中，字线1601加所选择的电位的电压信号，该电位加到栅，使TFT1603导电。这就使数据信号从位线1602通过TFT1603传输到电容器1604，使其中出现相应的电荷载流子聚集或集成，用于数据写出。读出操作中，存储的载流子通过TFT1603传输到位线1602。
见图16B，它是图16A所示DRAM单方的剖面图，如图所示，石英或硅衬底1605的顶表面上形成氧化硅膜1606，用硅衬底时，可用称作绝缘体上的半导体(SOI)结构。膜1606可以是热氧化层。在膜1606上形成的TFT有按本发明原理的单畴结晶硅有源层1607。
如图16B所示，有源层1607上盖有栅绝缘膜1608，其上设置有绝缘的栅电极1609。层间绝缘膜1610层叠于覆盖栅1609的膜1608上。膜1610有接触孔，通过它，按与上述实施例相同的方式，使有源层1607中的源区与源电极1611电连接。如图16B所示，源电极1611也耦连到相应的位线1602。在层间绝缘膜1610上还有作为数据存储电容器1604的一个电极的另一导电层1612，它与下面的有源层1607中的TFT的漏区间确定一预定电容。同时形成源电极1611，电容器电极1612和位线1602，绝缘层1613覆盖单元的整个顶表面作为保护层。
图16A和16B所示实施例的显著特征是能抑制漏电流。这是因为用TFT1603形成的SOI结构，成本低/集成度高，一个电容器/一个晶体管的DRAM单元的结面积减至最小，因而提高了数据储存可靠性。
另一个优点是，由于SOI-DRAM单元结构使储存电容减小而可靠性和性能并不降低，因而，能实现低压操作。
例11
图17A和17B展示了用本发明的静态随机存取存储器(SRAM)器件，它用了按本发明的TFT结构。SRAM包括NMOS或CMOS存储单元的矩阵，每个单元均有双稳态触发器(F/F)电路，如图16所示。当连续加电功率于SRAM单元时，按F/F电路的导通或截止，静态存储“0”或“1”的二进制一位逻辑数据。如图17A所示，单元在字线1701与一对位线1702之间的相交处，它包括F/F电路，F/F电路由一对交叉连接的驱动晶体管1704和相关的高阻负载元件1703构成。通过有与字线1701耦联的栅的数据选取存取晶体管1705使一对负载元件1703和晶体管1704在公共结点与一位线1702连接。通过相同的数据选取晶体管1705使另一对负载元件和晶体管连到另一位线1702。
图17B展示出SRAM单元中用的TFT的剖面图。衬底1706可用石英或硅制成。衬底1706上的氧化硅膜1707作第一涂层，在它上面形成TFT的单畴结晶硅有源层1708。有源层1708由栅绝缘膜1709覆盖，栅绝缘膜1709上形成已构图的栅电极1710。覆盖的层间介质膜1711有接触孔，通过它使源电极1712和漏电极1713电连接到按上述方法在有源层1708中确定的源区和漏区。源电极1712和漏电极1713与位线1702一起制造。按顺序将层间介质膜1714和多晶硅膜1715叠置。后面的膜1715用作高阻负载元件1703，如图17A所示。用所选介质材料制成的保护膜1716覆盖整个多层结构。用此设置，由于用了在SOI衬底结构上制造的有单畴有源层1708的TFT，SRAM单元能可靠地高速运行而且可安装性极好。
例12
本发明的又一实施例是将图4E(例2)所示半导体器件与图14B(例7)所示CMOS结构组合构成有源矩LCD器件，它是在单个芯片衬底上集成有源矩阵的TFT像素的行和列排列的矩阵与有关驱动电路。更具体地说，像素阵列用至少一个TFT构成这些像素中的单个像素。衬底表面周围设置驱动电路，包围TFT像素矩阵。图4E所示TFT结构的性能与单晶MOSFET相同，这些像素TFT也用作图14B的CMOSTFT的驱动TFT。
有源矩阵LCD的显著优点是，像素晶体管中的截止电流可减小或最小。原因如下：如上所述TFT有源层由单畴结晶硅膜构成，除了建立使早已增大的截止电流很快流过所形成的电流通路外不存在任何晶界。因而导致单个像素电极的信号电荷组的可保留性增大。
该实施例的另一个优点是用图14B所示CMOSTFT结构使CMOSTFT驱动电路的性能提高，使PMOSTFT和/NMOSTFT之间的晶体管特性等效。
例13
在栅绝缘膜的制造中可对图4A-4E所示制造方法作如下改型。图2C所示单畴结晶硅膜111制成后，只选用单畴区形成TFT有源层。有源层上用如CVD或PVD法的汽相法淀积以硅为主要成分-这里是氧化硅为主要成分一的介质薄膜，其厚度为20至150nm、最好是80nm的预定厚度。就最好的介质膜的耐压特性而言，这种氧化硅膜的厚度是合适的。可用包括氧/氮化硅，氮化硅的其它等效材料来代替氧化硅。
制成氧化硅膜后，生成结构再在含卤族元素的气氛中加热。该加热在以后叫做“第3热处理”。第3热处理的条件与前面所述的第2热处理条件相同，像图1A-2C所述实施例一样进行。
该第3热处理中，再次减少有源层中残留的如镍等金属元素的含量，因而提高单畴区的结晶度。该工艺中，在有源层与氧化硅之间的界面处进行热氧化反应，生成20nm的热氧化膜。这种情况下，建议有源层最终厚度在20至30nm的范围内，最好为25nm。这有利于使截止电流减至最小。
第3热处理完成后，生成的结构在含氮气氛中在950℃再热处理1小时，修复热氧化膜和氧化硅膜的任何可能的热缺陷，提高膜质量。而且，在含卤族元素的气氛中热处理，使有源层与覆盖的绝缘膜之间界面附近的卤族元素的浓度升高。我们的SIMS实验表明，卤族元素浓度范围是1×1019至1×1020原子/cm3。有源层与氧化硅膜之间界面处形成的热氧化膜将用于与氧化硅膜一起构成栅绝缘膜。缺陷能级和晶格点阵中的硅原子在热氧化膜形成中均将减小，以增强有源层与栅绝缘膜之间生成的界面态。如结合图1A-2C所示实施例作的说明，有源层的顶表面的平整度可达到最大程度。因此，热氧化反应的逐渐进行使栅绝缘膜的厚度均匀。改善了界面态，同时增大了栅绝缘膜的耐压或击穿电压特性。
本例的优点是，有源层中的金属元素如Ni的含量减小，使有源层和覆盖它的栅绝缘膜之间的界面态优异。因而使半导体器件的电特性和可靠性提高。可选择同时进行图1A-2C所示实施例的第2热处理和本例的第3热处理。这样，使在进行第1热处理前对图1F所示结晶硅膜109刻图，构成有源层，然后对其进行按本例的工艺处理。
例14
图4E所示半导体器件与图14B所示CMOS结构组合的有源矩阵LCD的一个可能的改型如下：本例是例2的改型，改善了有源层与栅绝缘膜之间的界面态。
图2C所示单畴结晶硅膜111制成后，只选用单畴区形成TFT有源层。在有源层上用CVD或PVD法等汽相法淀积氧化硅膜，其厚度为20至150nm。
制成氧化硅膜后，在500℃至700℃，最好是640至650℃对生成结构热处理。所确定的温度范围在热氧化温度的下限附近。在含氧或卤族元素的气氛中进行热处理。也可用含湿汽的湿气氛。热处理0.5至2小时，使热氧化膜达到所需厚度，例如几毫微米。典型厚度是1至9nm。当厚度等于该厚度时完成该热氧化膜生长。
本方法的优点是，有源层与栅绝缘膜之间能获得好的界面态，减少或消除极性界面或其附近的剩余的固定电荷或缺陷能级。用热氧化只是使有源层顶表面部分，即其深度或厚度为1至3nm的有限的一个极薄区域内的这些缺陷减少或消除。换言之，本例中，专门形成厚度极薄的薄热氧化膜能实现优异的界面态。这里的氧化使在有源层的顶表面上减少1至3nm的厚度而生成2至6nm厚的新的热氧化膜。能实现这种良好的界面的一个原因可能是，不希望有的剩余固定电荷和/或晶体缺陷主要集中在有源层与栅绝缘膜之间，有源层表面1-3nm厚的上述极薄区中作为中心。因此，经热氧化除去或代替了该薄的表面区，就有可能几乎完全除去这些缺陷。
本发明的另一优点是能提高半导体器件的生产效率，即产量，因为这里可用较低温度进行热氧化，减少了所用设备的造价。
例15
见图19A至19D，它展示出按本发明另一实施例的TFT制造工艺，制造中用多晶硅膜作TFT的栅电极。
图19A中，用玻璃制成绝缘衬底1901。玻璃衬底1901的上表面上顺序形成第1涂敷膜1902、已刻图的单畴结晶有源层1903、栅绝缘膜1904、和已刻图的栅电极1905。用结合图1A-2C所述实施例工艺制造有源层1903。用多晶硅制栅1905。
之后，图19A所示结构用离子注入技术掺杂，按图19B所示的与栅1905自对准方式在有源层1903中确定隔开的掺杂区1906，1907。之后，在生成结构上，用低压CVD法或等离子CVD或溅射法，淀积0.5至1μm厚的氮化硅膜1908。也可用氧化硅制膜1908。
之后，对图19B所示结构进行深腐蚀，选择腐蚀覆盖膜1908，只剩下1905的相对侧壁上的部分，如图19C所示。这里1909指示这些侧壁绝缘体。腐蚀中，也除去栅绝缘膜1904，除栅电极1905和侧壁绝缘体1909组成的掩模下的部分外，几乎大部分栅绝缘膜1904均除去。
之后，对图19C所示结构用离子注入法注入所选择的杂质。杂质剂量这里是大于前一步骤的离子注入剂量。第2离子注入中，侧壁绝缘体1909正下方的区域1910、1911中的杂质浓度保持不变，因为没有杂质注入。有源层1903中剩余的露出区1912、1913再注入离子进行掺杂，使其中的杂质浓度增大。通过第1和第2离子注入步骤，有源层1903变成了有重掺杂的源区1902、漏区1913以及恰好位于侧壁绝缘体1909正下方的轻掺杂(LDD区)区1910，1911。有源层1903还有没掺杂的中间区1914，它位于栅1905的正下方，用作所得TFT中的沟道形成区。
图19C所示结构上形成厚30nm的钛膜(未画出)，它与硅膜进行化学反应，除去钛膜后，生成的结构用灯退火技术加热，在源区1912、漏1913和栅1905的露出表面上形成硅化钛膜1915-1917，如图19D所示。可用钽、钨和钼膜的任一种代替钛膜。之后，淀积厚500nm的氧化硅膜1918作层间绝缘体。之后，形成几种合适的已刻图的芯片引线1919-1921，用于电连接源1912、漏1913和栅1905，完成图19D所示TFT结构。
本方法的优点是TFT结构中能达到良好的欧姆接触，因为，通过硅化钛膜1915-1917使TFT与芯片引线之间电连接。
″″例16″*
按本发明的实施例所述的任何一种TFT可广泛用于各种半导体器件，包括电光显示板，如有源矩阵LCD，EL或EC装置；储存器器件，如DRAM，SRAM，VRAM，SDRAM，ROM，PROM，EEPROM，快速EEPROM，NAND/NOR EEPORM等，其它等同物可用于改进电子设备或电子系统，如T V摄像机，头带式显示组体，机动车用导航系统，前或后面投影显示单元，家用摄像机，个人计算机等。
见图20A，它是一汽车计算机，该计算机通常由主机2001，调谐部分2002，显示单元2003，控制开关2004和显示单元2005构成。本发明的TFT用于组装显示单元2005和主机的IC中。
头戴式显示器如图20B所示，该显示器通常由主机2101，显示单元2102和固定带2103构成。显示单元2102包括一对尺寸较小的显示屏。
机动车导航系统如图20C所示。如图所示，该装置包括主机2201，显示单元2202，控制开关2203，和天线2204。按本发明的半导体器件用于显示单元2201和内装电子电路用的IC。显示单元2202用作监视器，可用肉眼识别该监视器上的道路图，因而分辨范围较宽。
便携式或手持移动电话示于图20D，它包括主机2301，声音输出部分2302，声音输入部分2303，显示单元2304，控制开关2305，和天线2306。按本发明的半导体器件用于显示单元2301和内部电子电路用的IC中。
摄像机如图20E所示，它包括主机2401，显示单元2402，声音输入部分2403，控制开关2404，电池盒2405和图形接收器2406。本发明的半导体器件可用于显示单元2402和内部电子电路用的IC。
前面式投影装置如图20F所示，它由主机2501，光源2502，反射型显示单元2503，光学系统2504(包括已知的分束器，偏光镜等)，和相关的荧屏2505。荧屏2505是大尺寸的显示屏，适合于会议和学术会议中用的显示，要求显示单元2503具高清晰度。
除上述应用之外，本发明的半导体器件还能用于其它类型的电光媒体或装置。包括后面式投影系统，便携式电子智能工具，如轻便终端。如上所述，本发明的应用很广，几乎涵盖了当前允许的所有电子显示系统。
已经说明了本发明用有意形成的分凝点作为晶体生长用的晶核或籽晶，并在含卤族元素的气氛中进行热处理，以提高晶体尺寸的可控性，能形成或制成大的单畴区。用这种安排可在带介质表面的衬底上形成预定的单畴区，该单畴区的晶体结构基本上与单晶材料相同，能用结晶度等于单晶的结晶硅膜作如TF T的半导体器件的高质量有源层。因而可使所构成的半导体电路的性能提高到等于用现有的单晶片制成的IC的特性。
虽然结合优选实施例对本发明作了详细说明，但本行业的技术人员应了解，本发明还会有各种形式上和细节上的变化，但这些变化均不脱离本发明精神和发明范围。

Claims (54)

1.一种静态随机存取存储器，包括：
一个衬底；
一对在衬底上形成的交叉连接的驱动晶体管；
一对数据选取存取晶体管；
一对位线，经所述数据选取存取晶体管分别电连接到所述交叉连接的驱动晶体管；以及
一条字线，电连接到所述一对数据选取存取晶体管，
其中，至少各个交叉连接的驱动晶体管包括在衬底上的绝缘表面上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区，
其中所述结晶半导体膜包括一个源区和一个漏区，一个源电极电连接到所述源区，一个漏电极电连接到所述漏区，以及
一个多晶硅膜连接到所述源电极或所述漏电极。
2.按权利要求1的静态随机存取存储器，其特征是，所述单畴区基本上不包括晶界。
3.按权利要求1的静态随机存取存储器，其特征是，包括在所述单畴区内的任何晶界都是电稳定的。
4.一种静态随机存取存储器，包括：
一个衬底；
一对在衬底上形成的交叉连接的驱动晶体管；
一对数据选取存取晶体管；
一对位线，经所述数据选取存取晶体管分别电连接到所述交叉连接的驱动晶体管；以及
一条字线，电连接到所述一对数据选取存取晶体管，
其中，至少各个数据选取存取晶体管包括在衬底上的绝缘表面上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区，
其中所述结晶半导体膜包括一个源区和一个漏区，一个源电极电连接到所述源区，一个漏电极电连接到所述漏区，以及
一个多晶硅膜连接到所述源电极或所述漏电极。
5.按权利要求4的静态随机存取存储器，其特征是，所述单畴区基本上不包括晶界。
6.按权利要求4的静态随机存取存储器，其特征是，包括在所述单畴区内的任何晶界都是电稳定的。
7.一种静态随机存取存储器，包括：
一个衬底；
一对在衬底上形成的交叉连接的驱动晶体管；
一对数据选取存取晶体管；
一对位线，经所述数据选取存取晶体管分别电连接到所述交叉连接的驱动晶体管；以及
一条字线，电连接到所述一对数据选取存取晶体管，
其中，至少各个交叉连接的驱动晶体管包括在衬底上的绝缘表面上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区，
其中，所述结晶半导体膜的结晶方向基本上与衬底的主表面平行，
其中所述结晶半导体膜包括一个源区和一个漏区，一个源电极电连接到所述源区，一个漏电极电连接到所述漏区，以及
一个多晶硅膜连接到所述源电极或所述漏电极。
8.按权利要求7的静态随机存取存储器，其特征是，所述单畴区基本上不包括晶界。
9.按权利要求7的静态随机存取存储器，其特征是，包括在所述单畴区内的任何晶界都是电稳定的。
10.一种静态随机存取存储器，包括：
一个衬底；
一对在衬底上形成的交叉连接的驱动晶体管；
一对数据选取存取晶体管；
一对位线，经所述数据选取存取晶体管分别电连接到所述交叉连接的驱动晶体管；以及
一条字线，电连接到所述一对数据选取存取晶体管，
其中，至少各个数据选取存取晶体管包括在衬底上的绝缘表面上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区，
其中，所述结晶半导体膜的结晶方向基本上与衬底的主表面平行，
其中所述结晶半导体膜包括一个源区和一个漏区，一个源电极电连接到所述源区，一个漏电极电连接到所述漏区，以及
一个多晶硅膜连接到所述源电极或所述漏电极。
11.按权利要求10的静态随机存取存储器，其特征是，所述单畴区基本上不包括晶界。
12.按权利要求10的静态随机存取存储器，其特征是，包括在所述单畴区内的任何晶界都是电稳定的。
13.一种静态随机存取存储器，包括：
一个衬底；
在衬底上形成的一绝缘膜，该绝缘膜有在一个方向上延伸的凸起；
一对在衬底上形成的交叉连接的驱动晶体管；
一对数据选取存取晶体管；
一对位线，经所述数据选取存取晶体管分别电连接到所述交叉连接的驱动晶体管；以及
一条字线，电连接到所述一对数据选取存取晶体管，
其中，至少各个交叉连接的驱动晶体管包括在绝缘膜上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区，以及
其中所述结晶半导体膜包括一个源区和一个漏区，并且在该源区和该漏区的表面上形成有金属硅化物。
14.按权利要求13的静态随机存取存储器，其特征是，所述单畴区基本上不包括晶界。
15.按权利要求13的静态随机存取存储器，其特征是，包括在所述单畴区内的任何晶界都是电稳定的。
16.一种静态随机存取存储器，包括：
一个衬底；
在衬底上形成的一绝缘膜，该绝缘膜有在一个方向上延伸的凸起；
一对在衬底上形成的交叉连接的驱动晶体管；
一对数据选取存取晶体管；
一对位线，经所述数据选取存取晶体管分别电连接到所述交叉连接的驱动晶体管；以及
一条字线，电连接到所述一对数据选取存取晶体管，
其中，至少各个数据选取存取晶体管包括在绝缘膜上形成的结晶半导体膜，所述结晶半导体膜具有其中形成有沟道形成区的单畴区，以及
其中所述结晶半导体膜包括一个源区和一个漏区，并且在该源区和该漏区的表面上形成有金属硅化物。
17.按权利要求16的静态随机存取存储器，其特征是，所述单畴区基本上不包括晶界。
18.按权利要求16的静态随机存取存储器，其特征是，包括在所述单畴区内的任何晶界都是电稳定的。
19.一种移动式计算机，它包括按权利要求1的静态随机存取存储器。
20.一种头戴式显示器，它包括按权利要求1的静态随机存取存储器。
21.一种机动车导航系统，它包括按权利要求1的静态随机存取存储器。
22.一种移动电话，它包括按权利要求1的静态随机存取存储器。
23.一种摄像机，它包括按权利要求1的静态随机存取存储器。
24.一种投影装置，它包括按权利要求1的静态随机存取存储器。
25.一种头戴式显示器，它包括按权利要求4的静态随机存取存储器。
26.一种机动车导航系统，它包括按权利要求4的静态随机存取存储器。
27.一种移动电话，它包括按权利要求4的静态随机存取存储器。
28.一种摄像机，它包括按权利要求4的静态随机存取存储器。
29.一种投影装置，它包括按权利要求4的静态随机存取存储器。
30.一种移动式计算机，它包括按权利要求4的静态随机存取存储器。
31.一种头戴式显示器，它包括按权利要求7的静态随机存取存储器。
32.一种机动车导航系统，它包括按权利要求7的静态随机存取存储器。
33.一种移动电话，它包括按权利要求7的静态随机存取存储器。
34.一种摄像机，它包括按权利要求7的静态随机存取存储器。
35.一种投影装置，它包括按权利要求7的静态随机存取存储器。
36.一种移动式计算机，它包括按权利要求7的静态随机存取存储器。
37一种头戴式显示器，它包括按权利要求10的静态随机存取存储器。
38.一种机动车导航系统，它包括按权利要求10的静态随机存取存储器。
39.一种移动电话，它包括按权利要求10的静态随机存取存储器。
40.一种摄像机，它包括按权利要求10的静态随机存取存储器。
41.一种投影装置，它包括按权利要求10的静态随机存取存储器。
42.一种移动式计算机，它包括按权利要求10的静态随机存取存储器。
43.一种头戴式显示器，它包括按权利要求13的静态随机存取存储器。
44.一种机动车导航系统，它包括按权利要求13的静态随机存取存储器。
45.一种移动电话，它包括按权利要求13的静态随机存取存储器。
46.一种摄像机，它包括按权利要求13的静态随机存取存储器。
47.一种投影装置，它包括按权利要求13的静态随机存取存储器。
48.一种移动式计算机，它包括按权利要求13的静态随机存取存储器。
49.一种头戴式显示器，它包括按权利要求16的静态随机存取存储器。
50.一种机动车导航系统，它包括按权利要求16的静态随机存取存储器。
51.一种移动电话，它包括按权利要求16的静态随机存取存储器。
52.一种摄像机，它包括按权利要求16的静态随机存取存储器。
53.一种投影装置，它包括按权利要求16的静态随机存取存储器。
54.一种移动计算机，它包括按权利要求16的静态随机存取存储器。
CNB021438102A 1996-02-23 1997-02-23 静态随机存取存储器 Expired - Fee Related CN1237617C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP61897/96 1996-02-23
JP61898/96 1996-02-23
JP6189796 1996-02-23
JP61897/1996 1996-02-23
JP61898/1996 1996-02-23
JP6189896 1996-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB971099367A Division CN100355044C (zh) 1996-02-23 1997-02-23 半导体薄膜、半导体器件及其制造方法和电子设备

Publications (2)

Publication Number Publication Date
CN1527388A CN1527388A (zh) 2004-09-08
CN1237617C true CN1237617C (zh) 2006-01-18

Family

ID=26402988

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB971099367A Expired - Fee Related CN100355044C (zh) 1996-02-23 1997-02-23 半导体薄膜、半导体器件及其制造方法和电子设备
CNB021438102A Expired - Fee Related CN1237617C (zh) 1996-02-23 1997-02-23 静态随机存取存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB971099367A Expired - Fee Related CN100355044C (zh) 1996-02-23 1997-02-23 半导体薄膜、半导体器件及其制造方法和电子设备

Country Status (4)

Country Link
US (4) US6093937A (zh)
KR (1) KR100447311B1 (zh)
CN (2) CN100355044C (zh)
TW (1) TW317643B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW463378B (en) 1995-06-01 2001-11-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6794255B1 (en) * 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP4073533B2 (ja) 1998-02-09 2008-04-09 株式会社半導体エネルギー研究所 情報処理装置
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6890827B1 (en) * 1999-01-13 2005-05-10 Agere Systems Inc. Method of fabricating a silicon on insulator transistor structure for imbedded DRAM
JP2000250436A (ja) * 1999-02-26 2000-09-14 Nec Corp 薄膜トランジスタアレイ及びその製造方法
DE19913076A1 (de) * 1999-03-23 2000-10-19 Hahn Schickard Ges Vorrichtung und Verfahren zum Aufbringen von Mikrotröpfchen auf ein Substrat
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6416201B1 (en) 2000-03-31 2002-07-09 3M Innovative Properties Company Illuminated sign with lamp masks for uniform illumination
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
EP1332504A2 (en) 2000-11-09 2003-08-06 Foc Frankenburg Oil Company Est. A supercapacitor and a method of manufacturing such a supercapacitor
ATE389239T1 (de) * 2000-12-22 2008-03-15 Nxp Bv Halbleiteranordnung bestehend aus einer anordnung von elektrisch programmierbaren nichtflüchtigen speicherelementen
US6512244B1 (en) * 2001-05-07 2003-01-28 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same
US7122863B1 (en) 2001-05-07 2006-10-17 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same
US20020192650A1 (en) * 2001-05-30 2002-12-19 Amorese Douglas A. Composite arrays
JP4558262B2 (ja) * 2001-08-30 2010-10-06 シャープ株式会社 半導体装置の製造方法
US6468921B1 (en) * 2001-09-26 2002-10-22 Winbond Electronics Corp. Thin-film forming method
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR100560470B1 (ko) * 2003-11-24 2006-03-13 삼성에스디아이 주식회사 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치
KR101044489B1 (ko) * 2003-12-29 2011-06-27 엘지디스플레이 주식회사 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법
JP4019377B2 (ja) * 2004-04-01 2007-12-12 セイコーエプソン株式会社 半導体装置の製造方法および半導体装置
KR100712112B1 (ko) * 2004-06-30 2007-04-27 삼성에스디아이 주식회사 반도체 소자 및 그 제조 방법
KR100612853B1 (ko) * 2004-07-21 2006-08-14 삼성전자주식회사 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
EP1812893A4 (en) * 2004-10-18 2008-12-10 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND CONTROL METHOD THEREFOR
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7372720B1 (en) 2005-02-16 2008-05-13 Altera Corporation Methods and apparatus for decreasing soft errors and cell leakage in integrated circuit structures
US7538371B2 (en) * 2005-09-01 2009-05-26 United Microelectronics Corp. CMOS image sensor integrated with 1-T SRAM and fabrication method thereof
US7514714B2 (en) * 2006-02-16 2009-04-07 Stmicroelectronics, Inc. Thin film power MOS transistor, apparatus, and method
KR100742382B1 (ko) * 2006-06-28 2007-07-24 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101221131B1 (ko) * 2006-11-30 2013-01-18 엘지디스플레이 주식회사 폴리실리콘 반도체 소자의 제조 방법
CN100461201C (zh) * 2006-12-01 2009-02-11 华南理工大学 一种智能rfid阅读系统防冲突调度方法
CN101681807B (zh) * 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
US8602838B2 (en) * 2010-08-26 2013-12-10 Mcronix International Co., Ltd. Chemical mechanical polishing method and system
US9318564B2 (en) * 2014-05-19 2016-04-19 Qualcomm Incorporated High density static random access memory array having advanced metal patterning
CN104952933A (zh) * 2015-06-01 2015-09-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10666841B2 (en) 2015-11-11 2020-05-26 Boston Scientific Scimed, Inc. Visualization device and related systems and methods
WO2019182261A1 (ko) * 2018-03-23 2019-09-26 홍잉 단결정립 나노와이어 제조 방법 및 이를 적용하는 반도체 소자의 제조 방법
CN109979843B (zh) * 2019-04-09 2021-04-13 德淮半导体有限公司 用于校验版图中的图案偏移的装置和方法
CN112858887B (zh) * 2021-01-18 2024-10-15 昂宝电子（上海）有限公司 用于集成电路封装的分层缺陷检测方法
TWI786566B (zh) * 2021-03-11 2022-12-11 南亞科技股份有限公司 半導體結構製造方法與半導體結構製造系統
CN113957374B (zh) * 2021-09-26 2022-10-25 西安交通大学 一种半导体与金属涂层的复合结构及其制备方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
US5089862A (en) * 1986-05-12 1992-02-18 Warner Jr Raymond M Monocrystalline three-dimensional integrated circuit
US4905073A (en) * 1987-06-22 1990-02-27 At&T Bell Laboratories Integrated circuit with improved tub tie
KR920008930B1 (ko) 1987-12-30 1992-10-12 삼성전기 주식회사 자기기록 재생헤드
KR920008930Y1 (ko) * 1988-03-07 1992-12-24 다나신 덴기 가부시기가이샤 웜기어를 포함한 회전 전달 기구
US5247198A (en) * 1988-09-20 1993-09-21 Hitachi, Ltd. Semiconductor integrated circuit device with multiplayered wiring
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
EP0474253B1 (en) 1990-09-07 1998-12-02 Nec Corporation Register circuit for copying contents of one register into another register
JPH04152640A (ja) 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置の作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04361568A (ja) * 1991-06-10 1992-12-15 Hitachi Ltd 半導体記憶装置及びその製造方法
KR950012580B1 (ko) 1991-08-29 1995-10-19 엘지정보통신주식회사 무선전화시스템 및 그의 채널변경방법
US5541640A (en) * 1992-06-23 1996-07-30 Larson; Craig R. Videophone for simultaneous audio and video communication via a standard telephone line
US5348903A (en) * 1992-09-03 1994-09-20 Motorola Inc. Process for fabricating a semiconductor memory cell having thin-film driver transistors overlapping dual wordlines
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JPH06132218A (ja) 1992-10-15 1994-05-13 Sony Corp 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JPH06333826A (ja) 1993-05-25 1994-12-02 Sony Corp 結晶成長方法および薄膜トランジスタの製造方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2649325B2 (ja) 1993-07-30 1997-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR950012580U (ko) * 1993-10-26 1995-05-17 편향요크
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5544222A (en) * 1993-11-12 1996-08-06 Pacific Communication Sciences, Inc. Cellular digtial packet data mobile data base station
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
JP3041177B2 (ja) 1993-12-27 2000-05-15 シャープ株式会社 半導体装置の製造方法
US5498904A (en) 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP3229750B2 (ja) 1994-02-22 2001-11-19 三洋電機株式会社 多結晶半導体膜、それを用いた半導体装置及び太陽電池
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0846208A (ja) 1994-07-29 1996-02-16 Canon Inc 薄膜トランジスタ、それを用いた半導体記憶装置およびその製造方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5539216A (en) * 1994-10-27 1996-07-23 Motorola, Inc. Monolithic semiconductor body with convex structure
TW355845B (en) * 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
JP3216861B2 (ja) 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
US5731978A (en) * 1995-06-07 1998-03-24 Zexel Corporation Method and apparatus for enhancing vehicle navigation through recognition of geographical region types
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH10150110A (ja) * 1996-11-15 1998-06-02 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW317643B (zh) 1997-10-11
US6093937A (en) 2000-07-25
US20020053672A1 (en) 2002-05-09
CN100355044C (zh) 2007-12-12
KR100447311B1 (ko) 2004-11-06
US7091519B2 (en) 2006-08-15
US7372073B2 (en) 2008-05-13
US20060258069A1 (en) 2006-11-16
KR970063763A (ko) 1997-09-12
CN1527388A (zh) 2004-09-08
CN1169026A (zh) 1997-12-31
US6323072B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
CN1237617C (zh) 静态随机存取存储器
CN1165962C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1328797C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1292489C (zh) 半导体装置及其制造方法
CN1269092C (zh) 具有象素电极和导电层的半导体器件
CN1041872C (zh) 半导体器件及其制造方法
CN1263159C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1078384C (zh) 制造半导体器件的方法
CN1261727A (zh) 半导体器件及其制造方法
CN1115499A (zh) 半导体器件及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
JPH0756189A (ja) 薄膜半導体装置およびその製造方法
CN1086843C (zh) 半导体电路及半导体器件
KR101234213B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
CN100592480C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1929152A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20150223

EXPY Termination of patent right or utility model