KR101044489B1 - 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법 - Google Patents

대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법 Download PDF

Info

Publication number
KR101044489B1
KR101044489B1 KR1020030099354A KR20030099354A KR101044489B1 KR 101044489 B1 KR101044489 B1 KR 101044489B1 KR 1020030099354 A KR1020030099354 A KR 1020030099354A KR 20030099354 A KR20030099354 A KR 20030099354A KR 101044489 B1 KR101044489 B1 KR 101044489B1
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
insulating layer
forming
active layer
Prior art date
Application number
KR1020030099354A
Other languages
English (en)
Other versions
KR20050068190A (ko
Inventor
이석우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099354A priority Critical patent/KR101044489B1/ko
Priority to US10/875,545 priority patent/US6998287B2/en
Publication of KR20050068190A publication Critical patent/KR20050068190A/ko
Priority to US11/215,019 priority patent/US7547919B2/en
Application granted granted Critical
Publication of KR101044489B1 publication Critical patent/KR101044489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Abstract

본 발명은 대형 폭의 채널을 가지는 폴리실리콘 액정표시소자의 구조 및 그 제조 방법에 관한 것으로, 특히 방열부 및 방열통로를 가지는 폴리실리콘 액정표시소자에 관한 것이다. 본 발명의 폴리실리콘은 액티브층 내에 다수의 방열부를 구비하여 액티브층을 다수의 서브 채널로 나누고 상기 방열부 내에 방열통로를 형성하고 열전도성이 우수한 절연층으로 매운다음, 실리콘 질화막으로 구성되는 버퍼층과 연결하여 채널에서 발생하는 열을 효과적으로 방열할 수 있도록 함으로써 동작 중 소자의 열화를 방지하여 안정된 소자를 형성할 수 있다.
대형 폭 트랜지스터, large width transistor, 방열부, 방열통로

Description

대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및 그 제조방법{POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE COMPRISING LARGE WIDTH CHANNEL AND FABRICATION METHOD THEREFOR}
도 1은 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도.
도 2는 구동부에 적용되는 대형 폭 트랜지스터의 구조를 나타내는 평면도.
도 3은 본 발명의 대형 폭 트랜지스터의 구조를 나타내는 평면도.
도 4는 본 발명의 대형 폭 트랜지스터의 구조를 나타내는 단면도.
도 5a~5g는 본 발명의 트랜지스터를 제조하는 공정을 나타내는 수순도.
**********본 발명의 주요부분에 대한 부호의 설명************
100:액티브층 200:게이트 라인
300:소스 전극 400:드레인 전극
301,401:컨택홀 500:방열부
600:방열통로 501:기판
502:제 1 버퍼층 503:제 2 버퍼층
504:제 1 절연층 505:제 2 절연층
506:보호층
본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 액정표시장치(liquid crystal display : LCD)의 구동회로부에 사용되는 큰 폭(large width)을 갖는 트랜지스터의 구조 및 제조방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할 수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정표시장치는 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 되며, 이를 응용하여 평판 표시장치로 사용한다. 최근에는 복수의 화소들을 매트릭스 형태로 배열하고, 각각의 화소에 구비된 박막트랜지스터(thin film transistor : TFT)와 같은 스위칭 소자를 통해 화상정보를 각각의 화소에 선택적으로 공급하는 액티브 매트릭스 형태(active matrix type)가 뛰어난 화질을 제공하기 때문에 많이 사용되고 있다.
상기 액정표시장치에 사용되는 기판은 빛을 투과시키는 투명한 재질로 예를 들어, 저비용 및 가공성에 장점을 갖는 유리 재질이 적용된다.
상기 트랜지스터의 채널로는 고속동작이 가능한 결정질 실리콘을 사용하게 되는데, 채널을 전자 이동도가 높은 다결정 실리콘 재질로 제작될 경우에 스위칭 속도가 빠르고, 사이즈를 작게 설계할 수 있으나, 다결정 실리콘은 고온 공정에 의해 형성되기 때문에 액정표시장치의 유리 기판 상에 형성할 수 없게 된다.
따라서, 액정표시장치의 유리 기판 상에 적용되는 박막트랜지스터는 저온 공정에 의해 형성할 수 있는 비정질 실리콘 재질로 제작된다.
한편, 상기 액정표시장치의 구동부는 디지털 신호를 처리하기 위하여 매우 많은 갯수의 스위칭소자들이 요구되기 때문에 스위칭 속도가 빠르고, 사이즈가 작은 트랜지스터들이 높은 밀도로 집적화된 복수의 집적회로(integrated circuit : IC)들로 구성된다.
따라서, 상기 액정표시장치의 구동부에 적용되는 트랜지스터들은 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작되어야 한다.
상기한 바와 같이 액정표시장치의 기판에 적용되는 박막트랜지스터는 저온 공정에 의해 비정질 실리콘 재질로 제작되고, 상기 액정표시장치의 구동부에 적용되는 트랜지스터는 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작된다.
따라서, 액정표시장치의 구동부는 별도의 단결정 실리콘 기판 상에 복수의 집적회로들이 개별적으로 제작되고, 그 집적회로들이 테이프 캐리어 패키지(tape carrier package : TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정표시장치의 기판과 접속되거나 또는 칩-온-글래스(chip-on-glass : COG) 방식으로 액정표시장치의 기판 상에 실장되어 기판과 결합된다.
그러나, 상기한 바와 같이 액정표시장치의 구동부가 탭 방식이나 칩-온-글래 스 방식으로 기판과 결합될 경우에는 액정표시장치의 구동부가 차지하는 공간이 요구되어 액정표시장치의 소형화 및 간소화에 제약을 받게 되고, 구동신호들을 전송하는 배선들의 갯수 및 길이가 증가함에 따른 각종 노이즈나 전자기적 간섭(electromagnetic interference : EMI) 등이 발생하여 제품의 신뢰성이 저하되며, 액정표시장치의 제조단가를 상승시키는 문제점이 있었다.
그런데, 최근 들어 상기 다결정 실리콘을 저온 공정으로 형성할 수 있는 연구개발이 진전됨에 따라 액정표시장치의 기판 상에 제작되는 박막트랜지스터를 다결정 실리콘 재질로 제작할 수 있게 되었고, 이를 통해 액정표시장치의 기판 상에 구동부를 내장시킬 수 있는 구동회로 일체형 액정표시장치가 제안되었다.
도1은 상기 구동회로 일체형 액정표시장치의 개략적인 구성을 보인 예시 도이다.
도1을 참조하면, 액정표시장치는 일정하게 이격되어 횡으로 배열되는 게이트 라인(20)들과 일정하게 이격되어 종으로 배열되는 데이터 라인(30)들이 서로 교차하고, 그 게이트 라인(20)들과 데이터 라인(30)들이 교차하여 구획되는 사각형 영역에 화소(40)들이 형성된 액정 표시패널(10)과; 상기 액정 표시패널(10)에 실장되어 게이트 라인(20)들에 주사신호를 인가하는 게이트 구동부(50)와; 상기 액정 표시패널(10)에 실장되어 데이터 라인(30)들에 데이터신호를 인가하는 데이터 구동부(60)로 구성된다.
상기 각각의 화소(40)에는 화소전극과 박막트랜지스터가 구비되며, 그 박막트랜지스터는 상기 게이트 라인(20)에 접속되는 게이트 전극과, 상기 데이터 라인(30)에 접속되는 소스 전극과; 상기 화소전극에 접속되는 드레인 전극을 구비한다.
그리고, 상기 게이트 라인(20)들과 데이터 라인(30)들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성된다.
한편, 상기 게이트 구동부(50)는 상기 게이트 패드부를 통해 게이트 라인(20)들에 순차적으로 주사신호를 인가하고, 상기 데이터 구동부(60)는 상기 데이터 패드부를 통해 데이터 라인(30)들에 데이터신호를 인가하여 액정 표시패널(10)의 화소(40)들을 개별적으로 구동시킴으로써, 액정 표시패널(10)에서 원하는 화상이 표시된다.
상기 액정 표시패널(10)에 실장되는 게이트 구동부(50)와 데이터 구동부(60)는 액정 표시패널(10)의 박막트랜지스터 어레이 기판을 제작하는 과정에서 동시에 형성된다.
상기한 바와 같이 구동회로 일체형 액정표시장치는 고해상도 및 대면적화가 진행됨에 따라 데이터 라인들 및 게이트 라인들의 갯수 및 길이가 증가하게 되어 부하(load)가 증가하게 된다.
한편, 상기 액정표시장치의 고해상도 및 대면적화가 진행될수록 액정표시장치를 구동하기 위해 처리되는 데이터신호의 양이 대폭 증가하게 되므로, 액정표시장치의 구동부는 더욱 빠른 속도로 구동되어야 하지만, 상술한 바와 같이 데이터 라인들 및 게이트 라인들의 부하가 증가하여 원하는 신호를 빠른 시간 안에 인가할 수 없게 된다.
따라서, 고해상도 및 대면적의 액정표시장치는 데이터 라인들 및 게이트 라인들의 부하에 대응하여 원하는 신호를 빠른 시간 안에 인가할 수 있도록 출력버퍼에 채널 폭이 큰 트랜지스터가 요구된다.
그런데 고속의 동작을 하는 큰 폭을 가지는 트랜지스터는 많은 케리어의 이동과 데이터 처리로 인하여 자체적으로 발열하는 문제가 심각하게 발생한다.
통상 상기 발열로 인하여 소자의 온도가 300℃에 이르는 경우도 있다. 그리하여 소자의 열화가 발생하고 문탁전압등의 변화로 정상적이 구동이 어렵게 된다.
상기 발열의 대책으로 도 2에 도시된 바와 같이, 대형 폭 트랜지스터의 채널을 여러 부분으로 나누어 발열을 유도하는 설계가 이루어지고 있다.
도 2에 도시된 바와 같이, 유리등의 기판 상에 형성된 버퍼층 상에 결정질 실리콘의 액티브층(10)이 형성되고 상기 액티브층(10)은 하나의 몸체 가운에 복수의 절개부(50)를 설치하고 채널에서 발생하는 열의 방출을 돕고 있다.
그리고 상기 액티브층(10)의 가운데를 게이트 라인(20)이 형성되어 게이트 주사신호를 채널에 공급하고 액티브층(10)의 양측으로 소스 및 드레인 전극(30,40)이 형성된다. 상기 소스 및 드레인 전극(30,40)은 컨택홀(30a,40a)을 통해 상기 액티브층(40)과 연결된다.
상기 구조를 가지는 대형 폭 트랜지스터는 방열에 있어 일정한 효과를 가지지만, 게이트 라인(20)과 소스 및 드레인 전극(30,40)을 분리시키는 층간 절연층으로 실리콘 산화막을 사용하는데, 상기 실리콘 산화막은 열전도가 매우 낮아 소자의 발열시 방열의 방해 요인이 되고 있다. 또한, 구동회로부에 사용되는 소자들이 더 욱 고속화됨에 따라 액티브층에 절개부를 구비하는 트랜지스터의 구조로도 소자의 열화문제를 해결할 수 없다.
본 발명은 상기와 같이 고속동작을 요하는 액정표시소자의 구동회로부에 적용되는 대형 폭 트랜지스터(large width transistor)의 발열문제를 개선하고자 하는 트랜지스터의 구조 및 제조방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은 발열되는 열을 쉽게 방열하여 소자의 열화를 방지하고 안정된 구동소자를 형성하는 트랜지스터의 구조 및 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 대형 폭 채널을 구비하는 폴리실리콘 액정표시소자는 기판 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되고 복수의 방열부를 구비하는 액티브층; 상기 액티브층의 넓이 방향으로 형성되는 게이트 라인; 상기 방열부 내에 형성되는 방열통로; 상기 액티브층의 양측으로 대칭하여 형성되는 소스 및 드레인 전극; 상기 소스 및 드레인 전극과 상기 액티브층을 연결하는 컨택홀을 구비하는 것을 특징으로 한다.
또한 본 발명의 폴리실리콘을 형성하는 공정은 기판 상에 제 1 버퍼층 및 제 2 버퍼층을 형성하는 단계; 상기 버퍼층 상에 방열부를 구비하는 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 상에 게이트 라인을 형성하는 단계; 상기 게이트 라인 상에 제 2 절연층을 형성하는 단계; 상기 방열부에 방열통로를 형성하는 단계; 상기 방열통로를 통하여 방열부와 연결되는 보호층을 형성하는 단계를 포함하는 것을 특징으로 한다.
오늘 날, 액정표시소자는 대형화 및 동영상 구동을 위하여 고속의 동작특성을 요하는 구동소자의 수요가 급증하고 있다. 이러한 요구에 부응하여 전기 이동도가 비정질 실리콘에 비해 수십내 내지 수백배 빠른 폴리실리콘을 채널로 적용하는 액정표시소자가 소개되는데, 상기 폴리실리콘 액정표시소자는 고속의 동작 특성으로 인하여 자체 발열(self heating)되는 문제가 일어난다. 그러므로 발열되는 소자의 열을 외부로 효과적으로 방열하는 것이 중요한 과제가 되고 있다.
본 발명은 폴리실리콘을 채널로 적용하는 대형 폭의 트랜지스터에서 발열되는 열을 효과적으로 제거하기 위하여 채널 층에 인접하는 버퍼층의 일부를 열 전도율이 상대적으로 우수한 실리콘 질화막으로 구성하고 액티브층의 내에 형성되는 방열부에 방열통로를 형성하고 상기 방열통로를 통하여 상기 버퍼층의 실리콘 질화막과 열 전도가 우수한 보호층을 연결하므로써 동작 중 채널에서 발열하는 열을 방열통로 및 보호층을 통하여 외부로 효과적으로 제거하는 한다.
이하 도 3을 참조하여 본 발명의 대형 폭 트랜지스터의 구조를 살펴본다.
도 3에 도시된 바와 같이, 본 발명의 대형 폭 트랜지스터는 채널의 넓이(W)가 길이에 비해서 수십배 내지 수백배 긴 형태로 구성된다. 보통, 넓이대 길이 비가 2000/14~16에 이르는 트랜지스터도 있다.
본 발명의 대형 폭의 트랜지스터는 넓이가 길이에 배해서 큰 액티브층(100)이 기판 상에 형성되어 있다. 상기 액티브층(100)은 폴리실리콘으로 구성되며 비정질의 실리콘을 결정화하고 패터닝하여 형성될 수 있다.
본 발명의 액티브층(100)은 액티브층(100) 내에 다수의 방열부(500)를 구비 하는 것을 특징으로 한다. 상기 방열층은 액티브층을 구성하는 폴리실리콘층의 일부를 절개하므로 구성되는데, 상기 방열부(500)를 통하여 채널층에서 발열되는 열이 외부로 방출될 수 있다. 그런데, 액티브층(100)의 내부에 형성되는 방열부의 양 측으로는 서브 채널들이 배치되어 있어 방열에 방해 작용을 한다.
소자 동작시 발열하는 온도를 측정하여 보면, 상기 트랜지스터의 최외곽으로는 상대적으로 온도가 낮고 내부 방열부는 채널의 최외곽에 비해 상대적으로 온도가 높게 나타난다. 그 이유는 상기에서 설명한 바와 같이, 방열부 양측으로 서브 채널이 배치됨으로 방열에 방해가 되는 것으로 파악된다.
그러므로 본 발명은 상기 방열부(500)내에 상부 보호층(미도시)과 연결되는 방열통로(600)를 더 형성한다. 상기 방열통로(600)는 상기 방열부(500)에 복수개 형성될 수 있다. 또한, 상기 방열통로(600)는 아래로는 버퍼층(미도시)과 접촉하며 상기 버퍼층은 열 전도가 상대적으로 우수한 실리콘 질화막으로 구성한다.
실리콘 질화막은 실리콘 산화막에 비해 열전도면에서 수십배 우수한 것으로 알려져 있다. 그러므로 본 발명에서는 버퍼층을 실리콘 질화막을 포함하도록 형성한다. 그러나 실리콘 질화막만으로 버퍼층을 형성할 경우에는 실리콘 질화막은 실리콘을 결정화 할 경우, 기판에 포함된 불순물 이온을 차단하는데 있어 실리콘 산화막보다 우수한지 못하므로 본 발명은 버퍼층으로 실리콘 산화막과 실리콘 질화막의 이중 층을 사용한다. 그러므로 상기 방열통로(600)는 아래로는 실리콘 질화막과 연결되며 위로는 열전도가 우수한 실리콘 질화막으로 구성되는 보호층과 연결되어 방열이 쉽도록 한다.
또한 도 3에 도시되는 바와 같이, 상기 방열부(500)는 액티브층(100)을 복수개의 서브 채널로 나누도록 액티브층 내에 복수개 형성될 수 있다.
한편, 상기 액티브층(100) 상에는 절연층이 개재된 채 게이트 라인(200)이 채널의 넓이 방향으로 채널의 중앙에 형성된다. 또한, 상기 게이트 라인(200)은 상기 액티브층(100)에 형성되는 방열부(500)의 중앙을 가로지며 형성된다. 상기 게이트 라인(200)은 상기 서브 채널에 동일한 주사신호를 공급하여 복수개로 나뉘어 있는 서브 채널이 하나의 채널처럼 동작하도록 한다.
한편, 상기 액티브층(100)의 가장자리에는 상기 게이트 라인(200)과 평행하게 형성되며 다수의 컨택홀(301,401)을 구비하는 소스 및 드레인 전극(300,400)이 형성된다. 상기 소스 및 드레인 전극(300,400)은 절연층(미도시)이 개재된 채, 액티브층(100)상에 형성되는 데, 컨택홀(301,401)을 통하여 액티브층(100)과 연결된다. 그러므로 게이트 라인을 통하여 주사신호가 채널에 인가되면 채널은 오픈되고 소스전극으로부터 인가되는 데이터 신호가 채널을 지나 드레인 전극이 이르고 드레인 전극을 통하여 화소부로 구동신호가 공급된다.
한편, 도 4를 통하여 본 발명의 대형 폭 트랜지스터의 단면 구조를 살펴본다. 도 4는 도 3의 절단선 I-I'를 통하여 본 단면도이다.
기판(501)상에 실리콘 질화막(502)과 실리콘 산화막(503)으로 구성되는 버퍼층을 형성한다. 통상 버퍼층을 액티브층을 결정화할 때 기판 상에 포함되어 있는 불순물이 확산되어 액티브층을 오염시키는 것을 방지하기 위하여 실리콘 산화막으로 구성된다. 그런데, 실리콘 산화막은 불순물 이온의 차단 효과는 우수하나 열 전 도율이 나쁘다. 그러므로 소자의 열화가 문제되는 고속 동작 트랜지스터에서는 소자 열화를 더하는 문제를 유발할 수 있으므로 본 발명은 버퍼층으로 실리콘 산화막보다 열전도면에서 수십배 우수한 실리콘 질화막을 사용한다.
한편, 실리콘 질화막은 열전도면에서는 우수하나 실리콘 질화막 자체에 수소이온을 함유하고 있어 결정화 과정에서 상기 수소가 불순물로 작용할 수 있다. 그러므로 본 발명은 실리콘 질화막을 제 1 버퍼층(502)으로 사용하여 실리콘 산화막(503)을 제 2 버퍼층(503)으로 사용하여 전도특성 및 버퍼층으로서 기능을 모두 가지도록 구성한다. 즉 본 발명의 버퍼층을 실리콘 산화막과 실리콘 질화막의 이중 층으로 구성된다.
다음으로 버퍼층 상에는 폴리실리콘으로 구성되는 액티브층(100)이 형성된다. 도 4는 발열부를 횡단하여 절단하였으므로 게이트 라인(200)이 형성되는 양측으로 액티브층(200)이 형성됨을 볼 수 있다.
상기 액티브층(100) 상에는 게이트 절연층(504)으로 실리콘 산화막이 형성되어 있다. 상기 게이트 절연층(504) 상에는 게이트 라인(200)이 채널의 넓이 방향으로 형성된다.
또한, 게이트 라인(200) 상부에는 층간 절연층(505)으로 실리콘 산화막 또는 실리콘 질화막이 형성된다. 실리콘 산화막은 습식각 특성이 우수하고 실리콘 질화막은 건식각 특성이 우수하므로 식각 방법 및 식각 율을 고려하여 실리콘 산화막 및 실리콘 질화막의 2중층으로 층간 절연층(505)을 형성할 수 있다.
상기 층간 절연층 상에는 소스 및 드레인 전극(300,400)이 형성되며 상기 소 스 및 드레인 전극 상에 실리콘 질화막으로 구성되는 보호막(506)이 형성된다.
보호막으로 실리콘 질화막을 사용하므로써 상기 보호막을 통하여 방열을 쉽게 할 수 있다.
상기 보호막(506)은 방열통로(600)를 통하여 버퍼층 중 실리콘 질화막(502)과 연결된다. 그러므로 채널에서 발생하는 열은 채널하부에 형성되는 실리콘 질화막의 버퍼층(502)과 방열통로(600)를 경유하여 보호막(506)을 통해 외부로 배출될 수 있다.
이하 도 5a~5g를 참조하여 본 발명의 폴리실리콘 액정표시소자의 제조방법을 살펴본다.
도 5는 도 3의 K-K'를 절단선으로 하여 본 본 발명의 폴리실리콘 액정표시소자의 제조공정을 나타내는 단면도이다.
먼저, 도 5a에 도시된 바와 같이, 투명한 기판(501)상에 실리콘 질화막으로 구성되는 제 1 버퍼층(502)을 형성한다. 제 1 버퍼층(502)으로 실리콘 질화막은 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의해 형성될 수 있다. 실리콘 질화막은 열전도 특성이 상대적으로 우수한 절연막으로 액티브층에서 발열하는 열을 효과적으로 방열하기 위하여 제 1 버퍼층으로 형성한다.
다음으로 상기 제 1 버퍼층(502) 상에 실리콘 산화막의 제 2 버퍼층(503)을 제 1 버퍼층(502)에 이어 연속하여 형성한다.
제 2 버퍼층으로 실리콘 산화막을 사용하는 것은 실리콘 산화막의 우수한 불순물 차단 특성에 기인한다. 버퍼층을 기판 상에 형성하는 것은 기판 상에 형성되 는 실리콘층을 결정화하는 과정에서 기판 상에 포함되는 불순물이 확산되는 것을 방지하기 위한 것인데, 실리콘 산화막은 불순물 차단효과가 우수하므로 본 발명은 결정화과정에서 발생할 수 있는 불순물의 확산과 소자가 동작 중 발생하는 열을 효과적으로 방열하기 위해 실리콘 질화막과 실리콘 산화막의 이중 층을 사용한다.
그 후, 실리콘 질화막과 실리콘 산화막으로 이루어지는 버퍼층 상에 비정질의 실리콘층을 형성한다.
상기 비정질 실리콘층은 PECVD방식에 의해 형성될 수 있으며, 비정질 실리콘층을 형성한 다음, 결정화 과정을 거친다. 결정화는 기판으로 사용되는 유리의 전이온도 이하에서 결정화가 가능한 레이저 결정화 방법을 통하여 효과적으로 결정화할 수 있다.
한편, 레이저에 의해 결정화하기 전에 비정질 실리콘 내에 포함되어 있는 수소를 제거하는 탈 수소 공정을 거칠 수 있다.
탈 수소 공정은 비정질 실리콘을 일정한 온도로 가열하여 실리콘층 내에 포함되어 있는 수소이온을 제거하는 공정으로, 결정화 과정에서 수소이온이 폭발하여 결정질을 손상시키는 문제를 방지하기 위하여 실시하며 본 실시 예에서는 비정질 실리콘을 약 400도로 가열함으로 이루어 질 수 있다.
탈수소화 공정을 마친 후, 비정질 실리콘층을 결정화하는 공정을 실시한다. 결정화가 완성된 후, 상기 결정화된 실리콘층을 패터닝하여 액티브층(100)을 형성하는 데, 액티브층(100)의 형성공정은 사진식각 공정을 통하여 형성할 수 있다. 즉, 결정질 실리콘층 상에 감광막을 도포하는 단계, 상기 감광막을 마스크를 적용 하여 노광하는 단계, 상기 감광막을 현상하는 단계, 상기 감광막을 마스크로 적용하여 결정화된 실리콘층을 식각하는 단계 및 세정단계를 거쳐 액티브층이 패터닝된다.
이때 액티브층(100)은 내부에 방열부를 포함하도록 형성하며, 그 결과, 본 발명의 트랜지스터는 방열부에 의해 서로 나뉘어 지는 다수의 서브 채널을 가지는 액티브층을 포함하게 된다.
액티브층(100)이 형성된 다음, 상기 액티브층(100) 상에 게이트 절연막으로써 제 1 절연층(504)을 형성한다. 상기 제 1 절연층은 실리콘 산화막으로 구성하며 PECVD방법에 의해 형성될 수 있다.
제 1 절연층(504)을 형성한 다음, 상기 제 1 절연층(504) 상에 게이트 라인을 형성하는 공정을 실시한다. 게이트 라인(200)은 도전성을 금속물질 또는 고농도로 도핑된 실리콘층으로 구성될 수 있는데, 금속층으로는 전기 전도도가 우수한 알루미늄 또는 구리 등을 사용할 수 있다. 게이트 라인(200)은 제 1 절연층(504) 상에 도전층을 스퍼터링 방법에 의해 증착하고 사진식각 공정을 적용하여 형성한다. 이때, 게이트 라인이 금속으로 이루어지는 경우에는 습식각에 의해 효과적으로 패터닝될 수 있다.
게이트 라인(200)은 제 1 절연층(504)이 개재된 채, 상기 액티브층 위에 형성되면서 채널의 넓이 방향으로 액티브층의 중앙을 지나게 형성된다.
그 후, 게이트 라인(200) 위에 실리콘 산화막을 구성되는 제 2 절연층(505)을 형성한다. 제 2 절연층으로 실리콘 질화막 또는 실리콘 산화막을 사용할 수 있는데, 실리콘 산화막 및 실리콘 질화막은 습식각 및 건식각 모두 적용이 가능하나실리콘 산화막은 습식각 특성이 우수하고 실리콘 질화막은 건식식각 특성이 우수하므로 상기 식각 비율을 고려하여 실리콘 산화막과 실리콘 질화막의 2중층으로 제 2 절연층(505)을 형성할 수 있다. 본 발명에서는 식각 특성을 고려하여 실리콘 산화막 위에 실리콘 질화막이 적층되는 구조를 선택한다.
제 2 절연층(505)을 형성한 다음, 본 발명의 방열통로 및 액티브층과 소스 및 드레인 전극을 연결하기 위한 컨택홀을 동시에 형성하는 공정을 진행한다.
먼저 제 2 절연층(505)상에 감광막을 도포하고 회절마스크를 적용하여 회절노광한다. 이때, 소스 및 드레인 전극과 액티브층을 연결하기 위한 컨택홀 형성영역(540)은 회절노광하고 방열통로가 형성될 방열통로 형성부(550)의 감광막은 제거되어 제 2 절연층(505)이 노출되게 한다.
다음으로, 도 5c에 도시된 바와 같이, 회절노광된 감광막(510)을 마스크로 적용하여 제 2 절연층(505)을 건식식각한다. 상기 건식식각하는 동안, 제 2 절연층(505)의 식각과 감광막의 일부식각이 동시에 이루어진다. 이때, 상기 건식식각은 회절노광된 컨택홀 형성부의 감광막이 제거될 때까지 진행한다.
건식식각에 의해 컨택홀 형성부(540)의 감광막의 제거와 방열통로 형성부(550)의 제 2 절연층(505)을 동시에 제거한다.
다음으로, 습식각을 적용하여 컨택홀 형성부(540)의 제 2 절연층(505) 및 제 1 절연층(504)을 식각하고 그와 동시에 방열통로 형성부(550)의 제 1절연층(504) 및 실리콘 산화막으로 구성되는 제 2 버퍼층(503)을 제거한다.
이때, 식각 비율에 따라 제 2 절연층(505)은 실리콘 산화막과 실리콘 질화막의 이중 층이 되거나 실리콘 질화막 단독층으로 구성될 수 있다.
그 결과, 도 5e에 도시된 바와 같이, 건식각과 습식각에 의해 식각되어 형성되는 방열통로는 아래로 제 1 버퍼층(502)인 실리콘 질화막에 이르게 되고 컨택홀은 액티브층(100)에 이르게 된다.
다음으로, 도 5f에 도시된 바와 같이, 상기 방열통로 및 컨택홀이 형성된 기판 상에 소스 및 드레인 전극을 형성하기 위한 도전층을 증착한다.
상기 도전층은 스퍼터링 방법에 의해 형성될 수 있으며, 상기 방열통로 및 컨택홀을 채우게 된다. 그 후, 사진식각 공정을 통하여 소스 및 드레인 전극 패턴을 형성한다. 즉, 소스 및 드레인 전극 패턴을 형성한 감광막을 마스크로 적용하고 방열통로를 포함하는 소소 및 드레인 전극 형성부 외의 영역의 도전층은 제거한다.
도 5f에서는 드레인 전극(400)을 도시하였으나 소스 전극에 대해서도 동일한 공정이 이루어진다.
다음으로, 방열통로가 노출된 제 2 절연층(505) 및 소스/드레인 전극 상에 실리콘 질화막으로 구성되는 보호층(506)을 PECVD방식 등에 의해 형성한다. 상기 실리콘 질화막은 열전도성이 우수한 절연층으로 상기 방열통로를 통하여 하부의 실리콘 질화막으로 구성되는 제 1 버퍼층(502)과 연결된다.
상기 공정을 통하여 본 발명의 대형 폭 트랜지스터는 완성되는데, 상기 트랜지스터가 동작 중 채널에서 고온의 열이 발생하면 상기 열은 채널측면의 방열부로 제거 될 수 있고, 또한, 채널층 하부의 제 1 버퍼층(502)과 상기 제 1 버퍼층(502) 과 접촉되어 있는 방열통로를 통하여 실리콘 질화막으로 구성되는 보호층을 통하여 외부로 방열될 수 있다.
상기에서 살펴본 바와 같이, 본 발명의 대형 폭 트랜지스터는 액티브층 내에 방열부와 상기 방열부 내에 방열통로를 구비하여 고속 동작시 발생할 수 있는 고온을 효과적으로 제거할 수 있어 소자의 열화 문제를 해결할 수 있다. 그러므로 고속동작으로 인해 소자의 동작 전압이 이동하여 소자에 불량이 발생하는 것을 방지할 수 있고, 소자의 수명을 향상시킬 수 있다.

Claims (13)

  1. 기판 상에 형성되는 실리콘질화막과 실리콘산화막의 적층 구조로 구성된 버퍼층;
    상기 버퍼층 상에 형성되고 복수의 방열부를 구비하는 액티브층;
    상기 액티브층을 포함한 상기 버퍼층 상에 형성된 실리콘산화막으로 구성된 제1 절연층;
    상기 제1 절연층 상에 상기 액티브층의 넓이 방향으로 형성되는 게이트 라인;
    상기 게이트 라인을 포함한 상기 제1 절연층 상에 형성된 실리콘질화막으로 구성된 제2 절연층;
    상기 방열부 내에 위치하는 상기 제 1 절연층과 제2 절연층, 및 버퍼층에 형성되는 방열통로;
    상기 제1 및 제2 절연층에 형성되고, 상기 액티브층을 노출시키는 컨택홀;
    상기 액티브층의 양측으로 대칭하여 형성되고, 상기 컨택홀을 통해 상기 액티브층과 연결되는 소스 및 드레인 전극; 및
    상기 소스/드레인 전극을 포함한 상기 제2 절연층 상에 형성되고, 상기 방열통로를 통해 상기 버퍼층의 실리콘질화막과 연결되며, 실리콘 질화막으로 구성된 보호층을 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.
  2. 삭제
  3. 제 1 항에 있어서, 상기 방열부에 의해 상기 액티브층은 복수의 서브 채널로 나뉘어 지는 것을 특징으로 하는 폴리실리콘 액정표시소자.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 상에 실리콘질화막과 실리콘산화막의 적층 구조의 버퍼층을 형성하는 단계;
    상기 버퍼층의 실리콘산화막 상에 방열부를 구비하는 액티브층을 형성하는 단계;
    상기 액티브층을 포함한 상기 버퍼층 상에 실리콘산화막으로 구성된 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층 상에 게이트 라인을 형성하는 단계;
    상기 게이트 라인을 포함한 상기 제1 절연층 상에 실리콘질화막으로 구성된 제 2 절연층을 형성하는 단계;
    상기 제 2 절연층과 제1 절연층 및 상기 버퍼층의 실리콘산화막에 상기 버퍼층의 실리콘질화막을 노출시키는 방열통로를 형성하고, 상기 액티브층 상의 상기 제1 절연층 및 제2 절연층에 컨택홀을 형성하는 단계;
    상기 컨택홀을 통하여 상기 액티브층과 연결되는 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극을 포함한 제2 절연층 상에 상기 방열통로를 통하여 상기 방열부와 연결되는 실리콘질화막으로 이루어진 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  8. 제 7항에 있어서, 상기 액티브층을 형성하는 단계는
    상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층을 결정화하는 단계;
    상기 결정화된 실리콘층을 방열부가 포함되도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  9. 삭제
  10. 제 7 항에 있어서, 상기 방열통로 및 컨택홀을 형성하는 단계는
    상기 제 2 절연층 상에 감광막을 형성하는 단계;
    상기 방열부에 형성되는 방열통로 형성부의 감광막은 제거되고 컨택홀 형성부의 감광막은 회절노광되는 단계;
    상기 방열통로 형성부의 제 2 절연층과 회절노광된 감광막을 제거하는 단계;
    상기 방열통로 형성부의 제 1 절연층과 버퍼층의 실리콘산화막을 제거하여 방열통로를 형성하고, 동시에 상기 컨택홀 형성부의 제2 절연층 및 제1 절연층도 제거하여 상기 액티브층을 노출시키는 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  11. 제 10항에 있어서, 상기 제 2 절연층과 회절노광된 감광막을 제거하는 단계는 건식각에 의해 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  12. 삭제
  13. 제 10 항에 있어서, 상기 방열통로 형성부의 제 1 절연층과 버퍼층을 제거하는 단계는 습식각에 의해 이루어지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
KR1020030099354A 2003-12-29 2003-12-29 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법 KR101044489B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030099354A KR101044489B1 (ko) 2003-12-29 2003-12-29 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법
US10/875,545 US6998287B2 (en) 2003-12-29 2004-06-25 Polycrystalline liquid crystal display device having large width channel and method of fabricating the same
US11/215,019 US7547919B2 (en) 2003-12-29 2005-08-31 Polycrystalline liquid crystal display device having large width channel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099354A KR101044489B1 (ko) 2003-12-29 2003-12-29 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20050068190A KR20050068190A (ko) 2005-07-05
KR101044489B1 true KR101044489B1 (ko) 2011-06-27

Family

ID=34698692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099354A KR101044489B1 (ko) 2003-12-29 2003-12-29 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법

Country Status (2)

Country Link
US (2) US6998287B2 (ko)
KR (1) KR101044489B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257360B2 (en) 2013-12-02 2016-02-09 Samsung Display Co., Ltd. Backplane for display device, and display device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
KR20070082191A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
US7840344B2 (en) * 2007-02-12 2010-11-23 Microsoft Corporation Accessing content via a geographic map
TWI476929B (zh) * 2009-04-24 2015-03-11 Au Optronics Corp 底閘極薄膜電晶體與主動陣列基板
CN102237306B (zh) * 2010-05-06 2013-05-08 北京京东方光电科技有限公司 液晶显示基板及其制造方法和液晶显示器
CN104393020B (zh) * 2014-11-21 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10455225B2 (en) * 2017-05-12 2019-10-22 Pure Depth Limited Multi-layered display with interstitial layer air filter
CN109860305B (zh) * 2018-12-25 2020-11-06 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198493A (ja) * 2000-10-31 2002-07-12 Sharp Corp ヒートシンクを有する絶縁体上シリコン静電気放電保護デバイス
KR20020077278A (ko) * 2001-03-30 2002-10-11 산요 덴키 가부시키가이샤 반도체 장치 및 액티브 매트릭스형 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP2003317936A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198493A (ja) * 2000-10-31 2002-07-12 Sharp Corp ヒートシンクを有する絶縁体上シリコン静電気放電保護デバイス
KR20020077278A (ko) * 2001-03-30 2002-10-11 산요 덴키 가부시키가이샤 반도체 장치 및 액티브 매트릭스형 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257360B2 (en) 2013-12-02 2016-02-09 Samsung Display Co., Ltd. Backplane for display device, and display device including the same

Also Published As

Publication number Publication date
US20050139918A1 (en) 2005-06-30
KR20050068190A (ko) 2005-07-05
US20060001811A1 (en) 2006-01-05
US7547919B2 (en) 2009-06-16
US6998287B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
US7547919B2 (en) Polycrystalline liquid crystal display device having large width channel and method of fabricating the same
JP4648829B2 (ja) 製品
US7361535B2 (en) Liquid crystal display device having polycrystalline TFT and fabricating method thereof
JPH11177102A (ja) 半導体装置およびその作製方法
US6627471B2 (en) Method of manufacturing an array substrate having drive integrated circuits
KR100380141B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20090091538A (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101134989B1 (ko) 어레이 기판의 제조방법
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7471350B2 (en) Array substrate for liquid crystal display and fabrication method thereof
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
US7015122B2 (en) Method of forming polysilicon thin film transistor
KR20120007764A (ko) 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20070002491A (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR101029409B1 (ko) 액정표시장치 및 그 제조방법
KR101108318B1 (ko) 박막트랜지스터의 제조방법
KR100640051B1 (ko) 액정표시장치 및 그 제조방법
KR101066485B1 (ko) 액정 표시 장치의 소자
KR20050062270A (ko) 방열층을 포함하는 박막트랜지스터 및 그 제조방법
KR101035662B1 (ko) 박막 트랜지스터
KR20040031138A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100468901B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JPH04192529A (ja) 薄膜トランジスタ
KR20080046010A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9