KR101066485B1 - 액정 표시 장치의 소자 - Google Patents

액정 표시 장치의 소자 Download PDF

Info

Publication number
KR101066485B1
KR101066485B1 KR1020040072519A KR20040072519A KR101066485B1 KR 101066485 B1 KR101066485 B1 KR 101066485B1 KR 1020040072519 A KR1020040072519 A KR 1020040072519A KR 20040072519 A KR20040072519 A KR 20040072519A KR 101066485 B1 KR101066485 B1 KR 101066485B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
metal layer
layer
semiconductor
contacts
Prior art date
Application number
KR1020040072519A
Other languages
English (en)
Other versions
KR20060023709A (ko
Inventor
윤진모
유재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040072519A priority Critical patent/KR101066485B1/ko
Publication of KR20060023709A publication Critical patent/KR20060023709A/ko
Application granted granted Critical
Publication of KR101066485B1 publication Critical patent/KR101066485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 광 폭(wide width) 소자의 셀프 히팅(self heating)에 의한 온도 상승을 방지하도록 소오스/드레인 전극과 반도체층의 콘택 면적을 증가시킨 액정 표시 장치의 소자에 관한 것으로, 기판과, 상기 기판 상의 소정 영역에 형성된 제 1 반도체층과, 상기 제 1 반도체층의 중심을 가로지르는 게이트 금속층과, 상기 제 1 반도체층의 양단을 지나며, 상기 게이트 금속층으로부터 동일 간격 이격된 소오스 금속층 및 드레인 금속층과, 상기 제 1 반도체층과 소오스 금속층 사이에 형성된 복수개의 제 1 콘택 및 상기 제 1 반도체층과 드레인 금속층 사이에 형성된 복수개의 제 2 콘택을 포함하여 이루어짐을 특징으로 한다.
Figure R1020040072519
다중 채널(multi channel), 광 폭(wide width) 소자, TFT(Thin Film Transistor), 셀프 히팅(self heating)

Description

액정 표시 장치의 소자{Circuit Element for Liquid Crystal Display Device}
도 1은 일반적인 액정 패널을 나타낸 평면도
도 2는 3터미널(3-terminal) 박막 트랜지스터를 나타낸 회로도
도 3은 도 2의 광 폭(wide width) 다중 채널 소자를 나타낸 회로도
도 4는 폭(W)과 길이(L)가 동일할 경우의 게이트 전압에 따른 드레인 전류의 변화를 나타낸 그래프
도 5는 폭(W)이 길이(L)에 비해 상대적으로 클 때의 게이트 전압에 따른 드레인 전류의 변화를 나타낸 그래프
도 6은 종래의 광 폭 다중 채널 소자를 나타낸 평면도
도 7은 도 6의 I~I' 선상의 구조 단면도
도 8은 도 6의 Ⅱ~Ⅱ' 선상의 구조 단면도
도 9는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자를 나타낸 평면도
도 10은 도 9의 Ⅲ~Ⅲ' 선상의 구조 단면도
도 11은 도 9의 Ⅳ~Ⅳ' 선상의 구조 단면도
도 12는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 소자를 나타낸 평 면도
도 13은 도 12의 V~V' 선상의 구조 단면도
도 14는 도 12의 Ⅵ~V' 선상의 구조 단면도
*도면의 주요 부분에 대한 설명*
100 : 기판 101 : 버퍼층
102 : 게이트 절연막 103 : 층간 절연막
110 : 반도체층 110a : 소오스 영역
110b : 드레인 영역 115 : 게이트 금속층
120 : 소오스 금속층 130 : 드레인 금속층
140 : 제 1 콘택 150 : 제 2 콘택
160 : 제 1 콘택 170 : 제 2 콘택
본 발명은 액정 표시 장치에 관한 것으로 특히, 광 폭(wide width) 소자의 셀프 히팅(self heating)에 의한 온도 상승을 방지하도록 소오스/드레인 전극과 반도체층의 콘택 면적을 증가시킨 액정 표시 장치의 소자에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 유리 기판(칼라 필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
한편, 액정 표시 장치의 구동부의 형태로는 외부의 드라이버에 패널의 패드부를 연결시키는 외장형과, 패널에 함께 형성되는 내장형이 있다. 내장형의 경우, 기판 상에 증착되는 반도체층은 비정질 실리콘이 결정화된 폴리 실리콘이다. 이는, 결정화 처리된 폴리 실리콘이 비정질(amorphous) 실리콘에 비해 캐리어(carrier)의 이동도가 훨씬 커 구동 회로용 IC(Integrated Circuit)의 고속 및 신뢰성을 확보할 수 있기 때문이다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치의 소자 및 이의 제조 방법을 설명하면 다음과 같다.
도 1은 일반적인 액정 패널을 나타낸 평면도이다.
도 1과 같이, 일반적인 액정 패널은 크게 서로 대향된 상부 기판(10)과, 하부 기판(20)과, 상기 상하부 기판(10, 20) 사이에 충진된 액정층(미도시)으로 이루어진다.
여기서, 상기 상부 기판(10)은 컬러 필터 어레이가 형성되며, 상기 하부 기판(20)에는 TFT 어레이가 형성된다. 상기 TFT 어레이는 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터 및 상기 화소 영역에 형성되는 화소 전극(TN(Twisted Nematic) 모드일 경우. IPS(In-Plane Switching) 모드일 경우, 화소 영역에 화소 전극과 교번되어 형성되는 공통 전극을 더 포함)으로 이루어지며, 상기 컬러 필터 어레이는 비화소 영역 및 박막 트랜지스터를 가리도록 형성된 블랙 매트릭스층과, 상기 화소 영역에 대응되어 형성된 컬러 필터층 및 상기 블랙 매트릭스층을 포함한 상부 기판(10) 전면에 형성된 공통 전극(TN 모드일 경우) 또는 오버코트층(IPS 모드일 경우)으로 이루어진다.
한편, 도 1의 액정 패널의 점선 안쪽 부위는 표시 영역이며, 점선 바깥 쪽 부위는 비표시 영역이다. 여기서, 상부 기판(10)에 비해 하부 기판(20)이 주변부에 마진을 더 갖고 형성된 이유는 상기 마진 부위에 구동부를 구성하기 위함이다. 상술한 바와 같이, 외장형일 경우 구동부는 하부 기판(20)의 패드부와 연결되어 액정 패널 외측에 구성되며, 내장형일 경우 구동부는 하부 기판(20)의 상기 마진 부위(상부 기판이 덮지 않는 하부 기판의 부위)에 형성된다.
이하, 상기 구동부에 구성되는 소자에 대해 설명한다.
도 2는 3터미널 박막 트랜지스터를 나타낸 회로도이다.
도 2와 같이, 일반적인 박막 트랜지스터는 게이트 단(G), 소오스 단(S), 드레인 단(D)의 3 터미널(3-terminal)을 구비한다.
도 3은 도 2의 3터미널 박막 트랜지스터를 병렬로 연결하여 구성한 광 폭(wide width) 다중 채널의 소자를 나타낸 회로도이다.
도 3과 같이, 복수개의 박막 트랜지스터를 커몬 게이트(common gate), 커몬 드레인(common drain), 커몬 소오스(common source)를 갖도록 구성하면, 복수개의 박막 트랜지스터가 병렬 구성된 형상이 되며, 각각의 박막 트랜지스터의 채널이 병렬로 구성되고, 소오스 단 및 드레인 단에서 하나의 경로(path)로 모이게 된다.
이와 같이, 하나의 소자를 복수개인 다중 채널(multi channel)을 갖도록 형성하는 이유는, 전기 이동도 및 소자 특성을 향상하기 위해 광 폭(wide width)을 갖는 소자를 형성하기 위함이다. 이는 단일 채널 트랜지스터로 광 폭을 형성하여 소자를 구성시, 소자의 구동시에 하나의 채널에 열이 집중되기 때문에, 채널에 발생되는 열을 분산시키기 위함이다. 이 경우, 서로 이격된 복수개의 단일 채널을 갖는 트랜지스터가 동일 간격을 갖도록 형성하여, 서로 이격된 공간을 통해 각 트랜지스터의 채널에 발생된 열을 방출시키도록 한다.
도 4는 폭(W)과 길이(L)가 동일할 경우의 게이트 전압에 따른 드레인 전류의 변화를 나타낸 그래프이며, 도 5는 폭(W)이 길이(L)에 비해 상대적으로 클 때의 게이트 전압에 따른 드레인 전류의 변화를 나타낸 그래프이다.
도 4는 반도체층의 채널의 폭 및 길이가 모두 10㎛로 동일한 경우에 있어서, 게이트 전압에 대한 드레인 전류 특성(Vg-Id)을 나타낸 그래프이며, 도 5는 반도체층의 채널의 폭 및 길이가 각각 100㎛, 10㎛인 경우에 있어서, 게이트 전압에 대한 드레인 전류 특성(Vg-Id)을 나타낸 그래프이다.
도 4 및 도 5의 그래프를 통해, 채널의 폭과 길이의 비(W/L)가 클수록, Vd 조건에 따른 전이 커브(transfer curve)의 이상(split)이 발생됨을 알 수 있다. 즉, 광 폭(wide width) 트랜지스터일수록, 문턱 전압 로워링(Vth lowering) 현상이 심화된다. 이러한 열화(degradation) 현상은 홀의 발생과 동작 기간동안 소자의 온도 상승으로 유발된다고 생각된다.
또한, 광 폭 소자(W/L 값이 큰 경우)이며, 드레인에 인가되는 바이어스 전압(Vd)이 클 경우, 드레인에 흐르는 전류(Id)가 계속적으로 커져 새츄레이션(saturation) 상태에 도달하기 힘듦이 관찰되었다. 여기서, 계속적으로 새츄레이션되지 못하고 증가하는 전류를 킹크 전류(kink current)라고 한다.
한편, 소자의 동작시 전류의 새츄레이션이 나타나지 않으면, 고출력 저항을 얻지 못해 소자의 게인(gain)을 낮추어, 원하는 특성으로 소자를 구동하기 곤란한 문제점이 있다.
종래의 광 폭 다중 채널 소자를 자세히 설명하면, 다음과 같다.
도 6은 종래의 광 폭 다중 채널 소자를 나타낸 평면도이며, 도 7은 도 6의 I~I' 선상의 구조 단면도이고, 도 8은 도 6의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 6과 같이, 종래의 광 폭 다중 채널 소자는 동일 폭으로 형성된 복수개(도 6에서는 4개)의 트랜지스터가 동일 간격으로 이격되며 형성된다.
종래의 광 폭 다중 채널 소자는 하부 기판(20)의 소정 부위에 동일 폭의 라인형의 반도체층이 서로 동일 간격 이격되어 형성되거나, 혹은 도 6과 같이, 상단부, 중심부 및 하단부로 구분되어 정의되며, 상기 상하단부에서 동일 방향의 라인형으로 형성되며, 중심부에서는 상기 상하단부에서 연결되어 상기 상하단부의 방향을 가로지르는 방향으로 서로 동일 폭, 동일 간격 이격되는 복수개의 패턴으로 형성되는 반도체층(60)과, 상기 반도체층(60)의 상단부, 하단부 상에 각각 형성되는 소오스 금속층(40)과 드레인 금속층(50)과, 상기 중심부 상에 형성되는 게이트 금속층(30)을 포함하여 형성된다(전자의 경우는 반도체층이 각각 이격되어 형성되고, 후자의 경우, 반도체층이 소오스/드레인 금속층의 대응 부위에서 연장되어 형성됨 점이 다르다).
상기 게이트 금속층(30)과 소오스 금속층(40) 및 드레인 금속층(50)은 각각 소정 간격 이격되며 동일 방향으로 형성된다. 이 경우, 상기 반도체층(60)의 중심부에 형성된 패턴과 패턴 사이에 반도체층(60)이 형성되지 않는 공간(A)이 존재하는데, 이는 소자의 구동에 기여하지 않는 부위로, 비유효 영역이 된다.
여기서, 상기 게이트 금속층(30)을 경계로 상하부에 위치한 상기 반도체층(60)의 부위는 불순물이 주입된다. 이와 같이, 불순물이 주입된 부위가 상기 게이트 금속층(30)을 경계로 된 이유는, 상기 게이트 금속층(30)을 마스크로 이용하여 불순물 주입 공정이 이루어지기 때문이다.
이러한 불순물 주입 후, 상기 게이트 금속층(30)의 상부측에 위치한 반도체층의 부위는 이후, 소오스 금속층(40)과 콘택되는 소오스 영역(60a)으로 기능하며, 상기 게이트 금속층(30)을 경계로 하부측에 위치한 부위는 이후 드레인 금속층(50)과 콘택되는 드레인 영역(60b)으로 기능한다.
여기서, 상기 각 반도체층의 폭은 동일하게 형성하며, 각 중심부에서 각 패턴의 반도체층간의 이격 간격 또한 같게 형성한다.
도 6에서 반도체층의 중심부에 형성된 패턴이 채널로 정의된다. 각 패턴은 일정한 폭(이하, W라 가정한다)으로 동일 간격 이격되어 형성되었기 때문에, 패턴의 수(4)에 패턴의 폭(W)을 곱한 값이, 상기 도 6에 형성된 소자의 총 폭(Width= 4W)에 해당한다.
이와 같이, 다중 채널을 형성시에는 와이드 채널(wide channel)이 형성되며, 이 경우에는 게이트 전압에 따른 전류의 변화 곡선(Vg-Id)의 왜곡이 발생한다. 즉, 문턱 전압(Vth)이 낮아지게 되며, 전류 새츄레이션(Ids saturation) 상태가 이루어지지 않게 되는 문제점이 있다.
한편, 종래의 액정 표시 장치의 다중 채널의 광 폭 소자는 다음과 같이 형성된다(도 7 및 도 8 참조).
이하에서 설명하는 액정 표시 장치의 다중 채널의 광 폭 소자는 기판의 구동부에 형성되는 소자로, 이하에서는 화소부의 구성의 설명은 생략한다. 이 경우, 상기 다중 채널의 광 폭 소자는 폴리 실리콘층이 형성된 기판에 있어서, 화소부의 소 자와 함께 소자 특성 향상을 위해 구동부에 형성되는 소자를 의미한다. 이러한 소자의 형성 공정은 상기 기판 상의 TFT 어레이 형성 공정에서 동시에 이루어진다.
먼저, 복수개의 화소 영역을 포함한 화소부와 그 외곽의 구동부가 정의된 기판(20) 전면에 버퍼층(buffer layer)(21)을 증착한다.
이어, 상기 버퍼층(21) 전면에 비정질 실리콘층을 전면 증착한 후, 이를 레이저를 조사하여 결정화한다.
이어, 상기 결정화된 실리콘층을 소정의 형상으로 패터닝하여 반도체층(60)을 형성한다. 이 때, 상기 반도체층(60)은 상기 화소부 내 화소 영역별로 섬 형상으로 패터닝하여 형성하고, 상기 패드부에서는 상술한 도 6과 같이, 소정 부위에 라인형의 상하단부를 갖고, 중심부에 복수개의 이격된 패턴을 가지며, 상기 상하단부와 연결된 형상으로 패터닝하여 형성한다.
이어, 상기 반도체층(60)을 포함한 버퍼층(21) 전면에 게이트 절연막(22)을 증착한다.
이어, 상기 게이트 절연막(22) 전면에 금속 물질을 전면 증착한 후, 이를 선택적으로 제거하여 상기 반도체층(60)의 중심을 가로지르는 방향의 게이트 금속층(30)을 형성한다.
이어, 상기 게이트 금속층(30)을 마스크로 하여, 상기 게이트 금속층(30) 양측에 대응되는 반도체층(60)의 부위에 n+ 도핑을 실시하여 상기 반도체층(60)의 소오스 영역(60a), 드레인 영역(60b)을 정의한다.
이어, 상기 게이트 금속층(30)을 포함한 버퍼층(21) 전면에 층간 절연막(23) 을 증착한 후, 이를 선택적으로 제거하여 상기 반도체층(60)의 소오스 영역(60a)과 드레인 영역(60b)의 소정 부분을 각각 노출시키는 제 1, 제 2 콘택 홀(70, 80)을 형성한다. 이 때, 상기 제 1, 제 2 콘택 홀(70, 80)은 상기 반도체층(60)의 중심부에 형성되는 패턴 수에 대응되어 형성된다. 도 6에서는 패턴이 4개로, 즉, 하나의 패턴에 1개의 채널을 가져, 총 4개의 채널을 갖는 셈이며, 이 경우, 제 1, 제 2 콘택 홀(70, 80)은 각각 4개이다.
이어, 상기 제 1, 제 2 콘택 홀(70, 80)을 매립하며, 상기 층간 절연막(23) 전면에 금속층을 증착한 후, 이를 선택적으로 제거하여 상기 게이트 금속층(30)과 동일한 방향으로 상기 게이트 금속층(30)의 양측에 동일한 간격 이격하여 소오스 금속층(40)과 드레인 금속층(50)을 형성한다.
이어, 상기 소오스 금속층(40), 드레인 금속층(50)을 포함한 층간 절연막(23) 전면에 보호막(미도시)을 전면 증착한다.
이와 같이, 종래의 액정 표시 장치의 구동부에 구성하는 광 폭 소자를, 단일 채널 트랜지스터(single channel transistor)로 형성하지 않고, 다중 채널 트랜지스터로 형성한 이유는, 전류 이동 속도 및 소자 특성을 향상시키기 위해 대면적의 광 폭 소자를 형성한 경우, 채널에 발생하는 셀프 히팅(self heating)을 억제하기 위한 것으로, 채널 영역에서 발생되는 열은 반도체층(22)들이 서로 분리된 영역(A)을 통해 방출되도록 하게 한다.
패널 상에 시스템이 형성되는 SOP(System On Panel) 구동 회로에 있어서, 이용되는 광 폭 소자는 동작 중 발생하는 줄(joule) 열에 의해 전기적 특성이 열화되 는 문제를 안고 있다. 이러한 문제를 해결하기 위해 근래에 사용하는 TFT 구조는 도 6 내지 도 8과 같이, 각 채널이 정의된 반도체층 패턴이 이격하도록 형성함으로써, 이격된 공간을 통해 소자에 발생된 열이 방출되도록 한다.
이 때, 상기 채널간의 이격 공간(A)은 패널에서 유효 영역이 되지 못하여, TFT 성능에 기여하지 않는 낭비 영역이 된다. 불필요한 면적은 채널의 간격, 채널의 수에 비례하는 값을 갖는다. 또한, 발생되는 열을 방출하기 위해 액티브층과 열 전도율이 낮은 게이트 절연막(22, 주로 산화막 성분)의 접촉 면적을 증가시키는 구조이기 때문에 열의 발산 효과도 크지 않다.
상기와 같은 종래의 액정 표시 장치의 다중 채널 광 폭 소자는 다음과 같은 문제점이 있다.
첫째, 종래의 액정 표시 장치의 구동부에 구성하는 다중 채널 광 폭 소자에서는 복수개의 반도체층 패턴을 이격시켜 형성한 후, 상기 복수개의 반도체층 패턴의 소오스단, 드레인단, 게이트단을 공통으로 하여 하나의 소자를 형성함으로써, 상기 복수개의 반도체층 패턴들에 정의되는 채널을 하나의 채널로 이용한다. 여기서, 상기 각 반도체층 패턴과 소오스/드레인 금속층과는 각각 하나의 콘택을 갖는다.
이 때, 각 반도체층 패턴에 정의되는 채널에서는 소자 구동시 전류가 흐르기 때문에, 자연적으로 줄 열이 발생한다. 이를 소자 자체에서 열이 발생한다는 관점에서 셀프 히팅(self heating) 효과라고 한다. 광 폭(wide width) 소자의 경우, 줄 열 발생시 소자의 채널 부위에서 열이 집중됨을 방지하기 위해 상기 반도체층 패턴을 동일 간격으로 이격시켜 열이 빠져나갈 수 있도록 한다.
그러나, 종래의 동일 간격으로 이격된 광 폭 다중 채널의 소자는, 채널의 중심에서 열이 더 심하게 발생하는 현상이 발생되어, 이 부위에서 지속적인 열화가 진행되어, 타버릴 수 있는 위험이 있다.
둘째, 채널을 이루는 반도체층 패턴이 이격되어 형성되었기 때문에, 반도체층 패턴간의 이격된 공간만큼 소자의 동작에 이용하지 못하는 면적이 발생하게 되며, 이는 소자의 디자인 룰(design rule)의 제한을 가져오게 한다.
셋째, 채널을 이루는 반도체층 패턴을 이격시켜 형성한다지만, 채널간의 공간에 위치하는 절연막(게이트 절연막, 층간 절연막)은 열 전도율이 매우 작은 값을 갖고 있기 때문에, 비유효 면적을 갖고 채널간의 이격 공간을 형성한다 하더라도 그다지 열이 빠져나가는 효과를 기대할 수 없는 문제점이 있다.
넷째, 다중 채널 광 폭 소자의 반도체층은 실리콘을 결정화하고 이를 패터닝하여 형성하며, 이후에 타층 및 외부로부터의 보호를 위해 절연막을 증착하는데, 이 경우, 반도체층의 측부에서는 그 높이차로 인해 절연막의 증착이 잘 이루어지지 않는다. 따라서, 얇게 증착되거나 거의 희박하게 증착됨으로 인해 반도체층 패턴의 측부에서는 절연막이 일어나거나 벗겨지는 등으로 인해 계면 불량이 일어나기 쉬워 소자의 셀프 히팅 등 여러 가지 문제점에서 취약한 부분으로 작용한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 광 폭(wide width) 소자의 셀프 히팅(self heating)에 의한 온도 상승을 방지하도록 소오스/드 레인 전극과 반도체층의 콘택 면적을 증가시킨 액정 표시 장치의 소자를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 소자는 기판과, 상기 기판 상의 소정 영역에 형성된 제 1 반도체층과, 상기 제 1 반도체층의 중심을 가로지르는 게이트 금속층과, 상기 제 1 반도체층의 양단을 지나며, 상기 게이트 금속층으로부터 동일 간격 이격된 소오스 금속층 및 드레인 금속층과, 상기 제 1 반도체층과 소오스 금속층 사이에 형성된 복수개의 제 1 콘택 및 상기 제 1 반도체층과 드레인 금속층 사이에 형성된 복수개의 제 2 콘택을 포함하여 이루어짐에 그 특징이 있다.
상기 게이트 금속층에 대응되는 상기 제 1 반도체층에 정의되는 채널은, 폭(width)이 길이(length)에 비해 길다.
상기 제 1 반도체층의 양측에 제 2 반도체층이 더 형성된다.
상기 게이트 금속층 및 상기 소오스/드레인 금속층은 상기 제 2 반도체층 형성 부위까지 연장되어 형성된다.
상기 제 2 반도체층과 상기 제 1 반도체층은 동일한 폭이며, 동일 간격으로 이격되어 형성된다.
상기 제 1 반도체층에 대응되는 제 1 콘택들간의 간격은 상기 제 2 반도체층에 대응되는 제 1 콘택들간의 간격에 비해 작다.
상기 제 1 반도체층에 대응되는 제 2 콘택들간의 간격은 상기 제 2 반도체층 에 대응되는 제 2 콘택들간의 간격에 비해 작다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 소자는 기판과, 상기 기판 상에 일정 간격 이격하여 배열된 복수개의 반도체층과, 상기 반도체층들을 가로지르는 게이트 금속층과, 상기 게이트 금속층의 양측에 소정 간격 이격하며 상기 게이트 금속층과 동일 방향으로 형성된 소오스 금속층 및 드레인 금속층과, 상기 반도체층들과 소오스 금속층 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 상대적으로 많은 수로 형성되는 제 1 콘택들 및 상기 반도체층들과 드레인 금속층 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 상대적으로 많은 수로 형성되는 제 2 콘택들을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 게이트 금속층에 대응되는 상기 반도체층들에 정의되는 채널의 폭은, 상기 각 반도체층들의 폭(width)을 더한 값을 갖는다.
상기 중심부의 반도체층에 대응되는 제 1 콘택들간의 간격은 상기 양 끝의 반도체층에 대응되는 제 1 콘택들간의 간격에 비해 작다.
상기 중심부의 반도체층에 대응되는 제 2 콘택들간의 간격은 상기 양 끝의 반도체층에 대응되는 제 2 콘택들간의 간격에 비해 작다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 소자는 기판과, 상기 기판 상에 일정 간격 이격하여 배열된 복수개의 반도체층과, 상기 반도체층들을 가로지르는 게이트 금속층과, 상기 게이트 금속층의 양측에 소정 간격 이격하며 상기 게이트 금속층과 동일 방향으로 형성된 소오스 금속층 및 드레인 금속 층과, 상기 반도체층과 소오스 금속층 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 보다 접촉 면적이 크게 형성되는 제 1 콘택 및 상기 반도체층과 드레인 금속층 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 보다 접촉 면적이 크게 형성되는 제 2 콘택을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 1, 제 2 콘택은 각 반도체층에 대응되어 하나 또는 복수개 형성된다.
상기 게이트 금속층에 대응되는 상기 복수개의 반도체층에 정의되는 채널은, 폭(width)이 길이(length)에 비해 길다.
상기 복수개의 반도체층은 동일한 폭으로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치의 소자를 상세히 설명하면 다음과 같다.
도 9는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자를 나타낸 평면도이며, 도 10은 도 9의 Ⅲ~Ⅲ' 선상의 구조 단면도이고, 도 11은 도 9의 Ⅳ~Ⅳ' 선상의 구조 단면도이다.
도 9 내지 도 11과 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자는 기판(도 10, 도 11의 100 참조)과, 상기 기판(100) 상의 소정 영역에 형성된 제 1 반도체층(110)과, 상기 제 1 반도체층(110)의 중심을 가로지르는 게이트 금속층(115)과, 상기 제 1 반도체층(110)의 양단을 지나며, 상기 게이트 금속층(115)으로부터 동일 간격 이격된 소오스 금속층(120) 및 드레인 금속층(130)과, 상기 제 1 반도체층(110)과 소오스 금속층(120) 사이에 형성된 복수개의 제 1 콘택(140) 및 상기 제 1 반도체층(110)과 드레인 금속층(130) 사이에 형성된 복수개의 제 2 콘택(150)을 포함하여 이루어진다.
그리고, 상기 제 1 반도체층(110)은 상기 게이트 금속층(115)을 경계로 하여 불순물이 주입되어 일측이 소오스 영역(110a), 타측이 드레인 영역(110b)으로 정의되며, 각각 제 1 콘택(140)들 및 제 2 콘택(150)들을 통해 소오스 금속층(120)과 드레인 금속층(130)과 접촉한다.
여기서, 상기 게이트 금속층(115)과 소오스/드레인 금속층(120, 130)은 서로 동일한 방향에 형성되며, 서로 다른 층에 형성된다.
이러한 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자는 광 폭 소자로, 상기 게이트 금속층(115)에 대응되는 상기 제 1 반도체층(110)에 정의되는 채널은, 폭(width)이 길이(length)에 비해 길다.
이러한 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자는, 하나의 반도체층(110)에 대응되는 소오스/드레인 금속층(120, 130)에 각각 복수개의 제 1 콘택(140)들, 제 2 콘택(150)들을 형성하여, 열 방출 경로를 늘린 구조이다.
종래의 액정 표시 장치의 소자는 복수개의 반도체층을 이격시키거나, 채널이 정의되는 중심부의 반도체층 패턴을 일부 제거하여, 그 반도체층 패턴이 제거된 부분을 통해 열이 빠져나가도록 하였으나, 이 경우, 반도체층 패턴이 제거된 부분에 위치하는 물질은 게이트 산화막으로, 전도율이 떨어져 열 방출이 원활히 일어나지 않는 문제점이 있었다.
이와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자는 채널 부위에서 별도로 반도체층을 제거하거나 이격하여 형성하지 않고, 소오스/드레인 금속층(120, 130)과 만나는 부위에서 반도체층(110)과 소오스/드레인 금속층(120, 130)간의 접촉 부위, 즉, 제 1, 제 2 콘택(140, 150)을 복수개 형성함으로써, 열 방출 경로를 늘린 구조이다. 이 때, 상기 반도체층(110)의 소오스 영역(110a) 및 드레인 영역(110b)과 각각 제 1, 제 2 콘택(140, 150)들을 통해 콘택되는 소오스 금속층(140) 및 드레인 금속층(150)은 금속 성분으로 전도율이 높아, 동일 면적에 산화막이 접촉됨에 비해 훨씬 열 전도가 원활히 일어난다. 따라서, 광 폭 소자에 있어서, 셀프 히팅이 발생한다 하더라도, 빠른 시간 안에 열이 방출될 수 있어, 소자의 장시간 구동에도 안정적으로 이용할 수 있음이 기대된다.
한편, 보다 광 폭의 소자를 형성하기 위해 도 9의 하부의 도시된 도면과 같이, 상기 제 1 반도체층의 양측에 제 2 반도체층(미도시)을 더 형성하는 또 다른 실시예를 생각할 수 있다.
이 경우, 상기 게이트 금속층(115) 및 상기 소오스/드레인 금속층(120, 130)은 상기 제 2 반도체층 형성 부위까지 연장하여 형성함으로써, 제 1, 제 2 반도체층에 대응되는 각각의 소오스/드레인 금속층이 하나의 신호에 의해 제어되도록 하여, 상기 제 1, 제 2 반도체층, 게이트 금속층, 소오스/드레인 금속층으로 구성되는 광 폭 소자가 하나의 소자로 기능하도록 한다.
여기서, 상기 제 2 반도체층과 상기 제 1 반도체층은 동일한 폭이며, 동일 간격으로 이격되어 형성된다.
이 때, 상기 제 1 반도체층에 대응되는 제 1 콘택들간의 간격은 상기 제 2 반도체층에 대응되는 제 1 콘택들간의 간격에 비해 작게 형성하며, 상기 제 1 반도체층에 대응되는 제 2 콘택들간의 간격은 상기 제 2 반도체층에 대응되는 제 2 콘택들간의 간격에 비해 작게 형성한다.
즉, 도 9의 구조에서는 반도체층이 정의되는 채널(게이트 금속층(115) 하부에 대응되는 반도체층 부위)의 폭 자체를 길게 형성하고 있으나, 도 6과 같은 이격된 반도체층 패턴을 갖는 종래의 구조에서, 중심에 위치한 반도체층에만 소오스/드레인 금속층과 대응되는 부위에 복수개의 제 1, 제 2 콘택(140, 150)을 형성하고, 나머지 양 끝에 위치한 반도체층에는 대응되는 소오스/드레인 금속층과 각각 하나의 제 1, 제 2 콘택을 형성함으로써 동일한 효과를 얻을 수도 있다.
다중 채널 광 폭 소자의 경우, 셀프 히팅(self heating)이 집중되는 부위는 소자의 중심 부위, 즉, 중앙으로부터 50%의 영역으로 관찰된다. 즉, 이러한 관찰 결과에 따라, 상기 중심에 위치하는 반도체층과 소오스/드레인 금속층이 대응되는 부위에만 도 9와 같은 복수개의 제 1, 제 2 콘택(140, 150)을 형성함으로써, 셀프 히팅으로 유발되는 문제점을 해결할 수 있는 것이다.
여기서, 중심부의 반도체층과 상기 소오스/드레인 금속층간의 사이에는, 양 끝의 반도체층에 비해 상대적으로 많은 수의 제 1, 제 2 콘택(140, 150)들을 갖는다. 이로써, 보다 열이 많이 발생되는 중심부의 소자에서 열 방출 통로로 작용하는 콘택이 다수 형성되어, 소자의 열화 개선 효과를 크게 얻을 수 있다. 이 때, 상기 제 1, 제 2 콘택(140, 150)에는 소오스/드레인 금속층(120, 130)과 동일한 금속이 채워져 상기 반도체층(110)의 소오스 영역(110a) 및 드레인 영역(110b)으로부터 빠져나오는 열의 전달이 원활이 이루어지도록 한다.
일반적으로 게이트 금속층이 지나가는 반도체층의 측 방향에서는 서로 이격된 반도체층간의 영역에는 열 전도율이 떨어지는 게이트 산화막(gate oxide)이 위치하고, 상기 반도체층의 양단에는 각각 반도체층과 콘택 부위에서 접촉하는 소오스/드레인 금속층이 지나간다. 상기 소오스/드레인 금속층은 금속 성분으로, 상대적으로, 게이트 산화막에 비해 열 전도율이 높다.
이와 같이, 상술한 실시예에서는 상기 소오스/드레인 금속층과 반도체층간의 접촉 영역을 늘림으로써, 열 방출 통로를 형성한 것이다. 이 경우, 반도체층 사이의 게이트 산화막에는 상대적으로 낮은 열 방출이 일어나며, 상기 소오스/드레인 금속층과 반도체층간의 콘택 부위에서, 특히 중앙부에 위치한 반도체층에 복수개의 콘택을 구비하여, 열 방출이 신속히 일어날 수 있게 된다. 따라서, 종래의 경우와 같이, 중앙부에 형성되는 채널에서 그 주변으로 열 방출이 쉽게 이루어지지 못함으로 인해 발생되는, 소자가 타거나 열화되는 현상이 발생하지 않고, 장시간에도 정상적인 동작을 할 수 있음을 기대할 수 있다.
이하, 도 9 내지 11을 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치의 소자의 제조 방법에 대해 설명한다.
이하에서 설명하는 액정 표시 장치의 소자는 기판의 구동부에 형성되는 소자 로, 화소부의 구성의 설명은 생략한다. 여기서의, 상기 액정 표시 장치의 소자는 폴리 실리콘층이 형성된 기판에 있어서, 화소부의 소자와 함께 소자 특성 향상을 위해 구동부에 형성되는 소자를 의미한다. 이러한 소자의 형성 공정은 상기 기판 상의 TFT 어레이 형성 공정에서 동시에 이루어진다.
먼저, 복수개의 화소 영역을 포함한 화소부와 그 외곽의 구동부가 정의된 기판(100) 전면에 버퍼층(buffer layer)(101)을 증착한다.
이어, 상기 버퍼층(101) 전면에 비정질 실리콘층을 전면 증착한 후, 이를 레이저를 조사하여 결정화한다.
이어, 상기 결정화된 실리콘층을 소정의 형상으로 패터닝하여 반도체층(110)을 형성한다. 이 때, 상기 반도체층(110)은 상기 화소부 내 화소 영역별로 섬 형상으로 패터닝하여 형성된 것이고, 상기 패드부에서는 상술한 도 9와 같은 형상을 갖는 것이다.
이어, 상기 반도체층(110)을 포함한 버퍼층(101) 전면에 게이트 절연막(102)을 증착한다.
이어, 상기 게이트 절연막(102) 전면에 금속 물질을 전면 증착한 후, 이를 선택적으로 제거하여 상기 반도체층(110)의 중심을 가로지르는 방향의 게이트 금속층(115)을 형성한다.
이어, 상기 게이트 금속층(115)을 마스크로 하여, 상기 게이트 금속층(115) 양측에 대응되는 반도체층(110)의 부위에 n+ 도핑을 실시하여 상기 반도체층(110)의 소오스 영역(110a), 드레인 영역(110b)을 정의한다.
이어, 상기 게이트 금속층(115)을 포함한 버퍼층(101) 전면에 층간 절연막(103)을 증착한 후, 이를 선택적으로 제거하여 상기 반도체층(110)의 소오스 영역(110a)과 드레인 영역(110b)의 소정 부분을 각각 노출시키는 제 1, 제 2 콘택(140, 150)을 홀의 형상으로 복수개 형성한다. 즉, 도면 상에는 상기 반도체층(110)이 하나의 패턴으로 형성되어 있으며, 이러한 하나의 반도체층(110)의 소오스 영역(110a), 드레인 영역(110b) 내에 복수개의 제 1, 제 2 콘택(140, 150)이 형성된다.
이어, 상기 제 1, 제 2 콘택(140, 150)을 매립하며, 상기 층간 절연막(103) 전면에 금속층을 증착한 후, 이를 선택적으로 제거하여 상기 게이트 금속층(115)과 동일한 방향으로 상기 게이트 금속층(115)의 양측에 동일한 간격 이격하여 소오스 금속층(120)과 드레인 전극(130)을 형성한다.
이어, 상기 소오스 금속층(120), 드레인 금속층(130)을 포함한 층간 절연막(103) 전면에 보호막(미도시)을 전면 증착한다.
본 발명의 제 1 실시예에서는, 종래의 액정 표시 장치와 달리 광 폭 소자를 형성함에 있어서, 복수개의 반도체층 패턴을 이격시켜 형성하지 않고, 자체적으로 폭이 넓은 채널을 구비한 하나의 반도체층을 형성하되, 콘택을 복수개 형성함으로써, 셀프 히팅으로 인한 소자의 이상을 방지한다.
도 12는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 소자를 나타낸 평면도이며, 도 13은 도 12의 V~V' 선상의 구조 단면도이며, 도 14는 도 12의 Ⅵ~V' 선상의 구조 단면도이다.
도 12와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치의 소자는, 기판(100)과, 상기 기판(100) 상에 소정 부위에 동일 간격 이격되어 복수개 형성된 반도체층(110)과, 상기 반도체층(110)들을 가로지르는 게이트 금속층(115)과, 상기 게이트 금속층(115)의 양측에 소정 간격 이격하며 상기 게이트 금속층(115)과 동일 방향으로 형성된 소오스 금속층(120) 및 드레인 금속층(130)과, 상기 반도체층(110)들과 소오스 금속층(120) 사이에 형성되며, 양 끝(도 12의 하부의 양측의 반도체층 참조)에 비해 중심부에 위치한 반도체층(110, 도 12의 위에 도시된 부위가 중심부의 반도체층의 확대도)의 부위에 대응되어 보다 접촉 면적이 크게 형성되는 제 1 콘택(160)들 및 상기 반도체층(110)과 드레인 금속층(130) 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 보다 접촉 면적이 크게 형성되는 제 2 콘택들(170)을 포함하여 이루어진다.
상기 제 1, 제 2 콘택(160, 170)은 각 반도체층(110)에 대응되어 하나 또는 복수개 형성된다. 특히, 양 끝의 반도체층에 대응하여서는 하나씩 형성되며, 중심부에 반도체층에 대하여서는 상기 양 끝의 반도체층에 대응되어 형성된 제 1, 제 2 콘택에 비해 보다 큰 면적으로 하나 또는 그 이상 형성한다.
상기 게이트 금속층에 대응되는 상기 복수개의 반도체층에 정의되는 채널은, 폭(width)이 길이(length)에 비해 긴 광 폭(wide width) 소자이다.
제 1 실시예와 다른 점은, 상기 제 1, 제 2 콘택이 중심부의 반도체층(110)에 대하여 큰 면적으로 형성된다는 점이다. 그 효과는 제 1 실시예와 마찬가지로, 상기 중심부에서 보다 넓어진 면적을 갖는 제 1, 제 2 콘택(160, 170)으로 인해 상 기 반도체층(110)의 채널에서 발생되는 열이 소오스 영역(110a)과 드레인 영역(110b)에서, 제 1, 제 2 콘택(160, 170)을 통해 원활하게 외부로 방출될 수 있다.
이러한 제 2 실시예에 따른 액정 표시 장치도 앞에서 설명한 제 1 실시예와 같이, 복수개의 반도체층을 이격하지 않고, 하나의 반도체층으로 패터닝하여, 채널 자체를 단일 채널로 광폭을 갖도록 형성함이 가능하다. 이 경우에도 소자는 넓은 면적을 갖는 제 1, 제 2 콘택을 구비함으로 인해 셀프 히팅으로 인해 발생되는 열이 적절히 외부로 빠져나갈 수 있어, 소자의 열화를 방지할 수 있다.
이러한 제 2 실시예에 다른 액정 표시 장치의 제 2 실시예는, 디자인 룰(design rule)상 추가적인 콘택(contact)을 뚫을 수 없을 경우, 두 개 혹은 그 이상의 콘택을 하나로 합쳐서 접촉면적을 증가시킨 방법인 것이다.
이상의 실시예들에서 설명한 액정 표시 장치의 소자는, 반도체층(110)과 게이트 절연막(102)과의 접촉 면적을 가급적 줄여, 반도체층(110)의 패터닝 후, 게이트 절연막(102) 증착시 계면 불량이 발생되는 현상을 원천적으로 제거할 수 있다.
또한, 열 전도율이 떨어진 게이트 절연막(102)과 반도체층(110)과의 접촉 부위를 줄이고, 대신 중심부에 위치한 반도체층의 소오스/드레인 영역(110a, 110b)에, 양 끝에 위치한 반도체층에 비해 복수개의 제 1, 제 2 콘택 또는 보다 넓은 면적으로 제 1, 제 2 콘택을 형성한다. 따라서, 셀프 히팅(self heating)으로 인한 소자의 열의 발산을 효율적으로 할 수 있어, 채널의 발생되는 열을 쉽게 방출시키며, 이로써, 소자의 장시간 구동을 가능할 수 있게 한다.
또한, 반도체층 자체의 폭을 넓게 형성하여도 복수개의 콘택 또는 보다 넓은 면적의 콘택을 구비함으로 인해 열 방출 경로를 갖춤으로 인해, 종래의 동일 간격으로 이격된 반도체층으로의 패터닝시 이격 공간에서의 비유효 면적을 줄일 수 있게 되어, 보다 효율적인 레이아웃을 얻을 수 있게 된다.
상기와 같은 본 발명의 액정 표시 장치의 소자는 다음과 같은 효과가 있다.
첫째, 반도체층 패턴의 폭을 자체적으로 넓게 형성하여, 반도체층과 게이트 절연막과의 접촉 면적을 가급적 줄임으로써, 반도체층의 패터닝 후, 게이트 절연막 증착시 계면 불량이 발생되는 현상을 원척적으로 제거할 수 있다.
둘째, 열 전도율이 떨어진 게이트 절연막과 반도체층과의 접촉 부위를 줄이고, 대신 중심부에 위치한 반도체층의 소오스/드레인 영역에, 양 끝에 위치한 반도체층에 비해 복수개의 제 1, 제 2 콘택을 형성하거나 또는 보다 넓은 면적으로 제 1, 제 2 콘택을 형성한다. 따라서, 셀프 히팅(self heating)으로 인한 소자의 열의 발산을 효율적으로 할 수 있어, 채널의 발생되는 열을 쉽게 방출시킨다.
셋째, 채널에서 발생되는 열을 쉽게 방출시켜, 소자의 장시간 구동을 가능할 수 있게 한다.
넷째, 반도체층 자체의 폭을 넓게 형성하여도 복수개의 콘택 또는 보다 넓은 면적을 콘택을 구비함으로 인해, 열 방출 경로를 갖춤으로 인해, 종래의 동일 간격으로 이격된 반도체층으로의 패터닝시 이격 공간에서의 비유효 면적을 줄일 수 있게 되어, 보다 효율적인 레이아웃을 얻을 수 있게 된다.

Claims (15)

  1. 기판;
    상기 기판 상의 소정 영역에 형성된 제 1 반도체층;
    상기 제 1 반도체층 상에 형성된 게이트 절연막;
    상기 제 1 반도체층의 중심을 가로지르는 게이트 금속층;
    상기 제 1 반도체층의 양단을 지나며, 상기 게이트 금속층으로부터 동일 간격 이격된 소오스 금속층 및 드레인 금속층;
    상기 제 1 반도체층과 소오스 금속층 사이에 형성된 복수개의 제 1 콘택; 및
    상기 제 1 반도체층과 드레인 금속층 사이에 형성된 복수개의 제 2 콘택을 포함하여 이루어지며,
    상기 제 1 반도체층과 상기 소오스 금속층과의 오버랩 부위에서, 상기 제 1 콘택들의 면적의 합이 상기 제 1 반도체층과 상기 게이트 절연막간의 접촉 면적보다 크며,
    상기 제 1 반도체층과 상기 드레인 금속층과의 오버랩 부위에서, 상기 제 2 콘택들의 면적의 합은, 각각 제 1 반도체층과 상기 게이트 절연막과의 접촉 면적보다 큰 것을 특징으로 하는 액정 표시 장치의 소자.
  2. 제 1항에 있어서,
    상기 게이트 금속층에 대응되는 상기 제 1 반도체층에 정의되는 채널은, 폭(width)이 길이(length)에 비해 긴 것을 특징으로 하는 액정 표시 장치의 소자.
  3. 제 1항에 있어서,
    상기 제 1 반도체층의 양측에 제 2 반도체층이 더 형성된 것을 특징으로 하는 액정 표시 장치의 소자.
  4. 제 3항에 있어서,
    상기 게이트 금속층 및 상기 소오스/드레인 금속층은 상기 제 2 반도체층 형성 부위까지 연장되어 형성된 것을 특징으로 하는 액정 표시 장치의 소자.
  5. 제 3항에 있어서,
    상기 제 2 반도체층과 상기 제 1 반도체층은 동일한 폭이며, 동일 간격으로 이격되어 형성된 것을 특징으로 하는 액정 표시 장치의 소자.
  6. 제 1항에 있어서,
    상기 제 1 반도체층에 대응되는 제 1 콘택들간의 간격은, 각 제 1 콘택의 폭보다 작은 것을 특징으로 하는 액정 표시 장치의 소자.
  7. 제 1항에 있어서,
    상기 제 1 반도체층에 대응되는 제 2 콘택들간의 간격은, 각 제 2 콘택의 폭보다 작은 것을 특징으로 하는 액정 표시 장치의 소자.
  8. 기판;
    상기 기판 상에 일정 간격 이격하여 배열된 복수개의 반도체층;
    상기 반도체층 상에 형성된 게이트 절연막;
    상기 반도체층들을 가로지르는 게이트 금속층;
    상기 게이트 금속층의 양측에 소정 간격 이격하며 상기 게이트 금속층과 동일 방향으로 형성된 소오스 금속층 및 드레인 금속층;
    상기 반도체층들과 소오스 금속층 사이에 형성되며, 상기 반도체층의 길이 방향에서 상기 반도체층의 양 끝보다 중심부에 더 많은 수로 형성된 제 1 콘택들; 및
    상기 반도체층들과 드레인 금속층 사이에 형성되며, 상기 반도체층의 길이 방향에서 상기 반도체층의 양 끝보다 중심에 더 많은 수로 형성된 제 2 콘택들을 포함하여 이루어지며,
    상기 반도체층과 상기 소오스 금속층과의 오버랩 부위에서, 상기 제 1 콘택들의 면적의 합이 상기 반도체층과 상기 게이트 절연막간의 접촉 면적보다 크며,
    상기 반도체층과 상기 드레인 금속층과의 오버랩 부위에서, 상기 제 2 콘택들의 면적의 합은, 각각 반도체층과 상기 게이트 절연막과의 접촉 면적보다 큰 것을 특징으로 하는 액정 표시 장치의 소자.
  9. 제 8항에 있어서,
    상기 게이트 금속층에 대응되는 상기 반도체층들에 정의되는 채널의 폭은, 상기 각 반도체층들의 폭(width)을 더한 값을 갖는 것을 특징으로 하는 액정 표시 장치의 소자.
  10. 제 8항에 있어서,
    상기 중심부의 반도체층에 대응되는 제 1 콘택들간의 간격은 상기 양 끝의 반도체층에 대응되는 제 1 콘택들간의 간격에 비해 작은 것을 특징으로 하는 액정 표시 장치의 소자.
  11. 제 8항에 있어서,
    상기 중심부의 반도체층에 대응되는 제 2 콘택들간의 간격은 상기 양 끝의 반도체층에 대응되는 제 2 콘택들간의 간격에 비해 작은 것을 특징으로 하는 액정 표시 장치의 소자.
  12. 기판;
    상기 기판 상에 일정 간격 이격하여 배열된 복수개의 반도체층;
    상기 반도체층 상에 형성된 게이트 절연막;
    상기 반도체층들을 가로지르는 게이트 금속층;
    상기 게이트 금속층의 양측에 소정 간격 이격하며 상기 게이트 금속층과 동일 방향으로 형성된 소오스 금속층 및 드레인 금속층;
    상기 반도체층과 소오스 금속층 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 보다 접촉 면적이 크게 형성되는 제 1 콘택; 및
    상기 반도체층과 드레인 금속층 사이에 형성되며, 양 끝에 위치한 반도체층에 비해 중심부에 위치한 반도체층에 대응되어 보다 접촉 면적이 크게 형성되는 제 2 콘택을 포함하여 이루어지며,
    상기 반도체층과 상기 소오스 금속층과의 오버랩 부위에서, 상기 제 1 콘택의 면적의 합이 상기 반도체층과 상기 게이트 절연막간의 접촉 면적보다 크며,
    상기 반도체층과 상기 드레인 금속층과의 오버랩 부위에서, 상기 제 2 콘택의 면적의 합은, 각각 반도체층과 상기 게이트 절연막과의 접촉 면적보다 큰 것을 특징으로 하는 액정 표시 장치의 소자.
  13. 제 12항에 있어서,
    상기 제 1, 제 2 콘택은 각 반도체층에 대응되어 하나 또는 복수개 형성되는 것을 특징으로 하는 액정 표시 장치의 소자.
  14. 제 12항에 있어서,
    상기 게이트 금속층에 대응되는 상기 복수개의 반도체층에 정의되는 채널은, 폭(width)이 길이(length)에 비해 긴 것을 특징으로 하는 액정 표시 장치의 소자.
  15. 제 12항에 있어서,
    상기 복수개의 반도체층은 동일한 폭으로 형성된 것을 특징으로 하는 액정 표시 장치의 소자.
KR1020040072519A 2004-09-10 2004-09-10 액정 표시 장치의 소자 KR101066485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040072519A KR101066485B1 (ko) 2004-09-10 2004-09-10 액정 표시 장치의 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072519A KR101066485B1 (ko) 2004-09-10 2004-09-10 액정 표시 장치의 소자

Publications (2)

Publication Number Publication Date
KR20060023709A KR20060023709A (ko) 2006-03-15
KR101066485B1 true KR101066485B1 (ko) 2011-09-21

Family

ID=37129818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072519A KR101066485B1 (ko) 2004-09-10 2004-09-10 액정 표시 장치의 소자

Country Status (1)

Country Link
KR (1) KR101066485B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010698B (zh) * 2019-04-09 2022-07-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332253A (ja) * 1999-05-21 2000-11-30 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332253A (ja) * 1999-05-21 2000-11-30 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器

Also Published As

Publication number Publication date
KR20060023709A (ko) 2006-03-15

Similar Documents

Publication Publication Date Title
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US10439010B2 (en) Display device
KR100620322B1 (ko) 횡전계 방식의 액정 표시장치 및 그 제조방법
JP2008020660A (ja) 液晶表示装置
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
JPH1126768A (ja) 液晶表示装置用薄膜トランジスタ
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR101107712B1 (ko) 액정표시장치
KR101066485B1 (ko) 액정 표시 장치의 소자
KR20110003723A (ko) 표시장치용 어레이 기판
JPH0926600A (ja) 液晶表示装置
KR101350407B1 (ko) 횡전계형 액정표시장치
KR101048707B1 (ko) 액정 표시 장치의 다채널 소자 및 이의 형성 방법
KR100909053B1 (ko) 박막 트랜지스터
JP2005019627A (ja) 液晶表示装置
KR102468198B1 (ko) 패드부 전극 구조 및 이를 갖는 표시 장치
KR101074962B1 (ko) 액정표시장치 및 그 제조방법
JP2002031817A (ja) 液晶表示装置
KR100640051B1 (ko) 액정표시장치 및 그 제조방법
KR20040045113A (ko) 액정표시장치 및 그 제조 방법
KR101066475B1 (ko) 액정표시장치 및 이의 제조방법
KR101126448B1 (ko) 폴리 실리콘 액정 표시 장치
KR100499569B1 (ko) 액정표시소자 및 그 제조방법
JPH11327465A (ja) 表示装置用アレイ基板
KR100995638B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8