TWI786566B - 半導體結構製造方法與半導體結構製造系統 - Google Patents

半導體結構製造方法與半導體結構製造系統 Download PDF

Info

Publication number
TWI786566B
TWI786566B TW110108767A TW110108767A TWI786566B TW I786566 B TWI786566 B TW I786566B TW 110108767 A TW110108767 A TW 110108767A TW 110108767 A TW110108767 A TW 110108767A TW I786566 B TWI786566 B TW I786566B
Authority
TW
Taiwan
Prior art keywords
semiconductor
product
film thickness
process control
control parameters
Prior art date
Application number
TW110108767A
Other languages
English (en)
Other versions
TW202236455A (zh
Inventor
蔡奉儒
董學儒
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW110108767A priority Critical patent/TWI786566B/zh
Priority to CN202110607658.9A priority patent/CN115081504A/zh
Publication of TW202236455A publication Critical patent/TW202236455A/zh
Application granted granted Critical
Publication of TWI786566B publication Critical patent/TWI786566B/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00Machine learning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Geometry (AREA)
  • Medical Informatics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • General Factory Administration (AREA)

Abstract

一種半導體結構製造方法包含以下流程。於半導體機台輸入複數個產品設計參數以及複數個製程控制參數,以形成測試結構。通過膜厚量測單元量測測試結構的實驗膜厚資訊。將產品設計參數、製程控制參數與實驗膜厚資訊傳送至伺服器的大數據資料庫。通過伺服器的資料探勘單元根據大數據資料庫並基於產品設計參數輸出複數個改良製程控制參數。半導體機台根據產品設計參數與改良製程控制參數形成半導體結構。

Description

半導體結構製造方法與半導體結構製造系統
本揭露有關於半導體結構製造方法與半導體結構製造系統。
在半導體製程中,在形成具一定膜厚之薄膜的製程中,因所製造產品類型、製造產品數量、機台內例如溫度與製程時間等等不同因素,甚至晶圓擺放於機臺台內的位置的不同,都將影響到產品的成果。在一些實際的作業,往往需要作業人員根據不同案例調整參數,而浪費許多時間。
因此,如何改善上述問題,從而節省時間並建立標準化的流程,是所屬領域技術人員所欲解決的問題之一。
本揭露之一態樣有關於一種半導體結構製造方法。
根據本揭露之一實施方式,一種半導體結構製造方法包含以下流程。於半導體機台輸入複數個產品設計參數以及複數個製程控制參數,以形成測試結構。通過膜厚量測單元量測測試結構的實驗膜厚資訊。將產品設計參數、製程控制參數與實驗膜厚資訊傳送至伺服器的大數據資料庫。通過伺服器的資料探勘單元根據該大數據資料庫基於產品設計參數輸出複數個改良製程控制參數。半導體機台根據產品設計參數與改良製程控制參數形成半導體結構。
在本揭露的一或多個實施方式中,產品設計參數包括產品類型設計膜厚或是生產片數。
在一些實施方式中,半導體機台具有處理區域。處理區域設置以形成半導體結構。生產片數對應處理區域中局部的子處理區域。
在本揭露的一或多個實施方式中,製程控制參數包括半導體機台的溫度或處理時間。
在本揭露的一或多個實施方式中,資料探勘單元包括機器學習模型。機器學習模型設置以根據輸入的產品設計參數輸出改良製程控制參數。機器學習模型通過產品設計參數、製程控制參數以及實驗膜厚資訊來訓練。
本揭露之一態樣有關於一種半導體結構製造系統。
根據本揭露之一實施方式,一種半導體結構製造系統包含半導體機台、膜厚量測單元以及伺服器。半導體機台設置根據產品設計參數與製程控制參數形成測試結構。膜厚量測單元連接半導體機台以獲得測試結構的實驗膜厚資訊。伺服器連接半導體機台以及膜厚量測單元。伺服器具有互相連接的大數據資料庫與資料探勘單元。伺服器設置以接收產品設計參數、製程控制參數以及實驗膜厚資訊至大數據資料庫。資料探勘單元設置根據大數據資料庫基於實驗膜厚資訊輸出複數個改良製程控制參數予半導體機台。半導體機台設置根據產品設計參數與改良製程控制參數形成半導體結構。
在本揭露的一或多個實施方式中,產品設計參數包括產品類型設計膜厚或是生產片數。
在一些實施方式中,半導體機台具有處理區域。處理區域設置以形成半導體結構。生產片數對應處理區域中局部的子處理區域。
在本揭露的一或多個實施方式中,製程控制參數包括半導體機台的溫度或處理時間。
在本揭露的一或多個實施方式中,資料探勘單元包括一機器學習模型。機器學習模型設置以根據輸入的產品設計參數輸出改良製程控制參數。機器學習模型通過產品設計參數、製程控制參數以及實驗膜厚資訊來訓練。
綜上所述,本揭露提供的半導體結構製造方法以及半導體結構製造系統,能夠根據大數據自動選定半導體結構在製造時所需的製造參數,從而智慧地實現流程的自動化。
應理解到,以上的一般說明與以下的詳細描述都是通過示例做進一步說明,旨在為本揭露提供做進一步的解釋。
下文列舉實施例配合所附圖式進行詳細說明,但所提供之實施例並非用以限制本發明所涵蓋的範圍,而結構運作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本發明所涵蓋的範圍。另外,圖式僅以說明為目的,並未依照原尺寸作圖。為使便於理解,下述說明中相同元件或相似元件將以相同之符號標示來說明。
除非另有定義,本文所使用的所有詞彙(包括技術和科學術語)具有其通常的意涵,其意涵是能夠被熟悉此領域者所理解。更進一步的說,上述的詞彙在普遍常用的字典中的定義,在本說明書的內容中應被解讀為與本發明相關領域一致的意涵。除非有特別明確定義,這些詞彙將不被解釋為理想化的或過於正式的意涵。
關於本文中所使用之『第一』、『第二』、…等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅僅是為了區別以相同技術用語描述的元件或操作而已。
其次,在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指包含但不限於。
再者,於本文中,除非內文中對於冠詞有所特別限定,否則『一』與『該』可泛指單一個或多個。將進一步理解的是,本文中所使用之『包含』、『包括』、『具有』及相似詞彙,指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件,但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件,與/或其中之群組。
在半導體製程中,作業人員操作半導體機台形成半導體結構。形成的半導體結構包括各種不同的半導體元件、電晶體或集成的積體電路。
半導體製程中的其中一道流程,便是在半導體晶圓上形成不同材料的薄膜,通過不同薄膜的堆疊與電性連接來形成半導體元件或集成的積體電路。對此,作業人員通常必須依照不同的產品、工作條件與環境來設置半導體機台的參數。本揭露提供半導體結構製造方法與半導體結構製造裝置,即能夠在大數據輔助下,有系統地向作業人員提供輸入參數。提供的參數,亦能夠在大數據輔助下根據現時工作條件做即時的修正。
第1圖根據本揭露之一實施方式繪示一半導體結構製造系統100的一方塊示意圖。
如第1圖所示,在本實施方式中,半導體結構製造系統100包括半導體機台110、膜厚量測單元140以及伺服器150。
在本實施方式中,半導體機台110包含控制介面115、薄膜形成單元120、溫度控制單元125、時間控制單元130以及處理區域135。處理區域135包括多個子處理區域136。控制介面115通過薄膜形成單元120、溫度控制單元125與時間控制單元130連接至處理區域135。
在半導體機台110中,待處理的半導體晶圓設置擺放於處理區域135中的不同子處理區域136內。在半導體機台110中,處理區域135例如是爐管(batch),不同子處理區域136例如是爐管內的不同區域(zone)。根據生產產品條件之不同,得選擇將待處理的半導體晶圓設置在不同的子處理區域136內。
第1圖僅示意地繪示一個處理區域135,但並不 以此限制半導體機台110中處理區域135的數量。在一些實施方式中,處理區域135的數量可以是一或多個。而應理解到,第1圖繪示的子處理區域136僅為示意,而並不限制各個子處理區域136的大小,也並非限制子處理區域136必須並排在一起。
在一些實施方式中,半導體機台也可以存在多個不同的爐管作為處理區域,每一個爐管都還包括一或多個子處理區域。
在一些實施方式中,不同的子處理區域136的體積大小不同,以容納不同數量的半導體晶圓。舉例而言,在一些實施方式中,當生產產品條件的所需的半導體晶圓的數量不同,則得選用不同大小的子處理區域136,來容置不同數量的半導體晶圓。
當待處理的半導體晶圓設置於半導體機台110的各個子處理區域136,得通過薄膜形成單元120、溫度控制單元125以及時間控制單元130來實施不同的製程控制參數,從而調控子處理區域136的環境。製程控制參數能夠通過控制介面115來輸入。
在一些實施方式中,薄膜形成單元120能夠於半導體晶圓上形成薄膜。舉例而言,薄膜形成單元120能夠通過例如物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)等方式來形成薄膜。薄膜形成單元120形成薄膜的製程條件,則能夠通過溫度控制單元125以及時間控制單元130來控制。溫度控制單元125能夠用以控制子處理區域136內的溫度,而時間控制單元130則能夠設置以控制薄膜形成製程整體的處理時間。通過控制介面115,得分別對薄膜形成單元120、溫度控制單元125以及時間控制單元130輸入不同製程控制參數,來控制整體的薄膜形成製程。
第1圖繪示的半導體機台110的架構僅為示意,而並不以此限制本揭露半導體機台的態樣。在一些實施方式中,半導體機台可以採不同的功能元件組成,但同樣能夠控制半導體晶圓在形成薄膜時的環境溫度與整體處理時間,也包含在本揭露中。
如第1圖所示,在本實施方式中,半導體結構製造系統100進一步設置有膜厚量測單元140。在半導體機台110於半導體晶圓上形成薄膜後,能夠通過膜厚量測單元140來確認薄膜的膜厚。
在本實施方式中,膜厚量測單元140連接至半導體機台110。在一些實施方式中,膜厚量測單元140能夠直接設置於半導體機台110內。
請同時參照第1圖與第2圖。第2圖根據本揭露之一實施方式示意地繪示半導體晶圓200上製造的一半導體結構的膜厚h。在半導體機台110的一子處理區域136中,一半導體晶圓200上的形成的半導體結構如第2圖示意地繪示。
如第2圖所繪示,半導體晶圓200上具有形成的半導體圖案210。第2圖繪示的半導體圖案210僅為示意,而並不以此限制本揭露半導體結構上半導體圖案的態樣。
在於前段製程於半導體晶圓200形成半導體圖案210後,將半導體晶圓200放置於半導體機台110的子處理區域136,以於半導體晶圓200的半導體圖案210上薄膜220。在一些實施方式中,半導體晶圓200亦包含其他形成的電晶體、集成的積體電路、記憶體或記憶單元陣列、或是堆疊的重分布層或互連結構。為於後續形成更進一步結構,而於半導體機台110的子處理區域136中形成薄膜220。
通過膜厚量測單元140,將能夠測量半導體圖案210上薄膜220的膜厚h。膜厚量測單元140能夠於薄膜220形成測量膜厚h,確保薄膜形成與膜厚測量彼此不互相干擾。在一些實施方式中,膜厚量測單元140得直接整合於半導體機台110內,作為半導體機台110中的一個階段(stage),以於薄膜220形成以更佳效率測量膜厚h。在一些實施方式中,膜厚量測單元140可以通過光學方式測量薄膜220的膜厚h。
應留意到,第2圖繪示的半導體晶圓200,可示意的代表預生產以收集相關實驗數據的測試結構,或是可示意的代表成形的半導體產品。
請回到第1圖。在本實施方式中,半導體結構製造系統100包含伺服器150。伺服器150遠端連接半導體機台110與膜厚量測單元140,在第1圖中以虛線表示。如此一來,半導體機台110通過控制介面115輸入的製程處理參數,以及膜厚量測單元140所測量到的膜厚h,都將可以為伺服器150所接收。
如第1圖所示,在本實施方式中,伺服器150包括大數據資料庫153以及資料探勘單元156。控制介面115輸入的製程處理參數,以及膜厚量測單元140所測量到的膜厚h,都能夠儲存在大數據資料庫153中。如此一來,將能夠通過資料探勘單元156,從大數據資料庫153中獲取所需製程處理參數。
詳細而言,對於在半導體機台110於半導體晶圓200上形成薄膜220的製程,作業人員得視產品設計參數來設置相應的製程處理參數。舉例而言,對於欲生產之產品,產品設計參數包括產品類型、設計膜厚或是生產片數,藉以分別預先控制半導體晶圓200的類型、所欲生成之理想膜厚或是子處理區域所必須一次性處理的半導體晶圓200的數量。而對於不同的產品類型,作業人員得通過控制介面115來輸入子處理區域136內的環境溫度及處理時間。然而,根據半導體機台110的不同,製程處理參數並不是確定的,往往需要作業人員依當下情況設置。而通過伺服器150收集輸入的產品設計參數與製程處理參數至大數據資料庫153,將能夠系統化地通過資料探勘單元156獲取應輸入的製程參數。
在一些實施方式中,能於測試的半導體晶圓先後形成一或多個半導體結構。在半導體機台110輸入相同或不同的產品設計參數,並手動測試性地輸入製程控制參數,以通過半導體機台110作業來形成薄膜。產品設計參數、製程控制參數以及薄膜220的膜厚h一同為伺服器150所接收,儲存至大數據資料庫153。通過資料探勘單元156,即可以根據輸入的產品設計參數,來自動獲得所需的製程控制參數。
在一些實施方式中,資料探勘單元156例如是通過機器學習方式來獲取製程控制參數。舉例而言,在完成一次完整的薄膜形成製程後,能夠得到形成之薄膜的膜厚。如此,能夠收集輸入之製程控制參數(包括所擇的子處理區域136、溫度與處理時間)以及獲得之膜厚。據此,資料探勘單元156通過機器學習獲得學習模型。如此,將所需膜厚輸入至學習模型中,學習模型即可對應輸出應輸入至半導體機台110的製程控制參數。
第3圖根據本揭露之一實施方式繪示一半導體結構製造方法300的一流程圖。半導體結構製造系統100能夠實現半導體結構製造方法300,以系統化且自動地獲取所需製程控制參數。在本實施方式中,半導體結構製造方法300包括流程310至流程350,半導體結構製造方法300先通過測試結構向伺服器150的大數據資料庫153提供數據,隨後再通過伺服器150的資料探勘單元156獲取所需製程控制參數。
在流程310,於半導體機台110輸入產品設計參數以及製程控制參數,以形成測試結構。
在一些實施方式中,產品設計參數包括產品類型、設計膜厚或生產片數。產品類型包括所欲形成於半導體晶圓200上之半導體圖案210的態樣、形成之薄膜220的形狀等等。設計膜厚為根據需求所定的薄膜220的理想膜厚,但由於環境不同,所形成之薄膜220的膜厚h不一定是理想膜厚。生產片數對應到一道薄膜形成製程所處理的半導體晶圓200的數量。
在一些實施方式中,製程控制參數包括選定的子處理區域136、環境溫度以及處理時間。舉例而言,不同的生產片數,對應處理區域135中局部不同大小尺寸的子處理區域136。環境溫度對應到所選定子處理區域136所設置的溫度。處理時間對應到薄膜形成製程的總時數。
在通過控制介面115設置半導體機台110的產品設計參數與製程控制參數後,於選定的子處理區域136放置半導體晶圓200,來形成測試結構。形成測試結構將包括預定之半導體圖案210及薄膜220,薄膜220具有膜厚h,膜厚h可能不為產品設置參數所要的理想膜厚。
如此一來,將能夠形成測試的半導體測試結構,如第2圖所繪示,具有半導體圖案210,半導體圖案210上設置有薄膜220。
接續流程310,在流程320,於測試結構形成後,通過膜厚量測單元140來量測測試結構之薄膜220的實驗膜厚資訊。在本實施方式中,實驗膜厚資訊及包含測試結構之薄膜220的膜厚h。
在流程330,將輸入的產品設計參數、製程控制參數以及膜厚控制資訊傳送至伺服器150的大數據資料庫153。在一些實施方式中,大數據資料庫153中儲存的大數據,能夠通過資料探勘單元156建立學習模型,以因應後續作業人員的請求輸入。
待通過測試結構收集大數據後,作業人員將可以依據所需產品設計參數向伺服器150請求,以獲得所需相應的製程控制參數。
在一些實施方式中,流程310至流程330可以重複多次,以獲取多筆實驗數據作為大數據儲存。在一些實施方式中,也可以將一般生產製程的按流程310至流程330方式,通過膜厚量測單元140來獲取實驗膜厚資訊,以儲存作為大數據。
在流程340,作業人員基於產品設計參數向伺服器150請求,伺服器150的資料探勘單元156根據大數據資料庫153並基於產品設計參數輸出改良製程控制參數。如前所述,在一些實施方式中,資料探勘單元156能夠根據大數據建立學習模型,以在作業人員提出請求時,將產品設計參數輸入學習模型,以輸出改良製程控制參數。
在作業人員獲取改良製程控制參數後,進入流程350,作業人員通過控制介面115輸入改良製程控制參數,半導體機台110將根據產品設計參數與改良製程控制參數來形成半導體結構,作為實質出產的產品。如此,薄膜220的膜厚h,應能夠更為接近所設之理想膜厚。
為進一步詳細說明半導體結構製造方法300,以下提供一實施例,但並不以此限制本揭露。
在流程310,產品設計參數設置包括產品類型、設計膜厚以及生產片數。產品類型有關於薄膜形成單元120的製程的選擇。設計膜厚供伺服器150記錄。生產片數選定子處理區域136。製程控制參數則設置包含選定子處理區域136的環境溫度與處理時間。在一個實際例子,產品設計參數的產品類型為產品A,選定選定子處理區域136的一代號BA;製程控制參數的環境溫度為攝氏T1度,處理時間H1小時。如此,形成第一測試結構。在流程320,通過膜厚量測單元140,獲知第一測試結構的膜厚hA。在流程330,將產品類型為產品A、子處理區域136的代號BA、環境溫度為攝氏TA度、處理時間HA小時及膜厚hA上傳至伺服器150的大數據資料庫153。
如前所述,流程310至流程330可重複一或多次,以累積大數據資料庫153中儲存的大數據。舉例而言,重複流程310,產品設計參數的產品類型為產品B,選定選定子處理區域136的一代號BB;製程控制參數的環境溫度為攝氏TB度,處理時間HB小時。如此,形成第二測試結構。在流程320,通過膜厚量測單元140,獲知第二測試結構的膜厚hB。在流程330,將產品類型為產品B、子處理區域136的代號BB、環境溫度為攝氏TB度、處理時間HB小時及膜厚hB上傳至伺服器150的大數據資料庫153。
以資料探勘單元156是通過機器學習探勘大數據的實施方式為例,資料探勘單元156根據大數據資料庫153儲存的大數據訓練學習模型。大數據中的一筆資料包括:產品類型為產品A、子處理區域136的代號BA、環境溫度為攝氏TA度、處理時間HA小時及膜厚hA。大數據中的另一筆資料包括:產品類型為產品B、子處理區域136的代號BB、環境溫度為攝氏TB度、處理時間HB小時及膜厚hB。
如此一來,資料探勘單元156建立學習模型,以輸入產品設計參數的產品類型、設計膜厚與選定子處理區域136後,資料探勘單元156根據學習模型,來輸出改善製程控制參數,包括應設置的環境溫度及處理時間。如此,流程340能夠實現,從而執行流程350來形成所需半導體結構。例如,當輸入產品類型為產品A、子處理區域136的代號BA(對應到擺放晶緣的片數)及設計膜後,資料探勘單元156輸出處理時間應為HA+C小時,修正C小時;輸出環境溫度攝氏TA+D度,應修正攝氏D度。
綜上所述,本揭露提供的半導體結構製造方法以及半導體結構製造系統,能夠根據大數據自動選定半導體結構在製造時所需的製造參數,從而智慧地實現流程的自動化,從而減少從業作業人員微調半導體機台參數的時間,提升整體生產效率。不同產品別造成的圖案密度(pattern density)、不同子工作區域(例如爐管中的不同區域)的晶圓片數與擺放位置(loading effect)、薄膜形成後晶圓所量出的膜厚值,皆能回傳至伺服器的大數據資料庫做快速運算,以決定下一次執行時的最佳執行條件,而不需人工計算或微調,有利於朝向自動化工廠方向邁進。
雖然本發明已以實施例揭露如上,然其並不用以限定本發明,任何熟習此技藝者,在不脫離本發明的精神和範圍內,當可作各種的更動與潤飾,因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。
對於本領域技術人員將顯而易見的是,在不脫離本公開的範圍或精神的情況下,可以對本揭露實施例的結構進行各種修改和變化。鑑於前述內容,本揭露旨在覆蓋各種的修改與變形,只要它們落入所附權利要求的範圍內。
100:半導體結構製造系統 110:半導體機台 115:控制介面 120:薄膜形成單元 125:溫度控制單元 130:時間控制單元 135:處理區域 136:子處理區域 140:膜厚量測單元 150:伺服器 153:大數據資料庫 156:資料探勘單元 200:半導體晶圓 210:半導體圖案 220:薄膜 300:半導體結構製造方法 310~350:流程 h:膜厚
本揭露的優點與圖式,應由接下來列舉的實施方式,並參考附圖,以獲得更好的理解。這些圖式的說明僅僅是列舉的實施方式,因此不該認為是限制了個別實施方式,或是限制了發明申請專利範圍的範圍。 第1圖根據本揭露之一實施方式繪示一半導體結構製造系統的一方塊示意圖; 第2圖根據本揭露之一實施方式示意地繪示製造的一半導體結構的膜厚;以及 第3圖根據本揭露之一實施方式繪示一半導體結構製造方法的一流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300: 半導體結構製造方法 310~350:流程

Claims (6)

  1. 一種半導體結構製造方法,包括:於一半導體機台輸入複數個產品設計參數以及複數個製程控制參數,以形成一測試結構;通過一膜厚量測單元量測該測試結構的一實驗膜厚資訊;將該些產品設計參數、該些製程控制參數與該實驗膜厚資訊傳送至一伺服器的一大數據資料庫;通過該伺服器的一資料探勘單元根據該大數據資料庫並基於該些產品設計參數輸出複數個改良製程控制參數;以及該半導體機台根據該些產品設計參數與該些改良製程控制參數形成一半導體結構,其中該些產品設計參數包括一產品類型、一設計膜厚與一生產片數,該半導體機台具有一處理區域,該處理區域設置以形成該產品類型的該半導體結構,該半導體結構的該生產片數對應該處理區域中局部的一子處理區域,其中該處理區域為該半導體機台的一爐管,該子處理區域為該爐管的複數個局部區域其中之一。
  2. 如請求項1所述之半導體結構製造方法,其中該些製程控制參數包括該半導體機台的一溫度或一處理時間。
  3. 如請求項1所述之半導體結構製造方法,其中該資料探勘單元包括一機器學習模型,該機器學習模型設置以根據輸入的該些產品設計參數輸出該些改良製程控制參數,該機器學習模型通過該些產品設計參數、該些製程控制參數以及該實驗膜厚資訊來訓練。
  4. 一種半導體結構製造系統,包括:一半導體機台,設置根據複數個產品設計參數與複數個製程控制參數形成一測試結構;一膜厚量測單元,連接該半導體機台以獲得該測試結構的一實驗膜厚資訊;以及一伺服器,連接該半導體機台以及該膜厚量測單元,其中該伺服器具有互相連接的一大數據資料庫與一資料探勘單元,該伺服器設置以接收該些產品設計參數、該些製程控制參數以及該實驗膜厚資訊至該大數據資料庫,該資料探勘單元設置根據該大數據資料庫基於該實驗膜厚資訊輸出複數個改良製程控制參數予該半導體機台,該半導體機台設置根據該些產品設計參數與該些改良製程控制參數形成一半導體結構,其中該些產品設計參數包括一產品類型、一設計膜厚與一生產片數,該半導體機台具有一處理區域,該處理區域設置以形成該產品類型的該半導體結構,該半導體結構的該生產片數對應該處理區域中局部的一子處理區域,其中該處理區域為該半導體機台的一爐管,該子處理區 域為該爐管的複數個局部區域其中之一。
  5. 如請求項4所述之半導體結構製造系統,其中該些製程控制參數包括該半導體機台的一溫度或一處理時間。
  6. 如請求項4所述之半導體結構製造系統,其中該資料探勘單元包括一機器學習模型,該機器學習模型設置以根據輸入的該些產品設計參數輸出該些改良製程控制參數,該機器學習模型通過該些產品設計參數、該些製程控制參數以及該實驗膜厚資訊來訓練。
TW110108767A 2021-03-11 2021-03-11 半導體結構製造方法與半導體結構製造系統 TWI786566B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110108767A TWI786566B (zh) 2021-03-11 2021-03-11 半導體結構製造方法與半導體結構製造系統
CN202110607658.9A CN115081504A (zh) 2021-03-11 2021-06-01 半导体结构制造方法与半导体结构制造系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110108767A TWI786566B (zh) 2021-03-11 2021-03-11 半導體結構製造方法與半導體結構製造系統

Publications (2)

Publication Number Publication Date
TW202236455A TW202236455A (zh) 2022-09-16
TWI786566B true TWI786566B (zh) 2022-12-11

Family

ID=83246478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108767A TWI786566B (zh) 2021-03-11 2021-03-11 半導體結構製造方法與半導體結構製造系統

Country Status (2)

Country Link
CN (1) CN115081504A (zh)
TW (1) TWI786566B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405184A (en) * 2002-06-07 2004-04-01 Praesagus Inc Characterization and reduction of variation for integrated circuits
US20050156265A1 (en) * 1992-04-08 2005-07-21 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US20060258069A1 (en) * 1996-02-23 2006-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
TW201203351A (en) * 2010-03-10 2012-01-16 Applied Materials Inc Apparatus and methods for cyclical oxidation and etching
TW201216024A (en) * 2008-01-07 2012-04-16 Metryx Ltd Method of controlling semiconductor device fabrication
TW201448081A (zh) * 2013-03-27 2014-12-16 Kla Tencor Corp 以統計模型爲基礎的計量學
TW201535774A (zh) * 2014-03-11 2015-09-16 Univ Nat Taiwan 半導體發光元件及其製造方法
TW201618209A (zh) * 2014-10-03 2016-05-16 克萊譚克公司 驗證度量目標及其設計
TW201725709A (zh) * 2015-12-31 2017-07-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201732895A (zh) * 2016-01-15 2017-09-16 台灣積體電路製造股份有限公司 半導體結構、電極結構以及相關製造方法
US20180032662A1 (en) * 2013-03-04 2018-02-01 Kla-Tencor Corporation Metrology target identification, design and verification
TW201822297A (zh) * 2016-08-31 2018-06-16 台灣積體電路製造股份有限公司 半導體製程方法
CN109213086A (zh) * 2017-06-29 2019-01-15 台湾积体电路制造股份有限公司 制程系统与制程方法
TW201917613A (zh) * 2017-10-20 2019-05-01 台灣積體電路製造股份有限公司 半導體裝置製程
TW202107325A (zh) * 2019-05-10 2021-02-16 美商科文特股份有限公司 虛擬半導體裝置製造環境中之製程窗的最佳化系統及方法
TW202109887A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 半導體結構

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156265A1 (en) * 1992-04-08 2005-07-21 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US20060258069A1 (en) * 1996-02-23 2006-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
TW200405184A (en) * 2002-06-07 2004-04-01 Praesagus Inc Characterization and reduction of variation for integrated circuits
TW201216024A (en) * 2008-01-07 2012-04-16 Metryx Ltd Method of controlling semiconductor device fabrication
TW201203351A (en) * 2010-03-10 2012-01-16 Applied Materials Inc Apparatus and methods for cyclical oxidation and etching
US20180032662A1 (en) * 2013-03-04 2018-02-01 Kla-Tencor Corporation Metrology target identification, design and verification
TW201448081A (zh) * 2013-03-27 2014-12-16 Kla Tencor Corp 以統計模型爲基礎的計量學
TW201535774A (zh) * 2014-03-11 2015-09-16 Univ Nat Taiwan 半導體發光元件及其製造方法
TW201618209A (zh) * 2014-10-03 2016-05-16 克萊譚克公司 驗證度量目標及其設計
TW201725709A (zh) * 2015-12-31 2017-07-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201732895A (zh) * 2016-01-15 2017-09-16 台灣積體電路製造股份有限公司 半導體結構、電極結構以及相關製造方法
TW201822297A (zh) * 2016-08-31 2018-06-16 台灣積體電路製造股份有限公司 半導體製程方法
CN109213086A (zh) * 2017-06-29 2019-01-15 台湾积体电路制造股份有限公司 制程系统与制程方法
TW201917613A (zh) * 2017-10-20 2019-05-01 台灣積體電路製造股份有限公司 半導體裝置製程
TW202107325A (zh) * 2019-05-10 2021-02-16 美商科文特股份有限公司 虛擬半導體裝置製造環境中之製程窗的最佳化系統及方法
TW202109887A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 半導體結構

Also Published As

Publication number Publication date
CN115081504A (zh) 2022-09-20
TW202236455A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
US10018996B2 (en) Method and system for enhancing the yield in semiconductor manufacturing
Susto et al. Multi-step virtual metrology for semiconductor manufacturing: A multilevel and regularization methods-based approach
US9791855B2 (en) Semiconductor process management system, semiconductor manufacturing system including the same, and method of manufacturing semiconductor
KR20030028735A (ko) 반도체 공정을 위한 자동화된 공정 모니터링 및 분석 시스템
CN105302078B (zh) 一种半导体制造工艺中炉管机台运行的控制系统及方法
US20110238198A1 (en) Method and system for implementing virtual metrology in semiconductor fabrication
TWI623830B (zh) 辨識良率損失之根本原因的系統與方法
Ma et al. Fault detection based on statistical multivariate analysis and microarray visualization
TW201117128A (en) Advanced WAT predict and warning system
TWI786566B (zh) 半導體結構製造方法與半導體結構製造系統
US20230054342A1 (en) Modelling and prediction of virtual inline quality control in the production of memory devices
Pampuri et al. Multistep virtual metrology approaches for semiconductor manufacturing processes
TWI278785B (en) Method, device, computer-readable storage medium and computer program element for the computer-aided monitoring of a process parameter of a manufacturing process of a physical object
US12009269B2 (en) Virtual metrology for feature profile prediction in the production of memory devices
TW202347062A (zh) 用於半導體廠房中之等待時間預測之方法
US10698392B2 (en) Using graphics processing unit for substrate routing and throughput modeling
TW202013186A (zh) 資料處理方法、裝置與系統、以及電腦可讀取記錄媒體
TW200535583A (en) Mass-production transfer support system and semiconductor manufacturing system
TW202013104A (zh) 資料處理、資料處理裝置以及電腦可讀取記錄媒體
TWI276997B (en) A system and method for target queue time calculation in semiconductor manufacturing planning, and a semiconductor product managed by a target queue time calculation method
TW200407687A (en) Method and apparatus for providing first-principles feed-forward manufacturing control
TWI438590B (zh) Method for obtaining film light transmittance process parameters
TW503462B (en) Process control system for semiconductor devices and liquid crystal display devices
Cheng et al. Blind-stage search algorithm for the key-variable search scheme
TW202205038A (zh) 排程基板繞線與處理