CN1165962C - 半导体薄膜及其制造方法以及半导体器件及其制造方法 - Google Patents

半导体薄膜及其制造方法以及半导体器件及其制造方法 Download PDF

Info

Publication number
CN1165962C
CN1165962C CNB971095035A CN97109503A CN1165962C CN 1165962 C CN1165962 C CN 1165962C CN B971095035 A CNB971095035 A CN B971095035A CN 97109503 A CN97109503 A CN 97109503A CN 1165962 C CN1165962 C CN 1165962C
Authority
CN
China
Prior art keywords
film
crystal
substrate
active layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971095035A
Other languages
English (en)
Other versions
CN1166048A (zh
Inventor
ɽ��˴ƽ
山崎舜平
小山润
宫永昭治
福永健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1166048A publication Critical patent/CN1166048A/zh
Application granted granted Critical
Publication of CN1165962C publication Critical patent/CN1165962C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0138—Head-up displays characterised by optical features comprising image capture systems, e.g. camera
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

一种薄膜半导体晶体管结构具有带有电介质表面的衬底和由半导体薄膜构成的有源层，半导体薄膜呈现相当于单晶的结晶度。为制作此晶体管，半导体薄膜形成在衬底上，此膜包括多种晶体的混合物，晶体可是大体上与衬底平行的柱状和/或毛发状晶体。然后，所得结构在含卤素的选定气氛中进行热氧化，从而除去在膜中含有的任何金属元素。这就能形成单畴区，在单畴区中各柱状或发毛状晶体接触任何相邻晶体并且能大体认为是其中不存在或包含任何晶界的单晶区。此区用于形成晶体管的有源层。

Description

半导体薄膜及其制造方法以及半导体器件及其制造方法
技术领域
本发明一般涉及一种半导体器件，尤其是涉及一种用半导体薄膜作有源层的半导体器件及其制造方法。本发明还涉及具有晶体硅薄膜制成有源层的薄膜半导体晶体管。
背景技术
近来，半导体薄膜晶体管(TFT)器件更加广泛地应用于电子部件或元件、特别是降低厚度的显示装置以及数字集成电路(IC)组件的制造，这些装置的速度及成本优势增加。由于这些电子装置要求更高组装密度、更高的速度和低的能量消耗，TFT的性能及可靠性变得更加重要。一些现有已知TFT由硅薄膜形成在有电介质表面的衬底上，典型地薄膜厚度测量是几十到几百纳米(nm)。
典型地，TFT具有在分开的源极和漏极区之间限定的有源区，用于在此选择地形成沟道区。有源区，即沟道形成区，以及其相关的源/漏结区总体上对确定TFT的性能起着重要作用。能这样说是由于从源极通过沟道到漏极的电流通道的电阻，或者少数电荷载流子的迁移率能严格反映TFT的总体电性能。
通常，非晶硅膜一般用作构成TFT的有源层的半导体薄膜。这些非晶硅膜可由等离子体化学蒸气沉积(CVD)和低压热CVD技术制作。
遗憾的是，使用此种非晶膜遇到的问题是要求TFT显示更高的操作速度，而由于非晶膜固有的低的电荷载流子的迁移率，非晶膜不能跟上此趋势。为此，需要增加结晶度的硅薄膜(后面称“晶体硅膜”)。
例如，在要转让给本受让人的、已公布的未审查日本专利申请(PUJPA)No.6-232059中已公开了一种在衬底上形成此种晶体硅膜的现有已知方法。在此现有技术中，采用选择的金属元素来促进或加速硅的晶体生长，硅在550℃的温度下进行热处理4小时。由此，所得的晶体硅膜呈现增加的结晶度。类似方法也在PUJPA No.6-244103中公开。
在PUJPA No.7-321339中公开了另一种现有技术方法，使用类似技术使硅基本平行于载体，例如支承基板，即衬底的晶面生长。所得结晶区在某些情况下称为“横向生长区”。
由于柱状或毛发状晶体以相互很好平行的晶体生长方向增长，使用上述技术形成的横向生长区提高了结晶度。使用此区域来形成-有源层或多个有源层可有助于增加TFT性能。
由于商业上要求半导体制造者不断地进一步提高TFT的速度，即使用这种横向生长膜作有源层的TFT由于其提高结晶度时的固有限制也将无法满足严格要求。
对各图形单元或“相术”采用薄膜晶体管(TFT)的改进的有源矩阵液晶显示(LCD)器或无源LCD是例子。这些类型的LCD包含外围电路系统，外围电路系统包括用于电驱动相关的LCD相术阵列的驱动器电路，用于以想要格式处理视频信号的图形数据处理器/控制器，用于存储多种信息项目的存储器阵列等。这些电路元件中，严格要求数据处理器/控制器和存储器阵列在性能上等同于目前使用的由单晶片制造的高级集成电路(IC)芯片。相应地，这些LCD驱动器电路利用形成在衬底表面上的半导体薄膜而结合到衬底上，这就要求此种薄膜的特性最大的类似于单晶体的结晶度。遣憾的是，提出的现有技术中没有能克服此问题。一个原因是由于用于促进晶体生长的金属元素可能仍残留在所得的硅膜内，不利地降低重现性，所以横向生长硅膜伴随着可靠性和生产率持续低下的问题。这严重妨碍进一步提高半导体制造技术。
发明内容
本发明的一个目的是提供一种新的改进方法，能克服现有技术面临的问题。
本发明的另一目的是提供一种能克服现有技术面临问题的新的改进半导体器件以及形成此器件的方法。
本发明的再一目的是提供一种能呈现增强功能和可靠性的半导体集成电路器件，而不必利用单晶半导体晶片。
本发明的又一目的是在有电介质表面的载体上形成具有等同于单晶的优良结晶度的单畴区。
本发明的还一目的是提供一种具有有源层的半导体器件，有源层覆盖在具有电介质表面的衬底上并且由结晶度等同于单晶材料的单畴区构成。
为实现上述目的，根据本发明的一个方面，具有载体的一特定器件设置有半导体薄膜，半导体薄膜形成在载体的绝缘表面，其特征在于薄膜包括单畴区，单畴区包括基本平行于载体的多种晶体的混合物，晶体可是柱状晶体和/或毛细状晶体。
根据本发明的另一方面，提供一种在载体的电介质表面上的半导体薄膜。薄膜包括单畴区，单畴区包含基本平行于载体的多种晶体混合物。晶体可是柱状晶体和/或毛细状晶体。非常重要地，在单畴区那里不包括任何晶粒边界。构成单畴区的部分薄膜包含仔细选定比例、等于或少于五个(5)原子百分比的氢和卤族元素。卤族元素最好是氯、溴和/或氟。
根据本发明的又一方面，半导体器件仅利用单畴区来形成有源层。在这种情况下，单畴区内不存在晶粒边界。
根据本发明的再一方面，提供一种形成半导体薄膜的方法，该方法包括步骤：用低压化学沉积在具有电介质表面的载体上形成非晶硅膜；在非晶硅膜上选择地形成氧化硅膜；保留金属元素以促进非晶硅膜晶化；通过第一热处理使至少部分非晶硅膜改变成晶体硅膜；除去氧化硅膜；在含卤族元素的选定气氛中进行第二热处理，以在非晶硅膜和/或晶体硅膜上形成含卤素的热氧化膜，同时使晶体硅膜的性质改变成相应的单畴区，并除去热氧化膜。然后采用所得的单畴区来形成半导体器件的有源层。
这里应当注意在此所用的术语“单畴区”指利用本发明的半导体薄膜制造方法形成的横向生长晶体区，并考虑到此区域具有增加的优良结晶度，足以基本上当成单晶材料。单畴区的主要特征是在它的整个区域内未发现晶粒边界，相应地抑制或排除了由于存在跃迁和堆垛层错(层间缺陷)而发生的晶格缺陷或位错。另一特征是单畴区避免掺杂严重影响半导体器件基本性能的任何金属元素。
也应该注意，不存在晶界也意味着即使存在少数晶界，仍保持电的不活性。作为此种电不活性晶界，已报道有{111}孪晶界，{111}堆垛层错，{221}孪晶界，和{221}螺孪晶界(R.Simokawa和Y.Hayashi，Jpn.J.Appl.Phys.，27(1987)PP.751至758)。
本发明人认为包含在单畴区中的晶界更大可能仍是电的不活性晶界。换句话说，甚至观察到一些晶界，它们也是不再影响电荷载流子移动的电不活性区域。在这种意义上，如果有，这些晶界对内部电流保持电的“穿透”。
从本发明优选实施例的如下详细描述中，本发明的这些和其它目的、特性及优点将更为清楚，如附图所示。
附图说明
图1A至1C是根据本发明原理，用以说明半导体器件中的横向晶体生长区的图形表示。
图2A至2F根据本发明的一个优选实施例，用示意横截面说明形成具有单畴区的半导体薄膜的一些主要步骤。
图3A至3E以示意横截面图表示制造本发明半导体器件的一些主要步骤。
图4是表示氯化镍的蒸气压与温度的关系曲线图。
图5是表示薄膜晶体管(TFT)的电性能图。
图6是表示晶体硅膜中含有的氯浓度分布图。
图7是用于有源矩阵液晶显示(LCD)器件中的衬底结构透视图，具有单畴区形成的有源层阵列。
图8A至8K根据本发明另一实施例以示意横截面图说明形成半导体器件的一些主要步骤。
图9A至9D根据本发明另一实施例以示意横截面图说明形成半导体器件的一些主要步骤。
图10和12描绘动态随机存取存储器(DRAM)的存储器阵列的一个单元部分和静态RAM(SRAM)的存储器阵列的一个单元部分，图11和13表示前述图的每个单元的横截面图。
图14是用于说明已知绝缘体上半导体(SOI)结构所面临问题的图形表示。
图15是说明人造石英靶的组分表。
图16A至16D根据本发明另一实施例以示意横截面图表示形成半导体器件的一些主要步骤。
图17A至17F表示本发明半导体器件最好应用的一些典型电子器件。
在提供本发明的一些示意实施例前，为了便于理解本发明要点，结合图1A至1C将首先描述作为本发明关键的制造单畴区域的主要概念。
具体实施方式
参看图1A。这是在衬底表面上生长的半导体薄膜的平面图的图形描绘(未按比例绘制)。这种薄膜由选定的半导体材料而制成，这里是硅。如图所示，选定的金属元素掺杂区101选择地形成在衬底表面上。此区域101作为晶种，柱状或毛发状晶体102按基本平行于衬底表面晶面的方向横向地生长。
金属元素可促进或加速晶体生长或结晶。这些元素可是铁(Fe)、钴(Co)、镍(Ni)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)或金(Au)，或它们的任何可能的组合。这里，选定Ni作为例子。
在600℃的温度下保持6小时，在镍掺杂区101周围形成的横向生长区102测量横向生长宽度X约100至200微米(μm)。
如图1A所示，所得的横向生长区102分成8个子区域A至H。每个子区域可看成单个晶粒。这是因为例如跃迁滑动这样的晶体缺陷和畸变发生在子区域A-H的相邻区域相互冲突的边界处，导致晶界出现。
参看图1B，图1B是横向生长晶粒A-H的部分放大图。在显微镜下，单个横向生长区102由许多柱状或毛细状晶体的混合物或组合物构成。各个柱状和/或毛细状晶体是单畴区，单畴区基本不包含任何晶界，因此能当成单晶材料。在显微镜下，由于此晶体的“堆”，观察所得的组合物似乎是图1A所示的单个晶粒。
应该注意，因为当单个晶体生长时，从其内部排除例如镍的掺杂元素，所以金属硅化物出现在晶体表面上。因此，一些金属元素的偏析出现在图1B数字103所示的晶界处。这说明图1B的结构仅仅是多个单畴区的组合，至少在此步骤还不能使各个横向晶体生长区102变成此单畴区域，虽然它表现出良好的结晶度。
为获得本发明组成，必然在选定气氛中进行热处理。具体地说，在从700至1100℃，较好的是800～1000℃，更好是950℃的温度下，在含卤素的气氛中加热横向生长区102。
通过此热处理，在横向晶体生长区102中含有的金属元素被卤素的吸收剂作用而除去。当这样做时，与金属元素紧密偶合的硅原子断开并由此解耦，结果形成许多未配对的侧(悬空键)。结果一些硅原子与相邻硅原子重新结合。热处理后获得的重新结合的结合而由图1C中的虚线104表示。在图1C的状态中，在横向生长子区域A-H中的柱状或毛细状晶体重新结合到一起，同时呈现良好的晶格匹配，实现了极大降低或没有晶界。
横向晶体生长后的热处理设计成在950℃附近的相对高温下进行。此高温的设定可用于排除或最大程度减小可能的位错和/或堆垛层错(层间缺陷)的发生，同时使热处理后仍存在的悬空键末端是包含在所得晶体生长膜中的氢或卤原子。结果，子区域A-H的各个中不包含晶界和如Ni这样的杂质，同时几乎完全避免了包含或存在晶体缺陷或错位。这就产生了结晶度极大提高的单畴区。
在图1C所示的单畴区的重要特性是氢和卤元素以5个原子百分比(at％)或更少包含在膜中。这是由于氢或卤原子试图填充硅原子的悬空键。
参见图2A至2F，将详细描述根据本发明的一个优选实施例的这种“假单晶”单畴区的半导体薄膜的制造方法。本实施例假设在有电介质表面的衬底上制作晶体硅薄膜。本发明也假设使用特定设备来进一步增加由例如晶体硅构成的横向晶体生长区的结晶度，从而达到增加单畴区的结晶度。这里应注意，在此采用的结晶技术是选择地掺加选定的金属元素-镍(Ni)原子或铁，它们促进或加速非晶硅的晶体生长，从而使晶体生长在基本平行于衬底表面的方向上进行，以形成晶体硅薄膜。此技术已在PUJPA No.7-321339中详细描述，在此引用供参考。
在图2A中，首先制备具有电介质表面的衬底201。衬底201可由硅构成，在其上淀积作为底涂层的氧化硅膜202到预定厚度，例如，3000埃(A)，即300纳米(nm)。氧化硅涂膜202由使用人造石英靶(组分比参见图15所示)的溅射技术淀积。使用人造石英靶的这种特定溅射技术推荐来制作氧化硅涂膜202，这是因为溅射膜的晶体结构更紧密，这可能又导致实现后来形成在其上的晶体硅膜改进结晶度，正如本发明实验结果所教导的。
氧化硅涂膜202在提供平滑晶面的顶面上是平的。我们的实验表明膜202的可能表面结构是高3nm或更小、宽10nm或更小。这保证了甚至使用原子荧光显微镜检查法(AFM)也几乎不能观察到即使存在的任何可能的表面不规则。
然后，用等离子体化学蒸气淀积(CVD)、溅射或低压CVD技术把非晶硅膜203沉积在氧化硅涂膜202上，预定厚度为10至75nm，优选15至45nm。当采用低压CVD方法时，使用的膜形成气体可是乙硅烷(Si2H6)、丙硅烷(Si3H8)、或类似物。非晶硅膜203的厚度应该仔细控制，使其落入上述推荐的范围内。这是基于在后面将详细讨论的所得到的晶体硅膜用作每个TFT的有源层的情况下，此厚度设定允许制造例如低断路电流的薄膜晶体管(TFT)这样的所需半导体器件。应该注意，在后面的结晶制作步骤期间使用低压CVD方法形成的非晶膜203仍保持低的固有核外观比。由于在相邻各晶体之间的相互干扰(当出现粉碎或碰撞时晶体生长停止)率降低，这有利于横向晶体生长宽度增加。
在覆盖在氧化硅涂层202上的非晶硅膜203淀积之后，然后图2A的结构受紫外线(UV)作用，在膜203的曝露表面内形成极薄的氧化膜(未示出)。当镍(Ni)原子或离子搀入或注入其中时，在溶液涂覆过程中此氧化膜用于提高所采用溶液的湿度。
如图2B所示，采用选定石英作靶的溅射方法，在图2A的结构上氧化硅膜204淀积成50～120nm的厚度。然后用蚀刻去除选定的部分所得膜204，从而形成图形层。此图形层起掩膜作用，用于选择的搀入如镍的“杂质”到下面的非晶硅膜203中。正如从图2B所见，膜203以通过图形掩蔽层204的对应开口的表面区域205部分曝露于大气中。曝露的表面区域205具有类似于狭缝的平面状，狭缝以垂直于图2B的示意图纸面方向延长。
接着，如图2C所示，图2B的结构放置在已知支承台(未示出)上，支承台设有许多涂覆溶液的下降口，然后以足以离心地旋转涂覆溶液、使其均匀辐射地越过掩膜204的上表面和膜205的圆周旋转速度来转动支承台。由此淀积涂覆溶液206来覆盖所示结构的上表面。部分溶液206使镍保持在膜203的曝露表面区域205上，而膜203上具有位于其间的极薄氧化膜(未示出)。此溶液是醋酸镍。然而应注意，鉴于后面要讨论的在一次或多次热处理期间杂质趋于继续残留的可能性，硝酸镍可是优选涂覆溶液。这是由于醋酸镍中本身含碳(C)，可能严重碳化部分热处理膜，导致不希望的残留杂质继续存在其中。
图2C的结构放入充满惰性气体的气氛中，在450℃下加热1小时，以除去其中含的氢。所得结构在例如500～700℃，优选550～600℃的预定温度下进一步加热4～8小时。此热处理是用于晶化非晶硅膜203，后面称为“第一热处理”。结果，在衬底201上获得晶体硅膜207。
在第一热处理期间，在区域205中，镍从充填剂206通过薄氧化膜(未示出)扩散到底下的非晶硅膜203中，并起作加速晶体生长或结晶的催化剂作用。更具体地说，镍和硅能一起化学反应，形成硅化物，硅化物作为后面结晶的生长源或“种籽”。
在结晶期间，柱状和/或毛细状晶体以基本平行于衬底顶面的方向生长。在此实施例中，因为曝露的狭缝状表面区域205正如前面论讨的以垂直于示图纸面的方向延伸，晶体生长实质上企图以图2D的数字208表示的特定方向进行。此时，表明晶体生长超过几百微米或更大。
在此步骤中，由于进行热处理，自然的晶核生成能发生。如果是这种情况的话，所得的柱状或毛细状晶体相互影响，相互干扰晶体生长。这将导致横向生长区域宽度降低。为抑制或排除这种情况，最好是设定特定条件，使引入的镍原子仅供晶体生长速度之用。在溶液涂覆过程中通过调节镍基溶液的镍浓度就能容易地控制镍浓度。
由于生长的横向晶体在生长方向上是一致的，图2D的步骤中生长的横向晶体不受其它相邻晶体的任何影响或作用。因此，横向生长晶体能作为整体看成单个放大的晶粒，大小是几百微米(μm)或更大。然而，在显微镜下所得结构仅是多个柱状和/或毛细状晶体的高密度混合物或组合物。当它们各个性质上呈现单畴时，形成的整个晶体结构总体上仅是具有相对好的结晶度的区域。这意味着晶体硅膜207至少在图2D的步骤中不能当作单畴区。
在第一热处理完成后，然后除去掩蔽层204，如图2E所示。除去掩蔽层204可用稀释的氢氟酸来完成。所得结构接着进行进一步热处理(第二热处理)，曝露的晶体硅膜207在从700～1100℃范围内的高温下加热1-24小时。优选地，膜207在800～1000℃下加热6-12小时。这里所用的气氛中包含卤元素。在本实施例中，第二热处理在950℃的温度下在含浓度比(体积密度)为3％的HCl的选定氧气氛中进行6小时。这里应注意，还包含氮化物的气体也可推荐来达到足够的吸收剂效果，这是因为它能降低任何氧化物膜的形成速率。应该注意，在HCl气体用作引入材料的本实施例中Cl选作卤元素，也可另外使用其它气体，例如HF，NF3，HBr，Cl2，F2和/或Br2。其它可能的例子有卤素的氢化物或有机物质(碳氢化物)。
在图2E的第二热处理步骤期间，由于氯的作用，在加热的晶体硅膜207中的镍被吸收，因此，由于吸收到上覆热氧化膜209中和/或释放到大气中的结果，镍被去除。结果，包含的镍元素几乎全部从膜207中除去，得到由热氧化膜209覆盖的无镍晶体硅膜210，如图2E所示。
在结晶期间由于镍推出到晶界的结果(参看图1B的103)，在图2E的吸收剂步骤期间除去的镍已分凝。因此能够认为Ni在晶界处以硅化镍存在。当在晶界处切去镍原子后，镍以氯化镍的形式从此分离开，导致存在许多硅的悬空键。幸而，在950℃的第二次热处理期间迫使许多硅原子的悬空键相互重新结合。即使有也很少的悬空键由晶体硅膜210中也含有的氢和卤原子充满。由于硅原子的这种重新组合，保证了晶界相互连接，增加匹配特性，本质上使膜210的横向生长区变成了想要的单畴区。而且，由于第二次热处理的结果，例如柱状和毛细状晶体内的跃迁、位错或堆垛层错这样的晶体缺陷几乎完全消失，增加了结晶度。
我们使用二次离子质谱(SIMS)分析的实验表明在图2E的第二次热处理过程完成后，晶体硅膜210的Ni浓度降低1至3个数量级。
在Ni吸收剂处理完成后，图2E的上覆“吸收剂-引用”热氧化膜209用公知技术除去，从而防止吸收的镍原子或离子试图反扩散或“再扩散”到图2E的晶体硅膜210中。最终获得图2F的结构，在其顶面上具有Ni浓度降至最小的晶体硅膜211。膜211具有“假单晶”区域，其中生长晶体以大体平行于图2D的数字208表示的衬底表面方向延伸。
很重要地，在图2F的膜211的此区域中，通过在卤气氛中进行热处理，Ni被除去或降低至所需要的浓度，Ni浓度低到足以保证任何所得残留Ni原子或离子不再影响制造或制作包括TFT这样的所要半导体器件——例如，每立方厘米1×1018个原子(atoms/cm3)，最好是1×1017atoms/cm3或更少。这又导致结晶度增加至某种程度，使所得膜211呈结晶度最大的单畴区并且在晶体结构上相当于单晶材料。
假单晶硅膜211的另一显著特征是单畴区极大降低了表面形状，以保证表面形状高度的任何可能变化是正或负3nm(我们实验表明的更佳值：±2nm)。这种极好限制表面形状认为是由于氧化硅掩蔽层204在晶体生长期间在适宜压力下有利地抑制了底晶体硅膜的曝露表面。建议可采用单畴区作为期望的其顶表面的平面度最大的有源层。
根据本发明原理的TFT结构的制造方法如图3A-3E所示。本方法利用具有单畴区的假单晶硅膜211的图2F结构。当这里结合顶栅TFT结构来描述示意实施例时，本发明不仅仅局限于此。本领域技术人员将容易明白图3A-3E的方法也可应用于形成或制作底栅TFT，其栅电极由高热电阻的选定材料制成的栅电极代替。
如图3A所示，硅衬底301有氧化硅膜302和假单晶硅膜203，它们依次层叠在衬底301的表面上。膜302，303用图2A-2F所示的方法制作。硅膜303有前述的单畴区。膜303由图3A所示的图案形成方法形成图案。形成图案的膜303将在后面用作TFT结构的有源层。
在图3A的结构中，另一氧化硅膜304用等离子体CVD方法淀积到预定厚度，例如，150nm。膜304将在后面用作TFT的栅绝缘膜。膜304也可由氮氧化硅或硝酸硅构成。然后铝膜305通过溅射淀积在膜304上，厚度500nm。膜305覆盖在膜304上面并当作TFT的栅电极。膜305中可含有0.2重量百分比(wt％)的钪杂质。膜305也可由其它导电材料构成，例如钽、钼等。
然后对图3A的结构形成一般厚10nm的阳极氧化膜(未示出)，阳极氧化膜覆盖在铝膜305上。此形成过程采用用氨水中和的含3％酒石酸1，2-亚乙基二醇溶液作电解溶液。阳极氧化是这样进行的：当此结构放入电解溶液时，膜305用作阳极，而铂层(未示出)用作阴极。在此步骤中由此形成的阳极氧化膜足够致密，以提高与后面形成在其上的保护膜的接触或附着性。
如图3B所示，铝膜305在氧化硅膜304上构图形成岛306。铝岛306用作TFT栅电极的底层。虽然图3B省略3，但用于图3A的图案构成膜305的掩蔽层还没除去并在此步骤中继续存在。
图3B的结构又进行阳极氧化处理，岛306作阳极。此处电解溶液可是3％的草酸水溶液。在此步骤中由于上述保护膜(未示出)存在，阳极氧化仅在岛306的侧壁处进行。这导致阳极氧化膜307形成在相对的岛侧壁，如图3C所示。这些侧壁膜307是多微孔的并且能够规则地生长，跨越几微米的增长距离。多孔侧壁膜307测量厚度700nm。通过调节氧化时间长度就能很好控制厚度。膜307形成后，除去保护膜。又进行阳极氧化处理，形成覆盖岛309的薄而致密的阳极氧化膜308。此处理条件类似于上述阳极氧化，除了膜308的测量厚度是80nm。在此步骤中应注意，形成此阳极氧化膜308是由于所用电解溶液试图进入或渗进多孔阳极氧化膜307。增加膜308的厚度达150nm或更大在后面的注入选定的杂质离子步骤中能够形成所需的偏移栅区。这种致密膜308在后面步骤中能够抑制或排除在TFT栅里极(后面用数字309表示)的表面处出现小丘。
在薄的致密阳极氧化膜308形成后，选定的导电类型的杂质——这里，制造N沟道TFT(NTFT)的P离子——由离子注入搀入底层已构图硅膜303中，从而形成间隔开的重掺杂区310，311，当完成时，重掺杂区310，311作为TFT结构的源和漏。
使用醋酸、磷酸和硝酸混合物的精选蚀刻剂对多孔阳极氧化膜307进行选择性蚀刻。此后，P离子又注入所得结构。此离子注入的电荷量可能少于用于形成膜303中的源和漏区310，311的。间隔开的轻掺杂区312，313因此限定在膜303中，它们与重掺杂的源和漏区310，311的内边缘接触，如图30所描绘的，同时使区312，313之间的中间区314自动对准上覆的栅电极岛309。中间区314作为TFT结构中的沟道区。
在杂质注入后，然后用激光束，红外线束或紫外线(UV)束照射对图30的结构进行光退火处理。这样，就能获得称为“轻掺杂漏(LDD)”的基本TFT结构，它具有源区310、轻掺杂区(LDD区)312，313、沟道区314和漏区311。
建议在此制作步骤中在300～350℃的温度下进行等离子体氢化作用处理0.5～1小时。此处理是为了按预定浓度把氢搀入有源层303，例如5原子％(1×1021个原子/cm3或更少)，优选为约1×1015～1×1021个原子/cm3。因为搀入的氢是活性的，搀入的氢能排除有源膜303中硅原子的悬空键或者通过中和作用排除在有源层和栅绝缘膜之间的界面能级。
接着，如图3E所示，作为层间绝缘的电介质膜315淀积在图3D的结构上。膜315由氧化硅、氮化硅、氮氧化硅、树脂或它们可能的多层组合构成。使用氮化硅是优选的，这是由于能排除从先前步骤中搀入的氢反扩散到器件结构的外部。然后构图层间绝缘膜315，限定用作布线接触孔的开口。接着，淀积金属层316，317充满这些接触孔，提供TFT的源和漏电极。在该TFT用作有源矩阵液晶显示(LCD)板的图象元件或“像素”晶体管的情况下，不需要用来提供电信号给图3E的栅电极309的任何凸出或盘电极；另一方面，在TFT用在外围驱动器电路系统中的情况下，要求与栅309电气相联的凸出或盘电极同时形成。然后通过在350℃的氢气氛中进行热处理对所得结构进行氢化作用。由此完成TFT结构，如图3E所示。
由此制作的TFT结构可提供良好的场效应载流子迁移率，足以获得所需的高速开关操作。这是由于有源层完全由单畴区组成。由于在沟道区以及漏结处实际上没有晶界，同时排除了那里的镍化合物的凝结，所以可靠性也增加了。
现在将解释在含卤元素的气氛中热氧化处理来形成图2E的单畴区211的优点。
看图4，此图表示氯化镍(NiCl2)的蒸气压与温度的关系。如图所示，因为NiCl2是升华材料，在图2E的单畴晶体硅膜210中的镍-被氯吸收就呈现升华性。所得的氯化镍化合物通过扩散到空气中或被它的上覆热氧化膜209吸收而从膜210中释放出来。这有利于使Ni从膜210中成功的除去。
参考图5，将描述图3E的TFT结构的电性能，图5表示TFT的栅电流(Vg)与漏电压(Id)的关系。在此图中绘制两条Vg-Id特性曲线：曲线501是根据本发明的图3E的TFT的曲线；曲线502是未进行热处理和氮化物退火步骤制作的一个标准TFT。
比较两晶体管特性501，502，表明在本发明TFT中流过的接通电流比标准TFT大2至4个数量级。当供给0～5V的栅电势，TFT变得导电时，接通电流是流过的漏电流，如图5所示。
从图5可见，图3E的TFT的亚阈值特性大于标准TFT。这里所用的“亚阈值”特性指代表TFT开关操作锐度的大小：正如技术人员已认识到的，当TFT从断开切换到接通状态时Id-Vg曲线的上升角愈尖锐，亚阈值特性越好。
也应当注意，标准TFT的亚阈值特性保持在350mv/十进位(decade)附近，而本发明是低至约100mv/十进位。这说明了本发明的TFT在开关性能方面也增加了。关于用作估计TFT工作速度的关键参数的场效应载流子迁移率，标准TFT是80-100cm2/vs，而本发明大至180-200cm2/vs。这意味着后者能以高速度工作。从上所述，从实验可见，本发明的TFT结构能提高电性能。
我们的实验表明了用氯作金属元素的吸收作用的显著优点，下面结合图2E的TFT结构进行陈述。
看图6，是实验结果的图形表示，代表沿晶体硅膜210的断面的浓度分布，用SIMS测量。应该注意，由于存在可能的表面外观和其内吸收残余物质的影响或作用的风险，相对于膜表面附近的某些区域的测量数据可能多少是无意义的。也应该注意，由于同样原因，靠近界面的数据也可能包含误差。正如从图6的曲线所见，氯非常多的存在于或靠近在晶体硅膜210和它的上覆热氧化膜209之间的界面。这可能是由于在热处理开始时在膜210的表面内吸收的氯扩散到吸收有Ni的热氧化膜209中。也认为这是由于在膜209形成之前在膜20的表面处已存在的许多称为“悬空键”的未配对偶结侧充满(结合)氯。结果，对制作半导体器件，期望氯确实存在器件有源层的表面——更精确地，在或靠近有源层和栅绝缘层之间的界面——具有增加的浓度分布。
如图7所示的半导体结构700，用于具有薄膜晶体管的有源矩阵液晶显示(LCD)器件，每个薄晶体管具有由本发明单畴区构成的有源层。如图所示，结构700包括具有绝缘或电介质表面的衬底701，在其上薄膜晶体管(TFT)的已构图有源层704的排列是按行或列布置。在衬底701的相对侧边上的两条形延长表面区域702是已设定成选择的Ni掺杂区的确定位置。在图7中绘制的虚线703表示在此形成的线状晶界的位置，这是由于横向生长区以图1A-1C已讨论过的方式相互冲突。使用虚线是因为在完成制作已构图的有源层704后，此晶界703将成功地消失并相应地变得不可见。
如图7所示，有源层704的阵列形成在衬底701的顶面上，并排除了含有Ni掺杂区域702和晶界703的位置。这也符合于衬底701上总共约106的TFT有源层的其它层(未示出)。
图8A-8K表示互补金属氧化物半导体(CMOS)晶体管的制作方法，本方法利用图3A-3E所示的TFT形成过程，虽然本发明不仅局限于此。
如图8A所示，制备绝缘衬底801，氮氧化硅膜802淀积在其上。衬底801由玻璃、石英或类似物制成。膜802具有一表面，以类似于前面已讨论的方法中使用的技术，单畴晶体硅膜形成于此表面上。然后对此硅膜构图，限定分开的单畴有源层803，804：803用在N沟道TFT(NTFT)；804用在P沟道TFT(PTFT)。这里仅绘制两个晶体管，目的仅用于解释。实际上，当本发明用于实际时，形成几百万P和N沟道TFT并由微电子制作技术集成在同一衬底上。接着，用等离子体CVD方法淀积上覆栅绝缘膜805到预定厚度，例如50～200nm，最好是100～150nm。膜805可由氧化硅、氮氧化硅、氮化硅、或其它可用电介质材料制成。
如图8B所示，由溅射或电子束淀积把导电膜806沉积在图8A的结构上。膜806可由铝构成并且在随后的步骤中构图后用作TFT的栅电极。膜806内含有0.2重量百分比(wt％)的钪，以排除小丘或晶须的出现。这是指由于铝的不正常晶体生长而产生的刺状或发状凸起。这种凸起的存在将严重导致在相邻引线之间或在层叠的布线之间的不想要的短路和相互干扰。膜806也可由可阳极化材料制成，例如钽。
在图8B的步骤中，在膜806作阳极的电解溶液中通过已知的阳极氧化处理，致密薄膜807形成在铝膜806上。这里所用的电解溶液是氨中和的含3％酒石酸的乙二醇。采用此阳极氧化能形成密度及厚度增加的平而均匀的氧化膜，厚度由供给电压控制。这里膜807厚10nm，并用于提高后面将形成在其上的保护膜的附着性能。
接着，如图8C所示，在图8B的结构上形成具有掩蔽部分808，809的已构图的光敏保护层。借助光刻胶掩蔽部分808，809，对底层铝膜806和阳极氧化作用的氧化膜807进行构图处理，获得具有相应已构图膜部分810，811的图8C结构。然后对此结构进行阳极氧化处理，膜810，811作阳极。在此处理期间阳极氧化仅在每个膜810，811的侧壁选择地进行。这是由于致密膜807和掩蔽部分808，809的叠层存在于膜810，811的上面。结果，多孔氧化膜812，813在膜810，811的侧壁上生长到几微米厚。此阳极氧化的发展距离——即侧壁氧化膜812，813的厚度——例如是700nm。阳极氧化距离将确定后面形成的轻掺杂区域的长度。我们的实验建议膜812，813的厚度最好落入600～800nm。在此步骤中图80的结构是具有栅电极81，82，如图所示。
在保护膜808，809去除后，图8D的结构又用类似电解溶液进行阳极氧化。在此过程中，溶液试图进入和充满多孔侧壁氧化膜812，813的内部。由此形成致密的阳极氧化物814，815，如图8E所示。此氧化物一般是50～400nm厚。通过调节外部提供的电压可控制此厚度。早先形成的致密氧化物807的任何剩余部分变得与氧化物814，815连成一体。
在图8E的步骤中，所得结构用例如磷(P)的N型杂质搀入在整个表面上。电荷量高至2×1014～5×1015cm-2，最好是在1-2×1015cm-2的范围中。采用已知等离子体或离子掺杂技术。结果，重掺杂区816-819限定在图8E所示的单畴有源层803，804中。一对816，817自对准其相应的具有侧壁氧化膜812的栅电极81，而另一对818，819自对准具有侧壁氧化膜813的栅电极82。
此后，用选好的铝混合酸蚀刻剂来去除侧壁氧化膜812，813。此时，由于抑制任何离子掺入其中，氧化膜812，813正下面的有源区基本保持本征纯度。
在氧化膜812，813去除后，如图8F所示，选择地形成光刻胶保护层820，覆盖PTFT将形成在其中的右侧表面区域。图8F结构的左侧表面区域保持如图所示的曝露。
然后，如图8G所示，与图8E的步骤相比以相对低的电荷量的P离子搀入此结构。此电荷量可设定在1×1013至5×1014cm-2，优选地，3×1013至1×1014cm-2。由于此杂质搀入的结果，间隔开的轻掺杂区822，824限定在单畴有源层803的选定部分内，选定部分位于现在已去除的侧壁氧化膜812的下面。这些区域822，824自对准所示的栅电极81。重掺杂区821，825也限定在有源层803的外面位置处，使区域821接触区域822，而区域825接触区域824。这些外面的重掺杂区821，825分别当成NTFT的源和漏。里面的轻掺杂区822，824横向地位于本征沟道形成区823的相对端，自对准栅电极81。在沟道区823和漏825之间的区824当成所谓的“轻掺杂漏(LDD)”区。
在图8G中应该注意，未掺杂区(未示出)存在在沟道823和轻掺杂区822，824之间，这是因为在杂质搀入期间覆盖栅电极81表面的薄氧化膜814的存在避免了离子注入其中。此未掺杂区的宽度相当于氧化膜814的厚度，并且在本发明有关的技术中一般称为“偏移栅”区。偏移栅区实质上是本征的，没有杂质搀入其中，然而，在没有任何栅电势的情况下，它们无助于沟道的形成，因此作为电阻元件减弱内部电场强度来抑制或消除材料性质的破坏，增加TFT的使用寿命。在此应注意，偏移宽度减小，所得的偏移区将不再发挥此作用。然而，在这方面至今还没完全建立任何数量分析。
在NTFT形成后，如图8H所示，除去保护膜820，然后淀积另一已构图的光刻胶层826，覆盖示图左侧的NTFT。保护膜826作掩蔽膜，P型杂质，例如硼(B)搀入到图8H的结构中。电荷量是2×1014至1×1016cm-2；优选地，1～2×1015cm-2，如果需要的话它也可是图8E步骤中同样的。掺杂区827，831因而限定在单畴有源层804的相对侧。当这些区域包含N型和F型两种杂质时，它们本质上起接触盘作用，用于与相关的引出电极相互电连接。换句话说，不同于左手侧NTFT结构，PTFT在功能上它的源和漏区不同于区域827，831。在这方面，可以看出PTFT的源和漏由其它掺杂区828，830构成，掺杂区828，830分别自对准它的对应栅电极82。这些区域828，830通过注入仅B离子至某一位置来限定，该益的性质实际上是本征的。由于此原因，任何其它离子不存在，益于杂质浓度可控制性，这就能实现有优良匹配特性的PI结，同时降低由于离子注入而产生的晶体不均匀性。应该注意，在某些情况下如果需要的话，偏移栅区的形成可利用覆盖栅82表面的氧化膜815来获得，然而，考虑到与NTFT相比，PTFT几乎不衰化，正如本发明人所做实验表明的，示意结构没有此偏移区。
这样，如图8H所示，源和漏区828，830形成在PTFT的单畴有源层804。定位在源和漏828，830之间的中间未掺杂区限定沟道形成区。在有源层804的相对侧部分的掺杂区827，831当成接触盘，用于提供电流给源828或从漏830中得到电流。
在保护膜826除去后，如图8I所示，然后用激光束照射所得结构，用于搀入杂质的激发以及掺杂区的退火。在实施激光照射同时，减小在一对NTFT的源和漏区821，825与另一对PTFT的源和漏区828，830之间的结晶度差异。在那之间没有明显的结晶度差别是源于在图8H的步骤中在离子注入期间源和漏区828，830没有被显著破坏。结果，激光退火可修复两个TFT的已掺杂源和漏区，以保证P和N沟道TFT在晶体管性能上相似或相同。
接着，如图8J所示，用等离子或热CVD技术淀积层间电介质膜832在图8I结构的整个表面上，厚度400nm。膜832由氧化硅、氮氧化硅、氮化硅、或它们以多层方式的任何组合构成。
最后，如图8K所示，一些需要的开口限定成层间膜832的接触孔。然后选择地形成已构图的导电膜833-836，以填充接触孔，当成P和N沟道TFT的源和漏电极。也形成布线图案，使NTFT的漏电极834电联接PTFT的836，同时使绝缘栅电极81，82之间相互连接。由此完成CMOSTFT结构，它能应用于高级的高速/高精度显示板，包括有源矩阵LCD，有源矩阵电发光(EL)器件，和其它。
图示TFT制作方法的重要性是在图8E，8G和8H的步骤中，单畴有源层803，804被氧化硅膜805完全覆盖在表面上，在构图后氧化硅膜805当成栅绝缘膜。对氧化膜805覆盖的有源层803，804进行离子掺杂有利地降低了有源层表面上不均匀性和剩余杂质出现的风险。这极其有助于增加生产率以及所得TFT的可靠性。
应当注意，如图2F所示的单畴晶体硅膜211也可制作在如硅晶片的半导体衬底上。在这种情况下，要求附加电介质膜淀积在衬底的顶面上。为此目的可采用已知的热氧化膜。为此在通常700-1300℃的温度范围下进行热处理一预定时间长度，预定时间长度随目标厚度的变化而变化。在燃烧O2，O2-H2O，H2O，O2-H2的选定气氛中进行热氧化处理。在半导体技术中的最新进展建议氧化作用也可在包含选定的卤元素，例如HCl，Cl2等的气氛中进行。由于在硅晶片上形成多种半导体元件的扩展可能性，硅晶片对最新半导体微制作技术是关键。在此半导体晶片上形成单畴硅膜可进一步把本发明应用在现有采用的硅晶片制作技术的组合方面。
现在转到图9A-9D，表示根据本发明另一实施例的单畴晶体硅膜的制作方法，设计形成具有此膜的TFT结构，TFT结构位于集成电路(IC)上，在制作期间IC形成在硅晶片上。
在图9A中，表示用已知微制作方法制作的MOSFET IC器件(未按比例显示)。IC有硅衬底11，MOSFET和相关的元件间隔电介质层12，13一起形成在衬底的顶面上，电介质层12，13一般以热氧化膜形成。MOSFET具有在衬底11表面内的间隔开的源和漏区14，15。这些可通过把选定电导类型的杂质搀入到衬底11的注入步骤和接着的扩散步骤来制作。本领域技术人员容易理解，如果衬底11是P导电型，选择如磷(P)的N型杂质注入；如果衬底11是N型，那么如硼(B)的P型杂质搀入其中。MOSFET也具有限定在衬底表面的源14和漏15之间的沟道形成区16，并且绝缘栅电极17覆盖在沟道16上面。栅电极17由多晶硅制成。栅17被栅绝缘膜与衬底11电绝缘，栅绝缘膜夹在它们之间。正如专家容易理解，此膜是在离子注入形成源14和漏15之后在扩散步骤期间通过厚度控制而形成的热氧化膜的剩余部分。栅17由氧化硅膜18覆盖，与衬底11上的源电极19、漏电极20或其它相邻元件电绝缘。
如图9B所示，层间电介质膜21淀积在图9A的MOSFET-IC结构上。膜21可由氧化硅、氮化硅、或其它构成。接触孔限定在膜21中的选定位置。然后，已构图的导电布线层22形成作为芯片引线，使漏电极20与任何需要部分或IC的部分相互电连接。
接着，用已知化学和机械抛光(CMP)技术对图9B的结构进行表面抛光处理，获得图9C所示的表面平整的IC结构。如图所示，由于此表面抛光处理，所得的层间电介质层23呈现平坦、光滑顶表面24，任何不希望的引线22的凸起从它上面除去。在图9C中数字25表示引线22的平坦部分，在其上形成引线26，用于与漏电极20相互连接。建议由仔细挑选的耐热材料制成源电极19，漏电极20和引线26，它能够经受住施加增升到1100℃的热量。这是鉴于后面在单畴晶体活性层形成期间的热量施加。
接着，如图9D所示，层间电介质膜27淀积在图9C结构的整个表面上。用作TFT的有源层的单畴晶体硅膜形成在此膜27上。此有源层的形成在原理上类似于图2A-2F所示。更具体地说，已构图的单畴晶体硅有源层28形成在层间电介质膜27上。栅绝缘膜29淀积覆盖膜27和有源层28。然后形成栅电极30，绝缘地覆盖在有源层28的沟道区上。接着，选择导电类型的选好杂质搀入到有源层28。
在杂质注入后，绝缘膜31选择地形成在栅电极30的相对侧壁上。此侧壁绝缘膜31的形成包括步骤：淀积氧化硅膜(未示出)，氧化硅膜厚度大于栅30并覆盖其整个表面；进行非均质的干蚀刻，除去此绝缘膜的已选择部分，从而使绝缘膜仅保留在栅30的各个相对侧壁上，如图所示。
进行进一步的杂质注入，限定有源层28中的重掺杂源和漏区，同时使侧壁绝缘膜31掩蔽的确定部分仍然是轻掺杂区。然后用热处理和/或激光束照射来完成杂质激活处理。此后，淀积由氧化硅或氮化硅制成的电介质膜，作为层间绝缘层。对此绝缘层进行蚀刻处理，形成接触孔。最后，通过接触孔形成源和漏电极33，34，提供有源层28内的源和漏的相互电连接。
图9A-9D所示实施例的明显优点是多层或“三维(3D)”结构的TFT能制作在目前现有的IC器件上。更具体地说，由于图9D的3D MOS-IC/TFT结构，高TFT能发挥附加的增强晶体管作用，在速度及可靠性方面相当于制作在例如已描绘的硅晶片或衬底11这样的单晶基片上的低标准MOSIC。这为IC器件有利地提供了增加的集成或装配密度，而不降低它们的固有性能。
图10和11表示实施本发明的动态随机存取存储器(DRAM)器件，它采用本发明的TFT结构。DRAM包括一个电容器/一个晶体管存储器单元的阵列，存储器单元的一个在图10中可见。如图所示，存储器单元包括具有栅的数据传送晶体管123，栅耦结到相对应的一个并行字线121；源，它耦结到对应的比特线122；和漏。晶体管123是具有有源层的TFT，有源层由前面描述的单畴晶体硅膜制成。此单元也包括一个电极耦结到TFT123的漏而另一电极耦结到固定电势，例如地的相关数据存储电容器124。在图10的DRAM单元中，当在字线121提供选定电势的电压信号时，此电势提供给栅使TFT 123导电。这使数据信号从比特线122通过TFT123传送给电容器124，使用于写入数据的相应电荷载流子积累或存储其中。在读操作期间，存储的载流子通过TFT123传送到比特线122。
参看图11，表示图10的DRAM单元的横截面图。如图所示，硅衬底125具有氧化硅膜126形成在其上的顶面，提供所谓的在绝缘膜上的半导体(SOI)结构。膜126可是热氧化膜。形成在膜126上的是TFT，TFT具有根据本发明原理的单畴晶体硅有源层127 。
从图11明显可见，有源层127由上覆的栅绝缘膜128覆盖，绝缘的栅电极129布置在膜128上。层间绝缘膜130层叠在覆盖栅129的膜128上。膜130具有接触孔，源电极131通过接触孔以类似于前述实施例的方式电耦结到有源层127的源区。源电极131也耦结到图10的相应比特线122。另一导电层132在层间绝缘膜130的上面，作为图10的数据存储电容器124的一个电极，限定在它和下面的有源层127中TFT的漏区之间的预定电容。源电极131，电容器电极132和比特线122一次形成。绝缘层133覆盖在单元的整个顶面上，作为保护层。
图10和11所示实施例的显著特征是能抑制或排除漏电流。这是因为采用TFT123来形成使结区域最小的低成本/高集成一个电容器/一个晶体管DRAM单元中的SOI结构，又导致了数据存储可靠性的增加。
另一优点是能实现低电压运行，这是由于SOI-DRAM单元结构使存储电容降低而不降低可靠性及性能。
图12和13表示采用本发明的静态随机存取存储器(SRAM)器件，也采用本发明的TFT结构。SRAM包括NMOS或CMOS存储器单元的阵列，每个单元具有图12所示的双稳态多谐振荡器(F/F)电路系统。SRAM单元依据在供电继续的情况下F/F电路是接通还是断开来静态地存储逻辑“0”或“1”的二进制1比特数据。如图12所示，单元是在字线221和一对位线222之间的交叉处，包括F/F电路，F/F电路由一对交叉耦合的驱动器晶体管224和相关的高电阻负载元件223组成。一对负载223和晶体管224通过存取晶体管225在公共结点处与一个位线222相互连接，存取晶体管225具有耦合到字线221的栅；另一对负载和晶体管通过类似的晶体管225连接到另一位线222。
图13表示用在SRAM单元中的TFT的横截面图。衬底226可由石英或硅制成。氧化硅膜227在衬底226上，作为TFT的单畴晶体硅有源层228形成在其上的底涂层。有源层228被栅绝缘膜229覆盖，已构图的栅电极230形成在膜229上。上覆层间电介质膜231具有接触孔，通过此接触孔源和漏电极232，233电耦合到以前述方式形成的有源层228的源和漏区。源和漏电极232，233和位线222一起制作。层间电介质膜234和多晶膜235依次层叠。后面的膜235当作图12的高电阻负载元件223。整个多层结构被保护膜236覆盖，膜236由选定的电介质材料制成。由此布置，SRAM单元能发挥高速工作，具有最大的可靠性和可装配性。这是由于使用的TFT具有在SOI衬底结构上制作的单畴有源层228。
图11和13所示TFT-SOI结构的一个特征是能成功地抑制或排除掺杂任何有害的参数元素，这些元素会影响或干扰所得单畴晶体有源层的晶体性能，例如管道密度、界面能级、固定电荷、穿透跃迁等。更具体地说，由于最新研究的结果在SOI结构能呈现能量消耗的进一步降低时，也患有问题。看图14，此图是示意图，总结在一典型SOI结构中能影响结晶度的一些可能因素：界面能级和硅膜中的固定电荷，它们源于晶体结构；和，金属杂质及硼浓度——这是由于外部影响。这些因素的有害作用能由本发明的制作方法降至最小，具体包括步骤：在含卤元素的气氛中加热晶体硅膜，从而使硅膜的单晶化和金属元素的吸收两者一次完成。进行吸收处理除去其内任何可能的金属杂质。这主要由于卤元素的作用，附加地增加了已从镍原子脱离的硅原子的悬空键总数。由热退火处理的单晶化呈现的优点是能抑制或排除例如管道密度、界面能级、固定电荷、穿透跃迁等的不利因素。在图14示出的沉积或淀积物是硅化物基材料的情况下，这些不利因素通过卤元素的吸收剂作用能成功地除去。如果是氧化物材料，由于热处理期间氧的扩散再分离的结果，能期望这些不利因素消失。
应该注意，具有图3E所示的单畴有源层的TFT结构和图8K的CMOSTFT可以结合集成在单个衬底上，提供具有有源矩阵显示部分的LCD板和在同一板衬底上用于电驱动显示部分的相关外围驱动器电路系统，衬底可由石英或硅制成。有源矩阵LCD板包括有源矩阵相术的行和列的阵列，每个包括至少一个开关TFT。驱动器电路是在围绕相术阵列的板衬底的外围上。在性能上相当于单晶MOSFET的图3E的TFT结构用作此相术TFT，而图8K的CMOSTFT用作驱动器TFT。
本实施例的显著优点是相术晶体管中的开路电流能降低或减至最小。原因如下：因为TFT有源层由前述的单畴晶体硅膜构成，不再存在任何晶界，而晶界不利地产生开路电流优选一下流动过去的电流通道。这又增加了在单个相术电极处信号电荷包的可保持性。
本实施例的另一优点是利用图8K的CMOSTFT结构能增强驱动器CMOSTFT的性能及在PMOSTFT和NMOSTFT之间的晶体管特性的相等。
图3A-3E所示的制作过程的修改如下。以与结合图2A-2F讨论的过程类似的方式，形成其内包含单畴区的半导体薄膜，单畴区选择地用于提供TFT有源区。
然后，用CVD或PVD技术淀积主要由硅构成的绝缘膜到预定厚度，例如，20-150mm--优选地，80nm-覆盖有源层。绝缘膜由氧化硅、氮氧化硅、氮化硅或类似物构成。依据制作TFT最终要求的电介质击穿电压来仔细地选择厚度。
在氧化硅膜形成后，进一步--这里，第三--在含卤元素的气氛中进行热处理。此处理条件类似于前面提到的第二热处理。
在进行第三热处理期间，总之在有源层内仍存在的象镍这样的金属元素降低，相应地提高了单畴区的结晶度。在此处理期间，热氧化反应在有源层和上面的氧化硅膜之间的界面处进行，氧化硅膜形成20nm厚的热氧化膜。此时建议有源层的最终厚度落在20-30nm的范围内，优选地25nm。这可能有利于降低或使开路电流的值为最小。
在完成第三热处理后，所得结构在950℃在氮化物气体气氛中进行进一步热处理1小时，以修复热氧化和氧化硅膜的任何可能热破坏，提高膜质量。而且，由于在含卤素的气氛中热处理的结果，卤元素以增加的浓度继续存在在有源层和上覆栅绝缘膜之间的界面附近。我们的SIMS测量表明卤的浓度在从1×1019到1×1020原子/cm3的范围内。也应注意，在有源层和氧化硅之间的界面处形成的热氧化膜和氧化硅膜一起将用于构成栅绝缘膜。在热氧化膜形成期间任何缺陷态和晶格间的硅原子减少，增加了有源层和栅绝缘膜之间的产生的界面态。正如结合图2A-2F的实施例已描述的，有源层的顶表面呈现最大的平面性；结果，热氧化反应规则地进行使栅绝缘膜变得厚度均匀。这提高了界面态，同时增加栅绝缘膜的耐电压或击穿电压特性。
本实施例的优点是能降低有源层中掺杂例如Ni的金属元素，同时使有源层和它的上覆栅绝绝膜之间的界面态优良。这导致能够提供具有增强的电特性和可靠性的半导体器件。图2A-2F所示实施例的第二热处理和上述实施例的第三热处理两者可任意地一次进行。为这样做，图2D的晶体硅膜207-此膜是在第一热处理进行之前—构图形成有源层，然后进行本实施例的规定处理。
可改进前述实施例以不同方式完成改进有源层和绝缘膜之间的界面态，正如下面论述的。
首先，象图2A-2F所示的实施例方法一样，形成包含相似单畴区的半导体薄膜，选择地用于形成TFT有源层。然后，用CVD或PVD技术淀积氧化硅膜在其上到一厚度，例如20-150nm。然后，对所得结构在500-700℃，典型地640-650℃下进行热处理。此温度范围几乎限定下限，以便可进行热氧化。这里的热处理可在仅有氧气的气氛或者含卤元素的气氛中进行。另一方面，能采用含水蒸气的“湿”气氛。进进0.5-2小时的热处理，淀积热氧化膜，膜的测量厚度小于10nm，典型地1-9nm。当热氧化膜的厚度变成等于此时，此热氧化膜的生长完成。
此改进的优点是通过减少或去除在或靠近界面的任何剩余固定电荷或缺陷态就能获得在有源层和栅绝缘膜之间的优良界面态。通过仅热氧化有源层顶面部分的有限薄层区就能实现减少或没有此缺陷，薄层区是1-3nm深或厚。换句话说，对此实施例，通过专门形成厚度受限制的很薄热氧化膜就能实现优良的界面态。这里的氧化是指提供薄1-3nm的有源层同时形成2-6nm厚的新热氧化膜。能获得这样的好界面的一种可能解释是存在的剩余固定电荷和/或晶体缺陷趋于只集中在有源层的上述确定薄表面区，薄表面区落在界面作为中心、跨越有源层和栅绝缘膜的1-3nm的狭窄区域内。因此，通过用热氧化来除去和代替薄的表面区，能几乎完全排除夹杂或存在此缺陷。
此改进的另一优点是能提高制作半导体器件的效率——即，生产率——这是由于这里所用的热氧化处理能在相对低的温度下进行，降低了所用设备的任务(负担)。
现在转到图16A-16D，表示根据本发明另一实施例的TFT制作过程，在制作时采用多晶硅(多晶硅)膜作为TFT的栅电极。
在图16A中，制备绝缘衬底1601，衬底1601可由玻璃构成。玻璃衬底1601具有顶表面，在顶表面上依次形成底涂层1602，已构图的单畴晶体有源层1603，栅绝缘膜1604，和已构图的栅电极1605。结合图2A-2F用前面讨论的实施例工艺过程制作有源层1603。栅1605可由多晶硅制成。
然后用已知离子注入技术在图16A的结构中搀入杂质，这样间隔开的掺杂区1606，1607以自对准图16B所示的上覆栅1605的方式限定在有源层1603内。然后，电介质膜1608用低压CVD、等离子CVD或溅射技术淀积在所得的结构上，厚度0.5-1μm。膜1608可由氧化硅或氮化硅构成。
然后，对16B的结构进行深腐蚀处理，选择地蚀刻上覆膜1608，仅使它的部分仍留在图16C所示的栅1605的相对侧壁上。这些侧壁绝缘膜这里用数字1609标记。在蚀刻期间，栅绝缘膜1604也被蚀刻，除了在栅1605和侧壁绝缘膜1609构成的保护膜下面的某些部分外，大部分被除去。
接着，用离子注入技术对图16C的结构又搀入选定杂质。这里电荷量大于前面的杂质离子注入。在第二次离子注入期间由于正好位于侧壁绝缘膜1609下面的确定区域1610，1611没有杂质注入其中，其杂质浓度保持不变。有源层1603的剩余、曝露区1612，1613中进一步搀入杂质离子，增加了那里的搀入杂质浓度。通过第一和第二离子注入步骤，有源层1603变成具有重掺杂源和漏区1612，1613以及正好在侧壁绝缘膜1609下面的轻掺杂LDD区1610，1611。有源层1603也具有未掺杂的中间区1614，它正好在栅1605的下面，在所得的TFT中当成沟道形成区。
现在30nm厚的钛膜(未图示)形成在图16C的结构上，使钛膜和硅膜化学反应。去除钛膜后，用已知线性退火技术加热所得结构在图16D所示的源1612、漏1613和栅1605的曝露表面区域上形成硅化钛膜1615-1617。注意钛膜可由钽、钨和钼膜中的任何一个代替。然后淀积氧化硅膜1618作为层间绝缘膜，厚度500nm；然后形成用于源1612、漏1613和栅1605的电相互连接的多种合适的已构图引线1619-1621，由此完成图16D所示的TFT结构。
本实施例的一个优点是在TFT结构中能实现好的欧姆接触，这是因为在TFT和引线之间通过硅化钛膜1615-1617来形成电相互连接。
实施本发明的前述TFT的任一个能应用于各种类型的半导体器件，包括例如有源矩阵LCD，EL或EC器件这样的光电显示板；例如DRAM，SRAM，VRAM，SDRAM，ROM，PROM，EEPROM，闪光EEPROM，NAND/NOR EEPROM或类似物这样的存储器；以及用于高级电子装置或系统，例如TV摄像机、单人用显示器、汽车导航系统、正或背投式显示单元，家庭用摄像机、个人计算机等任何其它等同物。
看图17A，描绘可携式计算机。此计算机一般由主体2001，摄像机部分2002，图像接收部分2003，控制开关2004和显示单元2005构成。本发明的TFT可应用于装配在显示单元2005和主体中的IC。
图17B表示单人用显示器。此显示器一般由主体2101，显示单元2102，和带部分2103构成。显示单元2102包括一对相对小型的显示板。
图17C表示汽车导航装置。如图所示，此装置包括主体2201，显示单元2202，控制开关2203，和天线2204。本发明的半导体器件可应用于显示单元2201和内装电子设备的IC。显示单元2202当作监视器，用于可视的表示公路图形；结果，这可能是相对宽的分辨范围。
图17D表示便携式或手持可移动电话，有主体2301，音频输出部分2302，音频输入部分2303，显示单元2304，控制开关2305，和天线2306。本发明的半导体器件能应用于显示单元2301和内装电子设备的IC。
图17E表示摄像机，包括主体2401，显示单元2402，音频输入部分2403，控制开关2404，电池组件2405，和图像接收器2406。本发明的半导体器件能应用于显示单元2402和内装电子线路的IC。
图17F表示正投式装置，可由主体2501，光源2502，反射型显示单元2503，光学系统2504(包括已知的束分离设备，偏光镜等)，和相关的屏幕2505。屏幕2505是大屏幕，适用于开会和学术会议的显示，因此要求显示单元2503高分辨率。
本发明的半导体器件也能应用于任何类型的光电组件或装置，而不仅是示意表示的，包括背投式系统，如便携终端这样的便携式电子智能工具。从前面的描述明显可见，本发明可提供增加的可应用性，覆盖几乎全部目前应用的电子显示系统。
已描述了本发明能在具有电介质表面的衬底上形成或制作单畴区，该区在晶体结构上与单晶材料实质上是相同的。利用结晶度等于单晶的晶体硅膜又能实现例如TFT这样的半导体器件的优良有源层。能够组织具有增强性能的半导体电路系统，性能相当于用目前所用单晶晶片制作的IC。
在结合优选实施例特别地表示和描述本发明时，本领域技术人员能够理解在不脱离本发明的精神范围时能够在形式及细节上作出前述及其它变化。

Claims (40)

1、一种在衬底的电介质表面上的半导体薄膜，所述薄膜包括：
由多种晶体构成的单畴区，该晶体实质上与所述衬底平行，所述晶体从柱状晶体和毛细状晶体构成的组中选择，所述多种晶体之间的晶界是电的不活性晶界，且
所述单畴区中包含等于或少于5个原子百分比浓度的氢。
2、根据权利要求1的薄膜，其特征在于，所述单畴区的厚度是15-45nm。
3、根据权利要求1的薄膜，其特征在于，形成所述单畴区的部分所述薄膜包含以1×1015-1×1021原子/cm3搀入的氢。
4、用一种方法形成的半导体薄膜，该方法包括步骤：
用低压化学蒸气淀积在具有电介质表面的衬底上形成一非晶硅膜；
在所述非晶硅膜上选择地形成氧化硅膜；
在所述非晶硅膜附近保持金属元素，以促进所述非晶硅膜的晶化；
通过第一热处理使至少部分所述非晶硅膜变化成晶体硅膜；
除去所述氧化硅膜；
在含卤素的气氛中以700-1100℃进行第二热处理，在至少一部分所述晶体硅膜上形成热氧化膜，使所述晶体硅膜中形成一单畴区，且所述单畴区中存在的晶界是电的不活性晶界。
5、根据权利要求4的薄膜，其特征在于，所述热氧化膜含有所述卤素，在靠近所述半导体薄膜的部分比远离该半导体薄膜的部分，所述卤素有更高浓度。
6、根据权利要求4的薄膜，其特征在于，所述单畴区的厚度是15-45nm。
7、根据权利要求4的薄膜，其特征在于，形成所述单畴区的部分所述薄膜包含以1×1015-1×1021原子/cm3搀入的氢。
8、一种制作半导体薄膜的方法，所述方法包括步骤：
用低压化学蒸气淀积在具有电介质表面的衬底上形成非晶硅膜；
在所述非晶硅膜上选择地形成氧化硅膜；
在靠近所述非晶硅膜附近保持金属元素，以促进所述非晶硅膜的结晶；
通过第一热处理使至少部分所述非晶硅膜变成晶体硅膜；
除去所述氧化硅膜；
在含卤素的气氛中进行第二热处理，在至少部分所述非晶硅膜和所述晶体硅膜上形成包含卤素的热氧化膜，同时使所述晶体硅膜转换成相应的单畴区；以及
除去所述热氧化膜。
9、根据权利要求8的方法，其特征在于，所述晶体硅膜以多种晶体的混合物形成，该晶体大体上与所述衬底平行，所述晶体从柱状晶体和毛细状晶体构成的组中选择。
10、根据权利要求8的方法，其特征在于，采用石英衬底和硅衬底中的一个作为所述衬底，所述石英衬底具有氧化硅膜，由使用人造石英靶的溅射技术形成在其表面上，所述硅衬底在其表面上具有热氧化膜。
11、根据权利要求8的方法，其特征在于，所述金属元素从铁(Fe)、钴(Co)、镍(Ni)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)构成的组中选择。
12、根据权利要求8的方法，其特征在于，包含卤素的气氛是加入一种或几种气体元素的氧气，且其中所述气体元素是从HCl、HF、HBr、Cl2、NF3、F2和Br2构成的组中选择。
13、根据权利要求8的方法，其特征在于，所述第一热处理是在500-700℃的温度范围内进行，而所述第二热处理是在700-1,100℃的温度下进行。
14、一种半导体器件，包括：
在一绝缘表面上的半导体薄膜；和
在所述半导体薄膜中形成的有源层，该有源层含有多种柱状或毛细状晶体；
其中，所述多种柱状或毛细状晶体之间的晶界是电的不活性晶界，且所述有源层中包含等于或少于5个原子百分比浓度的氢。
15、根据权利要求14的器件，其特征在于，在所述有源层中存在的所述晶界至少之一是选自以下组中之一：{111}孪晶界、{111}堆垛层错、{221}孪晶界和{221}螺孪晶界。
16、根据权利要求14的器件，其特征在于，所述有源层厚度是15-45nm。
17、根据权利要求14的器件，其特征在于，所述有源层以1×1015-1×1021原子/cm3搀入氢。
18、一种制造由半导体薄膜构成有源层的半导体器件的方法，包括步骤：
用低压热化学蒸气淀积在具有电介质表面的衬底上形成非晶硅膜；
在所述非晶硅膜上选择地形成氧化硅膜；
在所述非晶硅膜附近保持金属元素，以促进所述非晶硅膜的晶化；
通过第一热处理使至少部分所述非晶硅膜转化成晶体硅膜；
除去所述氧化硅膜；
在含卤素的气氛中进行第二热处理，在所述非晶硅膜和所述晶体硅膜上形成含卤素的热氧化膜，所述第二热处理用于使所述晶体硅膜的性质改变而成单畴区；以及
除去所述热氧化膜；
其中所述有源层仅使用所述单畴区形成。
19、根据权利要求18的方法，其特征在于，所述晶体硅膜包括大体上与所述衬底平行的多种晶体混合物，所述晶体从柱状晶体和毛细状晶体构成的组中选择。
20、根据权利要求18的方法，其特征在于，采用石英衬底和硅衬底中的一种作为所述衬底，所述石英衬底具有氧化硅膜，由使用人造石英靶的溅射技术形成在其表面上，所述硅衬底在它的表面上具有热氧化膜。
21、根据权利要求18的方法，其特征在于，促进结晶的所述金属元素是从铁(Fe)、钴(Co)、镍(Ni)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)构成的组中选择的一种或多种元素。
22、根据权利要求18的方法，其特征在于，含有卤素的气氛包含氧和从HCl、HF、HBr、Cl2、NF3、F2和Br2构成的组中选择的一种或多种气体元素。
23、根据权利要求18的方法，其特征在于，所述第一热处理是在500-700℃的温度范围内进行，而所述第二热处理是在700-1,100℃的温度下进行。
24、一种制造由半导体薄膜构成有源层的半导体器件的方法，包括步骤：
用低压热化学蒸气淀积在具有电介质表面的衬底上形成非晶硅膜；
在所述非晶硅膜上选择地形成氧化硅膜；
在所述非晶硅膜附近保持金属元素，以促进所述非晶硅膜的结晶；
通过第一热处理使至少部分所述非晶硅膜转化成晶体硅膜；
除去所述氧化硅膜；
仅使用所述晶体硅膜来形成有源层；
由气相生长形成绝缘膜，绝缘膜包括作为主要成分的硅并且覆盖在所述有源层上；
在含卤素的气氛中进行第二热处理，在所述有源层和所述绝缘膜之间的界面处形成热氧化膜，同时用吸收剂技术从所述有源层中除去所述金属元素，从而使所述有源层的性质变化而成单畴区；以及
在氮气氛中加热所述绝缘膜和所述热氧化膜，以增强膜质量。
25、根据权利要求24的方法，其特征在于，所述晶体硅膜包括大体上与所述衬底平行的多种晶体混合物，所述晶体从柱状晶体和毛细状晶体构成的组中选择。
26、根据权利要求24的方法，其特征在于，采用石英衬底和硅衬底中的一种作为所述衬底，所述石英衬底具有氧化硅膜，由使用人造石英靶的溅射技术形成在其表面上，所述硅衬底在它的表面上具有热氧化膜。
27、根据权利要求24的方法，其特征在于，促进结晶的所述金属元素是从铁(Fe)、钴(Co)、镍(Ni)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)构成的组中选择的一种或多种元素。
28、根据权利要求24的方法，其特征在于，含有卤素的气氛包含氧和从HCl、HF、HBr、Cl2、NF3、F2和Br2构成的组中选择的一种或多种气体元素。
29、一种半导体器件，包括形成在一绝缘表面上的作为其有源区的结晶半导体薄膜，该结晶半导体薄膜包含多种平行于所述绝缘表面延伸的晶体，其中，所述多种晶体之间的晶界是电的不活性晶界，且所述结晶半导体薄膜中包含等于或少于5个原子百分比浓度的氢。
30、一种半导体器件，包括形成在一绝缘表面上的作为其有源区的结晶半导体薄膜，该结晶半导体薄膜包含多种平行于所述绝缘表面延伸的晶体和形成在所述结晶半导体薄膜上的热氧化膜，所述结晶半导体薄膜包含等于或少于5个原子百分比浓度的一种卤元素，其中，所述多种晶体之间的晶界是电的不活性晶界。
31、一种半导体器件，包括：
具有绝缘表面的硅晶片；
形成在所述绝缘表面上作为所述半导体器件有源区的结晶半导体薄膜，该结晶半导体薄膜包含多种平行于所述绝缘表面延伸的晶体，
其中，所述多种晶体之间的晶界是电的不活性晶界，且所述结晶半导体薄膜中包含等于或少于5个原子百分比浓度的氢。
32、根据权利要求31的器件，其特征在于，所述晶界至少选自下列之一：{111}孪晶界、{111}堆垛层错、{221}孪晶界和{221}螺孪晶界。
33、一种半导体器件，包括：具有高度小至3纳米或以下的表面结构的绝缘表面；
形成在所述绝缘表面上作为所述半导体器件有源区的结晶半导体薄膜，该结晶半导体薄膜包含多种平行于所述绝缘表面延伸的晶体，
其中，所述多种结晶之间的晶界是电的不活性晶界，且所述结晶半导体薄膜中包含等于或少于5个原子百分比浓度的氢。
34、根据权利要求33的器件，其特征在于，所述晶界至少选自下列之一：{111}孪晶界、{111}堆垛层错、{221}孪晶界和{221}螺孪晶界。
35、一种可携式计算机，其特征在于，使用了如权利要求1、4、14、29、30、31或33所述的半导体器件。
36、一种单人用显示器，其特征在于，使用了如权利要求1、4、14、29、30、31或33所述的半导体器件。
37、一种汽车导航装置，其特征在于，使用了如权利要求1、4、14、29、30、31或33所述的半导体器件。
38、一种便携式或手持可移动电路，其特征在于，使用了如权利要求1、4、14、29、30、31或33所述的半导体器件。
39、一种摄象机，其特征在于，使用了如权利要求1、4、14、29、30、31或33所述的半导体器件。
40、一种投影装置，其特征在于，使用了如权利要求1、4、14、29、30、31或33所述的半导体器件。
CNB971095035A 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法 Expired - Fee Related CN1165962C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP61895/1996 1996-02-23
JP61896/96 1996-02-23
JP6189696 1996-02-23
JP6189596 1996-02-23
JP61895/96 1996-02-23
JP61896/1996 1997-02-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100544153A Division CN100388636C (zh) 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1166048A CN1166048A (zh) 1997-11-26
CN1165962C true CN1165962C (zh) 2004-09-08

Family

ID=26402983

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100544153A Expired - Fee Related CN100388636C (zh) 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法
CNB971095035A Expired - Fee Related CN1165962C (zh) 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100544153A Expired - Fee Related CN100388636C (zh) 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法

Country Status (4)

Country Link
US (3) US6787806B1 (zh)
KR (1) KR100467557B1 (zh)
CN (2) CN100388636C (zh)
TW (1) TW374196B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
KR100560047B1 (ko) * 1997-02-24 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막및반도체장치
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
KR100421914B1 (ko) * 2001-12-28 2004-03-11 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
AU2003280417A1 (en) * 2002-07-01 2004-01-19 Thomas Steel Strip Corrosion resistant coatings and method of producing
US7417252B2 (en) * 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
US7699232B2 (en) 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes
CN101943667B (zh) * 2005-02-10 2013-06-19 株式会社半导体能源研究所 半导体器件
US7470573B2 (en) * 2005-02-18 2008-12-30 Sharp Laboratories Of America, Inc. Method of making CMOS devices on strained silicon on glass
KR100648194B1 (ko) * 2005-07-27 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
US7601227B2 (en) * 2005-08-05 2009-10-13 Sumco Corporation High purification method of jig for semiconductor heat treatment
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
US20070161150A1 (en) * 2005-12-28 2007-07-12 Intel Corporation Forming ultra dense 3-D interconnect structures
WO2007106502A2 (en) * 2006-03-13 2007-09-20 Nanogram Corporation Thin silicon or germanium sheets and photovoltaics formed from thin sheets
KR100857453B1 (ko) * 2006-09-29 2008-09-08 한국전자통신연구원 저전압용 이미지 센서의 감광 픽셀
US8334536B2 (en) * 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
CN101680091A (zh) * 2007-06-15 2010-03-24 纳克公司 反应性气流沉积和无机箔的合成
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
CN100582855C (zh) * 2007-08-23 2010-01-20 鸿富锦精密工业（深圳）有限公司 内视镜头及内视镜装置
KR100982310B1 (ko) * 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US20100294352A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Metal patterning for electrically conductive structures based on alloy formation
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
US8314421B2 (en) * 2009-06-01 2012-11-20 Qiu Cindy X Thin film transistors and circuits with metal oxynitride active channel layers
US8772627B2 (en) * 2009-08-07 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
CN102576738B (zh) 2009-10-16 2015-06-03 株式会社半导体能源研究所 逻辑电路和半导体器件
US8602838B2 (en) * 2010-08-26 2013-12-10 Mcronix International Co., Ltd. Chemical mechanical polishing method and system
FR2968457B1 (fr) * 2010-12-07 2013-03-22 Sagem Defense Securite Procédé de fabrication d'au moins une cellule pixelique détectrice, capteur comportant au moins une telle cellule.
TWM421516U (en) 2011-07-05 2012-01-21 Chunghwa Picture Tubes Ltd Top-gate type transistor array substrate
CN103295901B (zh) * 2012-03-02 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103560760B (zh) * 2013-11-13 2019-05-03 福禄克精密测量有限公司 放大电路以及测量装置
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
WO2019066961A1 (en) * 2017-09-29 2019-04-04 Intel Corporation THIN FILM MULTILAYER REAR GRID LAYER TRANSISTOR
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
JP2022085258A (ja) * 2020-11-27 2022-06-08 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、および移動体

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964941A (en) * 1971-06-21 1976-06-22 Motorola, Inc. Method of making isolated complementary monolithic insulated gate field effect transistors
US4217153A (en) * 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US4104675A (en) * 1977-06-21 1978-08-01 International Business Machines Corporation Moderate field hole and electron injection from one interface of MIM or MIS structures
US4231809A (en) 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
DE3380285D1 (en) * 1982-03-26 1989-08-31 Fujitsu Ltd Mos semiconductor device and method of producing the same
JPH0712210B2 (ja) * 1982-06-02 1995-02-08 株式会社日立製作所 撮像表示装置
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPS6179315U (zh) * 1984-10-26 1986-05-27
DE3689735T2 (de) * 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
DE3779672T2 (de) * 1986-03-07 1993-01-28 Iizuka Kozo Verfahren zum herstellen einer monokristallinen halbleiterschicht.
US4753896A (en) * 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
US4786955A (en) * 1987-02-24 1988-11-22 General Electric Company Semiconductor device with source and drain depth extenders and a method of making the same
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2746606B2 (ja) * 1987-09-18 1998-05-06 ゼロックス コーポレーション 大粒子多結晶質膜の製造方法
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5059304A (en) * 1988-02-12 1991-10-22 Chevron Research Company Process for removing sulfur from a hydrocarbon feedstream using a sulfur sorbent with alkali metal components or alkaline earth metal components
US4899202A (en) * 1988-07-08 1990-02-06 Texas Instruments Incorporated High performance silicon-on-insulator transistor with body node to source node connection
US4906587A (en) * 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
US5002630A (en) * 1989-06-06 1991-03-26 Rapro Technology Method for high temperature thermal processing with reduced convective heat loss
US5215931A (en) * 1989-06-13 1993-06-01 Texas Instruments Incorporated Method of making extended body contact for semiconductor over insulator transistor
JPH0758773B2 (ja) * 1989-07-14 1995-06-21 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5849627A (en) 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5089441A (en) 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers
FR2663464B1 (fr) * 1990-06-19 1992-09-11 Commissariat Energie Atomique Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
DE69111929T2 (de) * 1990-07-09 1996-03-28 Sony Corp Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
KR920008834A (ko) * 1990-10-09 1992-05-28 아이자와 스스무 박막 반도체 장치
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
TW237562B (zh) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
EP0510667B1 (en) * 1991-04-26 1996-09-11 Canon Kabushiki Kaisha Semiconductor device having an improved insulated gate transistor
US5261999A (en) * 1991-05-08 1993-11-16 North American Philips Corporation Process for making strain-compensated bonded silicon-on-insulator material free of dislocations
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0553775B1 (en) * 1992-01-28 1998-04-08 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
JP3199847B2 (ja) * 1992-07-09 2001-08-20 株式会社東芝 半導体装置およびその製造方法
US5403759A (en) * 1992-10-02 1995-04-04 Texas Instruments Incorporated Method of making thin film transistor and a silicide local interconnect
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JPH0798460A (ja) 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
US5982002A (en) 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
JP3497198B2 (ja) 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JP3318384B2 (ja) 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
US6683350B1 (en) 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
CN1052110C (zh) 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
CN1542929B (zh) 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
TW295703B (zh) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5298447A (en) * 1993-07-22 1994-03-29 United Microelectronics Corporation Method of fabricating a flash memory cell
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
JP3281700B2 (ja) * 1993-12-22 2002-05-13 三菱電機株式会社 半導体装置
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (zh) * 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3195157B2 (ja) 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3109968B2 (ja) 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
US6421754B1 (en) 1994-12-22 2002-07-16 Texas Instruments Incorporated System management mode circuits, systems and methods
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
JPH08203998A (ja) * 1995-01-20 1996-08-09 Sony Corp 多層配線の形成方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3482028B2 (ja) * 1995-03-01 2003-12-22 株式会社リコー マイクロセンサ
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US5841173A (en) * 1995-06-16 1998-11-24 Matsushita Electric Industrial Co., Ltd. MOS semiconductor device with excellent drain current
JPH098313A (ja) * 1995-06-23 1997-01-10 Sharp Corp 半導体装置の製造方法および液晶表示装置の製造方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
JP2692659B2 (ja) 1995-10-13 1997-12-17 日本電気株式会社 Ｓｏｉ基板および該ｓｏｉ基板の製造方法
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3604791B2 (ja) 1995-11-09 2004-12-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
US5573964A (en) * 1995-11-17 1996-11-12 International Business Machines Corporation Method of making thin film transistor with a self-aligned bottom gate using diffusion from a dopant source layer
TW324101B (en) 1995-12-21 1998-01-01 Hitachi Ltd Semiconductor integrated circuit and its working method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
US5728619A (en) * 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JPH1020331A (ja) 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
TW556263B (en) 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
JP3260660B2 (ja) 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5899711A (en) 1996-10-11 1999-05-04 Xerox Corporation Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6262438B1 (en) 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US5904528A (en) * 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US7172929B2 (en) 2007-02-06
US20040206958A1 (en) 2004-10-21
CN1567735A (zh) 2005-01-19
TW374196B (en) 1999-11-11
KR970063787A (ko) 1997-09-12
CN1166048A (zh) 1997-11-26
US6787806B1 (en) 2004-09-07
US8008693B2 (en) 2011-08-30
CN100388636C (zh) 2008-05-14
KR100467557B1 (ko) 2005-07-28
US20070252206A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN1165962C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1237617C (zh) 静态随机存取存储器
KR100279107B1 (ko) 반도체박막 제작방법과 반도체장치 제작방법
KR100536523B1 (ko) 반도체박막및반도체장치
CN1825593B (zh) 半导体器件
KR100474790B1 (ko) 반도체장치의제작방법,표시장치,및전계발광표시장치
CN100468777C (zh) 便携式信息终端
US20090123643A1 (en) Electronic Device and Method for Manufacturing the Same
US7298021B2 (en) Electronic device and method for manufacturing the same
JPH10125926A (ja) 半導体装置およびその作製方法
JP4421632B2 (ja) 半導体装置の作製方法
CN1929152A (zh) 半导体器件
JP3392325B2 (ja) 液晶表示装置
JP4027449B2 (ja) 半導体薄膜及び半導体装置の作製方法
JP4115582B2 (ja) 半導体装置の作製方法
JPH09289165A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09289167A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP2004128514A (ja) 半導体装置の作製方法
JPH09275216A (ja) 半導体装置およびその作製方法
JP2004128515A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908

Termination date: 20160223