CN103295901B - 鳍式场效应管的形成方法 - Google Patents
鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN103295901B CN103295901B CN201210054232.6A CN201210054232A CN103295901B CN 103295901 B CN103295901 B CN 103295901B CN 201210054232 A CN201210054232 A CN 201210054232A CN 103295901 B CN103295901 B CN 103295901B
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- forming method
- annealing
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000000137 annealing Methods 0.000 claims abstract description 58
- 239000007789 gas Substances 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- NTQGILPNLZZOJH-UHFFFAOYSA-N disilicon Chemical compound [Si]#[Si] NTQGILPNLZZOJH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- LUXIMSHPDKSEDK-UHFFFAOYSA-N bis(disilanyl)silane Chemical compound [SiH3][SiH2][SiH2][SiH2][SiH3] LUXIMSHPDKSEDK-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Abstract
一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有介质层和鳍部，所述鳍部贯穿所述介质层，且鳍部的顶部高于介质层表面；采用氢气和与鳍部的材料相对应的修复气体对所述鳍部进行退火处理；退火处理后，形成位于介质层表面、且横跨所述鳍部的顶部和侧壁的栅极结构。形成的鳍式场效应管的鳍部表面平整，栅极结构与鳍部表面贴合紧密，鳍式场效应管的性能稳定。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(FinFET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，形成鳍式场效应晶体管的器件性能好。
为解决上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底表面具有介质层和鳍部，所述鳍部贯穿所述介质层，且鳍部的顶部高于介质层表面；
采用氢气和与鳍部的材料相对应的修复气体对所述鳍部进行退火处理；
退火处理后，形成位于介质层表面、且横跨所述鳍部的顶部和侧壁的栅极结构。
可选地，所述鳍部的材料为SiGe、Ge、III-V族化合物。
可选地，所述修复气体为硅源气体、锗源气体或者包含III-V族化合物中元素的气体。
可选地，所述鳍部的材料为SiGe，所述修复气体为硅源气体。
可选地，当采用硅源气体和氢气对鳍部进行退火处理时，鳍部表面硅的线生长速率为2000-8000厘米/秒。
可选地，所述退火处理的温度为600-950℃，退火腔室的压力为0.01-60托，退火时长为1毫秒-60分钟。
可选地，所述硅源气体的体积占总退火气体的体积百分比小于0.5％。
可选地，当采用硅源气体和氢气对鳍部进行退火处理时，鳍部表面硅的线生长速率为2000-5000厘米/秒。
可选地，所述退火处理的温度为600-800℃，退火腔室的压力为0.01-50托，退火时长为1毫秒-60分钟。
可选地，所述硅源气体的体积占总退火气体的体积百分比小于0.2％。
可选地，当采用硅源气体和氢气对鳍部进行退火处理时，鳍部表面硅的线生长速率为3000-4000厘米/秒。
可选地，所述退火处理的温度为600-750℃，退火腔室的压力为0.01-40托，退火时长为1毫秒-60分钟。
可选地，所述硅源气体为乙硅烷、丙硅烷、丁硅烷或戊硅烷。
可选地，所述半导体衬底的材料为硅。
可选地，所述栅极结构包括位于所述介质层表面的栅介质层，位于所述栅介质层表面的栅电极层。
可选地，所述栅介质层的材料为氧化硅或高K介质。
可选地，所述栅电极层的材料为金属。
可选地，还包括：在退火处理后，形成栅极结构前，形成覆盖所述鳍部顶部的隔离层。
可选地，所述隔离层的材料为SiN。
可选地，还包括：以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部内掺杂形成源/漏极。
与现有技术相比，本发明的实施例具有以下优点：
采用氢气和与鳍部的材料相对应的修复气体对鳍部进行退火处理，退火处理时在氢气的作用下，鳍部内的原子进行了重组，鳍部内的空穴、错位等晶格缺陷得到缓解，并且由于修复气体中包含用于形成鳍部的元素，所述修复气体中的用于形成鳍部的元素在退火处理过程中，形成与鳍部材料相对应的原子补充到鳍部表面的凹陷处，使得鳍部表面变得更加平整，有利于后续形成栅极结构时，栅极结构与鳍部表面紧密贴合，形成的鳍式场效应管的栅极漏电流小，器件性能稳定。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2是现有技术的鳍式场效应管的微观示意图；
图3是本发明一实施例的鳍式场效应管的形成过程的剖面结构示意图；
图5是本发明实施例的鳍式场效应管的流程结构示意图；
图4、图6、7、9是本发明另一实施例的鳍式场效应管的形成过程的剖面结构示意图；
图8是图7的俯视结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的鳍式场效应管的器件性能不稳定。
经过研究，发明人发现，现有技术的鳍式场效应管的器件性能不稳定的其中一个原因是：请参考图2，现有技术采用刻蚀的方法形成鳍部114时，刻蚀气体对鳍部114表面有腐蚀作用，会导致鳍部114表面存在凹陷110，所述表面具有凹陷110的鳍部114会影响后续栅极结构的形成，栅极结构与鳍部114表面没有紧密贴合，导致鳍式场效应管工作时产生大的栅极漏电流，导致器件的性能不稳定。
进一步的，发明人发现，请参考图3，采用氢气对所述鳍部114进行退火处理时，在氢气的作用下，鳍部114内的原子发生重组，鳍部114内的空穴、错位等晶格缺陷得到缓解，而且鳍部114表面的部分凹陷也由于鳍部114原子的运动重组也得到修复，但是由于形成鳍部114的原子总量一定，当鳍部114侧壁和内部的上述缺陷得到修复后，鳍部114的其他地方又会有新的缺陷产生，例如所述鳍部114的顶部115变成半球形，或鳍部114的顶角(未示出)处变得圆滑，顶部变成半球形或顶角处变得圆滑的鳍部114，在后续形成栅极结构时，仍然存在栅极结构与鳍部114表面没有紧密贴合，鳍式场效应管工作时产生大的栅极漏电流，器件的性能不稳定等问题。
更进一步的，请参考图4，发明人研究后发现，在采用氢气氛围对鳍部进行退火处理时，可以加入少量与鳍部114的材料相对应的修复气体，即修复气体中包含用于形成鳍部114的元素，所述修复气体中的用于形成鳍部114的元素在退火处理过程中，形成与鳍部114材料相对应的原子112补充到鳍部114表面的凹陷(未标示)处，使得鳍部114表面变得更加平整，有利于后续形成栅极结构时，栅极结构与鳍部114表面紧密贴合，形成的鳍式场效应管的栅极漏电流小，器件性能稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参考图5，本发明实施例的鳍式场效应管的形成方法，包括：
步骤S201，提供半导体衬底，所述半导体衬底表面具有介质层和鳍部，所述鳍部贯穿所述介质层，且鳍部的顶部高于介质层表面；
步骤S203，采用氢气和与鳍部的材料相对应的修复气体对所述鳍部进行退火处理；
步骤S205，退火处理后，形成位于介质层表面、且横跨所述鳍部的顶部和侧壁的栅极结构。
具体的，请参考图6-图9，图6、7、9是本发明实施例的鳍式场效应管的形成过程的剖面结构示意图，图8是图7的俯视结构示意图。
请参考图6，提供半导体衬底300，所述半导体衬底300表面具有介质层301和鳍部303，所述鳍部303贯穿所述介质层301，且鳍部303的顶部高于介质层301表面。
所述半导体衬底300用于为后续工艺提供工作平台(即在半导体衬底300的表面进行后续工艺，以形成鳍式场效应管)，所述半导体衬底300的材料为硅衬底或绝缘体上硅(SOI)。本发明的实施例中，所述半导体衬底300为绝缘体上硅(SOI)。
所述介质层301用于隔离后续形成的栅电极层和半导体衬底300。本发明的实施例中，所述介质层301的材料为SiO2。
所述鳍部303后续作为鳍式场效应管的重要部分。所述鳍部303的形成工艺为沉积工艺加刻蚀工艺，形成的鳍部303贯穿介质层301，且顶部高于介质层301表面。所述鳍部303的材料为SiGe、Ge或III-V族化合物(例如GaAs、InP等)。在本发明的实施例中，所述鳍部303的材料为SiGe。
需要说明的是，在本发明的其他实施例中，所述鳍部303还可以贯穿介质层301，并延伸至部分半导体衬底300内，以减小鳍式场效应管的栅极漏电流。
请继续参考图6，采用氢气和与鳍部303的材料相对应的修复气体对所述鳍部303进行退火处理。
所述氢气用于在退火处理时，使鳍部303内的原子进行运动重组，以消除鳍部303内的空穴、错位等晶格缺陷。发明人发现，在氢气氛围下对鳍部进行退火处理时，虽然鳍部303内部和侧壁的上述缺陷得到修复，但是由于形成鳍部303的原子总量一定，鳍部303的其他地方又会有新的缺陷产生，例如鳍部303的顶部变成半球形，或鳍部303的顶角(未标示)处变得圆滑，顶部变成半球形或顶角处变得圆滑的鳍部303，在后续形成栅极结构时，仍然存在栅极结构与鳍部303表面没有紧密贴合，鳍式场效应管工作时产生大的栅极漏电流，器件的性能不稳定等问题。
经过进一步研究，发明人研究后发现，在采用氢气氛围对鳍部进行退火处理时，可以加入少量与鳍部303的材料相对应的修复气体，即修复气体中包含用于形成鳍部303的元素，所述修复气体中的用于形成鳍部303的元素在退火处理过程中，形成与鳍部303材料相对应的原子303补充到鳍部303表面的凹陷(未标示)处，使得鳍部303表面变得更加平整，有利于后续形成栅极结构时，栅极结构与鳍部303表面紧密贴合，形成的鳍式场效应管的栅极漏电流小，器件性能稳定。
在本发明的实施例中，所述修复气体为硅源气体，例如乙硅烷(Disilane)、丙硅烷(Trisilane)、丁硅烷(Tetrasilane)或戊硅烷(Pentasiliane)，用于退火处理时将硅原子补充到鳍部303，使得鳍部303的侧壁、顶部平整，鳍部303顶部不会形成半球形，且其顶角也不会变得圆滑。经过反复试验后，发明人发现，当硅原子的线生长速率为2000-8000厘米/秒时，形成的鳍部303的表面较为平整，后续形成的栅极结构的质量好，与鳍部303贴合的较为紧密，并且由于本发明实施例的退火温度低，鳍部303的质量也好，鳍式场效应管的性能稳定。
需要说明的是，所述硅原子的线生长速率与退火处理时的工艺参数有关，当采用乙硅烷作为硅源，所述退火处理的温度为600-950℃，退火腔室的压力为0.01-60托(Torr)，退火时间为1毫秒-60分钟时，硅原子的线生长速率可以达到2000-8000厘米/秒。
考虑到鳍部303的表面需要的硅原子有限，硅源气体中硅的含量无需太多，在本发明的另一个实施例中，当退火处理的温度为600-800℃，退火腔室的压力为0.01-50托(Torr)，退火时长为1毫秒-60分钟时，通入占总退火气体的体积百分比小于0.5％的乙硅烷作为硅源气体，鳍部303表面缺陷处硅的线生长速率为2000-5000厘米/秒，形成的鳍式场效应管的性能更好。
更进一步的，为了防止硅源气体中硅在鳍部303缺陷外的地方沉积，硅源气体中硅的含量的控制极为重要。在本发明的又一实施例中，退火处理的温度为600-750℃，退火腔室的压力为0.01-40托(Torr)，退火时间为1毫秒-60分钟，通入体积百分比小于0.2％的乙硅烷作为硅源气体，所述硅源气体中硅在鳍部303表面缺陷处的线生长速率为3000-4000厘米/秒，形成的鳍式场效应管的性能更好。
需要说明的是，在本发明的其他实施例中，所述修复气体还可以为锗源气体，或者包含III-V族化合物中元素的气体，所述修复气体的选择由鳍部的材料决定。
请参考图7，退火处理后，形成位于介质层301表面、且横跨所述鳍部303顶部和侧壁的栅极结构。
所述栅极结构包括位于所述鳍部303表面的栅介质层305和覆盖所述栅介质层305的栅电极层307。所述栅介质层305的材料为氧化硅或者高K介质，所述栅电极层307的材料为金属。
如图8所示，所述栅极结构横跨所述鳍部303。需要说明的是，鳍式场效应管的形成方法还包括：以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部303内掺杂形成源/漏极。所述形成栅极结构后部分暴露的鳍部303，则用于后续形成源/漏极，在此不再赘述。
上述步骤完成后，本发明实施例的鳍式场效应管的制作完成。
需要说明的是，本发明实施例中，以三栅鳍式场效应管(Tri-gateFinFET)为例进行说明。然而，在本发明的其他实施例中，本方法还可以应用于两栅鳍式场效应管(FinFET)。
请参考图9，两栅鳍式场效应管的形成方法包括：
提供半导体衬底400，形成在所述半导体衬底400表面的介质层401，贯穿所述介质层401，且部分暴露于介质层401表面的鳍部403；
采用氢气和与鳍部403相对应的修复气体对所述鳍部403进行退火处理；
在退火处理后，形成覆盖所述鳍部403顶部的隔离层405；
形成位于介质层表面、且横跨所述隔离层405的顶部和侧壁、以及鳍部403侧壁的栅极结构。
所述半导体衬底400用于为后续工艺提供工作平台，所述半导体衬底400的材料为硅；所述介质层401用于隔离后续形成的栅电极层和半导体衬底400，所述介质层401的材料为氧化硅；所述鳍部403为后续形成的鳍式场效应管的重要组成部分，以减小短沟道效应，所述鳍部403的材料为SiGe、Ge或III-V族化合物(例如GaAs、InP等)。
所述退火处理时采用的修复气体为硅源、锗源或者包含III-V族化合物中元素的气体。所述退火处理的工艺参数请参考上一实施例中形成三栅鳍式场效应管的相关参数，在此不再赘述。
所述隔离层404用于隔离鳍部403顶部和栅极结构，所述隔离层404的材料为氮化硅(SiN)。
所述栅极结构包括位于所述鳍部403表面的栅介质层405和覆盖所述栅介质层405的栅电极层407。所述栅介质层405的材料为氧化硅或者高K介质，所述栅电极层407的材料为金属。
需要说明的是，所述两栅鳍式场效应管的形成方法，也包括：以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部内掺杂形成源/漏极。具体请参考形成三栅鳍式场效应管的形成方法，在此不再赘述。
通过上述方法形成的两栅鳍式场效应管，鳍部403的顶部和侧壁平整，后续形成的隔离层404和栅极结构与鳍部403的贴合均较为紧密，不易产生栅极漏电流，形成的鳍式场效应管的性能稳定。
综上，采用氢气和与鳍部的材料相对应的修复气体对鳍部进行退火处理，退火处理时在氢气的作用下，鳍部内的原子进行了重组，鳍部内的空穴、错位等晶格缺陷得到缓解，并且由于修复气体中包含用于形成鳍部的元素，所述修复气体中的用于形成鳍部的元素在退火处理过程中，形成与鳍部材料相对应的原子补充到鳍部表面的凹陷处，使得鳍部表面变得更加平整，有利于后续形成栅极结构时，栅极结构与鳍部表面紧密贴合，形成的鳍式场效应管的栅极漏电流小，器件性能稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (14)
1.一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底表面具有介质层和鳍部，所述鳍部贯穿所述介质层，且鳍部的顶部高于介质层表面；
其特征在于，还包括：
采用氢气和与鳍部的材料相对应的修复气体对所述鳍部进行退火处理，所述鳍部的材料为SiGe；
退火处理后，形成位于介质层表面、且横跨所述鳍部的顶部和侧壁的栅极结构，所述栅极结构包括位于所述鳍部表面的栅介质层，所述栅介质层的材料为氧化硅或高K介质。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述修复气体为硅源气体。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火处理的温度为600-950℃，退火腔室的压力为0.01-60托，退火时间为1毫秒-60分钟。
4.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述硅源气体的体积占总退火气体的体积百分比小于0.5％。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火处理的温度为600-800℃，退火腔室的压力为0.01-50托，退火时间为1毫秒-60分钟。
6.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述硅源气体的体积占总退火气体的体积百分比小于0.2％。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火处理的温度为600-750℃，退火腔室的压力为0.01-40Torr，退火时间为1毫秒-60分钟。
8.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述硅源气体为乙硅烷、丙硅烷、丁硅烷或戊硅烷。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体衬底的材料为硅。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极结构还包括位于所述栅介质层表面的栅电极层。
11.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅电极层的材料为金属。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在退火处理后，形成栅极结构前，形成覆盖所述鳍部顶部的隔离层。
13.如权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离层的材料为SiN。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部内掺杂形成源/漏极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210054232.6A CN103295901B (zh) | 2012-03-02 | 2012-03-02 | 鳍式场效应管的形成方法 |
| US13/777,346 US8865552B2 (en) | 2012-03-02 | 2013-02-26 | Fin field effect transistor and fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210054232.6A CN103295901B (zh) | 2012-03-02 | 2012-03-02 | 鳍式场效应管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103295901A CN103295901A (zh) | 2013-09-11 |
| CN103295901B true CN103295901B (zh) | 2016-08-03 |
Family
ID=49042334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210054232.6A Active CN103295901B (zh) | 2012-03-02 | 2012-03-02 | 鳍式场效应管的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8865552B2 (zh) |
| CN (1) | CN103295901B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8959468B2 (en) * | 2013-03-15 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fault injection of finFET devices |
| CN104979204B (zh) * | 2014-04-04 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| KR102270916B1 (ko) | 2015-04-06 | 2021-06-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR102424963B1 (ko) * | 2015-07-30 | 2022-07-25 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| CN106611706A (zh) * | 2015-10-27 | 2017-05-03 | 中国科学院微电子研究所 | 一种调节鳍体形貌的方法 |
| WO2018004571A1 (en) * | 2016-06-29 | 2018-01-04 | Intel Corporation | Wide bandgap group iv subfin to reduce leakage |
| DE112016007023T5 (de) | 2016-06-30 | 2019-03-21 | Intel Corporation | Ein FINFET-Transistor mit einer dotierten Teil-Finnen-Struktur zum Reduzieren eines Kanal-zu-Substrat-Leckens |
| TWI809806B (zh) * | 2022-04-01 | 2023-07-21 | 南亞科技股份有限公司 | 半導體結構及其製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW374196B (en) * | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| CN1224924A (zh) * | 1997-12-26 | 1999-08-04 | 佳能株式会社 | 热处理soi衬底的方法和设备及利用其制备soi衬底的方法 |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| US6774040B2 (en) * | 2002-09-12 | 2004-08-10 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| KR100577562B1 (ko) | 2004-02-05 | 2006-05-08 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| US20060197140A1 (en) * | 2005-03-04 | 2006-09-07 | Freescale Semiconductor, Inc. | Vertical transistor NVM with body contact structure and method |
| KR100858882B1 (ko) * | 2007-03-19 | 2008-09-17 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| JP4966153B2 (ja) * | 2007-10-05 | 2012-07-04 | 株式会社東芝 | 電界効果トランジスタおよびその製造方法 |
| US8268729B2 (en) * | 2008-08-21 | 2012-09-18 | International Business Machines Corporation | Smooth and vertical semiconductor fin structure |
| CN102034831B (zh) * | 2009-09-28 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法 |
| US8426277B2 (en) * | 2011-09-23 | 2013-04-23 | United Microelectronics Corp. | Semiconductor process |
| US20130302954A1 (en) * | 2012-05-10 | 2013-11-14 | Globalfoundries Inc. | Methods of forming fins for a finfet device without performing a cmp process |
-
2012
- 2012-03-02 CN CN201210054232.6A patent/CN103295901B/zh active Active
-
2013
- 2013-02-26 US US13/777,346 patent/US8865552B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8865552B2 (en) | 2014-10-21 |
| US20130228832A1 (en) | 2013-09-05 |
| CN103295901A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295901B (zh) | 鳍式场效应管的形成方法 | |
| CN102938377B (zh) | 半导体结构及其形成方法,pmos晶体管及其形成方法 | |
| CN101030602B (zh) | 一种可减小短沟道效应的mos晶体管及其制作方法 | |
| TWI397184B (zh) | 氧化物半導體薄膜電晶體 | |
| US9337300B2 (en) | Nitride-based semiconductor device | |
| US9653607B2 (en) | Thin film transistor and manufacturing method thereof | |
| Mertens et al. | Si-cap-free SiGe p-channel FinFETs and gate-all-around transistors in a replacement metal gate process: Interface trap density reduction and performance improvement by high-pressure deuterium anneal | |
| CN104037225A (zh) | 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管 | |
| WO2017008331A1 (zh) | Tft基板结构及其制作方法 | |
| CN105702742A (zh) | 氧化物薄膜晶体管及其制备方法 | |
| US20090101976A1 (en) | Body tie test structure for accurate body effect measurement | |
| KR101125904B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 | |
| CN109950256A (zh) | 改善fdsoi pmos结构且提高mos器件性能的方法 | |
| CN104681491A (zh) | Cmos电路结构、其制作方法、显示基板及显示装置 | |
| CN102800594A (zh) | Pmos管的制作方法 | |
| CN105826194A (zh) | 半导体器件及其形成方法 | |
| US7271066B2 (en) | Semiconductor device and a method of manufacturing the same | |
| CN104701177A (zh) | 晶体管的形成方法 | |
| CN103378152B (zh) | 鳍式场效应管及其形成方法 | |
| US20110121391A1 (en) | Method for manufacturing a suspended membrane and dual-gate mos transistor | |
| KR102035847B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| Moran et al. | Self-aligned 0.12/spl mu/m T-gate In/sub. 53/Ga/sub. 47/As/In/sub. 52/Al/sub. 48/As HEMT technology utilising a non-annealed ohmic contact strategy | |
| JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
| JP4223764B2 (ja) | 半導体素子の薄膜トランジスタの製造方法 | |
| CN109346412B (zh) | 一种薄膜晶体管的制造方法及薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |