DE112016007023T5 - Ein FINFET-Transistor mit einer dotierten Teil-Finnen-Struktur zum Reduzieren eines Kanal-zu-Substrat-Leckens - Google Patents

Ein FINFET-Transistor mit einer dotierten Teil-Finnen-Struktur zum Reduzieren eines Kanal-zu-Substrat-Leckens Download PDF

Info

Publication number
DE112016007023T5
DE112016007023T5 DE112016007023.3T DE112016007023T DE112016007023T5 DE 112016007023 T5 DE112016007023 T5 DE 112016007023T5 DE 112016007023 T DE112016007023 T DE 112016007023T DE 112016007023 T5 DE112016007023 T5 DE 112016007023T5
Authority
DE
Germany
Prior art keywords
indium
fin structure
channel
sub
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016007023.3T
Other languages
English (en)
Inventor
Gilbert Dewey
Matthew V. Metz
Willy Rachmady
Anand S. Murthy
Chandra S. Mohapatra
Tahir Ghani
Sean T. Ma
Jack T. Kavalieros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016007023T5 publication Critical patent/DE112016007023T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Vorrichtung wird beschrieben. Die Vorrichtung umfasst ein FINFET-Bauelement mit einem Kanal. Der Kanal besteht aus einem ersten Halbleitermaterial, das auf einer Teil-Finnen-Struktur unter dem Kanal epitaxial gewachsen ist. Die Teil-Finnen-Struktur besteht aus einem zweiten Halbleitermaterial, das unterschiedlich zu dem ersten Halbleitermaterial ist. Die Teil-Finnen-Struktur ist auf einem Substrat epitaxial gewachsen, das aus einem dritten Halbleitermaterial besteht, das unterschiedlich zu dem ersten und zweiten Halbleitermaterial ist. Die Teil-Finnen-Struktur hat eine dotierte Region, um Leckströme zwischen dem Kanal und dem Substrat wesentlich zu verhindern.

Description

  • GEBIET DER ERFINDUNG
  • Das Gebiet der Erfindung bezieht sich auf Halbleiter-Technik und genauer gesagt auf einen FINFET-Transistor mit einer dotierten Teil-Finnen-Struktur zum Reduzieren eines Kanal-zu-Substrat-Leckens.
  • Hintergrund
  • Leckströme können ein besonders störendes Problem für extrem kleine Transistor-Bauelemente sein. Extrem kleine Transistoren sind hier nicht nur anfälliger für Lecken, sondern aufgrund ihrer extrem kleinen Größe kann auch eine extrem große Anzahl von derartigen Transistoren auf einem einzelnen Halbleiterchip monolithisch integriert sein, was das Problem des Leistungsverbrauchs für den Halbleiterchip insgesamt verstärkt. Halbleiter herstellende Ingenieure suchen deshalb ständig nach Möglichkeiten, um den Leistungsverbrauch ihrer Transistor-Bauelemente zu verbessern.
  • Figurenliste
  • Ein besseres Verständnis der vorliegenden Erfindung kann aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den nachfolgenden Zeichnungen erhalten werden, in denen:
    • 1a, 1b und 1c (Stand der Technik) unterschiedliche Perspektiven ein FINFET-Bauelements zeigen;
    • 2 ein Energiebanddiagramm des FINFET-Bauelements aus dem Stand der Technik zeigt;
    • 3a, 3b und 3c unterschiedliche Perspektiven eines verbesserten FINFET-Bauelements zeigen;
    • 4 ein Energiebanddiagramm des verbesserten FINFET-Bauelements zeigt;
    • 5a bis 5i ein Verfahren zum Herstellen des FINFET-Bauelements von 3 zeigen;
    • 6 ein Rechensystem zeigt.
  • Detaillierte Beschreibung
  • 1a zeigt einen Querschnitt der Breite nach eines Finnen-Feldeffekttransistors (FINFET; FET = Field Effect Transistor) aus dem Stand der Technik, während 1b und 1c Querschnitte der Länge nach des gleichen FINFET-Transistors entlang verschiedener Achsen zeigen. 1b zeigt einen Querschnitt der Länge nach des Bauelements, das entlang einer yz-Ebene liegt, die an der Achse 114 von 1a angeordnet ist. 1c zeigt einen Querschnitt der Länge nach des Bauelements, das entlang einer yz-Ebene liegt, die an der Achse 115 von 1a angeordnet ist. Der Querschnitt von 1A ist aus der Perspektive der xy-ausgerichteten Ebene 113 aus 1b und 1c genommen, in Blickrichtung auf die -z-Richtung in Richtung des Gates (so dass das Gate gesehen werden kann).
  • Wie in der nachfolgenden Erläuterung verdeutlicht wird, ergibt ein Vergleich sowohl von 1b und 1c miteinander als auch mit 1a, dass eine Teil-Finnen-Struktur 104 direkt unter einer Kanalregion 111 von der Source zu dem Drain verläuft (außer direkt unter dem Gate), wohingegen ein Dielektrikum 101 auf jeder Seite der Teil-Finnen-Struktur 104 in Bereichen vorliegt, die nicht direkt unter dem Kanal 111 sind.
  • Wie im Stand der Technik bekannt ist, besteht ein FINFET-Transistor aus einer Kanalregion 111, die sich von einer Oberfläche eines Halbleiterchips aufwärts in Form einer Finne erstreckt. Bezugnehmend auf 1c fließen in dem aktiven Modus Elektronen von links nach rechts in der -z-Richtung von dem Source-Kontakt 110 durch den Kanal 111 und dann in den Drain-Kontakt 112. Als solches fließt Strom „in die Seite“ von 1a innerhalb der Kanalregion 111. Die Kanalregion 111 ist durchgehend und erstreckt sich zwischen dem Source- und Drain-Knoten einschließlich direkt unter dem Gate.
  • Die Kanalregion 111, die bei verschiedenen Ausführungsbeispielen Indiumgalliumarsenid aufweist, wird auf der Teil-Finnen-Struktur 104 gewachsen, die bei einem Ausführungsbeispiel irgendeines von Galliumarsenid, Indiumphosphid, Indiumaluminiumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumantimon oder Indiumarsenidantimon aufweist. Das Teil-Finnen-Material 104 ist direkt unter dem Gate entfernt, was einen Leerraum 120 unter dem Gate hinterlässt. Bei anderen Ausführungsbeispielen kann der Leerraum 120 unter dem Gate mit einem Dielektrikum wie beispielsweise Siliziumdioxid gefüllt sein. Der Leerraum / das Oxid unter dem Gate stellt sicher, dass Ströme zwischen der Source und dem Drain im Wesentlichen nur durch die Kanalregion 111 fließen. Die Teil-Finnen-Struktur 104 wird epitaxial auf einem unteren Halbleitersubstrat 102 innerhalb eines Leerraums gewachsen, der in eine dielektrische Schicht 101 geätzt ist.
  • Das untere Substrat 102 weist ein unterschiedliches Material auf (wie beispielsweise Silizium) als die Teil-Finnen-Struktur 104, wodurch eine Heterostruktur an der Schnittstelle zwischen Teil-Finne 104 und unterem Substrat 102 gebildet wird.
  • Bei nominalen FINFET-Entwürfen, bezugnehmend auf 2, wird das Teil-Finnen 204-Material intrinsisch gehalten. Das heißt, es wird im Wesentlichen nicht n-Typ- oder p-Typ-dotiert bei einem Versuch, auf die besonders hohe Bandabstandsenergie des Materials der Teilfinne zu vertrauen, um Leckströme zu verhindern, die durch die Teil-Finnen-Struktur 204 zwischen dem Kanal 211 und dem Substrat 202 passieren könnten. Bei einem Ausführungsbeispiel, bei dem der Kanal 211 Indiumgalliumarsenid aufweist und die Teil-Finne 204 Galliumarsenid aufweist, hat das reine Galliumarsenid in der Teil-Finne 204 zum Beispiel einen Energiebandabstand 222 von 1,44 eV, wohingegen die Einführung von Indium in das Galliumarsenid in dem Kanal 211 den Bandabstand 223 von dem Kanal 211 auf einen Wert merkbar niedriger als 1,44 ev reduziert.
  • Wie aus dem beispielhaften Energiebanddiagramm von 2 ersichtlich ist, existiert mit dem Kanal 211, der n-Typ dotiert wird, eine mäßige Energiebarriere 221, die dem Fluss von Elektronen von dem Kanal 211 zu dem Substrat 202 entlang des Leitungsbands (Ec) entgegenwirkt. Auf ähnliche Weise existiert wegen des Substratmaterials 202 mit niedrigerem Energiebandabstand (z. B. Silizium hat einen Energiebandabstand von 1,11 ev) auch eine mäßige Barriere 224, die dem Fluss von Elektronen von dem Substrat 202 in die Teil-Finne 204 entgegenwirkt.
  • Im Hinblick auf die Loch-basierten Ströme existiert eine nominale Barriere 225, die dem Fluss von Löchern von dem Substrat 202 zu der Teil-Finne 204 entlang des Valenzbands (Ec) entgegenwirkt. Eine sehr kleine Barriere existiert, sofern überhaupt, zwischen der Teil-Finne 204 und dem Kanal 211. Während mäßige Barrieren 223, 224 existieren, die dem Fluss von Elektronen in jeglicher Richtung entlang des Leitungsbands entgegenwirken, gibt es nur eine mäßige Barriere 225 in dem Valenzband, die dem Fluss von Löchern nur in der Richtung von dem Substrat 202 zu dem Kanal 211 entgegenwirkt. Wie beobachtet wurde ist somit die Fähigkeit des Kanal/Teil-Finnen/Substrat-Systems aus dem Stand der Technik, Leckströme zwischen dem Substrat 202 und Kanal 211 zu verhindern, bestenfalls nur mäßig.
  • Das Diagramm von 2 zeigt einen Null-Vorspannung-Zustand, bei welchem kein externes Potential an jegliches von Kanal 211, Teil-Finne 204 oder Substrat 202 angelegt ist. Hier könnte ein gewisses Potential z. B. an das Substrat 202 angelegt werden, um einige der in 2 beobachteten Barrierehöhen zu ändern. Außer im Falle von extrem großen angelegten Spannungen führt das Erhöhen von einer der Barrieren 224, 225 zu der Verringerung der anderen der Barrieren 224, 225. Anders ausgedrückt, wenn z. B. eine + 1,0 V-Vorspannung an das Substrat 202 angelegt ist, würde die Höhe der Barriere 224 ansteigen, aber die Höhe der Barriere 225 würde abnehmen. Eine ähnliche Situation würde existieren, wenn ein Potential an die Teil-Finne 204 angelegt werden würde. Somit führt die Tendenz der Barrierehöhen, ansprechend auf eine angelegte Vorspannung an dem Substrat 202 oder der Teil-Finne 204 gegeneinander zu arbeiten, zu einer angelegten Vorspannung mit einem begrenzten Effekt.
  • 3a bis 3c zeigen einen verbesserten Transistor mit einer tiefen, p-dotierten Region 330 innerhalb der Teil-Finne 304. Da die p-dotierte Region 330 in der Teil-Finne 304 vorliegt, ist sie in 3a erkennbar (die einen Querschnitt des Bauelements der Breite nach zeigt, bei einer Betrachtung von der xy-Ebene, die entlang der Achse 313 angeordnet ist in Blickrichtung auf die -z-Richtung in Richtung auf das Gate zu) und in 3c erkennbar (die einen längsgerichteten Querschnitt des Bauelements durch den Kanal 311 und die Teil-Finne 304 zeigt), aber nicht in 3b erkennbar (die einen längsgerichteten Querschnitt des Bauelements durch das Dielektrikum 301 zeigt, das an der Seite der Teil-Finne 304 ist). Wie bei dem Bauelement von 1a, b, c gibt es einen Leerraum/Oxid 320 in der Teil-Finnen-Schicht 304 direkt unter dem Gate.
  • Der Effekt der p-dotierten Region 330 auf dem Energiebanddiagramm des Kanal/Teil-Finnen/Substrat-Systems ist in 4 dargestellt. Das Leitungsband (Ec) zeigt erkennbar eine wesentlich größere Barriere für den Elektronenfluss in jegliche Richtung (von Kanal 411 zu Substrat 401, oder von Substrat 401 zu Kanal 411) als die vergleichbaren Barrieren bei 2. Zum Beispiel ist speziell die Barriere 421 viel größer als die Barriere 221 und die Barriere 424 ist viel größer als die Barriere 224. Der niedrigste Energiezustand für Elektronen ist es, auf die niedrigste Leitungsband-Ebene abzufallen, was das Überschreiten über Barrieren 421, 424 extrem unwahrscheinlich macht.
  • Während die Barrieren 221, 224 für den Elektronenfluss in jede Richtung bei dem Bauelement aus dem Stand der Technik von 2 als solches mäßig waren, sind solche Barrieren 421, 424 bei dem verbesserten Bauelement von 4 hingegen erheblich. Der Anstieg der Barrierehöhe bei dem verbesserten Bauelement von 3a bis 3c wird daher als wesentlich reduzierte, Elektronenfluss-basierte Leckströme zwischen Kanal 311 und Substrat 302 realisiert, im Vergleich zu dem Bauelement aus dem Stand der Technik von 2a bis 2c.
  • Auf ähnliche Weise zeigt das Valenzband (Ev) von 4 ein wesentlich verbessertes Hindernis für den Lochfluss in jede Richtung (von Kanal 411 zu Substrat 401, oder von Substrat 401 zu Kanal 411) als die vergleichbare Barriere 225 bei 2. Die Valenzbandstruktur 422 entspricht genau gesagt einer Quantenwanne für Löcher, die Löcher einfängt, während sie sich durch die Teil-Finne 404 in jede Richtung bewegen. Der niedrigste Energiezustand eines Lochs ist es hier, auf die höchste Valenzband-Ebene „als Blase nach oben zu steigen“ und dort zu bleiben.
  • Während eine einzelne Barriere 225 für den Lochfluss in nur eine Richtung bei dem Bauelement aus dem Stand der Technik von 2 realisiert wurde, verhindert im Gegensatz dazu bei dem verbesserten Bauelement von 4 eine Quantenwanne 422 einen Lochfluss in jede Richtung. Die Quantenwanne 422, die in der p-Dotierstoff-Region 430 bei dem verbesserten Bauelement von 3a bis 3c gebildet ist, reduziert daher bei dem verbesserten Bauelement von 3a bis 3c wesentlich Lochfluss-basierte Leckströme zwischen Kanal 411 und Substrat 402, im Vergleich zu dem Bauelement aus dem Stand der Technik von 2a bis 2c.
  • Bezugnehmend zurück auf 3a und 3c wird darauf hingewiesen, dass die p-dotierte Region 330 ziemlich tief innerhalb des Körpers der Teil-Finne 304 angeordnet sein kann. Bei verschiedenen Ausführungsbeispielen ist die p-dotierte Region 330 tief genug unter dem Kanal 311, um keine wesentlichen Gitterdefekte in dem Kanal 311 oder andere Mängel an dem Kanal 311 aufgrund der Existenz der p-dotierten Region 330 zu erzeugen. Bei einem oder mehreren solcher Ausführungsbeispiele ist die Dotierstoff-Region 330 z. B. näher an dem Substrat 302 als an dem Kanal 311.
  • Ein anderer Grund für die Existenz von Barriereschicht 330 ist, dass eine Gitterfehlanpassung an der Schnittstelle von Kanal 311 und Teil-Finne 340 und auch an der Schnittstelle von Teil-Finne 304 und Substrat 302 existieren kann. Diese Gitterfehlanpassungen können Defekte und resultierende Stromleckpfade erzeugen, die das Lecken zu dem Substrat 302 erhöhen können, obwohl es dort eine Barriere an diesen Schnittstellen gibt. Durch ein Vorliegen der dotierten Schicht 330 in Material 304 wird ein pn-Übergang weg von diesen beiden Schnittstellen und in das Material mit größtem Bandabstand effektiv eingefügt, um die größte Barriere für den Stromfluss zu dem Substrat zu erzeugen, ohne auf die Nicht-Idealzustände von defekten Schnittstellen zu stoßen. Bei verschiedenen Ausführungsbeispielen ist die Dotierungsschicht 330 nicht nahe an dem Boden des Kanalmaterials 311, um die Verursachung einer Streuung in dem Kanalmaterial 311 aufzuheben, was die Mobilität der Kanalregion 311 vermindern würde.
  • 5a bis 5i zeigen ein Ausführungsbeispiel eines Verfahrens zum Herstellen des verbesserten Bauelements von 3a bis 3b. Wie in 5a beobachtet, wird ein unteres Substrat eines ersten Halbleitermaterials 502 (z. B. Silizium) mit einem Photoresist 520 beschichtet, das strukturiert ist, um Öffnungen 521 freizulegen, die den Regionen entsprechen, wo die Teil-Finne schließlich gebildet wird.
  • Wie in 5b beobachtet, wird das untere Halbleitersubstrat 502 dann durch die Öffnungen 521 geätzt, um eine Dummy-Finnen-Struktur 522 und große Leerräume 523 in dem unteren Substrat 502 zu bilden. Die großen Leerräume 523, die durch das Ätzen erzeugt werden, werden dann mit Dielektrikum 501 zurück gefüllt (z. B. Siliziumdioxid), um die Dummy-Finne 522 abzudecken. Wie in 5c beobachtet, wird die gesamte Struktur dann herunterpoliert, bis die Spitze der Dummy-Finne 522 freiliegend ist.
  • Wie in 5d beobachtet, wird ein selektives Ätzen, das das untere Substratmaterial 502 aber nicht das Dielektrikum 501 ätzt, auf die gesamte Struktur angewandt. Als solches ätzt das selektive Ätzen die Dummy-Finnen-Struktur 522, aber nicht das Dielektrikum 501, wodurch ein Leerraum 524 in dem dielektrischen Material 501 hinterlassen wird. Bei einem Ausführungsbeispiel verursacht die Chemie des Ätzens eine Ätzrichtung, die eher winkelig in das untere Substratmaterial 502 gerichtet ist und nicht direkt „abwärts“ in das untere Substratmaterial 502 ätzt, was zu einer spitzenförmigen Ätzregion in dem unteren Substrat 502 führt. Bei einem Ausführungsbeispiel, bei dem das untere Substrat 502 Silizium mit einer <1,0,0> Orientierung und das Ätzen ein Tetramethylammoniumhydroxid (TMAH)-Ätzen ist, ätzt das TMAH-Ätzen entlang einer <1,1,1> Orientierung, wodurch verursacht wird, dass das Ätzen bei Winkeln von ungefähr 45° in das Siliziumsubstrat 502 ätzt.
  • Nach dem selektiven Ätzen von 5d, wie in 5e beobachtet, wird ein zweites Halbleitermaterial 504 (z. B. Galliumarsenid, Indiumphosphid, Indiumaluminiumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumantimon oder Indiumarsenidantimon, etc.), das unterschiedlich zu dem unteren Halbleitermaterial 502 ist, epitaxial in den Leerraum 524 gewachsen, der durch das vorangehende Ätzen gebildet wurde.
  • Wie in 5f beobachtet, wird das epitaxial gewachsene zweite Halbleitermaterial 504 (und vielleicht eine dünne obere Oberfläche des Dielektrikums 501) hinunterpoliert, um einen dünnen Streifen der oberen Oberfläche des zweiten Materials 504 freizulegen, das in der gleichen Ebene wie die obere Oberfläche des Dielektrikums 501 liegt. An dieser Stelle ist die Teil-Finnen 504-Struktur im Wesentlichen aufgebaut mit Ausnahme der p-dotierten Region.
  • Wie in 5g beobachtet, wird die Teil-Finnen-Struktur 504 mit einer Verunreinigung vom Akzeptor-Typ dotiert (z. B. Kohlenstoff, Mangan oder Zink in irgendeinem von Galliumarsenid, Indiumphosphid oder Indiumaluminiumarsenid), um die p-dotierte Region 530 zu bilden. Die Dotierung kann z. B. durch Strukturierung der Halbleiteroberfläche ausgeführt werden, um nur die Teil-Finnen-Regionen freizulegen, und dann durch ein Ausführen einer Hochenergie-Implantation der Dotierstoffatome. Alternativ können Dotierstoffatome quasi in situ während des Wachstums des Teil-Finnen-Materials 504 eingeführt werden, das von 5d bis 5e auftritt. Zum Beispiel kann das Teil-Finnen-Material 504 bis zu einer Tiefe gewachsen werden, die an der oder gerade unter der Ebene ist, wo der p-Dotierstoff platziert werden soll. Dann kann eine Niedrigenergie- oder Diffusions-Typ-Implantation von Akzeptor-Fremdstoffen an die teilweise aufgebaute Oberfläche der Teil-Finnen 504 angewandt werden. Nach einem Ausheilen wird das Wachstum der Teil-Finne 504 fortgesetzt, bis die Struktur von 5e erreicht wird.
  • Wie in 5h beobachtet, wird ein drittes Halbleitermaterial 511 (z. B. Indiumgalliumarsenid), das zum Beispiel aus einem unterschiedlichen Material als dem ersten und zweiten Halbleitermaterial 502, 504 besteht, epitaxial auf der Teil-Finne 404 gewachsen.
  • 5i zeigt eine zusätzliche Verarbeitung, die direkt an der Gate-Region durchgeführt wird. Hier wird das Dielektrikum 501 zurückgeätzt, um die obere Region des Teil-Finnen-Materials 504 freizulegen. Dann wird ein selektives Ätzen angewandt, das das Teil-Finnen-Materials 504, aber nicht das Kanalmaterial 511 ätzt. Das Ätzen des Teil-Finnen-Materials 504 unter dem Gate erzeugt einen Leerraum 520 unter dem Gate (der Kanal 511 bleibt durch die nichtausgesparte Oberfläche des Dielektrikums 501 gestützt, die direkt unter dem Kanal 511 sowohl auf der Seite der Source als auch der Seite des Drains des Gates existiert). Der Leerraum 520 kann nachfolgend mit einem Dielektrikum wie beispielsweise Siliziumdioxid gefüllt werden. Für eine einfache Darstellung zeigt 5i nur den Leerraum 520. Der Leerraum/das Dielektrikum verhindert einen „horizontalen“ Leckstrom zwischen der Source und dem Drain innerhalb des Teil-Finnen-Materials 504. Als solches verhindert die zuvor beschriebene dotierten Region 530 im Wesentlichen einen „vertikalen“ Leckstrom direkt von einer Source- oder Drain-Region zu dem Substrat 502.
  • Ein High-k-Dielektrikum 513 wird dann auf das freigelegte Kanalmaterial 511 abgeschieden. Obwohl es bei der bestimmten Perspektive von 5i nicht erkennbar ist, werden Schichten eines Halbleitermaterials auf beiden Seiten des Kanalmaterials 511 abgeschieden, um erhöhte Source- und Drain-Regionen zu bilden. Hier werden vergleichbare Strukturen wie die Strukturen 317, 118 in 3b und 3c beobachtet. Dann werden Source-, Gate- und Drain-Metallknoten auf dem Bauelement an geeigneten Orten gebildet. 3b und 3c zeigen die Platzierung des Source 310- und Drain 312-Knotens. 5j zeigt die Platzierung des Gate-Knotens 514.
  • 6 zeigt eine Darstellung eines beispielhaften Rechensystems 600, wie beispielsweise ein persönliches Rechensystem (z. B. ein Desktop oder Laptop) oder ein mobiles oder Handhalte-Rechensystem, wie beispielsweise eine Tablet-Vorrichtung oder ein Smartphone, oder ein größeres Rechensystem wie beispielsweise ein Server-Rechensystem. Wie in 6 beobachtet, kann das grundlegende Rechensystem einen zentrale Verarbeitungseinheit (CPU; central processing unit) 601 umfassen, (die z. B. eine Mehrzahl von Allzweck-Verarbeitungskernen und eine Haupt-Speicher-Steuerung, die auf Anwendungsprozessor oder Multi-Core-Prozessor angeordnet ist, umfassen kann), einen Systemspeicher 602, eine Anzeige 603 (z. B. Touchscreen, Flachbild), eine lokale verdrahtete Punkt-zu-Punkt-Verbindungs- (z. B. USB) Schnittstelle 604, verschiedene Netzwerk-I/O-Funktionen 605 (wie beispielsweise eine Ethernet-Schnittstelle und/oder ein zellulares Modem-Teilsystem), eine drahtlose, lokale Netzwerk- (z. B. WiFi) Schnittstelle 606, eine drahtlose Punkt-zu-Punkt-Verbindungs- (z. B. Bluetooth) Schnittstelle 607 und eine globale Positionierungssystem (GPS)-Schnittstelle 608, verschiedene Sensoren 609_1 bis 609 N (z. B. einen oder mehrere von einem Gyroskop, einem Akzelerometer, einem Magnetometer, einem Temperatursensor, einem Drucksensor, einem Feuchtigkeitssensor, etc.), eine Kamera 610, eine Batterie 611, eine Leistungsverwaltungssteuerungseinheit 612, einen Lautsprecher und Mikrofon 613 und einen Audio-Codierer-Decodierer (CODEC) 614.
  • Ein Anwendungsprozessor oder Multi-Core-Prozessor 650 kann einen oder mehrere Allzweck-Verarbeitungskerne 615 innerhalb seiner CPU 601, eine oder mehrere graphische Verarbeitungseinheiten 616 (GPU; graphical processing unit), eine Speicherverwaltungsfunktion 617 (z. B. eine Speicher-Steuerung; MC; memory controller) und eine I/O-Steuerungsfunktion 618 (Input/Output) umfassen. Die Allzweck-Verarbeitungskerne 615 führen üblicherweise das Betriebssystem und Anwendungssoftware des Rechensystems aus. Die Graphikverarbeitungseinheiten 616 führen üblicherweise graphikintensive Funktionen aus, um z. B. Graphikinformationen zu erzeugen, die auf der Anzeige 603 dargestellt werden. Die Speicher-Steuerungsfunktion 617 bildet eine Schnittstelle mit dem Systemspeicher 602.
  • Jedes aus der Touchscreen-Anzeige 603, der Kommunikationsschnittstellen 604-607, der GPS-Schnittstelle 608, den Sensoren 609, der Kamera 610 und dem Lautsprecher/Mikrofon Codec 613, 614 können alle als verschiedene Formen von I/O (Eingang und/oder Ausgang) relativ zu dem Gesamt-Rechensystem betrachtet werden, sowie gegebenenfalls umfassend ein integriertes Peripheriegerät (z. B. die Kamera 610). Abhängig von der Implementierung, können verschiedene dieser I/O-Komponenten auf dem Anwendungsprozessor/Multi-Core-Prozessor 650 integriert oder entfernt von dem Chip oder außerhalb des Gehäuses des Anwendungsprozessors/Multi-Core-Prozessors 650 angeordnet sein.
  • Das vorangehend erwähnte Transistor-Bauelement kann in verschiedene der oben beschriebenen unterschiedlichen Rechensystem-Komponenten integriert sein, wie beispielsweise innerhalb eines Halbleiterchips integriert sein. Die spezifische Schaltungsanordnung, in die das Bauelement integriert ist, kann eine logische Schaltungsanordnung sein, die als eine der anwendungsspezifischen integrierten Schaltung (ASIC = Application Specific Integrated Circuit), Schaltung einer programmierbaren Logikvorrichtung (PLD = programmable logic device) oder eines feld-programmierbaren Gate-Arrays (FPGA = Field-Programmable Gate Array) implementiert ist.
  • Bei der vorangehenden Beschreibung wird die Erfindung Bezug nehmend auf spezifische beispielhafte Ausführungsbeispiele derselben beschrieben. Es ist jedoch offensichtlich, dass verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne vom breiteren Wesen und Umfang der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abzuweichen. Die Beschreibung und Zeichnungen sind dementsprechend eher in einem darstellenden als einem einschränkenden Sinn zu betrachten.
  • Ein FINFET-Bauelement wird beschrieben. Das FINFET-Bauelement umfasst einen Kanal umfassend ein erstes Halbleitermaterial, das auf einer Teil-Finnen-Struktur unter dem Kanal epitaxial gewachsen ist. Die Teil-Finnen-Struktur umfasst ein zweites Halbleitermaterial, das unterschiedlich zu dem ersten Halbleitermaterial ist. Die Teil-Finnen-Struktur ist epitaxial gewachsen auf einem Substrat umfassend ein drittes Halbleitermaterial, das unterschiedlich zu dem ersten und dem zweiten Halbleitermaterial ist. Die Teil-Finnen-Struktur hat eine dotierte Region, um Leckströme zwischen dem Kanal und dem Substrat wesentlich zu verhindern.
  • Die dotierte Region kann eine p-Typ-dotierte Region sein. Die p-Typ-dotierte Region kann irgendeines umfassen aus: Kohlenstoff; Mangan; Zink. Das Substrat kann Silizium umfassen. Die Teil-Finne kann irgendeines umfassen aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid; Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon. Die dotierte Region kann näher an dem Substrat als an dem Kanal sein.
  • Eine Vorrichtung mit einem FINFET-Bauelement wird beschrieben. Die Vorrichtung kann ein Rechensystem umfassen. Das FINFET-Bauelement innerhalb des Rechensystems kann einen Kanal umfassend ein erstes Halbleitermaterial, das auf einer Teil-Finnen-Struktur unter dem Kanal epitaxial gewachsen ist, umfassen. Die Teil-Finnen-Struktur des FINFET-Bauelements innerhalb des Rechensystems umfasst ein zweites Halbleitermaterial, das unterschiedlich zu dem ersten Halbleitermaterial ist. Die Teil-Finnen-Struktur ist auf einem Substrat epitaxial gewachsen, umfassend ein drittes Halbleitermaterial, das unterschiedlich zu dem ersten und dem zweiten Halbleitermaterial ist. Die Teil-Finnen-Struktur hat eine dotierte Region, um Leckströme zwischen dem Kanal und dem Substrat wesentlich zu verhindern. Die dotierte Region ist eine p-Typ-dotierte Region. Die p-Typ-dotierte Region kann irgendeines umfassen aus: Kohlenstoff; Mangan; Zink. Das Substrat kann Silizium umfassen. Die Teil-Finne des FINFET-Bauelements innerhalb des Rechensystems kann irgendeines umfassen aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid; Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon. Die dotierte Region kann näher an dem Substrat als an dem Kanal sein.
  • Es wird auch ein Verfahren beschrieben. Das Verfahren umfasst das Herstellen eines FINFET-Transistors. Das Herstellen umfasst ein epitaxiales Wachsen einer Teil-Finnen-Struktur auf einem Substrat, wobei die Teil-Finnen-Struktur und das Substrat unterschiedliche Halbleitermaterialien sind. Das Herstellen umfasst auch ein Dotieren der Teil-Finnen-Struktur mit Fremdstoffen. Das Herstellen umfasst auch ein epitaxiales Wachsen eines Kanals auf der Teil-Finnen-Struktur, wobei der Kanal ein unterschiedliches Halbleitermaterial als entweder die Teil-Finnen-Struktur und das Substrat aufweist und wobei die Fremdstoffe eine Energiebandstruktur über den Kanal/Teilfinne/Substrat erzeugen, die einen Leckstrom zwischen dem Kanal und dem Substrat wesentlich verhindert.
  • Die Dotierung kann auf einer Ebene der Teil-Finnen-Struktur ausgeführt werden, die näher an dem Substrat als an dem Kanal ist. Die Fremdstoffe können irgendeines umfassen aus: Kohlenstoff; Mangan; Zink. Das Substrat kann Silizium umfassen. Die Teil-Finne kann eines von: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid; Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon umfassen.

Claims (20)

  1. Eine Vorrichtung, umfassend: ein FINFET-Bauelement umfassend einen Kanal umfassend ein erstes Halbleitermaterial, das auf einer Teil-Finnen-Struktur unter dem Kanal epitaxial gewachsen ist, die Teil-Finnen-Struktur umfassend ein zweites Halbleitermaterial, das unterschiedlich zu dem ersten Halbleitermaterial ist, wobei die Teil-Finnen-Struktur auf einem Substrat epitaxial gewachsen ist umfassend ein drittes Halbleitermaterial, das unterschiedlich zu dem ersten und zweiten Halbleitermaterial ist, wobei die Teil-Finnen-Struktur eine dotierte Region hat, um Leckströme zwischen dem Kanal und dem Substrat wesentlich zu verhindern.
  2. Die Vorrichtung gemäß Anspruch 1, wobei die dotierte Region eine p-Typ-dotierte Region ist.
  3. Die Vorrichtung gemäß Anspruch 2, die p-Typ-dotierte Region umfassend irgendeines aus: Kohlenstoff; Mangan; Zink.
  4. Die Vorrichtung gemäß Anspruch 1, wobei das Substrat Silizium umfasst.
  5. Die Vorrichtung gemäß Anspruch 4, die Teil-Finnen-Struktur umfassend irgendeines aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid; Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon.
  6. Die Vorrichtung gemäß Anspruch 1, die Teil-Finnen-Struktur umfassend irgendeines aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid; Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon.
  7. Die Vorrichtung gemäß Anspruch 1, wobei die dotierte Region näher an dem Substrat als an dem Kanal ist.
  8. Ein Rechensystem, umfassend: einen oder mehrere Verarbeitungskerne; einen Systemspeicher; eine Speicher-Steuerung, die mit dem Systemspeicher gekoppelt ist; eine Netzwerkschnittstelle; einen Halbleiterchip umfassend einen FINFET-Transistor, der FINFET-Transistor umfassend einen Kanal, der Kanal umfassend ein erstes Halbleitermaterial, das epitaxial gewachsen ist auf einer Teil-Finnen-Struktur unter dem Kanal, die Teil-Finnen-Struktur umfassend ein zweites Halbleitermaterial, das unterschiedlich zu dem ersten Halbleitermaterial ist, wobei die Teil-Finnen-Struktur auf einem Substrat epitaxial gewachsen ist umfassend ein drittes Halbleitermaterial, das unterschiedlich zu dem ersten und zweiten Halbleitermaterial ist, wobei die Teil-Finnen-Struktur eine dotierte Region hat, um Leckströme zwischen dem Kanal und dem Substrat wesentlich zu verhindern.
  9. Das Rechensystem gemäß Anspruch 8, wobei die dotierte Region eine p-Typ-dotierte Region ist.
  10. Das Rechensystem gemäß Anspruch 9, die p-Typ-dotierte Region umfassend irgendeines aus: Kohlenstoff; Mangan; Zink.
  11. Das Rechensystem gemäß Anspruch 8, wobei das Substrat Silizium umfasst.
  12. Das Rechensystem gemäß Anspruch 11, die Teil-Finnen-Struktur umfassend irgendeines aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid; Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon.
  13. Das Rechensystem gemäß Anspruch 8, die Teil-Finnen-Struktur umfassend irgendeines aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid, Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon.
  14. Das Rechensystem gemäß Anspruch 8, wobei der Kanal Galliumarsenid, das dotiert ist, um n-Typ zu sein, umfasst.
  15. Ein Verfahren, umfassend: Herstellen eines FINFET-Transistors, das Herstellen umfassend: epitaxiales Wachsen einer Teil-Finnen-Struktur auf einem Substrat, wobei die Teil-Finnen-Struktur und das Substrat unterschiedliche Halbleitermaterialien sind; Dotieren der Teil-Finnen-Struktur mit Fremdstoffen; epitaxiales Wachsen eines Kanals auf der Teil-Finnen-Struktur, wobei der Kanal aus einem unterschiedlichen Halbleitermaterial als entweder die Teil-Finnen-Struktur und das Substrat zusammengesetzt ist und wobei die Fremdstoffe eine Energiebandstruktur über den Kanal/Teilfinne/Substrat erzeugen, die Leckstrom zwischen dem Kanal und dem Substrat wesentlich verhindert.
  16. Das Verfahren gemäß Anspruch 15, wobei die Dotierung auf einer Ebene der Teil-Finnen-Struktur ausgeführt wird, die näher an dem Substrat als an dem Kanal ist.
  17. Das Verfahren gemäß Anspruch 15, die Fremdstoffe umfassend irgendeines aus: Kohlenstoff; Mangan; Zink.
  18. Das Verfahren gemäß Anspruch 15, wobei das Substrat Silizium umfasst.
  19. Das Verfahren gemäß Anspruch 18, die Teil-Finnen-Struktur umfassend irgendeines aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid, Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon.
  20. Das Verfahren gemäß Anspruch 15, die Teil-Finnen-Struktur umfassend irgendeines aus: Galliumarsenid; Indiumphosphid; Indiumaluminiumarsenid, Indiumarsenid; Indiumgalliumarsenid; Indiumantimon; Indiumarsenidantimon.
DE112016007023.3T 2016-06-30 2016-06-30 Ein FINFET-Transistor mit einer dotierten Teil-Finnen-Struktur zum Reduzieren eines Kanal-zu-Substrat-Leckens Pending DE112016007023T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/040559 WO2018004630A1 (en) 2016-06-30 2016-06-30 A finfet transistor having a doped subfin structure to reduce channel to substrate leakage

Publications (1)

Publication Number Publication Date
DE112016007023T5 true DE112016007023T5 (de) 2019-03-21

Family

ID=60787537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007023.3T Pending DE112016007023T5 (de) 2016-06-30 2016-06-30 Ein FINFET-Transistor mit einer dotierten Teil-Finnen-Struktur zum Reduzieren eines Kanal-zu-Substrat-Leckens

Country Status (4)

Country Link
US (2) US11107890B2 (de)
DE (1) DE112016007023T5 (de)
TW (1) TWI781933B (de)
WO (1) WO2018004630A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195914B2 (en) 2019-07-26 2021-12-07 Applied Materials, Inc. Transistor and method for forming a transistor
US11545575B2 (en) 2020-07-02 2023-01-03 Globalfoundries U.S. Inc. IC structure with fin having subfin extents with different lateral dimensions
US11211453B1 (en) 2020-07-23 2021-12-28 Globalfoundries U.S. Inc. FinFET with shorter fin height in drain region than source region and related method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
TWI505376B (zh) * 2011-10-31 2015-10-21 United Microelectronics Corp 一種非平面電晶體的製作方法
CN103295901B (zh) 2012-03-02 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US8841188B2 (en) * 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner
US9082851B2 (en) 2013-11-22 2015-07-14 International Business Machines Corporation FinFET having suppressed leakage current
KR102190477B1 (ko) * 2014-04-25 2020-12-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9312389B2 (en) 2014-05-23 2016-04-12 Broadcom Corporation FinFET with undoped body bulk
US9536882B2 (en) 2014-12-18 2017-01-03 Globalfoundries Inc. Field-isolated bulk FinFET
TWI677098B (zh) * 2015-10-02 2019-11-11 聯華電子股份有限公司 鰭狀場效電晶體及其製造方法

Also Published As

Publication number Publication date
TW201810365A (zh) 2018-03-16
US20210296180A1 (en) 2021-09-23
US11107890B2 (en) 2021-08-31
TWI781933B (zh) 2022-11-01
US20190140054A1 (en) 2019-05-09
US11670682B2 (en) 2023-06-06
WO2018004630A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE112013007031B4 (de) Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen
DE102020103710A1 (de) Rückseitenkontakte für Halbleitervorrichtungen
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE112011105996B4 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE102017118203A1 (de) Schwellspannungseinstellung für eine gate-all-around halbleiterstruktur
DE112013006642T5 (de) Leckageverringerungsstrukturen für Nanodraht-Transistoren
DE102017124127A1 (de) FinFET-Vorrichtung mit unterschiedlichen Linern für PFET und NFET sowie Verfahren zu ihrem Herstellen
DE102014223911A1 (de) Verfahren zum Bilden von epitaktischem Halbleitermaterial auf Source-/Drainbereichen einer FinFET-Halbleitervorrichtung und die sich ergebenden Vorrichtung
DE112004001864T5 (de) Verfahren und Vorrichtung zur Verbesserung der Stabilität einer 6-Transistor-CMOS-SRAM-Zelle
DE112013005622T5 (de) Halbleiterbauelemente mit Germanium-reichen aktiven Schichten &amp; dotierten Übergangsschichten
DE102013111020A1 (de) Halbleitervorrichtung und Herstellungsverfahren davon
DE112014000536T5 (de) Tiefe Gate-Rundherum-Halbleitervorrichtung mit aktiver Germanium- oder Gruppe-III-V-Schicht
DE112011106006T5 (de) Nanodrahtstrukturen mit Rundumkontakten
DE102011050958A1 (de) Hochspannungshalbleiterbauelemente
DE102008006524A1 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE102019122949A1 (de) Verspannte abstimmbare nanodrahtstrukturen und prozess
DE112012004930T5 (de) Kontaktstrukturen für Halbleitertransistoren
US11670682B2 (en) FINFET transistor having a doped sub fin structure to reduce channel to substrate leakage
DE112017007907T5 (de) Halbleiterbauelement
DE112013007050T5 (de) Tunnelfeldeffekttransistoren (TFET) mit undotierten Drainunterlappungs-Umwicklungsbereichen
DE102020128905A1 (de) Esd-diode-lösung für nanobandarchitekturen
DE102014223953A1 (de) FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser
DE112015006971T5 (de) Hochbeweglichkeits-Feldeffekttransistoren mit einer/einem retrogradierten Halbleiter-Source/Drain

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R012 Request for examination validly filed