WO2006109565A1 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2006109565A1
WO2006109565A1 PCT/JP2006/306307 JP2006306307W WO2006109565A1 WO 2006109565 A1 WO2006109565 A1 WO 2006109565A1 JP 2006306307 W JP2006306307 W JP 2006306307W WO 2006109565 A1 WO2006109565 A1 WO 2006109565A1
Authority
WO
WIPO (PCT)
Prior art keywords
protein
core
ferritin
thin film
film transistor
Prior art date
Application number
PCT/JP2006/306307
Other languages
English (en)
French (fr)
Inventor
Yukiharu Uraoka
Takashi Fuyuki
Hiroya Kirimura
Original Assignee
National University Corporation NARA Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University Corporation NARA Institute of Science and Technology filed Critical National University Corporation NARA Institute of Science and Technology
Priority to JP2007512753A priority Critical patent/JP5238994B2/ja
Priority to US11/918,245 priority patent/US7901978B2/en
Publication of WO2006109565A1 publication Critical patent/WO2006109565A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/54Organic compounds
    • C30B29/58Macromolecular compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Definitions

  • the present invention relates to a method for manufacturing a thin film transistor, and particularly to a technique for forming a polycrystalline silicon thin film using a protein core such as ferritin as a crystal nucleus.
  • LCDs Liquid crystal displays
  • TFT thin film transistors
  • TFTs Thin film transistors
  • the TFT functions as a switch for charging various pixels of the LCD in response to the driver circuit, but is currently formed from an amorphous film such as amorphous silicon placed on a transparent substrate such as a glass substrate.
  • amorphous film such as amorphous silicon placed on a transparent substrate such as a glass substrate.
  • amorphous film such as amorphous silicon placed on a transparent substrate such as a glass substrate.
  • TFTs made of amorphous films have low electron mobility, and it has been difficult to meet the demands for higher LCD performance.
  • Various attempts have been made to improve amorphous films.
  • One of the typical attempts is to replace amorphous silicon with polycrystalline silicon.
  • the polycrystalline silicon the electron mobility is high speed I spoon to 0.1 to 0. 10 from 2cm 2 / Vs 500cm 2 / Vs .
  • the electron mobility of polycrystalline silicon with a large particle size is comparable to that of single crystal silicon (500-700 cm 2 / Vs).
  • As a typical method for crystallizing amorphous silicon there is a method of annealing by a solid phase crystallization method.
  • this method since it is generally necessary to heat amorphous silicon to about 600 ° C., there is a problem that the material is deteriorated and it is difficult to use an inexpensive glass substrate.
  • NiSi nickel silicide
  • a metal imprint method As a research using nickel, a metal imprint method is known as a conventional force.
  • a tip-array coated with a nickel thin film is pressure-bonded to an amorphous silicon film, and silicon is crystallized by solid-phase growth using a very small amount of metal traces at the position where the tip touches as a crystal nucleus
  • the amount of nickel transferred differs depending on how the force is applied, and the precise amount cannot be controlled.
  • Patent Document 1 JP-A-11 87242
  • the present invention is required for crystallization by controlling the amount of nickel necessary for crystallization using protein by incorporating biotechnology, and further adjusting the distribution density of the nickel core.
  • the purpose is to obtain a desired crystal grain size.
  • the inventors of the present invention have found the following (a) to (d) while advancing earnest research.
  • ferritin in nature contains iron and iron oxide, which can be replaced with metals such as Ni and Co by chemical reaction.
  • the present inventors have paid attention to the above (a) to (d), and have considered the use of such biotechnology for manufacturing a thin film transistor, and have completed the present invention.
  • a thin film transistor characterized by using a supramolecular core of a protein and using a film crystallized as a crystal nucleus for a channel portion.
  • the crystallinity can be controlled by arranging the protein supramolecular core on the surface of amorphous silicon and heat-treating it, by using a membrane crystallized with the supramolecular core of this protein as a crystal nucleus, A high quality thin film transistor is provided.
  • a thin film transistor characterized by using ferritin as the protein of the first aspect.
  • Ferritin has a core diameter of 7 nm, and its size, that is, the amount of metal is very uniform, so the metal to be deposited on the surface of amorphous silicon can be accurately controlled by controlling the density of the protein core. The amount of water can be controlled.
  • a thin film transistor characterized in that the protein is a protein containing nickel.
  • nickel-encapsulated protein nickel and silicon react with each other during heat treatment to generate silicic soot, which can be used as a nucleus for crystal growth.
  • the metal used for crystallizing the amorphous phase is transported as a single substance and is not contained in the amorphous film, but is contained in the protein. Along with the installation, it will be transported.
  • the protein has a metal delivery function. For this reason, the properties of proteins can be utilized when placing metal on an amorphous film. Securing the quantity of metal according to the enclosing space, arranging the metal by self-organizing ability
  • a method for manufacturing a thin film transistor characterized in that a step of removing the outer shell of the tank is added after the step of disposing a metal in the amorphous film. Is done.
  • the method of placing a metal on an amorphous film is a method of diluting a protein containing a metal in a solution and dropping it onto the amorphous film.
  • a method for manufacturing a thin film transistor is provided.
  • a method for manufacturing a thin film transistor wherein the amorphous film is silicon.
  • a ninth aspect of the present invention there is provided a method for producing a thin film transistor, wherein the protein is ferritin.
  • Ferritin can change the substance contained in the core by a force chemical reaction known as a protein containing iron oxide in the core.
  • ferritin is used as a protein that encapsulates a metal, such as nickel made only of iron, in a core.
  • Ferritin has a constant core strength of about 7 nm in diameter, and the amount of metal that can be included is uniform, so it is possible to control the amount of metal by controlling the density of the core of ferritin. is there.
  • the metal encapsulated in ferritin is nickel.
  • Nickel silicide NiSi
  • Lattice constant (0.5406nm) is very close to the lattice constant of Si crystal (0.5430nm) .
  • the power of less than 4% is considered to be the most promising for crystallization of amorphous silicon. ing.
  • a method for producing a thin film transistor characterized in that the annealing temperature is 550 ° C or lower.
  • the crystallization temperature previously required at around 600 ° C can be achieved at a lower temperature.
  • the twelfth aspect of the present invention also provides a method for manufacturing a thin film transistor, characterized in that the supply amount and distribution density of the nickel core are controlled by controlling the concentration of ferritin dripped onto the amorphous film. Is done. Ferritin diluted in solution is amorphous Crystallization is promoted by being arranged on the film at a predetermined interval.
  • a method for producing a thin film transistor characterized in that the density of the nickel core is adjusted to 1.0 ⁇ 10 1 G cm _2 or less by adjusting the concentration of ferritin. If the density of the nickel core is increased, the lateral growth of the crystal will be hindered. Therefore, maintaining the constant density promotes the crystal growth.
  • a film that adsorbs ferritin on the amorphous film in advance is patterned at a constant interval or at a position corresponding to the channel position of the transistor.
  • the method for producing a thin film transistor characterized in that the ferritin is selectively disposed on the amorphous film by Jung, is provided.
  • the distribution of the nickel core can be further controlled by patterning a film that adsorbs ferritin on the amorphous film.
  • the first aspect of the present invention by arranging the supramolecular core of a protein on the surface of amorphous silicon using the self-organization ability of the protein and crystallizing it as a crystal nucleus, If the crystallinity of the film forming the channel layer of the thin film transistor can be controlled, there is an additional effect. As a result, there is an effect that a high-quality thin film transistor can be obtained. Analyzing the film produced using the present invention shows that the impurity concentration is reduced by an order of magnitude or more compared to the film formed by the conventional method. This greatly affects the OFF characteristics of the thin film transistor. In addition, since the crystallization position can be controlled, a thin film transistor with excellent characteristics can be obtained when a thin film transistor is manufactured at a specific location.
  • ferritin contains iron oxide salt in the core
  • the core is arranged on amorphous silicon and subjected to heat treatment. Crystal silicon grows with this core as a nucleus, and a polycrystalline silicon thin film is obtained.
  • the diameter of the core of ferritin is as uniform as 7 nm, and if the size, that is, the amount of metal can be controlled, there is another effect.
  • the type of the core metal can be changed by a chemical reaction, it can be applied to various types of amorphous films such as germanium as well as amorphous silicon. Has a profound effect.
  • the metal is encapsulated in the protein and placed on the amorphous film, so that the encapsulated metal can be controlled by controlling the protein. It is relatively easy to adjust the quantity of protein, and the sequence function by the self-organizing action of the protein can be used effectively.
  • a protein having a desired concentration can be placed on the amorphous film by diluting the protein and dropping it onto the amorphous film. Therefore, the distance between the metals contained in the protein is the same as the distance between the proteins. In other words, by controlling the protein spacing, the space around the metal necessary for the lateral growth of the crystal can be secured.
  • nickel is selected as the metal encapsulated in the protein. By doing so, it becomes possible to achieve crystallization more effectively.
  • Nickel silicide is very similar to silicon in lattice constant and has the feature of low distortion.
  • the residual nickel becomes a carrier, causing a harmful effect if a current flows from the source to the drain even when the TFT is off.
  • the quantity of nickel can be controlled, so that the problem of residual nickel can be prevented.
  • heat treatment can be performed at a temperature lower than the conventional annealing temperature, and adverse effects on the glass substrate can be reduced.
  • the formation temperature of nickel disilicide (NiSi) on amorphous silicon is 400 ° C.
  • a desired distribution density of nickel core can be obtained by adjusting the concentration of ferritin.
  • the desired distribution density it is possible to obtain the desired crystal grain size, and to achieve a crystal grain size of 5 to 10 m, which is the TFT channel length.
  • a desired distribution state of nickel core on the amorphous film is obtained by patterning a film that adsorbs ferritin on the amorphous film at regular intervals. Can be achieved. Therefore, it is possible to solve the problem of residual nickel and effectively utilize nickel resources.
  • a thin film transistor is manufactured using a protein having a metal in the core such as ferritin as a crystallization nucleus of a silicon thin film.
  • Ferritin which exists in nature, contains iron oxide with a diameter of 7 nm in the core.
  • a polycrystalline silicon thin film can be obtained by arranging the cores on amorphous silicon and subjecting them to heat treatment to grow crystalline silicon using the cores as nuclei. This film is used for the channel layer of the thin film transistor.
  • Crystallinity can be controlled by arranging proteins on the surface of amorphous silicon and heat-treating them.
  • Ferritin has a core diameter of 7nm and is very large, that is, the amount of metal Have all. Therefore, by controlling the density of the protein core, the amount to be deposited on the surface of the amorphous silicon can be accurately controlled.
  • FIG. 1 (a) is a cross-sectional view of ferritin encapsulating a Ni core.
  • Ferritin is a spherical shell-like supramolecule having 24 molecularly non-covalently linked subunits of a single polypeptide chain and a pore inside the molecular weight of about 460,000.
  • a core was formed.
  • a nickel core with a diameter of 7 nm is encapsulated in ferritin.
  • the Ni compound formed in the core is considered to be acid nickel.
  • Acid nickel (NiO) is cubic and has a lattice constant of 0.4195 nm. Therefore, the number of Ni atoms in the core with a diameter of 7 nm can be converted to about 2000.
  • a nickel core with a diameter of 7 nm contains about 2000 nickel atoms.
  • Fig. 2 shows a group of nickel cores by TEM images.
  • the scale in the drawing is lOOnm.
  • the Ni core can be seen as black particles in a basket-like protein with a diameter of about 12 nm.
  • Formation rate of core (number of ferritin containing Ni ZNi core formed! / The ratio of the ferritin count) was about 95%. It can be understood that the Ni cores are regularly aligned with a cavity size diameter of about 7 nm.
  • Nickel ferritin aqueous solution is 0.5mg / ml, 0.15mg / mU
  • Ni core density [D] is proportional to the 2.8th power of the ferritin solution concentration [C].
  • the Ni core density is 2.5 X 10 U and 2.8 X 10 1, respectively . It was shown that it is possible to control to 2.6 X 10 9 (cm- 2 ).
  • a modified film that adsorbs ferritin on the amorphous silicon film for example, aminopropyltriethoxysilane (APTES) is patterned at regular intervals, and a ferritin solution whose concentration is adjusted is dropped onto the substrate. It becomes possible to selectively place ferritin on the decorative membrane.
  • APTES forms a membrane that has a function of binding a positively charged amino group (one NH) and a negatively charged ferritin.
  • Figure 4 shows the SEM image of the nickel core density before and after UV ozone treatment.
  • the upper (a) to (c) of Fig. 4 show the distribution of nickel ferritin dropped on amorphous silicon before UV treatment.
  • (a to () in the lower part of Fig. 4 are the nuclei of -kell silicide after UV ozone treatment.
  • the concentration of N topheritin solution is set to 0.5, 0.15, Diluted to 0.05 mg / ml with pure water, the Ni core density changes as the concentration changes.
  • the density of the nickel core is determined from the SEM photograph of the Ni core in the 200 X 200 nm range.
  • (a) and (a ') are the nickel core density force X 10 (cm " 2 ), (b) and () are the nickel core density 2.8 X (c) and () is the density of the nickel core 2.6 X 10 9 (cm- 2) .
  • Ni core has the lowest density of 2.6 X 10 9 (cm 2 )
  • few Ni cores gather together, and a small Ni Si pattern with a diameter of 50 nm or less and a long interval of 2-3 ⁇ m
  • Ni core density is medium 2.8 X 10 1G (cm— 2 ), between Ni Si patterns
  • the gap is approximately 500 nm.
  • amorphous silicon with controlled crystal nuclei is heated to 550 ° C in 10 minutes and annealed in an NTA atmosphere for 25 hours in an RTA furnace. Heating and joining
  • the subsequent annealing causes the controlled NiSi nuclei to grow laterally.
  • FIG. 5 shows a process flow diagram of the solid phase growth method using Ni-encapsulated ferritin.
  • the synthesized Ni-ferritin solution is diluted with pure water to adjust the ferritin concentration, and the solution is dropped on a-S pus on a glass substrate and adsorbed for 10 minutes.
  • the film was deposited with a film thickness of 50 nm under a film forming condition of a gas pressure of 0.25 Torr and a film forming temperature of 520 ° C.
  • UV exposure and ozone exposure from an ozone generator at 110 ° C for 40 minutes.
  • the a-Si film on which the Ni core is placed is rapidly heated to 550 ° C in 10 minutes at atmospheric pressure N using an RTA (Rapid Thermal Annealing) device, and kept at that temperature for 25 hours, followed by heat treatment
  • Figure 6 shows the grain mapping image by the EBSD method (backscattered electron diffraction method) after annealing for each nickel core density.
  • the definition of crystal grains in the mapping is defined by the large-angle grain boundary where the azimuth angle difference between adjacent measurement points is 5 ° to 180 °. The same crystal grains are identified and displayed in gray scale.
  • mapping image of the core-less sample [D] observed as a comparison is different from the above three samples.
  • the rate has been expanded to 3500 times.
  • the entire region of the film is microcrystalline, and that about 200 to 500 crystal grains are observed in part, and m-size crystal growth is not observed.
  • Figure 7 shows the IQ value (Image quality) distribution by EBSD analysis.
  • Fig. 7 shows the gray scale analyzed by the crystal grain map, with the amorphous phase being 0 and the single crystal silicon being 220 (this value is unique to the measuring device) distributed by IQ value. Is shown in the chart. If the IQ value is low, it can be determined that the region or grain boundary has low crystallinity. On the other hand, if the IQ value is high, it can be determined that the crystal region has high crystallinity and long-range order.
  • the IQ value peak value of each sample increases in the order of (c)> (b)> (a)> (d), and has crystals with high long-range order in this order.
  • the present invention is expected to have wide industrial applicability, such as thin film transistors and memories.
  • low-temperature polycrystalline silicon TFTs and memories with high V and electron mobility can be expected.
  • a film having excellent quality can be produced by a very simple method and a low temperature process.
  • FIG. 1 (a) Schematic diagram of ferritin encapsulating Ni core, (b) Explanatory diagram of ferritin that incorporates Ni ions into the cavity.
  • FIG.5 Process flow diagram of solid phase growth method using Ni-encapsulated ferritin (a) Ni-ferritin adsorbed on an a-Si film formed on a glass substrate;

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Peptides Or Proteins (AREA)
  • Thin Film Transistor (AREA)

Abstract

フェリチンなどタンパク質のコアの金属をシリコン薄膜の結晶化の核として利用し、結晶化した膜を薄膜トランジスタのチャンネル部分に用いる。非結晶シリコンの表面にタンパク質を配列し、熱処理することにより、結晶性を制御する。また、フェリチンの場合、そのタンパク質のコアの直径は7nmであり、大きさすなわち、金属の量が非常にそろっている。従って、タンパク質のコアの密度を制御することにより正確に、非結晶シリコンの表面に堆積すべき量を制御できる。さらに、化学反応によって、コアの金属の種類を変えることができ、非結晶シリコンだけでなくゲルマニウムなどのさまざまな種類の非結晶膜に対応できる。これにより、タンパク質を利用して、結晶化に必要なニッケル量の制御を行い、更に、ニッケルコアの分布密度を調整することにより所望の結晶粒径の結晶化を行う。

Description

明 細 書
薄膜トランジスタの製造方法
技術分野
[0001] 本発明は薄膜トランジスタの製造方法に関するもので、特に、フェリチンなどのタン パク質のコアを結晶核として、多結晶シリコン薄膜を形成する技術に関するものであ る。
背景技術
[0002] 液晶ディスプレイ (LCD)は、テレビ、携帯電話等の製品で急速に普及しつつある
1S 大画面化、高機能化によって、より高性能のディスプレイが求められている。また
、 LCDの周辺にある大規模集積 (LSI)ドライバ回路等を LCDに取り込むことによる 製造プロセスの簡素化が求められて 、る。
[0003] これらの要求に対応し、 LCDの改良を進めていくために鍵となるのは薄膜トランジ スタ (TFT)の性能である。また、薄膜トランジスタ (TFT)はシステムオンパネルなどを 実現する技術として有望視されて ヽる。 TFTはドライバ回路に応答して LCDの様々 な画素が荷電されるためのスィッチとしての機能等を有するが、現在はガラス基板等 透明基板上に設置されるアモルファスシリコン等アモルファス膜から形成されることが 多 、。 しかし、アモルファス膜からなる TFTは電子移動度が低く、 LCD高性能化の 要求に対応することは困難であるといった理由から、アモルファス膜を改良する様々 な試みがなされている。
従って、 TFTのチャンネル層には、品質の高いシリコン膜が要求されているのであ る。
[0004] 試みの代表的なものの 1つは、アモルファスシリコンを多結晶シリコンに置き換える ものである。シリコンの多結晶化により、電子移動度は 0. 1〜0. 2cm2/Vsから 10〜 500cm2/Vsに高速ィ匕される。この場合、結晶粒が大きくなる程、電子のパスに存在 する結晶粒界の障壁が少なくなることから、できるだけ大きな結晶粒を獲得することが 望ましい。大粒径 (数/ z m)の多結晶シリコンの電子移動度は単結晶シリコン(500〜 700cm2 /Vs)に匹敵する。 [0005] アモルファスシリコンを結晶化する方法で代表的なものとして、固相結晶化法により ァニールする方法がある。ランダムなシリコン間の結合を一度切断してから、シリコン 原子の再配列を行う方法である。この方法では一般にアモルファスシリコンを 600°C 程度に加熱する必要があるため、材質の劣化が起き、安価なガラス基板が使用しに くいという問題があった。
[0006] そのため、低温(550°C以下)でアモルファスシリコンを結晶化する方法が求められ ており、様々な研究がなされている。ガラス基板を使用するためには低温下での結晶 化が望ましい。
様々な研究の中で、低温下における結晶化を促進させるため、金属等を結晶化の 核として使用することが有望であるとされている。中でもニッケルのシリサイド (NiSi )
2 は、格子定数がシリコンと近似しており、使用することによる歪みの問題が少ないこと 力 最も有望であると考えられる。
[0007] ニッケルを使用する研究としては、従来力も金属インプリント法が知られて 、る。金 属インプリント法は、ニッケル薄膜を被覆した tip— arrayをアモルファスシリコン膜に 圧着し、 tipが触れた位置の極微量な金属痕を結晶核にして固相成長でシリコンの結 晶化を行うものであり、その力の加え方により転写されるニッケルの量が異なり、厳密 な量の制御ができな 、と 、う問題があった。
[0008] また、ニッケルを使用する別の技術として、ニッケル等の膜をスパッタリング技術や 電子ビーム蒸着によりアモルファスシリコン膜に積み重ねる方法及び無電解メツキ、 選択的化学蒸着、イオン注入によりニッケル等を導入する方法が提案されている(例 えば、特許文献 1を参照)。しかし、いずれもニッケルの付加量を適切に制御して必 要量のみを供給するものではなぐ過剰に供給したものを後に除去しょうとするもので ある。
[0009] 特許文献 1 :特開平 11 87242
発明の開示
発明が解決しょうとする課題
[0010] 上記のように、電子移動度の高!、高性能 TFTを作成するためにニッケル等の金属 をアモルファスシリコン等アモルファス膜の結晶化促進に利用する場合において、二 ッケル等の使用量を結晶化に必要な分のみ供給すべく適切に制御する技術は開発 されていない。
[0011] 本発明は、バイオテクノロジーを取り入れることによりタンパク質を利用して、結晶化 に必要なニッケル量の制御を行い、更に、ニッケルコアの分布密度を調整することに より結晶化において要求される所望の結晶粒径の獲得を目的とするものである。 課題を解決するための手段
[0012] 本発明者らは、鋭意研究を進める中で、以下の (a)〜(d)を知見した。
(a)非結晶シリコンにニッケルなどの金属を堆積し熱処理をすると、ニッケルとシリコン が反応してシリサイドィ匕が起こり、それを核として結晶成長すること。
(b)—方で、フェリチンなどのタンパク質には金属のコアが内包されていること。
(c)一般に自然界のフェリチンには酸ィ匕鉄が内包されているが、これを化学反応によ つて、 Niや Coなどの金属に入れ替えることが可能であること。
(d)タンパク質には自己糸且織ィ匕能があり、その密度を制御可能であること。
本発明者らは、上記 (a)〜 (d)に着目し、このようなバイオテクノロジーを薄膜トラン ジスタ作製に利用することを考え、本発明を完成したものである。
[0013] 本発明の第 1の観点によれば、タンパク質の超分子コアを用いて、これを結晶核と して結晶化した膜をチャンネル部分に用いたことを特徴とする薄膜トランジスタが提 供される。
非結晶シリコンの表面にタンパク質の超分子コアを配列し、熱処理することにより、 結晶性を制御できることから、このタンパク質の超分子コアを結晶核として結晶化させ た膜をチャンネル部分に用いることにより、高品質の薄膜トランジスタを提供するもの である。
[0014] 本発明の第 2の観点によれば、上記第 1の観点のタンパク質にフェリチンを用いたこ とを特徴とする薄膜トランジスタが提供される。フェリチンのコアの直径は 7nmであり、 大きさ、すなわち、金属の量が非常にそろっていることから、タンパク質のコアの密度 を制御することにより正確に、非結晶シリコンの表面に堆積すべき金属の量を制御で きるのである。
[0015] 本発明の第 3の観点によれば、タンパク質の超分子コアが、化学反応によって、超 分子コアに内包されている金属以外の金属に置換されていることを特徴とする薄膜ト ランジスタが提供される。化学反応によって、タンパク質の超分子コアの金属の種類 を変えることができるため、非結晶シリコンだけでなくゲルマニウムなどのさまざまな種 類の非結晶膜に対応可能となるのである。
[0016] 本発明の第 4の観点によれば、タンパク質がニッケルを内包したタンパク質であるこ とを特徴とする薄膜トランジスタが提供される。ニッケルを内包したタンパク質を用いる ことにより、熱処理でニッケルとシリコンが反応してシリサイドィ匕が起こり、それを核とし て結晶成長することが可能となるのである。
[0017] 本発明の第 5の観点によれば、
( 1)アモルファス膜を堆積させる工程と、
(2)タンパク質に内包された金属を該アモルファス膜に配設する工程と、
(3)該金属とアモルファス膜をァニールする工程
とを含み、アモルファス膜を結晶化して薄膜トランジスタのチャンネル部分を形成する ことを特徴とする薄膜トランジスタの製造方法が提供される。
[0018] アモルファス膜にニッケル等の金属を設置し、熱処理をするとニッケルとシリコンが 反応してシリサイドィ匕が起こり、それを核として結晶が成長する。本発明ではァモルフ ァスを結晶化させるために用いられる金属は、単体で運ばれアモルファス膜上に設 置されるのではなぐタンパク質に内包された状態で、タンパク質の運搬 'ァモルファ ス膜上への設置に伴い、運搬'設置されることになる。
すなわちタンパク質は、金属のデリバリー機能を有することとなる。このために、金属 をアモルファス膜上に設置するに当たっては、タンパク質の性質を活用することがで きる。内包スペースに応じた金属の数量確保、自己組織ィ匕能力による金属の配列が
、タンパク質を介することにより可能となるのである。
[0019] 本発明の第 6の観点によれば、金属を該アモルファス膜に配設する工程の後にタン ノ ク質の外殻を取り除く工程を加えたことを特徴とする薄膜トランジスタの製造方法が 提供される。
タンパク質の性質を利用して金属が適切に配列された後は、タンパク質の外殻部 分を取り除き、金属の効果を直接アモルファスシリコンに及ぼすのである。 [0020] 本発明の第 7の観点によれば、金属をアモルファス膜に設置する方法が、金属を内 包したタンパク質を溶液中に希釈してアモルファス膜に滴下する方法であることを特 徴とする薄膜トランジスタの製造方法が提供される。
タンパク質を溶液中に任意の倍率で希釈することにより任意の密度のタンパク質を アモルファス膜上に配することが可能となる。
[0021] 本発明の第 8の観点によれば、アモルファス膜がシリコンであることを特徴とする薄 膜トランジスタの製造方法が提供される。
[0022] 本発明の第 9の観点によれば、タンパク質がフェリチンであることを特徴とする薄膜 トランジスタの製造方法が提供される。
フェリチンは鉄酸ィ匕物をコアに内包するタンパク質として知られている力 化学反応 によりコアに内包する物質を変えることが可能である。本発明は、鉄のみでなぐニッ ケルを始めとした金属をコアに内包するタンパク質としてフェリチンを利用することとし たものである。又、フェリチンは内包するコアの大きさ力 ほぼ直径 7nmと一定で、内 包できる金属の量も揃っていることから、フェリチンのコアの密度の制御により、金属 の量の制御も可能になるのである。
[0023] 本発明の第 10の観点によれば、フェリチンに内包される金属がニッケルであること を
特徴とする薄膜トランジスタの製造方法が提供される。ニッケルシリサイド (NiSi )の
2 格子定数 (0.5406nm)は Si結晶の格子定数 (0.5430nm)に極めて近ぐ格子不整合 力 .4%以下であること力もニッケルがアモルファスシリコンの結晶化のために最も有 望であるとされている。
[0024] 本発明の第 11の観点からは、ァニール温度が 550°C以下であることを特徴とする 薄膜トランジスタの製造方法が提供される。ニッケルを始めとした金属が結晶化を促 進することにより、従来 600°C程度必要であった結晶化の温度はより低温で可能とな るのである。
[0025] 本発明の第 12の観点力もは、アモルファス膜に滴下するフェリチンの濃度を制御 することにより、ニッケルコアの供給量及び分布密度を制御することを特徴とする薄膜 トランジスタの製造方法が提供される。溶液中に希釈されたフェリチンがアモルファス 膜上に、所定の間隔で配置されることにより結晶化が促進される。
[0026] 本発明の第 13の観点からは、フェリチンの濃度調整により、ニッケルコアの密度を 1 .0 X 101Gcm_2以下にしたことを特徴とする薄膜トランジスタの製造方法が提供される 。ニッケルコアの密度を高くすると、結晶の横方向への成長を阻害することになるの で、一定密度を保つことにより結晶の成長を促すのである。
[0027] 本発明の第 14の観点からは、ニッケルコアの分布密度の制御において、あらかじ めアモルファス膜上にフェリチンを吸着する膜を、一定間隔に若しくはトランジスタの チャンネル位置に応じた位置にパターユングすることにより、選択的にフェリチンをァ モルファス膜上に配置することを特徴とする薄膜トランジスタの製造方法が提供され る。
フェリチンの濃度調整に加え、フェリチンを吸着する膜をアモルファス膜上にパター ユングすることにより、ニッケルコアの分布状態をさらに制御することが可能となるので ある。
発明の効果
[0028] 本発明の第 1の観点によれば、非結晶シリコンの表面にタンパク質の超分子コアを タンパク質の自己組織ィ匕能を利用して配列し、これを結晶核として結晶化させること により、薄膜トランジスタのチャンネル層を形成する膜の結晶性を制御できると 、つた 効果がある。これにより、高品質の薄膜トランジスタを得ることができるといった効果が ある。本発明を用いて作製した膜を分析すると、従来の方法による膜に比べて、不純 物濃度が 1桁以上少なくなることがわ力つている。このことは、薄膜トランジスタの OFF 特性に大きく影響する。また、結晶化位置の制御ができるので、ある特定の場所に薄 膜トランジスタを作製すると、特性に優れた薄膜トランジスタを得ることができるであろ
[0029] 本発明の第 2の観点によれば、フェリチンには、コアに鉄酸ィ匕物が内包されている ため、このコアを非結晶シリコンの上に配列させ、熱処理をすることにより、このコアを 核として結晶シリコンが成長し、多結晶シリコン薄膜が得られるといった効果がある。 また、フェリチンのコアの直径は 7nmと均一であり、大きさ、すなわち、金属の量が制 御できると 、つた効果がある。 [0030] 本発明の第 3の観点によれば、化学反応によって、コアの金属の種類を変えること ができるため、非結晶シリコンだけでなくゲルマニウムなどのさまざまな種類の非結晶 膜に対応可能と ヽつた効果がある。
[0031] 本発明の第 4の観点によれば、熱処理でニッケルとシリコンが反応してシリサイドィ匕 が起こり、それを核として結晶成長することが可能となるといつた効果がある。
[0032] 本発明の第 5の観点によれば、金属はタンパク質に内包されて、アモルファス膜に 設置されるので、タンパク質を制御することにより内包される金属の制御が可能にな る。 タンパク質の数量調整は比較的容易であり、又タンパク質の自己組織化作用に よる配列機能も有効に活用することができる。
タンパク質に内包される金属の制御が可能であることにより金属残量による悪影響 を防止することができ、トランジスタ特性を向上させ得る効果をもたらす。
[0033] 本発明の第 6の観点によれば、アモルファス膜に設置後、タンパク質の外殻部分は 除去される。タンパク質部分は不純物であり、結晶成長のために妨げとなることから除 去されるものである。外殻部分の除去により、結晶成長がより促進される。
[0034] 本発明の第 7の観点によれば、タンパク質を稀釈し、アモルファス膜に滴下すること により、所望の濃度のタンパク質をアモルファス膜上に設置することができる。したが つて、タンパク質に内包された金属どうしの間隔はタンパク質どうしの間隔と同じ間隔 を保つことになる。つまり、タンパク質の間隔を制御することにより、結晶の横成長に 必要な金属の周囲のスペースを確保することができる。
[0035] 本発明の第 8の観点によれば、薄膜トランジスタ用材料として現在最も一般的に使 用されているアモルファスシリコンを結晶化することを可能化することにより、本発明 の効果を広く提供することができる。
[0036] 本発明の第 9の観点によれば、タンパク質としてフェリチンを使用することにより 種々の金属を内包することができる。フェリチンは通常、鉄を内包する力 鉄コアを取 り除いたフェリチンに化学反応により、ニッケル,コバルト等を内包することができる。 このため、アモルファスシリコンに限定されず、さまざまなアモルファス膜に対応するこ とが可能である。
[0037] 本発明の第 10の観点によれば、タンパク質に内包される金属としてニッケルを選択 することにより、より有効に結晶化を図ることが可能になる。ニッケルシリサイドは格子 定数がシリコンに極めて類似しており、歪みが小さいという特徴がある。また、残留- ッケルはキャリアとなって、 TFTが off状態でもソースからドレインに電流が流れてしま うと 、う弊害をもたらす。本発明による結晶化法ではニッケル数量の制御が可能であ ることから残留ニッケルの問題を防止することができる。
[0038] 本発明の第 11の観点によれば、従来のァニール温度に比べ低温で熱処理をする ことができ、ガラス基板に対する悪影響を軽減することができる。アモルファスシリコン 上でのニッケルダイシリサイド (NiSi )の形成温度が 400°Cであることから、本発明に
2
よるァニール温度は 400°Cまでの低温化が可能である。
[0039] 本発明の第 12の観点によれば、フェリチンの濃度を調整することにより、ニッケルコ ァの所望の分布密度を得ることができる。所望の分布密度を獲得することによって所 望の結晶粒度を得ることが可能となり、 TFTのチャンネル長である 5乃至 10 mの結 晶粒度の達成が可能になる。
[0040] 本発明の第 13の観点によれば、ニッケルコアの密度を 2. 6 X 109cm_2以下とした ことにより、一定以上の結晶粒度を確保することができる。
[0041] 本発明の第 14の観点によれば、あら力じめアモルファス膜上にフェリチンを吸着す る膜を一定間隔にパターユングすることにより、アモルファス膜上においてニッケルコ ァの所望の分布状態を達成することができる。したがって、残留ニッケルの問題を解 消しかつニッケル資源の有効活用を図ることが可能となる。
発明を実施するための最良の形態
[0042] フェリチンなどのコアに金属を有するタンパク質を、シリコン薄膜の結晶化の核とし て利用して薄膜トランジスタを製造する。自然界に存在するフェリチンには、コアに直 径 7nmの鉄酸化物が内包されている。このコアを非結晶シリコンの上に配列させ、熱 処理をすることにより、このコアを核として結晶シリコンを成長させることにより、多結晶 シリコン薄膜が得られるものである。そして、この膜を薄膜トランジスタのチャンネル層 に利用するのである。
[0043] 非結晶シリコンの表面にタンパク質を配列し、熱処理することにより、結晶性を制御 できる。フェリチンのコアの直径は 7nmであり、大きさ、すなわち、金属の量が非常に そろっている。従って、タンパク質のコアの密度を制御することにより正確に、非結晶 シリコンの表面に堆積すべき量を制御できるのである。
また、化学反応によって、コアの金属の種類を変えることも可能である。従って、非 結晶シリコンだけでなくゲルマニウムなどのさまざまな種類の非結晶膜に対応可能で ある。
以下、本発明の実施形態について、図面を参考にしながら詳細に説明していく。 実施例 1
[0044] 図 1 (a)は、 Niコアを内包したフェリチンの断面図である。フェリチンは、一本のポリ ペプチド鎖力 なるサブユニットが非共有結合で 24個集まり、分子量約 460,000の内 部に空孔を有する球殻状の超分子である。
[0045] 図 1 (b)はアポフェリチン(コアを有さな!/、フェリチン)の空洞(キヤビティ)の中に二ッケ ルイオンが注入される模式図である。アポフェリチン空洞内への Niの導入の過程を 示している。アポフェリチンはタンパク質の外殻と直径 7nmのキヤビティを有し、外殻 には通路(チャンネル)がある。
[0046] (Niを内包したフェリチンの作製方法)
アポフェリチン力もニッケルを内包したフェリチンを作成する方法を説明する。ニッケ ルイオンを含む硫酸ニッケルアンモ-ゥム溶液にコアを持たないアポフェリチンを入 れ、 COのパブリングと共に、バッファー溶液(グッド緩衝溶液 HEPESと CAPSOの
2
混合溶液)を用いて pH (HEPES有効 pH範囲: 6.8〜8.2、 CAPSO有効 pH範囲: 9. 3〜10.7)を調整し、約 24時間、 23°Cで攪拌しながら放置し、フェリチン内にニッケル コアを形成した。キヤビティの中にニッケルが満たされると、直径 7nmのニッケルコア がフェリチンに内包されることとなる。コア内に形成された Niィ匕合物は酸ィ匕ニッケルと 考えられる。酸ィ匕ニッケル (NiO)は立方晶で格子常数は 0.4195 nmである。よって直 径 7nmのコア内の Niの原子数は約 2000個と換算できる。直径 7nmのニッケルコア には約 2000のニッケル原子が含まれているのである。
[0047] 図 2は、ニッケルコアの群を TEMイメージによって示したものである。図面中のスケ ールは lOOnmである。直径約 12nmの籠状タンパク質内に黒!、粒として確認できる のが Niコアである。コアの生成率 (Niを内包したフェリチン数 ZNiコア形成して!/、な いフェリチン数の比率)は約 95%であった。 Niコアは空洞サイズの直径約 7nmで規 則正しく揃って 、ることが理解できる。
[0048] ニッケルを内包したフェリチンの水溶液中の濃度は、光吸収法で定量し、純水で希 釈することで制御される。ニッケルフェリチン水溶液は 0. 5mg/ml、 0. 15mg/mU
0. 05mgZmlの 3種類の濃度のものを準備した。
[0049] フェリチン溶液濃度と Niコア密度の関係を図 3の対数グラフに示す。フェリチン溶液 濃度 ]と Niコア密度 [D ]の関係を累乗近似で求めた関係式は下記数 1で示され fer Ni
る。
[0050] [数 1]
[ ¾ ] = (8 x l 010 ) x [C/sr ]2-8
[0051] すなわち、 Niコア密度 [D ]はフェリチン溶液濃度 [C ]の 2.8乗に比例することが導き
Ni fer
出せた。フェリチン溶液濃度により、 Niコア密度はそれぞれの濃度で、 2.5 X 10U、 2.8 X 101。、 2.6 X 109 (cm— 2)に制御することが可能であることが示された。
[0052] 上記にカ卩え、ニッケルコアの密度を制御する方法として、修飾膜をパターユングす る方法を説明する。あら力じめアモルファスシリコン膜上にフェリチンを吸着する修飾 膜、例えば、ァミノプロピルトリエトキシシラン (APTES)を一定間隔にパターユングし て、その基板に濃度調整をしたフェリチン溶液を滴下して、選択的にフェリチンを修 飾膜上に配置することが可能となる。 APTESは、プラスチャージをもつアミノ基(一 N H )とマイナスチャージを有するフェリチンとを結合する機能をもつ膜を形成するもの
2
である。
[0053] [化 1]
|- Si-OfJ +
Figure imgf000012_0001
a' Si ^表面 APTE S ffiffi膜の 成
[0054] ニッケルフェリチン水溶液をアモルファスシリコン膜に滴下し、その後 UVオゾン処 理を 110°Cで 40分間行い、フェリチンの外殻の除去を行った。外殻を残しても本発 明に係る方法によるアモルファスシリコンの結晶化は可能である力 タンパク質は不 純物として結晶化を阻害する要因になるので、外殻は除去することが好ましい。
[0055] UVオゾン処理前後のニッケルコアの密度の SEMイメージ図を図 4に示す。図 4の 上段の(a)〜(c)は、 UV処理前のアモルファスシリコンに滴下されたニッケルフェリチ ンの分布状況である。一方、図 4の下段の(a 〜( )は、 UVオゾン処理後の-ッケ ルシリサイドの核である。 Niコア密度を制御するために、 Nトフエリチン溶液濃度を、 0 .5、 0.15、 0.05 mg/mlに純水で希釈して変化させている。濃度の変化に従って、 Niコ ァの密度が変化している。ニッケルコアの密度は、 SEM写真から 200 X 200 nm範囲の Niコアをカウントすることにより算出している。図中、(a)と (a')はニッケルコアの密度 力 X 10 (cm"2), (b)と( )はニッケルコアの密度が 2.8 X
Figure imgf000013_0001
(c)と( )は ニッケルコアの密度 2.6 X 109(cm— 2)である。
[0056] UVオゾン処理後のニッケルシリサイドの状況を観察すると、 SEM像からは、明確 な Niコアは観測されず、約 50〜150 nmの円形の比較的大きさの揃ったパターンが観 測されて 、る。円形パターンのサイズと密度は Niコア密度の減少と共に減少する傾 向が理解できる。もう少し詳しく説明すると、 Niコアが最も高密度の 2.5 X loUfcm— 2)の 場合、約 lOOnm四方に 20のコアが集まり、直径 lOOnm程度の円形の Ni Siパターン
2
を形成する。反対に、 Niコアが最も低密度の 2.6 X 109(cm— 2)の場合、少ない Niコアが 集まって、直径 50nm以下で、 2〜3 μの長いインタバルを有した小さな Ni Siパター
2 ンを形成する。 Niコアの密度が中間の 2.8 X 101G(cm— 2)の場合、 Ni Siのパターンの間
2
隔はおよそ 500nmである。これらの結果は、最初のニッケルシリサイドのポジションを アモルファスシリコン膜の結晶化の核として制御できることを示している。
[0057] UVオゾン処理後に、制御された結晶核を伴ったアモルファスシリコンは 10分間で 550°Cに熱せられ、 RTA炉において N雰囲気で 25時間ァニールされる。加熱と継
2
続したァニールは制御された NiSiの核を横成長させる。
2
[0058] 図 5は、 Ni内包のフェリチンを用いた固相成長法のプロセスフロー図を示している。
シリコン結晶化のプロセスフローについて、 UVオゾン処理前, UVオゾン処理後,ァ ニール後について、その処理を示すものである。図 5中、(a)は UVオゾン処理前に ニッケルフェリチンがアモルファスシリコン上に滴下された状態を、(b)は UVオゾン処 理後のニッケルシリサイドの核の状態を、(C)はァニール後にアモルファスシリコンが 結晶化した状態をそれぞれ示して!/ヽる。
[0059] 以下に、 Ni内包のフェリチンを用いた固相成長法のプロセスについて詳細に説明 する。先ず、合成した Ni-フェリチン溶液を純水で希釈してフェリチン濃度を調整して 、その溶液をガラス基板上の a- S膿上に滴下して 10分間の吸着を行う。なお、 a- S膿 は、 LPCVD法で SiH /He(50%)( = 200sccm)と N (= 150 sccm)混合ガスを用いて、成膜
4 2
ガス圧 0.25Torr、成膜温度 520°Cの成膜条件で膜厚 50nm堆積したものである。
[0060] 次に、フェリチン吸着前に、 a- S膿表面は、膜表面の清浄化 (有機汚染物除去)と親 水性を保つ為に、 110°Cで 10分間の UV/0処理を行なう。フェリチン吸着後、余分な
3
溶液を遠心分離器 (9000Gで 10s)で除去し自然乾燥する。
[0061] その後、 Ni-フェリチンの外殻タンパク質を除去する為に、 UV/0処理(UVランプから
3
の紫外線照射とオゾン発生器からのオゾンに暴露する処理)を 110°Cで 40分間行う 。 Niコアが配置された a-Si膜を RTA(Rapid Thermal Annealing)装置により、大気圧 N中で、 10分間で急速に 550°Cまで昇温し、その温度で 25時間保持し、熱処理する
2
ことにより、固相成長した S膿を得る。
[0062] 図 6にニッケルコア密度別のァニール後の EBSD法 (後方散乱電子回折法)による 結晶粒マッピング像を示す。マッピングでの結晶粒の定義は、隣り合う測定点の方位 角差が 5° 〜180° の大角粒界で定義している。同一結晶粒を識別し、グレースケ ールで表示したものである。
[0063] コア密度の最も高!、試料 [A] 2.5 X lO^cm— 2)では、膜全域は黒色で表示され、一部 で〜 3 mの結晶粒が観測されている力 全域で微結晶が優先的であることがわかる
[0064] コア密度が 2.8 X 101Q(cm— 2)の試料 [B]では、黒で表示される微結晶領域に〜 7 μ m程 度の結晶粒が多数確認でき、試料 [A]に比較べ、 Si-Si長距離秩序性を持って結晶成 長していると考えられる。
[0065] さらにコア密度を 2.6 X 109(cnf 2)にまで下げた試料 [C]では、黒色で示めす微結晶領 域は殆ど観測されず、粒径が数 mで比較的揃った結晶粒が観測されている。
[0066] 比較として観測したコアのない試料 [D]のマッピング像は、上述の 3試料と異なり、倍 率を 3500倍に拡大されている。解析の結果、膜全域は微結晶で、一部で約 200〜5 00 應サイズの結晶粒が観測される程度で、 mサイズの結晶粒成長は観測されな いことが理解できる。
[0067] このように、結晶粒サイズは、コア密度の減少により、大粒径の結晶粒の成長が明ら 力となった。つまり、結晶粒径はニッケルコア密度が低下するのに反比例して著しく 増大したことが理解できる。また、コアのない試料では、 mサイズの結晶粒は観測さ れず、数 10應サイズの微結晶 Siであることが理解できる。
[0068] 図 7に、 EBSD分析による IQ値 (Image quality)分布を示す。図 7は結晶粒マップで 解析したグレースケールを、アモルファス相を 0、単結晶シリコンを 220 (この値は測定 装置固有の値である)として IQ値で分布させて、各試料の結晶粒イメージ像をチヤ一 トに示すものである。 IQ値は低いと結晶性が低い領域や粒界と判断でき、一方、 IQ 値が高いと結晶性が高ぐ長距離秩序性を持った結晶領域であると判断できる。 図 7の分布グラフ力 判るように、それぞれの試料の IQ値は、(a) : IQ = 80、 (b) : IQ = 1 10、 (c) : IQ = 170 、 (d) : IQ = 50にピーク位置を示している。各試料の IQ値ピーク値 は、(c)>(b)>(a)>(d)の順に増加し、この順に長距離秩序性が高い結晶を有してい ることになる。
産業上の利用可能性
[0069] 本発明は、薄膜トランジスタ、メモリ等広く産業上の利用性が見込まれる。特に、高 V、電子移動度を有する低温多結晶シリコン TFTやメモリの実現が期待できる。また、 本発明によれば、品質に優れた膜が、非常に簡便な方法で、かつ低温プロセスで作 製することが可能である。
図面の簡単な説明
[0070] [図 1] (a) Niコアを内包したフェリチンの模式図、(b)空洞内に Niイオンを取り込むフ リチンの説明図
[図 2]キヤビティにニッケルのコアが形成されたフェリチンの TEMイメージ図
[図 3]溶液中のフェリチン濃度とニッケルコアの相関図
[図 4]UVオゾン処理前後のニッケルシリサイドの核
[図 5]Ni内包のフェリチンを用いた固相成長法のプロセスフロー図 (a)ガラス基板上に成膜した a— Si膜に吸着した Ni—フェリチン;
(b) 110°C UV/Oのタンパク除去処理によるニッケルシリサイド核の形成;
3
(c) N雰囲気中 550 の RTAで熱処理し結晶化
[図 6]EBSD分析による結晶粒マッピング像
[図 7 BSD分析による IQ値 (Image quality)分布

Claims

請求の範囲
[I] タンパク質の超分子コアを用いて、これを結晶核として結晶化した膜をチャンネル部 分に用いたことを特徴とする薄膜トランジスタ。
[2] 前記タンパク質にフェリチンを用いたことを特徴とする請求項 1に記載の薄膜トランジ スタ。
[3] 前記タンパク質の超分子コアが、化学反応によって、超分子コアに内包されている金 属以外の金属に置換されていることを特徴とする請求項 1又は 2に記載の薄膜トラン ジスタ。
[4] 前記タンパク質がニッケルを内包したタンパク質であることを特徴とする請求項 1に記 載の薄膜トランジスタ。
[5] (1)アモルファス膜を堆積させる工程と、
(2)タンパク質に内包された金属を該アモルファス膜に配設する工程と、
(3)該金属とアモルファス膜をァニールする工程
とを含み、アモルファス膜を結晶化して薄膜トランジスタのチャンネル部分を形成する ことを特徴とする薄膜トランジスタの製造方法。
[6] 前記金属を該アモルファス膜に配設する工程の後に、さらにタンパク質の外殻を取 り除く工程を設けたことを特徴とする請求項 5に記載の薄膜トランジスタの製造方法。
[7] 前記金属をアモルファス膜に配設する方法が、金属を内包したタンパク質を溶液中 に希釈してアモルファス膜に滴下する方法であることを特徴とする請求項 5又は 6に 記載の薄膜トランジスタの製造方法。
[8] 前記アモルファス膜がシリコンであることを特徴とする請求項 5乃至 7のいずれかに 記載の薄膜トランジスタの製造方法。
[9] 前記タンパク質がフェリチンであることを特徴とする請求項 5乃至 8の 、ずれかに記 載の薄膜トランジスタの製造方法。
[10] 前記フェリチンが、化学反応により内包する金属が鉄力 ニッケルに置換されて 、 るフェリチンであることを特徴とする請求項 9に記載の薄膜トランジスタの製造方法。
[II] 前記ァニール温度が 550°C以下であることを特徴とする請求項 7乃至 10のいずれか に記載の薄膜トランジスタの製造方法。
[12] アモルファス膜に滴下するフェリチンの濃度を制御することにより、ニッケルコアの供 給量及び分布密度を制御することを特徴とする請求項 5乃至 11のいずれかに記載 の薄膜トランジスタの製造方法。
[13] 前記フェリチンの濃度調整により、ニッケルコアの密度を 1.0 X 101Gcm_2以下にしたこ とを特徴とする請求項 12に記載の薄膜トランジスタの製造方法。
[14] 前記ニッケルコアの分布密度の制御において、あら力じめアモルファス膜上にフエ リチンを吸着する膜を、一定間隔に若しくはトランジスタのチャンネル位置に応じた位 置にパター-ングすることにより、選択的にフェリチンをアモルファス膜上に配置する ことを特徴とする請求項 12又は 13に記載の薄膜トランジスタの製造方法。
PCT/JP2006/306307 2005-04-11 2006-03-28 薄膜トランジスタの製造方法 WO2006109565A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007512753A JP5238994B2 (ja) 2005-04-11 2006-03-28 薄膜トランジスタ及びその製造方法
US11/918,245 US7901978B2 (en) 2005-04-11 2006-03-28 Method of fabricating thin-film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005113361 2005-04-11
JP2005-113361 2005-04-11

Publications (1)

Publication Number Publication Date
WO2006109565A1 true WO2006109565A1 (ja) 2006-10-19

Family

ID=37086847

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306307 WO2006109565A1 (ja) 2005-04-11 2006-03-28 薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US7901978B2 (ja)
JP (1) JP5238994B2 (ja)
WO (1) WO2006109565A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244025A (ja) * 2007-03-26 2008-10-09 Nara Institute Of Science & Technology 薄膜トランジスタの製造方法
CN110335820A (zh) * 2019-07-11 2019-10-15 吉林建筑大学 蛋白质基底上p型薄膜晶体管制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148426A (ja) * 1994-11-22 1996-06-07 Sharp Corp 半導体装置およびその製造方法
WO2004033366A1 (ja) * 2002-09-20 2004-04-22 Matsushita Electric Industrial Co., Ltd. ナノ粒子の製造方法及び該製造方法によって製造されたナノ粒子
JP2005200425A (ja) * 2001-05-14 2005-07-28 Matsushita Electric Ind Co Ltd 貴金属−組み換えタンパク質複合体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066547A (en) 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
EP0926260A3 (en) * 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Using antibody - antigen interaction for formation of a patterened metal film
WO2004086487A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
US7041530B2 (en) * 2003-06-12 2006-05-09 Matsushita Electric Industrial Co., Ltd. Method of production of nano particle dispersed composite material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148426A (ja) * 1994-11-22 1996-06-07 Sharp Corp 半導体装置およびその製造方法
JP2005200425A (ja) * 2001-05-14 2005-07-28 Matsushita Electric Ind Co Ltd 貴金属−組み換えタンパク質複合体
WO2004033366A1 (ja) * 2002-09-20 2004-04-22 Matsushita Electric Industrial Co., Ltd. ナノ粒子の製造方法及び該製造方法によって製造されたナノ粒子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244025A (ja) * 2007-03-26 2008-10-09 Nara Institute Of Science & Technology 薄膜トランジスタの製造方法
CN110335820A (zh) * 2019-07-11 2019-10-15 吉林建筑大学 蛋白质基底上p型薄膜晶体管制备方法
CN110335820B (zh) * 2019-07-11 2021-04-16 吉林建筑大学 蛋白质基底上p型薄膜晶体管制备方法

Also Published As

Publication number Publication date
US7901978B2 (en) 2011-03-08
US20090050880A1 (en) 2009-02-26
JPWO2006109565A1 (ja) 2008-10-30
JP5238994B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
Liu et al. CVD growth of MoS2‐based two‐dimensional materials
Yoon et al. Metal-induced crystallization of amorphous silicon
Kirimura et al. Study of low-temperature crystallization of amorphous Si films obtained using ferritin with Ni nanoparticles
US10106909B2 (en) Solution deposition method for forming metal oxide or metal hydroxide layer
US7557375B2 (en) Method for fabricating crystalline silicon
CN1540721A (zh) 半导体器件及其制造方法
Zhu et al. Growth of ZnO nanorod arrays by sol–gel method: transition from two-dimensional film to one-dimensional nanostructure
JPS6345371A (ja) 堆積膜形成法
Nguyen et al. The metal-induced crystallization of poly-Si and the mobility enhancement of thin film transistors fabricated on a glass substrate
JP5294231B2 (ja) 薄膜トランジスタの製造方法
JP5238994B2 (ja) 薄膜トランジスタ及びその製造方法
Choi et al. Effect of sintering time at low temperature on the properties of IGZO TFTs fabricated by using the sol-gel process
JP2010056483A (ja) 膜製造方法
McMahon et al. Textured (111) crystalline silicon thin film growth on flexible glass by e-beam evaporation
Choi et al. Temperature dependence of the growth of super-grain polycrystalline silicon by metal induced crystallization
Tojo et al. Positional control of crystal grains in silicon thin film utilizing cage-shaped protein
Jang et al. Metal induced crystallization of amorphous silicon
RU218247U1 (ru) Устройство для получения силицена
KR100425857B1 (ko) 비정질실리콘박막의결정화방법
Kim et al. Electric-field effect on metal induced crystallization of amorphous silicon
Uraoka et al. Low-Temperature Crystallization of Amorphous Si Films Using Ferritin Protein with Ni Nanoparticles
Kanno et al. Ge-enhanced MILC velocity in a-Ge/a-Si/SiO2 layered structure
CN105862122A (zh) 基于多步掠射角沉积法的锑化铟纳米线制备与锰掺杂方法
Ahn et al. Enhanced crystallization of amorphous Si using viscous Ni solution and microwave annealing
US20080095975A1 (en) Polycrystalline silicon thin film and method for forming the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007512753

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11918245

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06730255

Country of ref document: EP

Kind code of ref document: A1