CN101349844B - 用于液晶显示装置的阵列基板及其制造方法 - Google Patents

用于液晶显示装置的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101349844B
CN101349844B CN200710300840XA CN200710300840A CN101349844B CN 101349844 B CN101349844 B CN 101349844B CN 200710300840X A CN200710300840X A CN 200710300840XA CN 200710300840 A CN200710300840 A CN 200710300840A CN 101349844 B CN101349844 B CN 101349844B
Authority
CN
China
Prior art keywords
layer
pattern
electrode
liquid crystal
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710300840XA
Other languages
English (en)
Other versions
CN101349844A (zh
Inventor
林周洙
金焕
金孝昱
林柄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101349844A publication Critical patent/CN101349844A/zh
Application granted granted Critical
Publication of CN101349844B publication Critical patent/CN101349844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及用于液晶显示装置的阵列基板及其制造方法。一种用于液晶显示装置的阵列基板，该阵列基板包括：基板；所述基板上的选通线；与所述选通线交叉以限定像素区的数据线；连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；覆盖所述数据线和所述薄膜晶体管的钝化图案；以及从所述漏极起延伸的像素电极。

Description

用于液晶显示装置的阵列基板及其制造方法
技术领域
本发明涉及液晶显示(LCD)装置和制造液晶显示装置的方法，更具体地说，涉及具有钝化图案的液晶显示装置用阵列基板和通过三个掩模工艺制造该阵列基板的方法。
背景技术
液晶显示(LCD)装置利用液晶分子的光学各向异性和极化特性来生成图像。液晶分子具有长、薄形状，并且具有包括初始预倾斜(pretilt)角的初始配向。可以通过施加电场以影响液晶分子的排列来控制该配向。由于液晶的光学各向异性特性，入射光的折射依赖于液晶分子的配向。由此，通过适当地控制施加的电场，可以生成具有期望亮度的图像。
在已知类型的液晶显示器(LCD)中，具有按矩阵形式排列的薄膜晶体管(TFT)和像素电极的有源矩阵LCD(AM-LCD)因其在显示运动图像方面的高分辨率和出众性能而成为着重研究和开发的目标。
可以通过四个掩模工艺来制造用于液晶显示(LCD)装置的阵列基板，下面将对该制造方法进行说明。
图1是示出根据现有技术的液晶显示装置用阵列基板的示意平面图。在图1中，在基板10上形成有选通线20、栅极25以及选通接点(gatepad)52。栅极25从选通线20起延伸，选通接点52形成在选通线20的一端处。而且，在基板10上形成有数据线30、源极32、漏极34以及数据接点(data pad)62。数据线30与选通线20交叉以限定像素区P。源极32从数据线30起延伸，并且漏极34与源极32分隔开。数据接点62形成在数据线30的一端处。选通接点52上的选通接点端子54通过选通接点接触孔CH2连接至选通接点52，数据接点62上的数据接点端子64通过数据接点接触孔CH3连接至数据接点62。
薄膜晶体管(TFT)T连接至选通线20和数据线30。TFT T包括栅极25、(图2I中的)半导体层42，源极32以及漏极34。半导体层42形成在栅极25上，并且源极32和漏极34接触半导体层42。半导体层42包括由本征非晶硅(a-Si:H)制成的有源层40和由掺杂非晶硅(n+a-Si:H)制成的(图2I中的)欧姆接触层41。另外，半导体层42与数据线30、数据接点62、源极32以及漏极34具有相同形状并且形成在数据线30、数据接点62、源极32以及漏极34之下。具体地说，有源层40暴露在数据线30、源极32以及漏极34之外。而且，通过局部地去除(图2F中的)欧姆接触图案41b将有源层40暴露在源极32与漏极34之间，以限定用于电流流动的(图2G中的)沟道区ch。
将像素电极70形成在像素区P中并且通过漏极接触孔CH1连接至漏极34。像素电极70与对应于前一像素区的选通线20交叠以限定存储电容器Cst，该存储电容器Cst包括选通线20的交叠部分作为第一电容器电极和像素电极70的交叠部分作为第二电容器电极。
图2A到2I是沿图1的II-II线截取的示意截面图，示出了根据现有技术的利用四掩模工艺制造液晶显示装置用阵列基板的方法。
在示出第一掩模工艺的图2A中，通过淀积并构图诸如铜(Cu)、钼(Mo)、铝(Al)、铝(Al)合金以及铬(Cr)的导电金属材料，在具有像素区P的基板10上形成选通线20、栅极25以及选通接点52。尽管图2A中未示出，但栅极25从选通线20起延伸，并且选通接点52形成在选通线20的一端处。在选通线20、栅极25以及选通接点52上形成有栅绝缘层45。栅绝缘层45包括诸如氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料。
图2B到2G示出了第二掩模工艺。在图2B中，在栅绝缘层45上顺序地形成有本征硅层40a和掺杂硅层41a。本征硅层40a包括本征非晶硅(a-Si:H)，而掺杂硅层41a包括掺杂非晶硅层(n+a-Si:H)。例如，可以利用化学汽相淀积(CVD)法在形成栅绝缘层45的容室中顺序地形成本征硅层40a和掺杂硅层41a。接下来，在掺杂硅层41a上形成源极漏极金属层75。源极漏极金属层75包括诸如铜(Cu)、钼(Mo)、铝(Al)、铝(Al)合金以及铬(Cr)的导电金属材料。
在图2C中，在源极漏极金属层75上形成光刻胶(PR)层80，并且在PR层80上方设置掩模HTM。掩模HTM具有透射区A、半透射区B以及阻挡区C。半透射区B的透射率小于透射区A的透射率而大于阻挡区C的透射率。通过形成半透射膜或形成缝隙图案而获得半透射区B的透射率。因此，当将PR层暴露于通过掩模HTM的光时，对应于半透射区B的PR层80被不完全地曝光。另外，将对应于透射区A的PR层80完全曝光，而对应于阻挡区C的PR层没有被曝光。将阻挡区C设置成对应于在后续工艺中形成的(图2E中的)数据线20、数据接点62、(图2G中的)源极32以及(图2G中的)漏极34，并且将半透射区B设置成对应于在后续工艺中形成在源极32与漏极34之间的(图2G中的)沟道区ch。
在图2D中，通过曝光并显影PR层80在源极漏极金属层75上形成第一PR图案82、第二PR图案84以及第三PR图案86。第一PR图案82具有对应于(图2C中的)半透射区B的第一部分和对应于(图2C中的)阻挡区C的第二部分。因此，第二部分之间的第一部分具有比第二部分的第二厚度小的第一厚度。而且，因为第二PR图案84和第三PR图案86对应于(图2C中的)阻挡区C，所以第二PR图案84和第三PR图案86具有第二厚度。第二PR图案84和第三PR图案86分别对应于(图2E中的)数据线30和(图2C中的)数据接点62。将对应于(图2C中的)透射区A的(图2C中的)PR层80完全去除，以暴露出源极漏极金属层75。
在图2E中，利用第一PR图案82、第二PR图案84以及第三PR图案86作为刻蚀掩模对(图2D中的)源极漏极金属层75进行构图，以形成源极漏极金属图案72、数据线30以及数据接点62。源极漏极金属图案72、数据线30以及数据接点62分别对应于第一PR图案82、第二PR图案84以及第三PR图案86。而且，将对应于(图2C中的)透射区A的(图2D中的)源极漏极金属层75完全去除，以暴露出掺杂硅层41a。尽管图2E中未示出，但将源极漏极金属图案72电连接至数据线30。
顺序地，利用第一PR图案82、第二PR图案84以及第三PR图案86作为刻蚀掩模对掺杂硅层41a和本征硅层40a进行构图，以形成有源层40和欧姆接触层41b。结果，有源层40和欧姆接触层41b与源极漏极金属图案72、数据线30以及数据接点62具有相同形状，并且形成在源极漏极金属图案72、数据线30以及数据接点62之下。尽管有源层40和欧姆接触层41b仅需要在源极漏极金属图案72之下呈岛状，但由于是将源极漏极金属层72、掺杂硅层41a以及本征硅层40a一起构图，所以有源层40和欧姆接触层41b形成在数据线30和数据接点62以及源极漏极金属图案72之下，并且数据线30之下和数据接点62之下的有源层40和欧姆接触层41b从源极漏极金属图案72之下的有源层40和欧姆接触层41b起延伸。
在图2F中，通过灰化而局部地去除第一PR图案82、第二PR图案84以及第三PR图案86。结果，将第一PR图案82的具有第一厚度的第一部分完全去除，以暴露出源极漏极金属图案72。另外，将第一PR图案82、第二PR图案84以及第三PR图案86三者的具有第二厚度的第二部分局部地去除，以具有比第二厚度小的缩减的厚度。因为，灰化是各向同性工艺，所以还将第一PR图案82、第二PR图案84以及第三PR图案86三者的侧部去除，以暴露出源极漏极金属图案72、数据线30以及数据接点62三者外缘处的第一边缘部分F。而且，还暴露出源极漏极金属图案72内部的第二边缘部分G。
在图2G中，利用局部去除后的第一PR图案82、第二PR图案84以及第三PR图案86对源极漏极金属图案72和欧姆接触图案41b进行构图，以形成源极32、漏极34以及欧姆接触层41。将有源层40和欧姆接触层41定义为半导体层42，从而，栅极25、半导体层42、源极32以及漏极34限定了薄膜晶体管(TFT)T。将源极32与漏极34之间暴露出的有源层40用作沟道区ch。因为消除了第一边缘部分F中的欧姆接触图案41b，所以第一边缘图案F中的有源层40凸出于数据线30、数据接点62、源极32以及漏极34四者的外缘之外。另外，因为消除了第二边缘部分G中的欧姆接触图案41b，所以有源层40的沟道区ch具有比设计值大的长度。这可能导致TFT T性质的劣化。接下来，通过脱模来去除第一PR图案82、第二PR图案84以及第三PR图案86。
图2H示出了第三掩模工艺。在图2H中，通过淀积并构图诸如氮化硅(SiNx)或二氧化硅(SiO2)的无机绝缘材料和诸如苯并环丁烯(BCB)和丙烯酸树脂的有机绝缘材料中的一种，在数据线30和TFT T上形成钝化层55。钝化层55具有暴露出漏极34的漏极接触孔CH1、暴露出选通接点52的选通接点接触孔CH2以及暴露出数据接点62的数据接点接触孔CH3。选通接点接触孔CH2形成在栅绝缘层45和钝化层55中，而将漏极接触孔CH1和数据接点接触孔CH3形成在钝化层55中。因此，可能不完全地暴露出选通接点52，或者可能因刻蚀时间长而破坏漏极34和数据接点62。该不完全暴露和破坏可以造成接触性质的劣化。
图2I示出了第四掩模工艺。在图2I中，通过淀积并构图诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料在钝化层55上形成像素电极70、选通接点端子54以及数据接点端子64。像素电极70通过漏极接触孔CH1连接至漏极34。另外，选通接点端子54通过选通接点接触孔CH2连接至选通接点52，而数据接点端子64通过数据接点接触孔CH3连接至数据接点62。像素电极70与对应于前一像素区的选通线20交叠，以限定存储电容器Cst，所述存储电容器Cst具有：选通线20的交叠部分和像素电极70的交叠部分分别作为第一电容器电极和第二电容器电极，和选通绝缘层45以及作为介电层的钝化层55。
在根据现有技术的通过四掩模工艺制造的LCD装置用阵列基板中，因为利用同一掩模(第二掩模)形成数据线30、源极32、漏极34以及半导体层42，所以将半导体层42形成在了数据线30、源极32以及漏极34之下。
具体地说，因为源极32之下的有源层40连接至数据线30之下的有源层40，所以TFT T的有源层40凸出于栅极25。结果，因暴露于背光单元而在TFT T的有源层40的凸出部分中生成光电流从而导致TFT T的电学性质的劣化。
另外，数据线30之下的有源层40凸出于数据线30的外缘。在数据线30之下的有源层40的凸出部分中可能生成光电流。而且，因为数据线30之下的有源层40比数据线30更接近像素电极70，所以数据线30之下的有源层40与像素电极70之间的耦合电容大于数据线30与像素电极70之间的耦合电容。数据线30之下的有源层40与像素电极70之间的耦合电容造成了显示波纹图案的波状噪声。
发明内容
描述了一种呈岛状半导体层的液晶显示(LCD)装置用阵列基板和利用三个掩模工艺制造LCD装置用阵列基板的方法。
本发明提供了一种用于液晶显示装置的阵列基板，该阵列基板包括：基板；所述基板上的选通线；与所述选通线交叉以限定像素区的数据线；连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；覆盖所述数据线和所述薄膜晶体管的钝化图案；以及从所述漏极起延伸的像素电极。
在另一方面中，本发明提供了一种液晶显示装置用阵列基板的制造方法，该方法包括以下步骤：通过第一掩模工艺在基板上形成选通线、连接至所述选通线的栅极、位于所述选通线的一端处的选通接点、以及数据接点；在所述选通线、所述栅极以及所述选通接点上形成栅绝缘层；通过第二掩模工艺在所述栅绝缘层上形成半导体层，该半导体层的边界位于所述栅极之内；以及通过第三掩模工艺形成与所述选通线交叉的数据线、连接至所述数据线的源极、与所述源极分隔开的漏极、从所述源极起延伸的像素电极、接触所述选通接点的选通接点端子、以及连接至所述数据线的数据接点端子，并且在所述数据线、所述源极以及所述漏极上形成钝化图案。
在又一方面中，本发明提供了一种液晶显示装置，该液晶显示装置包括滤色器基板、根据本发明的阵列基板以及在所述滤色器基板与所述阵列基板之间的液晶层。
附图说明
所包含的附图用于提供对本发明的进一步理解，并且附图被并入本申请中而构成本申请的一部分，附图例示了本发明的实施方式。
图1是示出根据现有技术的液晶显示装置用阵列基板的示意平面图；
图2A到2I是沿图1的II-II线截取的示意截面图，其示出了根据现有技术的利用四个掩模工艺的液晶显示装置用阵列基板的制造方法；
图3是示出根据本发明第一实施方式的液晶显示装置用阵列基板的示意平面图；
图4A到4M是沿图3的IV-IV线截取的示意截面图，其示出了根据本发明第一实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法；
图5是示出根据本发明第二实施方式的液晶显示装置用阵列基板的示意平面图；
图6A到6M是沿图5的VI-VI线截取的示意截面图，其示出了根据本发明第二实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法；
图7是示出根据本发明第三实施方式的液晶显示装置用阵列基板的示意平面图；
图8是沿图7的VIII-VIII线截取的示意截面图；以及
图9是示出根据本发明第四实施方式的液晶显示装置用阵列基板的示意平面图。
具体实施方式
下面，对附图中例示的实施方式进行详细说明。尽可能使用类似标号来表示相同或相似的部分。
图3是示出根据本发明第一实施方式的液晶显示装置用阵列基板的示意平面图。
在图3中，在基板100上形成有选通线120、栅极125以及选通接点152。栅极125从选通线120起延伸，并且将选通接点152形成在选通线120的一端处。而且，在基板100上形成有数据线130、源极132、漏极134以及数据接点162。数据线130与选通线120交叉以限定像素区P。源极132从数据线130起延伸，并且漏极134与源极132分隔开。源极132呈U形，而漏极134具有与U形对应的条状。数据线130、源极132以及漏极134中的每一个都包括具有(图4H中的)透明导电材料层170a和(图4H中的)不透明导电材料层175的双层结构。数据接点162形成在数据线130的一端处。选通接点152和数据接点162由相同材料形成在同一层中。选通接点152上的选通接点端子154通过选通接点接触孔CH4连接至选通接点152，而数据接点162上的数据接点端子164通过数据接点接触孔CH5连接至数据接点162。选通接点端子154和数据接点端子164包括透明导电材料。
薄膜晶体管(TFT)T连接至选通线120和数据线130。TFT T包括栅极125、(图4K中的)半导体层143，源极132以及漏极134。半导体层143形成在栅极125上方，并且源极132和漏极134接触该半导体层143。半导体层143包括由本征非晶硅(a-Si:H)制成的有源层140和由掺杂非晶硅(n+a-Si:H)制成的(图4K中的)欧姆接触层141。因为半导体层143是利用与用于数据线130、数据接点162、源极132以及漏极134的掩模不同的掩模形成，所以半导体层143呈岛状并且设置在栅极125之内。结果，TFT的半导体层143没有暴露于来自背光单元(未示出)的光，从而在TFT中没有生成光电流。因此，防止了因光电流而造成的TFT的电学性质的劣化。
因为透明导电材料层170a形成在由源极132和漏极134制成的双层结构中的不透明导电材料层175之下，所以透明导电材料层170a可以直接接触欧姆接触层141。透明导电材料层170a具有比欧姆接触层141相对高得多的逸出功(work function)。因此，当透明导电材料层170a直接接触欧姆接触层141时，欧姆接触层141与源极132和漏极134之间的逸出功差相对较大。结果，TFT T可以具有相对高的源极132和漏极134的接触电阻或整流接触(其可以称为Schottky接触并且其中电流仅沿着特定方向流动)，而不是欧姆接触(其可以称为非整流接触或电阻接触)。(图4K中的)缓冲金属层142可以形成在源极132和漏极134与欧姆接触层141之间来降低接触电阻，以使获得欧姆接触。例如，缓冲金属层142可以包括钼并且具有大约50
Figure 200710300840X_0
的厚度。
在另一实施方式中，如果TFT T具有相对低的接触电阻和欧姆接触，则可以省略缓冲金属层142。例如，在形成欧姆接触层141之后，可以利用等离子处理欧姆接触层141，以在欧姆接触层141的表面上形成非常薄的氮化硅(SiNx)层，作为缓冲分隔层。接着，可以将源极132和第一漏极134形成在缓冲分隔层上。在没有缓冲金属层的情况下，TFT T仍可以因非常薄的SiNx层而具有相对低的接触电阻和欧姆接触。
通过局部地去除(图4J中的)缓冲金属图案142b和(图4J中的)欧姆接触图案141b，暴露出源极132与漏极134之间的有源层140，以限定用于电流流动的(图4K中的)沟道区ch。
通过诸如溅射法的物理汽相淀积(PVD)法形成(图4L中的)钝化层158a，并且利用剥离(lift-off)法对钝化层158a进行构图，以在数据线130、源极132以及漏极134上形成(图4M中的)钝化图案158。另外，在像素区P中形成有像素电极172。像素电极172具有透明导电材料层170a，并且连接至漏极134。而且，像素电极172与对应于前一像素区的选通线120交叠，以限定存储电容器Cst，该存储电容器Cst包括选通线120的交叠部分作为第一电容器电极并包括像素电极172的交叠部分作为第二电容器电极。
通过三个掩模工艺制造图3的阵列基板，并且半导体层143在栅极125之内呈岛状。而且，利用剥离工艺对通过溅射法形成的钝化层158a进行构图，以形成钝化图案158。
图4A到4M是沿图3的IV-IV线截取的示意截面图，其示出了根据本发明第一实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法。
在示出第一掩模工艺的图4A中，利用第一掩模(未示出)淀积并构图诸如铜(Cu)、钼(Mo)、铝(Al)、铝(Al)合金以及铬(Cr)的导电金属材料，在具有像素区P、选通接点区GP以及数据接点DP的基板100上形成选通线120、栅极125以及选通接点152。尽管图4A中未示出，但栅极125从选通线120起延伸，并将选通接点152形成在选通接点区GP中选通线120的一端处。另外，将呈岛状的数据接点162形成在基板100的数据接点区DP中。数据接点162和选通线120由相同材料形成在同一层中。数据接点162被设置成对应于后续工艺中形成的(图3中的)数据线130的一端。在另一实施方式中，可以省略数据接点162，并且可以在数据接点区DP中仅形成(图4M中的)数据接点端子164。在选通线120、栅极125、选通接点152以及数据接点162上形成有栅绝缘层145。该栅绝缘层145包括诸如氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料。
图4B到4G示出了第二掩模工艺。在图4B中，在栅绝缘层145上顺序地形成本征硅层140a和掺杂硅层141a。本征硅层140a包括本征非晶硅(a-Si:H)，而掺杂硅层141a包括掺杂非晶硅层(n+a-Si:H)。例如，可以利用化学汽相淀积(CVD)法在形成栅绝缘层145的容室中顺序地形成本征硅层140a和掺杂硅层141a。接下来，在掺杂硅层141a上形成缓冲金属材料层142a。缓冲金属材料层142a可以包括钼并且具有大约50
Figure 200710300840X_1
的厚度。
在图4C中，在缓冲金属材料层142a上形成第一光刻胶(PR)层180，并且在第一PR层180上方设置第二掩模M12。该第二掩模M12具有透射区A、半透射区B以及阻挡区C。半透射区B的透射率小于透射区A的透射率而大于阻挡区C的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区B的透射率。因此，当第一PR层180暴露于通过第二掩模M12的光时，对应于半透射区B的第一PR层180不完全地曝光。另外，对应于透射区A的第一PR层180完全曝光，而对应于阻挡区C的第一PR层180没有被曝光。将阻挡区C设置成对应于具有后续工艺中形成的(图3中的)薄膜晶体管(TFT)T的区域，并且将透射区A设置成对应于选通接点区GP和数据接点区DP。将半透射区B设置成对应于基板100的其它区域。
在图4D中，在通过(图4C中的)第二掩模M12曝光(图4C中的)第一PR层180之后，将曝光的第一PR层180显影以形成第一PR图案182。第一PR图案182具有与第二掩模M12的半透射区B相对应的第一部分182a和与第二掩模M12的阻挡区C相对应的第二部分182b。因此，第一部分182a具有比第二部分182b小的厚度。将与第二掩模M12的透射区A相对应的第一PR层180完全去除，以暴露出缓冲金属材料层142a。
在图4E中，利用第一PR图案182作为刻蚀掩模对缓冲金属材料层142a、掺杂硅层141a、本征硅层140a以及栅绝缘层145顺序地进行构图。这里，将与选通接点区GP和数据接点区DP相对应的栅绝缘层145局部地去除，使得可以保留栅绝缘层145的一部分。例如，保留的栅绝缘层145的厚度可以小于未构图栅绝缘层145的厚度的一半。因为栅绝缘层145被局部地去除，所以可以稳定地执行随后的用于选通接点152或数据接点162的接点开口步骤。用于栅绝缘层145的材料(例如，氮化硅(SiNx)或二氧化硅(SiO2))的刻蚀率可以低于用于掺杂硅层141a和本征硅层140a的材料的刻蚀率。因此，当没有去除栅绝缘层145时，在随后的接点开口步骤中选通接点152或数据接点162可能没有通过栅绝缘层145暴露出来，或随后的接点开口步骤的处理时间可能相对较长。另外，当完全去除栅绝缘层145时，在随后的接点开口步骤中可能劣化选通接点152或数据接点162。
在图4F中，通过灰化而局部地去除第一PR图案182。结果，将第一PR图案182的第一部分182a完全去除，以暴露出缓冲金属材料层142a，并且保留第二PR图案182的第二部分182b，以形成具有减小的厚度的第二PR图案184。
在图4G中，利用第二PR图案184作为刻蚀掩模对缓冲金属材料层142a、掺杂硅层141a以及本征硅层140a进行构图，以在栅极125上方形成半导体图案144和缓冲金属图案142b。半导体图案144呈岛状并且包括由本征非晶硅制成的有源层140、由掺杂非晶硅制成的欧姆接触图案141b。在对掺杂硅层141a和本征硅层140a进行构图的同时，完全去除位于选通接点区GP和数据接点区DP中的保留的栅绝缘层145，以形成暴露出选通接点152的选通接点接触孔CH4和暴露出数据接点162的数据接点接触孔CH5。
在本发明的第一实施方式中，因为在第二掩模工艺期间形成的半导体图案144的有源层140在栅极125之内呈岛状，所以防止将有源层140暴露于背光单元，并且还防止了TFT T的电学性质的劣化。结果，改善了LCD装置的显示质量。另外，因为半导体图案144的有源层140在栅极125之内呈岛状，所以，减小了用于防止光泄漏的黑底(未示出)的面积。而且，因为将数据线、源极以及漏极直接形成在基板上，而不存在其间凸出的半导体层，所以进一步减小了黑底的面积，并且防止了诸如因凸出半导体层与像素电极之间的干扰而造成的波状噪音的劣化。
接下来，通过脱模步骤去除(图4F中的)第二PR图案184，由此完成第二掩模工艺。
图4H到4M示出了第三掩模工艺。在图4H中，在缓冲金属图案142b和栅绝缘层145上顺序地形成透明导电材料层170a和不透明导电材料层175。例如，透明导电材料层170a可以包括铟锡氧化物(ITO)和铟锌氧化物(IZO)中的一种。另外，不透明导电材料层175可以包括铜(Cu)、钼(Mo)、诸如钼钛合金(MoTi)的钼(Mo)合金、铝(Al)、诸如铝钕合金(AlNd)的铝(Al)合金以及铬(Cr)中的至少一种。接下来，将第二PR层190形成在不透明导电材料层175上，并且在第二PR层190上方设置第三掩模M13。第三掩模M13具有透射区A、半透射区B以及阻挡区C。半透射区B的透射率小于透射区A的透射率而大于阻挡区C的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区B的透射率。因此，当第二PR层190暴露于通过第三掩模M13的光时，将对应于半透射区B的第二PR层190不完全地曝光。另外，将对应于透射区A的第二PR层190完全曝光，而对应于阻挡区C的第二PR层190没有被曝光。将阻挡区C设置成对应于像素区P、选通接点区GP以及数据接点区DP，而将半透射区B设置成对应于后续工艺中形成的缓冲金属图案142b和(图3中的)数据线130的边界区域。将透射区A设置成对应于缓冲金属图案142b的中央区域和基板100的其它区域。
在图4I中，在通过(图4H中的)第三掩模M13曝光(图4H中的)第二PR层190之后，将曝光的第二PR层190显影，以获得第三PR图案192。第三PR图案192具有与第三掩模M13的半透射区B对应的第一部分192a和与第三掩模M13的阻挡区C对应的第二部分192b。因此，第一部分192a具有比第二部分192b小的厚度。将与第三掩模M13的透射区A对应的第二PR层192完全去除，以暴露出不透明导电材料层175。
在图4J中，利用第三PR图案192作为刻蚀掩模对不透明导电材料层175和透明导电材料层170a顺序地进行构图，以形成数据线130、源极132、漏极134、像素电极图案172a、选通接点端子图案154a以及数据接点端子图案164a。例如，可以通过具有各向同性的性质的湿刻(wetetching)法对不透明导电材料层175和透明导电材料层170a进行构图。因此，可以将不透明导电材料层175和透明导电材料层170a过刻蚀(over-etched)，以形成底切(undercut)形状，从而使构图后的不透明导电材料层175和构图后的透明导电材料层170a二者的侧边设置在第三PR图案192侧边的内部。结果，暴露出第三PR图案192的侧部的底表面。当执行随后的剥离工艺(其中，在PR图案上形成钝化层，接着将钝化层和PR图案一起去除)时，脱模溶液可以容易地渗入PR图案的暴露出的底表面。
数据线130、源极132、漏极134、像素电极图案172a、选通接点端子图案154a以及数据接点端子图案164a中的每一个都具有由不透明导电材料层175和透明导电材料层170a形成的双层结构。源极132和漏极134设置在缓冲金属图案142b的两侧，像素电极图案172a设置在像素区P中。另外，像素电极图案172a延伸以与前一像素区P中的选通线120(即前一选通线)交叠。选通接点端子图案154a和数据接点端子图案164a分别接触选通接点152和数据接点162。数据线130、源极132、漏极134、像素电极图案172a、选通接点端子图案154a以及数据接点端子图案164a中的每一个都限定具有第三PR图案192的一底切形状，并且暴露出第三PR图案192的侧部的底表面。
在图4K中，利用(图4J中的)第三PR图案192作为刻蚀掩模对(图4J中的)缓冲金属图案142b和(图4J中的)欧姆接触图案141b进行构图。因此，将缓冲金属层142和欧姆接触层141形成在有源层140的两侧，并且暴露出有源层140，以限定作为TFT T的电流路径的沟道区ch。有源层140和欧姆接触层141构成半导体层143，而栅极125、半导体层143、源极132以及漏极134构成TFT T。缓冲金属层142降低源极132和漏极134的透明导电材料层170a与欧姆接触层141之间的接触电阻和逸出功差，从而可以获得欧姆接触，并且可以改善TFT T的电学性质。接下来，通过灰化局部地去除第三PR图案192。结果，将第三PR图案192的第一部分192a完全去除，以暴露出数据线130、源极132以及漏极134，而将第三PR图案192的第二部分192b保留，以形成具有缩减的厚度的第四PR图案194。结果，第四PR图案194形成在像素电极图案172a、选通接点端子图案154a以及数据接点端子图案164a上。
在图4L中，钝化层1 58a形成在第四PR图案194、数据线130、源极132以及漏极134上。钝化层158a包括诸如氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料中的一种。另外，通过物理汽相淀积(PVD)法(例如，溅射法)形成钝化层158a。
通过化学汽相淀积(CVD)法形成的钝化层存在缺点。因为CVD法需要超过大约350℃的温度，所以当通过CVD法形成钝化层时，由耐热性大约为150℃的有机材料制成的第四PR图案194可能塌落(falldown)。第四PR图案194的台阶高度(step height)可能被缩减，或者第四PR图案194的台阶因诸如塌落的变形而变得平缓。因此，通过CVD法形成的钝化层可能不间断地覆盖基板100的整个表面，并且在后续剥离工艺期间，用于第四PR图案194的脱模溶液可能不渗入钝化层。结果，通过CVD法形成的钝化层可能在后续剥离工艺中造成劣化，如不希望残留的第四PR图案194和钝化层。而且，不希望残留的第四PR图案194在后续工艺中可能与液晶材料发生反应，致使LCD装置的显示质量降低。
为了解决通过CVD法形成的钝化层的上述问题，通过溅射法形成本发明第一实施方式的钝化层158a。因为是在低于大约150℃的温度下形成通过溅射法形成的钝化层158a，所以第四PR图案194没有变形并且没有塌落。另外，可以将通过溅射法形成的钝化层158a应用于包括诸如塑料的柔性材料的基板。因为没有改变第四PR图案194的高度和形状，所以钝化层158a没有不间断地覆盖基板100的整个表面。而是钝化层158a因台阶而在第四PR图案194的边界处断开。结果，第四PR图案194上的钝化层158a的一部分没有连接至钝化层158a的其它部分而是与钝化层158a的其它部分分开。
在图4M中，将脱模溶液施加于具有钝化层158a的基板100。例如，脱模溶液可以包括用于光刻胶材料的脱模剂。脱模溶液渗入第四PR图案194的底表面，并且将钝化层158a在第四PR图案194上的部分连同第四PR图案194一起去除。结果，将钝化层158a的其它部分保留，以形成钝化图案158，并且在剥离工艺之后暴露出像素电极图案172a、选通接点端子图案154a以及数据接点端子图案164a。接下来，利用钝化图案158作为刻蚀掩模去除像素电极图案172a的不透明导电材料层175、选通接点端子图案154a的不透明导电材料层175、以及数据接点端子图案164a的不透明导电材料层175，以形成像素电极172、选通接点端子154以及数据接点端子164。
因此，在通过三个掩模工艺制造的根据本发明第一实施方式的阵列基板中，因为数据线130、源极132以及漏极134覆盖有钝化图案158，所以防止了因微粒而造成的劣化，并且改进了LCD装置的可靠性。另外，数据线130、源极132以及漏极134中的每一个都包括不透明导电材料层175和透明导电材料层170a，而像素电极172、选通接点端子154以及数据接点端子164中的每一个都包括透明导电材料层170a。
像素电极172与前一选通线120交叠以限定存储电容器Cst，该存储电容器Cst包括前一选通线120的交叠部分作为第一电容器电极、像素电极172的交叠部分作为第二电容器电极，并包括作为介电层的栅绝缘层145。因为仅将相对薄的栅绝缘层145用作介电层，所以存储电容器Cst的电容被最大化，而存储电容器Cst的面积被最小化。
在根据本发明第一实施方式的阵列基板中，因为TFT的半导体层在栅极之内呈岛状，所以改进了TFT的电学性质，并且增大了孔径比。另外，因为数据线、源极以及漏极覆盖有钝化图案，所以改进了LCD装置的可靠性。而且，因为通过溅射法形成钝化图案，所以最小化了剥离工艺中的劣化。
然而，在根据本发明第一实施方式的阵列基板中，因为将像素电极形成为对应于大致整个像素区，所以对脱模溶液的渗透面积有限制。在面内切换(IPS)模式LCD装置中，将像素电极和公共电极交替地形成在阵列基板的像素区中。因此，用于IPS模式LCD装置的阵列基板在根据本发明的制造工艺上有优点。
图5是示出根据本发明第二实施方式的液晶显示装置用阵列基板的示意平面图。在根据本发明第二实施方式的阵列基板中，因为公共电极和像素电极在像素区中相互交替，所以更有效地执行了剥离工艺。另外，因为公共电极和像素电极中的每一个都包括透明导电材料，所以进一步改善了亮度。
在图5中，在基板200上形成有选通线220、栅极225、选通接点252以及公共线250。栅极225从选通线220起延伸，并且选通接点252形成在选通线220的一端处。公共线250和选通线220平行且分隔开。而且，在基板200上形成有数据线230、源极232、漏极234以及数据接点262。数据线230与选通线220交叉以限定像素区P。源极232从数据线230起延伸，并且漏极234与源极232分隔开。源极232呈U形，而漏极234具有与U形对应的条状。数据线230、源极232以及漏极234中的每一个都包括具有(图6H中的)透明导电材料层270a和(图6H中的)不透明导电材料层275的双层结构。将数据接点262形成在数据线230的一端处。选通接点252和数据接点262由相同材料形成在同一层上。选通接点252上的选通接点端子254通过选通接点接触孔CH6连接至选通接点252，数据接点262上的数据接点端子264通过数据接点接触孔CH7连接至数据接点262。选通接点端子254和数据接点端子264包括透明导电材料。
薄膜晶体管(TFT)T连接至选通线220和数据线230。TFT T包括栅极225、(图6K中的)半导体层243，源极232以及漏极234。半导体层243形成在栅极225上方，并且源极232和漏极234接触半导体层243。半导体层243包括由本征非晶硅(a-Si:H)制成的有源层240和由掺杂非晶硅(n+a-Si:H)制成的(图6K中的)欧姆接触层241。因为半导体层243是利用和用于数据线230、数据接点262、源极232以及漏极234的掩模不同的掩模形成，所以半导体层243呈岛状并且设置在栅极225之内。结果，TFT T的半导体层243没有被暴露于来自背光单元(未示出)的光，从而在TFT T中没有生成光电流。因此，防止了因光电流而造成的TFT T的电学性质的劣化。
因为透明导电材料层270a形成在由源极232和漏极234形成的双层结构中的不透明导电材料层275之下，所以透明导电材料层270a可以直接接触欧姆接触层241。透明导电材料层270a具有比欧姆接触层241相对更高的逸出功。因此，当透明导电材料层270a直接接触欧姆接触层241时，欧姆接触层241与源极232和漏极234之间的逸出功差相对较大。结果，TFT T可以具有源极232和漏极234的相对高的接触电阻，或整流接触而不是欧姆接触。(图6K中的)缓冲金属层242可以形成在源极232和漏极234与欧姆接触层241之间，以降低接触电阻，从而获得欧姆接触。例如，缓冲金属层242可以包括钼并且具有大约50
Figure 200710300840X_2
的厚度。
在另一实施方式中，如果TFT T具有相对低的接触电阻和欧姆接触，则可以省略缓冲金属层242。例如，在形成欧姆接触层241之后，可以利用等离子处理欧姆接触层241，以在欧姆接触层241的表面上形成非常薄的氮化硅(SiNx)层，作为缓冲分隔层。接着，可以将源极232和第一漏极234形成在缓冲分隔层上。在没有缓冲金属层的情况下，TFT T仍可以因非常薄的SiNx层而具有相对低的接触电阻和欧姆接触。
通过局部地去除(图6J中的)缓冲金属图案242b和(图6J中的)欧姆接触图案241b而暴露出源极232与漏极234之间的有源层240，以限定用于电流流动的(图6K中的)沟道区ch。
通过诸如溅射法的物理汽相淀积(PVD)法形成(图6L中的)钝化层258a，并且利用剥离法对钝化层258a进行构图，以在数据线230、源极232以及漏极234上形成(图6M中的)钝化图案258。
在像素区P中形成有连接至漏极234的像素电极272。像素电极272包括延伸部272b、多个呈条状的垂直部272c以及连接部272d。延伸部272b从漏极234起延伸，并且多个垂直部272c从延伸部272b起垂直地延伸。连接部272d连接多个垂直部272c。而且，在像素区P中形成有包括多个垂直部260a的公共电极260。多个垂直部260a中的每一个都呈条状。公共电极260的多个垂直部260a通过公共接触孔CMH连接至公共线250。在像素区P中，公共电极260的多个垂直部260a和像素电极272的多个垂直部272c交替。
像素电极272和公共电极260中的每一个都包括(图6M中的)透明导电材料层270a。而且，像素电极272的连接部272d与公共线250交叠以限定存储电容器Cst，该存储电容器Cst包括公共线220的交叠部分作为第一电容器电极，并包括像素电极272的交叠部分作为第二电容器电极。
通过三个掩模工艺制造图5的阵列基板，并且半导体层243在栅极225之内呈岛状。而且，利用剥离工艺对通过溅射法形成的钝化层258a进行构图，以形成钝化图案258。而且，因为像素电极和公共电极在像素区中呈条状，所以扩大了脱模溶液的渗透面积，并且获得剥离工艺的优良结果。
图6A到6M是沿图5的VI-VI线截取的示意截面图，其示出了根据本发明第二实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法。
在示出第一掩模工艺的图6A中，通过利用第一掩模(未示出)淀积并构图诸如铜(Cu)、钼(Mo)、铝(Al)、铝(Al)合金以及铬(Cr)的导电金属材料，在具有像素区P、选通接点区GP以及数据接点区DP的基板200上形成选通线220、栅极225、选通接点252以及公共线250。尽管图6A中未示出，但栅极225从选通线220起延伸，并将选通接点252形成在选通接点区GP中选通线220的一端处。将公共线和选通线220分隔开且平行。另外，将呈岛状的数据接点262形成在基板200的数据接点区DP中。数据接点262和选通线220由相同材料形成在同一层中。数据接点262被设置成对应于位于后续工艺中形成的(图5中)数据线230的一端处的数据接点区DP。在另一实施方式中，可以省略数据接点262。在选通线220、栅极225、选通接点252、公共线250以及数据接点262上形成有栅绝缘层245。栅绝缘层245包括诸如氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料。
图6B到6G示出了第二掩模工艺。在图6B中，在栅绝缘层245上顺序地形成有本征硅层240a和掺杂硅层241a。本征硅层240a包括本征非晶硅(a-Si:H)，而掺杂硅层241a包括掺杂非晶硅层(n+a-Si:H)。例如，可以利用化学汽相淀积(CVD)法在形成栅绝缘层245的容室中顺序地形成本征硅层240a和掺杂硅层241a。接下来，在掺杂硅层241a上形成缓冲金属材料层242a。该缓冲金属材料层242a可以包括钼并且具有大约50
Figure 200710300840X_3
的厚度。
在图6C中，在缓冲金属材料层242a上形成第一光刻胶(PR)层280，并且在第一PR层280上方设置第二掩模M22。该第二掩模M22具有透射区A、半透射区B以及阻挡区C。半透射区B的透射率小于透射区A的透射率而大于阻挡区C的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区B的透射率。因此，当第一PR层280暴露于通过第二掩模M22的光时，将对应于半透射区B的第一PR层280不完全地曝光。另外，将对应于透射区A的第一PR层280完全曝光，而对应于阻挡区C的第一PR层280没有被曝光。将阻挡区C设置成对应于具有后续工艺中形成的(图5中的)薄膜晶体管(TFT)T的区域，并且将透射区A设置成对应于选通接点区GP和数据接点区DP。将半透射区B设置成对应于基板200的其它区域。
在图6D中，在通过(图6C中的)第二掩模M22曝光(图6C中的)第一PR层280之后，将曝光后的第一PR层280显影以形成第一PR图案282。第一PR图案282具有对应于第二掩模M22的半透射区B的第一部分282a和对应于第二掩模M22的阻挡区C的第二部分282b。因此，第一部分282a的厚度比第二部分282b小。将与第二掩模M22的透射区A相对应的第一PR层280完全去除，以暴露出缓冲金属材料层242a。
在图6E中，利用第一PR图案282作为刻蚀掩模对缓冲金属材料层242a、掺杂硅层241a、本征硅层240a以及栅绝缘层245顺序地进行构图。这里，将与公共线250、选通接点区GP中的选通接点252、以及数据接点区DP中的数据接点262对应的栅绝缘层245局部地去除，从而可以保留栅绝缘层245的一部分。例如，保留的栅绝缘层245的厚度可以小于未构图栅绝缘层245的厚度的一半。因为将栅绝缘层245局部地去除，所以可以稳定地执行随后的用于公共线250、选通接点252以及数据接点262的接点开口步骤。用于栅绝缘层245的材料(例如，氮化硅(SiNx)或二氧化硅(SiO2))的刻蚀率低于用于掺杂硅层241a和本征硅层240a的材料的刻蚀率。因此，当没有去除栅绝缘层245时，在随后的接点开口步骤中公共线250、选通接点252以及数据接点262可能没有通过栅绝缘层145暴露出来。另外，完全去除栅绝缘层245时，在随后的接点开口步骤中可能劣化公共线250、选通接点252以及数据接点262。
在图6F中，通过灰化局部地去除第一PR图案282。结果，将第一PR图案282的第一部分282a完全去除，以暴露出缓冲金属材料层242a，并且保留第二PR图案282的第二部分282b，以形成具有缩减的厚度的第二PR图案284。
在图6G中，利用第二PR图案284作为刻蚀掩模对图6F中的缓冲金属材料层242a、掺杂硅层241a以及本征硅层240a进行构图，以在栅极225上方形成半导体图案244和缓冲金属图案242b。半导体图案244呈岛状并且包括由本征非晶硅制成的有源层240、由掺杂非晶硅制成的欧姆接触图案241b。在对掺杂硅层241a和本征硅层240a进行构图的同时，完全去除与公共线250、选通接点区GP中的选通接点252、以及数据接点区DP中的数据接点262相对应的保留的栅绝缘层245，以形成暴露出公共线250的公共接触孔CMH、暴露出选通接点252的选通接点接触孔CH6、以及暴露出数据接点262的数据接点接触孔CH7。
在本发明的第二实施方式中，因为在第二掩模工艺期间形成的半导体图案244的有源层240在栅极225之内呈岛状，所以防止了将有源层240暴露于背光单元，并且还防止了TFT T的电学性质的劣化。结果，改善了LCD装置的显示质量。另外，因为半导体图案244的有源层240在栅极225内呈岛状，所以，减小了用于防止光泄漏的黑底(未示出)的面积。而且，因为将数据线、源极以及漏极直接形成在基板上，而不存在其间凸出的半导体层，所以进一步减小了黑底的面积，并且防止了诸如因凸出半导体层与像素电极之间的干涉而造成的波状噪声的劣化。
接下来，通过脱模步骤去除(图6F中的)第二PR图案284，由此完成第二掩模工艺。
图6H到6M示出了第三掩模工艺。在图6H中，在缓冲金属图案242b和栅绝缘层245上顺序地形成透明导电材料层270a和不透明导电材料层275。例如，透明导电材料层270a可以包括铟锡氧化物(ITO)和铟锌氧化物(IZO)中的一种。另外，不透明导电材料层275可以包括铜(Cu)、钼(Mo)、诸如钼钛合金(MoTi)的钼(Mo)合金、铝(Al)、诸如铝钕合金(AlNd)的铝(Al)合金以及铬(Cr)中的至少一种。接下来，将第二PR层290形成在不透明导电材料层275上，并且在第二PR层290上方设置第三掩模M23。第三掩模M23具有透射区A、半透射区B以及阻挡区C。半透射区B的透射率小于透射区A的透射率而大于阻挡区C的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区B的透射率。因此，当第二PR层290暴露于通过第三掩模M23的光时，对应于半透射区B的第二PR层290被不完全地曝光。另外，对应于透射区A的第二PR层290被完全地曝光，而对应于阻挡区C的第二PR层290没有被曝光。
将透射区A和阻挡区C交替地设置在像素区P中。另外，将阻挡区C设置成对应于选通接点区GP和数据接点区DP，而将半透射区B设置成对应于缓冲金属图案242b的边界区、公共线250的边界区以及后续工艺中形成的(图5中的)数据线230。将透射区A设置成对应于缓冲金属图案242b的中央区域、公共线250的中央区域以及基板200的其它区域。
在图6I中，在通过(图6H中的)第三掩模工艺M23曝光(图6H中的)第二PR层290之后，将曝光后的第二PR层290显影以获得第三PR图案292。第三PR图案292具有与第三掩模M23的半透射区B对应的第一部分292a、以及与第三掩模M23的阻挡区C对应的第二部分292b。因此，第一部分292a具有比第二部分292b小的厚度。将与第三掩模M23的透射区A对应的第二PR层290完全去除，以暴露出不透明导电材料层275。
在图6J中，利用第三PR图案292作为刻蚀掩模对不透明导电材料层275和透明导电材料层270a顺序地进行构图，以形成数据线230、源极232、漏极234、像素电极图案272a、公共电极图案260b、选通接点端子图案254a以及数据接点端子图案264a。例如，可以通过具有各向同性的性质的湿刻法对不透明导电材料层275和透明导电材料层270a进行构图。因此，可以将不透明导电材料层275和透明导电材料层270a过刻蚀，以形成底切形状，从而将构图后的不透明导电材料层275和构图后的透明导电材料层270a二者的侧边设置在第三PR图案292的侧边的内部。结果，暴露出第三PR图案292的侧部的底表面。当执行随后的剥离工艺(其中，在PR图案上形成钝化层，接着将钝化层和PR图案一起去除)时，脱模溶液可以容易地渗入PR图案的暴露出的底表面。
数据线230、源极232、漏极234、像素电极图案272a、公共电极图案260b、选通接点端子图案254a以及数据接点端子图案264a中的每一个都具有由不透明导电材料层275和透明导电材料层270a形成的双层结构。源极232和漏极234设置在缓冲金属图案242b的两侧，而像素电极图案272a在像素区P中与公共电极图案260b交替。选通接点端子图案254a和数据接点端子图案264a分别接触选通接点252和数据接点262。数据线230、源极232、漏极234、像素电极图案272a、公共电极图案260b、选通接点端子图案254a以及数据接点端子图案264a中的每一个都限定具有第三PR图案292的一底切形状，并且暴露出第三PR图案292的侧部的底表面。
在图6K中，利用(图6J中的)第三PR图案292作为刻蚀掩模对(图6J中的)缓冲金属图案242b和(图6J中的)欧姆接触图案241b进行构图。因此，缓冲金属层242和欧姆接触层241形成在有源层240的两侧，并且暴露出有源层240，以限定作为TFT T的电流路径的沟道区ch。有源层240和欧姆接触层241构成半导体层243，而栅极225、半导体层243、源极232以及漏极234构成TFT T。缓冲金属层242降低了欧姆接触层241与源极232和漏极234二者的透明导电材料层270a之间的接触电阻和逸出功，从而可以获得欧姆接触，并且可以改进TFT T的电学性质。接下来，通过灰化局部地去除第三PR图案292。结果，将第三PR图案292的第一部分292a完全去除，以暴露出数据线230、源极232以及漏极234，而将第三PR图案292的第二部分292b保留，以形成具有缩减的厚度的第四PR图案294。结果，将第四PR图案294形成在像素电极图案272a、公共电极图案260b、选通接点端子图案254a以及数据接点端子图案264a上。
在图6L中，将钝化层258a形成在第四PR图案294、数据线230、源极232以及漏极234上。钝化层258a包括诸如氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料中的一种。另外，通过物理汽相淀积(PVD)法(例如，溅射法)形成钝化层258a。
通过化学汽相淀积(CVD)法形成的钝化层存在缺点。因为CVD法需要超过大约350℃的温度，所以当通过CVD法形成钝化层时，由耐热性大约为150℃的有机材料制成的第四PR图案294可能塌落。第四PR图案294的台阶高度可能被缩减，或者第四PR图案294的台阶因诸如塌落的变形而变得平缓。因此，通过CVD法形成的钝化层可能不间断地覆盖基板200的整个表面，并且在后续剥离工艺期间，用于第四PR图案294的脱模溶液可能不渗入钝化层。结果，通过CVD法形成的钝化层可能在后续剥离工艺中造成劣化，如不希望的残留的第四PR图案294和钝化层。而且，不希望的残留第四PR图案294在后续工艺中可能与液晶材料发生反应，致使LCD装置的显示质量降低。
为了解决通过CVD法形成的钝化层的上述问题，通过溅射法形成本发明的第二实施方式的钝化层258a。因为是在低于大约150℃的温度下形成通过溅射法形成的钝化层258a，所以第四PR图案294没有变形并且没有塌落。另外，可以将通过溅射法形成的钝化层258a应用于包括诸如塑料的柔性材料的基板。因为没有改变第四PR图案294的高度和形状，所以钝化层258a没有不间断地覆盖基板200的整个表面。而是，钝化层258a因台阶而在第四PR图案294的边界处断开。结果，第四PR图案294上的钝化层258a的一部分没有连接至钝化层258a的其它部分而是与钝化层258a的其它部分分开。
在图6M中，将脱模溶液施加于具有钝化层258a的基板200。例如，脱模溶液可以包括用于光刻胶材料的脱模剂。脱模溶液渗入第四PR图案294的底表面，并且将钝化层258a在第四PR图案294上的部分连同第四PR图案294一起去除。结果，将钝化层258a的其它部分保留，以形成钝化图案258，并且在剥离工艺之后暴露出像素电极图案272a、公共电极图案260b、选通接点端子图案254a以及数据接点端子图案264a。接下来，利用钝化图案258作为刻蚀掩模去除像素电极图案272a的不透明导电材料层275、公共电极图案260b的不透明导电材料层275、选通接点端子图案254a的不透明导电材料层275以及数据接点端子图案264a的不透明导电材料层275，以形成像素电极272、公共电极260、选通接点端子254以及数据接点端子264。
像素电极272包括延伸部272b、多个呈条状的垂直部272c、以及连接部272d。延伸部272b从漏极234的透明导电材料层270a起延伸，并且多个垂直部272c从延伸部272b起垂直地延伸。连接部272d连接多个垂直部272c。而且，在像素区P中形成包括多个垂直部260a的公共电极260。多个垂直部260a中的每一个都呈条状。公共电极260的多个垂直部260a通过公共接触孔CMH连接至公共线250。在像素区P中，公共电极260的多个垂直部260a与像素电极272的多个垂直部272c交替。
因此，在通过三个掩模工艺制造的根据本发明第二实施方式的阵列基板中，因为数据线230、源极232以及漏极234覆盖有钝化图案258，所以防止了因微粒而造成的劣化，并且改善了LCD装置的可靠性。另外，数据线230、源极232以及漏极234中的每一个都包括不透明导电材料层275和透明导电材料层270a，而像素电极272、公共电极260、选通接点端子254以及数据接点端子264中的每一个都包括透明导电材料层270a。
像素电极272的连接部272d与公共线250交叠以限定存储电容器Cst，该存储电容器Cst包括公共线250的交叠部分作为第一电容器电极、像素电极272的连接部272d的交叠部分作为第二电容器电极，并包括作为介电层的栅绝缘层245。因为仅将相对薄的栅绝缘层245用作介电层，所以存储电容器Cst的电容被最大化，而存储电容器Cst的面积被最小化。
在根据本发明第二实施方式的阵列基板中，因为TFT的半导体层在栅极之内呈岛状，所以改进了TFT的电学性质，并且增加了孔径比。另外，因为数据线、源极以及漏极覆盖有钝化图案，所以改进了LCD装置的可靠性。而且，因为通过溅射法形成钝化图案，所以最小化了剥离工艺中的劣化。而且，因为像素电极和公共电极是交替地形成以在像素区中呈条状，所以脱模溶液容易地渗透并且进一步改进了剥离工艺。
图7是示出根据本发明第三实施方式的液晶显示装置用阵列基板的示意平面图，图8是沿图7的VIII-VIII线截取的示意截面图。在根据本发明第三实施方式的液晶显示装置用阵列基板中，因为公共电极和像素电极在像素区中彼此交替，所以更有效地执行了剥离工艺。另外，因为公共电极和像素电极中的每一个都具有由不透明导电材料制成的单层结构，所以进一步改善了对比度。
在图7和8中，在基板300上形成有选通线320、栅极325、选通接点352以及公共线350。栅极325从选通线320起延伸，并且选通接点352形成在选通线320的一端处。公共线350和选通线320平行且分隔开。而且，在基板300上形成有数据线330、源极332、漏极334以及数据接点362。数据线330与选通线320交叉以限定像素区P。源极332从数据线330起延伸，并且漏极334与源极332分隔开。源极332呈U形，而漏极334具有与U形对应的条状。数据线330、源极332以及漏极334中的每一个都包括具有第一不透明导电材料层370a和第二不透明导电材料层375的双层结构。第一不透明导电材料层370a包括钼(Mo)和诸如钼钛合金(MoTi)的钼合金中的一种，而第二不透明导电材料层375包括铜(Cu)、铝(Al)、诸如铝钕合金(AlNd)的铝(Al)合金以及铬(Cr)中的一种。
数据接点362形成在数据线330的一端处。选通接点352和数据接点362由相同材料形成在同一层上。选通接点352上的选通接点端子354通过选通接点接触孔CH8连接至选通接点352，而数据接点362上的数据接点端子364通过数据接点接触孔CH9连接至数据接点362。选通接点端子354和数据接点端子364包括第一不透明导电材料370a。
薄膜晶体管(TFT)T连接至选通线320和数据线330。TFT T包括栅极325、半导体层343，源极232以及漏极334。半导体层343形成在栅极325上方，并且源极332和漏极334接触该半导体层343。半导体层343包括由本征非晶硅(a-Si:H)制成的有源层340和由掺杂非晶硅(n+a-Si:H)制成的欧姆接触层341。因为利用和用于数据线330、数据接点362、源极332以及漏极334的掩模不同的掩模形成了半导体层343，所以半导体层343呈岛状并且设置在栅极325之内。结果，TFT T的半导体层343没有暴露于来背光单元(未示出)的光，从而在TFT T中没有生成光电流。因此，防止了因光电流而造成的TFT T的电学性质的劣化。
因为将第一不透明导电材料层370a形成在由源极332和漏极334制成的双层结构中的不透明导电材料层375之下，所以第一不透明导电材料层370a可以直接接触欧姆接触层341。因为第一不透明导电材料层370a不具有比欧姆接触层341相对高得多的逸出功，所以欧姆接触层341与源极332和漏极334之间的逸出功差相对不大。结果，TFT T可以具有源极332和漏极334的相对低的接触电阻，从而可以省略源极332和漏极334与欧姆接触层341之间的缓冲金属层。
暴露出源极332与漏极334之间的有源层340，以限定用于电流流动的沟道区ch。通过诸如溅射法的物理汽相淀积(PVD)法和剥离法在数据线330、源极332以及漏极334上形成钝化图案358。在像素区P中形成有连接至漏极334的像素电极372。像素电极372包括延伸部372b、多个呈条状的垂直部372c、以及连接部372d。延伸部372b从漏极334起延伸，并且多个垂直部372c从延伸部372b起垂直地延伸。连接部372d连接多个垂直部372c。而且，在像素区P中形成有包括多个垂直部360a的公共电极360。多个垂直部360a中的每一个都呈条状。公共电极360的多个垂直部360a通过公共接触孔CMH连接至公共线350。公共电极360的多个垂直部360a在像素区P中和像素电极372的多个垂直部372c交替。
这里，公共电极360和像素电极372中的每一个都具有由第一不透明导电材料层370a制成的单层结构，从而可以减小旋错(disclination)。例如，由钼钛合金(MoTi)制成的第一不透明导电材料层370a可以具有大约300
Figure 200710300840X_4
的厚度，而由铜(Cu)制成的第二不透明导电材料层370b可以具有大约2000
Figure 200710300840X_5
的厚度。总厚度大约2300
Figure 200710300840X_6
的台阶差可以造成LCD装置中的旋错。由于台阶差而引起液晶分子的旋转方向不同从而可能出现旋错。即，当公共电极360和像素电极372之间感生电场时，第一区域中的液晶分子可能向着一方向旋转，而第二区域中的液晶分子由于台阶差可能向着另一方向旋转。在第一区域和第二区域之间可能有边界。因此，在显示的图像中可能会导致旋错。然而，在具有图7和8中的阵列基板的LCD装置中，因为公共电极360和像素电极372可以具有与第一不透明导电材料层370a对应的大约300
Figure 200710300840X_7
的总厚度，所以减小了总厚度上的台阶差，并且防止了因台阶差而造成的旋错。
像素电极372的连接部372d与公共线350交叠以限定存储电容器Cst，该存储电容器Cst包括公共线320的交叠部分作为第一电容器电极并包括像素电极372的交叠部分作为第二电容器电极。
通过三个掩模工艺制造图7和8中的阵列基板，并且半导体层343在栅极325之内呈岛状。而且，利用剥离工艺对通过溅射法形成的钝化层358a进行构图，以形成钝化图案358。而且，因为像素电极和公共电极在像素区中呈条状，所以扩大了脱模溶液的渗透面积，并且获得了剥离工艺的优良结果。因为像素电极372和公共电极360中的每一个都具有由第一不透明导电材料层370a制成的单层结构，所以减小了旋错和黑图像的亮度，并且改善了LCD装置的对比度。
图9是示出根据本发明第四实施方式的液晶显示装置用阵列基板的示意平面图。
在图9中，选通线420、栅极425和公共线450形成在基板400上。选通线420沿着第一方向延伸。栅极425可以是选通线420的一部分。公共线450设置在相邻的栅极420之间。公共线450包括第一部分450a、第二部分450b和第三部分450c。第一部分450a和第三部分450c沿着第一方向延伸，第二部分450b沿着与第一方向正交的第二方向延伸。第一部分450a和第三部分450c与选通线420平行并与选通线420分隔开。第二部分450b可以包括两部分，这两部分中的每一部分都连接第一部分450a和第三部分450c。此外，数据线430、源极432和漏极434形成在基板400上。数据线430沿着第二方向延伸并与选通线420交叉以限定像素区P。源极432从数据线430起延伸，并且漏极434与源极432分隔开。源极432呈U形并且漏极434具有与U形对应的条状。如先前实施方式所述，数据线430、源极432和漏极434中的每一个都包括具有透明导电金属材料层(未示出)和不透明导电材料层(未示出)的双层结构。
薄膜晶体管(TFT)T连接到选通线420和数据线430。TFT T包括栅极425、半导体层、源极432和漏极434。半导体层形成在栅极425上方，并且源极432和漏极434接触该半导体层。半导体层包括由本征非晶硅(a-Si:H)制成的有源层440和由掺杂非晶硅(n+a-Si:H)制成的欧姆接触层(未示出)。因为半导体层是利用与用于数据线430、源极432以及漏极434的掩模不同的掩模形成，所以半导体层呈岛状并且其边界设置在栅极425之内。结果，TFT的半导体层没有暴露于来自背光单元(未示出)的光，从而在TFT中没有生成光电流。因此，防止了因光电流而造成的TFT的电学性质的劣化。尽管图中未示出，但是在源极432和漏极434中的每一个和欧姆接触层之间还形成有缓冲金属层以减小接触电阻从而获得欧姆接触。
在源极432和漏极434之间暴露出有源层440以限定用于电流流动的沟道区。
尽管图中未示出，但是通过诸如溅射法的物理汽相淀积(PVD)法形成有钝化层并利用剥离法对钝化层进行构图以在数据线430、源极432以及漏极434上形成钝化图案。
连接到漏极434的像素电极472形成在像素区P中。像素电极472包括延伸部472b和多个呈条状的垂直部472c。延伸部472b从漏极434起延伸，多个垂直部472c沿着第二方向从延伸部472b延伸。延伸部472b与公共线450的第三部分450c交叠以形成存储电容器Cst。此外，公共电极460形成在像素区P中。公共电极460包括连接部460a和多个垂直部460b。连接部460a与公共线450的第一部分450a交叠。连接部460a通过公共接触孔CMH连接到公共线450的第一部分450a。多个垂直部460b沿着第二方向从连接部460a延伸。多个垂直部460b中的每一个都呈条状。公共电极460的多个垂直部460b在像素区P中与像素电极472的多个垂直部472c交替。
像素电极472和公共电极460中的每一个都包括透明导电材料层。公共电极460的垂直部460b、像素电极472的垂直部472c、公共线450的第二部分450b、以及数据线430在像素区P的中部实质上弯曲以形成多域(multi-domain)。
通过与先前实施方式类似的三个掩模工艺制造图9中的阵列基板，并且半导体层在栅极425内呈岛状。并且，利用剥离工艺对通过溅射法形成的钝化层构图以形成钝化图案。此外，由于像素电极和公共电极在像素区中呈条状，因此扩大了脱模溶液的渗透面积，并获得了剥离工艺的优良结果。
显然，对于本领域技术人员而言，在不脱离本发明的精神或范围的情况下可以对本发明的液晶显示装置用驱动电路和及其驱动方法作出各种修改和变型。因而，本发明旨在涵盖落在所附权利要求及其等同物范围内的对本发明的修改和变型。
本申请要求2007年7月20日提交的韩国专利申请No.2007-0073047的优先权，通过引用将其全部内容合并于此。

Claims (23)

1.一种用于液晶显示装置的阵列基板，该阵列基板包括：
基板；
所述基板上的选通线；
与所述选通线交叉以限定像素区的数据线；
连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；
位于所述数据线和所述薄膜晶体管上的钝化图案；以及
从所述漏极起延伸的像素电极，
其中，所述数据线、所述源极以及所述漏极中的每一个都具有由第一导电材料层和该第一导电材料层上的第二导电材料层形成的双层结构，所述像素电极包括所述第一导电材料层，所述钝化图案覆盖所述数据线以及所述源极和漏极并且暴露出所述像素电极。
2.根据权利要求1所述的用于液晶显示装置的阵列基板，所述阵列基板还包括位于所述选通线的一端处的选通接点和位于所述数据线的一端处的数据接点，其中，所述选通接点和所述数据接点由相同材料形成在同一层中。
3.根据权利要求2所述的用于液晶显示装置的阵列基板，所述阵列基板还包括接触所述选通接点的选通接点端子和接触所述数据接点的数据接点端子，其中，所述选通接点端子和所述数据接点端子通过所述钝化图案而暴露出来。
4.根据权利要求1所述的用于液晶显示装置的阵列基板，所述阵列基板还包括：
与所述选通线平行且分隔开的公共线；和
在所述像素区中与所述像素电极分隔开的公共电极。
5.根据权利要求1所述的用于液晶显示装置的阵列基板，其中，所述第一导电材料层包括由铟锡氧化物和铟锌氧化物组成的一组透明材料中的一种。
6.根据权利要求5所述的用于液晶显示装置的阵列基板，所述阵列基板还包括所述半导体层与所述源极之间的和所述半导体层与所述漏极之间的缓冲金属层，其中，所述半导体层包括由本征非晶硅制成的有源层和由掺杂非晶硅制成的欧姆接触层。
7.根据权利要求6所述的用于液晶显示装置的阵列基板，其中，所述缓冲金属层包括钼。
8.根据权利要求5所述的用于液晶显示装置的阵列基板，其中，所述第二导电材料层包括由铜、钼、钼合金、铝、铝合金以及铬组成的一组不透明材料中的一种。
9.根据权利要求4所述的用于液晶显示装置的阵列基板，其中，所述像素电极包括从所述漏极起延伸的延伸部、从所述延伸部起垂直延伸的多个垂直部，并且其中，所述公共电极包括多个垂直部，所述公共电极的所述多个垂直部与所述像素电极的所述多个垂直部交替。
10.根据权利要求9所述的用于液晶显示装置的阵列基板，所述阵列基板还包括覆盖所述选通线的栅绝缘层，其中，所述公共电极通过所述栅绝缘层中的公共接触孔连接至所述公共线。
11.根据权利要求1所述的用于液晶显示装置的阵列基板，其中，所述像素电极和所述公共电极中的每一个都包括通过所述钝化图案暴露出的所述第一导电材料层。
12.根据权利要求1所述的用于液晶显示装置的阵列基板，其中，所述第一导电材料层包括由铟锡氧化物和铟锌氧化物组成的一组透明材料中的一种或者由钼以及钼合金组成的一组不透明材料中的一种。
13.根据权利要求12所述的用于液晶显示装置的阵列基板，其中，所述第二导电材料层包括由铜、钼、钼合金、铝、铝合金以及铬组成的一组不透明材料中的一种。
14.根据权利要求1所述的用于液晶显示装置的阵列基板，其中，所述像素电极与相邻像素区中的相邻选通线交叠，以限定存储电容器，该存储电容器包括所述相邻选通线的交叠部分作为第一电容器电极并包括所述像素电极的交叠部分作为第二电容器电极。
15.一种液晶显示装置用阵列基板的制造方法，所述方法包括以下步骤：
通过第一掩模工艺在基板上形成选通线、连接至所述选通线的栅极、位于所述选通线的一端处的选通接点；
在所述选通线、所述栅极以及所述选通接点上形成栅绝缘层；
通过第二掩模工艺在所述栅绝缘层上形成半导体层，其中该半导体层的边界位于所述栅极之内；以及
通过第三掩模工艺形成与所述选通线交叉的数据线、连接至所述数据线的源极、与所述源极分隔开的漏极、从所述漏极起延伸的像素电极、接触所述选通接点的选通接点端子以及连接至所述数据线的数据接点端子，并且在所述数据线、所述源极以及所述漏极上形成钝化图案，
其中，所述第二掩模工艺还包括以下步骤：
在所述栅绝缘层上顺序地形成本征硅层和掺杂硅层；
在所述掺杂硅层上形成第一光刻胶图案，所述第一光刻胶图案具有第一部分和厚度比该第一部分大的第二部分；
利用所述第一光刻胶图案作为刻蚀掩模对所述掺杂硅层和所述本征硅层进行构图，所述栅绝缘层的与所述选通接点和所述数据接点对应的部分通过所述第一光刻胶图案而暴露出；
局部地去除所述第一光刻胶图案以形成与所述栅极对应的第二光刻胶图案；以及
利用所述第二光刻胶图案作为刻蚀掩模对所述掺杂硅层、所述本征硅层以及所述栅绝缘层进行构图，以形成半导体层并在所述栅绝缘层中形成选通接点接触孔，所述选通接点接触孔暴露出所述选通接点。
16.根据权利要求15所述的液晶显示装置用阵列基板的制造方法，其中，所述第一掩模工艺还包括以下步骤：在所述基板上形成数据接点，所述第二掩模工艺还包括以下步骤：在所述栅绝缘层中形成数据接点接触孔，所述数据接点端子通过所述数据接点接触孔接触所述数据接点。
17.根据权利要求15所述的液晶显示装置用阵列基板的制造方法，其中，形成所述第一光刻胶图案的所述步骤包括以下步骤：
在所述掺杂硅层上形成光刻胶层；
在所述光刻胶层上方设置具有透射区、半透射区以及阻挡区的掩模，所述半透射区的透射率比所述阻挡区的透射率大而比所述透射区的透射率小，所述透射区对应于所述选通接点和所述数据接点，所述阻挡区对应于所述栅极；
通过所述掩模曝光所述光刻胶层；以及
将所述光刻胶层显影以形成所述第一光刻胶图案。
18.根据权利要求15所述的液晶显示装置用阵列基板的制造方法，其中，所述第三掩模工艺包括以下步骤：
在所述半导体层上顺序地形成第一导电材料层和第二导电材料层；
在所述第二导电材料层上形成第一光刻胶图案，所述第一光刻胶图案具有第一部分和厚度比该第一部分大的第二部分，所述第二导电材料层的与所述栅极对应的部分通过所述第一光刻胶图案而暴露出；
利用所述第一光刻胶图案作为刻蚀掩模对所述第二导电材料层和所述第一导电材料层进行构图，以形成所述数据线、所述源极、所述漏极以及像素电极图案；
局部地去除所述第一光刻胶图案，以形成与所述像素电极图案对应的第二光刻胶图案；
在所述第二光刻胶图案、所述数据线、所述源极以及所述漏极上形成钝化层；
去除所述第二光刻胶图案和所述第二光刻胶图案上的所述钝化层，以形成所述钝化图案；以及
去除所述像素电极图案的所述第二导电材料层，以形成所述像素电极。
19.根据权利要求18所述的液晶显示装置用阵列基板的制造方法，其中，所述形成第一光刻胶图案的步骤包括以下步骤：
在所述第二导电材料层上形成光刻胶层；
在所述光刻胶层上方设置具有透射区、半透射区以及阻挡区的掩模，所述半透射区的透射率比所述阻挡区的透射率大而比所述透射区的透射率小，所述透射区对应于所述半导体层的中央部分，所述半透射区对应于所述数据线、所述源极以及所述漏极，所述阻挡区对应于所述像素电极；
通过所述掩模曝光所述光刻胶层；以及
将所述光刻胶层显影以形成所述第一光刻胶图案。
20.根据权利要求15所述的液晶显示装置用阵列基板的制造方法，其中，所述钝化图案是通过溅射法形成的。
21.根据权利要求15所述的液晶显示装置用阵列基板的制造方法，所述方法还包括以下步骤：
通过所述第一掩模工艺在所述基板上形成公共线；以及
通过所述第三掩模工艺形成连接至所述公共线的公共电极，所述公共电极在所述像素区中与所述像素电极交替。
22.根据权利要求21所述的液晶显示装置用阵列基板的制造方法，其中，所述第二掩模工艺还包括以下步骤：在所述栅绝缘层中形成暴露出所述公共线的公共接触孔。
23.一种液晶显示装置，该液晶显示装置包括滤色器基板、根据权利要求1所述的阵列基板，以及在所述滤色器基板与所述阵列基板之间的液晶层。
CN200710300840XA 2007-07-20 2007-12-29 用于液晶显示装置的阵列基板及其制造方法 Expired - Fee Related CN101349844B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070073047 2007-07-20
KR1020070073047A KR100920483B1 (ko) 2007-07-20 2007-07-20 액정표시장치용 어레이 기판 및 그 제조방법
KR10-2007-0073047 2007-07-20

Publications (2)

Publication Number Publication Date
CN101349844A CN101349844A (zh) 2009-01-21
CN101349844B true CN101349844B (zh) 2010-11-10

Family

ID=39048700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710300840XA Expired - Fee Related CN101349844B (zh) 2007-07-20 2007-12-29 用于液晶显示装置的阵列基板及其制造方法

Country Status (8)

Country Link
US (1) US8045078B2 (zh)
JP (2) JP5080239B2 (zh)
KR (1) KR100920483B1 (zh)
CN (1) CN101349844B (zh)
DE (1) DE102007061259B4 (zh)
FR (1) FR2919113B1 (zh)
GB (1) GB2451151B8 (zh)
TW (1) TWI369559B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968388B2 (en) * 2007-08-31 2011-06-28 Seiko Epson Corporation Thin-film device, method for manufacturing thin-film device, and display
US9391099B2 (en) 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
KR101294235B1 (ko) * 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101033463B1 (ko) * 2008-06-13 2011-05-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
CN101807583B (zh) 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5525773B2 (ja) * 2009-07-23 2014-06-18 三菱電機株式会社 Ｔｆｔ基板及びその製造方法
JP5395566B2 (ja) * 2009-08-20 2014-01-22 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
KR101323412B1 (ko) * 2009-12-30 2013-10-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN102148196B (zh) * 2010-04-26 2013-07-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102244034B (zh) * 2010-05-14 2014-02-19 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101844953B1 (ko) 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101869093B1 (ko) * 2011-04-08 2018-06-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101394938B1 (ko) 2011-05-03 2014-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101858554B1 (ko) 2011-06-10 2018-05-17 엘지디스플레이 주식회사 경량 박형의 액정표시장치의 제조 방법
KR101921163B1 (ko) * 2011-07-30 2018-11-23 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 이의 제조 방법
TWI440187B (zh) 2011-11-07 2014-06-01 Chunghwa Picture Tubes Ltd 畫素結構、陣列基板及其製作方法
KR101324240B1 (ko) * 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN102890378B (zh) * 2012-09-17 2015-01-21 京东方科技集团股份有限公司 一种阵列基板及其制造方法
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR102131191B1 (ko) * 2013-09-30 2020-07-08 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103676356B (zh) * 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
JP6315966B2 (ja) 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
KR102309842B1 (ko) * 2014-05-08 2021-10-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 제조방법
CN104465516B (zh) * 2014-12-05 2017-08-11 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
CN105070765B (zh) * 2015-09-09 2018-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及制造方法
CN105514032A (zh) * 2016-01-11 2016-04-20 深圳市华星光电技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN109979877A (zh) * 2019-04-22 2019-07-05 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法
KR20210074452A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
CN113728442A (zh) * 2020-03-13 2021-11-30 京东方科技集团股份有限公司 阵列基板及其制作方法
CN113345837A (zh) * 2021-05-26 2021-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375733A (zh) * 2001-03-21 2002-10-23 Lg.菲利浦Lcd株式会社 具有双金属层源极和漏极的液晶显示器及其制造方法
US20040041958A1 (en) * 2002-09-03 2004-03-04 Yong-Sup Hwang Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof
CN1614492A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 利用水平电场的薄膜晶体管基板及其制造方法
CN1794078A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1794076A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 水平电场施加型薄膜晶体管基板及其制造方法
CN1992236A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217331A (ja) * 1983-05-25 1984-12-07 Hitachi Ltd 半導体装置の製造方法
US5828082A (en) * 1992-04-29 1998-10-27 Industrial Technology Research Institute Thin film transistor having dual insulation layer with a window above gate electrode
JPH06160847A (ja) * 1992-11-17 1994-06-07 Hitachi Ltd 液晶表示装置
JPH06208131A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 液晶表示装置
JPH06314789A (ja) * 1993-04-30 1994-11-08 Sharp Corp 薄膜トランジスタ
JP2639356B2 (ja) * 1994-09-01 1997-08-13 日本電気株式会社 薄膜トランジスタの製造方法
JP3289099B2 (ja) * 1995-07-17 2002-06-04 株式会社日立製作所 アクティブマトリクス型液晶表示装置およびその製造方法
JPH09105908A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH09139503A (ja) * 1995-11-14 1997-05-27 Sharp Corp 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
TW498178B (en) * 2000-05-02 2002-08-11 Hannstar Display Corp Manufacturing method and structure for in-plane switching mode liquid crystal display unit
JP2007094433A (ja) * 2000-11-30 2007-04-12 Nec Lcd Technologies Ltd アクティブマトリクス型液晶表示装置およびスイッチング素子
KR100705616B1 (ko) * 2000-12-30 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
US7202928B2 (en) * 2003-10-16 2007-04-10 Lg. Philips Lcd Co., Ltd Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100984823B1 (ko) * 2003-10-21 2010-10-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050055384A (ko) * 2003-12-08 2005-06-13 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101244547B1 (ko) * 2005-09-16 2013-03-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치, 그 제조 방법 및 액정패널의구동방법
KR101263196B1 (ko) * 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20070073047A (ko) 2006-01-03 2007-07-10 삼성전자주식회사 박막 트랜지스터 표시판
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101264789B1 (ko) * 2006-06-30 2013-05-15 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100978266B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375733A (zh) * 2001-03-21 2002-10-23 Lg.菲利浦Lcd株式会社 具有双金属层源极和漏极的液晶显示器及其制造方法
US20040041958A1 (en) * 2002-09-03 2004-03-04 Yong-Sup Hwang Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof
CN1614492A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 利用水平电场的薄膜晶体管基板及其制造方法
CN1794078A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1794076A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 水平电场施加型薄膜晶体管基板及其制造方法
CN1992236A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
CN101349844A (zh) 2009-01-21
GB2451151B (en) 2011-02-09
US8045078B2 (en) 2011-10-25
TW200905345A (en) 2009-02-01
TWI369559B (en) 2012-08-01
KR20090009613A (ko) 2009-01-23
US20090032819A1 (en) 2009-02-05
FR2919113B1 (fr) 2014-05-16
KR100920483B1 (ko) 2009-10-08
DE102007061259B4 (de) 2010-07-22
JP2011170387A (ja) 2011-09-01
GB2451151B8 (en) 2011-03-23
JP2009025788A (ja) 2009-02-05
GB0725159D0 (en) 2008-01-30
FR2919113A1 (fr) 2009-01-23
JP5080239B2 (ja) 2012-11-21
GB2451151A (en) 2009-01-21
DE102007061259A1 (de) 2009-01-22
JP5363530B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
CN101349844B (zh) 用于液晶显示装置的阵列基板及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
JP4408271B2 (ja) 液晶表示装置及びその製造方法
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US7202116B2 (en) Thin film transistor substrate for display device and fabricating method thereof
US7550327B2 (en) Method for fabricating thin film transistor substrate
CN100538484C (zh) 面内切换型液晶显示装置及其制造方法
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
CN101191967B (zh) 液晶显示装置的阵列基板及其制造方法
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
KR100322970B1 (ko) 프린지 필드 구동 액정표시 장치의 제조방법
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
JP4309331B2 (ja) 表示装置の製造方法及びパターン形成方法
KR100288150B1 (ko) 액정표시장치의 제조방법
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR20090060078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20070068776A (ko) 액정표시소자와 그 제조 방법
CN105304639A (zh) 薄膜晶体管阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20181229

CF01 Termination of patent right due to non-payment of annual fee