KR101869093B1 - 액정표시장치용 어레이 기판의 제조방법 - Google Patents

액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101869093B1
KR101869093B1 KR1020110032921A KR20110032921A KR101869093B1 KR 101869093 B1 KR101869093 B1 KR 101869093B1 KR 1020110032921 A KR1020110032921 A KR 1020110032921A KR 20110032921 A KR20110032921 A KR 20110032921A KR 101869093 B1 KR101869093 B1 KR 101869093B1
Authority
KR
South Korea
Prior art keywords
pattern
amorphous silicon
silicon thin
thin film
electrode
Prior art date
Application number
KR1020110032921A
Other languages
English (en)
Other versions
KR20120115020A (ko
Inventor
김세훈
정영섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110032921A priority Critical patent/KR101869093B1/ko
Publication of KR20120115020A publication Critical patent/KR20120115020A/ko
Application granted granted Critical
Publication of KR101869093B1 publication Critical patent/KR101869093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치의 어레이 기판에 신호배선 패턴형성 시 발생하는 액티브 테일(active tail)을 제거하여 액정패널의 투과율을 개선한 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
본 발명의 실시예에 따르면, 4-마스크 공정을 통해 어레이 기판을 제조하는 방법에 있어서, 마스크를 이용하여 감광막을 선택적으로 패터닝하여 감광막 패턴을 형성하고, 감광막 패턴을 통해 전극 및 배선을 형성하는 식각(etching)공정을 진행할 때, 비정질 실리콘 박막을 건식식각하여 적어도 제1 도전막 패턴보다 작은 폭을 가지도록 제1 도전막 패턴의 내측으로 오버식각(over etching)하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 4-마스크 공정에서 비정질 실리콘 박막 패턴의 식각 시, 이방성의 진공건식 식각공정을 대체하여 등방성의 상압 플라즈마 건식식각공정을 적용함으로써 데이터 배선의 하부에 형성되는 액티브 테일을 제거하여 투과율을 개선할 수 있다.

Description

액정표시장치용 어레이 기판의 제조방법{FABRICATING METHOD OF ARRAY SUBSTRATE FOR LCD}
본 발명은 액정표시장치의 어레이 기판에 신호배선 패턴형성 시 발생하는 액티브 테일(active tail)을 제거하여 액정패널의 투과율을 개선한 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
휴대폰(Mobile Phone), 노트북컴퓨터와 같은 각종 포터블 기기(potable device) 및, HDTV 등의 고해상도, 고품질의 영상을 구현하는 정보전자장치가 발전함에 따라, 이에 적용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor)가 이용되는 액티브 매트릭스(active matrix)방식의 액정표시장치는 동적인 영상을 표시하기에 적합하다.
전술한 액정표시장치는 구동방식에 따라, 수직전계(Twisted Nematic; TN)방식 및 횡전계(In Plane Switching, IPS mode)방식이 있으며, 특히 횡전계 방식은 수직전계방식에 비해 시야각이 넓다는 장점이 있어 현재 많은 액정표시장치에 적용되고 있다.
도 1는 종래 횡전계 방식 액정표시장치용 어레이 기판에서 하나의 화소를 나타내는 평면도이고, 도 2는 도 1의 I-I'부분을 절단한 단면도이다.
도시된 바와 같이, 횡전계방식 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트 배선(16) 및 데이터 배선(17)이 형성되며, 이의 교차영역에는 스위칭 소자인 박막 트랜지스터가 형성된다.
전술한 박막 트랜지스터는 게이트 배선(16)에 연결된 게이트전극(21), 데이터 배선(17)에 연결된 소스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 박막 트랜지스터는 게이트전극(21)과 소스 및 드레인전극(22, 23) 사이의 절연을 위한 게이트 절연막(15a)과, 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브 패턴(24)과, 오믹 콘택을 위한 n+ 비정질 실리콘 패턴(25)과, 상부를 덮는 보호막(15b)을 포함한다.
여기서, 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(8)과 화소전극(18)이 데이터 배선(17)에 대해 평행한 방향으로 교대로 배치된다. 이때, 화소전극(18)은 보호막에 형성된 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하며, 공통전극(8)은 게이트 배선(16)에 대해 평행하게 배치된 공통배선(8l)과 연결된다.
이러한 구조의 횡전계 방식 액정표시장치 어레이기판(10)은 현재 4개의 마스크를 이용한 포토 리소그래피공정을 통해 제조하게 되는데, 4-마스크 공정에서는 기존의 5-마스크 공정과는 달리 감광막 패턴을 이용하여 액티브 패턴(24)과 소스/드레인전극(22,23)을 동시에 패터닝함으로서 하나의 마스크를 생략할 수 있는 장점이 있다.
그러나, 4-마스크 공정에 따라 제조된 어레이 기판(10)은, 데이터 배선(17)의 하부로 비정질 실리콘 박막패턴(24') 및 n+ 비정질 실리콘 박막패턴(25')이 액티브 패턴(24) 및 소스/드레인전극(22,23)과 동시에 형성되는 데, 동일 물질인 액티브 패턴(24) 및 비정질 실리콘 박막패턴(24')의 측면에는 식각특성에 의해 어레이 기판(10)의 투과율을 저하하는 액티브 테일(active tail, AT)이 발생하는 단점이 있다.
상세하게는, 전술한 4-마스크공정 중, 제2 마스크 공정에서 감광막 패턴의 패터닝 이후 습식식각(wet etching) 및 건식식각(dry etching)을 순차적으로 진행하게 되는 데, 먼저 습식식각의 등방성에 따라 감광막 패턴의 하부 소스/드레인 전극(22,23) 및 데이터 배선(17)을 형성하기 위한 금속층에 언더 컷(under cut)이 발생하게 되고, 다음으로 진행되는 진공건식식각의 이방성에 따라 언더 컷된 상부의 금속층 보다 덜 식각되어 1차 액티브 테일(AT)이 발생하게 된다.
또한, 감광막 패턴의 애싱(ashing)공정 이후, 2차 습식식각(wet etching) 및 건식식각(wet etching)에 의해, 보다 넓은 폭을 가지는 2차 액티브 테일(AT)이 발생하게 된다.
건식식각 공정은, 도 3에 도시한 바와 같이 진공챔버(1)내 상부전극(2) 및 하부전극(3)을 구비하고, 상부전극(2)에 RF전압을 인가하여 접지된 하부전극(3)간에 유입된 불소가스를 플라즈마 상태를 이루도록 하여 하부전극(3)상의 기판(6)과 화학반응으로 형성된 SiFx 가스를 펌프(4)를 통해 배출하는 공정으로써, 특히 비정실 실리콘의 식각시 널리 이용되는 방식이다. 그러나, 4-마스크 공정시 2번에 걸친 습식식각 및 건식식각공정에 의해 그 폭이 매우 넓어짐에 따라 투과율에 영향을 주게 되며, 특히 데이터 배선(17) 부근에서 빛의 투과율을 현저하게 저하시켜 액정표시장치의 화상 품질을 떨어뜨리는 주요한 원인이 된다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 4-마스크 공정에서 데이터 배선의 하부에 형성되는 비정질 실리콘 박막패턴에 의한 액티브 테일(active tail)을 제거하는 액정표시장치용 어레이 기판의 제조방법을 제공하는 데 그 목적이 있다.
전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치용 어레이 기판의 제조방법은, 제1 마스크를 이용하여, 기판 위에 게이트 전극과 게이트 배선을 형성하는 단계, 상기 기판 위에 제1 절연막, 비정질 실리콘 박막, 제1 도전막 및 감광막을 순차적으로 형성하는 단계, 제2 마스크를 이용하여, 상기 감광막을 선택적으로 패터닝하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로, 상기 제1 도전막을 습식식각하여 제1 도전막 패턴을 형성하고, 상기 비정질 실리콘 박막을 등방성의 상압 플라즈마 건식식각하여 상기 제1 도전막 패턴의 내측으로 오버식각(over etching)하는 단계, 상기 감광막 패턴을 애싱(ashing)하고 상기 제1 도전막 패턴을 선택적으로 제거하여 액티브 패턴, 소스전극, 드레인전극 및 데이터 배선을 형성하는 단계, 상기 기판 위에 보호막을 형성하는 단계, 제3 마스크를 이용하여, 상기 드레인전극의 일 영역을 노출시키는 콘택홀을 형성하는 단계 및, 제4 마스크를 이용하여, 상기 보호막 위에 상기 콘택홀을 통해 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
상기 1차 식각공정은, 상기 제1 도전막을 습식식각하는 단계; 및, 상기 비정질 실리콘 박막을 건식식각하는 단계를 포함하는 것을 특징으로 한다.
상기 비정질 실리콘 박막을 건식식각하는 단계는, 상압 플라즈마 건식식각 방식으로 진행되는 것을 특징으로 한다.
상기 상압 플라즈마 건식식각은, 15 lpm 의 CF4, 550 lpm 의 공기 및, 400 lpm 의 O2 인 가스조건에서 진행되는 것을 특징으로 한다.
상기 상압 플라즈마 건식식각은, 4.5m/min 미만 3.15m/min 이상의 속도로 진행되는 것을 특징으로 한다.
상기 상압 플라즈마 건식식각은, 7개 이하의 가스공급수단을 통해 진행되는 것을 특징으로 한다.
상기 비정질 실리콘 박막은, 두께가 2000Å 인 것을 특징으로 한다.
상기 비정질 실리콘 박막은, n+ 비정질 실리콘 박막을 더 포함하는 것을 특징으로 한다.
상기 제1 도전막은, MoTi층 및, 상기 MoTi층의 상부로 적층된 Cu층의 복층구조인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 4-마스크 공정에서 비정질 실리콘 박막패턴의 식각시, 이방성의 진공건식 식각공정을 대체하여 등방성의 상압 플라즈마 건식식각공정을 적용함으로써 데이터 배선의 하부에 형성되는 액티브 테일을 제거하여 투과율을 개선한 액정표시장치용 어레이 기판을 제조할 수 있는 효과가 있다.
도 1는 종래 횡전계 방식 액정표시장치용 어레이 기판에서 하나의 화소를 나타내는 평면도이다.
도 2는 도 1의 I-I'부분을 절단한 단면도이다.
도 3은 진공 건식식각장비를 개략적으로 도시한 구조도이다.
도 4는 본 발명의 바람직한 실시예에 따른 제조방법에 의해 제조된 액정표시장치용 어레이 기판의 일부를 도시한 평면도이다.
도 5는 본 발명의 실시에에 따른 어레이 기판 제조방법에 적용되는 상압 플라즈마 식각장치를 도시한 구조도이다.
도 6a 내지 도 6h는 도 4에 도시된 어레이 기판의 일부에 대한 제조공정을 순차적으로 나타내는 평면도이다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치용 어레이 기판을 상세히 설명한다. 이하의 실시예에 대하여 참조된 도면은 구성요소의 연결형태 및 배치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 구조 및 형상의 이해를 돕기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다.
도 4는 본 발명의 바람직한 실시예에 따른 제조방법에 의해 제조된 액정표시장치용 어레이 기판의 일부를 도시한 평면도이다. 이하의 설명에서는 편의상 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 일 화소의 예로서 본 발명의 기술적 사상을 설명하며, 실제의 어레이 기판에서는 N(N은 1이상의 자연수)개의 게이트 배선과 M(M은 1이상의 자연수)개의 데이터 배선이 교차하여 MxN개의 화소가 존재한다.
도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 기판상에 위에 종횡으로 배열되어 화소를 정의하는 게이트 배선(116) 및 데이터 배선(117)이 형성된다. 또한, 게이트 배선(116)과 데이터 배선(117)의 교차영역에는 스위칭 소자인 박막 트랜지스터(T)가 형성되며, 화소내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(108)과 화소전극(118)이 교대로 형성된다.
박막 트랜지스터(T)는 게이트 배선(116)에 연결된 게이트전극(121), 데이터 배선(117)에 연결된 소스전극(122) 및 화소전극(118)에 전기적으로 접속된 드레인전극(123)을 포함한다. 또한, 박막 트랜지스터(T)는 게이트전극(121)에 공급되는 게이트 전압에 의해 소스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브 패턴(미도시)을 포함한다.
소스전극(122)의 일부는 일 방향으로 연장되어 데이터 배선(117)의 일부를 구성하며, 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 보호막(미도시)에 형성된 제1 콘택홀(140a)을 통해 화소전극배선(118l)과 화소전극(118)에 전기적으로 접속하게 된다.
전술한 바와 같이, 화소내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치된다. 이때, 공통전극(108) 및 공통전극배선(108')은 게이트 절연막 및 보호막에 형성된 제 2 콘택홀(140b)을 통해 게이트 배선(116)에 대해 평행하게 배치된 상/하부의 공통배선(108l, 108l') 중, 상부의 공통배선(108l')과 전기적으로 접속하게 된다.
전술한 공통전극(108)은 공통전극배선(108')과 동일한 불투명한 도전물질로 이루어지며, 또한 화소전극(118) 및 화소전극배선(118l)과 동일한 투명한 도전물질로 이루어질 수 있다.
이때, 화소전극배선(118l)의 일부는 게이트 절연막과 보호막을 사이에 두고 그 하부의 공통배선(108l)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)를 형성하게 된다. 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 역할을 한다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 게이트 배선(116)과 데이터 배선(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되며, 이는 외부의 구동 회로부로부터 인가 받은 주사신호와 데이터신호를 각각 게이트 배선(116)과 데이터 배선(117)에 전달하게 된다.
즉, 게이트 배선(116)과 데이터 배선(117)은 구동 회로부 방향으로 연장되어 각각 게이트패드 배선(116p)과 데이터패드 배선(117p)에 연결되고, 게이트패드 배선(116p)과 데이터패드 배선(117p)은 게이트패드 배선(116p)과 데이터패드 배선(117p)에 각각 전기적으로 접속된 게이트패드 전극(126p)과 데이터패드 전극(127p)을 통해 구동 회로부로부터 각각 주사신호와 데이터신호를 인가받게 된다.
또한, 데이터패드 전극(127p)은 제3 콘택홀(140c)을 통해 데이터패드 배선(117p)과 전기적으로 접속하고, 게이트패드 전극(126p)은 제4 콘택홀(140d)을 통해 게이트패드 배선(116p)과 전기적으로 접속하게 된다.
또한, 도 4에 도시된 화소의 구조는 공통전극(108)과 화소전극(118) 및 데이터 배선(117)이 꺾임 구조를 가지는 2-도메인(domain)구조로서, 액정분자가 2방향으로 배열되어 통상의 모노-도메인에 비해 시야각이 더욱 향상되게 된다. 다만, 본 발명이 상기 2-도메인 구조의 횡전계 방식 액정표시장치에 한정되는 것은 아니다. 이와 같이, 공통전극(108)과 화소전극(118) 및 데이터 배선(117)을 꺾임 구조로 형성하여 액정분자의 구동방향이 대칭성을 가지는 멀티-도메인 구조를 형성하게 되면 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시켜 줌으로써 색전이(color shift) 현상을 최소화할 수 있다.
여기서, 본 발명의 실시예에 따른 어레이 기판은 회절마스크 또는 하프-톤 마스크(이하, 회절마스크를 지칭하는 경우에는 하프-톤 마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 액티브 패턴과 소스/드레인전극 및 데이터 배선을 형성함으로써 4-마스크공정으로 제조된다.
또한, 본 발명의 실시예에 따른 4-마스크 공정을 통한 액정표시장치용 어레이기판 제조방법은, 제2 마스크 공정시 감광막 패턴의 패터닝 이후 진행되는 건식식각(dry etching)에서 종래의 진공건식 식각방식이 아닌 상압 플라즈마 식각방식이 적용되는 것을 특징으로 한다.
도 5는 본 발명의 실시예에 따른 어레이기판 제조방법에 적용되는 상압 플라즈마 식각장치의 일 예를 도시한 도면으로서, 도시한 바와 같이 0.8mm ~ 0.1mm의 이격거리를 가지도록 배치된 상부전극(102) 및 하부전극(103)을 구비한 챔버(100)내에서, 상부전극(102)에 RF전압을 인가하여 접지된 하부전극(103)간에 불소가스를 플라즈마 상태를 이루도록 하고, 플라즈마 상태의 가스를 상압에서 스테이지상의 기판(106)과 접촉시켜 이에 따른 화학반응으로 형성된 SiFx 가스를 배출하는 공정이다.
이때, 식각 레시피(recipe)에 따라 감광성 패턴 하부의 비정질 실리콘 층에 대하여 오버식각(over etching)이 가능하여 액티브 테일(active tail)을 제거할 수 있으며, 그 식각 레시피(recipe)대한 보다 상세한 수치는 이하의 어레이 기판 제조방법에서 후술하도록 한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 설명한다.
도 6a 내지 도 6h는 도 4에 도시된 어레이 기판의 일부에 대한 제조공정을 순차적으로 나타내는 평면도이다.
먼저, 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트 전극(121)과, 게이트 배선 및 공통배선(108l) 을 형성하며, 어레이 기판(110)의 게이트 패드부에 게이트패드 배선(116p)을 형성한다. 이때, 공통배선(108l)은 게이트 배선(116)에 대해 실질적으로 평행한 방향으로 화소영역의 상, 하부에 형성되게 된다.
본 단계는 제1 마스크 공정으로서, 게이트 전극(121), 게이트 배선, 공통배선(108l) 및 게이트패드 배선(116p)은 제1 도전막을 어레이 기판(110) 전면에 증착한 후 제1 마스크를 통해 선택적으로 패터닝하여 형성된다.
여기서, 제1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 제1 도전막은 전술한 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성될 수 있으며, MoTi층 및 이의 상부로 적층된 Cu층의 복층구조인 것이 바람직하다.
다음으로, 6b에 도시된 바와 같이, 게이트전극(121), 게이트 배선, 공통배선(108l) 및 게이트패드 배선(116p)이 형성된 어레이 기판(110) 전면에 게이트 절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 순차적으로 형성된다.
다음으로, 도 6c에 도시한 바와 같이 제2 마스크 공정으로서, 어레이 기판(110) 전면에 포토레지스트(photo resist)와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 회절마스크(180)를 통해 감광막(170)에 선택적으로 광을 조사한다.
전술한 회절마스크(180)에는 조사된 광을 모두 투과시키는 제1 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 제2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 형성되어 있으며, 이러한 구조에 따라 회절마스크(180)를 투과한 광만이 감광막(170)에 조사되게 된다.
이어서, 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 6d에 도시된 바와 같이, 마스크의 차단영역(III)과 제2 투과영역(II)을 통과하여 조사된 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제1 감광막패턴(170a) 내지 제5 감광막패턴(170e)이 남아있게 되고, 모든 광이 투과된 제1 투과영역(I)에는 감광막(170)이 완전히 제거되어 제2 도전막(130) 표면이 노출되게 된다.
이때, 전술한 차단영역(III)에 형성된 제1 감광막패턴(170a) 내지 제4 감광막패턴(170d)은 제2 투과영역(II)을 통해 형성된 제5 감광막패턴(170e)보다 두껍게 형성된다. 또한, 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용할 수도 있다.
다음으로, 도 6e에 도시된 바와 같이, 전술한 형태의 제1 감광막패턴(170a) 내지 제5 감광막패턴(170e)을 마스크로 하여, 그 하부에 형성된 제2 도전막(130)을 1차 습식 식각을 통해 선택적으로 제거하고, 이후 도 5에 도시한 상압 플라즈마 건식식각을 통해 비정질 실리콘 박막(120) 및 n+ 비정질 실리콘 박막(125)을 선택적으로 제거한다.
이때, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막은 약 2000Å의 두께를 가지며, 15 lpm 의 CF4, 550 lpm 의 공기 및, 400 lpm 의 O2 인 가스조건에서 3.15m/min의 스캔 속도(scan speed)로 식각을 수행한다.
이는, 전술한 가스조건에서 4.5m/min 스캔 속도로 식각을 진행하는 경우 이방 식각되며, 그 이하의 속도로 스캔 속도를 낮추는 경우 측면식각이 진행되어 감광막 패턴(170a' 내지 170d')의 내측으로 비정질 실리콘 박막(120) 및 n+ 비정질 실리콘 박막(125)을 오버식각(over etching) 할 수 있다(e). 여기서, 액티브 테일을 효과적으로 하기 위한 최적의 오버식각 폭은 편측 0.7 ~ 0.8 um 정도이고, 오버식각의 최대비율은 종래 대비 70% 로서, 4.5m/min 미만 3.15m/min 이상의 속도로 상압 플라즈마 건식식각을 진행하여 오버식각을 진행한다. 이때 이용되는 상압 플라즈마 식각장치 헤드(head), 즉 기판상에 가스를 공급하는 수단의 갯수는 7개인 것이 적당하다.
이러한 상압 플라즈마 식각공정은 게이트 절연막(115a)에 대하여 식각도가 없어, 증가되는 식각시간에 따른 절연막의 파손이 발생되지 않는다는 특징이 있다.
전술한 상압 플라즈마 식각공정에 따라, 어레이 기판(110)의 화소부에는 비정질 실리콘 박막으로 이루어진 액티브 패턴(124)이 형성되며, 어레이 기판(110)의 데이터 배선부에는 제2 도전막으로 이루어진 데이터 배선(117)이 형성된다. 또한, 어레이 기판(110)의 데이터 패드부에는 제2 도전막으로 이루어진 데이터패드 배선(117p)이 형성되게 된다.
또한, 액티브 패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브 패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막 패턴(130')이 형성되게 된다.
그리고, 데이터 배선(117) 및 데이터패드 배선(117p) 하부에도 각각 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 데이터 배선(117) 및 데이터패드 배선(117p)과 동일한 형태로 패터닝된 제1 비정질 실리콘 박막 패턴(120')과 제2 n+ 비정질 실리콘 박막 패턴(125") 및 제2 비정질 실리콘 박막 패턴(120")과 제3 n+ 비정질 실리콘 박막 패턴(125'")이 형성되게 된다. 이는 모두 상압 플라즈마 건식식각에 의해 오버식각되게 된다(e).
이후, 제1 감광막패턴(170a) 내지 제5 감광막패턴(170e)의 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제2 투과영역(II)의 제5 감광막패턴이 완전히 제거된다.
이때, 제1 감광막패턴 내지 제4 감광막패턴은 제5 감광막패턴의 두께만큼이 제거된 제6 감광막패턴(170a') 내지 제9 감광막패턴(170d')으로 상기 차단영역(III)에 대응하는 소스전극영역과 드레인전극영역 및 상기 데이터 배선(117)과 데이터패드 배선(117p) 상부에만 남아있게 된다.
이후, 도 6f에 도시된 바와 같이, 남아있는 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')을 마스크로 하여 어레이 기판(110)의 화소부에 제2 도전막을 2차 습식식각을 통해 소스전극(122)과 드레인 전극(123)을 형성하고, 제1 n+ 비정질 실리콘 박막 패턴과 제2 도전막 패턴의 일부를 제거하는 2차 건식식각을 진행한다. 이때, 액티브 패턴(124) 상부에는 n+ 비정질 실리콘 박막으로 이루어지며 액티브 패턴(124)의 소스/드레인영역과 소스/드레인전극(122, 123) 사이를 오믹 콘택(ohmic contact)시키는 오믹-콘택층(125n)이 형성되게 된다.
또한, 전술한 1차 건식식각시 데이터 배선(117) 하부의 n+ 비정질 실리콘 박막 패턴(120') 및 비정질 실리콘 박막 패턴(125'')은 오버식각되어 있으므로, 이미 액티브 테일이 제거되어 있다.
이와 같이, 본 발명의 실시예서는 회절마스크를 이용함으로써 상기 액티브 패턴(124)과 소스/드레인전극(122, 123) 및 데이터 배선(117)을 한번의 마스크공정을 통해 형성할 수 있게 된다.
이후, 6g에 도시된 바와 같이, 제3 마스크 공정으로서, 액티브 패턴(124)과 소스/드레인 전극(122, 123) 및 데이터 배선(117)이 형성된 어레이 기판(110) 전면에 보호막(115b'~115b")을 형성하고, 마스크를 통해 제1 내지 제4 콘택홀(140a, 도4의 140b, 140c, 140d)을 형성한다. 이때, 보호막(115b'~115b")은 실리콘 질화막과 같은 무기절연막으로 이루어진 제1 보호막(115b') 하나의 층으로만 이루어지거나, 또는 이의 상부로 포토아크릴과 같은 유기절연막으로 이루어진 제 2 보호막(115b")을 포함하는 복층구조를 가지도록 이루어질 수 있다.
이는, 제1 보호막(115b')을 무기절연막으로 형성하여 액티브 패턴(124)의 백 채널(back channel)을 보호하고, 제2 보호막(115b")을 포토아크릴과 같은 낮은 유전상수를 갖는 유기절연막으로 형성하여 데이터 배선(117)과 공통전극(108)과의 중첩을 가능하게 하여 고개구율 구조를 구현하기 위함이다.
다음으로, 도 6h에 도시된 바와 같이 제 4 마스크 공정으로서, 전술한 보호막(115b'~115b") 및 제1 내지 제4 콘택홀(140a, 도4의 140b, 140c, 140d)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 3 도전막을 형성한 후, 마스크를 이용하여 선택적으로 패터닝함으로써 제1 콘택홀(140a)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극 배선(118l)을 형성하고, 제2 콘택홀(도 4의 140b)을 통해 공통배선(도 4의 108l')과 전기적으로 접속하는 공통전극배선(도 4의 108')을 형성한다.
또한, 제4 마스크공정을 통해 제3 도전막을 선택적으로 패터닝함으로써 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 복수의 공통전극(108) 및 화소전극(118)을 형성하며, 상기 제3 콘택홀(140c) 및 제4 콘택홀(140d)을 통해 각각 상기 데이터패드 배선(117p) 및 게이트패드 배선(116p)에 전기적으로 접속하는 데이터패드 전극(127p) 및 게이트패드 전극(126p)을 형성하게 된다.
이때, 복수의 공통전극(108)들은 공통전극배선(도 4의 108')에 연결되며, 화소전극(118)은 화소전극 배선(118l)에 연결되게 된다.
여기서, 전술한 제3 도전막은 공통전극(108) 및 화소전극(118)을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
이러한 단계에 따라 제조된 본 발명의 액정표시장치용 어레이 기판은 4-마스크 공정에 따라 형성되는 데이터 배선의 하부 액티브 테일이 효과적으로 제거됨으로써, 액정표시장치의 투과율이 개선된다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110 : 어레이기판 115a : 게이트 절연막
116p : 게이트 패드배선 117 : 데이터 배선
117p : 데이터패드전극 121 : 게이트전극
120'', 120'' 124, : 비정질 실리콘 박막패턴
125', 125'', 125''' : n+ 비정질 실리콘 박막패턴
170a', 170b', 170c' : 감광막 패턴

Claims (9)

  1. 제1 마스크를 이용하여, 기판 위에 게이트 전극과 게이트 배선을 형성하는 단계;
    상기 기판 위에 제1 절연막, 비정질 실리콘 박막, 제1 도전막 및 감광막을 순차적으로 형성하는 단계;
    제2 마스크를 이용하여, 상기 감광막을 선택적으로 패터닝하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로, 상기 제1 도전막을 습식식각하여 제1 도전막 패턴을 형성하고, 상기 비정질 실리콘 박막을 등방성의 상압 플라즈마 건식식각하여 상기 제1 도전막 패턴의 내측으로 오버식각(over etching)하는 단계;
    상기 감광막 패턴을 애싱(ashing)하고 상기 제1 도전막 패턴을 선택적으로 제거하여 액티브 패턴, 소스전극, 드레인전극 및 데이터 배선을 형성하는 단계;
    상기 기판 위에 보호막을 형성하는 단계;
    제3 마스크를 이용하여, 상기 드레인전극의 일 영역을 노출시키는 콘택홀을 형성하는 단계; 및,
    제4 마스크를 이용하여, 상기 보호막 위에 상기 콘택홀을 통해 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 비정질 실리콘 박막을 건식식각하는 단계는,
    상기 제1 절연막에 대한 식각이 이루어지지 않는 상기 상압 플라즈마 건식식각 방식으로 진행되는 액정표시장치용 어레이기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 상압 플라즈마 건식식각은,
    15 lpm의 CF4, 550 lpm의 공기 및, 400 lpm의 O2인 가스조건에서 진행되는 액정표시장치용 어레이기판의 제조방법.
  5. 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 상압 플라즈마 건식식각은,
    4.5m/min 미만 3.15m/min 이상의 속도로 진행되는 액정표시장치용 어레이기판의 제조방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 비정질 실리콘 박막은, 2000Å의 두께를 가지도록 형성하는 액정표시장치용 어레이기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 비정질 실리콘 박막은, n+ 비정질 실리콘 박막을 더 포함하는 어레이기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 제1 도전막은, MoTi층 및, 상기 MoTi층의 상부에 적층된 Cu층의 복층 구조로 형성하는 어레이기판의 제조방법.

KR1020110032921A 2011-04-08 2011-04-08 액정표시장치용 어레이 기판의 제조방법 KR101869093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110032921A KR101869093B1 (ko) 2011-04-08 2011-04-08 액정표시장치용 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110032921A KR101869093B1 (ko) 2011-04-08 2011-04-08 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20120115020A KR20120115020A (ko) 2012-10-17
KR101869093B1 true KR101869093B1 (ko) 2018-06-19

Family

ID=47284037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110032921A KR101869093B1 (ko) 2011-04-08 2011-04-08 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101869093B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102090600B1 (ko) * 2013-01-31 2020-03-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320651B1 (ko) * 2006-11-28 2013-10-22 엘지디스플레이 주식회사 수평 전계 인가형 액정표시패널의 제조방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20120115020A (ko) 2012-10-17

Similar Documents

Publication Publication Date Title
KR101048927B1 (ko) 액정표시장치 및 그 제조방법
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
KR101226711B1 (ko) 액정 표시 장치와 그 제조 방법 및 리페어 방법
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
KR102248837B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20090128681A (ko) 표시 장치 및 그 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102261760B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2015099287A (ja) 液晶表示パネルおよび液晶表示パネルの製造方法
JP6436333B2 (ja) 表示装置
US20080174708A1 (en) Liquid crystal display device
JP2005018074A (ja) 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法
KR102218945B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101869093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US6521491B2 (en) Method for fabricating thin film transistor-liquid crystal display
KR101988926B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20090060078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR102061680B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20130030649A (ko) 액정표시장치 및 그 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant