JP2000100652A - 積層型チップ部品、及びその製造方法 - Google Patents
積層型チップ部品、及びその製造方法Info
- Publication number
- JP2000100652A JP2000100652A JP10288940A JP28894098A JP2000100652A JP 2000100652 A JP2000100652 A JP 2000100652A JP 10288940 A JP10288940 A JP 10288940A JP 28894098 A JP28894098 A JP 28894098A JP 2000100652 A JP2000100652 A JP 2000100652A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- chip component
- ceramic
- bump
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 バンプ実装での、プリント基板側でのスペー
サ形成の必要をなくし、フィレット実装と同等の実装コ
ストとなるような、バンプ実装におけるスペーサの機能
をあらかじめ内包した積層型チップ部品を提供する。 【解決手段】 最終セラミック層に同セラミックペース
トにて凸部４を積層印刷により形成することで、セラミ
ック部２の底面の実装面上に少なくとも１個所以上の凸
部４を有した積層型チップ部品１を構成し、プリント基
板６上へのマウント時、前記凸部４がスペーサの機能を
有する。
サ形成の必要をなくし、フィレット実装と同等の実装コ
ストとなるような、バンプ実装におけるスペーサの機能
をあらかじめ内包した積層型チップ部品を提供する。 【解決手段】 最終セラミック層に同セラミックペース
トにて凸部４を積層印刷により形成することで、セラミ
ック部２の底面の実装面上に少なくとも１個所以上の凸
部４を有した積層型チップ部品１を構成し、プリント基
板６上へのマウント時、前記凸部４がスペーサの機能を
有する。
Description
【０００１】
【発明の属する技術分野】本発明は、厚膜積層印刷法に
て形成される積層型チップ部品と、その製造方法に関す
るものである。
て形成される積層型チップ部品と、その製造方法に関す
るものである。
【０００２】
【従来の技術】携帯電話、携帯型パソコン等の携帯電子
機器の小型化に伴い、これらに使用される電子部品に対
しての高密度実装要求が高まっている。一般に、プリン
ト配線基板等に実装される表面実装型のチップ部品は、
基板上に形成されたランドパターンに対し、クリーム半
田を塗布したその上に汎用マウンタにてマウントされ、
リフロー（または、フロー）工程により基板上に実装接
続される。
機器の小型化に伴い、これらに使用される電子部品に対
しての高密度実装要求が高まっている。一般に、プリン
ト配線基板等に実装される表面実装型のチップ部品は、
基板上に形成されたランドパターンに対し、クリーム半
田を塗布したその上に汎用マウンタにてマウントされ、
リフロー（または、フロー）工程により基板上に実装接
続される。
【０００３】リフロー工程によって溶融された半田は、
チップ端子電極の底面と、側面、及びランド面いっぱい
に広がり、固着し、フィレット実装となる。この時の基
板上のランドパターンは、通常、チップ部品の投影面積
より大きい面積で形成されている。
チップ端子電極の底面と、側面、及びランド面いっぱい
に広がり、固着し、フィレット実装となる。この時の基
板上のランドパターンは、通常、チップ部品の投影面積
より大きい面積で形成されている。
【０００４】これに対し、チップ端子電極の底面と、ラ
ンド面のみを半田で固着させたバンプ実装がある。バン
プ実装の際には、チップ端子電極の底面と、基板のラン
ド面に空間を形成する必要が生じるため、基板とチップ
部品の間にスペーサ設けている。通常、スペーサは、回
路基板上の必要な部分にあらかじめ段差部を設けて形成
される。半田バンプの高さは、スペーサ高さと半田量で
制御され、半田接続時、部品に加わるひずみが最小とな
るように設定している。スペーサ高さは、チップ形状に
もよるが、おおよそ、数十〜数百μｍである。また、こ
のときのランドパターンの面積は、チップ部品の投影面
積と一致している。
ンド面のみを半田で固着させたバンプ実装がある。バン
プ実装の際には、チップ端子電極の底面と、基板のラン
ド面に空間を形成する必要が生じるため、基板とチップ
部品の間にスペーサ設けている。通常、スペーサは、回
路基板上の必要な部分にあらかじめ段差部を設けて形成
される。半田バンプの高さは、スペーサ高さと半田量で
制御され、半田接続時、部品に加わるひずみが最小とな
るように設定している。スペーサ高さは、チップ形状に
もよるが、おおよそ、数十〜数百μｍである。また、こ
のときのランドパターンの面積は、チップ部品の投影面
積と一致している。
【０００５】図６に、従来の積層型チップ部品１０の外
観斜視図を示す。図６において、２１は、セラミック部
であり、両側に外部電極３１が設けられている。
観斜視図を示す。図６において、２１は、セラミック部
であり、両側に外部電極３１が設けられている。
【０００６】以下、先に述べた従来の積層型チップ部品
の表面実装方法を、図を用いて説明する。
の表面実装方法を、図を用いて説明する。
【０００７】図４は、フィレット実装した場合のランド
パターン５と半田８の接続状態を模した図である。一般
に、ランドパターン５は、チップの投影面積より大きく
取る必要があり、半田８はリフロー工程により外部電極
３の全面、及びランドパターン５いっぱいに広がり固着
する。
パターン５と半田８の接続状態を模した図である。一般
に、ランドパターン５は、チップの投影面積より大きく
取る必要があり、半田８はリフロー工程により外部電極
３の全面、及びランドパターン５いっぱいに広がり固着
する。
【０００８】図５は、バンプ実装した場合のランドパタ
ーン５と半田８の接続状態を模した図である。ランドパ
ターン５は、チップ投影面積と同じであり、プリント基
板６と積層チップ部品１０の間には、スペーサ７が存在
し、半田８は外部電極３の底面のみで接続されている。
通常、スペーサ７は、プリント基板６の上でランドパタ
ーン５と外部電極３の間に予め凸部を設けることで対応
している。
ーン５と半田８の接続状態を模した図である。ランドパ
ターン５は、チップ投影面積と同じであり、プリント基
板６と積層チップ部品１０の間には、スペーサ７が存在
し、半田８は外部電極３の底面のみで接続されている。
通常、スペーサ７は、プリント基板６の上でランドパタ
ーン５と外部電極３の間に予め凸部を設けることで対応
している。
【０００９】
【発明が解決しようとする課題】チップ部品のバンプ実
装においては、プリント基板に対して、通常の回路パタ
ーン形成工程に加え、さらにプリント基板上にスペーサ
のための段差部を形成する工程が必要となり、フィレッ
ト実装に比べ、コスト高となっていた。
装においては、プリント基板に対して、通常の回路パタ
ーン形成工程に加え、さらにプリント基板上にスペーサ
のための段差部を形成する工程が必要となり、フィレッ
ト実装に比べ、コスト高となっていた。
【００１０】従って、本発明は、バンプ実装での、基板
側でのスペーサ形成の必要をなくし、フィレット実装と
同等の実装コストとなるような、バンプ実装におけるス
ペーサの機能をあらかじめ内包した積層型チップ部品を
提供することである。
側でのスペーサ形成の必要をなくし、フィレット実装と
同等の実装コストとなるような、バンプ実装におけるス
ペーサの機能をあらかじめ内包した積層型チップ部品を
提供することである。
【００１１】
【課題を解決するための手段】本発明は、かかる欠点を
除き、積層型チップ部品を積層印刷する課程において、
最終セラミック層（もしくは第１セラミック層）に同セ
ラミックペーストにて凸部を積層印刷により形成するこ
とで、セラミック部実装面（チップ部品の底面）上に少
なくとも１個所以上の凸部を有した積層型チップ部品を
構成し、プリント基板上へのマウント時、前記凸部がス
タンドオフとなり、バンプ実装の際のスペーサの役割を
はたし、実装コストを低減するものである。
除き、積層型チップ部品を積層印刷する課程において、
最終セラミック層（もしくは第１セラミック層）に同セ
ラミックペーストにて凸部を積層印刷により形成するこ
とで、セラミック部実装面（チップ部品の底面）上に少
なくとも１個所以上の凸部を有した積層型チップ部品を
構成し、プリント基板上へのマウント時、前記凸部がス
タンドオフとなり、バンプ実装の際のスペーサの役割を
はたし、実装コストを低減するものである。
【００１２】凸部を底面に有した積層型チップ部品をバ
ンプ実装することで、フィレット実装と同等の実装コス
トであり、なおかつ、バンプ実装は、フィレット実装に
比べ、ランドパターン部の面積が小さいことから、基板
上での高密度実装が可能となり、前記積層型チップ部品
が搭載されるプリント基板の集積化、及び電子機器の小
型化に対応できる。
ンプ実装することで、フィレット実装と同等の実装コス
トであり、なおかつ、バンプ実装は、フィレット実装に
比べ、ランドパターン部の面積が小さいことから、基板
上での高密度実装が可能となり、前記積層型チップ部品
が搭載されるプリント基板の集積化、及び電子機器の小
型化に対応できる。
【００１３】即ち、本発明は、厚膜積層印刷法にてセラ
ミック層と導体層を交互に積層印刷して形成される積層
型チップ部品において、該積層型チップ部品の外部端子
部を含まないセラミック部の底面の実装面上に、少なく
とも１個所以上の凸部を有した積層型チップ部品であ
る。
ミック層と導体層を交互に積層印刷して形成される積層
型チップ部品において、該積層型チップ部品の外部端子
部を含まないセラミック部の底面の実装面上に、少なく
とも１個所以上の凸部を有した積層型チップ部品であ
る。
【００１４】また、本発明は、前記積層型チップ部品の
製造方法であって、セラミック部の実装面上の１個所以
上の凸部は、最終セラミック層に、同一のセラミックペ
−ストを積層印刷することにより形成することを特徴と
する積層型チップ部品の製造方法である。
製造方法であって、セラミック部の実装面上の１個所以
上の凸部は、最終セラミック層に、同一のセラミックペ
−ストを積層印刷することにより形成することを特徴と
する積層型チップ部品の製造方法である。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態による
積層型チップ部品１、およびその製造方法について、図
面を用いて説明する。
積層型チップ部品１、およびその製造方法について、図
面を用いて説明する。
【００１６】図１に、本発明の実施の形態による積層型
チップ部品１の外観斜視図を示す。その構成は、直方体
のセラミック部２の両端に外部電極３が形成された２端
子型の積層型チップ部品であり、セラミック部２の実装
面に凸部４を有した構成である。
チップ部品１の外観斜視図を示す。その構成は、直方体
のセラミック部２の両端に外部電極３が形成された２端
子型の積層型チップ部品であり、セラミック部２の実装
面に凸部４を有した構成である。
【００１７】本積層型チップ部品１の製造方法は、セラ
ミック部２については、セラミック粉末とこれを分散さ
せるための分散材、及び、有機系バインダを混練してな
るセラミックペースト、また、Ａｇ、Ｐｄ、等の導電材
粉末と、分散材、有機系バインダを混練してなる導体ペ
ーストを用いて、スクリーン版により交互に印刷を繰り
返し、セラミック層、導体層を設ける積層印刷法にて形
成される。
ミック部２については、セラミック粉末とこれを分散さ
せるための分散材、及び、有機系バインダを混練してな
るセラミックペースト、また、Ａｇ、Ｐｄ、等の導電材
粉末と、分散材、有機系バインダを混練してなる導体ペ
ーストを用いて、スクリーン版により交互に印刷を繰り
返し、セラミック層、導体層を設ける積層印刷法にて形
成される。
【００１８】また、セラミック部２の実装面の凸部４に
ついては、上記の印刷工程において、最終セラミック層
（あるいは、第１セラミック層）が、外部電極３を残し
て凸部４が形成されるよう印刷する。ただし、この凸部
４の厚みは、バンプ実装時のスペーサ７の高さに相当す
るよう配慮する必要がある。凸部４の厚みは、印刷回数
を増減することで容易に調整可能である。
ついては、上記の印刷工程において、最終セラミック層
（あるいは、第１セラミック層）が、外部電極３を残し
て凸部４が形成されるよう印刷する。ただし、この凸部
４の厚みは、バンプ実装時のスペーサ７の高さに相当す
るよう配慮する必要がある。凸部４の厚みは、印刷回数
を増減することで容易に調整可能である。
【００１９】通常、印刷は、１定盤上に複数個の素子が
形成されるよう設計されたスクリーン版を用いており、
印刷後、これを個々の素子に切り分ける切断工程、及
び、焼成工程を経て、積層型チップが得られる。その
後、前記チップの両端に外部電極３を形成して積層型チ
ップ部品として完成となる。
形成されるよう設計されたスクリーン版を用いており、
印刷後、これを個々の素子に切り分ける切断工程、及
び、焼成工程を経て、積層型チップが得られる。その
後、前記チップの両端に外部電極３を形成して積層型チ
ップ部品として完成となる。
【００２０】凸部４の形状は、多様に形成可能であり、
チップの形状、大きさにより選択できる。図２、図３
に、その実施例を示す。
チップの形状、大きさにより選択できる。図２、図３
に、その実施例を示す。
【００２１】図２（ａ）は、凸部４１を下駄歯状に形成
した場合の側面図であり、図２（ｂ）はその底面図であ
る。
した場合の側面図であり、図２（ｂ）はその底面図であ
る。
【００２２】また、図３（ａ）は、凸部４２を４足に形
成した場合の側面図であり、図３（ｂ）はその底面図で
ある。
成した場合の側面図であり、図３（ｂ）はその底面図で
ある。
【００２３】上記の各種の凸部を有した、積層型チップ
部品１をプリント基板６に表面実装する方法は、図５と
同様の形態をとるが、図５でのスペーサ７は不要であ
り、この役目を、前記の凸部４，４１，４２が行う。
部品１をプリント基板６に表面実装する方法は、図５と
同様の形態をとるが、図５でのスペーサ７は不要であ
り、この役目を、前記の凸部４，４１，４２が行う。
【００２４】このバンプ実装の際、本発明による積層型
チップ部品１を用いることにより、積層型チップ部品の
底面に予め設けてある凸部４，４１，４２が、スペーサ
７としての機能を有しているので、プリント基板６側で
のスペーサ７の加工は不要となる。
チップ部品１を用いることにより、積層型チップ部品の
底面に予め設けてある凸部４，４１，４２が、スペーサ
７としての機能を有しているので、プリント基板６側で
のスペーサ７の加工は不要となる。
【００２５】以上の内容は、２端子型のチップ部品につ
いて説明したものであるが、３端子、４端子型、等他の
チップ部品に関しても同様に、凸部４は形成できるもの
であることは言うまでもない。
いて説明したものであるが、３端子、４端子型、等他の
チップ部品に関しても同様に、凸部４は形成できるもの
であることは言うまでもない。
【００２６】
【発明の効果】以上に述べたように、本発明によれば、
積層型チップ部品の実装面（チップの底面）に凸部を有
していることから、バンプ実装の際のスペーサが不要と
なり、なおかつ、従来のフィレット実装に比して実装面
積が小さくなるため、実装時の低コスト化、及び高密度
実装可能な積層型チップ部品が得られ、また、その製造
方法を得るものである。
積層型チップ部品の実装面（チップの底面）に凸部を有
していることから、バンプ実装の際のスペーサが不要と
なり、なおかつ、従来のフィレット実装に比して実装面
積が小さくなるため、実装時の低コスト化、及び高密度
実装可能な積層型チップ部品が得られ、また、その製造
方法を得るものである。
【図１】本発明の実施の形態による積層型チップ部品の
外観を示す斜視図。
外観を示す斜視図。
【図２】本発明の実施の形態による積層型チップ部品の
他の実施例を示す図、図２（ａ）は、凸部を下駄歯状に
形成した場合の側面図、図２（ｂ）は、その底面図。
他の実施例を示す図、図２（ａ）は、凸部を下駄歯状に
形成した場合の側面図、図２（ｂ）は、その底面図。
【図３】本発明の実施の形態による積層型チップ部品の
他の実施例を示す図、図３（ａ）は、凸部を４足状に形
成した場合の側面図、図３（ｂ）は、その底面図。
他の実施例を示す図、図３（ａ）は、凸部を４足状に形
成した場合の側面図、図３（ｂ）は、その底面図。
【図４】積層チップ部品フィレット実装した場合の実装
方法を示す図であり、図４（ａ）は、上面図、図４
（ｂ）は、断面図。
方法を示す図であり、図４（ａ）は、上面図、図４
（ｂ）は、断面図。
【図５】積層チップ部品バンプ実装した場合の実装方法
を示す図、図５（ａ）は、上面図、図５（ｂ）は、断面
図。
を示す図、図５（ａ）は、上面図、図５（ｂ）は、断面
図。
【図６】従来の積層型チップ部品の外観を示す斜視図。
１，１０ 積層型チップ部品 ２，２１ セラミック部 ３，３１ 外部電極 ４，４１，４２ 凸部 ５，５１ ランドパターン ６ プリント基板 ７ スペーサ ８ 半田
Claims (2)
- 【請求項１】 厚膜積層印刷法にてセラミック層と導体
層を交互に積層印刷して形成される積層型チップ部品に
おいて、該積層型チップ部品の外部端子部を含まないセ
ラミック部の底面の実装面上に、少なくとも１個所以上
の凸部を有したことを特徴とする積層型チップ部品。 - 【請求項２】 前記積層型チップ部品の製造方法におい
て、セラミック部の実装面上の１個所以上の凸部は、最
終セラミック層に、同一のセラミックペーストを積層印
刷することにより形成することを特徴とする積層型チッ
プ部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10288940A JP2000100652A (ja) | 1998-09-25 | 1998-09-25 | 積層型チップ部品、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10288940A JP2000100652A (ja) | 1998-09-25 | 1998-09-25 | 積層型チップ部品、及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000100652A true JP2000100652A (ja) | 2000-04-07 |
Family
ID=17736788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10288940A Pending JP2000100652A (ja) | 1998-09-25 | 1998-09-25 | 積層型チップ部品、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000100652A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002250935A (ja) * | 2001-02-26 | 2002-09-06 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002350897A (ja) * | 2001-05-23 | 2002-12-04 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2018207090A (ja) * | 2017-06-08 | 2018-12-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型電子部品及びその実装基板、並びに電子装置 |
-
1998
- 1998-09-25 JP JP10288940A patent/JP2000100652A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002250935A (ja) * | 2001-02-26 | 2002-09-06 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002350897A (ja) * | 2001-05-23 | 2002-12-04 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2018207090A (ja) * | 2017-06-08 | 2018-12-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型電子部品及びその実装基板、並びに電子装置 |
| JP7040850B2 (ja) | 2017-06-08 | 2022-03-23 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型電子部品及びその実装基板、並びに電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH10289837A (ja) | 積層電子部品 | |
| JP2005072095A (ja) | 電子回路ユニットおよびその製造方法 | |
| JPH04220004A (ja) | 電圧制御発振器 | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| JP2000100652A (ja) | 積層型チップ部品、及びその製造方法 | |
| JP2005005298A (ja) | 積層型チップインダクタとその製造方法 | |
| JPS63300593A (ja) | セラミック複合基板 | |
| JP2003258398A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2004247699A (ja) | 配線基板 | |
| JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
| JP4044552B2 (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール | |
| JPH0427155Y2 (ja) | ||
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP2004207592A (ja) | 多層セラミック基板の製造方法 | |
| JPS62204561A (ja) | 混成ｉｃ | |
| JPS59110208A (ja) | 複合積層化多周波水晶発振器 | |
| JP2004179315A (ja) | 貫通型コンデンサおよび回路基板 | |
| JPH0897318A (ja) | 半導体装置 | |
| JP2000114100A (ja) | 多連型電子部品 | |
| JP2000021677A (ja) | 積層セラミックコンデンサ | |
| JP2004179316A (ja) | 貫通型コンデンサ |