JPH0897318A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0897318A JPH0897318A JP23515994A JP23515994A JPH0897318A JP H0897318 A JPH0897318 A JP H0897318A JP 23515994 A JP23515994 A JP 23515994A JP 23515994 A JP23515994 A JP 23515994A JP H0897318 A JPH0897318 A JP H0897318A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- metal cap
- conductor film
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】薄型化が実現できかつ十分の高周波シールド効
果が得られる容器構造を有する半導体装置を提供する。 【構成】表面に半導体素子３１を搭載する回路基板２０
の側面に凹部２７を形成し、金属キャップ１０の側壁１
３に形成された凸部１４を凹部２７に嵌合し、かつ凹部
２７の内面に形成された内面導電膜２８に凸部１４を接
触させる。
果が得られる容器構造を有する半導体装置を提供する。 【構成】表面に半導体素子３１を搭載する回路基板２０
の側面に凹部２７を形成し、金属キャップ１０の側壁１
３に形成された凸部１４を凹部２７に嵌合し、かつ凹部
２７の内面に形成された内面導電膜２８に凸部１４を接
触させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に高周波用に適した容器を有する半導体装置に関する。
に高周波用に適した容器を有する半導体装置に関する。
【０００２】
【従来の技術】図５乃至図７を参照して従来の半導体装
置をそれぞれ説明する。
置をそれぞれ説明する。
【０００３】図５（Ｂ）は、上面の前方に端子５４Ｔが
配列形成され側面５６を有するガラスエポキシの多層基
板による回路基板５４を示す斜視図である。図５（Ａ）
は、背面側壁５３および側面側壁５２を有する金属キャ
ップ５１である。金属キャップ５１の側壁５２を回路基
板５４の側面５６に単に嵌め込むだけで回路基板５４上
に搭載されている半導体素子（図示省略）の容器を成し
全体で半導体装置を構成している。
配列形成され側面５６を有するガラスエポキシの多層基
板による回路基板５４を示す斜視図である。図５（Ａ）
は、背面側壁５３および側面側壁５２を有する金属キャ
ップ５１である。金属キャップ５１の側壁５２を回路基
板５４の側面５６に単に嵌め込むだけで回路基板５４上
に搭載されている半導体素子（図示省略）の容器を成し
全体で半導体装置を構成している。
【０００４】図６（Ｂ）は、半導体素子を搭載する回路
基板（図示省略）を載置する上面６５および側面６６を
有する放熱板６４を示す斜視図であり、側面６６には溝
６７が形成されている。図６（Ａ）は、側壁６２を有す
る金属キャップ６１を示す斜視図であり、側壁６２の下
部に取り付け用爪６３が形成されている。取り付け用爪
６３を溝６７に嵌合させスライドさせて放熱板の上面６
５の上に金属キャップ６１を位置させることにより容器
となり全体で半導体装置を構成する。このようにスライ
ド式に放熱板に金属キャップを取り付ける方法は、例え
ば実開平３−３９８５０号に開示されている。
基板（図示省略）を載置する上面６５および側面６６を
有する放熱板６４を示す斜視図であり、側面６６には溝
６７が形成されている。図６（Ａ）は、側壁６２を有す
る金属キャップ６１を示す斜視図であり、側壁６２の下
部に取り付け用爪６３が形成されている。取り付け用爪
６３を溝６７に嵌合させスライドさせて放熱板の上面６
５の上に金属キャップ６１を位置させることにより容器
となり全体で半導体装置を構成する。このようにスライ
ド式に放熱板に金属キャップを取り付ける方法は、例え
ば実開平３−３９８５０号に開示されている。
【０００５】図７（Ａ）は、金属板を折り曲げまたプレ
スにより加工した金属キャップ７１を示す斜視図であ
り、背面側壁７３に２個の取り付け爪７４が形成され、
前面取付け部材７２に１個の取り付け爪７４が形成され
ている。図７（Ｂ）は、上面に半導体素子（図示省略）
を搭載し上面前方に端子７６Ｔが配列形成されたアルミ
ナによる回路基板７６を金属板７５上に配置した構造を
示す斜視図であり、金属板７５の背面側壁７７および前
面取付け部材７８にはそれぞれ金属キャップ７１の取り
付け爪７４に対応した取り付け孔７９が形成されてい
る。
スにより加工した金属キャップ７１を示す斜視図であ
り、背面側壁７３に２個の取り付け爪７４が形成され、
前面取付け部材７２に１個の取り付け爪７４が形成され
ている。図７（Ｂ）は、上面に半導体素子（図示省略）
を搭載し上面前方に端子７６Ｔが配列形成されたアルミ
ナによる回路基板７６を金属板７５上に配置した構造を
示す斜視図であり、金属板７５の背面側壁７７および前
面取付け部材７８にはそれぞれ金属キャップ７１の取り
付け爪７４に対応した取り付け孔７９が形成されてい
る。
【０００６】図７（Ｃ）は金属キャップ７１の取り付け
爪７４を金属板７５の取り付け孔７９に挿入嵌合して取
り付けた状態を示す拡大断面図である。
爪７４を金属板７５の取り付け孔７９に挿入嵌合して取
り付けた状態を示す拡大断面図である。
【０００７】
【発明が解決しようとする課題】図５に示す従来技術で
は、金属キャップの側壁を上方から回路基板の側面に単
に嵌め込むだけであるから金属キャップが抜けやすく、
かつ高周波的な導通が不確実であり、このために金属キ
ャップを高周波シールドとして用いることができなかっ
た。
は、金属キャップの側壁を上方から回路基板の側面に単
に嵌め込むだけであるから金属キャップが抜けやすく、
かつ高周波的な導通が不確実であり、このために金属キ
ャップを高周波シールドとして用いることができなかっ
た。
【０００８】図６に示す従来技術では、キャップのキャ
ップ取り付け用爪６３の厚さ（図で縦方向の寸法）が例
えば０．４ｍｍに対し、放熱板の溝６７の溝幅（図で縦
方向の寸法）は、スライドさせて取り付けるクリアラン
ス分を含め例えば０．４５ｍｍとなることからガタを有
し、これによりキャップの高周波的な導通が不確実とな
りシールド効果が得られなかった。
ップ取り付け用爪６３の厚さ（図で縦方向の寸法）が例
えば０．４ｍｍに対し、放熱板の溝６７の溝幅（図で縦
方向の寸法）は、スライドさせて取り付けるクリアラン
ス分を含め例えば０．４５ｍｍとなることからガタを有
し、これによりキャップの高周波的な導通が不確実とな
りシールド効果が得られなかった。
【０００９】図７に示す従来技術では、キャップ７１の
取り付け爪７４と金属板７５の取り付け孔７９とを噛み
合わせていたため、この噛み合わせに必要な高さ寸法Ａ
（図７（Ｃ））が例えば３ｍｍ必要であった。したがっ
て容器全体の高さ、すなわち半導体装置の高さＨ（図７
（Ｃ））を例えば４ｍｍ以下に薄型化することができな
かった。
取り付け爪７４と金属板７５の取り付け孔７９とを噛み
合わせていたため、この噛み合わせに必要な高さ寸法Ａ
（図７（Ｃ））が例えば３ｍｍ必要であった。したがっ
て容器全体の高さ、すなわち半導体装置の高さＨ（図７
（Ｃ））を例えば４ｍｍ以下に薄型化することができな
かった。
【００１０】したがって本発明の目的は、薄型化が実現
できかつ十分の高周波シールド効果が得られる容器構造
を有する半導体装置を提供することである。
できかつ十分の高周波シールド効果が得られる容器構造
を有する半導体装置を提供することである。
【００１１】
【課題を解決するための手段】本発明の特徴は、表面に
半導体素子を搭載する回路基板の側面に凹部が形成さ
れ、前記半導体素子を覆う金属キャップの側壁に形成さ
れた凸部が前記凹部に嵌合し、かつ前記凹部の内面に形
成された内面導電膜に前記凸部が接触している半導体装
置にある。ここで前記回路基板の裏面に使用中に接地電
位となる裏面導体膜が形成され、前記内面導体膜と前記
裏面導体膜とが前記回路基板の内部で導通していること
が好ましい。また、前記回路基板は３層以上のグリーン
シートを積層して焼結することにより形成され、中間に
位置する前記グリーンシートの形状により前記凹部が形
成されていることが出来る。実際上は、前記凹部は長方
立方体の形状であり、前記長方立方体の長方形の上面お
よび下面に前記内面導体膜がそれぞれ形成され、前記凸
部の形状は前記凹部の形状に対応して長方の形状であ
る。また、前記金属キャップは金属平板を３辺折り曲げ
た側壁構造を有し、このうち対向する２つの側壁に形成
された前記凸部は「く」の字形のプレスラインを有して
いることができる。
半導体素子を搭載する回路基板の側面に凹部が形成さ
れ、前記半導体素子を覆う金属キャップの側壁に形成さ
れた凸部が前記凹部に嵌合し、かつ前記凹部の内面に形
成された内面導電膜に前記凸部が接触している半導体装
置にある。ここで前記回路基板の裏面に使用中に接地電
位となる裏面導体膜が形成され、前記内面導体膜と前記
裏面導体膜とが前記回路基板の内部で導通していること
が好ましい。また、前記回路基板は３層以上のグリーン
シートを積層して焼結することにより形成され、中間に
位置する前記グリーンシートの形状により前記凹部が形
成されていることが出来る。実際上は、前記凹部は長方
立方体の形状であり、前記長方立方体の長方形の上面お
よび下面に前記内面導体膜がそれぞれ形成され、前記凸
部の形状は前記凹部の形状に対応して長方の形状であ
る。また、前記金属キャップは金属平板を３辺折り曲げ
た側壁構造を有し、このうち対向する２つの側壁に形成
された前記凸部は「く」の字形のプレスラインを有して
いることができる。
【００１２】
【作用】上記構成によれば回路基板の側面の凹部に金属
キャップの側壁の凸部が直接嵌合しているから、半導体
装置の全体の高さを３．０ｍｍ以下例えば約２．４ｍｍ
に薄膜化することができる。また、回路基板の接地電位
にすることができる内面導電膜に金属キャップの凸部が
接触しているから金属キャップによる十分の高周波シー
ルド効果が得られる。
キャップの側壁の凸部が直接嵌合しているから、半導体
装置の全体の高さを３．０ｍｍ以下例えば約２．４ｍｍ
に薄膜化することができる。また、回路基板の接地電位
にすることができる内面導電膜に金属キャップの凸部が
接触しているから金属キャップによる十分の高周波シー
ルド効果が得られる。
【００１３】
【実施例】以下、図面を参照して本発明を説明する。
【００１４】図１は本発明の実施例を示す図であり、
（Ａ）は金属キャップの斜視図、（Ｂ）は半導体素子等
を搭載した回路基板の斜視図、（Ｃ）は金属キャップを
回路基板に挿入嵌合して得られた半導体装置の一部断面
図である。
（Ａ）は金属キャップの斜視図、（Ｂ）は半導体素子等
を搭載した回路基板の斜視図、（Ｃ）は金属キャップを
回路基板に挿入嵌合して得られた半導体装置の一部断面
図である。
【００１５】図２は図１（Ｂ）の回路基板の上層のセラ
ミック層の母材料のグリーンシートを示す図であり、
（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、
（Ｃ）は底面図である。
ミック層の母材料のグリーンシートを示す図であり、
（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、
（Ｃ）は底面図である。
【００１６】図３は図１（Ｂ）の回路基板の中間層のセ
ラミック層の母材料のグリーンシートを示す図であり、
（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、
（Ｃ）は底面図である。
ラミック層の母材料のグリーンシートを示す図であり、
（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、
（Ｃ）は底面図である。
【００１７】図４は図１（Ｂ）の回路基板の下層のセラ
ミック層の母材料のグリーンシートを示す図であり、
（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、
（Ｃ）は底面図である。
ミック層の母材料のグリーンシートを示す図であり、
（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、
（Ｃ）は底面図である。
【００１８】図１（Ａ）において、厚さ０．１ｍｍの銅
ニッケル合金板をプレスにより成形し３辺を折り曲げ
て、上面１１と背面側壁１２と左右の側面側壁１３から
金属キャップ１０を構成している。側面側壁１２の幅Ｗ
1 は９．５ｍｍであり、またくの字形のプレスラインに
よる凸部１４が内側に突出して形成されている。
ニッケル合金板をプレスにより成形し３辺を折り曲げ
て、上面１１と背面側壁１２と左右の側面側壁１３から
金属キャップ１０を構成している。側面側壁１２の幅Ｗ
1 は９．５ｍｍであり、またくの字形のプレスラインに
よる凸部１４が内側に突出して形成されている。
【００１９】図１（Ｂ）において、厚さ０．２５４ｍｍ
の上層のアルミナ（Ａｌ2 Ｏ3 ）板２３、厚さ０．２５
４ｍｍの中間層のアルミナ板２２、厚さ０．２５４ｍｍ
の下層のアルミナ板２１から回路基板２０が構成され、
平面寸法はＬが２０ｍｍ、Ｗが１４ｍｍである。また、
中間層のアルミナ板２２の対向する両側面（Ｗ＝１４ｍ
ｍの面）にそれぞれ１０ｍｍの幅Ｗ2 にわたって深さ
０．２ｍｍ後退して凹部２７を形成している（図１
（Ｃ）のＤが０．２ｍｍ）。下層のアルミナ板２１の下
面の全面にメタライズによる導体膜２８が形成され、上
面の少くとも凹部２７の内面となる箇所に同様の導体膜
２８が形成されている。中間層のアルミナ板２２の下面
には下層のアルミナ板２１の上面の導体膜２８と同じパ
ターンの導体膜２８が形成され、上面にも選択的に導体
膜２８が形成されている。上層のアルミナ板２３の下面
の少くとも凹部２７の内面となる箇所に導体膜２８が形
成されている。そしてこれら導体膜はアルミナ基板内の
貫通孔を通して全て接続されているから、下層のアルミ
ナ板２１の下面の全面の導体膜２８を半導体装置の使用
状態で接地することにより全ての導体膜２８が接地電位
に固定される。
の上層のアルミナ（Ａｌ2 Ｏ3 ）板２３、厚さ０．２５
４ｍｍの中間層のアルミナ板２２、厚さ０．２５４ｍｍ
の下層のアルミナ板２１から回路基板２０が構成され、
平面寸法はＬが２０ｍｍ、Ｗが１４ｍｍである。また、
中間層のアルミナ板２２の対向する両側面（Ｗ＝１４ｍ
ｍの面）にそれぞれ１０ｍｍの幅Ｗ2 にわたって深さ
０．２ｍｍ後退して凹部２７を形成している（図１
（Ｃ）のＤが０．２ｍｍ）。下層のアルミナ板２１の下
面の全面にメタライズによる導体膜２８が形成され、上
面の少くとも凹部２７の内面となる箇所に同様の導体膜
２８が形成されている。中間層のアルミナ板２２の下面
には下層のアルミナ板２１の上面の導体膜２８と同じパ
ターンの導体膜２８が形成され、上面にも選択的に導体
膜２８が形成されている。上層のアルミナ板２３の下面
の少くとも凹部２７の内面となる箇所に導体膜２８が形
成されている。そしてこれら導体膜はアルミナ基板内の
貫通孔を通して全て接続されているから、下層のアルミ
ナ板２１の下面の全面の導体膜２８を半導体装置の使用
状態で接地することにより全ての導体膜２８が接地電位
に固定される。
【００２０】さらに上層のアルミナ板２３の上面に端子
２６Ｔを含む回路パターン２６がメタライズにより形成
されて、上層および中間層のアルミナ板２３，２２に素
子搭載用の開口２５が形成されている。
２６Ｔを含む回路パターン２６がメタライズにより形成
されて、上層および中間層のアルミナ板２３，２２に素
子搭載用の開口２５が形成されている。
【００２１】例えば１ＧＨｚで利得３０ｄＢの２段増幅
器を得るために、半導体素子のＧａＡｓＦＥＴ３３をそ
れぞれの開口２５内に搭載し、その入出力リ−ド端子を
回路パターン２６に接続し、容量素子等のチップ部品３
３を回路パターン２６上に搭載する。
器を得るために、半導体素子のＧａＡｓＦＥＴ３３をそ
れぞれの開口２５内に搭載し、その入出力リ−ド端子を
回路パターン２６に接続し、容量素子等のチップ部品３
３を回路パターン２６上に搭載する。
【００２２】なお上記説明において導体膜２８は、下層
のアルミナ板２１の下面は全面に形成され他の面には選
択的に形成されている。しかし他の面も全面に形成する
こともできる。
のアルミナ板２１の下面は全面に形成され他の面には選
択的に形成されている。しかし他の面も全面に形成する
こともできる。
【００２３】また例えば図２乃至図４に示すグリーンシ
ートをそれぞれ焼結し、これにより得られた各アルミナ
板の導体膜どうしをＡｇロー付けにより貼り合わせて切
断分離して多層基板２０を構成することができる。
ートをそれぞれ焼結し、これにより得られた各アルミナ
板の導体膜どうしをＡｇロー付けにより貼り合わせて切
断分離して多層基板２０を構成することができる。
【００２４】あるいは図２乃至図４を示して説明する実
施例のように、グリーンシートを積層して焼結後に切断
分離して多層基板２０を得ることもできる。
施例のように、グリーンシートを積層して焼結後に切断
分離して多層基板２０を得ることもできる。
【００２５】図１（Ｃ）において、金属キャップ１０を
半導体素子３１やチップ部品３３を搭載した回路基板２
０に挿入して構成された実施例の半導体装置を示す。
半導体素子３１やチップ部品３３を搭載した回路基板２
０に挿入して構成された実施例の半導体装置を示す。
【００２６】この半導体装置は全体の高さＨが例えば
２．５ｍｍと箔型化し、金属キャップ１０の側壁１３の
「く」の字形状の凸部１４を回路基板２０の横方向の深
さＤが０．２ｍｍの凹部２７に嵌合噛み合せることによ
りガタを生じることなく金属キャップが回路基板に固定
され、かつ、金属キャップの凸部１４と凹部２７の上内
面および下内面の導体膜２８に接触させることにより金
属キャップは接地電位に固定されて半導体素子３１やチ
ップ部品３３に対する十分の高周波シールド効果を有す
る。
２．５ｍｍと箔型化し、金属キャップ１０の側壁１３の
「く」の字形状の凸部１４を回路基板２０の横方向の深
さＤが０．２ｍｍの凹部２７に嵌合噛み合せることによ
りガタを生じることなく金属キャップが回路基板に固定
され、かつ、金属キャップの凸部１４と凹部２７の上内
面および下内面の導体膜２８に接触させることにより金
属キャップは接地電位に固定されて半導体素子３１やチ
ップ部品３３に対する十分の高周波シールド効果を有す
る。
【００２７】図２乃至図４のそれぞれに示すグリーンシ
ートはアルミナ粉末とフラックスと有機結合剤と可塑剤
と溶剤とを混合して得られたスラリー状の未完成の膜厚
０．２５４ｍｍの軟質セラミックシートであり、これら
を積層し例えば約１５０℃で加熱加圧してグリーンシー
ト積層体を形成した後、例えば約１５００〜１６００℃
の高温で焼結し、表面のメタライズ膜にＮｉメッキやＡ
ｕメッキを施し、２点鎖線で示す切断線４０を切断して
図１（Ｂ）に示す回路基板２０となる。また、導体膜や
回路パターンを形成するメタライズは、タングステン系
ペーストやモリブデン系ペーストをスクリーン印刷法で
形成することができる。
ートはアルミナ粉末とフラックスと有機結合剤と可塑剤
と溶剤とを混合して得られたスラリー状の未完成の膜厚
０．２５４ｍｍの軟質セラミックシートであり、これら
を積層し例えば約１５０℃で加熱加圧してグリーンシー
ト積層体を形成した後、例えば約１５００〜１６００℃
の高温で焼結し、表面のメタライズ膜にＮｉメッキやＡ
ｕメッキを施し、２点鎖線で示す切断線４０を切断して
図１（Ｂ）に示す回路基板２０となる。また、導体膜や
回路パターンを形成するメタライズは、タングステン系
ペーストやモリブデン系ペーストをスクリーン印刷法で
形成することができる。
【００２８】まず図２に示す上層のセラミック板２３の
母材であるグリーンシート２３Ｌにおいて、半導体素子
搭載用の開口２５を貫通形成し、上面に端子２６Ｔを含
む回路パターン２６が形成され、下面に導体膜２８が形
成されている。切断線４０に囲まれた１個の回路基板領
域において、下面の導体膜２８の左右の箇所は本発明の
凹部２７（図１）の内上面の導体膜であり、下面の導体
膜２８のその他の箇所は上面の回路パターン２６に対応
してその下に配置されている。この配置により回路パタ
ーンが分布定数回路の場合に、セラミック板２３の膜厚
の設定とともに所定のインピーダンスを得ることができ
る。
母材であるグリーンシート２３Ｌにおいて、半導体素子
搭載用の開口２５を貫通形成し、上面に端子２６Ｔを含
む回路パターン２６が形成され、下面に導体膜２８が形
成されている。切断線４０に囲まれた１個の回路基板領
域において、下面の導体膜２８の左右の箇所は本発明の
凹部２７（図１）の内上面の導体膜であり、下面の導体
膜２８のその他の箇所は上面の回路パターン２６に対応
してその下に配置されている。この配置により回路パタ
ーンが分布定数回路の場合に、セラミック板２３の膜厚
の設定とともに所定のインピーダンスを得ることができ
る。
【００２９】次に図３に示す中間層のセラミック板２２
の母材であるグリーンシート２２Ｌにおいて、上層グリ
ーンシート２３Ｌの開口２５と同一の箇所に半導体素子
搭載用の開口２５を貫通形成し、上面に、上層グリーン
シート２３Ｌの下面の導体膜２８と対向配置するように
導体膜２８が形成され、また下面にも上面と同一の箇所
に導体膜２８が形成されている。そしてこのグリーンシ
ート２２Ｌの上面の導体膜２８と下面の導体膜２８とは
直径０．５ｍｍの貫通孔２９内を充填する導体膜２８に
より接続されている。
の母材であるグリーンシート２２Ｌにおいて、上層グリ
ーンシート２３Ｌの開口２５と同一の箇所に半導体素子
搭載用の開口２５を貫通形成し、上面に、上層グリーン
シート２３Ｌの下面の導体膜２８と対向配置するように
導体膜２８が形成され、また下面にも上面と同一の箇所
に導体膜２８が形成されている。そしてこのグリーンシ
ート２２Ｌの上面の導体膜２８と下面の導体膜２８とは
直径０．５ｍｍの貫通孔２９内を充填する導体膜２８に
より接続されている。
【００３０】さらにこの中間層のグリーンシート２２Ｌ
では、図で縦方向を延在する切断線４０を跨いて長方形
の開口２７Ｃが形成されている。この開口２７Ｃの片側
２７，２７が、図で左右の回路基板において、それぞれ
本発明の凹部２７（図１）を形成する。
では、図で縦方向を延在する切断線４０を跨いて長方形
の開口２７Ｃが形成されている。この開口２７Ｃの片側
２７，２７が、図で左右の回路基板において、それぞれ
本発明の凹部２７（図１）を形成する。
【００３１】次に図４に示す下層のセラミック板２１の
母材であるグリーンシート２１Ｌにおいて、上面の導体
膜２８の左右の箇所は本発明の凹部２７（図１）の内下
面の導体膜であり、下面の全面に導体膜２８が形成さ
れ、上面の導体膜２８と下面の導体膜２８とは直径０．
５ｍｍの貫通孔２９内を充填する導体膜２８により接続
されている。
母材であるグリーンシート２１Ｌにおいて、上面の導体
膜２８の左右の箇所は本発明の凹部２７（図１）の内下
面の導体膜であり、下面の全面に導体膜２８が形成さ
れ、上面の導体膜２８と下面の導体膜２８とは直径０．
５ｍｍの貫通孔２９内を充填する導体膜２８により接続
されている。
【００３２】
【発明の効果】以上説明したように本発明は金属キャッ
プ１０の側壁１３の凸部１４と、回路基板２０の上層セ
ラミック基板２３の下面の接地導体膜２８および下層セ
ラミック基板２１の上面の接地導体膜２８とが、凹部２
７において例えば１０ｍｍの上下辺で線接触し、これが
両側面の２箇所に存在する。したがって、高周波シール
ド性が向上し、図１の実施例の構造は図７の従来技術と
比較して、例えば周波数が３ＧＨｚにおける回路安定係
数のＫファクター（Ｓパラメータで得られるファクター
であり、この値が大きいほど発振が発生しないで安定な
動作となる）が２から５に改善する効果を有する。
プ１０の側壁１３の凸部１４と、回路基板２０の上層セ
ラミック基板２３の下面の接地導体膜２８および下層セ
ラミック基板２１の上面の接地導体膜２８とが、凹部２
７において例えば１０ｍｍの上下辺で線接触し、これが
両側面の２箇所に存在する。したがって、高周波シール
ド性が向上し、図１の実施例の構造は図７の従来技術と
比較して、例えば周波数が３ＧＨｚにおける回路安定係
数のＫファクター（Ｓパラメータで得られるファクター
であり、この値が大きいほど発振が発生しないで安定な
動作となる）が２から５に改善する効果を有する。
【００３３】また、金属キャップとの噛合の為のストロ
ークが３層からなるシート厚、例えば各層０．２５４ｍ
ｍとして０．７６ｍｍ内に収まることにより、回路基板
２０の上面、すなわち上層セラミック板２３の上面と金
属キャップ１０との間のクリアランスが搭載チップ部品
３３の高さ例えば０．５ｍｍの３倍の１．５ｍｍですむ
ことから、この実施例の半導体装置の全体の高さＨ（図
１（Ｃ））は金属キャップの０．１ｍｍの板厚を考慮し
ても約２．４ｍｍの箔型となる。
ークが３層からなるシート厚、例えば各層０．２５４ｍ
ｍとして０．７６ｍｍ内に収まることにより、回路基板
２０の上面、すなわち上層セラミック板２３の上面と金
属キャップ１０との間のクリアランスが搭載チップ部品
３３の高さ例えば０．５ｍｍの３倍の１．５ｍｍですむ
ことから、この実施例の半導体装置の全体の高さＨ（図
１（Ｃ））は金属キャップの０．１ｍｍの板厚を考慮し
ても約２．４ｍｍの箔型となる。
【００３４】このように本発明によれば、金属キャップ
による十分の高周波シールド効果が得られ、かつ全体の
高さが３．０ｍｍ以下例えば約２．４ｍｍに薄型化され
た半導体装置が実現できる効果を有する。
による十分の高周波シールド効果が得られ、かつ全体の
高さが３．０ｍｍ以下例えば約２．４ｍｍに薄型化され
た半導体装置が実現できる効果を有する。
【図１】本発明の実施例を示す図であり、（Ａ）は金属
キャップの斜視図、（Ｂ）は半導体素子等を搭載した回
路基板の斜視図、（Ｃ）は金属キャップを回路基板に挿
入嵌合して得られた半導体装置の一部断面図である。
キャップの斜視図、（Ｂ）は半導体素子等を搭載した回
路基板の斜視図、（Ｃ）は金属キャップを回路基板に挿
入嵌合して得られた半導体装置の一部断面図である。
【図２】図１（Ｂ）の回路基板の上層のセラミック層の
母材料のグリーンシートを示す図であり、（Ａ）は上面
図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、（Ｃ）は底面
図である。
母材料のグリーンシートを示す図であり、（Ａ）は上面
図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、（Ｃ）は底面
図である。
【図３】図１（Ｂ）の回路基板の中間層のセラミック層
の母材料のグリーンシートを示す図であり、（Ａ）は上
面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、（Ｃ）は底
面図である。
の母材料のグリーンシートを示す図であり、（Ａ）は上
面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、（Ｃ）は底
面図である。
【図４】図１（Ｂ）の回路基板の下層のセラミック層の
母材料のグリーンシートを示す図であり、（Ａ）は上面
図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、（Ｃ）は底面
図である。
母材料のグリーンシートを示す図であり、（Ａ）は上面
図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図、（Ｃ）は底面
図である。
【図５】従来技術を示す図であり、（Ａ）は金属キャッ
プの斜視図、（Ｂ）は回路基板の斜視図である。
プの斜視図、（Ｂ）は回路基板の斜視図である。
【図６】他の従来技術を示す図であり、（Ａ）は金属キ
ャップの斜視図、（Ｂ）は放熱板の斜視図である。
ャップの斜視図、（Ｂ）は放熱板の斜視図である。
【図７】別の従来技術を示す図であり、（Ａ）は金属キ
ャップの斜視図、（Ｂ）は回路基板を金属板上に配置し
た構造を示す斜視図、（Ｃ）は金属キャップを金属板に
取り付けた状態を示す拡大断面図である。
ャップの斜視図、（Ｂ）は回路基板を金属板上に配置し
た構造を示す斜視図、（Ｃ）は金属キャップを金属板に
取り付けた状態を示す拡大断面図である。
１０ 金属キャップ １１ 上面 １２ 背面側壁 １３ 側面側壁 １４ 凸部 ２０ 回路基板 ２１ 下層のアルミナ板 ２１Ｌ 下層用のグリ−ンシート ２２ 中間層のアルミナ板 ２２Ｌ 中間層用のグリーンシート ２３ 上層のアルミナ板 ２３Ｌ 上層用のグリーンシート ２５ 開口 ２６ 回路パターン ２６Ｔ 端子 ２７ 凹部 ２７Ｃ 凹部用の開口 ２８ 導体膜 ２９ 貫通孔 ３１ ＧａＡｓＦＥＴ（半導体素子） ３３ チップ部品 ４０ 切断線 ５１ 金属キャップ ５２ 側面側壁 ５３ 背面側壁 ５４ 回路基板 ５４Ｔ 端子 ５６ 側面 ６１ 金属キャップ ６２ 側壁 ６３ 取り付け用爪 ６４ 放熱板 ６５ 上面 ６６ 側面 ６７ 溝 ７１ 金属キャップ ７２ 前面取付け部材 ７３ 背面側壁 ７４ 取り付け爪 ７５ 金属板 ７６ 回路基板 ７６Ｔ 端子 ７７ 背面側壁 ７８ 前面取付け部材 ７９ 取り付け孔
Claims (5)
- 【請求項１】 表面に半導体素子を搭載する回路基板の
側面に凹部が形成され、前記半導体素子を覆う金属キャ
ップの側壁に形成された凸部が前記凹部に嵌合し、かつ
前記凹部の内面に形成された内面導電膜に前記凸部が接
触していることを特徴とする半導体装置。 - 【請求項２】 前記回路基板の裏面に裏面導体膜が形成
され、前記内面導体膜と前記裏面導体膜とが前記回路基
板の内部で導通していることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記回路基板は３層以上のグリーンシー
トを積層して焼結することにより形成され、中間に位置
する前記グリーンシートの形状により前記凹部が形成さ
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記凹部は長方立方体の形状であり、前
記長方立方体の長方形の上面および下面に前記内面導体
膜がそれぞれ形成され、前記凸部の形状は前記凹部の形
状に対応して長方の形状であることを特徴とする請求項
１記載の半導体装置。 - 【請求項５】 前記金属キャップは金属平板を３辺折り
曲げた側壁構造を有し、このうち対向する２つの側壁に
形成された前記凸部はくの字形のプレスラインを有して
いることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23515994A JP2600620B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23515994A JP2600620B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897318A true JPH0897318A (ja) | 1996-04-12 |
| JP2600620B2 JP2600620B2 (ja) | 1997-04-16 |
Family
ID=16981931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23515994A Expired - Fee Related JP2600620B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600620B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180235A (ja) * | 2005-12-27 | 2007-07-12 | Yamaha Corp | 半導体装置及びその製造方法 |
| US7712349B2 (en) | 2003-12-01 | 2010-05-11 | Ngk Spark Plug Co., Ltd. | Gas sensor |
| US8344489B2 (en) | 2005-12-06 | 2013-01-01 | Yamaha Corporation | Semiconductor device and manufacturing method thereof |
-
1994
- 1994-09-29 JP JP23515994A patent/JP2600620B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7712349B2 (en) | 2003-12-01 | 2010-05-11 | Ngk Spark Plug Co., Ltd. | Gas sensor |
| US8344489B2 (en) | 2005-12-06 | 2013-01-01 | Yamaha Corporation | Semiconductor device and manufacturing method thereof |
| JP2007180235A (ja) * | 2005-12-27 | 2007-07-12 | Yamaha Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600620B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808796B2 (en) | Electronic component module and method for manufacturing the same | |
| JP2616280B2 (ja) | 発振器及びその製造方法 | |
| JP2005072095A (ja) | 電子回路ユニットおよびその製造方法 | |
| JP3888263B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP6777755B2 (ja) | 高周波基体、高周波パッケージおよび高周波モジュール | |
| US6346866B2 (en) | Dielectric laminated device and its manufacturing method | |
| JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
| JP2600620B2 (ja) | 半導体装置 | |
| JP6082114B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JPH11176987A (ja) | 高周波用電力増幅器 | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JP2001257415A (ja) | 光半導体装置 | |
| JPH06268532A (ja) | Ｍｍｉｃパッケージ | |
| JPH11220285A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JP3935833B2 (ja) | 電子装置 | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP6885706B2 (ja) | 半導体素子実装用基板および半導体装置 | |
| JP3104680B2 (ja) | 半導体装置の封止用キャップ及びその製造方法 | |
| CN110832773B (zh) | 电子部件收纳用封装、电子装置以及电子模块 | |
| JP2002280481A (ja) | 高周波回路素子収納用パッケージ | |
| JP2004128334A (ja) | 高周波電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961119 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |