KR20090083329A - 리플로우 방법, 패턴 형성 방법 및 ｔｆｔ의 제조 방법 - Google Patents

리플로우 방법, 패턴 형성 방법 및 ｔｆｔ의 제조 방법 Download PDF

Info

Publication number
KR20090083329A
KR20090083329A KR1020097005089A KR20097005089A KR20090083329A KR 20090083329 A KR20090083329 A KR 20090083329A KR 1020097005089 A KR1020097005089 A KR 1020097005089A KR 20097005089 A KR20097005089 A KR 20097005089A KR 20090083329 A KR20090083329 A KR 20090083329A
Authority
KR
South Korea
Prior art keywords
film
resist
surface modification
reflow
exposed
Prior art date
Application number
KR1020097005089A
Other languages
English (en)
Inventor
유따까 아소오
쯔따에 오오모리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090083329A publication Critical patent/KR20090083329A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체를 준비하고, 계속해서 피처리체에 대해 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하고, 표면 개질 처리 후, 레지스트막의 레지스트를 연화시켜 유동시킴으로써, 노출 영역을 부분적으로 피복하고, 그 후, 그 유동한 레지스트를 마스크로 하여 에칭을 행하여 소정의 패턴을 형성한다.
게이트 전극, 드레인 전극, 오믹 콘택트, 레지스트, 표면 개질 처리

Description

리플로우 방법, 패턴 형성 방법 및 ＴＦＴ의 제조 방법{REFLOW METHOD, PATTERN-FORMING METHOD, AND METHOD FOR MANUFACTURING TFT}
본 발명은, 예를 들어 박막 트랜지스터(TFT)의 제조 과정에서 적용 가능한 레지스트의 리플로우 방법, 및 그것을 사용한 패턴 형성 방법 및 TFT의 제조 방법에 관한 것이다.
액티브ㆍ매트릭스형 액정 표시 장치는 박막 트랜지스터(TFT)를 형성한 TFT 기판과, 컬러 필터를 형성한 대향 기판 사이에 액정을 끼워 넣어 담지하여, 화소마다 선택적으로 전압을 인가할 수 있도록 구성되어 있다. 여기서 사용되는 TFT 기판의 제작 과정에서는, 포토리소그래피 공정에 의한 포토레지스트 등의 감광성 재료의 패터닝이 반복하여 행해지므로, 포토리소그래피 공정마다 마스크 패턴이 필요하다.
그러나, 최근에는 액정 표시 장치의 고집적화와 미세화의 진전에 수반하여, 그 제조 공정이 복잡화되어 있어, 제조 비용이 증가하는 경향이 있다. 그래서, 제조 비용을 저감시키기 위해, 포토리소그래피를 위한 마스크 패턴의 형성 공정을 통합시켜 전체의 공정수를 삭감하는 것이 검토되어 있다. 예를 들어, 노광 마스크로서, 광의 투과율에 차를 둔 하프톤 마스크를 사용하여, 소위 하프 노광 처리를 행 함으로써, 1회의 노광 공정에서 다른 막 두께를 갖는 레지스트 마스크를 패턴 형성하는 기술이 제안되어 있다(예를 들어, 일본 특허 출원 공개 평9-80740호 공보, 일본 특허 출원 공개 제2005-108904호 공보).
이와 같은 하프 노광 기술을 이용한 TFT 기판의 제조 순서의 일례를 나타내면 이하와 같다. 예를 들어 글래스 기판 상에 형성한 게이트 전극을 덮도록 절연막, 아몰퍼스 실리콘막, 오믹 콘택트막, 금속막을 적층하여 성막한다. 그 후, 하프 노광 처리에 의해 채널 영역에 대응하는 부분의 레지스트막 두께가 얇아지도록 패턴 형성하여, 금속막 에칭, 실리콘 에칭(오믹 콘택트막 및 아몰퍼스 실리콘막의 에칭)을 행한다.
그 후, 예를 들어 애싱이나 재현상 처리를 실시하여, 레지스트의 막 두께를 전체적으로 감소시킴으로써, 레지스트의 박막부가 제거되어 채널 영역에 대응하는 부분의 금속막을 노출시킨다. 그리고, 노출된 금속막을 에칭하여 소스 전극 및 드레인 전극을 형성하는 동시에, 또한 오믹 콘택트막을 에칭하여 채널 영역에 반도체막을 노출시켜 TFT 소자를 형성한다. 그리고, 레지스트를 제거한 후, TFT 소자 상에 감광성 재료로 이루어지는 유기막을 퇴적시켜, 포토리소그래피 기술에 의해 패턴 형성하여, 콘택트 홀을 형성한다. 또한 유기막 상에 인듐ㆍ주석 산화물(ITO) 등의 도전성막을 형성하여, 포토리소그래프 기술에 의해 패턴 형성된 레지스트를 마스크로 하여 상기 도전성막을 에칭하여 투명 전극을 형성한다. 이상의 일련의 공정에 의해 TFT 기판이 형성된다.
이상의 과정에서는, 하프 노광 기술을 이용함으로써, 실리콘 에칭의 마스크 와, 소스 전극 및 드레인 전극을 형성할 때의 에칭 마스크를 1회의 포토리소그래피 공정으로 형성할 수 있다. 따라서, 레지스트막의 형성 회수가 줄어들어, 레지스트 사용량을 삭감하는 것이 가능해진다.
그런데, 상술한 하프 노광 처리를 이용한 TFT 기판의 제조에서는, 레지스트 절약화와, 포토리소그래피 공정수의 삭감을 도모하는 것이 가능하지만, 한편, 하프 노광 기술을 이용하면, 레지스트의 막 두께를 전체적으로 감소시켜 박막부를 제거하는 애싱 처리나 재현상 처리가 필요해진다.
애싱 처리를 행하여 레지스트의 박막부를 제거하는 경우에는, 기판 면내의 패턴의 정밀도의 균일성을 확보하는 것이 곤란하다. 재현상 처리의 경우는, 현상액의 도포를 수반하는 액 처리이므로, 현상 처리와 재현상 처리라는 각각의 액 처리가 반복되는 점에서 프로세스 플로우가 복잡화되어 장치 비용ㆍ운전 비용의 증가로 이어진다. 또한, 재현상 처리의 정밀도를 확보하기 위해서는 사전에 레지스트의 표면 변질층을 제거하는 전처리가 필요해, 공정수의 삭감에 한계가 있다.
본 발명의 목적은, 피처리체에 있어서의 마스크 패턴의 정밀도를 확보하면서, 레지스트 절약화 및 공정수, 총 공정 시간의 삭감을 도모하는 것이 가능한 리플로우 방법, 마스크 패턴의 형성 방법 및 TFT의 제조 방법을 제공하는 것에 있다.
본 발명의 제1 관점에 따르면, 하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체를 준비하는 것과, 상기 피처리체에 대해, 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하는 것과, 표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 유동시킴으로써 상기 노출 영역을 부분적으로 피복하는 것을 포함하는 리플로우 방법이 제공된다.
본 발명의 제2 관점에 따르면, 피처리체의 피에칭막보다 상층에 레지스트막을 형성하는 것과, 상기 레지스트막을 노광 처리하는 것과, 상기 노광 처리된 레지스트막을 현상 처리하여 레지스트 패턴을 형성하는 것과, 상기 피에칭막의 레지스트가 형성되어 있지 않은 노출 영역에 대해 레지스트의 유동을 억제하도록 표면 개질 처리를 실시하는 것과, 상기 표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 리플로우시키고, 그에 의해 변형된 레지스트에 의해 상기 피에칭막의 타겟 영역을 피복하는 리플로우 처리를 행하는 것과, 변형 후의 상기 레지스트를 마스크로 하여 상기 피에칭막의 상기 노출 영역에 대해 제1 에칭을 행하는 것과, 변형 후의 상기 레지스트를 제거하는 것과, 변형 후의 레지스트가 제거됨으로써 재노출된 상기 피에칭막의 타겟 영역에 대해 제2 에칭을 행하는 것을 포함하는 패턴 형성 방법이 제공된다.
본 발명의 제3 관점에 따르면, 기판 상에 게이트 전극을 형성하는 것과, 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 것과, 상기 게이트 절연막 상에, 하부로부터 차례로 a-Si막, 오믹 콘택트용 Si막 및 소스ㆍ드레인용 금속막을 퇴적시키는 것과, 상기 소스ㆍ드레인용 금속막 상에 레지스트막을 형성하는 것과, 상기 레지스트막을 소정의 노광 마스크를 사용하여 노광 처리하는 것과, 노광 처리된 상기 레지스트막을 현상 처리하여 패턴 형성하고, 소스 전극용 레지스트 마스크 및 드레인 전극용 레지스트 마스크를 형성하는 것과, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크를 마스크로 하여 상기 소스ㆍ드레인용 금속막을 에칭하여 소스 전극과 드레인 전극을 형성하는 것과, 상기 소스 전극 및 상기 드레인 전극으로 피복되어 있지 않은 상기 오믹 콘택트용 Si막의 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하는 것과, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크에 유기 용매를 작용시켜 레지스트를 연화시켜 리플로우시킴으로써, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역용 오목부 내의 상기 오믹 콘택트용 Si막을 리플로우에 의해 변형된 레지스트에 의해 덮는 리플로우 처리를 실시하는 것과, 변형 후의 상기 레지스트 및 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 하층의 상기 오믹 콘택트용 Si막 및 상기 a-Si막을 에칭하는 것과, 변형 후의 상기 레지스트를 제거하여, 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역용 오목부 내에 상기 오믹 콘택트용 Si막을 다시 노출시키는 것과, 상기 소스 전극과 상기 드레인 전극을 마스크로 하여 이들 사이의 상기 채널 영역용 오목부에 노출된 상기 오믹 콘택트용 Si막을 에칭하는 것을 포함하는 TFT의 제조 방법이 제공된다.
본 발명의 제4 관점에 따르면, 컴퓨터 상에서 동작하여, 리플로우 처리 시스템을 제어하는 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체를 준비하는 것과, 상기 피처리체에 대해, 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하는 것과, 표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 유동시킴으로써, 상기 노출 영역을 부분적으로 피복하는 것을 포함하는 리플로우 방법이 행해지도록 리플로우 처리 시스템을 제어하는 기억 매체가 제공된다.
본 발명의 제5 관점에 따르면, 피처리체에 대해 표면 개질 처리를 행하는 표면 개질 처리 유닛과, 표면 개질 처리 후의 피처리체 상의 레지스트를 용제 분위기 중에 연화시켜 유동화시키는 리플로우 처리 유닛과, 하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체에 대해, 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리를 행하고, 표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 유동시킴으로써, 상기 노출 영역을 부분적으로 피복하도록 제어하는 제어부를 구비한 리플로우 처리 시스템이 제공된다.
본 발명에 따르면, 리플로우 처리에 앞서, 연화된 레지스트의 유동이 억제되도록 하층막의 노출면에 미리 표면 개질 처리를 실시함으로써, 리플로우 처리시의 레지스트의 확대를 효과적으로 억제할 수 있다. 이에 의해, 리플로우 처리에 의해 유동화하여, 변형된 레지스트에 의해 피복되는 하지막의 면적을 조절하는 것이 가능해진다.
따라서, 본 발명의 리플로우 방법을, 레지스트를 마스크로 한 에칭 공정이 반복하여 행해지는 TFT 소자 등의 반도체 장치의 제조에 적용함으로써, 높은 에칭 정밀도를 확보할 수 있고, 반도체 장치의 고집적화나 미세화에의 대응을 도모하는 것이 가능해진다. 또한, 하프 노광 처리나 재현상 처리를 필요로 하지 않고, 레지스트 절약화와 포토리소그래피 공정수의 삭감을 실현할 수 있다.
도 1은 본 발명의 리플로우 방법이 실시되는 리플로우 처리 시스템을 도시하는 개략도.
도 2는 도 1의 리플로우 시스템에 탑재된 어드히전 유닛(AD)의 개략 구성을 도시하는 단면도.
도 3은 도 1의 리플로우 처리 시스템에 탑재된 리플로우 처리 유닛(REFLW)의 개략 구성을 도시하는 단면도.
도 4A는 비교 리플로우 방법을 설명하기 위한 공정 단면도.
도 4B는 비교 리플로우 방법을 설명하기 위한 공정 단면도.
도 4C는 비교 리플로우 방법을 설명하기 위한 공정 단면도.
도 5A는 본 발명 리플로우 방법을 설명하기 위한 공정 단면도.
도 5B는 본 발명 리플로우 방법을 설명하기 위한 공정 단면도.
도 5C는 본 발명 리플로우 방법의 공정을 설명하기 위한 공정 단면도.
도 5D는 본 발명 리플로우 방법의 공정을 설명하기 위한 공정 단면도.
도 6은 CD의 변화량과 리플로우 시간의 관계를 나타내는 그래프.
도 7A는 리플로우 처리에 있어서의 채널 영역으로의 레지스트 유동의 원리를 설명하는 단면도.
도 7B는 리플로우 처리에 있어서의 채널 영역에의 레지스트 유동의 원리를 설명하는 단면도.
도 8은 본 발명의 리플로우 방법을 적용한 액정 표시 장치용 TFT 소자의 제조 방법의 일례를 나타내는 흐름도.
도 9A는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9B는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9C는 도 8의 TET 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9D는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9E는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9F는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9G는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9H는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9I는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9J는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9K는 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 9L은 도 8의 TFT 소자의 제조 방법을 설명하기 위한 공정 단면도.
이하, 도면을 참조하면서, 본 발명의 바람직한 형태에 대해 설명한다.
도 1은 본 발명의 리플로우 방법에 적합하게 이용 가능한 리플로우 처리 시스템 전체를 도시하는 개략 평면도이다. 여기서는, LCD용 글래스 기판(이하, 단순히「기판」이라 함)(G)의 표면에 형성된 레지스트막을, 현상 처리 후에 연화시켜 변형시켜, 하층막을 에칭할 때의 에칭 마스크로서 재사용하기 위한 리플로우 처리를 행하는 리플로우 처리 유닛과, 이 리플로우 처리에 앞서 표면 개질 처리를 행하는 어드히전 유닛을 구비한 리플로우 처리 시스템을 예로 들어 설명하는 것으로 한다. 이 리플로우 처리 시스템(100)은, 도시하지 않은 기판 반송 라인을 통해 외부의 레지스트 도포ㆍ현상 처리 시스템이나 노광 장치, 에칭 장치, 애싱 장치 등과의 사이에서 기판(G)의 전달을 행할 수 있도록 구성되어 있다.
리플로우 처리 시스템(100)은 복수의 기판(G)을 수용하는 카세트(C)를 적재하는 카세트 스테이션(반입 반출부)(1)과, 기판(G)에 리플로우 처리 및 이에 선행하여 행해지는 표면 개질 처리를 포함하는 일련의 처리를 실시하기 위한 복수의 처리 유닛을 구비한 처리 스테이션(처리부)(2)과, 리플로우 처리 시스템(100)의 각 구성부를 제어하는 제어부(3)를 구비하고 있다. 또한, 도 1에 있어서, 리플로우 처리 시스템(100)의 길이 방향을 X 방향, 수평면 상에 있어서 X 방향과 직교하는 방향을 Y 방향으로 한다.
카세트 스테이션(1)은 처리 스테이션(2)의 한쪽 단부에 인접하여 배치되어 있다. 이 카세트 스테이션(1)은 카세트(C)와 처리 스테이션(2) 사이에서 기판(G)의 반입 반출을 행하기 위한 반송 장치(11)를 구비하고 있고, 이 카세트 스테이션(1)에 있어서 외부에 대한 카세트(C)의 반입 반출이 행해진다. 또한, 반송 장치(11)는 카세트(C)의 배열 방향인 Y 방향을 따라 설치된 반송로(10) 상을 이동 가능한 반송 아암(11a)을 갖고 있다. 이 반송 아암(11a)은 X 방향으로의 진출ㆍ퇴피 및 회전 가능하게 설치되어 있고, 카세트(C)와 처리 스테이션(2) 사이에서 기판(G) 의 전달을 행할 수 있도록 구성되어 있다.
처리 스테이션(2)은 기판(G)에 대해 레지스트의 리플로우 처리, 그 전처리로서 표면 개질 처리 등을 행하기 위한 복수의 처리 유닛을 구비하고 있다. 이들 각 처리 유닛에 있어서 기판(G)은 1매씩 처리된다. 또한, 처리 스테이션(2)은 기본적으로 X 방향으로 연장되는 기판(G) 반송용 중앙 반송로(20)를 갖고 있고, 이 중앙 반송로(20)를 사이에 두고 그 양측에 각 처리 유닛이 중앙 반송로(20)를 면하도록 배치되어 있다.
또한, 중앙 반송로(20)에는, 각 처리 유닛과의 사이에서 기판(G)의 반입 반출을 행하기 위한 반송 장치(21)가 구비되어 있고, 처리 유닛의 배열 방향인 X 방향으로 이동 가능한 반송 아암(21a)을 갖고 있다. 또한, 이 반송 아암(21a)은 Y 방향으로의 진출ㆍ퇴피, 상하 방향으로의 승강 및 회전 가능하게 설치되어 있고, 각 처리 유닛과의 사이에서 기판(G)의 반입 반출을 행할 수 있도록 구성되어 있다.
처리 스테이션(2)의 중앙 반송로(20)를 따라 한쪽측에는, 카세트 스테이션(1)의 측으로부터 어드히전 유닛(AD)(30) 및 리플로우 처리 유닛(REFLW)(60)이 이 순서로 배열되고, 중앙 반송로(20)를 따라 다른 쪽측에는 3개의 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c)이 일렬로 배열되어 있다. 각 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c)은 연직 방향으로 다단으로 적층 배치되어 있다(도시 생략).
어드히전 유닛(AD)(30)은 리플로우 처리에 앞서, 기판(G)에 대해, 예를 들어 HMDS(헥사메틸디실라잔), TMSDEA(N-트리메틸시릴디에틸아민) 등의 시릴화제에 대표 되는 표면 개질 처리제를 포함하는 분위기를 형성하여, 레지스트의 유동을 촉진하기 위한 표면 개질 처리를 행한다. 이들 표면 개질 처리제는 소수화 처리 작용을 갖고, 소수화 처리제로서도 알려져 있다.
여기서, 어드히전 유닛(AD)(30)에 대해 도 2를 참조하면서 설명한다.
어드히전 유닛(AD)(30)은, 도시하지 않은 직육면체 형상의 프레임을 갖고 있고, 이 프레임의 내측에 고정식 챔버 본체(31)와 승강 가능한 덮개체(33)를 갖고 있다. 챔버 본체(31)는 기판(G)보다도 사이즈가 한 치수 크고, 상면이 개방된 편평한 직육면체의 하부 용기로서 구성되어 있다.
덮개체(33)는 챔버 본체(31)와 대략 동일 사이즈(면적)의 하면에 개방된 수평한 직육면체의 상부 용기로서 구성되고, 후술하는 바와 같이 표면 개질에 사용하는 HMDS를 저류하는 HMDS 공급원(35)에 접속되어 있다. 또한, 덮개체(33)는 수평 방향(X 방향 및 Y 방향)으로 연장되는 복수개의 수평 지지 부재(37)에 고정되어 있고, 각각의 수평 지지 부재(37)는 도시하지 않은 승강 구동 기구, 예를 들어 복수의 에어 실린더의 피스톤 로드에 연결되어 있다. 따라서, 이들 에어 실린더의 피스톤 로드를 수직 상방을 향해 진출시키면, 수평 지지 부재(37)와 일체가 되어 덮개체(33)가 수직 상방으로 이동(상승)하여 챔버가 개방되고, 반대로 각 피스톤 로드를 수직 하방으로 후퇴시키면, 수평 지지 부재(37)와 일체로 덮개체(33)가 수직 하방으로 이동(하강)하도록 되고 있다.
챔버 본체(31) 내에는, 기판(G)에 대략 대응한 크기의 직사각형을 한 가열 플레이트(41)가 수평으로 배치되고, 고정구(42)에 의해 고정되어 있다. 이 가열 플레이트(41)는 열전도율이 높은 금속 예를 들어 알루미늄으로 이루어지고, 그 내부 또는 하면에는 예를 들어 저항 발열체로 이루어지는 히터(도시하지 않음)가 설치되어 있다.
또한, 가열 플레이트(41)에는 복수의 관통 구멍(43)이 형성되고, 각 관통 구멍(43)에는 각각 리프터 핀(44)이 삽입 설치되어 있고, 기판(G)을 상하로 승강시키는 기판 승강 기구(45)가 설치되어 있다. 그리고, 외부의 반송 장치(21)의 반송 아암(21a)(도 1 참조)과의 사이에서 이들 리프터 핀(44)을 가열 플레이트(41)의 표면으로부터 돌출시켜 기판(G)을 전달시킬 수 있도록 구성되어 있다. 리프터 핀(44)은 가열 플레이트(41) 하부에 배치된 수평 지지판(46)에 의해 서로 연결되어, 동기하여 승강 변위할 수 있도록 구성되어 있다. 또한, 수평 지지판(46)을 승강 이동시키기 위한 도시하지 않은 승강 구동부가 챔버 본체(31)의 내측 또는 외측에 배치되어 있다.
챔버 본체(31)의 측벽 상단부면에는, 둘레 방향으로 연장되는 시임리스한 밀봉 부재(32)가 설치되어 있다. 덮개체(33)를 챔버 본체(31)에 합체시킨 상태에서, 덮개체(33)의 측벽 하단부면과 챔버 본체(31)의 측벽 상단부면 사이에 이 밀봉 부재(32)가 개재되어 밀폐할 수 있도록 되어 있다. 이에 의해, 챔버 본체(31)와 덮개체(33)에 의한 기밀한 처리실(47)이 형성되도록 되어 있다.
덮개체(33)의 일측면에는, HMDS 가스 도입 포트(48)가 설치되고, 이 HMDS 가스 도입 포트(48)와 대향하는 다른 쪽 측면에는 배기 포트(49)가 설치되어 있다.
HMDS 가스 도입 포트(48)는 덮개체(33)의 일측면에 임의의 간격으로 형성된 복수의 관통 구멍(50)과, 각 관통 구멍(50)에 그 외측으로부터 장착된 가스 공급관(51)의 종단부 어댑터(53)와, 각 관통 구멍(50)보다 내측에 설치되고 일정 간격으로 다수의 가스 토출구(55)가 형성된 버퍼실(54)을 갖고 있다.
또한, 배기 보트(49)는 HMDS 가스 도입 포트(48)와 대향하는 덮개체(33)의 측면에 일정 간격으로 형성된 다수의 공기 구멍(56)을 갖는 동시에, 덮개체(33)의 측벽의 외측에 설치된 배기 덕트실(57)을 갖고 있다. 이 배기 덕트실(57)의 바닥에 형성된 배기구(58)는 배기관(59)을 통해 배기 펌프(도시하지 않음)에 접속되어 있다.
이와 같은 구성의 어드히전 유닛(AD)(30)에 있어서 표면 개질 처리를 행할 때는, 우선, 기판 승강 기구(45)의 리프터 핀(44)을 상승시킨 상태에서 반송 장치(21)의 반송 아암(21a)으로부터 기판(G)을 수취한다. 그리고, 리프터 핀(44)을 하강시켜 기판(G)을 가열 플레이트(41) 상에 적재한 후, 덮개체(33)를 퇴피 위치로부터 수직으로 하강시켜, 챔버 본체(31)에 접촉시켜 챔버를 밀폐한다. 기판(G)은 가열 플레이트(41)에 의해 소정 온도 예를 들어 110℃ 내지 120℃로 가열된다. 그리고, 도시하지 않은 배기 펌프에 의해 처리실(47) 내를 배기하면서, HMDS 공급원(35)보다 HMDS 가스를 가스 공급관(51) 및 HMDS 가스 도입 포트(48)를 통해 처리실(47)에 공급한다. 처리실(47) 내에서는, HMDS 가스 도입 포트(48)의 가스 토출구(55)로부터 분출된 HMDS 가스가 배기 포트(49)를 향하는 기류를 형성하고, 그 도중에 기판(G)의 표면(피처리면)에 접촉하여 상기 표면을 표면 개질한다.
처리실(47) 내를 통과한 HMDS 가스는 배기 포트(49)에 있어서 공기 구멍(56) 으로부터 배기 덕트실(57)로 보내어져, 그곳으로부터 배기 펌프의 작용에 의해 배기된다. 소정의 처리 시간이 경과하여 표면 개질 처리가 종료된 후에는, HMDS 가스의 공급 및 배기 펌프를 정지시킨 후, 도시하지 않은 승강 구동 기구의 상승 구동에 의해 덮개체(33)를 챔버 본체(31)로부터 상방으로 이격하여, 그대로 소정의 퇴피 위치까지 들어 올린다. 그 후, 기판 승강 기구(45)의 리프터 핀(44)을 상승시켜, 기판(G)을 가열 플레이트(41)의 상방으로 들어 올려, 반송 장치(21)의 반송 아암(21a)에 전달한다. 그 후, 반송 아암(21a)에 의해 표면 개질 처리 후의 기판(G)을 어드히전 유닛(AD)(30)으로부터 반출한다.
표면 개질 처리 후의 기판(G)은, 다음에 반송 아암(21a)에 의해 처리 스테이션(2)의 리플로우 처리 유닛(REFLW)(60)에 반입되어, 기판(G) 상에 형성된 레지스트를 유기 용매 예를 들어 시너 분위기에서 연화시켜 마스크 형상을 변화시키는 리플로우 처리가 행해진다.
여기서, 리플로우 처리 유닛(H2FLW)(60)의 구성에 대해, 더욱 상세하게 설명한다. 도3은 리플로우 처리 유닛(REFLW)(60)의 개략 단면도이다. 리플로우 처리 유닛(REFLW)(60)은 챔버(61)를 갖고 있고, 이 챔버(61)는 하부 챔버(61a)와, 이 하부 챔버(61a)의 상부에 접촉되는 상부 챔버(61b)로 구성되어 있다. 상부 챔버(61b)와 하부 챔버(61a)는, 도시하지 않은 개폐 기구에 의해 개폐 가능하게 구성되어 있고, 개방 상태일 때에, 반송 장치(21)에 의해 기판(G)의 반입 반출이 행해진다.
이 챔버(61) 내에는, 기판(G)을 수평으로 지지하는 지지 테이블(62)이 설치 되어 있다. 지지 테이블(62)은 열전도율이 우수한 재질 예를 들어 알루미늄으로 구성되어 있다.
지지 테이블(62)에는, 도시하지 않은 승강 기구에 의해 구동되어 기판(G)을 승강시키는 3개의 승강 핀(63)(도3에서는 2개만을 도시함)이 지지 테이블(62)을 관통하도록 설치되어 있다. 이 승강 핀(63)은, 승강 핀(63)과 반송 장치(21) 사이에서 기판(G)을 전달할 때는, 기판(G)을 지지 테이블(62)로부터 들어 올려 소정의 높이 위치에서 기판(G)을 지지하고, 기판(G)의 리플로우 처리 중에는, 예를 들어 그 선단부가 지지 테이블(62)의 상면과 같은 높이가 되도록 하여 보유 지지된다.
하부 챔버(61a)의 저부에는 배기구(64a, 64b)가 형성되어 있고, 이 배기구(64a, 64b)에는 배기계(64)가 접속되어 있다. 그리고, 이 배기계(64)를 통해 챔버(61) 내의 분위기 가스가 배기된다.
지지 테이블(62)의 내부에는 온도 조절 매체 유로(65)가 설치되어 있고, 이 온도 조절 매체 유로(65)에는, 예를 들어 온도 조절 냉각수 등의 온도 조절 매체가 온도 조절 매체 도입관(65a)을 통해 도입되고, 온도 조절 매체 배출관(65b)으로부터 배출되어 순환하고, 그 열(예를 들어 냉열)이 지지 테이블(62)을 통해 기판(G)에 대해 열 전달되고, 이에 의해 기판(G)의 처리면이 원하는 온도로 제어된다.
챔버(61)의 천장벽 부분에는 샤워 헤드(66)가 지지 테이블(62)에 대향하도록 설치되어 있다. 이 샤워 헤드(66)의 하면(66a)에는 다수의 가스 토출 구멍(66b)이 마련되어 있다.
또한, 샤워 헤드(66)의 상부 중앙에는 가스 도입부(67)가 설치되어 있고, 이 가스 도입부(67)는 샤워 헤드(66)의 내부에 형성된 공간(68)에 연통되어 있다. 가스 도입부(67)에는 배관(69)이 접속되어 있다. 배관(69)에는, 유기 용매 예를 들어 시너를 기화하여 공급하는 버블러 탱크(70)가 접속되고, 그 중간에는 개폐 밸브(71)가 설치되어 있다. 버블러 탱크(70)의 저부에는, 시너를 기화시키기 위한 기포 발생 수단으로서, 도시하지 않은 N2 가스 공급원에 접속된 N2 가스 공급 배관(74)이 배치되어 있다. 이 N2 가스 공급 배관(74)에는 매스 플로우 컨트롤러(72) 및 개폐 밸브(73)가 설치되어 있다. 또한, 버블러 탱크(70)는 내부에 저류되는 시너의 온도를 소정 온도로 조절하기 위한 도시하지 않은 온도 조절 기구를 구비하고 있다. 그리고, 도시하지 않은 N2 가스 공급원으로부터 N2 가스를 매스 플로우 컨트롤러(72)에 의해 유량 제어하면서 버블 탱크(70)의 저부로 도입함으로써, 소정 온도로 온도 조절된 버블러 탱크(70) 내의 시너를 기화시켜, 배관(69), 가스 도입부(67)를 통해 챔버(61) 내에 도입할 수 있도록 구성되어 있다.
또한, 샤워 헤드(66)의 상부의 주연부에는 복수의 퍼지 가스 도입부(75)가 설치되어 있고, 각 퍼지 가스 도입부(75)에는, 예를 들어 퍼지 가스로서의 N2 가스를 챔버(61) 내에 공급하는 퍼지 가스 공급 배관(76)이 접속되어 있다. 퍼지 가스 공급 배관(76)은, 도시하지 않은 퍼지 가스 공급원에 접속되어 있고, 그 중간에는 개폐 밸브(77)가 설치되어 있다.
이와 같은 구성의 리플로우 처리 유닛(REFLW)(60)에 있어서는, 우선, 상부 챔버(61b)를 하부 챔버(61a)로부터 개방하고, 그 상태에서 반송 장치(21)의 반송 아암(21a)에 의해, 이미 패턴 형성되고, 표면 개질 처리가 이루어진 레지스트를 갖는 기판(G)을 반입하여 지지 테이블(62)에 적재한다. 그리고, 상부 챔버(61b)와 하부 챔버(61a)를 접촉시켜 챔버(61)를 폐쇄한다.
다음에 배관(69)의 개폐 밸브(71) 및 N2 가스 공급 배관(74)의 개폐 밸브(73)를 개방하여, 매스 플로우 컨트롤러(72)에 의해 N2 가스의 유량을 조절하여 시너의 기화량을 제어하면서, 버블러 탱크(70)로부터 기화된 시너를 배관(69), 가스 도입부(67)를 통해 샤워 헤드(66)의 공간(68)에 도입하고, 가스 토출 구멍(66b)으로부터 토출시킨다. 이에 의해, 챔버(61) 내가 소정 농도의 시너 분위기가 된다.
챔버(61) 내의 지지 테이블(62)에 적재된 기판(G) 상에는 이미 패턴 형성된 레지스트가 설치되어 있으므로, 이 레지스트가 시너 분위기에 노출됨으로써 시너가 레지스트에 침투한다. 이에 의해, 레지스트가 연화되어 그 유동성이 높아지고, 변형되어 기판(G) 표면의 소정 영역(타겟 영역)이 변형 레지스트로 피복된다. 이때, 지지 테이블(62)의 내부에 설치된 온도 조절 매체 유로(65)에 온도 조절 매체를 도입함으로써, 그 열이 지지 테이블(62)을 통해 기판(G)에 대해 열 전달되고, 이에 의해 기판(G)의 처리면이 원하는 온도 예를 들어 20℃로 제어된다. 샤워 헤드(66)로부터 기판(G)의 표면을 향해 토출된 시너를 포함하는 가스는 기판(G)의 표면에 접촉한 후, 배기구(64a, 64b)를 향해 흘러, 챔버(61) 내로부터 배기계(64)로 배기된다.
이상과 같이 하여, 리플로우 처리 유닛(REFLW)(60)에 있어서의 리플로우 처리가 종료된 후는, 배기를 계속하면서 퍼지 가스 공급 배관(76) 상의 개폐 밸브(77)를 개방하여 퍼지 가스 도입부(75)를 통해 챔버(61) 내에 퍼지 가스로서의 N2 가스를 도입하여, 챔버 내 분위기를 치환한다. 그 후, 상부 챔버(61b)를 하부 챔버(61a)로부터 개방하고, 상기와 반대의 순서로 리플로우 처리 후의 기판(G)을 반송 아암(21a)에 의해 리플로우 처리 유닛(REFLW)(60)으로부터 반출한다.
3개의 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c)에는, 각각 기판(G)에 대해 가열 처리를 행하는 핫 플레이트 유닛(HP), 기판(G)에 대해 냉각 처리를 행하는 쿨링 플레이트 유닛(COL)이, 다단 예를 들어 2단씩 합계 4단으로 중첩되어 구성되어 있다(도시 생략). 이 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c)에서는, 표면 개질 처리 후 및 리플로우 처리 후의 기판(G)에 대해, 필요에 따라서 가열 처리나 냉각 처리가 행해진다.
도 1에 도시한 바와 같이, 리플로우 처리 시스템(100)의 각 구성부는 제어부(3)의 CPU를 구비한 컨트롤러(90)에 접속되어 제어되는 구성으로 되어 있다. 컨트롤러(90)에는, 조작자가 리플로우 처리 시스템(100)을 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 리플로우 처리 시스템(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(91)가 접속되어 있다.
또한, 컨트롤러(90)에는 리플로우 처리 시스템(100)에서 실행되는 각종 처리 를 컨트롤러(90)의 제어로 실현하기 위한 프로그램이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(92)가 접속되어 있다.
그리고, 필요에 따라서 유저 인터페이스(91)로부터의 지시 등으로 임의의 레시피를 기억부(92)로부터 호출하여 컨트롤러(90)에 실행시킴으로써, 컨트롤러(90)의 제어하에서 리플로우 처리 시스템(100)에서의 원하는 처리가 행해진다. 또한, 상기 레시피는, 예를 들어 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리 등의 컴퓨터 판독 가능한 기억 매체에 저장된 상태의 것을 이용하거나, 혹은 다른 장치로부터, 예를 들어 전용 회선을 통해 수시 전송시켜 이용하는 것도 가능하다.
이상과 같이 구성되는 리플로우 처리 시스템(100)에 있어서는, 우선 카세트 스테이션(1)에 있어서, 반송 장치(11)의 반송 아암(11a)이 이미 레지스트 패턴이 형성된 기판(G)을 수용하고 있는 카세트(C)에 액세스하여 1매의 기판(G)을 취출한다. 기판(G)은 반송 장치(11)의 반송 아암(11a)으로부터 처리 스테이션(2)의 중앙 반송로(20)에 있어서의 반송 장치(21)의 반송 아암(21a)에 전달되고, 이 반송 장치(21)에 의해 어드히전 유닛(AD)(30)에 반입된다. 그리고, 어드히전 유닛(AD)(30)에서 리플로우 처리에 앞서 표면 개질 처리가 행해진 후, 기판(G)은 어드히전 유닛(AD)(30)으로부터 반송 장치(21)에 의해 취출되어, 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c) 중 어느 하나에 반입된다. 그리고, 각 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c)에 있어서 냉각 처리가 실시된 기판(G)은 리플로우 처리 유닛(REFLW)(60)으로 반입되어, 그곳에서 리플로우 처리가 행해진다.
리플로우 처리 후는, 필요에 따라서 각 가열ㆍ냉각 처리 유닛(HP/COL)(80a, 80b, 80c)에 있어서 소정의 가열, 냉각 처리가 실시된다. 이와 같은 일련의 처리가 종료된 기판(G)은 반송 장치(21)에 의해 리플로우 처리 유닛(REFLW)(60)으로부터 취출되어, 카세트 스테이션(1)의 반송 장치(11)에 전달되어, 임의의 카세트(C)에 수용된다.
다음에, 리플로우 처리 유닛(REFLW)(60)에 있어서 행해지는 본 발명 리플로우 방법의 원리에 대해, 표면 개질 처리를 행하지 않는 비교 리플로우 방법과 대비하면서 설명한다. 여기서는, TFT 제조 과정 중에서 리플로우 처리를 행하는 경우에 대해 설명한다.
도 4A 내지 도 4C는 비교 리플로우 방법을 설명하기 위한 공정 단면도이다. 도 4A가 도시한 바와 같이, 글래스 등의 투명 기판으로 이루어지는 절연 기판(201) 상에는, 게이트 전극(202) 및 도시하지 않은 게이트 선이 형성되고, 또한 실리콘 질화막 등의 게이트 절연막(203), a-Si(아몰퍼스 실리콘)막(204), 오믹 콘택트층으로서의 n+Si막(205), 소스 전극(206a) 및 드레인 전극(206b) 및 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)가 이 순서로 적층되어 있다. 소스 전극(206a) 및 드레인 전극(206b)은 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)를 마스크로 하여 에칭되어 있고, 하지막(下地膜)인 n+Si막(205)의 표면이 노출되어 있다.
다음에, 이와 같은 적층 구조를 갖는 피처리체에 대해, 리플로우 처리 시스템(100)의 리플로우 처리 유닛(REFLW)(60)에서 시너 등의 용제 분위기에서 리플로 우 처리가 행해진다. 이 리플로우 처리에 의해, 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)를 구성하는 레지스트가 연화되어 유동성을 갖게 된다. 이 리플로우 처리에 의해, 도 4B에 도시한 바와 같이 소스 전극(206a)과 드레인 전극(206b) 사이의 오목부(220)(채널 형성 영역)의 n+Si막(205)의 표면이 유동화한 변형 레지스트(212)로 덮인다. 이 처리는, 다음 공정에서 n+Si막(205) 및 a-Si막(204)을 에칭할 때에, 채널 형성 영역의 n+Si막(205) 및 a-Si막(204)이 에칭되어 버리는 것을 방지하는 목적으로 행해진다. 이와 같이, 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)를 구성하는 레지스트를 리플로우시켜 레지스트 마스크를 재이용함으로써, 포토리소그래피 공정을 생략할 수 있는 이점이 있다.
그러나, 상기 도 4B에 도시한 바와 같이, 유동화하여 변형된 변형 레지스트(212)가 소스 전극(206a) 및 드레인 전극(206b)의 면적을 초과하여 하지의 n+Si막(205)의 표면에 확대되어 버리는 경우가 있다. 즉, 다음 공정에서 n+Si막(205) 및 a-Si막(204)을 에칭할 때에 마스크가 되는 변형 레지스트(212)가 하층의 소스 전극(206a)과 드레인 전극(206b)의 면적을 초과하여 주위로 비어져 나와, 그 피복 면적이 확대되어 버린다. 그 상태에서 n+Si막(205) 및 a-Si막(204)을 에칭하면, 에칭 정밀도가 저하되어 버리는 문제가 발생한다. 즉, 도 4C에 도시한 바와 같이, 에칭 후의 n+Si막(205) 및 a-Si막(204)의 측면과, 소스 전극(206a) 또는 드레인 전극(206b)의 측면이 동일 높이가 되지 않고, 단차가 발생해 버린다. 이와 같이, 소스 전극(206a) 또는 드레인 전극(206b)에 대해, 하지의 n+Si막(205) 및 a-Si막(204)이 횡방향으로 돌출된 형상에서 이후의 공정을 행하고, TFT를 제조한 경우, 화소 내에서 광이 통과하는 비율을 나타내는 개구율이 저하되는 외에, 이 돌출된 부분에서 a-Si막(204)에 접촉하는 광에 의해 광전류가 발생하여, 전기 노이즈가 증가하여, 리크 전류가 발생하는 등의 악영향을 초래하는 것이 우려된다.
한편, 도 5A 내지 도 5D는 본 발명 리플로우 방법을 설명하기 위한 공정 단면도이다. 도 5A에 도시하는 적층 구조는, 비교 리플로우 방법에 관한 도 4A와 마찬가지이므로 설명을 생략한다. 이와 같은 적층 구조를 갖는 피처리체에 대해, 도 5B에 도시한 바와 같이 리플로우 처리 시스템(100)의 어드히전 유닛(AD)(30)에서 표면 개질 처리를 행한다. 표면 개질 처리에 의해, 소스 전극(206a) 및 드레인 전극(206b)[소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)]에 의해 피복되어 있지 않은 n+Si막(205)의 노출 표면이 표면 개질된다. 이 경우, n+Si막(205)의 표면 개질 처리면(205a)에 있어서의 순수의 접촉각이, 50도 이상 예를 들어 50 내지 120도가 될 때까지 표면 개질 처리를 행하는 것이 바람직하다. 표면 개질 처리면(205a)에 있어서의 접촉각이 50도 이상이 되도록 표면 개질함으로써, 계속되는 리플로우 공정에서 레지스트의 유동에 의한 확대를 효과적으 로 억제할 수 있다.
다음에, 리플로우 처리 유닛(REFLW)(60)에서 시너 등의 용제 분위기에서 리플로우 처리가 행해진다. 이 리플로우 처리에 의해, 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)를 구성하는 레지스트가 연화되어 유동성을 갖게 된다. 이 리플로우 처리에 의해, 도 5C에 도시한 바와 같이 소스 전극(206a)과 드레인 전극(206b) 사이의 오목부(220)(채널 형성 영역)의 n+Si막(205)의 표면이 유동화된 변형 레지스트(212)로 덮인다. 이때, 유동화된 레지스트는 변형되어, 소스 전극(206a) 및 드레인 전극(206b)의 면적을 초과하여 하지의 n+Si막(205)의 표면에 확대되려고 하지만, n+Si막(205)의 표면은 이미 표면 개질되어, 표면 개질 처리면(205a)이 형성되어 있으므로, 연화된 레지스트의 유동이 억제되어, n+Si막(205) 표면으로 확대되기 어렵다.
따라서, 도 5C에 도시한 바와 같이 리플로우 후의 변형 레지스트(212)가 하층의 소스 전극(206a)과 드레인 전극(206b)의 면적을 초과하여 주위로 비어져 나오는 현상이, 비교 리플로우 방법(도 4B 참조)에 비해 대폭으로 억제된다. 즉, 리플로우 후의 변형 레지스트에 의한 피복 면적은 소스 전극(206a)과 드레인 전극(206b)의 면적보다 약간 커지는 정도로 개선된다.
이로 인해, 다음 공정에서 변형 레지스트(212)를 마스크로 하여 n+Si막(205) 및 a-Si막(204)을 에칭하고, 또한 변형 레지스트(212)를 제거한 후에, 도 5D에 도 시한 바와 같이 n+Si막(205) 및 a-Si막(204)의 측면과, 소스 전극(206a) 또는 드레인 전극(206b)의 측면을 대략 동일 높이로 형성하는 것이 가능해진다. 따라서, a-Si막(204)이 소스ㆍ드레인 배선보다 횡방향으로 확대되어 형성되는 것에 의한 개구율의 저하나 광전류 발생에 의한 전기 노이즈의 증가, 리크 전류의 발생 등, 비교 리플로우 방법에 있어서의 문제점을 해결할 수 있다.
표면 개질 처리에 의해, 에칭 정밀도가 향상되는 것은 실험 결과로부터도 확인되어 있다. 도 6은 표면 개질 처리의 유무가 CD(Critical Dimension ; 임계 치수)에 미치는 영향을 조사한 시험 결과를 나타내는 그래프이다. 그래프의 종축은 레지스트 패턴의 CD와 에칭 후의 패턴의 CD의 변화량(ΔCD)을 나타내고, 횡축은 리플로우 처리의 시간을 나타내고 있다. 또한, 표면 개질 처리는 HMDS를 사용하여, 처리 온도 110℃에서 120초간 실시하였다.
도 6으로부터, HMDS에 의한 표면 개질 처리를 한 경우, 표면 개질 처리를 행하지 않은 경우에 비교하여 CD의 변화량이 작아, 레지스트 패턴이 에칭 형상으로 고정밀도로 전사되어 있는 것을 알 수 있다. 이것은, 표면 개질 처리에 의해 리플로우시의 레지스트의 확대가 억제된 결과라 생각된다.
또한, 본 발명 방법에서는, 리플로우 후, 변형 레지스트(212)에 대해 가벼운 애싱 처리를 행함으로써, 변형 레지스트(212)에 의한 피복 면적을 더욱 감소시켜, 소스 전극(206a) 및 드레인 전극(206b)의 면적에 한층 가까워지는 것이 가능해진다. 이 경우, 애싱 처리는, 예를 들어 평행 평판 방식의 플라즈마 처리 장치를 사 용하여, O2 등의 산소를 함유하는 가스의 플라즈마에 의해 챔버 내 압력 13㎩ 정도, 처리 시간 100초 정도의 조건에서 행할 수 있는 이 가벼운 애싱 처리는 변형 레지스트(212)가 소스 전극(206a) 및 드레인 전극(206b)으로부터 비어져 나온 부분을 제거할 수 있으면 되므로, 통상 하프 노광 기술로 레지스트의 박막부를 제거하는 목적으로 행해지고 있던 애싱에 비해 단시간 예를 들어 3분의 2 정도의 시간으로 좋고, 에칭 정밀도에의 영향도 거의 문제가 되지 않는다.
또한, 리플로우 처리 후에, 변형 레지스트(212)를 마스크로 하여 n+Si막(205) 및 a-Si막(204)을 에칭할 때에는, n+Si막(205) 및 a-Si막(204)의 에칭이 등방적으로 진행되는 조건에서 에칭을 행함으로써, 에칭 후에 n+Si막(205) 및 a-Si막(204)이 소스 전극(206a) 및 드레인 전극(206b)보다도 횡방향으로 비어져 나오는 현상을 더욱 억제할 수 있다. 예를 들어, 드라이 에칭의 경우, 평행 평판 방식 등의 플라즈마 처리 장치를 사용하여, 에칭 가스종으로서, 예를 들어 SF6, Cl2 가스 등의 혼합 가스를 사용하여, 챔버 내압 6.7㎩, 처리 시간 120초의 조건에서 실시할 수 있다.
다음에, 리플로우 처리에 있어서의 채널 영역에의 레지스트 유동의 원리를 설명한다.
도 7A는 표면 개질 처리를 행하지 않은 경우의 리플로우 처리시에 있어서의 레지스트의 유동 상태를 모델화하여 나타내는 도면이고, 도 7B는 표면 개질 처리를 행한 경우의 리플로우 처리시에 있어서의 레지스트의 유동 상태를 모델화하여 나타내는 도면이다. 이들 도면에 있어서, 리플로우시의 점성 유동의 속도와 표면 장력에 의한 유동의 속도를 화살표의 크기로 나타내고 있다.
리플로우의 속도는 연화된 레지스트(210a, 211a)의 점성 유동과, 오목부(220) 내에서 융합한 레지스트(210a, 211a)의 표면 장력에 의해 결정된다. 도 7A에 도시한 바와 같이 표면 개질 처리를 행하지 않은 경우에는, 소스 전극(206a)과 드레인 전극(206b) 사이의 오목부에는, 점성 유동과 표면 장력에 의한 유동에 의해 빠르게 연화된 레지스트(210a, 211a)가 유입하지만, 소스 전극(206a)과 드레인 전극(206b)의 외측 영역에도 점성 유동에 의해 연화된 레지스트(210a, 211a)가 확대된다.
이에 대해, n+Si막(205)의 노출 부분에 표면 개질 처리를 행한 경우에는, 연화된 레지스트(210a, 211a)의 점성 유동의 속도가 억제되어, 연화된 레지스트(210a, 211a)의 확대가 억제된다.
이 경우에, 표면 개질 처리는 소스 전극(206a) 및 드레인 전극(206b)에 의해 덮여 있지 않은 n+Si막(205)의 표면 전체에 대해 행해지므로, 소스 전극(206a)과 드레인 전극(206b)의 외측 영역뿐만 아니라, 소스 전극(206a)과 드레인 전극(206b) 사이에 노출되는 오목부(220) 내의 n+Si막(205)의 표면도 표면 개질되어 표면 개질 처리면(205a)이 형성되어 버리게 되고, 그 부분의 점성 유동의 속도도 억제된다.
그러나, 오목부(220) 내로의 레지스트(2l0a, 211a)의 유입 속도는, 상술한 바와 같이 리플로우 처리에 의해 연화된 레지스트(210a, 211a)의 점성 유동뿐만 아니라, 오목부(220) 내로 서로 반대 방향으로부터 유입한 레지스트(210a, 211a)가 접촉하였을 때의 표면 장력에 의한 유동 촉진 작용에도 영향을 미친다.
따라서, 표면 개질 처리를 행한 경우라도, 오목부(220) 내로 향하는 레지스트(210a, 211a)가 접촉한 이후는, 표면 장력에 의해 원활하게 레지스트(210a, 211a)의 유입이 진행된다. 그리고, 도 7B에 도시한 바와 같이, 오목부(220)의 외측[소스 전극(206a) 및 드레인 전극(206b)의 외측]의 표면 개질 처리면(205a)으로 향하는 유동은 억제되는 한편, 오목부(220) 내로의 레지스트(210a. 211a)의 유입은 표면 장력에 의해 빠르게 진행된다. 이와 같은 기구에 의해, 표면 개질 처리를 실시한 후에도 오목부 내외에서의 레지스트(210a, 211a)의 유동 속도에 격차를 갖게 할 수 있다.
이와 같이, 표면 개질 처리에 의해 레지스트의 유동을 억제함으로써, 채널 영역을 확실하게 피복하면서, 여분의 레지스트의 확대를 방지할 수 있다. 따라서, 충분한 에칭 정밀도를 확보할 수 있는 동시에, LCD 제품에 있어서의 광 전류의 발생 등도 방지할 수 있다.
다음에, 도 8 및 도 9A 내지 9L을 참조하면서, 본 발명의 리플로우 방법을 액정 표시 장치용 TFT 소자의 제조 공정에 적용한 실시 형태에 대해 설명한다.
도 8은 본 발명의 리플로우 방법을 적용한 액정 표시 장치용 TFT 소자의 제조 방법의 일례를 나타내는 흐름도이며, 도 9A 내지 도 9L은 그 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 도 9A가 도시한 바와 같이, 글래스 등의 투명 기판으로 이루어지는 절연 기판(201) 상에 게이트 전극(202) 및 도시하지 않은 게이트 선을 형성하고, 또한 실리콘 질화막 등의 게이트 절연막(203), a-Si(아몰퍼스 실리콘)막(204), 오믹 콘택트층으로서의 n+Si막(205), Al 합금이나 Mo 합금 등의 전극용 금속막(206)을 이 순서로 적층하여 퇴적한다(스텝 S1).
다음에, 도 9B에 도시한 바와 같이, 전극용 금속막(206) 상에 레지스트(207)를 형성한다(스텝 S2). 그리고, 도 9C에 도시한 바와 같이 노광 마스크(300)를 사용하여 레지스트(207)에 대해 노광 처리를 행한다(스텝 S3). 이 노광 마스크(300)는 레지스트(207)를 소정의 패턴으로 노광할 수 있도록 구성되어 있다. 이와 같이 레지스트(207)를 노광 처리함으로써, 도 9D에 도시한 바와 같이 노광 레지스트부(208)와, 미노광 레지스트부(209)가 형성된다.
노광 후는, 현상 처리를 행함으로써, 도 9E에 도시하는 바와 같이 노광 레지스트부(208)가 제거되고, 미노광 레지스트부(209)를 전극용 금속막(206) 상에 잔존시키는 것이 가능하다(스텝 S4). 미노광 레지스트부(209)는 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)로 분리되어 패턴 형성되어 있다.
그리고, 소스 전극용 레지스트 마스크(210) 및 드레인 전극용 레지스트 마스크(211)를 에칭 마스크로서 사용하여 전극용 금속막(206)을 에칭하여, 도 9F에 도시한 바와 같이 이후에 채널 영역이 되는 부분에 오목부(220)를 형성한다(스텝 S5). 이 에칭에 의해, 소스 전극(206a)과 드레인 전극(206b)이 형성되어, 이들 사이의 오목부(220) 내에 n+Si막(205)의 표면을 노출시킬 수 있다.
다음에, 도 2의 어드히전 유닛(AD)(30)에 있어서, 노출된 n+Si막(205)의 표면에 표면 개질 처리를 실시한다(스텝 S6). 시릴화제 등을 사용하는 표면 개질 처리에 의해, n+Si막(205)의 표면은 표면 개질되어, 도 9G에 도시한 바와 같이 순수에 의한 접촉각이 50도 이상인 표면 개질 처리면(205a)이 형성된다. 즉, n+Si막(205)의 표면 개질 처리면(205a)에는, 레지스트가 유동하기 어려운 상태가 형성된다.
다음에, 도3의 리플로우 처리 유닛(REFLW)(60)에 의해 리플로우 처리를 행한다(스텝 S7). 이 리플로우 처리에 있어서는, 이후에 채널 영역이 되는 목적의 오목부(220)에 시너 등의 유기 용매에 의해 연화시킨 레지스트를 유입시킨다. 이 리플로우 처리시에, n+Si막(205)의 표면 개질 처리면(205a)에서는 연화된 레지스트의 유동이 억제되지만, 이후에 채널 영역이 되는 오목부(220) 내에서는 표면 장력의 작용에 의해 연화 레지스트의 유입이 빨라져, 오목부(220) 내를 확실하게 피복할 수 있다.
도 9H는 변형 레지스트(212)에 의해 오목부(220) 내가 피복된 상태를 나타내고 있다. 스텝 S6의 표면 개질 처리를 행하지 않은 경우, 변형 레지스트(212)가 예를 들어 소스 전극(206a)이나 드레인 전극(206b)의 주위[오목부(220)와는 반대 측]로까지 확대되어, 예를 들어 오믹 콘택트층으로서의 n+Si막(205) 상을 피복해 버리므로, 피복 부분이 다음의 실리콘 에칭 공정에서 에칭되지 않게 되어, 에칭 정밀도가 저하되어 TFT 소자의 불량이나 수율의 저하를 초래하는 문제가 발생하고 있었다. 또한, 변형 레지스트(212)에 의한 피복 면적을 미리 크게 예상하여 설계해 두면, 하나의 TFT 소자를 제조하기 위해 필요한 면적(도트 면적)이 커져, TFT 소자의 고집적화나 미세화로의 대응이 곤란해지는 문제도 발생하고 있었다.
이에 대해, 본 실시 형태에서는, 표면 개질 처리에 의해 채널 영역이 되는 오목부(220) 이외의 n+Si막(205) 표면에의 연화 레지스트의 유동이 억제되므로, 도 9H에 도시된 바와 같이 변형 레지스트(212)에 의한 피복 영역은 리플로우 처리의 타겟 영역인 오목부(220)에 대략 한정되어 있다. 따라서, 높은 에칭 정밀도를 확보할 수 있는 동시에, TFT의 고집적화, 미세화에의 대응도 가능해진다.
다음에, 리플로우 후의 변형 레지스트에 대해 가벼운 애싱 처리를 실시한다(스텝 S8). 이 애싱 처리에 의해, 도 9I에 도시한 바와 같이 변형 레지스트(212)에 의한 피복 면적을 한층 더 축소시킬 수 있다. 따라서, 다음의 스텝 S9에서 실시되는 에칭의 정밀도를 현격히 향상시킬 수 있다. 또한, 이 애싱 처리는 임의 공정이며, 리플로우 후의 변형 레지스트(212)의 외측[소스 전극(206a) 및 드레인 전극(206b)의 주위]으로의 비어져 나옴이 약간인 경우에는, 이 애싱 공정을 생략할 수 있다.
다음에, 도 9J에 도시한 바와 같이, 소스 전극(206a), 드레인 전극(206b) 및 변형 레지스트(212)를 에칭 마스크로서 사용하여 n+Si 막(205) 및 a-Si막(204)을 에칭 처리한다(스텝 S9). 그 후, 예를 들어 레지스트 박리액을 사용하는 습윤 처리 등의 방법에 의해, 변형 레지스트(212)를 제거하고(스텝 S10), 도 9K에 도시한 바와 같이 소스 전극(206a) 및 드레인 전극(206b)을 노출시킨다.
다음에, 소스 전극(206a) 및 드레인 전극(206b)을 에칭 마스크로서 사용하여 오목부(220) 내에 노출된 n+Si막(205)을 에칭 처리한다(스텝 S11). 이에 의해, 도 9L에 도시한 바와 같이 채널 영역(221)이 형성된다.
이후의 공정은 도시를 생략하지만, 예를 들어 채널 영역(221)과 소스 전극(206a) 및 드레인 전극(206b)을 덮도록 유기막을 성막한 후(스텝 S12), 포토리소그래피 기술에 의해 소스 전극(206a)[드레인 전극(206b)]에 접속하는 콘택트 홀을 에칭에 의해 형성하고(스텝 S13), 계속해서 인듐ㆍ주석 산화물(ITO) 등에 의해 투명 전극을 형성함으로써(스텝 S14), 액정 표시 장치용 TFT 소자가 제조된다.
상기 실시 형태에서는, 스텝 S7의 리플로우 공정을 행함으로써, 스텝 S5의 전극용 금속막(206)을 에칭하는 공정과, 스텝 S9의 n+Si막(205) 및 a-Si막(204)을 에칭하는 공정을, 1회의 포토리소그래피에 의해 형성된 레지스트, 즉 소스 전극용 레지스트 마스크(210), 드레인 전극용 레지스트 마스크(211) 및 변형 레지스트(212)에 의해 행할 수 있으므로, 포토리소그래피 공정수의 삭감, 레지스트 절약화가 가능해진다. 또한, 스텝 S6의 표면 개질 처리에 의해 높은 에칭 정밀도가 확보되어, TFT 소자의 고집적화, 미세화에도 대응 가능해진다.
또한, 본 발명은 상기 실시 형태에 한정되지 않고 다양한 변형이 가능하다.
예를 들어, 상기 설명에 있어서는, LCD용 글래스 기판을 사용하는 TFT 소자의 제조를 예로 들었지만, 다른 플랫 패널 디스플레이(FPD) 기판이나, 반도체 기판 등의 기판에 형성된 레지스트의 리플로우 처리를 행하는 경우에도 본 발명을 적용할 수 있다.
또한, 본 발명의 리플로우 방법은 하프 노광 기술 및 재현상 처리를 행하는 TFT의 제조 과정에도 적용할 수 있다.
본 발명은, 예를 들어 TFT 소자 등의 반도체 장치의 제조에 있어서 적절하게 이용 가능하다.

Claims (15)

  1. 하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체를 준비하는 것과,
    상기 피처리체에 대해, 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하는 것과,
    표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 유동시킴으로써 상기 노출 영역을 부분적으로 피복하는 것을 포함하는, 리플로우 방법.
  2. 제1항에 있어서, 상기 표면 개질 처리를 시릴화제를 포함하는 약액 분위기 중에서 행하는, 리플로우 방법.
  3. 제1항에 있어서, 표면 개질 처리된 상기 노출 영역의 순수에 의한 접촉각이 50도 이상이 되도록 표면 개질 처리를 실시하는, 리플로우 방법.
  4. 피처리체의 피에칭막보다 상층에 레지스트막을 형성하는 것과,
    상기 레지스트막을 노광 처리하는 것과,
    상기 노광 처리된 레지스트막을 현상 처리하여 레지스트 패턴을 형성하는 것과,
    상기 피에칭막의 레지스트가 형성되어 있지 않은 노출 영역에 대해 레지스트의 유동을 억제하도록 표면 개질 처리를 실시하는 것과,
    상기 표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 리플로우 시키고, 그에 의해 변형된 레지스트에 의해 상기 피에칭막의 타겟 영역을 피복하는 리플로우 처리를 행하는 것과,
    변형 후의 상기 레지스트를 마스크로 하여 상기 피에칭막의 상기 노출 영역에 대해 제1 에칭을 행하는 것과,
    변형 후의 상기 레지스트를 제거하는 것과,
    변형 후의 레지스트가 제거됨으로써 재노출된 상기 피에칭막의 타겟 영역에 대해 제2 에칭을 행하는 것을 포함하는, 패턴 형성 방법.
  5. 제4항에 있어서, 상기 레지스트의 리플로우 처리 후에, 변형 후의 상기 레지스트를 애싱하여 그 피복 면적을 감소시키는 것을 더 포함하는, 패턴 형성 방법.
  6. 제4항에 있어서, 상기 표면 개질 처리를, 시릴화제를 포함하는 약액 분위기 중에서 행하는, 패턴 형성 방법.
  7. 제4항에 있어서, 표면 개질 처리된 상기 노출 영역의 순수에 의한 접촉각이 50도 이상이 되도록 표면 개질 처리를 행하는, 패턴 형성 방법.
  8. 제4항에 있어서, 피처리체는, 기판 상에 게이트 선 및 게이트 전극이 형성되는 동시에, 이들을 덮는 게이트 절연막이 형성되고, 또한 상기 게이트 절연막 상에 하부로부터 차례로 a-Si막, 오믹 콘택트용 Si막 및 소스ㆍ드레인용 금속막이 형성된 적층 구조체이며,
    상기 피에칭막으로서, 적어도 상기 오믹 콘택트용 Si막을 포함하는, 패턴 형성 방법.
  9. 기판 상에 게이트 전극을 형성하는 것과,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 것과,
    상기 게이트 절연막 상에, 하부로부터 차례로 a-Si막, 오믹 콘택트용 Si막 및 소스ㆍ드레인용 금속막을 퇴적시키는 것과,
    상기 소스ㆍ드레인용 금속막 상에 레지스트막을 형성하는 것과,
    상기 레지스트막을 소정의 노광 마스크를 사용하여 노광 처리하는 것과,
    노광 처리된 상기 레지스트막을 현상 처리하여 패턴 형성하고, 소스 전극용 레지스트 마스크 및 드레인 전극용 레지스트 마스크를 형성하는 것과,
    상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크를 마스크로 하여 상기 소스ㆍ드레인용 금속막을 에칭하여, 소스 전극과 드레인 전극을 형성하는 것과,
    상기 소스 전극 및 상기 드레인 전극으로 피복되어 있지 않은 상기 오믹 콘택트용 Si막의 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하는 것 과,
    상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크에 유기 용매를 작용시켜 레지스트를 연화시켜 리플로우시킴으로써, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역용 오목부 내의 상기 오믹 콘택트용 Si막을 리플로우에 의해 변형된 레지스트에 의해 덮는 리플로우 처리를 실시하는 것과,
    변형 후의 상기 레지스트 및 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여, 하층의 상기 오믹 콘택트용 Si막 및 상기 a-Si막을 에칭하는 것과,
    변형 후의 상기 레지스트를 제거하여, 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역용 오목부 내에 상기 오믹 콘택트용 Si막을 다시 노출시키는 것과,
    상기 소스 전극과 상기 드레인 전극을 마스크로 하여, 이들 사이의 상기 채널 영역용 오목부에 노출된 상기 오믹 콘택트용 Si막을 에칭하는 것을 포함하는, TFT 제조 방법.
  10. 제9항에 있어서, 상기 리플로우 처리 후에, 변형 후의 상기 레지스트를 애싱하여 그 피복 면적을 감소시키는 것을 더 포함하는, TFT의 제조 방법.
  11. 제9항에 있어서, 상기 오믹 콘택트용 Si막 및 상기 a-Si막을 에칭할 때에, 에칭이 등방적으로 진행되는 조건에서 드라이 에칭을 행하는, TFT의 제조 방법.
  12. 제9항에 있어서, 상기 표면 개질 처리를, 시릴화제를 포함하는 약액 분위기 중에서 행하는, TFT의 제조 방법.
  13. 제9항에 있어서, 표면 개질 처리된 상기 노출 영역의 순수에 의한 접촉각이 50도 이상이 되도록 표면 개질 처리를 행하는, TFT 제조 방법.
  14. 컴퓨터 상에서 동작하여, 리플로우 처리 시스템을 제어하는 프로그램이 기억된 기억 매체이며,
    상기 프로그램은, 하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체를 준비하는 것과,
    상기 피처리체에 대해, 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리하는 것과,
    표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 유동시킴으로써, 상기 노출 영역을 부분적으로 피복하는 것을 포함하는 리플로우 방법이 행해지도록 상기 리플로우 처리 시스템을 제어하는, 기억 매체.
  15. 피처리체에 대해 표면 개질 처리를 행하는 표면 개질 처리 유닛과,
    표면 개질 처리 후의 피처리체 상의 레지스트를 용제 분위기 중에서 연화시 켜 유동화시키는 리플로우 처리 유닛과,
    하층막과, 상기 하층막보다도 상층에 상기 하층막이 노출된 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 갖는 피처리체에 대해, 상기 하층막의 상기 노출 영역을 레지스트의 유동이 억제되도록 표면 개질 처리를 행하고, 표면 개질 처리 후, 상기 레지스트막의 레지스트를 연화시켜 유동시킴으로써, 상기 노출 영역을 부분적으로 피복하도록 제어하는 제어부를 구비한, 리플로우 처리 시스템.
KR1020097005089A 2006-11-06 2007-11-02 리플로우 방법, 패턴 형성 방법 및 ｔｆｔ의 제조 방법 KR20090083329A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006300493A JP2008117964A (ja) 2006-11-06 2006-11-06 リフロー方法、パターン形成方法およびｔｆｔの製造方法
JPJP-P-2006-300493 2006-11-06

Publications (1)

Publication Number Publication Date
KR20090083329A true KR20090083329A (ko) 2009-08-03

Family

ID=39364432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005089A KR20090083329A (ko) 2006-11-06 2007-11-02 리플로우 방법, 패턴 형성 방법 및 ｔｆｔ의 제조 방법

Country Status (4)

Country Link
JP (1) JP2008117964A (ko)
KR (1) KR20090083329A (ko)
TW (1) TW200830413A (ko)
WO (1) WO2008056614A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101572A (ko) * 2010-03-09 2011-09-16 엘지디스플레이 주식회사 질화물 반도체 발광소자 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
TWI546850B (zh) * 2014-11-14 2016-08-21 群創光電股份有限公司 顯示面板之製備方法
DE102019110706A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum herstellen von euv-fotomasken
US11106126B2 (en) * 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing EUV photo masks

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142349A (ja) * 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
JPH08124840A (ja) * 1994-10-20 1996-05-17 Shimada Phys & Chem Ind Co Ltd 液状樹脂の成膜方法
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
JP3808472B2 (ja) * 2001-08-28 2006-08-09 鹿児島日本電気株式会社 基板処理装置
JP3871923B2 (ja) * 2001-11-26 2007-01-24 鹿児島日本電気株式会社 パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
JP3976598B2 (ja) * 2002-03-27 2007-09-19 Ｎｅｃ液晶テクノロジー株式会社 レジスト・パターン形成方法
JP3745717B2 (ja) * 2002-08-26 2006-02-15 富士通株式会社 半導体装置の製造方法
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
JP2006245131A (ja) * 2005-03-01 2006-09-14 Tokyo Institute Of Technology 有機半導体および有機トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101572A (ko) * 2010-03-09 2011-09-16 엘지디스플레이 주식회사 질화물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
TW200830413A (en) 2008-07-16
JP2008117964A (ja) 2008-05-22
WO2008056614A1 (fr) 2008-05-15

Similar Documents

Publication Publication Date Title
JP4563409B2 (ja) リフロー処理方法およびｔｆｔの製造方法
KR101059174B1 (ko) 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템
KR20070098718A (ko) 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ소자의 제조 방법
TWI540615B (zh) 基板處理方法、電腦記憶媒體及基板處理系統
JP2021122058A (ja) 基板処理方法
KR20090083329A (ko) 리플로우 방법, 패턴 형성 방법 및 ｔｆｔ의 제조 방법
US20110065277A1 (en) Reflow method, pattern generating method, and fabrication method for tft for lcd
JP5371605B2 (ja) 減圧乾燥装置及び減圧乾燥方法
JP4451412B2 (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP5415881B2 (ja) 疎水化処理装置、疎水化処理方法、プログラム及びコンピュータ記憶媒体
KR20080066600A (ko) 리플로우 처리 장치 및 리플로우 처리 방법
JP6268113B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2007299779A (ja) マスクパターンの形成方法およびｔｆｔの製造方法
JP2008117965A (ja) リフロー方法、パターン形成方法およびｔｆｔの製造方法
JP4334487B2 (ja) 基板熱処理装置及び基板熱処理装方法
JP4725232B2 (ja) 液晶パネルの製造方法
JP2024072401A (ja) 基板処理装置および基板処理方法
JP2009016653A (ja) 基板の処理方法及びコンピュータ読み取り可能な記憶媒体
JP2000068184A (ja) 基板加熱処理装置および基板加熱処理方法
JP2006222176A5 (ko)
JP2010056569A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
KR20100058914A (ko) 기판처리방법
JP2007188924A (ja) 基板処理方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination