TWI719198B - 用於化學蝕刻矽的方法 - Google Patents

用於化學蝕刻矽的方法 Download PDF

Info

Publication number
TWI719198B
TWI719198B TW106113595A TW106113595A TWI719198B TW I719198 B TWI719198 B TW I719198B TW 106113595 A TW106113595 A TW 106113595A TW 106113595 A TW106113595 A TW 106113595A TW I719198 B TWI719198 B TW I719198B
Authority
TW
Taiwan
Prior art keywords
silicon material
processing chamber
containing gas
semiconductor processing
silicon
Prior art date
Application number
TW106113595A
Other languages
English (en)
Other versions
TW201807748A (zh
Inventor
葛堤卡 班傑
拉文卓 帕蒂爾
皮耶納 葛拉迪亞
羅伯特詹 維瑟爾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201807748A publication Critical patent/TW201807748A/zh
Application granted granted Critical
Publication of TWI719198B publication Critical patent/TWI719198B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

於此提供了用於化學蝕刻矽的改進方法。在一些實施例中，蝕刻矽材料的方法包括以下步驟：（a）將矽材料曝露於含鹵素氣體；（b）從半導體處理腔室排出含鹵素氣體；（c）將矽材料曝露於胺蒸氣以蝕刻矽材料的單層；（d）從半導體處理腔室排出胺蒸氣；（e）任選地重複（a）-（d），以將矽材料蝕刻至預定厚度。

Description

用於化學蝕刻矽的方法
本揭露書的實施例一般涉及用於化學蝕刻矽的方法。
在許多半導體裝置製造應用中執行高深寬比特徵中的蝕刻矽，諸如鰭片修整和側向凹陷形成。電漿蝕刻是本領域中已知的在半導體裝置製造中執行精密蝕刻的技術。然而，使用電漿的蝕刻可能導致對下面的層或結構的損壞或非所欲的修改。防止或減少此種損害變得越來越重要，因為半導體裝置技術進步到較小的技術節點，例如，小於45nm的節點。此外，蝕刻選擇性在半導體裝置製造中亦是重要的，諸如具有半導體場效應電晶體者。電漿蝕刻通常依賴於能量離子轟擊，以提供高蝕刻速率，這使得難以獲得蝕刻選擇性。
因此，本發明人已經開發了用於化學蝕刻矽的改進方法。
於此提供了用於化學蝕刻矽的方法。在一些實施例中，蝕刻矽材料的方法包括以下步驟：（a）將矽材料曝露於含鹵素氣體；（b）從半導體處理腔室排出含鹵素氣體；（c）將矽材料曝露於胺蒸氣，以蝕刻矽材料的單層或多層中的至少一者；(d)從半導體處理腔室排出胺蒸氣；及(e)任選地重複(a)-(d)，以將矽材料蝕刻至預定厚度。
在一些實施例中，在半導體處理腔室中的基板上蝕刻矽材料的方法，包括以下步驟：(a)在將矽材料曝露於含鹵素氣體(諸如含氯氣體)之前，從矽材料的表面移除自然氧化物層；(b)將矽材料曝露於含氯氣體一段第一時間週期；(c)從半導體處理腔室排出含氯氣體；(d)在從半導體處理腔室排出含氯氣體之後，用惰性氣體淨化半導體處理腔室；(e)將矽材料曝露於胺蒸氣(如，二乙胺蒸氣)一段第二時間週期，以蝕刻矽材料的單層或多層的至少一者；(f)從半導體處理腔室排出胺蒸氣；(g)在從半導體處理腔室排出胺蒸氣之後，用惰性氣體淨化半導體處理腔室；及(h)任選地重複(b)-(g)，以將矽材料蝕刻到預定厚度。
在一些實施例中，具有儲存在其上的指令的非暫態計算機可讀媒介，當指令被執行時，使得用於蝕刻半導體處理腔室中的基板上的矽材料的方法被執行。方法可包括於此所揭露的任何實施例。
下面討論本揭露書的其它實施例和變型。
於此提供了蝕刻矽材料的方法。在一些實施例中，於此所述的創新方法提供了一種化學蝕刻矽材料的方法，其有利地避免使用電漿，以便防止或減少對下面的層或結構的損傷或非所欲的修改。在一些實施例中，於此所述的創新方法還提供了一種化學蝕刻矽材料的方法，其有利地避免了使用電漿，以便選擇性地在氧化矽材料（如，SiOx ）上蝕刻矽材料。
第1圖是根據本揭露書的一些實施例的在基板的頂上蝕刻矽材料的方法100的流程圖。第2A-2C圖是根據本揭露書的一些實施例的第1圖的處理順序的不同階段期間的基板的說明性剖視圖。創新的方法可在合適的反應器容器中進行，諸如下面參照第3圖所討論的反應器容器。
在一些實施例中，可在蝕刻矽材料的製程之前任選地預先清潔基板，如於以下的方法100處所述。藉由在蝕刻製程之前預先清潔基板，可移除來自先前執行的製程的污染物。在一些實施例中，預清潔製程可運作以從矽材料的表面移除氧化物層，例如，自然氧化物層。
預清潔製程可為適合以有助於從矽材料的表面（例如）(諸如以上所述的氧化物層）移除任何材料的任何製程。具有待使用預清潔製程從矽材料的表面而移除的自然氧化物層的實施例可包含(例如)在合適的腔室(諸如，使用可從加州聖克拉拉市的應用材料公司所獲得的SICONITM 技術的處理腔室)中所進行的SICONITM 預清潔製程。在此些實施例中，可以將基板曝露於兩部分的乾式化學清潔製程中的含氟前驅物和含氫前驅物。在一些實施例中，含氟前驅物可包含三氟化氮（NF3 ），氟化氫（HF），雙原子氟（F2 ），單原子氟（F），氟取代的烴，其組合，或類似者。在一些實施例中，含氫前驅物可包含原子氫（H），雙原子氫（H2 ），氨（NH3 ），烴，不完全鹵素取代的烴，其組合，或類似者。
在一些實施例中，在兩部分製程中的第一部分可包含使用遠端電漿源，以從含氟前驅物（如，三氟化氮（NF3 ））和含氫前驅物（如，氨（NH3 ））而產生蝕刻劑物種（如，氟化銨（NH4 F））。藉由使用遠端電漿源，可使對基板的損害最小化。接著將蝕刻劑物質引入預清潔室中，並經由與自然氧化物層的反應而在基板表面上濃縮成固體副產物。第二部分可接著任選地包含原位退火，以使用對流和輻射加熱而分解副產物。副產物接著昇華，且可經由(例如)氣體流而從基板表面移除並從預清潔室泵出。
方法100通常從101處開始，且如第2A圖中所示，其中矽材料200曝露於含鹵素氣體204。矽材料200可設置在基板202的頂上。基板202可為用於半導體裝置製造中的任何合適的基板，諸如半導體晶片。基板202可在其上具有多個膜或層，包括矽材料200的一或多個層200。基板202可被或可不被圖案化。合適的矽材料200的例子包括(但不限於)非晶矽，多晶矽或晶體矽。
含鹵素氣體204是具有足夠量的鹵素的任何合適的氣體，以產生曝露於含鹵素氣體204的矽材料200的表面的鹵素終止。在一些實施例中，含鹵素氣體是具有足夠量的氯的含氯氣體，以產生曝露於含氯氣體的矽材料200的表面的氯終止。合適的含氯氣體的例子包括(但不限於)氯（Cl2 ）、氯化氫（HCl）、三氯化硼（BCl3 ）和四氯化矽（SiCl4 ）。在一些實施例中，含鹵素氣體是含溴氣體。合適的含溴氣體的例子是溴（Br2 ）、溴化氫（HBr）、三溴化硼（BBr3 ）、溴三氯甲烷（BrCCl3 ）和溴三氟甲烷（CF3 Br）。在一些實施例中，含鹵素氣體是含氟氣體。合適的含氟氣體的例子是氟（F2 ）和氟化氫（HF）。在一些實施例中，矽材料200可曝露於濕式化學處理而不是氣體處理。例如，可將矽材料200曝露於在氯苯及/或含有氯部分的其它液體溶液中的基本飽和的五氯化磷（PC15 ）溶液。在一些實施例中，含鹵素氣體是任何前述含氯氣體、含溴氣體及/或含氟氣體的混合物。此外，在一些實施例中，含鹵素氣體可從元素液體源或其中已溶解有含鹵素化合物的液體溶液蒸發。
將矽材料200曝露於含鹵素氣體204一段足夠的時間量（如，第一時間週期），以導致曝露於含鹵素氣體204的矽材料200的表面的鹵素終止，例如曝露於含氯氣體的矽材料的表面的氯終止。在一些實施例中，將矽材料200曝露於含鹵素氣體204高達約5分鐘。在一些實施例中，將矽材料200曝露於含鹵素氣體204高達約3分鐘。在一些實施例中，將矽材料200曝露於含鹵素氣體204約10毫秒至約60秒。在一些實施例中，在將矽材料200曝露於含鹵素氣體204期間，基板202處於大於約攝氏25度，例如約攝氏25度至約攝氏175度的溫度。基板溫度通常不高於在104處所選擇的胺蒸氣的分解溫度。在一些實施例中，在將矽材料200曝露於含鹵素氣體204期間，基板處理腔室的壓力高達約500毫托（mTorr）。在一些實施例中，在將矽材料200曝露於含鹵素氣體204期間，基板處理腔室的壓力為約100mTorr至約10Torr。
接下來，在102處，在含鹵素氣體204具有足夠的時間以吸附到矽材料200的表面上並形成鹵素終止的矽材料表面之後，將含鹵素氣體204從處理腔室排出。在一些實施例中，在從處理腔室排出含鹵素氣體204之後，用惰性氣體（亦即，不與鹵素終止的矽材料表面反應的氣體）淨化處理腔室。在一些實施例中，惰性氣體是(例如)氬（Ar），氦（He），或氮（N2 ）。
接下來，在104處，且如第2B圖中所示，矽材料200曝露於胺蒸氣206。在一些實施例中，曝露於胺蒸氣206導致矽材料200的單層蝕刻（亦即，移除一個原子層）。在一些實施例中，曝露於胺蒸氣206導致矽材料200的多層蝕刻（亦即，移除複數個原子層）。調節製程條件（如，溫度，壓力）可導致到亞單層或多於單層蝕刻。在一些實施例中，胺蒸氣是將在矽材料200的曝露表面處解離並與矽形成雙鍵的任何合適的胺。在一些實施例中，胺蒸氣是具有分子式R1-NH2 的一級胺，其中R1可為烷基(諸如甲基，乙基，丙基或丁基及/或其它烷基)，或芳基(諸如苯基，萘基或噻吩基及/或其它芳基)。合適的一級胺的例子包括(但不限於)甲胺及/或類似者。在一些實施例中，胺蒸氣是具有分子式R1R2NH的二級胺，其中R1和R2可各自為烷基或芳基任一者。合適的二級胺的例子包括(但不限於)二甲胺，N-甲基戊胺及/或類似者。在一些實施例中，胺蒸氣是具有分子式R1R2R3N的三級胺，其中R1和R2各自可為烷基或芳基任一者。例如，R1可為烷基，R2可為烷基，R3可為芳基，或其任何其它置換。合適的三級胺的例子包括(但不限於)三甲胺，三苯胺，N,N-二甲基丁胺及/或類似者。在一些實施例中，胺蒸氣是具有與芳環連接的氮原子的芳族胺。合適的芳族胺的非限制性例子包括(但不限於)苯胺，吡咯烷，吡咯啉，己胺，甲基吡咯烷及/或類似者。
胺蒸氣206和矽材料200的鹵素終止的表面的反應形成從矽材料200的表面脫附的揮發性化合物208。在矽材料200曝露於胺蒸氣206期間，基板202的溫度取決於在製程中使用的特定胺的分解溫度，亦即等於或低於胺的分解溫度或附近的溫度。而且，不同胺蒸氣的分解溫度將會變化，且在於此所述的實施例的範圍內。例如，對許多胺蒸氣而言，分解溫度將超過攝氏175度。此外，用於不同胺蒸氣的基板溫度將變化且在於此描述的實施例的範圍內。基板的溫度低於在104處所使用的特定胺的分解溫度。例如，在胺蒸氣206是二乙胺，具有約攝氏150至約170度的分解溫度的實施例中，基板的溫度為約攝氏140度。在一些實施例中，對於二乙胺而言，基板的溫度為約攝氏60度至約150度。在以上所述的溫度下，揮發性化合物208從矽材料200的表面脫附，因此，在一些實施例中，不需要分離的退火製程以脫附揮發性化合物。在一些實施例中，可進行分離的退火製程以脫附揮發性化合物。在一些實施例中，藉由將液體胺溶液加熱到至少液體胺溶液的沸點，以製造胺蒸氣206。任選地，可採用第二退火步驟以脫附任何殘留的揮發性化合物208。另外，第二退火步驟任選地處於大於分解溫度的溫度。
如第2C圖中所示，矽材料200曝露於胺蒸氣206一段足夠的時間（如，任選的第二時間週期），以產生矽材料200的單層蝕刻或多層蝕刻的至少一種。在一些實施例中，矽材料200曝露於胺蒸氣206高達約5分鐘，例如約30至約60秒，或例如約10毫秒至約600秒。在一些實施例中，在將矽材料200曝露於胺蒸氣206期間，基板處理腔室的壓力為約100mTorr至約10Torr。
接下來，在106處，在將矽材料200曝露於胺蒸氣206一段足夠的時間，以導致矽材料200的單層蝕刻或多層蝕刻的至少一種之後，基板處理腔室用惰性氣體(諸如氬氣（Ar）或氦氣（He）)排空及/或淨化。
接下來，在108處，可重複方法100以將矽材料200蝕刻到預定厚度。如於此所用，蝕刻速率可指示蝕刻原子層或接近原子層(亦即，單層蝕刻)。蝕刻速率還可包含多層蝕刻速率，亦即，移除複數個原子層。
在一些實施例中，如第4A-4C圖中所示，方法100可用以在二氧化矽材料之上選擇性地蝕刻矽材料。術語「選擇性地」是指一種材料的蝕刻速率與另一種材料的蝕刻速率之比例。術語「選擇性的蝕刻」或「選擇性地蝕刻」意味著蝕刻一種材料超過另一種材料，(例如)以選擇性地蝕刻矽材料，或換句話說，在兩種材料之間具有大於或小於1：1的蝕刻選擇性。如第4A圖中所示，矽材料400設置在基板402的頂上。氧化矽材料410設置在矽材料400的頂上。
氧化矽材料410可用作遮罩層(諸如硬遮罩或光阻層)，以如下所述將開口412蝕刻到矽材料400中。可將氧化矽材料410圖案化，以形成圖案化遮罩層。圖案化遮罩層可藉由適以形成圖案化遮罩層的任何製程所形成，圖案化遮罩層能夠提供用於在下面的材料中界定圖案的適當模板。例如，在一些實施例中，圖案化遮罩層可經由圖案化蝕刻製程而形成。
可經由適於蝕刻氧化物材料的任何蝕刻製程來蝕刻開口412，以形成具有垂直或基本上垂直的側壁的開口412。例如，可將基板曝露於使用含鹵素氣體(例如，含氟氣體)所形成的蝕刻電漿。在一些實施例中，含氟氣體包括碳氟化合物(CxFy)或氫氟碳(CxHyFz)，例如四氟甲烷(CF4)、六氟乙烷(C2F6)、氟甲烷(CH3F)、二氟甲烷(CH2F2)、三氟化碳(CHF3)、六氟丁二烯(C4F6)和八氟環丁烷(C4F8)，或類似者。
一旦形成初始開口412，就可使用方法100側向地蝕刻矽材料400。如以上的方法100中所述且在第4A-4C圖中所描繪的，矽材料400曝露於含氯氣體404(如，諸如任何關於含鹵素氣體204而揭露於上者)，且接著曝露於胺蒸氣406。方法100選擇性地蝕刻氧化物材 料之上的矽材料408。在一些實施例中，矽材料408在氧化物材料之上的蝕刻選擇性為約100：1。
下面所描述的第3圖描繪了根據本揭露書的一些實施例的適於處理基板的設備300。設備300可包含控制器350和處理腔室302，處理腔室302具有排氣系統320，用於從處理腔室302的內部移除過量的製程氣體，處理副產物，或類似者。示例性處理腔室可包括DPS®，ENABLER®，ADVANTEDGETM，AVATARTM或其他處理腔室，可從加州聖克拉拉市的應用材料公司所取得。可類似地使用其它合適的處理腔室。
處理腔室302具有可包括處理容積304的內容積305。處理容積304可界定在(例如)設置在處理腔室302內，用於在處理期間支撐基板310的基板支撐基座308和一或多個氣體入口(諸如設置在預定位置處的噴頭314及/或噴嘴)之間。在一些實施例中，基板支撐基座308可包括在基板支撐基座308(諸如靜電卡盤，真空卡盤，基板保持夾具，或類似者等(未顯示))的表面上保持或支撐基板310的特徵。在一些實施例中，基板支撐基座308可包括用於控制基板溫度(諸如加熱及/或冷卻裝置，未顯示)及/或用於控制鄰近基板表面的物種通量及/或離子能量的特徵。
基板支撐基座308可包括RF偏壓電極340。RF偏壓電極340可經由一或多個相應的波形調節器(顯示為第一偏壓波形調節器336)而耦接到一或多個RF偏 壓功率源(第3圖中所示的RF功率源338)。處理腔室302可具有由介電材料所製成的天花板342，且可提供至少部分導電以提供RF電極或分離的RF電極的噴頭314。噴頭314(或其他RF電極)可經由一或多個相應的波形調節器(顯示為第一源波形調節器346)而耦接到一或多個RF功率源(顯示為RF功率源348)。
基板310可經由在處理腔室302的壁中的開口312而進入處理腔室302。開口312可經由狹縫閥318或其他結構而選擇性地密封，以通過開口312而選擇性地提供進入到腔室的內部。基板支撐基座308可耦接到舉升件334，舉升件334可在適於經由開口312而傳送基板進入和離開腔室的下部位置(如圖所示)及適於處理的可選擇的上部位置之間控制基板支撐基座308的位置。
一或多個氣體入口(如，噴頭314)可耦接到氣體供應器316，以將一或多個處理氣體通過質流控制器317而提供到處理腔室302的處理容積304中。另外，可提供一或多個閥319來控制一或多個處理氣體的流動。質流控制器317和一或多個閥319可單獨地使用，或者結合地使用，而以恆定的流速，或脈衝(如上所述)，以預定流速提供處理氣體。
儘管在第3圖中顯示了噴頭314，但是可提供額外的或替代的氣體入口，諸如設置在處理腔室302的天花板中或側壁上的噴嘴或入口，或在適於向處理腔室302提供氣體的其它位置處，諸如處理腔室的基底，基板支撐基座的周邊，或類似者。
排氣系統320通常包括泵集氣室324和將泵集氣室324耦接到處理腔室302的內部容積（且通常為處理容積304）的一或多個導管。
真空泵328可經由泵送埠326而耦接到泵集氣室324，用於經由一或多個排氣埠（顯示為兩個排氣埠322）而抽出來自處理腔室的廢氣。真空泵328可流體地耦接到排氣出口332，用於將廢氣導向到適當的排氣處理配備。閥330（諸如閘閥，或類似者）可設置在泵集氣室324中，以結合真空泵328的操作來促進控制廢氣的流量。儘管顯示了z運動閘閥，可利用用於控制廢氣的流動的任何合適、製程相容的閥。
為了促進如上所述的處理腔室302的控制，控制器350可為可用於控制各種腔室和子處理器的工業設置中所使用的任何形式的通用計算機處理器。CPU 352的記憶體(或計算機可讀媒介)356可為容易取得的記憶體(諸如本端或遠端的隨機存取記憶體（RAM），唯讀記憶體（ROM），軟碟，硬碟，或任何其他形式的數位儲存器)的一或多個。支持電路354耦接到CPU 352，用於以傳統方式而支持處理器。這些電路包括快取、功率供應器、時脈電路、輸入/輸出電路和子系統及類似者。
於此所揭露的創新方法通常可作為軟體常式358而儲存在記憶體356中，當軟體常式358藉由CPU 352而執行時，使得處理腔室302執行本揭露書的製程。軟體常式358亦可由位於遠離由CPU 352所控制的硬體的第二CPU（未顯示）來儲存及/或執行。本揭露書的一些或所有方法亦可以硬體來執行。因此，本揭露書可以軟體而實現且使用計算機系統，以(如)如應用專用的積體電路，或其他類型的硬體實作的硬體，或如軟體和硬體的結合來執行。軟體常式358可在基板310定位於基板支撐基座308上之後執行。當軟體常式358由CPU 352執行時，軟體常式358將通用計算機轉換為專用計算機，其中控制器350控制腔室操作，使得於此所揭露的方法被執行。
雖然前述內容涉及本揭露書的實施例，但是本揭露書的其它和進一步的實施例可經設計而不背離本揭露書的基本範圍。
100‧‧‧方法101‧‧‧步驟102‧‧‧步驟104‧‧‧步驟106‧‧‧步驟108‧‧‧步驟200‧‧‧矽材料202‧‧‧基板204‧‧‧含鹵素氣體206‧‧‧胺蒸氣208‧‧‧揮發性化合物300‧‧‧設備302‧‧‧處理腔室304‧‧‧處理容積305‧‧‧內容積308‧‧‧基板支撐基座310‧‧‧基板312‧‧‧開口314‧‧‧噴頭316‧‧‧氣體供應器317‧‧‧質流控制器318‧‧‧狹縫閥319‧‧‧一或多個閥320‧‧‧排氣系統322‧‧‧兩個排氣埠324‧‧‧泵集氣室326‧‧‧泵送埠328‧‧‧真空泵330‧‧‧閥332‧‧‧排氣埠334‧‧‧舉升件336‧‧‧波形調節器338‧‧‧RF功率源340‧‧‧RF偏壓電極342‧‧‧天花板346‧‧‧第一源波形調節器348‧‧‧RF功率源350‧‧‧控制器352‧‧‧CPU354‧‧‧支持電路356‧‧‧記憶體358‧‧‧軟體常式400‧‧‧矽材料402‧‧‧基板404 406‧‧‧胺蒸氣408‧‧‧矽材料410‧‧‧氧化矽材料412‧‧‧開口
藉由參考附隨的圖式中所描述的揭露書的說明性實施例可理解簡單地摘要於上並更詳細地討論於下的本揭露書的實施例。附隨的圖式僅顯示了本揭露書的典型實施例，且不被認為是對範圍的限制，因為本揭露書可允許其他等效的實施例。
第1圖描繪了根據本揭露書的一些實施例的蝕刻矽材料的方法的流程圖。
第2A-2C圖顯示了根據本揭露書的一些實施例的蝕刻矽材料的階段。
第3圖顯示了根據本揭露書的一些實施例的適以執行用於蝕刻矽材料的方法的設備的剖視圖。
第4A-4C圖描繪了根據本揭露書的一些實施例的在二氧化矽材料上選擇性地蝕刻矽材料的階段。
為促進理解，在可能的情況下，使用相同的元件符號來表示共用於圖式的相同元件。圖式沒有按比例而繪製，且為了清楚起見可被簡化。於此所揭露的任何實施例的任何元件和特徵可有利地併入其它實施例中，而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
100‧‧‧方法
101‧‧‧步驟
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟

Claims (20)

  1. 一種在一半導體處理腔室中的一基板上蝕刻一矽材料的方法，包含以下步驟：(a)將該矽材料曝露於一含鹵素氣體一段第一時間週期；(b)從該半導體處理腔室排出該含鹵素氣體；(c)將該矽材料曝露於一胺蒸氣一段第二時間週期，以蝕刻該矽材料的一單層；(d)從該半導體處理腔室排出該胺蒸氣；及(e)任選地重複(a)-(d)，以將該矽材料蝕刻至一預定厚度。
  2. 如請求項1所述之方法，其中該含鹵素氣體是一含氯氣體，一含溴氣體或一含氟氣體的至少一者。
  3. 如請求項1所述之方法，其中該胺蒸氣是一級胺，二級胺，三級胺或芳族胺。
  4. 如請求項1到3任一項所述之方法，進一步包含以下步驟：在將該矽材料曝露於該含鹵素氣體之前，從該矽材料的一表面移除一天然氧化物層。
  5. 如請求項1到3任一項所述之方法，其中該第一時間週期是高達約5分鐘。
  6. 如請求項1到3任一項所述之方法，其中該 矽材料曝露於該含鹵素氣體期間的該基板的一溫度為約攝氏25度至約該胺蒸氣的一分解溫度。
  7. 如請求項1到3任一項所述之方法，其中在將該矽材料曝露於該含鹵素氣體期間的該半導體處理腔室的一壓力為約100mTorr至約10Torr。
  8. 如請求項1到3任一項所述之方法，進一步包含以下步驟：在從該半導體處理腔室排出該含鹵素氣體之後，用一惰性氣體淨化該半導體處理腔室。
  9. 如請求項1到3任一項所述之方法，其中該第二時間週期為約10ms至約600秒。
  10. 如請求項1到3任一項所述之方法，其中在將該矽材料曝露於該胺蒸氣期間的該基板的一溫度為約攝氏60度至約該胺蒸氣的一分解溫度。
  11. 如請求項1到3任一項所述之方法，其中在將該矽材料曝露於該胺蒸氣期間的該半導體處理腔室的一壓力為約100mTorr至約10Torr。
  12. 如請求項1到3任一項所述之方法，進一步包含以下步驟；在從該半導體處理腔室排出該胺蒸氣之後，用一惰性氣體淨化該半導體處理腔室。
  13. 如請求項1到3任一項所述之方法，其中一圖案化的氧化矽材料設置在該矽材料的頂上，且其中(a)-(e)在該圖案化的氧化矽材料之上選擇性地 蝕刻該矽材料。
  14. 一種在一半導體處理腔室中的一基板上蝕刻一矽材料的方法，包含以下步驟：(a)從該矽材料的一表面移除一自然氧化物層；(b)將該矽材料曝露於一含氯氣體一段第一時間週期；(c)從該半導體處理腔室排出該含氯氣體；(d)在從該半導體處理腔室排出該含氯氣體之後，用一惰性氣體淨化該半導體處理腔室；(e)將該矽材料曝露於二乙胺蒸氣一段第二時間週期，以蝕刻該矽材料的一單層；(f)從該半導體處理腔室排出該二乙胺蒸氣；(g)在從該半導體處理腔室排出該二乙胺蒸氣之後，用一惰性氣體淨化該半導體處理腔室；及(h)任選地重複(b)-(g)，以將該矽材料蝕刻到一預定厚度。
  15. 如請求項14所述之方法，其中一圖案化的氧化矽材料設置在該矽材料的頂上，且其中(b)-(h)在該圖案化的氧化矽材料之上選擇性地蝕刻該矽材料。
  16. 如請求項14至15任一項所述之方法，其中該第一時間週期為高達約5分鐘。
  17. 如請求項14至15任一項所述之方法，其中在將該矽材料曝露於該含氯氣體期間的該基板的一溫度為約攝氏25度至約該二乙胺蒸氣的一分解溫度。
  18. 如請求項14至15任一項所述之方法，其中該第二時間週期為約10毫秒至約600秒。
  19. 如請求項14至15任一項所述之方法，其中在將該矽材料曝露於該二乙胺蒸氣期間的該基板的一溫度為約攝氏60度至約攝氏150度。
  20. 一種具有儲存在其上的多個指令的一非暫態計算機可讀媒介，當該等指令被執行時，使得用於蝕刻一半導體處理腔室中的一基板上的一矽材料的方法被執行，該方法如於請求項1至3或14至15任一項所述者。
TW106113595A 2016-04-29 2017-04-24 用於化學蝕刻矽的方法 TWI719198B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329580P 2016-04-29 2016-04-29
US62/329,580 2016-04-29
US15/459,536 2017-03-15
US15/459,536 US10177002B2 (en) 2016-04-29 2017-03-15 Methods for chemical etching of silicon

Publications (2)

Publication Number Publication Date
TW201807748A TW201807748A (zh) 2018-03-01
TWI719198B true TWI719198B (zh) 2021-02-21

Family

ID=60156942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113595A TWI719198B (zh) 2016-04-29 2017-04-24 用於化學蝕刻矽的方法

Country Status (5)

Country Link
US (1) US10177002B2 (zh)
KR (1) KR102534100B1 (zh)
CN (1) CN109314051B (zh)
TW (1) TWI719198B (zh)
WO (1) WO2017189482A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6778139B2 (ja) * 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6952620B2 (ja) * 2018-02-23 2021-10-20 東京エレクトロン株式会社 シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する方法および装置
US11715641B2 (en) 2018-09-13 2023-08-01 Central Glass Company, Limited Method and device for etching silicon oxide
JPWO2021182311A1 (zh) * 2020-03-13 2021-09-16
KR102559095B1 (ko) * 2020-11-11 2023-07-25 주식회사 테스 기판 처리 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163200A1 (en) * 1996-09-16 2006-07-27 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
WO2012052858A1 (en) * 2010-08-16 2012-04-26 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Etching of oxide materials

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0433983B1 (en) 1989-12-20 1998-03-04 Texas Instruments Incorporated Copper etch process using halides
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
JP4817991B2 (ja) * 2006-06-29 2011-11-16 東京エレクトロン株式会社 基板処理方法
KR20090030702A (ko) 2007-09-20 2009-03-25 주식회사 하이닉스반도체 절연막 제거용 식각 조성물
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US9018098B2 (en) * 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
JP5869368B2 (ja) 2011-03-04 2016-02-24 富士フイルム株式会社 キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163200A1 (en) * 1996-09-16 2006-07-27 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
WO2012052858A1 (en) * 2010-08-16 2012-04-26 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Etching of oxide materials

Also Published As

Publication number Publication date
KR102534100B1 (ko) 2023-05-19
CN109314051B (zh) 2023-05-23
CN109314051A (zh) 2019-02-05
KR20190003979A (ko) 2019-01-10
WO2017189482A1 (en) 2017-11-02
TW201807748A (zh) 2018-03-01
US20170316946A1 (en) 2017-11-02
US10177002B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
TWI719198B (zh) 用於化學蝕刻矽的方法
US10727073B2 (en) Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US9287124B2 (en) Method of etching a boron doped carbon hardmask
US10347500B1 (en) Device fabrication via pulsed plasma
TWI782742B (zh) 處理裝置及處理系統
US20160181116A1 (en) Selective nitride etch
JP2018512504A (ja) 自己組織化単分子膜を用いた選択的誘電体堆積のための方法
JP2016157940A (ja) 窒化シリコンのエッチング時における超高選択比を達成するための方法
KR20180005265A (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
KR20140004579A (ko) 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US20110306215A1 (en) Methods of processing substrates having metal materials
JP2015012178A5 (zh)
US20200273711A1 (en) Plasma etch processes
JP6549765B2 (ja) 処理方法
JP6604738B2 (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
TW202226378A (zh) 選擇性各向異性金屬蝕刻
US20110303639A1 (en) Methods for processing substrates having metal hard masks
US20220189786A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
JP2024506838A (ja) 周期的プラズマエッチングプロセス
TW202420413A (zh) 使用氮化硼遮罩之碳硬遮罩開口