JPH07142443A - ハードトレンチマスクの除去方法 - Google Patents

ハードトレンチマスクの除去方法

Info

Publication number
JPH07142443A
JPH07142443A JP6161714A JP16171494A JPH07142443A JP H07142443 A JPH07142443 A JP H07142443A JP 6161714 A JP6161714 A JP 6161714A JP 16171494 A JP16171494 A JP 16171494A JP H07142443 A JPH07142443 A JP H07142443A
Authority
JP
Japan
Prior art keywords
wafer
etching
temperature
vapor
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6161714A
Other languages
English (en)
Inventor
Man Wong
ウォング マン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07142443A publication Critical patent/JPH07142443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Die Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 熱酸化物のアンダーカットが低減されかつエ
ッチング時間に対する依存度の極めて低いハードトレン
チマスク除去方法を提供する。 【構成】 リンケイ酸ガラス頂部層および下層熱酸化物
層を含むハードトレンチマスクを使用して半導体ウェー
ハ１４上にトレンチを形成した後で、熱酸化物層を実質
的にエッチングすることなくリンケイ酸ガラス層を除去
することができる。ＨＦ／Ｈ２Ｏ蒸気でエッチングを行
う前にウェーハ温度が少くとも４０℃まで高められる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に半導体ウェーハ
処理の分野に関する。特に、本発明はハードトレンチマ
スクの選択的除去方法に関する。
【０００２】
【従来の技術】半導体製造におけるあるトレンチ形成工
程では、リンケイ酸ガラス／窒化物／熱酸化物スタック
がトレンチエッチング用ハードマスクとして使用されて
いる。トレンチ形成後に、希釈フッ酸（ＨＦ）により下
層の窒化物および熱酸化物層を損傷することなく、トレ
ンチマスクの最上層すなわちリンケイ酸ガラス（ＰＳ
Ｇ）だけを剥離しなければならない。しかしながらウェ
ット式リンケイ酸ガラス剥離では熱酸化物もエッチング
されてアンダーカットが生じる。このような熱酸化物の
アンダーカット構造により、製造される半導体デバイス
内にリーク機構が生じたりそれが悪化することがある。
このようなリーク現象は望ましくなく、解消するかもし
くは著しく低減する必要がある。
【０００３】別の応用として、熱酸化物および／もしく
はプラズマおよび非プラズマ化学気相堆積酸化物（ＣＶ
Ｄ）、ドープおよび非ドープ酸化物、天然酸化物、およ
び化学酸化物等の他の同様な酸化物組成を含むパターン
化されたスタックからリンケイ酸ガラスやホウリンケイ
酸ガラス（ＢＰＳＧ）を選択的に除去することが含まれ
ている。
【０００４】
【発明が解決しようとする課題】本発明に従って、ハー
ドトレンチマスク除去方法が提供される。このハードト
レンチマスク除去方法によりトレンチを形成した後でリ
ンケイ酸ガラスを除去する時に熱酸化物のアンダーカッ
ト量が無くなるかもしくは実質的に低減される。さら
に、ハードトレンチ除去工程のエッチング時間に対する
依存度は極めて低いためウェーハの製造が著しく容易に
なる。
【０００５】
【課題を解決するための手段】本発明の一つの特徴とし
て、ウェーハ上にトレンチを形成した後でハードトレン
チマスクを除去する方法が提供される。ＨＦ／Ｈ２Ｏ蒸
気が発生する前にウェーハ温度が所定の設定値へ高めら
れる。次にウェーハはＨＦ／Ｈ２Ｏ蒸気に曝される。
【０００６】本発明のもう一つの特徴として、酸化物形
成を含む構造からリンケイ酸ガラス形成をエッチングす
る方法が提供される。構造の温度は少くとも４０℃へ高
められる。次にエッチャント蒸気が発生して構造上を通
過できるようにされる。
【０００７】本発明のさらにもう一つの特徴として、頂
部リンケイ酸ガラス層およびその下の熱酸化物層を含む
ハードトレンチマスクを使用して半導体ウェーハ上にト
レンチを形成した後で、熱酸化物層を実質的にエッチン
グすることなくリンケイ酸ガラス層を除去することがで
きる。ＨＦ／Ｈ２Ｏ蒸気によりエッチングを行う前にウ
ェーハ温度は少くとも４０℃まで高められる。
【０００８】
【実施例】図面を参照して、枚葉式ウェーハリアクタ１
０の簡単なブロック図を図１に示す。リアクタ１０は大
概の処理ガスに対して不活性な炭化ケイ素複合構造とす
ることができる。リアクタ１０は高速熱処理（ＲＴＰ）
自動化真空プロセッサ（ＡＶＰ）リアクタとして構成す
ることができる。リアクタ１０は半球状反応室１２を有
しその中にウェーハ１４が配置されている。
【０００９】リアクタ１０は赤外放射１８を発生してウ
ェーハ１４上へ入射するように構成された代表的には数
個の（図示せぬ）発熱体もしくは加熱ランプからなる加
熱系１６を含んでいる。赤外放射１８を使用してウェー
ハ１４を迅速に所望温度まで加熱することができる。加
熱系１６はこのために設計された特殊な低質量抵抗ヒー
タとすることもできる。反応室１２の真空を維持しかつ
汚染を回避するために、加熱系１６とウェーハ１４との
間に水晶ウインド２０が配置されている。液化ガス蒸発
器２４を使用して５０℃等の特定温度に加熱されたＨＦ
／Ｈ２Ｏの共沸混合物上に制御された量の窒素キャリア
ガスを通すことによりＨＦ／Ｈ２Ｏ（すなわちＨ２Ｏ中
のＨＦ）エッチャントを発生することができる。例え
ば、純粋ガス状ＨＦを抽出して蒸気と混合させる等の他
のＨＦ／Ｈ２Ｏ蒸気発生方法もある。酸化物をエッチン
グして除去するために反応室１２内へＨＦ／Ｈ２Ｏ蒸気
を注入し、次にポンプ２８により排出することができ
る。
【００１０】半導体の処理中に、ウェーハ表面上にトレ
ンチの形を形成するのが望ましくなる場合がある。ある
トレンチ形成工程では、トレンチエッチングのハードマ
スクとして（図示せぬ）リンケイ酸ガラス／窒化物／熱
酸化物スタックが使用される。一般的にＰＳＧと呼ばれ
るリンケイ酸ガラスによりハードトレンチマスクの最頂
層が形成される。トレンチエッチング後に、下層の窒化
物および熱酸化物層を実質的に破損もしくはアンダーカ
ットすることなくリンケイ酸ガラス層を除去しなければ
ならない。さらに、やはり熱酸化物および／もしくはプ
ラズマおよび非プラズマ化学気相堆積酸化物、ドープお
よび非ドープ酸化物、天然酸化物、および化学酸化物等
の他の同様な酸化物組成を含むパターン化されたスタッ
クからリンケイ酸ガラスやホウリンケイ酸ガラス（ＢＰ
ＳＧ）を選択的に除去したい場合もある。処理方法はこ
れら他の酸化物材の性質に関する経験的データに従った
小さな修正を必要とする。
【００１１】トレンチエッチング後にリンケイ酸ガラス
を除去する時に熱酸化物のこのようなアンダーカットを
解消もしくは著しく低減する方法が考案されている。ハ
ードトレンチマスクの除去方法を図２にフロー図で示
す。本方法の開始時に、ブロック３４に示すように（図
示せぬ）トレンチが既に形成されており、ウェーハ１４
は図１に示すような反応室１２内に配置されている。次
にブロック３６に示すように、ウェーハ温度が特定温度
まで高められる。ウェーハ１４は加熱系１６からの赤外
放射により特定温度まで加熱することができる。熱酸化
物のアンダーカットを最少限とするための特定温度は経
験的に４０℃以上とされている。特に、ウェーハ温度を
およそ４５〜５０℃とすると最善の結果が得られる。経
験的データを図３及び図４に示し、後に詳細説明を行
う。
【００１２】ブロック３８において、反応室の圧力は所
定の設定値に調整される。本応用に対しては１〜５５０
ｔｏｒｒの範囲の反応室圧力が適切であることが判って
いる。反応室１２を通過するＨＦ／Ｈ２Ｏ蒸気の速度の
他に反応室の圧力によりエッチングの均一度および速度
が決定され、調整を行うことができる。
【００１３】次にブロック４０を参照して、ＨＦ／Ｈ２
Ｏ蒸気が発生される。前記したように、ＨＦ／Ｈ２Ｏ蒸
気はいくつかの方法で発生することができ、その一つは
加熱されたＨＦ／Ｈ２Ｏ共沸溶液上の所定の速度で不活
性キャリアガスを通すことである。特に、およそ１０リ
ットル／分の割合いで純粋ガス状窒素をシステム内へ注
入し、およそ５リットル／分の割合いでＨＦ／Ｈ２Ｏ溶
液上にキャリアガスを流して、反応室１２を通る合計流
量をおよそ１５リットル／分高めることができる。
【００１４】ＨＦ／Ｈ２Ｏ蒸気が反応室１２内へ通され
ると、ブロック４２に示すようにウェーハ１４の頂面が
蒸気に曝される。最初に温置期間が生じその期間中は知
覚できるエッチングは行われない。温置期間に、ＨＦお
よびＨ２Ｏの水性薄膜がウェーハ１４の表面上に凝縮す
る。ウェーハ温度の上昇によりエッチング速度が低下す
る他に熱酸化物の温置期間が延びる。１０秒以下であっ
たエッチング時間は４０〜５０秒にもなることがある。
エッチング時間は正確に制御する必要がなくしかも優れ
たエッチング結果が得られる。したがって、ハードトレ
ンチマスク除去工程のエッチング時間への依存度は極め
て低く、ウェーハ製造工程の制御が容易になる。
【００１５】ブロック４４に進んで、エッチングが完了
したかどうかが決定される。所望の均一度でエッチング
が行われるかもしくはリンケイ酸ガラスが全て除去され
るとエッチングが完了する。エッチングが完了しない場
合には、第２のオーバエッチングステップが行われる。
ウェーハ温度がまだ所定の設定値でありかつ反応室の圧
力も一定であれば、さらにＨＦ／Ｈ２Ｏ蒸気が発生され
反応室１２へ流される。特に、キャリアガスの流量はお
よそ１リットル／分まで低減できるが、純粋窒素ガスの
量はそれに応じておよそ１４リットル／分まで増加して
反応室１２を流れる総流量はおよそ１５リットル／分に
維持される。オーバーエッチングステップの終りに、ブ
ロック４６に示すようにハードトレンチマスクの除去が
行われる。
【００１６】図２に示すステップに続いて、他のウェー
ハ処理ステップを必要とする場合もある。それには、純
粋窒素ガスを注入して反応室１２からＨＦ／Ｈ２Ｏ蒸気
を排気し、ウェーハ１４を洗浄し、反応室の圧力を変
え、ウェーハ温度を低減する等のステップが含まれる。
規定されたパラメータにより熱酸化物のアンダーカット
を最少限に抑えながら良好なスループットが得られる。
しかしながら、前記パラメータは処理上の単なるガイド
ラインに過ぎず、経験的データ、包含される特定材料、
および他の関連要因に従って修正することができる。
【００１７】リンケイ酸ガラス、ホウリンケイ酸ガラ
ス、天然酸化物、化学酸化物、および熱酸化物を含むい
くつかの材料に対する材料除去量対ウェーハ温度のグラ
フを図３に示す。エラーバーは一つの標準偏差エッチン
グ不均一度を示す。グラフを見れば、ウェーハ温度が２
５℃から５０℃へ上昇した場合、リンケイ酸ガラスおよ
びホウリンケイ酸ガラスの除去量は一般的にウェーハ温
度とは無関係であって（左側縦軸の目盛に示すように）
幾分減少することが判る。一方、温度が室温から４０℃
へ上昇すると熱酸化物のエッチング量は２桁以上低下す
る。４０℃を越えると、熱酸化物のエッチングは本質的
に停止する。（右側縦軸の目盛により破線で示すよう
に）天然および化学酸化物も温度上昇と共に減少傾向を
示す。したがって、ウェーハ温度が少くとも４０℃まで
上昇すると、熱酸化物とリンケイ酸ガラス間のエッチン
グ選択度は理論上無限大まで増大することがグラフから
判る。
【００１８】さまざまな温度におけるさまざまな酸化物
の除去量の比較を示すグラフを図４に示す。縦軸は酸化
物の除去量を示し、横軸はさまざまな種類の酸化物膜を
示す。頭字語ＬＰＯは減圧ＣＶＤ（ＬＰＣＶＤ）により
堆積される酸化物を示し、ＬＰＯＡはアニールされたＬ
ＰＣＶＤ酸化物を示し、ＬＰＯＢはホウ素イオン打込み
を行いアニールされたＬＰＣＶＤ酸化物を示し、ＬＰＯ
Ｐはヒ素およびリンイオン打込みを行いアニールされた
ＬＰＣＶＤ酸化物を示し、ＴＨＯＸは熱酸化物を示す。
エラーバーは一つの標準偏差エッチング不均一度を示
す。図４から、リンケイ酸ガラスおよび熱酸化物はウェ
ーハ温度感度スペクトルのそれぞれ低端および高端を占
めることが判る。
【００１９】したがって、ウェーハ温度の上昇によりリ
ンケイ酸ガラスおよび熱酸化物間のエッチングにおいて
理論的に無限大の選択度を利用することができる。パタ
ーン形成において最頂部もしくは最外側位置を占めるリ
ンケイ酸ガラス構造を下層の酸化物構造を損傷すること
なくエッチングにより除去することができる。さらに、
エッチング工程のエッチング時間に対する依存度は遥か
に低くなり、エッチング時間の制御もきびしさが緩和さ
れる。
【００２０】本発明について詳細説明を行ってきたが、
特許請求の範囲に明記された本発明の精神および範囲内
でさまざまな変更、置換および修正が可能である。
【００２１】以上の説明に関して更に以下の項を開示す
る。
【００２２】（１）． ウェーハ上にトレンチを形成し
た後でハードトレンチマスクを除去する方法であって、
該方法は、ウェーハの温度を所定の設定値まで高め、Ｈ
Ｆ／Ｈ２Ｏ蒸気を発生し、前記発生されたＨＦ／Ｈ２Ｏ
蒸気にウェーハを曝す、ステップからなる、ハードトレ
ンチマスク除去方法。
【００２３】（２）． 第１項記載の方法であって、前
記ウェーハ温度上昇ステップはウェーハ温度を５０℃ま
で上昇させるステップを含む、ハードトレンチマスク除
去方法。
【００２４】（３）． 第１項記載の方法であって、前
記ウェーハ温度上昇ステップはウェーハ温度を少くとも
４０℃まで上昇させるステップを含む、ハードトレンチ
マスク除去方法。
【００２５】（４）． 第１項記載の方法であって、さ
らに、ウェーハを反応室内に密閉し、反応室の圧力を所
定の設定値まで低減する、ステップからなる、ハードト
レンチマスク除去方法。
【００２６】（５）． 第１項記載の方法であって、前
記ＨＦ／Ｈ２Ｏ蒸気発生ステップはＨＦ／Ｈ２Ｏの共沸
溶液上に所定の速度で不活性キャリアガスを通すステッ
プからなる、ハードトレンチマスク除去方法。
【００２７】（６）． 第１項記載の方法であって、前
記ＨＦ／Ｈ２Ｏ蒸気発生および露呈ステップは、ＨＦ／
Ｈ２Ｏの加熱共沸溶液上に第１の所定速度で窒素キャリ
アガスを通してＨＦ／Ｈ２Ｏ蒸気を発生させ、ウェーハ
上に第２の所定速度で前記ＨＦ／Ｈ２Ｏ蒸気を通す、ス
テップからなる、ハードトレンチマスク除去方法。
【００２８】（７）． 第１項記載の方法であって、さ
らに前記ハードトレンチマスクの均一性および完全除去
を達成するためのオーバエッチング工程からなる、ハー
ドトレンチマスク除去方法。
【００２９】（８）． 第１項記載の方法であって、前
記ハードトレンチマスクは下層酸化物層を有するリンケ
イ酸ガラス頂部層を含み、該方法はさらに前記下層酸化
物層を実質的にエッチングすることなくリンケイ酸ガラ
ス頂部層をエッチングにより除去するステップからな
る、ハードトレンチマスク除去方法。
【００３０】（９）． 第１項記載の方法であって、前
記ハードトレンチマスクは下層酸化物層を有するホウリ
ンケイ酸ガラス頂部層を含み、該方法はさらに前記下層
酸化物層を実質的にエッチングすることなくホウリンケ
イ酸ガラス頂部層をエッチングにより除去するステップ
からなる、ハードトレンチマスク除去方法。
【００３１】（１０）． 第１項記載の方法であって、
前記ハードトレンチマスクは下層熱酸化物層を有するリ
ンケイ酸ガラス頂部層を含み、該方法はさらに前記下層
熱酸化物層を実質的にエッチングすることなくリンケイ
酸ガラス頂部層をエッチングにより除去するステップか
らなるハードトレンチマスク除去方法。
【００３２】（１１）． 酸化物形成を含む構造からリ
ンケイ酸ガラス形成をエッチングする方法であって、該
方法は、構造の温度を所定の設定値まで高め、エッチャ
ント蒸気を発生し、前記発生されたエッチャント蒸気に
構造を曝す、ステップから成る、エッチング方法。
【００３３】（１２）． 第１１項記載の方法であっ
て、前記温度上昇ステップは構造の温度を５０℃まで高
めるステップを含む、エッチング方法。
【００３４】（１３）． 第１１項記載の方法であっ
て、前記温度上昇ステップは構造の温度を少くとも４０
℃まで高めるステップを含む、エッチング方法。
【００３５】（１４）． 第１１項記載の方法であっ
て、さらに、構造を反応室内に密閉し、反応室の圧力を
所定の設定値まで低減する、ステップからなる、エッチ
ング方法。
【００３６】（１５）． 第１１項記載の方法であっ
て、前記エッチャント蒸気発生ステップはＨＦ／Ｈ２Ｏ
の共沸溶液上に所定速度で不活性キャリアガスを通して
ＨＦ／Ｈ２Ｏ蒸気を発生するステップからなる、エッチ
ング方法。
【００３７】（１６）． 第１１項記載の方法であっ
て、前記エッチャント蒸気発生および露呈ステップは、
ＨＦ／Ｈ２Ｏの加熱共沸溶液上に第１の所定速度で窒素
キャリアガスを通してＨＦ／Ｈ２Ｏ蒸気を発生し、構造
上に第２の所定速度で前記ＨＦ／Ｈ２Ｏ蒸気を通す、ス
テップからなる、エッチング方法。
【００３８】（１７）． 第１１項記載の方法であっ
て、さらにリンケイ酸ガラスの均一性および完全除去を
達成するためのオーバエッチングステップからなる、エ
ッチング方法。
【００３９】（１８）． 第１１項記載の方法であっ
て、前記リンケイ酸ガラスは下層熱酸化物層を有する最
外部層を構成し、該方法はさらに前記下層熱酸化物層を
実質的にエッチングすることなくリンケイ酸ガラスをエ
ッチングにより除去するステップからなる、エッチング
方法。
【００４０】（１９）． リンケイ酸ガラスと熱酸化物
の温度を所定の設定値まで高めるステップからなる、リ
ンケイ酸ガラスと熱酸化物間のエッチング選択度を高め
る方法。
【００４１】（２０）． 第１９項記載の方法であっ
て、前記温度上昇ステップは少くとも４０℃まで温度を
高める、エッチング選択度向上方法。
【００４２】（２１）． リンケイ酸ガラス頂部層およ
び下層熱酸化物層を含むハードトレンチマスクを使用し
て半導体ウェーハ上にトレンチを形成した後で、熱酸化
物層を実質的にエッチングすることなくリンケイ酸ガラ
ス層を除去することができる。ＨＦ／Ｈ２Ｏ蒸気により
エッチングを行う前にウェーハ温度が少くとも４０℃ま
で高められる。
【００４３】注記 （Ｃ）著作権、＊Ｍ＊テキサスインスツルメンツ社、１
９９３年。本特許文書の開示の一部には著作権保護の対
象となるものが含まれる。著作権およびマスクワーク所
有者は米国特許庁にある特許文献や特許開示、特許ファ
イルや記録をいかなる人間がファクシミリで再生しても
異存はないが、それ以外についてはいかなる著作権およ
びマスクワークの権利を保有するものとする。
【図面の簡単な説明】
【図１】気相ウェーハ処理リアクタの簡略ブロック図。
【図２】方法ステップの簡単なフロー図。
【図３】酸化物の除去量に対するウェーハ温度の影響を
示すグラフ。
【図４】いくつかの材料に対して酸化物の除去量を比較
するグラフ。
【符号の説明】
１０ 枚葉式ウェーハリアクタ １２ 反応室 １４ ウェーハ １６ 加熱系 ２４ 液化ガス蒸発器

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ウェハ上にトレンチを形成した後でハー
    ドトレンチマスクを除去する方法であって、該方法は、 ウェーハの温度を所定の設定値まで高め、 ＨＦ／Ｈ２Ｏ蒸気を発生し、 前記発生されたＨＦ／Ｈ２Ｏ蒸気にウェーハを曝す、 ステップからなるハードトレンチマスク除去方法。
JP6161714A 1993-06-09 1994-06-09 ハードトレンチマスクの除去方法 Pending JPH07142443A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US075086 1993-06-09
US08/075,086 US5425845A (en) 1993-06-09 1993-06-09 Method for selective removal of hard trench masks

Publications (1)

Publication Number Publication Date
JPH07142443A true JPH07142443A (ja) 1995-06-02

Family

ID=22123458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6161714A Pending JPH07142443A (ja) 1993-06-09 1994-06-09 ハードトレンチマスクの除去方法

Country Status (5)

Country Link
US (1) US5425845A (ja)
EP (1) EP0628993A3 (ja)
JP (1) JPH07142443A (ja)
KR (1) KR950001939A (ja)
TW (1) TW287311B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190999A (ja) * 1995-12-29 1997-07-22 Hyundai Electron Ind Co Ltd 半導体素子の製造方法
WO1998037575A1 (fr) * 1997-02-24 1998-08-27 Seiko Epson Corporation Procede et appareil de traitement de surface
JP2008135632A (ja) * 2006-11-29 2008-06-12 Tokyo Electron Ltd キャパシタ電極の製造方法と製造システムおよび記録媒体
JP2008166513A (ja) * 2006-12-28 2008-07-17 Tokyo Electron Ltd キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
JP2008187104A (ja) * 2007-01-31 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板処理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
US6740247B1 (en) 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
US6303466B1 (en) 1999-03-19 2001-10-16 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US8858811B2 (en) * 2003-11-01 2014-10-14 Fred Ishii Method for manufacturing a mirror device by means of a plurality of sacrificial layers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791073A (en) * 1987-11-17 1988-12-13 Motorola Inc. Trench isolation method for semiconductor devices
EP0604393B1 (en) * 1988-07-20 1997-11-05 Hashimoto Chemical Industries Co., Ltd. Diluted anhydrous hydrogen fluoride gas generator for use in dry etching apparatus
US5047815A (en) * 1988-08-18 1991-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a trench-stacked capacitor
KR930005440B1 (ko) * 1989-10-02 1993-06-21 다이닛뽕 스쿠린 세이소오 가부시키가이샤 절연막의 선택적 제거방법
JP3308556B2 (ja) * 1991-05-08 2002-07-29 日本電気株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190999A (ja) * 1995-12-29 1997-07-22 Hyundai Electron Ind Co Ltd 半導体素子の製造方法
US5994238A (en) * 1995-12-29 1999-11-30 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device with control of oxide to silicon etching selectivity
WO1998037575A1 (fr) * 1997-02-24 1998-08-27 Seiko Epson Corporation Procede et appareil de traitement de surface
JP2008135632A (ja) * 2006-11-29 2008-06-12 Tokyo Electron Ltd キャパシタ電極の製造方法と製造システムおよび記録媒体
JP2008166513A (ja) * 2006-12-28 2008-07-17 Tokyo Electron Ltd キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
JP2008187104A (ja) * 2007-01-31 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板処理装置
US8383517B2 (en) 2007-01-31 2013-02-26 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
KR950001939A (ko) 1995-01-04
US5425845A (en) 1995-06-20
EP0628993A2 (en) 1994-12-14
EP0628993A3 (en) 1995-04-12
TW287311B (ja) 1996-10-01

Similar Documents

Publication Publication Date Title
US6015760A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
US7033946B2 (en) Plasmaless dry contact cleaning method using interhalogen compounds
US5354417A (en) Etching MoSi2 using SF6, HBr and O2
TWI352387B (en) Etch methods to form anisotropic features for high
US5562801A (en) Method of etching an oxide layer
EP0202907B1 (en) In-situ photoresist capping process for plasma etching
US7056830B2 (en) Method for plasma etching a dielectric layer
US4174251A (en) Method of selective gas etching on a silicon nitride layer
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP2003517206A (ja) フッ素化合物ガス及び酸素からなるガス混合体を使用するタングステンのプラズマ処理
JPH0286126A (ja) 臭化水素によるシリコンの反応性イオンエッチング
JP2004512668A (ja) フルオロカーボンのエッチングガスを用いた磁気的に増強されたプラズマエッチング方法
JPH07118855A (ja) 複合被膜を沈積する方法
JPH07142443A (ja) ハードトレンチマスクの除去方法
US11335565B2 (en) Systems and methods to form airgaps
US20020094690A1 (en) Method for dry etching deep trenches in a substrate
US7183220B1 (en) Plasma etching methods
US5380399A (en) Method of treating semiconductor substrates
JPH06283477A (ja) 半導体装置の製造方法
JPH07169738A (ja) ドライエッチング方法
JPH1098019A (ja) 表面清浄化方法
US7192875B1 (en) Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
US11804380B2 (en) High-throughput dry etching of films containing silicon-oxygen components or silicon-nitrogen components by proton-mediated catalyst formation
JPH10177997A (ja) Ｂａｒｃおよび窒化物のその場エッチングプロセス
TW399267B (en) Taped silicon dioxide etching method with high selectivity on silicon nitride