TWI571929B - 基板載置台及電漿處理裝置 - Google Patents

基板載置台及電漿處理裝置 Download PDF

Info

Publication number
TWI571929B
TWI571929B TW102101528A TW102101528A TWI571929B TW I571929 B TWI571929 B TW I571929B TW 102101528 A TW102101528 A TW 102101528A TW 102101528 A TW102101528 A TW 102101528A TW I571929 B TWI571929 B TW I571929B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
processed
mounting table
support surface
Prior art date
Application number
TW102101528A
Other languages
English (en)
Other versions
TW201349336A (zh
Inventor
羽藤秀幸
土場重樹
山本真也
山田哲史
森廣斗
安藤健二
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201349336A publication Critical patent/TW201349336A/zh
Application granted granted Critical
Publication of TWI571929B publication Critical patent/TWI571929B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

基板載置台及電漿處理裝置
本發明係關於一種基板載置台及電漿處理裝置。
吾人已知一種在電漿處理裝置，以包圍係被處理基板之晶圓其周圍的方式，配置稱作對焦環之環狀的構件(參考例如專利文獻1)。專利文獻1記載之對焦環，被配置於基板載置台周圍，該基板載置台具備使支持晶圓之支持面的直徑較晶圓的直徑略小之基板支持部。藉由具備對焦環，將電漿關入其中的同時，降低晶圓面內之偏壓電位的緣面效應產生之不連續性，與晶圓之中央部相同地，可於其外緣部中亦施行均一而良好的處理。
然則，如專利文獻1所記載，以較晶圓之面積更小的面積形成基板載置台之頂面的情況，晶圓的外緣部較基板載置台之頂面的外緣部更往外側突出。因此，基板載置台的熱無法充分地傳達至晶圓的外緣部，晶圓的外緣部之冷卻不完全，結果，有外緣部之蝕刻特性降低的疑慮。是故，專利文獻2記載之電漿處理裝置，於基板載置台之頂面的中央形成第1熱傳遞用氣體擴散區域，並於基板載置台之頂面的外緣部形成第2熱傳遞用氣體擴散區域。藉由此一構成，可將晶圓的外緣部局部性地，並快速地冷卻或升溫。
[習知技術文獻] [專利文獻]
專利文獻1：日本特開2005-277369號公報
專利文獻2：日本特開2008-251854號公報
半導體元件之製造領域中，因細微化而進行諸多提高密集度的嘗試。此外，近年因被稱作三維安裝之半導體元件的疊層，提高每單位面積之密集度的嘗試亦頗為盛行。為了於此等被三維安裝之半導體元件形成貫通電極，亦施行使用TSV(Through-Silicon Via)技術而於晶圓形成貫通孔之嘗試。進一步，亦嘗試蝕刻「貼合晶圓」，貼合晶圓係將供形成貫通孔所用之晶圓介由黏接劑與支持晶圓貼合。
形成此等貫通孔或介層洞之孔洞的步驟，要求孔洞深度為例如100μm以上的深度，故在成為既定深度為止必須持續蝕刻處理。而若連續地施行蝕刻處理，則因來自電漿的熱輸入量而有晶圓面內之溫度分布的偏置變得更顯著之疑慮。此一情況，不僅有傷害晶圓面內的蝕刻率之均一性與晶圓面內的孔洞深度之均一性的疑慮，亦變得難以實現垂直之孔洞形狀。因此，專利文獻1及專利文獻2所記載之基板載置台中，亦期望在晶圓的外周部中積極地散熱。亦即，本技術領域，期望實現基板面內的孔洞深度之均一性的提升。
本發明人經重複深刻研究，結果發現為了解決散熱不均一，提高自基板起往基板載置台的熱傳導效率一事係為重要，吾人發現採用使基板背面之整體與係載置台之頂面的支持面接觸之構造為優良解決手段，並發現為了採用此一解決手段，必須為自電漿適當保護載置台之支持面的外緣之構造。
亦即，本發明之一態樣的基板載置台，具備：基板支持部、以及覆蓋構件。基板支持部，具有與被處理基板之背面整體接觸的圓形之支持面，以支持面支持被處理基板。覆蓋構件，為圓環狀的構件，具有較支持面更大的外徑並具有較被處理基板更小的內徑。此一覆蓋構件，自與支持面垂直的方向起觀察係以包圍支持面所支持之被處理基板其周圍的方式配置。
依此一基板載置台，由於基板之背面整體與支持面接觸，故可均一地進行溫度控制至基板的外緣部為止。因此，可減小基板面內的溫度差，可實現孔洞深度之均一性。此外，藉由使用具有較支持面更大的外徑並具有較被處理基板更小的內徑之覆蓋構件，而可覆蓋基板支持部之支持面的外緣及基板的外緣，故避免基板支持部之支持面的外緣及基板的外緣部直接暴露於電漿，並可均一地進行溫度控制至基板的外緣部為止。依此，藉由圖求基板面內的溫度分布之均一化，而可實現基板面內的孔洞深度之均一性的提升。
一實施形態中，支持面，為圓柱狀的基板支持部之一端面，可具有與被處理基板的直徑相同或較被處理基板的直徑更大的直徑。藉由如此地構成，可使被處理基板之背面整體與支持面接觸。
一實施形態中，覆蓋構件，可配置為該覆蓋構件之中心軸與基板支持部之中心軸為同軸。藉由如此地構成，可均一地覆蓋被處理基板的外緣。
一實施形態中，覆蓋構件可配置成覆蓋於基板支持部之支持面的外緣、與自被處理基板的外緣起距離0.3mm~1.0mm位置之間。藉由以上述範圍覆蓋被處理基板的外緣，而可在被處理基板的外緣中進行適當的電場調整。
一實施形態中，覆蓋構件的內徑，可形成為較被處理基板的外徑更小0.3mm~1.0mm。藉由如此地形成內徑，而可在被處理基板的外緣中進行適 當的電場調整。
一實施形態中，覆蓋構件，可配置為在被處理基板之表面與和被處理基板之表面相對向的該覆蓋構件之背面間形成空隙。藉由如此地配置，不僅一般的被處理基板，即便在使用貼合複數基板以增加厚度之貼合基板的情況，亦可避免基板支持部之支持面的外緣及基板的外緣部直接暴露於電漿，並均一地進行溫度控制至基板的外緣部為止。
一實施形態中，覆蓋構件，可具有：環狀的本體部，內徑較支持面的直徑更大；以及頂蓋部，設置於本體部的內周之一端部，往本體部之徑方向內側突出而形成該覆蓋構件的內徑。藉由如此地構成，可調整往頂蓋部之徑方向內側的突出量並施行基板外緣部的電場調整。
一實施形態中，基板支持部，可將貼合複數基板而形成之貼合基板作為被處理基板支持。即便在使用貼合複數基板以增加厚度之貼合基板的情況，仍可產生上述提升基板溫度之均一性的效果。
一實施形態中，基板支持部，可將貼合包含由石英玻璃構成之基板的複數基板而形成之貼合基板作為被處理基板支持。即便在使用含有係隔熱材料的石英玻璃之貼合基板的情況，仍可產生上述基板溫度之均一性的效果，故可產生上述提升基板溫度之均一性的效果。
本發明之其他態樣的電漿處理裝置，具備：處理室，收納圓形的被處理基板而施行電漿處理；以及基板載置台，配置於處理室內，支持被處理基板。基板載置台，具備基板支持部、以及覆蓋構件。基板支持部，具有與被處理基板之背面整體接觸的圓形之支持面，以支持面支持被處理基板。覆蓋構件，為圓環狀的構件，具有較支持面更大的外徑並具有較被處理基板更小的內徑。此一覆蓋構件，自與支持面垂直的方向起觀察係以包圍支持面所支持之被處理基板其周圍的方式配置。
依此一電漿處理裝置，由於基板之背面整體與支持面接觸，故可均一地進行溫度控制至基板的外緣部為止。因此，可減小基板面內的溫度差，可實現孔洞深度之均一性。此外，藉由使用具有較支持面更大的外徑並具有較被處理基板更小的內徑之覆蓋構件，而可覆蓋基板支持部之支持面的外緣及基板的外緣，故避免基板支持部之支持面的外緣及基板的外緣部直接暴露於電漿，並可均一地進行溫度控制至基板的外緣部為止。依此，藉由圖求基板面內的溫度分布之均一化，而可實現基板面內的孔洞深度之均一性的提升。
如同以上說明，依本發明之各種面向及實施形態，可實現基板面內的孔洞深度之均一性。
1‧‧‧處理室
2‧‧‧載置台
3‧‧‧絕緣板
3a‧‧‧內壁構件
4‧‧‧支持台
4a‧‧‧冷媒流路
4b‧‧‧冷媒入口配管
4c‧‧‧冷媒出口配管
5‧‧‧斜角覆蓋環
5b‧‧‧頂蓋部
6‧‧‧靜電吸盤
6a‧‧‧電極
6b‧‧‧絶緣體
6c、6d‧‧‧穴部
6e‧‧‧支持面
10a‧‧‧第1RF電源
10b‧‧‧第2RF電源
11a‧‧‧第1匹配器
11b‧‧‧第2匹配器
12‧‧‧直流電源
14、15‧‧‧處理氣體供給源
14a、15a‧‧‧氣體供給配管
14b、15b‧‧‧質量流量控制器
16‧‧‧沖淋頭
16a‧‧‧本體部
16b‧‧‧上部頂板
16c‧‧‧氣體擴散室
16d‧‧‧氣體流通孔
16e‧‧‧氣體導入孔
16f、16g‧‧‧氣體導入口
17‧‧‧絕緣性構件
17a‧‧‧磁場形成機構
30‧‧‧背面氣體供給配管
51‧‧‧上側環狀構件
51a‧‧‧本體部
51b‧‧‧頂蓋部
51c‧‧‧突起部
51d‧‧‧穴部
52‧‧‧下側環狀構件
52a‧‧‧溝
52b‧‧‧貫通孔
53、61‧‧‧升降銷
54、62‧‧‧驅動機構
71‧‧‧低通濾波器
72‧‧‧可變直流電源
73‧‧‧開啟‧關閉開關
81‧‧‧排氣口
82‧‧‧排氣管
83‧‧‧排氣裝置
84‧‧‧搬出入口
85‧‧‧閘閥
86、87‧‧‧防沈積遮蔽構件
89‧‧‧導電性構件
90‧‧‧控制部
91‧‧‧製程控制器
92‧‧‧使用者介面
93‧‧‧記憶部
94‧‧‧基板載置台
101‧‧‧電晶體
102‧‧‧層間絕緣膜
103‧‧‧配線構造
104‧‧‧配線層
105、107‧‧‧絕緣膜
106‧‧‧介層洞
108‧‧‧貫通電極
G‧‧‧黏接劑
LW‧‧‧貼合晶圓
K‧‧‧空隙
PR‧‧‧光阻
SW‧‧‧支持晶圓
V‧‧‧貫通孔
V1、V2‧‧‧開閉閥
W‧‧‧裝置晶圓
Wa‧‧‧表面
Wb‧‧‧背面
WE‧‧‧外周部
圖1 顯示一實施形態之電漿處理裝置的構成之概略剖面圖。
圖2 放大示意斜角覆蓋環之周邊的剖面圖。
圖3 示意於靜電吸盤支持晶圓時之，晶圓及斜角覆蓋環的狀態之剖面圖(其1)。
圖4 示意於靜電吸盤支持晶圓時之，晶圓及斜角覆蓋環的狀態之剖面圖(其2)。
圖5 示意於靜電吸盤支持晶圓時之，晶圓及斜角覆蓋環的狀態之剖面圖(其3)。
圖6 示意於靜電吸盤支持晶圓時之，晶圓及斜角覆蓋環的狀態之剖面圖(其4)。
圖7 放大顯示在被上側環狀構件之頂蓋部覆蓋的狀態下靜電吸盤所支持之晶圓其狀態的剖面圖。
圖8 用於說明未設置覆蓋晶圓的外周部之上側覆蓋構件的場合，晶圓的外周部中在晶圓之基體表面產生表面粗糙的樣子之剖面圖。
圖9 用於說明形成在晶圓之貫通孔傾斜的樣子之剖面圖。
圖10 顯示在自晶圓之外緣起距離相異的各點，測定自藉由蝕刻形成之貫通孔其中心軸的垂直方向起之傾斜角的結果之圖表。
圖11 顯示在自晶圓之外緣起距離相異的各點，測定使用實驗例1、2之相異條件灰化時的光阻之灰化率的結果之圖表。
圖12 顯示在自晶圓之外緣起距離相異的各點，測定灰化前後之光阻膜的厚度之結果的圖表。
圖13 示意貼合晶圓之構成的剖面圖。
圖14(a)~(c) 用於說明貼合晶圓之製造方法的圖，為示意各步驟中的晶圓之狀態的剖面圖(其1)。
圖15(a)~(c) 用於說明貼合晶圓之製造方法的圖，為示意各步驟中的晶圓之狀態的剖面圖(其2)。
圖16(a)~(b) 說明離子與自由基之特性的相異之概要圖。
圖17 顯示蝕刻率及灰化率之間隙長相依性的圖表。
圖18 顯示圖17之一部分範圍的圖表。
圖19 調整斜角覆蓋環的高度位置(間隙的長度)之電漿處理的流程圖。
圖20 說明斜角覆蓋環的高度位置(間隙的長度)之概要圖。
圖21 顯示未調整斜角覆蓋環的高度位置之情況的，蝕刻率及灰化率之面內位置相依性的圖表。
圖22 顯示調整斜角覆蓋環的高度位置之情況的，蝕刻率及灰化率之面內位置相依性的圖表。
圖23 Si基板面內溫度之模擬結果。(a)為載置於比較例1之基板載置台的情況之模擬結果，(b)為載置於實施例1之基板載置台的情況之模擬結果。
圖24 SiO2基板面內溫度之模擬結果。(a)為載置於比較例2之基板載置台的情況之模擬結果，(b)為載置於實施例2之基板載置台的情況之模擬結果。
圖25 取決於比較例3之基板載置台及實施例3之基板載置台的中心位置之電場的模擬結果。
圖26 在比較例4之基板載置台及實施例4、5之基板載置台所載置的 基板形成孔洞時之條件。
圖27 形成在比較例4之基板載置台所載置的基板之孔洞其剖面SEM像。
圖28 圖27所示之孔洞的資料。
圖29 形成在實施例4之基板載置台所載置的基板之孔洞其剖面SEM像。
圖30 圖29所示之孔洞的資料。
圖31 形成在實施例5之基板載置台所載置的基板之孔洞其剖面SEM像。
圖32 圖31所示之孔洞的資料。
[實施本發明之最佳形態]
以下，參考附圖對各種實施形態詳細地加以說明。另，對各附圖中相同或相當之部分附加同一符號。
圖1為，顯示本實施形態之電漿處理裝置的構成之概略剖面圖。電漿處理裝置具有處理室1，被氣密性地構成，為電性接地電位。此一處理室1，呈圓筒狀，例如由鋁等構成。於處理室1內，收納將係被處理基板之半導體晶圓(以下單以「晶圓」稱之)W水平地支持的基板載置台94。基板載置台94，具備載置台2、靜電吸盤6及斜角覆蓋環5。另，載置台2及靜電吸盤6，相當於本發明之一形態的基板支持部；斜角覆蓋環5，相當於本發明之一形態的覆蓋構件。此外，晶圓W例如由矽構成。
載置台2呈圓柱狀，例如以鋁等構成，具有作為下部電極的功能。此一載置台2，介由絕緣板3被導體之支持台4所支持。此外，以包圍載置台2及支持台4其周圍的方式，設置例如由石英等構成之圓筒狀的內壁構件3a。於載置台2之上方的外周，設置圓環狀的斜角覆蓋環5。關於斜角覆蓋環5之詳細構成，將於後細述。
載置台2，介由第1匹配器11a與第1RF電源10a相連接，此外，介由第2匹配器11b與第2RF電源10b相連接。第1RF電源10a，為電漿產生用之電源，自此一第1RF電源10a將既定頻率(27MHz以上，例如100MHz)之高頻電力供給至載置台2。此外，第2RF電源10b，為離子引入用(偏壓用)之電源，自此一第2RF電源10b將較第1RF電源10a更低的既定頻率(32MHz以下，例如13.56MHz)之高頻電力供給至載置台2。另一方面，於載置台2上方，以與載置台2平行地對向的方式，設置具有作為上部電極的功能之沖淋頭16，沖淋頭16及載置台2，作為一對電極(上部電極與下部電極)而作用。另，係上部電極之沖淋頭16與係下部電極之載置台2，相當於本發明之一形態的照射部。
於載置台2之頂面，設置靜電吸盤6。靜電吸盤6呈圓板狀，使該靜電吸盤6之一方的主面(一端面)為用於支持晶圓W之支持面6e。支持面6e呈圓形，與晶圓W之背面整體接觸而支持圓板狀的晶圓W。亦即，支持面6e的直徑，與晶圓W的直徑相同，或較晶圓W的直徑更大，支持面6e為與晶圓W之背面整體熱接觸的構成。此一靜電吸盤6，在絶緣體6b之間夾設電極6a而構成，於電極6a與直流電源12相連接。而藉由自直流電源12起對電極6a施加直流電壓，在電極6a與晶圓W之間產生庫侖力，並以產生之庫侖力將晶圓W之背面整體吸附於支持面6e。如此地，將晶圓W支持於靜電吸盤6之支持面6e。
於支持台4內部，形成冷媒流路4a，並在冷媒流路4a，連接冷媒入口配管4b、冷媒出口配管4c。而藉由在冷媒流路4a中使適宜之冷媒，例如冷卻水等循環，使其成為可將支持台4及載置台2控制為既定溫度之構成。此外，以貫通載置台2等的方式，設置供使氦氣等冷熱傳遞用氣體(與晶圓W熱交換之冷卻氣體：背面氣體)流通於晶圓W之背面側所用的背面氣體供給配管30，此一背面氣體供給配管30，與未圖示之背面氣體供給源相連接。藉由上述構成，將以靜電吸盤6吸附支持於支持面6e之晶圓W，控制為既定溫度。因晶圓W背面整體與支持面6e接觸，故適宜地進行晶圓 W與支持面6e之熱傳導。
前述之沖淋頭16，設置於處理室1之頂壁部分。沖淋頭16，具備本體部16a與成為電極板之上部頂板16b，介由絕緣性構件17被處理室1上部所支持。本體部16a，由導電性材料，例如表面被陽極氧化處理的鋁所形成，構成為可將上部頂板16b任意裝卸於其下部地支持。
於本體部16a之內部，設置氣體擴散室16c，以位於此氣體擴散室16c下部的方式，在本體部16a底部，形成複數氣體流通孔16d。此外，於上部頂板16b，以與上述氣體流通孔16d重疊的方式設置氣體導入孔16e，使其貫通該上部頂板16b之厚度方向。藉由此等構成，供給至氣體擴散室16c的處理氣體，介由氣體流通孔16d及氣體導入孔16e以沖淋的方式被分散而供給至處理室1內。另，於本體部16a等，設置用於使冷媒循環的未圖示之配管，成為在電漿蝕刻處理中可將沖淋頭16冷卻為期望溫度的構成。
於本體部16a，形成供往氣體擴散室16c導入蝕刻用之處理氣體所用的氣體導入口16f。此一氣體導入口16f與氣體供給配管14a相連接，而此一氣體供給配管14a之另一端，與供給蝕刻用之處理氣體的處理氣體供給源14相連接。在氣體供給配管14a，自上游側起依序設置質量流量控制器(MFC)14b、及開閉閥V1。之後，自處理氣體供給源14將用於電漿蝕刻之處理氣體，介由氣體供給配管14a供給至氣體擴散室16c，並自此一氣體擴散室16c起，介由氣體流通孔16d及氣體導入孔16e將其分散而供給至處理室1內。
此外，於本體部16a，形成供往氣體擴散室16c導入灰化用之處理氣體所用的氣體導入口16g。此一氣體導入口16g與氣體供給配管15a相連接，而此一氣體供給配管15a之另一端，與供給灰化用之處理氣體的處理氣體供給源15相連接。在氣體供給配管15a，自上游側起依序設置質量流量控制器(MFC)15b、及開閉閥V2。之後，自處理氣體供給源15將用於電漿蝕刻之處理氣體，介由氣體供給配管15a供給至氣體擴散室16c，並自此一 氣體擴散室16c，介由氣體流通孔16d及氣體導入孔16e將其分散而供給於處理室1內。
前述作為上部電極之沖淋頭16，介由低通濾波器(LPF)71與可變直流電源72電性連接。此一可變直流電源72，為藉由開啟‧關閉開關73而可開啟‧關閉供電的構成。可變直流電源72之電流電壓與開啟‧關閉開關73的開啟‧關閉，係以後述控制部90控制。另，如同後述，自第1RF電源10a、第2RF電源10b將高頻施加於載置台2而在處理空間產生電漿時，因應必要以控制部90將開啟‧關閉開關73開啟，對作為上部電極之沖淋頭16施加既定的直流電壓。
於處理室1之頂棚部，設置延伸為環狀或同心圓狀之磁場形成機構17a。此一磁場形成機構17a，以使處理空間的高頻放電容易開始(引發電漿)而穩定維持放電的方式運作。此外，以自處理室1之側壁起延伸至較沖淋頭16的高度位置更為上方之方式設置圓筒狀的接地導體1a。此一圓筒狀的接地導體1a，於其上部具有頂壁。
於處理室1之底部，形成排氣口81，此一排氣口81，介由排氣管82與排氣裝置83相連接。排氣裝置83，具有真空泵，藉由使此一真空泵作動而將處理室1內減壓至既定真空度為止。另一方面，於處理室1之側壁，設置晶圓W之搬出入口84，並在此一搬出入口84，設置開閉該搬出入口84之閘閥85。
於處理室1之側部內側，沿著內壁面設置防沈積遮蔽構件86。防沈積遮蔽構件86，防止蝕刻副產物(沉積物)附著於處理室1。在此一防沈積遮蔽構件86之與晶圓W略同高度的位置，設置以可控制對地之電位的方式連接之導電性構件(GND區塊)89，藉以防止異常放電。此外，於防沈積遮蔽構件86之下端部，設置沿著內壁構件3a延伸之防沈積遮蔽構件87。防沈積遮蔽構件86、87，可任意裝卸。
其次，對斜角覆蓋環5之詳細構成加以說明。圖2為，放大示意斜角覆蓋環5之周邊的剖面圖。如圖1及圖2所示，斜角覆蓋環5，具有上側環狀構件51、下側環狀構件52、升降銷53及驅動機構54。
上側環狀構件51，為環狀的構件，自與靜電吸盤6之支持面6e垂直的方向起觀察係以包圍支持面6e所支持之晶圓W其周圍的方式配置。上側環狀構件51，具有本體部51a及頂蓋部51b。本體部51a為，外徑DA及內徑較支持面6e的直徑DB更大之圓筒構件(環狀的構件)。頂蓋部51b，圍繞本體部51a的內周壁之一端部的全周，設置為較本體部51a的內周壁更往徑方向內側突出。頂蓋部51b，設置為覆蓋支持面6e的外緣、及靜電吸盤6所支持之晶圓W的外周部WE之既定區域(外緣部)。亦即，頂蓋部51b設置為，以頂蓋部51b形成之窗的直徑DI，較支持面6e的直徑DB及晶圓W的直徑DO更小。而此一上側環狀構件51，配置為該上側環狀構件51之中心軸M1與載置台2及靜電吸盤6之中心軸M2同軸。此外，上側環狀構件51，配置為晶圓W之表面與和晶圓W之表面相對向的上側環狀構件51之背面(即頂蓋部51b之背面)之間形成空隙K。上側環狀構件51，藉由頂蓋部51b，防止電漿迴流至晶圓W的外周部WE中之既定區域。作為上側環狀構件51，可使用石英或氧化釔(Y2O3)，無論為其中任一材料，皆可調整晶圓W的外周部WE附近之電場。
下側環狀構件52，具有與上側環狀構件51對應的圓環形狀。於下側環狀構件52之頂面，形成環狀的溝52a。藉由將形成在下側環狀構件52頂面之環狀的溝52a與本體部51a嵌合，而將上側環狀構件51束縛於水平方向。
下側環狀構件52，沿著圓周方向，於複數處(例如3處)形成將下側環狀構件52上下貫通之貫通孔52b。在上側環狀構件51之與貫通孔52b對應的部分，形成突起部51c。藉由將形成在下側環狀構件52之貫通孔52b與突起部51c嵌合，而束縛對於下側環狀構件52之上側環狀構件51沿著圓周方向的移動。作為下側環狀構件52，可使用石英。
於上側環狀構件51的突起部51c之底面，形成穴部51d。於與上側環狀構件51所形成之穴部51d對應而在靜電吸盤6形成之穴部6c內，以可上下動作的方式設置升降銷53，藉由驅動機構54上下驅動。升降銷53上升時，升降銷53之前端將上側環狀構件51的穴部51d之頂面往上推，藉而使上側環狀構件51上升。
靜電吸盤6，具有升降銷61及驅動機構62。於形成在靜電吸盤6之穴部6d內，以可上下動作的方式設置升降銷61，藉由驅動機構62上下驅動。升降銷61上升時，升降銷61之前端將晶圓W往上推，藉而使晶圓W上升。
上述構成之電漿處理裝置，藉控制部90統括地控制其動作。此一控制部90設有：製程控制器91，具備CPU以控制電漿處理裝置之各部；使用者介面92；以及記憶部93。
使用者介面92，係由為使製程管理者管理電漿處理裝置而進行指令的輸入操作之鍵盤、以及將電漿處理裝置的運作狀況視覺化地顯示之顯示器等所構成。
記憶部93收納有配方，該配方儲存有以製程控制器91的控制來實現在電漿處理裝置實行之各種處理的控制程式(軟體)與處理條件資料等。而因應必要，以來自使用者介面92之指示等自記憶部93叫出任意的配方使製程控制器91實行，藉以在製程控制器91之控制下，在電漿處理裝置施行期望之處理。此外，控制程式與處理條件資料等之配方，可利用收納於電腦可讀取之電腦記憶媒體(例如硬碟、CD、軟性磁碟、半導體記憶體等)等之狀態者。或亦可自其他裝置，介由例如專用線路隨時傳送控制程式與處理條件資料等與配方以於線上利用。
接著，對電漿蝕刻方法加以說明。圖3至圖6為，示意於靜電吸盤6支持晶圓W時之，晶圓W及斜角覆蓋環5的狀態之剖面圖。
首先，在靜電吸盤6未支持晶圓W的狀態下(參考圖3)，以驅動機構54使升降銷53上升，藉由上升之升降銷53將上側環狀構件51往上推而使其上升(參考圖4)。
其次，開啟閘閥85，將表面形成光阻圖案之晶圓W，以未圖示之搬運機械臂等，通過未圖示之真空預備室自搬出入口84起搬入處理室1內之靜電吸盤6上。如此一來，則以驅動機構62使升降銷61上升，藉由上升之升降銷61自搬運機械臂承接晶圓W(參考圖5)。
接著，使搬運機械臂退避至處理室1外，關閉閘閥85。而後，以驅動機構62使升降銷61下降，將晶圓W載置於靜電吸盤6(參考圖6)。進一步，自直流電源12將既定的直流電壓施加於靜電吸盤6之電極6a，以庫侖力靜電吸附晶圓W而支持之。亦即，晶圓W，在背面整體與靜電吸盤6之支持面6e接觸的狀態被支持。
之後，伴隨著以驅動機構54使升降銷53下降，將上側環狀構件51下降。此時之狀態，與圖2所示的狀態相同。而支持面6e的外緣及晶圓W的外周部WE中之既定區域，被上側環狀構件51之頂蓋部51b覆蓋。
另，本實施形態，對於在上側環狀構件51下降之前，施行靜電吸盤6產生之晶圓W的靜電吸附之例子加以說明。然則，亦可在上側環狀構件51下降後，施行靜電吸盤6產生之晶圓W的靜電吸附。
圖7為，放大顯示在被上側環狀構件51之頂蓋部51b覆蓋的狀態下靜電吸盤6所支持之晶圓W其狀態的剖面圖。如圖7所示，在晶圓W的外周部WE之自晶圓W的外緣起既定寬度L之區域中，晶圓W被上側環狀構件51所覆蓋。此外，雖於晶圓W之表面形成光阻圖案，但在晶圓W的外周部WE之自晶圓W的外緣起既定寬度L之區域中，光阻PR被去除，露出晶圓W之基體表面。因此，如下式(1)所示，L>L1 (1)
既定寬度L，可至少較既定寬度L1更大。此處，使上側環狀構件51的內徑為DI，使晶圓W的外徑為DO時(參考圖2)，DI、DO、L，滿足下式(2)的關係：L=(DO-DI)/2 (2)
因此，依據式(1)、式(2)，可滿足下式(3)的關係：DI<DO-2L1 (3)
亦即，上側環狀構件51之頂蓋部51b的內徑DI，可依據晶圓W的外徑DO、與既定寬度L1而決定。
而後，以排氣裝置83之真空泵通過排氣口81將處理室1內排氣。接著，藉由對晶圓W照射蝕刻用之處理氣體的電漿，而施行蝕刻處理。
蝕刻處理中，處理室1內成為既定的真空度後，自處理氣體供給源14起將既定的處理氣體(蝕刻氣體)導入處理室1內，使處理室1內保持為既定壓力。以光阻圖案為遮罩而蝕刻係晶圓W之基體的Si時，作為處理氣體，可使用例如Cl2、Cl2+HBr、Cl2+O2、CF4+O2、SF6、Cl2+N2、Cl2+HCl、HBr+Cl2+SF6等所謂的鹵素系氣體。抑或於晶圓W之表面將SiO2、SiN等硬罩膜形成單層或複數層，以光阻圖案為遮罩而蝕刻其等之硬罩膜時，作為處理氣體，可使用例如CF4、C4F8、CHF3、CH3F、CH2F2等CF系氣體與Ar氣體等之混合氣體，或因應必要於此一混合氣體添加氧的氣體等。在將此等處理氣體導入的狀態下，自第1RF電源10a起，對載置台2供給頻率為例如100MHz之高頻電力。此外，自第2RF電源10b起，為了離子引入，對載置台2供給頻率為例如13.56MHz之高頻電力(偏壓用)。
而後，藉由對係下部電極的載置台2施加高頻電力，在係上部電極的沖淋頭16與係下部電極的載置台2之間形成電場。於晶圓W存在之處理空間產生放電，對晶圓W照射藉由此一放電所形成之處理氣體的電漿。以照射之電漿，在外周部WE之既定區域被上側環狀構件51所覆蓋的狀態下，以形成在晶圓W之表面的光阻圖案為遮罩，將靜電吸盤6所支持的晶圓W之表面非等向性蝕刻。
接著，在上述蝕刻處理結束時，持續地施行將殘存之光阻去除的灰化處理。亦即，藉由對晶圓W照射灰化用之處理氣體的電漿，施行蝕刻處理。
灰化處理中，在處理室1內成為既定的真空度之狀態下，自處理氣體供給源15起，將既定的處理氣體(灰化氣體)導入處理室1內，使處理室1內保持既定壓力。作為處理氣體，可使用例如O2氣體、NO氣體、N2O氣體、H2O氣體、O3氣體等之氣體。在將此等處理氣體導入的狀態下，自第1RF電源10a起，對載置台2供給頻率為例如100MHz之高頻電力。此外，自第2RF電源10b起，為了離子引入，對載置台2供給頻率為例如13.56MHz之高頻電力(偏壓用)。
而後，藉由對係下部電極的載置台2施加高頻電力，在係上部電極的沖淋頭16與係下部電極的載置台2之間形成電場。於晶圓W存在之處理空間產生放電，對晶圓W照射藉由此一放電所形成之處理氣體的電漿。以照射之電漿，在外周部WE之既定區域被上側環狀構件51所覆蓋的狀態下，將殘存在靜電吸盤6所支持的晶圓W其表面之光阻灰化藉以去除之。
如此地，施行蝕刻處理與灰化處理後，停止高頻電力的供給、直流電壓的供給及處理氣體的供給，並以與前述順序相反的順序，將晶圓W自處理室1內搬出。
以上，依本實施形態之電漿處理裝置，則蝕刻晶圓W時，可抑制晶圓W的外周部WE之既定區域中產生表面粗糙的情況。例如，在形成光阻圖案，但光阻於晶圓W的外周部WE之自晶圓W的外緣起既定寬度之區域中被去除的晶圓W之情況，在晶圓W之基體表面露出的狀態進行蝕刻。因此，由於露出的晶圓W之基體表面被曝露於電漿，而如圖8所示，有晶圓W的外周部WE之既定區域中晶圓W之基體表面產生表面粗糙，即產生所謂的黑矽之情況。另一方面，依本實施形態之電漿處理裝置，則晶圓W的外周部WE之自晶圓W的外緣起既定寬度之區域中，晶圓W被上側環狀 構件51覆蓋。藉此，在蝕刻處理中，可防止電漿迴流至晶圓W的外周部WE之既定區域。是故，晶圓W的外周部WE之自晶圓W的外緣起既定寬度之區域中露出的晶圓W之基體表面不被曝露於電漿，可防止晶圓W的外周部WE中晶圓W之基體表面產生表面粗糙的情況。亦即，可保護晶圓W的外周部WE。
此外，依本實施形態之電漿處理裝置，則在蝕刻形成有光阻圖案之晶圓W以形成貫通孔時，藉由調整上側環狀構件51之頂蓋部51b的突出量，可抑制晶圓W的外周部WE中，自貫通孔的垂直方向之傾斜角的產生。以下，就此一作用效果加以詳細說明。
設置覆蓋晶圓W的外周部WE之上側環狀構件51時，上側環狀構件51之頂蓋部51b之前端附近，有形成在晶圓W之貫通孔V傾斜的情形。亦即，如圖9所示，貫通孔V之中心軸與水平方向構成的角為θ時，自垂直方向起以傾斜角(90-θ)傾斜。此係為了以頂蓋部51b防止電漿迴流至晶圓W的外周部WE，另一方面，考慮電漿的照射方向亦傾斜。
對於傾斜角(90-θ)與頂蓋部51b之突出量的關係，施行以下測定。另，以下所示之測定，係為了確認斜角覆蓋環5之特性而施行，故使用靜電吸盤6之支持面6e未與晶圓W之背面整體接觸的基板載置台94進行測定，但如同在後述實施例所確認，即便在使用靜電吸盤6之支持面6e與晶圓W之背面整體接觸的基板載置台94進行測定之情況，亦產生相同效果。圖10為，使DO=300mm，L=1.7mm(DI=296.6mm)或L=1.0mm(DI=298mm)之例子中，在自晶圓W之外緣起距離相異的各點，測定自藉由蝕刻形成之貫通孔V其中心軸的垂直方向起之傾斜角(90-θ)的結果之圖表。黑點顯示L=1.0mm時，白點顯示L=1.7mm時。另，圖10中，傾斜角(90-θ)=0時意指中心軸完全未傾斜，而傾斜角(90-θ)大時意指中心軸亦大幅傾斜。
在L=1.7mm及L=1.0mm之任一情況，自晶圓W之外緣起距離大之 區域，即晶圓W的中心部側之區域，(90-θ)略等於0，故貫通孔V沿著略垂直方向形成，幾乎未傾斜。而在L=1.7mm及L=1.0mm之任一情況，自晶圓W之外緣起距離小之區域，即晶圓W的外周部側之區域，隨著越接近上側環狀構件51之頂蓋部51b的前端，貫通孔V之傾斜角(90-θ)增加。
此外，L=1.0mm時，與L=1.7mm時相比，自晶圓W之外緣起的距離相等之位置，傾斜角(90-θ)小。亦即，既定寬度L越小，自貫通孔V的垂直方向起之傾斜角(90-θ)越小。此係指，依上式(2)，則上側環狀構件51之頂蓋部51b的內徑DI越大，自貫通孔V的垂直方向起之傾斜角(90-θ)越小之意。
另，亦可考慮對於上側環狀構件51之晶圓W的相對位置之定位精度而調整突出量。此處，使對於上側環狀構件51之晶圓W的相對位置之定位精度為±a0。此外，使起因於前述搬運機械臂或升降銷61等的晶圓W之搬運系統的晶圓W之定位精度為±a1，並使起因於升降銷53或斜角覆蓋環5之形狀精度的斜角覆蓋環5之定位精度為±a2。如此一來，則如下式(4)所示：a0=a1+a2 (4)
對於上側環狀構件51之晶圓W的相對位置之定位精度±a0的絕對值a0，等於晶圓W之定位精度±a1的絕對值a1、與斜角覆蓋環5之定位精度±a2的絕對值a2之和。
此時，既定寬度L，宜設計為即使在加入起因於定位精度之變動的情形時亦不致成為未達於既定寬度L1的值。若假定既定寬度L未達於既定寬度L1，則晶圓W的外周部WE之光阻被去除，晶圓W之基體表面露出的區域曝露於電漿。因此，在加入起因於定位精度之變動時的既定寬度L之範圍(L±a0)的最小值(L-a0)等於既定寬度L1時，可保護晶圓W的外周部WE而抑制表面粗糙的產生，並使自貫通孔V的垂直方向起之傾斜角(90-θ)為最小。另，圖7顯示，加入起因於定位精度之變動時的既定寬度L 之最小值(L-a0)，等於寬度尺寸L1的場合。
抑或，可使加入起因於定位精度之變動時的既定寬度L之最小值(L-a0)，等於在既定寬度L1加上既定的裕度α之值(L1+α)。亦即，如下式(5)所示：L=L1+(a0+α) (5)
既定寬度L，以成為如下之總和的方式決定亦可：既定寬度L1、及依據對於上側環狀構件51之晶圓W的相對位置之定位精度a0與裕度α之既定寬度(a0+α)。因此，式(5)，可依據式(2)，滿足下式(6)的關係：DI=DO-2(L1+a0+α) (6)
亦即，上側環狀構件51之頂蓋部51b的內徑DI，可依據晶圓W的外徑DO、既定寬度L1、與因應定位精度a0的既定寬度(a0+α)而決定。藉此，可保護晶圓W的外周部WE而抑制表面粗糙的產生，並使自貫通孔V的垂直方向起之傾斜角(90-θ)為最小。
此外，本實施形態之電漿處理裝置中，斜角覆蓋環5的材料並無特別限定。以下顯示關於斜角覆蓋環5的材料與貫通孔V之對於水平方向的角度θ之測定結果。此處，對於使L=1.7mm，使用石英或氧化釔(Y2O3)作為上側環狀構件51的場合；以及使L=1.0mm，使用氧化釔(Y2O3)作為上側環狀構件51的場合之3個例子，於表1顯示在自晶圓之中心起距離相異的各點，測定形成的貫通孔V之對於水平方向的角度θ(°)之結果。自晶圓W之外緣起距離相異
比較表1的上層與中層所示之結果，則使用以氧化釔(Y2O3)構成之 上側環狀構件51的場合，與使用具有相等內徑(DI=296.6mm)、以石英構成之上側環狀構件51的場合略相等，獲得略接近90°的角度θ。若考慮氧化釔較石英在電漿耐性上優良的點，則藉由使用氧化釔作為上側環狀構件51，可保護晶圓W的外周部WE，並使上側環狀構件51長壽命化。
另一方面，比較表1的中層與下層所示之結果，則使用以氧化釔(Y2O3)構成、具有互相相異的內徑(DI=296.6mm)之上側環狀構件51的場合，上側環狀構件51的內徑DI越大，獲得越接近90°的角度θ。因此，上側環狀構件51的內徑DI越大，則可抑制自貫通孔V的垂直方向起之傾斜角的產生。
如同以上說明，鑒於上側環狀構件51之頂蓋部51b的內徑DI越大，自貫通孔V的垂直方向起之傾斜角(90-θ)越小、及盡可能地確保內徑DI大者可使成膜區域廣，而例如將自晶圓W之外緣起的距離(即圖7所示之L)設定為較1.0mm更小亦可。另一方面，必須在不產生黑矽的範圍，增大內徑DI。因此，例如以使自晶圓W之外緣起的距離(即圖7所示之L)不較0.3mm更小的方式，使頂蓋部51b突出。如此地，可在成為L=0.3mm~1.0mm之範圍加以設定。亦即，內徑DI，可形成為較晶圓W的外徑DO更小0.3mm~1.0mm。
此外，依本實施形態之電漿處理裝置，則將殘存於晶圓W之光阻灰化時，藉由調整上側環狀構件51之頂蓋部51b的突出量，可抑制晶圓W的外周部WE中灰化率降低之情形。以下，對此一灰化率降低的抑制加以說明。
圖11為，顯示在自晶圓W之外緣起距離相異的各點，測定使用相異條件(實驗例1、2)灰化時的光阻之灰化率的結果之圖表。實驗例1、2的條件，如同以下。
(實驗例1)
處理裝置內壓力：300mTorr
高頻電源功率(上部電極/下部電極)：0/1500W
處理氣體的流量：O2=300sccm
處理時間：30秒
(實驗例2)
處理裝置內壓力：100mTorr
高頻電源功率(上部電極/下部電極)：0/2000W
處理氣體的流量：O2=1300sccm
處理時間：30秒
如圖11所示，自晶圓W之外緣起的距離越小，即晶圓越外周側，灰化率降低。此係顯示，藉由上側環狀構件51防止電漿迴流至晶圓W的外周部WE，另一方面，灰化率在上側環狀構件51附近降低。實驗例1中，自外緣起3mm位置之灰化率對於自外緣起0.3mm位置之灰化率的比，為10%程度。
然而，實驗例2，與實驗例1相比，全區域灰化率增加。此外，自外緣起3mm位置之灰化率對於自外緣起0.3mm位置之灰化率的比，增加至50%程度為止。因此，藉由使製程條件最佳化，在被上側環狀構件51覆蓋之晶圓W的外周部WE中，亦可抑制灰化率的降低。
圖12為，對於上側環狀構件51的內徑為DI=296.6mm及DI=298mm之情況，顯示在自晶圓W之外緣起距離相異的各點，測定灰化前後之光阻膜的厚度之結果的圖表。另，使上側環狀構件51的內徑為任一值時，灰化前之光阻膜的厚度為相等。
自晶圓W之外緣起的距離為0.5mm之位置中，DI=298mm時的灰化後之光阻膜的厚度，較DI=296.6mm時的灰化後之光阻膜的厚度更小。亦即，藉由使上側環狀構件51的內徑增大，在被上側環狀構件51覆蓋之晶圓W的外周部WE中，亦可抑制灰化率的降低。
進一步，依本實施形態之電漿處理裝置，則晶圓W之背面整體與支持面6e接觸，故可均一地進行溫度控制至晶圓W的外周部WE為止。因自由基反應對蝕刻有主導性地影響，故有控制電漿照射產生之晶圓W的溫度上升之必要。特別是，形成貫通孔或介層洞之步驟中，必須將晶圓W長時間暴露於電漿，故有積極地抑制電漿照射產生之晶圓W的溫度上升之必要。若未控制溫度以使晶圓W面內中不產生溫度差，則成為晶圓W面內中蝕刻率之不均一的要因，並對孔洞深度之不均一性造成影響。本實施形態之電漿處理裝置，藉由採用使晶圓W之背面整體與支持面6e接觸的構成，而可均一地進行溫度控制至晶圓W的外周部WE為止，並可使晶圓W面內之蝕刻率均一。因此，可提高晶圓W面內中孔洞深度之均一性。此外，單使支持面6e的直徑DS較晶圓W的直徑DO更大之情況，有支持面6e直接暴露於電漿的疑慮。依本實施形態之電漿處理裝置，則藉由使用覆蓋支持面6e的外緣及晶圓W的外周部WE之自晶圓W的外緣起既定寬度之區域的斜角覆蓋環5，而可避免將支持面6e的外緣、及晶圓W的外周部WE之自晶圓W的外緣起既定寬度之區域直接曝露於電漿，此外調整斜角覆蓋環5的頂蓋部5b之往徑方向內側的突出量而施行電場調整，可將孔洞形狀最佳化。亦即，可兼顧孔洞形狀的最佳化、及晶圓W面內的孔洞深度之均一性的提高。
另，上述實施形態所使用之晶圓，可為貼合複數晶圓而形成之貼合基板(貼合晶圓)。圖13為，示意貼合晶圓LW之構成的剖面圖。貼合晶圓LW，具有裝置晶圓W及支持晶圓SW。裝置晶圓W，為表面Wa形成有電晶體等之半導體裝置的基板。支持晶圓SW為，將裝置晶圓W磨削背面Wb而將其薄型化時，用於補強薄型化之裝置晶圓W的基板。支持晶圓SW，例如由石英玻璃構成。裝置晶圓W，介由黏接劑G與支持晶圓SW貼合。貼合基板，例如採用三維安裝之半導體裝置。為了在此一貼合基板形成貫通電極，使用TSV(Through-Silicon Via)技術以形成貫通孔。
圖14及圖15為，用於說明採用貼合晶圓的半導體裝置之製造方法的圖，為示意各步驟中的晶圓之狀態的剖面圖。
首先，在由矽晶圓等構成的裝置晶圓W之表面形成電晶體101，並在形成有電晶體101的裝置晶圓W上形成層間絕緣膜102(圖14(a))。
其次，於層間絕緣膜102上，形成配線構造103。在層間絕緣膜102上，將配線層104、絕緣膜105交互地疊層，並形成貫通絕緣膜105而將上下配線層104間電性連接之介層洞106(圖14(b))。
而後，將裝置晶圓W上下反轉，介由黏接劑G與支持晶圓SW貼合藉以準備貼合晶圓LW。支持晶圓SW為，將裝置晶圓W磨削背面Wb而使其薄型化時，補強薄型化之裝置晶圓W，作為防止翹曲之支持體的基板，例如由矽晶圓等構成。而後，將貼合晶圓LW，以例如磨削裝置所具備之支持部加以支持，磨削晶圓W之背面Wb側，以使磨削前的厚度T1成為既定厚度T2的方式薄型化(圖14(c))。既定厚度T2，可為例如50~200μm。
另，圖14中，為了圖示容易，將層間絕緣膜102及配線構造103的厚度誇張地描繪，但實際上，層間絕緣膜102及配線構造103的厚度，與晶圓W之基體本身的厚度相比為極小(圖15中亦相同)。
此外，貼合晶圓LW的外周部WE中露出黏接劑G。接著，藉由於晶圓W之背面Wb塗布光阻，將其曝光、顯影，而形成未圖示之光阻圖案。而後，將在晶圓W之背面Wb形成有光阻圖案的貼合晶圓LW，與上述電漿蝕刻方法同樣地蝕刻而形成貫通孔V。之後，將形成有貫通孔V之貼合晶圓LW其晶圓W之背面Wb所殘存的光阻，與上述電漿蝕刻方法同樣地灰化而去除(圖15(a))。可使貫通孔V的徑，為例如1~10μm。此外，貫通孔V的深度，相當於磨削晶圓W之背面Wb而使其薄型化後的晶圓W之基體本身的厚度，可如同前述地使其為例如50~200μm。
接著，以被覆貫通孔V的內周面的方式，形成例如聚醯亞胺等之絕緣 膜107，在內周面被絕緣膜107被覆之貫通孔V內，以電解電鍍法等形成貫通電極108(圖15(b))。
而後，將支持晶圓SW自晶圓W剝除，使其薄型化，獲得形成有貫通電極108之晶圓W。藉由例如照射紫外線(UV光)，可降低光反應性之黏接劑G的黏接力而進行剝除(圖15(c))。
貼合晶圓LW，在外周部WE中，自外緣起既定寬度的外周區域(外緣部)，被上側覆蓋構件所覆蓋。藉此，蝕刻處理中，可防止電漿迴流至貼合晶圓LW的外周部WE。是故，貼合晶圓LW之晶圓W的外周部WE之自晶圓W的外緣起既定寬度之區域中露出的晶圓W之基體表面，不被曝露於電漿，可防止晶圓W的外周部WE中晶圓W之基體表面產生表面粗糙。
此外，貼合晶圓LW的外周部WE中，晶圓W與支持晶圓SW之間，露出黏接劑G。因此，貼合晶圓LW的外周部WE中露出之黏接劑G不被曝露於電漿，可防止黏接劑G被剝除而產生粉塵、及剝除晶圓彼此的情形。進一步，可防止貼合晶圓LW的外周部WE脆性化、及產生裂縫的情形。亦即，可保護貼合晶圓LW的外周部WE。
進一步，貼合晶圓LW之背面整體與支持面6e接觸，故可均一地進行溫度控制至貼合晶圓LW的外周部WE為止。因自由基反應對矽蝕刻有主導性地影響，故藉由均一地進行溫度控制至貼合晶圓LW的外周部WE為止，可實現孔洞深度之均一性與垂直之孔洞形狀。使用貼合晶圓LW的場合，與使用單體之晶圓W的場合相比厚度增加，故晶圓面內的溫度容易產生不均。特別是，採用石英玻璃作為支持晶圓SW的情況，因支持晶圓SW係作為隔熱材料而運作，故晶圓面內的溫度差有變得更顯著的傾向。因此，藉由採用晶圓LW之背面整體與支持面6e接觸的構成，而可均一地進行溫度控制至晶圓LW的外周部WE為止，並可使晶圓LW面內之蝕刻率均一。因而，可提高晶圓LW面內中孔洞深度之均一性。此外，單使支持面6e的直徑DS較晶圓LW的直徑更大之情況，有支持面6e被直接暴露於電漿的 疑慮。依本實施形態之電漿處理裝置，則藉由使用覆蓋支持面6e的外緣及晶圓LW的外周部WE之自晶圓LW的外緣起既定寬度之區域的斜角覆蓋環5，而可避免支持面6e的外緣及晶圓LW的外周部WE之自晶圓LW的外緣起既定寬度之區域直接暴露於電漿，此外調整斜角覆蓋環5的頂蓋部5b之往徑方向內側的突出量而施行電場調整，可將孔洞形狀最佳化。亦即，可兼顧孔洞形狀的最佳化、及晶圓W面內的孔洞深度之均一性的提高。
進一步，上述實施形態中，雖如圖2所示，對在將斜角覆蓋環5配置於靜電吸盤6上之狀態施行蝕刻處理及灰化處理的場合進行說明，但亦可因應電漿處理的目的改變斜角覆蓋環5的高度位置。亦即，可在上側環狀構件51與下側環狀構件52分離的狀態下維持並施行電漿處理。例如，使用TSV技術於晶圓W形成貫通孔的場合，有堆積物附著於晶圓W上的情況。因堆積物由無機物構成，故能夠以離子蝕刻處理去除。然而，對於附著在被斜角覆蓋環51覆蓋之晶圓W端部的堆積物，難以去除。此外，在將由有機物構成之光阻灰化的情況，亦有受到斜角覆蓋環5的頂蓋部51b影響而使晶圓W端部之光阻去除處理無法均一地進行的疑慮。以下，詳細地加以說明。
圖16為，說明電漿處理中的離子與自由基之特性的相異之概要圖。圖16的(a)為，說明電漿處理時的離子之特性的圖，圖16的(b)為，說明電漿處理時的自由基之特性的圖。如圖16的(a)、(b)所示，電漿產生的場合，於電漿與邊界(處理室1的內壁、晶圓W頂面、及斜角覆蓋環5的頂面等)之間形成離子鞘。
如圖16的(a)所示，離子往對於等電位之電場面垂直的方向加速。因離子為直線地移動，故在進入斜角覆蓋環5的頂蓋部51b之底面與晶圓W頂面之間的間隙C1前，碰撞晶圓W及頂蓋部51b。因此，離子有難以進入間隙C1的傾向。例如在間隙C1的長度較離子鞘的長度更小之情況，離子變得難以進入間隙C1。因而，在將斜角覆蓋環5配置於靜電吸盤6上的狀態，難以將附著在晶圓W端部的由無機物構成之堆積物去除。
另一方面，如圖16的(b)所示，使用自由基產生之反應施行的等向性灰化處理中，自由基與電荷及離子鞘無關聯地自由擴散。因此，自由基，可說與離子相比易於進入間隙C1。然則，即便為使用自由基的灰化處理之情況，位於間隙C1內之晶圓W的端部之灰化率，與晶圓W的中心部分之灰化率相比，有減少的傾向。以下顯示測定資料。
圖17為，顯示晶圓W的端部之蝕刻率及灰化率，與間隙C1之長度的關係之圖表；圖18為，將圖17之以虛線顯示的部分放大之圖表。圖17、18中，改變間隙C1的長度而測定堆積物(無機物：此處以SiO2作為一例)之蝕刻率及光阻(有機物)之灰化率，並加以製圖。橫軸為間隙C1的長度，左側的縱軸為堆積物之蝕刻率，右側的縱軸為光阻之灰化率。此處，為了比較對於間隙C1的長度變化之各速率的變化之特性，於同一圖表顯示相異尺度之蝕刻率及灰化率。因此，關於堆積物之圖例參考左側的縱軸之值，關於光阻之圖例則參考右側的縱軸之值。圖17、18所示之Down位置，例如如圖2所示，為將上側環狀構件51配置在下側環狀構件52上的位置；圖17所示之Up位置，例如如圖4所示，為將晶圓W搬出入時之上側環狀構件51的配置位置。亦即，間隙C1的長度越大，上側環狀構件51往越高的位置移動。另，使處理條件如同以下。
(蝕刻條件)
處理裝置內壓力：300mTorr
高頻電源功率(上部電極/下部電極)：0/4800W
處理氣體的流量：CF4/C4F8/O2/Ar=200/70/150/100sccm
(灰化條件)
處理裝置內壓力：200mTorr
高頻電源功率(上部電極/下部電極)：0/2000W
處理氣體的流量：O2=350sccm
如圖17所示，若間隙C1的長度自Down位置起往Up位置緩緩變長， 則蝕刻率及灰化率緩緩上升，間隙C1的長度為約4mm以上時，則確認成為幾近一定的值。如此地，不僅蝕刻率，對於灰化率亦確認其取決於間隙C1的長度而改變。亦即，確認蝕刻處理時及灰化處理時，藉由調整間隙C1的長度，可減小晶圓W的中央與端部之速率差。而如圖18所示，確認堆積物之蝕刻率，在間隙C1的長度為0mm~約0.5mm的範圍不增加，在約0.5mm~約0.7mm的範圍急遽上升。另一方面，確認光阻之灰化率，在間隙C1的長度為0mm~約0.1mm的範圍急遽上升。如此地，確認關於以離子為主體之蝕刻處理，與以自由基為主體之灰化處理相比，有將間隙C1設定為大間隙的必要。
依據上述之結果，對調整斜角覆蓋環的高度位置(間隙C1的長度)之電漿處理的流程加以說明。圖19為，調整斜角覆蓋環的高度位置(間隙C1的長度)之電漿處理的流程圖。圖19所示之控制處理，以上述控制部90使各構成機構運作而加以實現。
如圖19所示，將晶圓W搬入，載置於靜電吸盤6上(S10)。S10的處理，與上述晶圓W之搬入方法相同。亦即，首先在未於靜電吸盤6上支持晶圓W的狀態將上側環狀構件51移動往Up位置。圖20為，說明上側環狀構件51的高度位置之圖。如圖20所示，將上側環狀構件51移動往Up位置的情況，頂蓋部51b之底面與晶圓W頂面間之間隙C1的長度為H1。在此一狀態將塗布有光阻之晶圓W搬入並配置於靜電吸盤6上。
其次，使用TSV技術於晶圓W形成貫通孔(S12)。首先，在進行蝕刻處理前，控制部90，使升降銷53下降並將上側環狀構件51移動往Down位置。如圖20所示，將上側環狀構件51移動至Down位置的情況，頂蓋部51b之底面與晶圓W頂面間之間隙C1的長度為H4(H4<H1)。在此一狀態施行用於形成貫通孔之蝕刻處理。
而後，施行將在S12之處理產生而附著於晶圓W上的堆積物去除之加工處理(S14)。首先，控制部90，將升降銷53上升至既定高度為止，以 使上側環狀構件51自Down位置起上升至更高的位置(堆積物去除時的位置)。藉此，使頂蓋部51b之底面與晶圓W頂面間之間隙C1的長度為H2(H4<H2≦H1)。之後，在將間隙C1的長度保持為H2的狀態，施行去除堆積物之蝕刻處理。藉由如此地移動上側環狀構件51，亦可將附著在晶圓W之端部的堆積物適當地去除。
接著，施行去除光阻之灰化處理(S16)。控制部90，使升降銷53下降，將上側環狀構件51自S14之堆積物去除時的位置起移動往光阻去除時的位置。如圖20所示，在將上側環狀構件51移動至光阻去除時的位置之場合，頂蓋部51b之底面與晶圓W頂面間之間隙C1的長度為H3(H4<H3≦H2≦H1)。而後，在將間隙C1的長度保持為H3的狀態，施行去除光阻之灰化處理。藉由如此地移動上側環狀構件51，可將晶圓W的端部之光阻以與中央部之光阻相同的速率去除。亦即，可提高灰化率之面內均一性。
之後，搬出晶圓W(S18)。S18之處理中，先將上側環狀構件51移動往Up位置。在此一狀態搬出晶圓W。S18之處理結束，則結束圖19所示之控制處理。
圖21、22為，顯示堆積物(無機物：此處以SiO2作為一例)之蝕刻率及光阻(有機物)之灰化率的位置相依性之圖表。圖21為，將上側環狀構件51配置於Down位置(間隙C1的長度為0.1mm~0.25mm)而加以蝕刻處理及灰化處理之情況的圖表；圖22為，將上側環狀構件51配置於Up位置(間隙C1的長度為22.5mm)而加以蝕刻處理及灰化處理之情況的圖表。橫軸為自晶圓中心起的距離，左側的縱軸為堆積物之蝕刻率，右側的縱軸為光阻之灰化率。此處，為了比較對於自晶圓中心起的距離變化之各速率的變化之特性，於同一圖表顯示相異尺度之蝕刻率及灰化率。因此，關於堆積物之圖例參考左側的縱軸之值，關於光阻之圖例則參考右側的縱軸之值。圖表中之覆蓋區域為，位於上側環狀構件51之頂蓋部51b的鉛直方向正下方位置的區域。使蝕刻條件即灰化條件，與圖17、18的條件相同。
如圖21所示，確認在將上側環狀構件51配置於Down位置而加以蝕刻處理及灰化處理的情況，覆蓋區域之蝕刻率及灰化率，與覆蓋區域以外之蝕刻率及灰化率相比降低。特別是，對蝕刻率大幅降低，確認無法適當地去除堆積物。另一方面，如圖22所示，確認在將上側環狀構件51配置於Up位置而加以蝕刻處理及灰化處理的情況，覆蓋區域之蝕刻率及灰化率，與覆蓋區域以外之蝕刻率及灰化率幾近相同。亦即，確認藉由將上側環狀構件51配置於Up位置，而提高蝕刻率及灰化率之面內均一性。
以上，雖對一實施形態加以記述，但本發明並不限定為此特定之實施形態，在專利申請範圍記載之本發明的要旨範圍內，可進行各種變形‧變更。
例如，上述實施形態中雖對將基板載置台配置於處理室下部的例子進行說明，但基板載置台，亦可支持面向下地配置於處理室上部。
【實施例】
以下，對說明上述效果之本案發明人所實施的實施例及比較例加以敘述。
(溫度均一性的比較)
使用改變支持面6e的直徑之基板載置台，藉由模擬晶圓面內之溫度均一性而加以檢證。使晶圓W直徑為300mm。
(實施例1)
使支持面6e為直徑302mm。晶圓W使用矽晶圓。
(實施例2)
使支持面6e為直徑302mm。晶圓W使用石英晶圓。
(比較例1)
使支持面6e為直徑296mm。晶圓W使用矽晶圓。
(比較例2)
使支持面6e為直徑296mm。晶圓W使用石英晶圓。
於圖23顯示上述實施例1及比較例1之模擬結果。圖23的(a)為，比較例1之模擬結果；圖23的(b)為，實施例1之模擬結果。圖23中反應色調而表現溫度。如圖23的(a)所示，比較例1中，矽晶圓之中心側的溫度為約13℃，外周部的溫度為約20℃。亦即，矽晶圓之中心側與外周部的溫度差為約7℃。另，圖23(a)中，記載約1.75℃單位之等溫線，了解外緣部中產生溫度的不均一。另一方面，如圖23的(b)所示，實施例1中，矽晶圓之中心側的溫度為約14℃，外周部的溫度為約15℃。亦即，矽晶圓之中心側與外周部的溫度差為約1℃。另，圖23(b)中，記載約0.3℃單位之等溫線，了解外緣部中未產生溫度的不均一。如此地，確認藉由使支持面6e與晶圓W之背面整體接觸，而改善矽晶圓之中心側與外周部的溫度差。
此外，於圖24顯示上述實施例2及比較例2之模擬結果。圖24的(a)為，比較例2之模擬結果；圖24的(b)為，實施例2之模擬結果。圖24中反應色調而表現溫度。如圖24的(a)所示，比較例2中，石英晶圓之中心側的溫度為約60℃，外周部的溫度為約200℃。亦即，石英晶圓之中心側與外周部的溫度差為約140℃。確認石英晶圓，與矽晶圓相比產生極大的溫度差。吾人考慮此係因石英晶圓為隔熱材料故熱難以逸散。另，圖24(a)中，記載約28℃單位之等溫線，了解外緣部中產生溫度的不均一。另一方面，如圖24的(b)所示，實施例2中，石英晶圓之中心側的溫度為約28℃，外周部的溫度為約30℃。亦即，石英晶圓之中心側與外周部的溫度差為約2℃。另，圖24(b)中，記載約0.3℃單位之等溫線，了解外緣部中未產生溫度的不均一。如此地，確認藉由使支持面6e與晶圓W之背面整體整體接觸，而即便在使用係隔熱材料之石英晶圓的場合仍改善中心側與外周部的溫度差。亦即，顯示即便為包含石英晶圓之貼合基板，仍可使基板面內溫度均一。
(電場分布的比較)
其次，模擬改變支持面6e的直徑之基板載置台中，斜角覆蓋環5之下 部鞘電場分布。使斜角覆蓋環5的材料為石英、鞘為5mm，使施加電壓為100MHz、1W。
(實施例3)
使支持面6e為直徑302mm。
(比較例3)
使支持面6e為直徑290mm。
於圖25顯示上述實施例3及比較例3之模擬結果。圖25中，橫軸為自基板載置台之中心起的距離(mm)，縱軸為電場E(Volt/m)。以空心的圓顯示實施例3之結果，以塗黑的圓顯示比較例3之結果。如圖25所示，確認使用斜角覆蓋環5的場合，即便改變支持面6e的直徑時電場分布仍無巨大差異。亦即，確認在電場分布，斜角覆蓋環5之頂蓋部5b的突出量與支持面6e的直徑相較，為主導性地影響。因此，確認即便在改變支持面6e的直徑之情況(亦即，將支持面6e的直徑改變為與晶圓W的直徑相同或較其更大之情況)，蝕刻形成有光阻圖案之晶圓W以形成貫通孔V時，仍可適用藉由調整斜角覆蓋環5之頂蓋部的突出量而可抑制晶圓W的外周部WE中自貫通孔V的垂直方向起之傾斜角的產生等測定結果。亦即，確認即便在改變支持面6e的直徑之情況仍可應用圖求孔洞形狀之最佳化的手法。
(孔洞深度之均一性的比較)
其次，在改變支持面6e的直徑之基板載置台中，分別施行蝕刻，檢證孔洞形狀及深度。
(實施例4)
使支持面6e為直徑302mm。晶圓為塗布有光阻的矽晶圓。使晶圓的直徑為300mm。在自晶圓之中心(0mm)起75mm、115mm、130mm、140mm、145mm的位置形成深度55μm之孔洞。關於孔洞形成之條件，為圖26所示之條件。如圖26所示，以4步驟的條件形成孔洞。步驟1中，使處理空間內的壓力為215mTorr，RF電源的100MHz之高頻電力為2800W，偏壓用的3.2MHz之高頻電力為100W，處理時間為10秒。作為處理氣體的條 件，使產生對矽蝕刻造成影響之F自由基的SF6為90sccm，用於產生對矽蝕刻造成影響之F自由基並形成保護孔洞側壁之SiO2膜的SiF4為1200sccm，用於形成保護孔洞側壁之SiO2膜的O2為110sccm(在處理中追加75sccm)，用於孔洞形狀控制的HBr為100sccm。另，導入偏壓用的3.2MHz之高頻電力的理由為，抑制光阻與矽晶圓之邊界發生龜裂。步驟2中，使處理空間內的壓力為215mTorr，RF電源的100MHz之高頻電力為3400W，處理時間為60秒。作為處理氣體的條件，使SF6為140sccm，SiF4為900sccm，O2為140sccm(在處理中追加75sccm)，HBr為150sccm。另，增加HBr的理由為，SF6反應而產生之SiF4因應深度而變得難以自孔洞脫出，使底的形狀向前端逐漸變窄，故將底的形狀於橫向擴展而增加。步驟3中，使處理空間內的壓力為215mTorr，RF電源的100MHz之高頻電力為3400W，處理時間為120秒。作為處理氣體的條件，使SF6為140sccm，SiF4為900sccm(在處理中追加100sccm)，O2為140sccm(在處理中追加75sccm)，HBr為180sccm。步驟4中，使處理空間內的壓力為215mTorr，RF電源的100MHz之高頻電力為3400W，處理時間為85秒。作為處理氣體的條件，使SF6為140sccm，SiF4為900sccm(在處理中追加100sccm)，O2為125sccm(在處理中追加75sccm)，HBr為200sccm。另，因目標之孔洞的深度為55μm，故將處理時間的總和設定為4分35秒，但亦可因應孔洞的深度設定為較長時間。例如在TSV技術為必須之貼合晶圓的情況，因孔洞深度的要求為100μm以上，故必須設定更長的處理時間。以剖面SEM觀察藉上述條件形成之孔洞。
(實施例5)
在自晶圓之中心(0mm)起75mm、115mm、130mm、140mm、145mm、147mm的位置形成孔洞。其他的條件，與實施例4相同。
(比較例4)
使支持面6e為直徑290mm。其他的條件，與實施例4相同。
圖27為，比較例4之剖面SEM像。圖28為，顯示圖27所示之孔洞的形狀‧深度之資料。圖28中，「Depth」為孔洞的深度，「Top CD」為孔洞上部的直徑，「BTM CD」為孔洞底部的直徑，「T/B CD ratio」為「Top CD」與「BTM CD」的比，「Taper」為孔洞的傾斜角度，「Unif.」為評價基板面內之深度均一性的值。均一性為，求算量測出之「Depth」的最大值與最小值，將最大值與最小值的差分，除以最大值與最小值的合計值並以百分率表示的值。圖29為，實施例4之剖面SEM像。圖30為，顯示圖29所示之孔洞的形狀‧深度之資料。圖31為，實施例5之剖面SEM像。圖32為，顯示圖31所示之孔洞的形狀‧深度之資料。
如圖27、28所示，確認比較例4中，較中心側之區域更往外側140mm之區域中孔洞的深度變淺，深度之均一性為4.9%。與此相對，如圖29、30所示，確認實施例4中，較中心側之區域更往外側140mm之區域中孔洞的深度改善，深度之均一性為2.5%。如此地，確認藉由使支持面6e與晶圓W之背面整體接觸，而改善孔洞的深度之均一性。此外，確認在考慮較中心更往外側145mm之區域而計算深度之均一性的比較例之場合，深度之均一性為6.7%，而如圖31、32所示，實施例5中深度之均一性為4.9%。因此，確認藉由使支持面6e與晶圓W之背面整體接觸，而改善孔洞的深度之均一性。
1‧‧‧處理室
2‧‧‧載置台
3‧‧‧絕緣板
3a‧‧‧內壁構件
4‧‧‧支持台
4a‧‧‧冷媒流路
4b‧‧‧冷媒入口配管
4c‧‧‧冷媒出口配管
5‧‧‧斜角覆蓋環
6‧‧‧靜電吸盤
6a‧‧‧電極
6b‧‧‧絶緣體
6e‧‧‧支持面
10a‧‧‧第1RF電源
10b‧‧‧第2RF電源
11a‧‧‧第1匹配器
11b‧‧‧第2匹配器
12‧‧‧直流電源
14、15‧‧‧處理氣體供給源
14a、15a‧‧‧氣體供給配管
14b、15b‧‧‧質量流量控制器
16‧‧‧沖淋頭
16a‧‧‧本體部
16b‧‧‧上部頂板
16c‧‧‧氣體擴散室
16d‧‧‧氣體流通孔
16e‧‧‧氣體導入孔
16f、16g‧‧‧氣體導入口
17‧‧‧絕緣性構件
17a‧‧‧磁場形成機構
30‧‧‧背面氣體供給配管
53‧‧‧升降銷
61‧‧‧升降銷
62‧‧‧驅動機構
71‧‧‧低通濾波器
72‧‧‧可變直流電源
73‧‧‧開啟‧關閉開關
81‧‧‧排氣口
82‧‧‧排氣管
83‧‧‧排氣裝置
84‧‧‧搬出入口
85‧‧‧閘閥
86、87‧‧‧防沈積遮蔽構件
89‧‧‧導電性構件
90‧‧‧控制部
91‧‧‧製程控制器
92‧‧‧使用者介面
93‧‧‧記憶部
94‧‧‧基板載置台
V1、V2‧‧‧開閉閥
W‧‧‧晶圓

Claims (10)

  1. 一種基板載置台，配置於收納圓形的被處理基板而施行電漿處理之處理室內，用以支持該被處理基板，該基板載置台包含：基板支持部，包含圓形之支持面，該支持面支持著作為該被處理基板的貼合基板，該貼合基板係由包含以石英玻璃構成之基板的複數基板互相貼合而形成，該圓形之支持面具有與該被處理基板的直徑相同或較該被處理基板的直徑更大的直徑，且該圓形之支持面係與該被處理基板之背面整體熱接觸，以藉由設置在該基板支持部內的冷媒流路，將配置在該圓形之支持面上之該被處理基板的溫度控制在預定值；圓環狀的覆蓋構件，包含上側環狀構件以及與該上側環狀構件分離的下側環狀構件，該上側環狀構件具有較該支持面更大的外徑並具有較該被處理基板更小的內徑並且藉由驅動機構上下驅動，其中該上側環狀構件包含：環狀的本體部，內徑較該支持面的直徑更大，以及頂蓋部，設置於該本體部的內周之一端部，往該本體部之徑方向內側突出而形成該圓環狀之覆蓋構件的該上側環狀構件的內徑，以及其中設置該頂蓋部，以在該圓環狀的覆蓋構件之該頂蓋部的底面與該基板的頂面之間提供間隙；以及控制部，用以控制該驅動機構而改變該間隙，以將該間隙設定成在蝕刻處理時比在灰化處理時更大，其中該圓環狀之覆蓋構件的該上側環狀構件，自與該支持面垂直的方向起觀察係以包圍該支持面所支持之該被處理基板之周圍的方式配置。
  2. 如申請專利範圍第1項之基板載置台，其中，該支持面，為圓柱狀的該基板支持部之一端面。
  3. 如申請專利範圍第1項之基板載置台，其中，該圓環狀之覆蓋構件的該上側環狀構件係配置成使該圓環狀之覆蓋構件的該上側環狀構件之中心軸與該基板支持部之中心軸為同軸。
  4. 如申請專利範圍第1項之基板載置台，其中，該圓環狀之覆蓋構件的該上側環狀構件配置為覆蓋於該被處理基板的外緣、與自該被處理基板的外緣起距離0.3mm~1.0mm位置之間。
  5. 如申請專利範圍第1項之基板載置台，其中，該圓環狀之覆蓋構件的該上側環狀構件的內徑，形成為較該被處理基板的外徑更小0.3mm~1.0mm。
  6. 如申請專利範圍第1項之基板載置台，其中，該圓環狀之覆蓋構件的該上側環狀構件係配置成：在該被處理基板之正面與和該被處理基板之正面相對向的該圓環狀之覆蓋構件的該上側環狀構件之背面間形成空隙。
  7. 如申請專利範圍第1項之基板載置台，其中，該頂蓋部設置為：以該頂蓋部所形成之窗的直徑係較該支持面的直徑及該被處理基板的直徑更小。
  8. 如申請專利範圍第1項之基板載置台，其中，該頂蓋部的突出量係考慮到對於該上側環狀構件之該被處理基板的相對位置之定位精度而決定。
  9. 如申請專利範圍第1項之基板載置台，其中，該上側環狀構件為石英或氧化釔(Y2O3)。
  10. 一種電漿處理裝置，包含：處理室，收納圓形的被處理基板而施行電漿處理；以及基板載置台，配置於該處理室內，用以支持該被處理基板；其中該基板載置台包含：基板支持部，包含圓形之支持面，該支持面支持著作為該被處理基板的貼合基板，該貼合基板係由包含以石英玻璃構成之基板的複數基板互相貼合而形成，該圓形之支持面具有與該被處理基板的直徑相同或較該被處理基板的直徑更大的直徑，且該圓形之支持面係與該被處理基板之背面整體熱接觸，以藉由設置在該基板支持部內的冷媒流路，將配置在該圓形之支持面上之該被處理基板的溫度控制在預定值；圓環狀的覆蓋構件，包含上側環狀構件以及與該上側環狀構件分離的下側環狀構件，該上側環狀構件具有較該支持面更大的外徑並具有較該被處理基板更小的內徑並且藉由驅動機構上下驅動，其中該上側環狀構件包含：環狀的本體部，內徑較該支持面的直徑更大，以及 頂蓋部，設置於該本體部的內周之一端部，往該本體部之徑方向內側突出而形成該圓環狀之覆蓋構件的該上側環狀構件的內徑，以及其中設置該頂蓋部，以在該圓環狀的覆蓋構件之該頂蓋部的底面與該基板的頂面之間提供間隙；以及控制部，用以控制該驅動機構而改變該間隙，以將該間隙設定成在蝕刻處理時比在灰化處理時更大，其中該圓環狀之覆蓋構件的該上側環狀構件，自與該支持面垂直的方向起觀察係以包圍該支持面所支持之該被處理基板之周圍的方式配置。
TW102101528A 2012-01-17 2013-01-15 基板載置台及電漿處理裝置 TWI571929B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012006888 2012-01-17

Publications (2)

Publication Number Publication Date
TW201349336A TW201349336A (zh) 2013-12-01
TWI571929B true TWI571929B (zh) 2017-02-21

Family

ID=48799175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101528A TWI571929B (zh) 2012-01-17 2013-01-15 基板載置台及電漿處理裝置

Country Status (5)

Country Link
US (1) US20140311676A1 (zh)
JP (1) JP6055783B2 (zh)
KR (1) KR102037542B1 (zh)
TW (1) TWI571929B (zh)
WO (1) WO2013108750A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761131B (zh) * 2020-03-31 2022-04-11 日商芝浦機械電子裝置股份有限公司 基板處理裝置
TWI813094B (zh) * 2020-12-18 2023-08-21 美商應用材料股份有限公司 消除晶圓斜面和背側沉積的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9410249B2 (en) * 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
JP2016040800A (ja) * 2014-08-12 2016-03-24 アズビル株式会社 プラズマエッチング装置
US11024528B2 (en) * 2015-10-21 2021-06-01 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device having focus ring
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN108293292B (zh) * 2016-03-30 2020-08-18 东京毅力科创株式会社 等离子电极以及等离子处理装置
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6770428B2 (ja) 2016-12-28 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス 除電装置および除電方法
JP6948822B2 (ja) * 2017-04-25 2021-10-13 東京エレクトロン株式会社 基板処理装置及び基板取り外し方法
SG11201908264QA (en) * 2017-07-24 2019-10-30 Lam Res Corp Moveable edge ring designs
KR20230175352A (ko) * 2017-11-21 2023-12-29 램 리써치 코포레이션 하단 링 및 중간 에지 링
JP6994981B2 (ja) * 2018-02-26 2022-01-14 東京エレクトロン株式会社 プラズマ処理装置及び載置台の製造方法
DE102018112632B4 (de) * 2018-05-25 2024-02-29 Infineon Technologies Ag Substrathalteranordnung und Verfahren dazu
KR20230106754A (ko) * 2018-08-13 2023-07-13 램 리써치 코포레이션 에지 링 포지셔닝 및 센터링 피처들을 포함하는 플라즈마 시스 튜닝을 위한 교체가능한 에지 링 어셈블리 및/또는 접을 수 있는 에지 링 어셈블리
JP7115942B2 (ja) * 2018-09-06 2022-08-09 東京エレクトロン株式会社 載置台、基板処理装置、エッジリング及びエッジリングの搬送方法
JP7105666B2 (ja) * 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
CN109571782A (zh) * 2018-10-26 2019-04-05 广州市昊志机电股份有限公司 一种高精度可转动的快速装夹模块
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
JP6704147B2 (ja) * 2019-02-05 2020-06-03 パナソニックＩｐマネジメント株式会社 プラズマ処理方法、電子部品の製造方法およびプラズマ処理装置
JP2021064695A (ja) * 2019-10-11 2021-04-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779803A (en) * 1993-12-24 1998-07-14 Tokyo Electron Limited Plasma processing apparatus
US6547559B1 (en) * 2002-05-20 2003-04-15 Veeco Instruments, Inc. Clamping of a semiconductor substrate for gas-assisted heat transfer in a vacuum chamber
US20040102025A1 (en) * 2002-11-20 2004-05-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US20120003388A1 (en) * 2010-07-02 2012-01-05 Applied Materials, Inc. Methods and apparatus for thermal based substrate processing with variable temperature capability

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534110A (en) * 1993-07-30 1996-07-09 Lam Research Corporation Shadow clamp
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
JP3769157B2 (ja) 1999-11-15 2006-04-19 松下電器産業株式会社 ウェハのドライエッチング装置およびドライエッチング方法
US20040139917A1 (en) * 2002-10-17 2004-07-22 Naoshi Yamaguchi Plasma processing apparatus
JP4640922B2 (ja) 2003-09-05 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置
JP2007150036A (ja) * 2005-11-29 2007-06-14 Shin Etsu Handotai Co Ltd プラズマエッチング用治具及びそれを用いた半導体ウエーハのプラズマエッチング方法
JP5269335B2 (ja) 2007-03-30 2013-08-21 東京エレクトロン株式会社 プラズマ処理装置
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
JP5250445B2 (ja) 2009-02-16 2013-07-31 Ｓｐｐテクノロジーズ株式会社 プラズマ処理装置
KR101903199B1 (ko) * 2010-12-08 2018-10-01 에바텍 아크티엔게젤샤프트 기판 상에 레이어를 증착하는 방법 및 장치
KR101896491B1 (ko) * 2011-03-29 2018-09-07 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 장치 및 플라즈마 에칭 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779803A (en) * 1993-12-24 1998-07-14 Tokyo Electron Limited Plasma processing apparatus
US6547559B1 (en) * 2002-05-20 2003-04-15 Veeco Instruments, Inc. Clamping of a semiconductor substrate for gas-assisted heat transfer in a vacuum chamber
US20040102025A1 (en) * 2002-11-20 2004-05-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US20120003388A1 (en) * 2010-07-02 2012-01-05 Applied Materials, Inc. Methods and apparatus for thermal based substrate processing with variable temperature capability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761131B (zh) * 2020-03-31 2022-04-11 日商芝浦機械電子裝置股份有限公司 基板處理裝置
TWI813094B (zh) * 2020-12-18 2023-08-21 美商應用材料股份有限公司 消除晶圓斜面和背側沉積的方法

Also Published As

Publication number Publication date
TW201349336A (zh) 2013-12-01
JP6055783B2 (ja) 2016-12-27
KR102037542B1 (ko) 2019-10-28
JPWO2013108750A1 (ja) 2015-05-11
KR20140119004A (ko) 2014-10-08
WO2013108750A1 (ja) 2013-07-25
US20140311676A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
TWI571929B (zh) 基板載置台及電漿處理裝置
TWI497588B (zh) 電漿蝕刻裝置及電漿蝕刻方法
TWI533395B (zh) 電漿處理裝置及半導體裝置之製造方法
TWI401741B (zh) Plasma etching method
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
US10916442B2 (en) Etching method
TWI663649B (zh) Plasma processing method and plasma processing device
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
KR20120120405A (ko) 반도체 장치의 제조 방법
KR102071732B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP3121524B2 (ja) エッチング装置
JP2015050156A (ja) 基板載置台及びプラズマ処理装置
KR20070094476A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US9034772B2 (en) Etching method
TWI492299B (zh) Manufacturing method of semiconductor device
KR20120049823A (ko) 플라즈마 처리 장치
KR101912636B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
JP4128365B2 (ja) エッチング方法及びエッチング装置
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체