JP7446472B2 - 基板処理方法、及び基板処理装置 - Google Patents

基板処理方法、及び基板処理装置 Download PDF

Info

Publication number
JP7446472B2
JP7446472B2 JP2022557405A JP2022557405A JP7446472B2 JP 7446472 B2 JP7446472 B2 JP 7446472B2 JP 2022557405 A JP2022557405 A JP 2022557405A JP 2022557405 A JP2022557405 A JP 2022557405A JP 7446472 B2 JP7446472 B2 JP 7446472B2
Authority
JP
Japan
Prior art keywords
film
substrate
substrate processing
protective film
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022557405A
Other languages
English (en)
Other versions
JPWO2022085449A1 (ja
Inventor
興司 香川
幸吉 広城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2022085449A1 publication Critical patent/JPWO2022085449A1/ja
Application granted granted Critical
Publication of JP7446472B2 publication Critical patent/JP7446472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

本開示は、基板処理方法、及び基板処理装置に関する。
特許文献１に記載の方法は、シリル化化合物を気化させ、気化されたシリル化化合物の流れにすることと、その流れに損傷を受けた誘電体膜を暴露することと、を含む。
日本国特表２０１４－５１６４７７号公報
本開示の一態様は、酸素プラズマに曝したＬｏｗ－ｋ膜又はＳｉＮ膜のエッチング速度を遅くし、ＳｉＯ膜を選択的にエッチングする、技術を提供する。
本開示の一態様に係る基板処理方法は、下記（Ａ）～（Ｃ）を含む。（Ａ）酸素プラズマに曝したＬｏｗ－ｋ膜又はＳｉＮ膜と、ＳｉＯ膜とが露出する表面を有する基板を準備する。（Ｂ）前記基板の前記表面に対して自己組織化単分子膜（ＳＡＭ）を形成する有機化合物（ＳＡＭ剤）を供給し、前記Ｌｏｗ－ｋ膜又は前記ＳｉＮ膜に保護膜を形成する。（Ｃ）前記基板の前記表面に対してフッ酸を供給し、前記保護膜を用い前記フッ酸による前記Ｌｏｗ－ｋ膜又は前記ＳｉＮ膜のエッチングを阻害しつつ、前記ＳｉＯ膜をエッチングする。
本開示の一態様によれば、酸素プラズマに曝したＬｏｗ－ｋ膜又はＳｉＮ膜のエッチング速度を遅くでき、ＳｉＯ膜を選択的にエッチングできる。
図１は、一実施形態に係る基板処理装置を示す平面図である。 図２は、一実施形態に係る基板処理方法を示すフローチャートである。 図３（Ａ）は図２のステップＳ１における基板の一例を示す断面図であり、図３（Ｂ）は図２のステップＳ２における基板の一例を示す断面図であり、図３（Ｃ）は図２のステップＳ３における基板の一例を示す断面図である。 図４（Ａ）は２回目のステップＳ２における基板の一例を示す断面図であり、図４（Ｂ）は２回目のステップＳ３における基板の一例を示す断面図である。 図５は、実験例１－１及び１－２の結果を示す図である。 図６は、実験例２－１及び２－２の結果を示す図である。 図７は、実験例３－１及び３－２の結果を示す図である。 図８は、実験例４－１及び４－２の結果を示す図である。 図９は、保護膜形成装置の一例を示す断面図である。 図１０は、図２のステップＳ２の一例を示すフローチャートである。
以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。本明細書において、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は互いに垂直な方向である。Ｘ軸方向およびＹ軸方向は水平方向、Ｚ軸方向は鉛直方向である。
先ず、図１を参照して、本実施形態に係る基板処理装置１について説明する。図１に示すように、基板処理装置１は、搬入出ステーション２と、処理ステーション３と、制御装置９とを備える。Ｘ軸正方向に、搬入出ステーション２と処理ステーション３とがこの順番で並べて配置される。
搬入出ステーション２は、載置台２０と、搬送部２３とを備える。載置台２０は、複数の載置板２１を備える。複数の載置板２１は、Ｙ軸方向に一列に配置される。複数（例えば３つ）の載置板２１には、それぞれ、カセットＣが載置される。各カセットＣは、複数枚の基板Ｗを鉛直方向に間隔をおいて水平に収容する。なお、載置板２１の数、及びカセットＣの数は特に限定されない。
搬送部２３は、載置台２０のＸ軸正方向側に隣接して配置され、処理ステーション３のＸ軸負方向側に隣接して配置される。搬送部２３は、基板Ｗを保持する搬送装置２４を備える。搬送装置２４は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能である。搬送装置２４は、載置台２０上のカセットＣと、処理ステーション３の第３処理ブロックＧ３との間で、基板Ｗを搬送する。
処理ステーション３は、例えば、第１処理ブロックＧ１と、第２処理ブロックＧ２と、第３処理ブロックＧ３とを備える。第１処理ブロックＧ１と第２処理ブロックＧ２と第３処理ブロックＧ３とで囲まれる領域に、搬送ブロックＧ４が設けられる。
搬送ブロックＧ４は、基板Ｗを保持する搬送装置３８を備える。搬送装置３８は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能である。搬送装置３８は、第１処理ブロックＧ１と、第２処理ブロックＧ２と、第３処理ブロックＧ３との間で、基板Ｗを搬送する。
第１処理ブロックＧ１は、搬送ブロックＧ４のＹ軸正方向側に隣接して配置される。第１処理ブロックＧ１は、例えば、プラズマ処理装置３１を有する。プラズマ処理装置３１は、基板Ｗの表面を酸素プラズマで処理する。
第２処理ブロックＧ２は、搬送ブロックＧ４のＹ軸負方向側に隣接して配置される。第２処理ブロックＧ２は、例えば、保護膜形成装置３２と、エッチング装置３３とを有する。保護膜形成装置３２は、基板Ｗの表面に対して、自己組織化単分子膜（Ｓｅｌｆ－Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ：ＳＡＭ）を形成する有機化合物（ＳＡＭ剤）を供給する。エッチング装置３３は、基板Ｗの表面に対してフッ酸（ＨＦ）を供給する。
第３処理ブロックＧ３は、搬送ブロックＧ４のＸ軸負方向側に隣接して配置される。第３処理ブロックＧ３は、例えば、トランジション装置３４を有する。トランジション装置３４は、搬入出ステーション２の搬送装置２４と、処理ステーション３の搬送装置３８との間で基板Ｗを受け渡す。
なお、処理ステーション３は、プラズマ処理装置３１を有しなくてもよい。その場合、基板Ｗは、予め酸素プラズマで処理され、カセットＣに収容された状態で、基板処理装置１に搬入される。処理ステーション３を構成する装置の種類、配置、及び個数は、図１に示すものには限定されない。
制御装置９は、例えばコンピュータであり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）９１と、メモリ等の記憶媒体９２とを備える。記憶媒体９２には、基板処理装置１において実行される各種の処理を制御するプログラムが格納される。制御装置９は、記憶媒体９２に記憶されたプログラムをＣＰＵ９１に実行させることにより、基板処理装置１の動作を制御する。
次に、図２～図４を参照して、本実施形態に係る基板処理方法について説明する。図２に示すように、基板処理方法は、例えば、ステップＳ１～Ｓ４を含む。ステップＳ１～Ｓ４は、制御装置９による制御下で実施される。なお、基板処理方法は、少なくともステップＳ２及びＳ３を含めばよい。
先ず、搬入出ステーション２の搬送装置２４が、載置台２０上のカセットＣから基板Ｗを取り出し、トランジション装置３４に搬送する。続いて、処理ステーション３の搬送装置３８が、トランジション装置３４から基板Ｗを受け取り、プラズマ処理装置３１に搬送する。
次に、プラズマ処理装置３１が、基板Ｗの表面を酸素プラズマで処理する（ステップＳ１）。その結果、例えば図３（Ａ）に示す基板Ｗが準備される。基板Ｗは、ＳｉＮ膜Ｗ１と、ＳｉＯ膜Ｗ２とが露出する表面Ｗａを有する。ＳｉＮ膜Ｗ１とＳｉＯ膜Ｗ２とは、表面Ｗａにおいて隣り合うが、離れていてもよい。
ＳｉＮ膜Ｗ１もＳｉＯ膜Ｗ２も、ステップＳ２の前に、酸素プラズマに曝される。但し、本開示の技術はこれには限定されない。少なくともＳｉＮ膜Ｗ１がステップＳ２の前に酸素プラズマに曝されればよく、ＳｉＯ膜Ｗ２の形成前にＳｉＮ膜Ｗ１が酸素プラズマに曝されてもよい。
ここで、ＳｉＮ膜とは、シリコン（Ｓｉ）と窒素（Ｎ）を含む膜という意味である。ＳｉＮ膜におけるＳｉとＮの原子比は１：１には限定されない。ＳｉＯ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＴｉＮ膜、ＴａＮ膜について同様である。
基板Ｗは、ＳｉＮ膜Ｗ１の代わりに、Ｌｏｗ－ｋ膜を有してもよい。Ｌｏｗ－ｋ膜は、ＳｉＯ膜よりも誘電率の低い膜である。Ｌｏｗ－ｋ膜は、特に限定されないが、例えば、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＨＳＱ（ハイドロジェンシルセスキオキサン）膜、ＭＳＱ（メチルシルセスキオキサン）膜、又はＰＡＥ（ポリアリルエーテル）膜を含む。
基板Ｗは、ＳｉＮ膜Ｗ１及びＳｉＯ膜Ｗ２等が形成される不図示の下地基板を含む。下地基板は、シリコンウェハ又は化合物半導体ウェハである。化合物半導体ウェハは、特に限定されないが、例えばＧａＡｓウェハ、ＳｉＣウェハ、ＧａＮウェハ、又はＩｎＰウェハである。下地基板は、ガラス基板であってもよい。
基板Ｗは、ＳｉＮ膜Ｗ１とＳｉＯ膜Ｗ２以外の膜をも有してもよい。例えば、基板Ｗは、金属膜Ｗ３を有してもよく、更に、金属膜Ｗ３からＳｉＮ膜Ｗ１への金属拡散を防止するバリア膜Ｗ４を有してもよい。金属膜Ｗ３は例えばＷ（タングステン）膜であり、バリア膜Ｗ４は例えばＴｉＮ膜である。バリア膜Ｗ４は、ＴｉＮ膜には限定されず、例えばＴａＮ膜であってもよい。また、金属膜Ｗ３は、Ｗ膜には限定されず、例えば、Ｃｕ（銅）膜、Ｃｏ（コバルト）膜、又はＲｕ（ルテニウム）膜等であってもよい。
ステップＳ１は、例えば、金属膜Ｗ３のパターンニングにおいて実施される。例えば、マスクを用いて金属膜Ｗ３の一部を保護し、金属膜Ｗ３の残部をエッチングした後、マスクを酸素プラズマでアッシングする。そのアッシングの際に、ＳｉＮ膜Ｗ１が、酸素プラズマに曝される。
なお、ＳｉＮ膜Ｗ１が酸素プラズマに曝されるタイミングは、ＳｉＮ膜Ｗ１に対するＳＡＭ剤の供給前であればよく、例えばバリア膜Ｗ４及び金属膜Ｗ３の形成前であってもよい。
上記ステップＳ１の後、搬送装置３８が、プラズマ処理装置３１から基板Ｗを取り出し、保護膜形成装置３２に搬送する。
次に、保護膜形成装置３２が、基板表面Ｗａに対してＳＡＭ剤を供給し、図３（Ｂ）に示すようにＳｉＮ膜Ｗ１に保護膜Ｗ５を形成する（ステップＳ２）。ＳＡＭ剤は、溶媒に溶かし、溶液として供給してもよいし、気体として供給してもよい。気体は、例えば溶液を加熱することで得られる。気体は、溶液をキャリアガスでバブリングすることでも得られる。ＳＡＭ剤を溶媒で希釈することで、ＳＡＭ剤の使用量を低減できる。溶液中のＳＡＭ剤の濃度は、例えば１体積％～２０体積％である。
ＳＡＭ剤は、特に限定されないが、例えば、（トリメチルシリル）ジメチルアミン（Ｎ，Ｎ－Ｄｉｍｅｔｈｙｌｔｒｉｍｅｔｈｙｌｓｉｌｙｌａｍｉｎｅ：ＴＭＳＤＭＡ）、ブチルジメチルシラン（Ｂｕｔｙｌｄｉｍｅｔｈｙｌｓｉｌａｎｅ：Ｂｕｔｙｌ－ＤＳ）、オクタデシルジメチルシラン（Ｏｃｔａｄｅｃｙｌｄｉｍｅｔｈｙｌｓｉｌａｎｅ：Ｏｃｔａｄｅｃｙｌ－ＤＳ）、トリエチルシラン（Ｔｒｉｅｔｈｙｌｓｉｌａｎｅ）、又はオクタデシルジイソブチルシラン（Ｏｃｔａｄｅｃｙｌｄｉｉｓｏｂｕｔｙｌｓｉｌａｎｅ）を含む。
ＳＡＭ剤は、ＯＨ基を有する表面に化学吸着しやすい。ＯＨ基は、酸化膜の表面に形成されやすい。
ＳｉＮ膜Ｗ１は予め酸素プラズマに曝され、その際に、ＳｉＮ膜Ｗ１の表面にＯＨ基が形成される。従って、ＳＡＭ剤がＳｉＮ膜Ｗ１に化学吸着し、ＳＡＭである保護膜Ｗ５がＳｉＮ膜Ｗ１の表面に形成される。保護膜Ｗ５は、ＳｉＯ膜Ｗ２の表面にも形成される。
上記ステップＳ１の後、搬送装置３８が、保護膜形成装置３２から基板Ｗを取り出し、エッチング装置３３に搬送する。
次に、エッチング装置３３が、基板表面Ｗａに対してフッ酸（ＨＦ）を供給し、図３（Ｃ）に示すようにＳｉＯ膜Ｗ２をエッチングする（ステップＳ３）。フッ酸は、溶媒に溶かし、溶液として供給してもよいし、気体として供給してもよい。気体は、例えば溶液を加熱することで得られる。気体は、溶液をキャリアガスでバブリングすることでも得られる。
エッチング装置３３は、保護膜Ｗ５を用いフッ酸によるＳｉＮ膜Ｗ１のエッチングを阻害しつつ、ＳｉＯ膜Ｗ２をエッチングする。保護膜Ｗ５によってＳｉＮ膜Ｗ１のエッチング速度を遅くでき、ＳｉＯ膜Ｗ２を選択的にエッチングできる。
上記の通り、ステップＳ１では、基板表面Ｗａを酸素プラズマで処理する。酸素プラズマは、フッ酸によるＳｉＮ膜Ｗ１のエッチング速度を速めてしまう。一方、ステップＳ２では、保護膜Ｗ５が形成される。保護膜Ｗ５は、フッ酸によるＳｉＮ膜Ｗ１のエッチング速度を遅らせる。保護膜Ｗ５は、酸素プラズマ処理（ステップＳ１）の前よりも、ＳｉＮ膜Ｗ１のエッチング速度を遅らせることも可能である。
なお、保護膜Ｗ５はＳｉＯ膜Ｗ２にも形成されるが、ＳｉＯ膜Ｗ２のエッチング速度は十分に速い。ＳｉＯ膜Ｗ２は、酸素プラズマ処理（ステップＳ１）の前から、ＳｉＮ膜Ｗ１よりもエッチング速度が速い。そして、保護膜Ｗ５はＳＡＭであるので、単分子同士の間には隙間がある。その程度の隙間があれば、ＳｉＯ膜Ｗ２のエッチング速度はもともと速いので、ＳｉＯ膜Ｗ２のＳＡＭを支える表層が除去される。従って、リフトオフによってＳＡＭが除去される。その結果、ＳＡＭが無い場合と同程度の速度で、ＳｉＯ膜Ｗ２のエッチングが進む。
上記ステップＳ３の後、制御装置９は、ステップＳ２～Ｓ３を設定回数実施したか否かをチェックする（ステップＳ４）。実施回数が設定回数に達していない場合（ステップＳ４、ＮＯ）、ＳｉＯ膜Ｗ２のエッチング量が目標値に達していないので、図４（Ａ）及び図４（Ｂ）に示すように、ステップＳ２～Ｓ３を再度実施する。
一方、実施回数が設定回数に達している場合（ステップＳ４、ＹＥＳ）、ＳｉＯ膜Ｗ２のエッチング量が目標値に達している。そこで、搬送装置３８が、エッチング装置３３から基板Ｗを取り出し、トランジション装置３４に搬送する。続いて、搬入出ステーション２の搬送装置２４が、トランジション装置３４から基板Ｗを取り出し、載置台２０上のカセットＣに基板Ｗを収容する。その後、制御装置９は、今回の処理を終了する。
ステップＳ２～Ｓ３を実施する回数は、１回でもよいが、複数回であることが好ましい。保護膜Ｗ５は、フッ酸によって徐々にエッチングされ、徐々に消失するからである。ステップＳ２～Ｓ３を繰り返し実施すれば、途中で保護膜Ｗ５を補充でき（図４（Ａ）参照）、ＳｉＮ膜Ｗ１のエッチングを阻害しつつ、ＳｉＯ膜Ｗ２のエッチング量を増大できる。
なお、本実施形態では、保護膜形成装置３２とエッチング装置３３が用いられるが、その両方を兼ねる液処理装置が用いられてもよい。液処理装置は、図９に示す保護膜形成装置３２と同様に構成され、基板表面Ｗａに対して、ＳＡＭ剤を含む液体と、フッ酸を含む液体とを供給する。
次に、図５を参照して、実験例１－１及び１－２の結果について説明する。実験例１－１及び１－２では、基板Ｗとして、シリコンウェハとＳｉＯＣ膜とを含むものを準備した。ＳｉＯＣ膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｏｎｏ）法で、シリコンウェハの上に成膜した。
実験例１－１では、ステップＳ１及びＳ２を実施することなく、ステップＳ３のみを実施した。ステップＳ３では、希フッ酸（ＤＨＦ）を用いてＳｉＯＣ膜をエッチングし、そのエッチング量を測定した。希フッ酸は、ＨＦ：Ｈ２Ｏ（体積比）が１：１００であった。希フッ酸は、液体として供給した。エッチング時間は、１分であった。２枚の基板の処理結果を図５に示す。
一方、実験例１－２では、ステップＳ１を実施した後で、ステップＳ２を実施することなく、ステップＳ３を実施した。ステップＳ３の処理条件は、実験例１－１で説明した通りであった。ステップＳ１では、ＳｉＯＣ膜を酸素プラズマに曝した。その処理条件は、下記の通りであった。
Ｏ２ガスの流量：８００ｓｃｃｍ
プラズマ生成用の電源周波数：１３．５６ＭＨｚ
プラズマ生成用の電力：２５００Ｗ
処理時間：１２０秒。
図５に示す実験例１－１の結果と、同じく図５に示す実験例１－２の結果とを比較すれば明らかなように、エッチング（ステップＳ３）の前に、酸素プラズマ処理（ステップＳ１）を実施すると、ＳｉＯＣ膜のエッチング速度は速くなってしまうことが分かる。
次に、図６を参照して、実験例２－１及び２－２の結果について説明する。実験例２－１及び２－２では、実験例１－１等と同様に、基板Ｗとして、シリコンウェハとＳｉＯＣ膜とを含むものを準備した。実験例２－１及び２－２では、実験例１－１等とは異なり、保護膜Ｗ５の形成を実施すべく、ＳＡＭ剤としてＴＭＳＤＭＡを用意した。
実験例２－１では、保護膜の形成（ステップＳ２）と、酸素プラズマ処理（ステップＳ１）と、エッチング（ステップＳ３）とをこの順番で実施した。ＴＭＳＤＭＡは、原液（ＴＭＳＤＭＡの含有量１００体積％）の状態で、スピンコート法で供給した。ステップＳ１の処理条件と、ステップＳ３の処理条件は、実験例１－２と同様であった。但し、エッチングの処理時間は、１分と２分の２種類を用意した。
図６に示す実験例２－１の結果を、図５に示す実験例１－２の結果と比較すれば明らかなように、ステップＳ１の前にステップＳ２を実施しても、ステップＳ３におけるＳｉＯＣ膜のエッチング速度を遅くすることはできなかった。保護膜が酸素プラズマ処理によって分解されてしまうためと推定される。なお、図６に示す実験例２－１において処理時間１分と２分とでエッチング量の差がほとんどないのは、酸素プラズマによるエッチング速度の増大は表面近傍に限定されるからである。
一方、実験例２－２では、実験例２－１とは、ＳＡＭ剤の供給（ステップＳ２）と、酸素プラズマ処理（ステップＳ１）の順番を入れ替えた以外、同じ処理条件で基板を処理した。
図６に示す実験例２－２の結果を、同じ図６に示す実験例２－１の結果と比較すれば明らかなように、ステップＳ１の後にステップＳ２を実施すれば、ステップＳ３におけるＳｉＯＣ膜のエッチング速度を遅くできた。特に、エッチングの処理時間が１分程度であれば、ＳｉＯＣ膜はほとんどエッチングされなかった。
次に、図７を参照して、実験例３－１及び３－２の結果について説明する。実験例３－１及び３－２では、実験例１－１等と同様に、基板Ｗとして、シリコンウェハとＳｉＯＣ膜とを含むものを準備した。実験例３－１及び３－２では、実験例１－１等とは異なり、保護膜Ｗ５の形成を実施すべく、ＳＡＭ剤としてＢｕｔｙｌ－ＤＳを用意した。
実験例３－１では、保護膜の形成（ステップＳ２）と、酸素プラズマ処理（ステップＳ１）と、エッチング（ステップＳ３）とをこの順番で実施した。Ｂｕｔｙｌ－ＤＳは、原液（Ｂｕｔｙｌ－ＤＳの含有量１００体積％）の状態で、スピンコート法で供給した。ステップＳ１の処理条件と、ステップＳ３の処理条件は、実験例１－２と同様であった。但し、エッチングの処理時間は、１分と２分の２種類を用意した。
図７に示す実験例３－１の結果を、図５に示す実験例１－２の結果と比較すれば明らかなように、ステップＳ１の前にステップＳ２を実施しても、ステップＳ３におけるＳｉＯＣ膜のエッチング速度を遅くすることはできなかった。保護膜が酸素プラズマ処理によって分解されてしまうためと推定される。
一方、実験例３－２では、実験例３－１とは、ＳＡＭ剤の供給（ステップＳ２）と、酸素プラズマ処理（ステップＳ１）の順番を入れ替えた以外、同じ処理条件で基板を処理した。
図７に示す実験例３－２の結果を、同じ図７に示す実験例３－１の結果と比較すれば明らかなように、ステップＳ１の後にステップＳ２を実施すれば、ステップＳ３におけるＳｉＯＣ膜のエッチング速度を遅くできた。特に、エッチングの処理時間が１分程度であれば、ＳｉＯＣ膜はほとんどエッチングされなかった。
次に、図８を参照して、実験例４－１及び４－２の結果について説明する。実験例４－１及び４－２では、実験例１－１等と同様に、基板Ｗとして、シリコンウェハとＳｉＯＣ膜とを含むものを準備した。実験例４－１及び４－２では、実験例１－１等とは異なり、保護膜Ｗ５の形成を実施すべく、ＳＡＭ剤としてＯｃｔａｄｅｃｙｌ－ＤＳを用意した。
実験例４－１では、保護膜の形成（ステップＳ２）と、酸素プラズマ処理（ステップＳ１）と、エッチング（ステップＳ３）とをこの順番で実施した。Ｏｃｔａｄｅｃｙｌ－ＤＳは、原液（Ｏｃｔａｄｅｃｙｌ－ＤＳの含有量１００体積％）の状態で、スピンコート法で供給した。ステップＳ１の処理条件と、ステップＳ３の処理条件は、実験例１－２と同様であった。但し、エッチングの処理時間は、１分と２分と３分の３種類を用意した。
図８に示す実験例４－１の結果を、図５に示す実験例１－２の結果と比較すれば明らかなように、ステップＳ１の前にステップＳ２を実施しても、ステップＳ３におけるＳｉＯＣ膜のエッチング速度を遅くすることはできなかった。保護膜が酸素プラズマ処理によって分解されてしまうためと推定される。
一方、実験例４－２では、実験例４－１とは、ＳＡＭ剤の供給（ステップＳ２）と、酸素プラズマ処理（ステップＳ１）の順番を入れ替えた以外、同じ処理条件で基板を処理した。
図８に示す実験例４－２の結果を、同じ図８に示す実験例４－１の結果と比較すれば明らかなように、ステップＳ１の後にステップＳ２を実施すれば、ステップＳ３におけるＳｉＯＣ膜のエッチング速度を遅くできた。特に、エッチングの処理時間が１分～２分程度であれば、ＳｉＯＣ膜はほとんどエッチングされなかった。
上記実験例では、ＳｉＯＣ膜について説明したが、ＳｉＯＣ膜以外のＬｏｗ－ｋ膜、及びＳｉＮ膜でも同様の結果が得られる。つまり、酸素プラズマ処理によって速くなってしまったエッチング速度を、ＳＡＭ剤の供給によって遅くすることができる。その結果、ＳｉＯ膜を選択的にエッチングできる。
次に、図９を参照して、保護膜形成装置３２の一例について説明する。保護膜形成装置３２は、例えば、スピンコータである。保護膜形成装置３２は、例えば、処理容器５１と、ガス供給機構５２と、チャック５３と、チャック駆動機構５４と、液供給機構５５と、回収カップ５６と、を備える。処理容器５１は、基板Ｗを収容する。ガス供給機構５２は、処理容器５１の内部にガスを供給する。チャック５３は、処理容器５１の内部にて基板Ｗを保持する。チャック駆動機構５４は、チャック５３を回転させる。液供給機構５５は、チャック５３で保持された基板Ｗに対して液体を供給する。回収カップ５６は、回転する基板Ｗから振り切られる液体を回収する。
チャック５３は、例えば、基板Ｗの保護膜Ｗ５を形成する表面Ｗａを上に向けて、基板Ｗを水平に保持する。チャック５３は、図１ではメカニカルチャックであるが、真空チャック又は静電チャック等であってもよい。
チャック駆動機構５４は、チャック５３を回転させる。チャック５３の回転軸５３ａは、鉛直に配置される。基板表面Ｗａの中心とチャック５３の回転中心線とが一致するように、チャック５３が基板Ｗを保持する。
液供給機構５５は、液体を吐出するノズル５５ａを有する。ノズル５５ａは、チャック５３で保持された基板Ｗに対して、上方から液体を吐出する。液体は、回転する基板Ｗの径方向中心に供給され、遠心力によって基板Ｗの径方向全体に広がり、液膜を形成する。ノズル５５ａの数は、１つ以上である。複数のノズル５５ａが複数種類の液体を吐出してもよいし、１つのノズル５５ａが複数種類の液体を吐出してもよい。
液供給機構５５は、図示しないが、液体毎に、ノズル５５ａに向けて液体を供給する供給流路を有する。また、液供給機構５５は、液体毎に、その供給流路の途中に、開閉バルブと、流量制御器と、を有する。開閉バルブは、供給流路を開閉する。流量制御器は、流量を制御する。
また、液供給機構５５は、ノズル５５ａを移動させるノズル駆動部５５ｂを有する。ノズル駆動部５５ｂは、チャック５３の回転中心線と直交する水平方向にノズル５５ａを移動させる。また、ノズル駆動部５５ｂは、鉛直方向にノズル５５ａを移動させてもよい。ノズル５５ａが基板表面Ｗａに対して液体を吐出する間に、ノズル駆動部５５ｂが基板表面Ｗａの径方向にノズル５５ａを移動させてもよい。
液供給機構５５は、ノズル５５ａの吐出口を収容するノズルバス５５ｃを有する。ノズル５５ａの吐出口は、基板表面Ｗａに対して液体を吐出した後、ノズルバス５５ｃに収容される。ノズル５５ａの数が複数である場合、ノズル５５ａ毎にノズルバス５５ｃが設けられる。
液供給機構５５は、ノズルバス５５ｃの内部に乾燥空気又は不活性ガスを供給するガス供給部５５ｄを有する。ガス供給部５５ｄは、少なくともＳＡＭ剤用のノズルバス５５ｃに設けられる。乾燥空気又は不活性ガスは、ノズルバス５５ｃの内部に残る水蒸気をパージする。その結果、ノズル５５ａの内部にて、ＳＡＭ剤が水蒸気によって固形化するのを防止できる。不活性ガスは、例えばＮ２ガスである。ＳＡＭ剤がＯｃｔａｄｅｃｙｌ－ＤＳ又はＢｕｔｙｌ－ＤＳである場合、ガス供給部５５ｄが設けられることが好ましい。一方、ＳＡＭ剤がＴＭＳＤＭＡである場合、ガス供給部５５ｄは無くてもよい。
回収カップ５６は、チャック５３で保持された基板Ｗを収容し、回転する基板Ｗから振り切られる液体を回収する。回収カップ５６の底部には、排液管５７と、排気管５８とが設けられる。排液管５７は、回収カップ５６の内部に溜まる液体を排出する。また、排気管５８は、回収カップ５６の内部のガスを排出する。
次に、図１０を参照して、保護膜形成装置３２を用いた、図２のステップＳ２の一例について説明する。図１０に示すように、ステップＳ２は、例えば、ステップＳ２１～Ｓ２６を含む。ステップＳ２１～Ｓ２６は、制御装置９による制御下で実施される。図１０に示す処理は、処理ステーション３の搬送装置３８が基板Ｗを保護膜形成装置３２に搬入し、チャック５３が基板Ｗを保持すると、開始される。なお、ステップＳ２は、少なくともステップＳ２３を含めばよい。
先ず、ガス供給機構５２が、処理容器５１の内部に乾燥ガス又は不活性ガスを供給し、処理容器５１の内部に残る水蒸気をパージする（ステップＳ２１）。不活性ガスは、例えばＮ２ガスである。ＳＡＭ剤の供給前に水蒸気をパージしておくことで、水蒸気によるＳＡＭ剤の固形化を防止できる。ＳＡＭ剤がＯｃｔａｄｅｃｙｌ－ＤＳである場合、ステップＳ２１を実施することが好ましい。一方、ＳＡＭ剤がＴＭＳＤＭＡ又はＢｕｔｙｌ－ＤＳである場合、ステップＳ２１を実施しなくてもよい。
次に、液供給機構５５が、基板表面Ｗａに対してＩＰＡ等の有機溶剤を供給する（ステップＳ２２）。ＳＡＭ剤の供給前に有機溶剤を供給しておくことで、ＳＡＭ剤と基板表面Ｗａとの密着性を向上できる。ステップＳ２２で使用される有機溶剤は、ＩＰＡ、アセトン、ジブチルエーテル、シクロヘキサン、酢酸エチル、酢酸ブチル、酢酸プロピル、又はＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）を含む。
次に、液供給機構５５が、基板表面Ｗａに対してＳＡＭ剤を含む液体を供給する（ステップＳ２３）。ＳＡＭ剤は、溶媒に溶かし、溶液として供給する。ＳＡＭ剤を溶媒で希釈することで、ＳＡＭ剤の使用量を低減できる。溶液中のＳＡＭ剤の濃度は、例えば１体積％～２０体積％である。ＳＡＭである保護膜Ｗ５がＳｉＮ膜Ｗ１の表面に形成される。保護膜Ｗ５は、ＳｉＯ膜Ｗ２の表面にも形成される。
次に、液供給機構５５が、基板表面Ｗａに対してＰＧＭＥＡ等の有機溶剤を供給する（ステップＳ２４）。その結果、基板表面Ｗａに化学吸着していない、余剰のＳＡＭ剤を除去できる。ステップＳ２４では、有機溶剤として、ＯＨ基を含まないものを用いる。ＩＰＡ等のＯＨ基を含む有機溶剤は、基板表面Ｗａに化学吸着していないＳＡＭ剤と反応するからである。この反応によって、パーティクルが生じてしまうことも考えられる。ＯＨ基を含まない有機溶剤を用いれば、パーティクルの発生をも抑制できる。ＯＨ基を含まない有機溶剤は、例えば、ケトン類、エステル類、又はエーテル類等が用いられる。ＯＨ基を含まない有機溶剤は、例えば、アセトン、ジブチルエーテル、シクロヘキサン、酢酸エチル、酢酸ブチル、酢酸プロピル、又はＰＧＭＥＡを含む。
次に、液供給機構５５が、基板表面Ｗａに対してＩＰＡ等の有機溶剤を供給する（ステップＳ２５）。このステップＳ２５で使用される有機溶剤は、ステップＳ２４で使用される有機溶剤よりも高い揮発性を有するものが用いられる。沸点が低いほど、揮発性が高い。高い揮発性を有する有機溶剤を用いることで、基板Ｗの乾燥を促進できる。
次に、チャック駆動機構５４が、チャック５３と共に基板Ｗを回転させ、遠心力によって有機溶剤等の液体を基板Ｗから振り切り、基板Ｗを乾燥させる（ステップＳ２６）。ステップＳ２６では、液供給機構５５が、ノズル５５ａから有機溶剤を吐出しながら、ノズル５５ａを基板表面Ｗａの径方向外方に移動させてもよい。基板表面Ｗａの有機溶剤から露出する領域が、基板表面Ｗａの中心から周縁に徐々に広がる。
なお、本実施形態では、基板Ｗの乾燥（ステップＳ２６）に、保護膜形成装置３２を用いるが、保護膜形成装置３２とは別の装置、例えば超臨界乾燥装置を用いてもよい。この場合、基板Ｗは、基板表面Ｗａに有機溶剤の液膜を載せた状態で、超臨界乾燥装置へ搬送される。そして、超臨界乾燥装置は、基板表面Ｗａを覆う有機溶剤の液膜を超臨界流体に置換し、基板Ｗを乾燥する。
なお、本実施形態の保護膜形成装置３２は、スピンコータであって、枚葉式であるが、バッチ式であってもよい。バッチ式の保護膜形成装置３２は、液体を溜める処理槽等を有し、複数の基板Ｗを同時に液体に浸漬させ、複数の基板を同時に処理する。
以上、本開示に係る基板処理方法及び基板処理装置の実施形態について説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
本出願は、２０２０年１０月１９日に日本国特許庁に出願した特願２０２０－１７５４３８号に基づく優先権を主張するものであり、特願２０２０－１７５４３８号の全内容を本出願に援用する。
１ 基板処理装置
３２ 保護膜形成装置
３３ エッチング装置
３８ 搬送装置
９ 制御装置
Ｗ 基板
Ｗ１ ＳｉＮ膜
Ｗ２ ＳｉＯ膜
Ｗ５ 保護膜

Claims (14)

  1. 酸素プラズマに曝したＬｏｗ－ｋ膜又はＳｉＮ膜と、ＳｉＯ膜とが露出する表面を有する基板を準備することと、
    前記基板の前記表面に対して自己組織化単分子膜（ＳＡＭ）を形成する有機化合物（ＳＡＭ剤）を供給し、前記Ｌｏｗ－ｋ膜又は前記ＳｉＮ膜に保護膜を形成することと、
    前記基板の前記表面に対してフッ酸を供給し、前記保護膜を用い前記フッ酸による前記Ｌｏｗ－ｋ膜又は前記ＳｉＮ膜のエッチングを阻害しつつ、前記ＳｉＯ膜をエッチングすることと、
    を含む、基板処理方法。
  2. 前記保護膜を形成することは、前記基板の前記表面に対して前記ＳＡＭ剤を含む液体を供給することを含む、請求項１に記載の基板処理方法。
  3. 前記保護膜を形成することは、前記基板の前記表面に対して前記ＳＡＭ剤を含む液体と有機溶剤をこの順番で供給することを含む、請求項２に記載の基板処理方法。
  4. 前記保護膜を形成することは、前記基板の前記表面に対して、前記ＳＡＭ剤を含む液体を供給した後であって前記有機溶剤を供給する前に、前記有機溶剤とは異なる第２有機溶剤を供給することを含み、
    前記有機溶剤は、前記第２有機溶剤よりも高い揮発性を有し、
    前記第２有機溶剤は、ＯＨ基を含まない、請求項３に記載の基板処理方法。
  5. 前記第２有機溶剤は、アセトン、ジブチルエーテル、シクロヘキサン、酢酸エチル、酢酸ブチル、酢酸プロピル、又はＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）を含む、請求項４に記載の基板処理方法。
  6. 前記保護膜を形成することは、前記基板の前記表面に対して、前記ＳＡＭ剤を含む液体を供給する前に、有機溶剤を供給することを含む、請求項２～５のいずれか１項に記載の基板処理方法。
  7. 前記ＳＡＭ剤を含む液体よりも先に前記基板の前記表面に対して供給する有機溶剤は、ＩＰＡ、アセトン、ジブチルエーテル、シクロヘキサン、酢酸エチル、酢酸ブチル、酢酸プロピル、又はＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）を含む、請求項６に記載の基板処理方法。
  8. 前記ＳＡＭ剤を含む液体を吐出するノズルの吐出口をノズルバスの内部に収容することと、前記ノズルバスの内部に乾燥空気又は不活性ガスを供給することと、を含む、請求項２～７のいずれか１項に記載の基板処理方法。
  9. 前記保護膜を形成することは、前記基板を収容する処理容器の内部に、乾燥空気又は不活性ガスを供給することを含む、請求項２～８のいずれか１項に記載の基板処理方法。
  10. 前記保護膜を形成することと、前記ＳｉＯ膜をエッチングすることと、を設定回数繰り返す、請求項１～９のいずれか１項に記載の基板処理方法。
  11. 前記ＳＡＭ剤は、（トリメチルシリル）ジメチルアミン、ブチルジメチルシラン、オクタデシルジメチルシラン、トリエチルシラン、又はオクタデシルジイソブチルシランを含む、請求項１～１０のいずれか１項に記載の基板処理方法。
  12. 前記Ｌｏｗ―ｋ膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＨＳＱ（ハイドロジェンシルセスキオキサン）膜、ＭＳＱ（メチルシルセスキオキサン）膜、又はＰＡＥ（ポリアリルエーテル）膜を含む、請求項１～１１のいずれか１項に記載の基板処理方法。
  13. 前記基板の前記表面に対して前記ＳＡＭ剤を供給し、前記Ｌｏｗ－ｋ膜又は前記ＳｉＮ膜に前記保護膜を形成する保護膜形成装置と、
    前記基板の前記表面に対して前記フッ酸を供給し、前記保護膜を用い前記フッ酸による前記Ｌｏｗ－ｋ膜又は前記ＳｉＮ膜のエッチングを阻害しつつ、前記ＳｉＯ膜をエッチングするエッチング装置と、
    前記保護膜形成装置と前記エッチング装置との間で前記基板を搬送する搬送装置と、
    前記保護膜形成装置、前記エッチング装置、及び前記搬送装置を制御し、請求項１～１２のいずれか１項に記載の基板処理方法を実施する制御装置と、を備える、基板処理装置。
  14. 前記基板の前記表面に対して、前記ＳＡＭ剤を含む液体と、前記フッ酸を含む液体とを供給する液処理装置と、
    前記液処理装置を制御し、請求項１～１２のいずれか１項に記載の基板処理方法を実施する制御装置と、を備える、基板処理装置。
JP2022557405A 2020-10-19 2021-10-06 基板処理方法、及び基板処理装置 Active JP7446472B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020175438 2020-10-19
JP2020175438 2020-10-19
PCT/JP2021/036957 WO2022085449A1 (ja) 2020-10-19 2021-10-06 基板処理方法、及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2022085449A1 JPWO2022085449A1 (ja) 2022-04-28
JP7446472B2 true JP7446472B2 (ja) 2024-03-08

Family

ID=81289916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022557405A Active JP7446472B2 (ja) 2020-10-19 2021-10-06 基板処理方法、及び基板処理装置

Country Status (6)

Country Link
US (1) US20230386855A1 (ja)
JP (1) JP7446472B2 (ja)
KR (1) KR20230086779A (ja)
CN (1) CN116406476A (ja)
TW (1) TW202220054A (ja)
WO (1) WO2022085449A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234368A1 (ja) * 2022-06-02 2023-12-07 セントラル硝子株式会社 基材の処理方法、および基材の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164198A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
US20120329269A1 (en) 2007-09-19 2012-12-27 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
JP2013105909A (ja) 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492170B2 (en) 2011-04-25 2013-07-23 Applied Materials, Inc. UV assisted silylation for recovery and pore sealing of damaged low K films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120329269A1 (en) 2007-09-19 2012-12-27 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
JP2009164198A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
JP2013105909A (ja) 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20230086779A (ko) 2023-06-15
US20230386855A1 (en) 2023-11-30
JPWO2022085449A1 (ja) 2022-04-28
CN116406476A (zh) 2023-07-07
TW202220054A (zh) 2022-05-16
WO2022085449A1 (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP7066024B2 (ja) 基板処理方法、基板処理システムおよび記憶媒体
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
US9330926B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
KR101940603B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
JP5043014B2 (ja) 無電解銅メッキによってパターン化銅線を形成するためのシステムおよび方法
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JP5100057B2 (ja) 半導体装置の製造方法
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
JP2002261092A (ja) 半導体装置の製造方法
CN108028195B (zh) 基板处理方法、基板处理装置以及存储介质
JP7446472B2 (ja) 基板処理方法、及び基板処理装置
JP6914111B2 (ja) 基板処理方法、基板処理装置、基板処理システムおよび基板処理システムの制御装置
EP1729624A1 (en) Substrate brush scrubbing and proximity cleaning-drying sequence using compatible chemistries, and proximity substrate preparation sequence, and methods, apparatus, and systems for implementing the same
US8870164B2 (en) Substrate processing method and storage medium
JP6948840B2 (ja) 基板処理方法および基板処理装置
KR100870806B1 (ko) 반도체 디바이스의 제조 방법
WO2023166970A1 (ja) 基板処理方法
JP6571253B2 (ja) 基板処理方法および基板処理装置
JPH0621031A (ja) 洗浄方法及びその洗浄装置
TW202418385A (zh) 基板處理方法、及基板處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240227

R150 Certificate of patent or registration of utility model

Ref document number: 7446472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150