TW202220054A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202220054A
TW202220054A TW110136967A TW110136967A TW202220054A TW 202220054 A TW202220054 A TW 202220054A TW 110136967 A TW110136967 A TW 110136967A TW 110136967 A TW110136967 A TW 110136967A TW 202220054 A TW202220054 A TW 202220054A
Authority
TW
Taiwan
Prior art keywords
film
substrate
protective film
substrate processing
processing method
Prior art date
Application number
TW110136967A
Other languages
English (en)
Inventor
香川興司
広城幸吉
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202220054A publication Critical patent/TW202220054A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

本發明提供一種技術，將暴露於氧電漿之Low-k膜或SiN膜的蝕刻速度減緩，選擇性地蝕刻SiO膜。本發明之基板處理方法，包含下述（A）～（C）步驟。（A）準備基板，該基板具備使暴露於氧電漿之Low-k膜或SiN膜、與SiO膜露出的表面。（B）對該基板的該表面供給形成自組裝單分子膜（Self-Assembled monolayer, SAM）之有機化合物（SAM劑），於該Low-k膜或該SiN膜形成保護膜。（C）對該基板的該表面供給氫氟酸，利用該保護膜阻擋因該氫氟酸而產生之該Low-k膜或該SiN膜的蝕刻，並蝕刻該SiO膜。

Description

基板處理方法及基板處理裝置
本發明係關於一種基板處理方法及基板處理裝置。
專利文獻1所記載之方法，包含：使矽烷化化合物氣化，成為氣化之矽烷化化合物的流動；以及將受到損傷之介電膜暴露於該流動。 [習知技術文獻] [專利文獻]
專利文獻1：日本特表2014-516477號公報
[本發明所欲解決的問題]
本發明的一態樣提供一種技術，使暴露於氧電漿之Low-k膜或SiN膜的蝕刻速度減緩，選擇性地蝕刻SiO膜。 [解決問題之技術手段]
本發明的一態樣之基板處理方法，包含下述（A）～（C）步驟。（A）準備基板，該基板具備使暴露於氧電漿之Low-k膜或SiN膜、與SiO膜露出的表面。（B）對該基板的該表面供給形成自組裝單分子膜（Self-Assembled monolayer, SAM）之有機化合物（SAM劑），於該Low-k膜或該SiN膜形成保護膜。（C）對該基板的該表面供給氫氟酸，利用該保護膜阻擋因該氫氟酸而產生之該Low-k膜或該SiN膜的蝕刻，並蝕刻該SiO膜。 [本發明之效果]
依本發明的一態樣，則可將暴露於氧電漿之Low-k膜或SiN膜的蝕刻速度減緩，可選擇性地蝕刻SiO膜。
以下，針對本發明之實施形態，參考圖式而予以說明。另，於各圖式中，有對相同或相對應之構成給予相同符號，將說明省略的情形。本說明書中，X軸方向、Y軸方向、Z軸方向為彼此垂直的方向。X軸方向及Y軸方向為水平方向，Z軸方向為鉛直方向。
首先，參考圖1，針對本實施形態之基板處理裝置1予以說明。如圖1所示，基板處理裝置1，具備搬出入站2、處理站3、及控制裝置9。於X軸正方向，將搬出入站2與處理站3以上述順序排列配置。
搬出入站2，具備載置台20及搬運部23。載置台20，具備複數張載置板21。複數張載置板21，於Y軸方向配置為一列。於複數張（例如3張）載置板21，分別載置匣盒C。各匣盒C，將複數片基板W於鉛直方向隔著間隔水平地收納。另，載置板21之數量及匣盒C之數量，並無特別限定。
搬運部23，於載置台20之X軸正方向側鄰接配置，於處理站3之X軸負方向側鄰接配置。搬運部23，具備保持基板W之搬運裝置24。搬運裝置24，可進行往水平方向（X軸方向與Y軸方向兩方向）與鉛直方向的移動、及以鉛直軸為中心的迴旋。搬運裝置24，於載置台20上的匣盒C，與處理站3的第3處理區塊G3之間，搬運基板W。
處理站3，例如具備第1處理區塊G1、第2處理區塊G2、及第3處理區塊G3。在以第1處理區塊G1、第2處理區塊G2、第3處理區塊G3包圍的區域，設置搬運區塊G4。
搬運區塊G4，具備保持基板W之搬運裝置38。搬運裝置38，可進行往水平方向（X軸方向與Y軸方向兩方向）與鉛直方向的移動、及以鉛直軸為中心的迴旋。搬運裝置38，於第1處理區塊G1、第2處理區塊G2、第3處理區塊G3之間，搬運基板W。
第1處理區塊G1，於搬運區塊G4之Y軸正方向側鄰接配置。第1處理區塊G1，例如具備電漿處理裝置31。電漿處理裝置31，以氧電漿將基板W之表面予以處理。
第2處理區塊G2，於搬運區塊G4之Y軸負方向側鄰接配置。第2處理區塊G2，例如具備保護膜形成裝置32及蝕刻裝置33。保護膜形成裝置32，對基板W之表面，供給形成自組裝單分子膜（Self-Assembled Monolayer：SAM）的有機化合物（SAM劑）。蝕刻裝置33，對基板W之表面供給氫氟酸（HF）。
第3處理區塊G3，於搬運區塊G4之X軸負方向側鄰接配置。第3處理區塊G3，例如具備傳送裝置34。傳送裝置34，於搬出入站2的搬運裝置24與處理站3的搬運裝置38之間，傳遞基板W。
另，處理站3，亦可不具備電漿處理裝置31。此一情況，基板W，預先以氧電漿處理，在收納於匣盒C的狀態下，往基板處理裝置1搬入。構成處理站3之裝置的種類、配置、及個數，並未限定於圖1所示之型態。
控制裝置9，例如為電腦，具備CPU（Central Processing Unit, 中央處理器）91、記憶體等記錄媒體92。於記錄媒體92，收納有控制於基板處理裝置1中實行之各種處理的程式。控制裝置9，藉由使CPU91實行記錄在記錄媒體92的程式，而控制基板處理裝置1的動作。
接著，參考圖2～圖4，針對本實施形態之基板處理方法予以說明。如圖2所示，基板處理方法，例如包含步驟S1～S4。步驟S1～S4，在控制裝置9的控制下實施。另，基板處理方法，至少包含步驟S2及S3即可。
首先，搬出入站2之搬運裝置24，將基板W從載置台20上的匣盒C取出，往傳送裝置34搬運。而後，處理站3之搬運裝置38，從傳送裝置34接收基板W，往電漿處理裝置31搬運。
接著，電漿處理裝置31，將基板W之表面以氧電漿予以處理（步驟S1）。其結果，例如準備圖3（A）所示的基板W。基板W，具有使SiN膜W1及SiO膜W2露出之表面Wa。SiN膜W1與SiO膜W2，於表面Wa中相鄰，但亦可分離。
SiN膜W1、SiO膜W2，皆於步驟S2之前暴露於氧電漿。然則，本發明之技術，並未限定為此一形態。至少將SiN膜W1於步驟S2之前暴露於氧電漿即可，亦可在SiO膜W2的形成前將SiN膜W1暴露於氧電漿。
此處，SiN膜，係指包含矽（Si）與氮（N）的膜。SiN膜中之Si與N的原子比，並未限定為1：1。關於SiO膜、SiOC膜、SiOCH膜、TiN膜、TaN膜亦相同。
基板W，亦可取代SiN膜W1而具備Low-k膜。Low-k膜，為介電常數較SiO膜更低的膜。Low-k膜並無特別限定，例如包含SiOC膜、SiOCH膜、HSQ（氫倍半矽氧烷）膜、MSQ（甲基倍半矽氧烷）膜、或PAE（聚烯丙基醚）膜。
基板W，包含形成SiN膜W1及SiO膜W2等之未圖示的底基板。底基板，為矽晶圓或化合物半導體晶圓。化合物半導體晶圓並無特別限定，例如為GaAs晶圓、SiC晶圓、GaN晶圓、或InP晶圓。底基板，亦可為玻璃基板。
基板W，可亦具備SiN膜W1與SiO膜W2以外的膜。例如，基板W，亦可具備金屬膜W3，進一步，亦可具備防止從金屬膜W3往SiN膜W1之金屬擴散的阻障膜W4。金屬膜W3，例如為W（鎢）膜；阻障膜W4，例如為TiN膜。阻障膜W4，並未限定為TiN膜，例如亦可為TaN膜。此外，金屬膜W3，並未限定為W膜，例如亦可為Cu（銅）膜、Co（鈷）膜、或Ru（釕）膜等。
步驟S1，例如，於金屬膜W3之圖案化中實施。例如，利用遮罩保護金屬膜W3之一部分，將金屬膜W3之剩餘部分蝕刻後，以氧電漿將遮罩灰化。於此灰化時，使SiN膜W1，暴露於氧電漿。
另，使SiN膜W1暴露於氧電漿的時序，為SAM劑之對於SiN膜W1的供給前即可，例如亦可於阻障膜W4及金屬膜W3的形成前。
上述步驟S1之後，搬運裝置38，將基板W從電漿處理裝置31取出，往保護膜形成裝置32搬運。
接著，保護膜形成裝置32，對基板表面Wa供給SAM劑，如圖3（B）所示地於SiN膜W1形成保護膜W5（步驟S2）。SAM劑，溶於溶媒，可作為溶液供給，亦可作為氣體供給。氣體，例如係藉由將溶液加熱而獲得。氣體，亦可藉由以載氣使溶液產生氣泡而獲得。藉由以溶媒將SAM劑稀釋，而可減少SAM劑之使用量。溶液中的SAM劑之濃度，例如為1體積％～20體積％。
SAM劑，並無特別限定，例如包含（三甲矽基）二甲胺（N,N-Dimethyltrimethylsilylamine：TMSDMA）、丁基二甲基矽烷（Butyldimethylsilane：Butyl-DS）、十八烷基二甲基矽烷（Octadecyldimethylsilane：Octadecyl-DS）、三乙基矽烷（Triethylsilane）、或十八烷基二異丁基矽烷（Octadecyldiisobutylsilane）。
SAM劑，容易化學吸附在具有OH基的表面。OH基，容易形成在氧化膜的表面。
SiN膜W1，預先暴露於氧電漿，此時，於SiN膜W1的表面形成OH基。因此，SAM劑化學吸附在SiN膜W1，將係SAM之保護膜W5形成在SiN膜W1的表面。保護膜W5，亦形成在SiO膜W2之表面。
上述步驟S1後，搬運裝置38，將基板W從保護膜形成裝置32取出，往蝕刻裝置33搬運。
接著，蝕刻裝置33，對基板表面Wa供給氫氟酸（HF），如圖3（C）所示地蝕刻SiO膜W2（步驟S3）。氫氟酸，溶於溶媒，可作為溶液供給，亦可作為氣體供給。氣體，例如係藉由將溶液加熱而獲得。氣體，亦可藉由以載氣使溶液產生氣泡而獲得。
蝕刻裝置33，利用保護膜W5阻擋因氫氟酸而產生之SiN膜W1的蝕刻，並蝕刻SiO膜W2。藉由保護膜W5，可將SiN膜W1的蝕刻速度減緩，可選擇性地蝕刻SiO膜W2。
如同上述，在步驟S1，將基板表面Wa以氧電漿予以處理。氧電漿，使氫氟酸所進行之SiN膜W1的蝕刻速度加快。另一方面，在步驟S2，形成保護膜W5。保護膜W5，使氫氟酸所進行之SiN膜W1的蝕刻速度減緩。保護膜W5，亦可使SiN膜W1的蝕刻速度，較氧電漿處理（步驟S1）之前更為減緩。
另，保護膜W5亦形成在SiO膜W2，但SiO膜W2的蝕刻速度非常快。SiO膜W2，從氧電漿處理（步驟S1）之前起，相較於SiN膜W1，蝕刻速度快。而由於保護膜W5為SAM，故單分子彼此之間具有間隙。若存在此一程度的間隙，由於SiO膜W2的蝕刻速度原本即快，故使SiO膜W2的支持SAM之表層去除。因此，因剝離而將SAM去除。其結果，SiO膜W2的蝕刻，以與不具有SAM之情況相同程度的速度進展。
上述步驟S3之後，控制裝置9，檢查步驟S2～S3是否已實施設定次數（步驟S4）。實施次數未達到設定次數之情況（步驟S4，NO），由於SiO膜W2的蝕刻量未達到目標值，故如圖4（A）及圖4（B）所示，再度實施步驟S2～S3。
另一方面，實施次數達到設定次數之情況（步驟S4，YES），SiO膜W2的蝕刻量達到目標值。因而，搬運裝置38，將基板W從蝕刻裝置33取出，往傳送裝置34搬運。而後，搬出入站2之搬運裝置24，將基板W從傳送裝置34取出，將基板W收納於載置台20上的匣盒C。其後，控制裝置9，結束本次之處理。
實施步驟S2～S3的次數，雖亦可為1次，但宜為複數次。此係因保護膜W5因氫氟酸而緩緩地蝕刻，緩緩地消失的緣故。若重複實施步驟S2～S3，則可在途中補充保護膜W5（參考圖4（A）），可阻擋SiN膜W1的蝕刻，並將SiO膜W2的蝕刻量增大。
另，本實施形態，使用保護膜形成裝置32與蝕刻裝置33，但亦可使用兼作為其雙方之液體處理裝置。液體處理裝置，與圖9所示之保護膜形成裝置32同樣地構成，對基板的表面Wa，供給包含SAM劑之液體、及包含氫氟酸之液體。
接著，參考圖5，針對實驗例1-1及1-2之結果予以說明。在實驗例1-1及1-2，作為基板W，準備包含矽晶圓與SiOC膜者。SiOC膜，係藉由CVD（Chemical Vapor Deposition）法，於矽晶圓上成膜。
在實驗例1-1，並未實施步驟S1及S2，僅實施步驟S3。在步驟S3，使用稀氫氟酸（DHF）蝕刻SiOC膜，測定其蝕刻量。稀氫氟酸，HF：H 2O（體積比）為1：100。稀氫氟酸，作為液體供給。蝕刻時間為1分鐘。於圖5顯示2片基板之處理結果。
另一方面，在實驗例1-2，於實施步驟S1後，並未實施步驟S2，而實施步驟S3。步驟S3之處理條件，如同實驗例1-1所說明。在步驟S1，將SiOC膜暴露於氧電漿。其處理條件如下。 O 2氣體之流量：800sccm 電漿生成用之電源頻率：13.56MHz 電漿生成用之電力：2500W 處理時間：120秒。
如同將圖5所示的實驗例1-1之結果、與同樣圖5所示的實驗例1-2之結果比較而得知，若於蝕刻（步驟S3）之前，實施氧電漿處理（步驟S1），則SiOC膜的蝕刻速度變快。
接著，參考圖6，針對實驗例2-1及2-2之結果予以說明。在實驗例2-1及2-2，和實驗例1-1等同樣地，作為基板W，準備包含矽晶圓與SiOC膜者。在實驗例2-1及2-2，和實驗例1-1等不同，為了實施保護膜W5的形成，準備TMSDMA作為SAM劑。
在實驗例2-1，將保護膜的形成（步驟S2）、氧電漿處理（步驟S1）、蝕刻（步驟S3）以上述順序實施。TMSDMA，以原液（TMSDMA的含有量100體積％）之狀態，藉由旋塗法供給。步驟S1之處理條件與步驟S3之處理條件，和實驗例1-2相同。然則，蝕刻之處理時間，準備1分鐘與2分鐘兩種。
如同將圖6所示的實驗例2-1之結果，與圖5所示的實驗例1-2之結果比較而得知，即便於步驟S1之前實施步驟S2，仍無法減緩步驟S3中之SiOC膜的蝕刻速度。發明人推定係保護膜因氧電漿處理而分解之緣故。另，圖6所示的實驗例2-1中，處理時間在1分鐘與2分鐘幾乎不具有蝕刻量的差異，係因氧電漿所造成之蝕刻速度的增大限定在表面附近的緣故。
另一方面，在實驗例2-2中，和實驗例2-1，除了交換SAM劑的供給（步驟S2）與氧電漿處理（步驟S1）之順序以外，以相同處理條件處理基板。
如同將圖6所示的實驗例2-2之結果，與同樣圖6所示的實驗例2-1之結果比較而得知，若於步驟S1之後實施步驟S2，則可減緩步驟S3中之SiOC膜的蝕刻速度。特別是，若使蝕刻之處理時間為1分鐘程度，則SiOC膜幾乎未受到蝕刻。
接著，參考圖7，針對實驗例3-1及3-2之結果予以說明。在實驗例3-1及3-2，和實驗例1-1等同樣地，作為基板W，準備包含矽晶圓與SiOC膜者。在實驗例3-1及3-2，和實驗例1-1等不同，為了實施保護膜W5的形成，準備Butyl-DS作為SAM劑。
在實驗例3-1，將保護膜的形成（步驟S2）、氧電漿處理（步驟S1）、蝕刻（步驟S3）以上述順序實施。Butyl-DS，以原液（Butyl-DS的含有量100體積％）之狀態，藉由旋塗法供給。步驟S1之處理條件與步驟S3之處理條件，和實驗例1-2相同。然則，蝕刻之處理時間，準備1分鐘與2分鐘兩種。
如同將圖7所示的實驗例3-1之結果，與圖5所示的實驗例1-2之結果比較而得知，即便於步驟S1之前實施步驟S2，仍無法減緩步驟S3中之SiOC膜的蝕刻速度。推定係保護膜因氧電漿處理而分解之緣故。
另一方面，在實驗例3-2，和實驗例3-1，除了交換SAM劑的供給（步驟S2）與氧電漿處理（步驟S1）之順序以外，以相同處理條件處理基板。
如同將圖7所示的實驗例3-2之結果，與同樣圖7所示的實驗例3-1之結果比較而得知，若於步驟S1之後實施步驟S2，則可減緩步驟S3中之SiOC膜的蝕刻速度。特別是，若使蝕刻之處理時間為1分鐘程度，則SiOC膜幾乎未受到蝕刻。
接著，參考圖8，針對實驗例4-1及4-2之結果予以說明。在實驗例4-1及4-2，和實驗例1-1等同樣地，作為基板W，準備包含矽晶圓與SiOC膜者。在實驗例4-1及4-2，和實驗例1-1等不同，為了實施保護膜W5的形成，準備Octadecyl-DS作為SAM劑。
在實驗例4-1，將保護膜的形成（步驟S2）、氧電漿處理（步驟S1）、蝕刻（步驟S3）以上述順序實施。Octadecyl-DS，以原液（Octadecyl-DS的含有量100體積％）之狀態，藉由旋塗法供給。步驟S1之處理條件與步驟S3之處理條件，和實驗例1-2相同。然則，蝕刻之處理時間，準備1分鐘、2分鐘、3分鐘三種。
如同將圖8所示的實驗例4-1之結果，與圖5所示的實驗例1-2之結果比較而得知，即便於步驟S1之前實施步驟S2，仍無法減緩步驟S3中之SiOC膜的蝕刻速度。推定係保護膜因氧電漿處理而分解之緣故。
另一方面，在實驗例4-2中，和實驗例4-1，除了交換SAM劑的供給（步驟S2）與氧電漿處理（步驟S1）之順序以外，以相同處理條件處理基板。
如同將圖8所示的實驗例4-2之結果，與同樣圖8所示的實驗例4-1之結果比較而得知，若於步驟S1之後實施步驟S2，則可減緩步驟S3中之SiOC膜的蝕刻速度。特別是，若使蝕刻之處理時間為1分鐘～2分鐘程度，則SiOC膜幾乎未受到蝕刻。
上述實驗例，雖針對SiOC膜進行說明，但在SiOC膜以外的Low-k膜及SiN膜，亦可獲得同樣結果。亦即，可使因氧電漿處理而變快的蝕刻速度，藉由SAM劑的供給而變慢。其結果，可選擇性地蝕刻SiO膜。
接著，參考圖9，針對保護膜形成裝置32的一例予以說明。保護膜形成裝置32，例如為旋轉塗布機。保護膜形成裝置32，例如具備處理容器51、氣體供給機構52、卡盤53、卡盤驅動機構54、液體供給機構55、及回收杯56。處理容器51，收納基板W。氣體供給機構52，往處理容器51之內部供給氣體。卡盤53，於處理容器51之內部保持基板W。卡盤驅動機構54，使卡盤53旋轉。液體供給機構55，對藉由卡盤53保持的基板W供給液體。回收杯56，將從旋轉的基板W甩飛之液體回收。
卡盤53，例如，使基板W的形成有保護膜W5之表面Wa朝上，水平地保持基板W。卡盤53，在圖1為機械式卡盤，但亦可為真空吸盤或靜電吸盤等。
卡盤驅動機構54，使卡盤53旋轉。卡盤53之旋轉軸53a，呈鉛直地配置。以基板表面Wa之中心與卡盤53之旋轉中心線呈一致的方式，使卡盤53保持基板W。
液體供給機構55，具備噴吐液體的噴嘴55a。噴嘴55a，對藉由卡盤53保持的基板W，從上方噴吐液體。液體，往旋轉的基板W之徑方向中心供給，藉由離心力而往基板W之徑方向全體擴散，形成液膜。噴嘴55a之數量為1個以上。可使複數個噴嘴55a噴吐複數種液體，亦可使1個噴嘴55a噴吐複數種液體。
液體供給機構55，雖未圖示，但於每種液體，具備向噴嘴55a供給液體的供給流路。此外，液體供給機構55，於每種液體，在其供給流路之途中，具備開閉閥及流量控制器。開閉閥，將供給流路開啟關閉。流量控制器，控制流量。
此外，液體供給機構55，具備使噴嘴55a移動之噴嘴驅動部55b。噴嘴驅動部55b，使噴嘴55a沿和卡盤53的旋轉中心線正交之水平方向移動。此外，噴嘴驅動部55b，亦可使噴嘴55a沿鉛直方向移動。在使噴嘴55a對基板表面Wa噴吐液體之際，噴嘴驅動部55b，亦可使噴嘴55a沿基板表面Wa之徑方向移動。
液體供給機構55，具備收納有噴嘴55a的噴吐口之噴嘴槽55c。噴嘴55a的噴吐口，對基板表面Wa噴吐液體後，收納於噴嘴槽55c。噴嘴55a之數量為複數個的情況，於每一噴嘴55a設置噴嘴槽55c。
液體供給機構55，具備往噴嘴槽55c之內部供給乾燥空氣或惰性氣體的氣體供給部55d。氣體供給部55d，至少設置於SAM劑用的噴嘴槽55c。乾燥空氣或惰性氣體，吹掃殘留在噴嘴槽55c之內部的水蒸氣。其結果，於噴嘴55a之內部，可防止SAM劑因水蒸氣而固形化。惰性氣體，例如為N 2氣體。SAM劑為Octadecyl-DS或Butyl-DS的情況，宜設置氣體供給部55d。另一方面，SAM劑為TMSDMA的情況，亦可不具有氣體供給部55d。
回收杯56，收納藉由卡盤53保持的基板W，回收從旋轉的基板W甩飛之液體。於回收杯56之底部，設置排液管57與排氣管58。排液管57，將貯存在回收杯56之內部的液體排出。此外，排氣管58，將回收杯56之內部的氣體排出。
接著，參考圖10，針對使用保護膜形成裝置32的圖2之步驟S2的一例予以說明。如圖10所示，步驟S2，例如，包含步驟S21～S26。步驟S21～S26，在控制裝置9的控制下實施。若處理站3之搬運裝置38將基板W往保護膜形成裝置32搬入，使卡盤53保持基板W，則開始圖10所示之處理。另，步驟S2，至少包含步驟S23即可。
首先，氣體供給機構52，往處理容器51之內部供給乾燥氣體或惰性氣體，吹掃殘留在處理容器51之內部的水蒸氣（步驟S21）。惰性氣體，例如為N 2氣體。藉由在SAM劑的供給前先吹掃水蒸氣，而可防止水蒸氣所造成之SAM劑的固形化。SAM劑為Octadecyl-DS的情況，宜實施步驟S21。另一方面，SAM劑為TMSDMA或Butyl-DS的情況，亦可不施行步驟S21。
接著，液體供給機構55，對基板表面Wa供給IPA等有機溶劑（步驟S22）。藉由在SAM劑的供給前先供給有機溶劑，而可提高SAM劑與基板表面Wa的密接性。在步驟S22使用之有機溶劑，包含IPA、丙酮、二丁醚、環己烷、乙酸乙酯、乙酸丁酯、乙酸丙酯、或PGMEA（丙二醇甲醚醋酸酯）。
接著，液體供給機構55，對基板的表面Wa供給包含SAM劑之液體（步驟S23）。SAM劑，溶於溶媒，作為溶液供給。藉由將SAM劑以溶媒稀釋，而可減少SAM劑之使用量。溶液中的SAM劑之濃度，例如為1體積％～20體積％。將係SAM之保護膜W5，形成在SiN膜W1的表面。保護膜W5，亦形成在SiO膜W2的表面。
接著，液體供給機構55，對基板表面Wa供給PGMEA等有機溶劑（步驟S24）。其結果，可將未化學吸附在基板表面Wa之剩餘的SAM劑去除。在步驟S24，作為有機溶劑，使用未包含OH基者。此係因IPA等包含OH基之有機溶劑，與未化學吸附在基板表面Wa之SAM劑反應的緣故。發明人亦認為由於此一反應而產生微粒。若使用未包含OH基之有機溶劑，則亦可抑制微粒的產生。未包含OH基之有機溶劑，例如使用酮類、酯類、或醚類等。未包含OH基之有機溶劑，例如包含丙酮、二丁醚、環己烷、乙酸乙酯、乙酸丁酯、乙酸丙酯、或PGMEA。
接著，液體供給機構55，對基板表面Wa供給IPA等有機溶劑（步驟S25）。在此步驟S25使用之有機溶劑，使用較在步驟S24使用之有機溶劑具有更高的揮發性者。若沸點越低，則揮發性越高。藉由使用具有高揮發性之有機溶劑，而可促進基板W之乾燥。
接著，卡盤驅動機構54，使基板W與卡盤53一同旋轉，藉由離心力將有機溶劑等液體從基板W甩飛，使基板W乾燥（步驟S26）。在步驟S26，液體供給機構55，亦可從噴嘴55a噴吐有機溶劑，並使噴嘴55a往基板表面Wa之徑方向外方移動。基板表面Wa之從有機溶劑露出的區域，由基板表面Wa的中心往邊緣緩緩地擴展。
另，本實施形態，於基板W的乾燥（步驟S26），使用保護膜形成裝置32，但亦可使用與保護膜形成裝置32不同之裝置，例如超臨界乾燥裝置。此一情況，基板W，在基板表面Wa承載有機溶劑之液膜的狀態下，往超臨界乾燥裝置搬運。而後，超臨界乾燥裝置，將覆蓋基板表面Wa之有機溶劑的液膜置換為超臨界流體，使基板W乾燥。
另，本實施形態之保護膜形成裝置32為旋轉塗布機，可為單片式，亦可為批次式。批次式之保護膜形成裝置32，具備貯存液體之處理槽等，將複數片基板W同時浸漬於液體，同時處理複數片基板。
以上，針對本發明之基板處理方法及基板處理裝置的實施形態進行說明，但本發明並未限定為上述實施形態等。在發明申請專利範圍所記載之範疇內，可進行各種變更、修正、置換、附加、刪除、及組合。關於其等，自然亦屬於本發明之技術的範圍。
1:基板處理裝置 2:搬出入站 20:載置台 21:載置板 23:搬運部 24:搬運裝置 3:處理站 31:電漿處理裝置 32:保護膜形成裝置 33:蝕刻裝置 34:傳送裝置 38:搬運裝置 51:處理容器 52:氣體供給機構 53:卡盤 53a:旋轉軸 54:卡盤驅動機構 55:液體供給機構 55a:噴嘴 55b:噴嘴驅動部 55c:噴嘴槽 55d:氣體供給部 56:回收杯 57:排液管 58:排氣管 9:控制裝置 91:CPU(Central Processing Unit,中央處理器) 92:記錄媒體 C:匣盒 G1:第1處理區塊 G2:第2處理區塊 G3:第3處理區塊 G4:搬運區塊 W:基板 Wa:表面 W1:SiN膜 W2:SiO膜 W3:金屬膜 W4:阻障膜 W5:保護膜 S1~S4:步驟
圖1係顯示一實施形態之基板處理裝置的俯視圖。 圖2係顯示一實施形態之基板處理方法的流程圖。 圖3（A）係顯示圖2之步驟S1中的基板之一例的剖面圖，圖3（B）係顯示圖2之步驟S2中的基板之一例的剖面圖，圖3（C）係顯示圖2之步驟S3中的基板之一例的剖面圖。 圖4（A）係顯示第2次之步驟S2中的基板之一例的剖面圖，圖4（B）係顯示第2次之步驟S3中的基板之一例的剖面圖。 圖5係顯示實驗例1-1及1-2之結果的圖。 圖6係顯示實驗例2-1及2-2之結果的圖。 圖7係顯示實驗例3-1及3-2之結果的圖。 圖8係顯示實驗例4-1及4-2之結果的圖。 圖9係顯示保護膜形成裝置的一例之剖面圖。 圖10係顯示圖2之步驟S2的一例之流程圖。
S1~S4:步驟

Claims (14)

  1. 一種基板處理方法，包含如下步驟： 基板準備步驟，準備基板，該基板具有使暴露於氧電漿之Low-k膜或SiN膜、與SiO膜露出的表面； 保護膜形成步驟，對該基板的該表面供給形成自組裝單分子膜（Self-Assembled Monolayer, SAM）之有機化合物（SAM劑），於該Low-k膜或該SiN膜形成保護膜；以及 SiO膜蝕刻步驟，對該基板的該表面供給氫氟酸，利用該保護膜阻擋因該氫氟酸而產生之該Low-k膜或該SiN膜的蝕刻，並蝕刻該SiO膜。
  2. 如請求項1之基板處理方法，其中， 該保護膜形成步驟，包含如下步驟：對該基板的該表面供給包含該SAM劑之液體。
  3. 如請求項2之基板處理方法，其中， 該保護膜形成步驟，包含如下步驟：對該基板的該表面，依序供給包含該SAM劑之液體、與有機溶劑。
  4. 如請求項3之基板處理方法，其中， 該保護膜形成步驟，包含如下步驟：對該基板的該表面，在供給包含該SAM劑之液體後、且在供給該有機溶劑前，供給與該有機溶劑不同之第2有機溶劑； 該有機溶劑，具有較該第2有機溶劑更高的揮發性； 該第2有機溶劑，未包含OH基。
  5. 如請求項4之基板處理方法，其中， 該第2有機溶劑，包含丙酮、二丁醚、環己烷、乙酸乙酯、乙酸丁酯、乙酸丙酯、或PGMEA（丙二醇甲醚醋酸酯）。
  6. 如請求項2至5中任一項之基板處理方法，其中， 該保護膜形成步驟，包含如下步驟：對於該基板的該表面，在供給包含該SAM劑之液體前，先供給有機溶劑。
  7. 如請求項6之基板處理方法，其中， 較包含該SAM劑之液體更早對於該基板的該表面供給之有機溶劑，包含IPA、丙酮、二丁醚、環己烷、乙酸乙酯、乙酸丁酯、乙酸丙酯、或PGMEA（丙二醇甲醚醋酸酯）。
  8. 如請求項2至5中任一項之基板處理方法，更包含如下步驟： 將噴吐包含該SAM劑之液體的噴嘴之噴吐口，收納於噴嘴槽的內部；以及 往該噴嘴槽的內部，供給乾燥空氣或惰性氣體。
  9. 如請求項2至5中任一項之基板處理方法，其中， 該保護膜形成步驟，包含如下步驟：往收納該基板的處理容器之內部，供給乾燥空氣或惰性氣體。
  10. 如請求項1至5中任一項之基板處理方法，其中， 將該保護膜形成步驟、及該SiO膜蝕刻步驟，重複進行設定次數。
  11. 如請求項1至5中任一項之基板處理方法，其中， 該SAM劑，包含（三甲矽基）二甲胺、丁基二甲基矽烷、十八烷基二甲基矽烷、三乙基矽烷、或十八烷基二異丁基矽烷。
  12. 如請求項1至5中任一項之基板處理方法，其中， 該Low-k膜，包含SiOC膜、SiOCH膜、HSQ（氫倍半矽氧烷）膜、MSQ（甲基倍半矽氧烷）膜、或PAE（聚烯丙基醚）膜。
  13. 一種基板處理裝置，包含： 保護膜形成裝置，對基板的表面供給SAM劑，於Low-k膜或SiN膜形成保護膜； 蝕刻裝置，對該基板的該表面供給氫氟酸，利用該保護膜阻擋因該氫氟酸而產生之該Low-k膜或該SiN膜的蝕刻，並蝕刻該SiO膜； 搬運裝置，於該保護膜形成裝置與該蝕刻裝置之間，搬運該基板；以及 控制裝置，控制該保護膜形成裝置、該蝕刻裝置、及該搬運裝置，實施如請求項1至5中任一項之基板處理方法。
  14. 一種基板處理裝置，包含： 液體處理裝置，對基板的表面，供給包含SAM劑之液體、與包含氫氟酸之液體；以及 控制裝置，控制該液體處理裝置，實施如請求項1至5中任一項之基板處理方法。
TW110136967A 2020-10-19 2021-10-05 基板處理方法及基板處理裝置 TW202220054A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020175438 2020-10-19
JP2020-175438 2020-10-19

Publications (1)

Publication Number Publication Date
TW202220054A true TW202220054A (zh) 2022-05-16

Family

ID=81289916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136967A TW202220054A (zh) 2020-10-19 2021-10-05 基板處理方法及基板處理裝置

Country Status (6)

Country Link
US (1) US20230386855A1 (zh)
JP (1) JP7446472B2 (zh)
KR (1) KR20230086779A (zh)
CN (1) CN116406476A (zh)
TW (1) TW202220054A (zh)
WO (1) WO2022085449A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234368A1 (ja) * 2022-06-02 2023-12-07 セントラル硝子株式会社 基材の処理方法、および基材の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481423B2 (en) 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
US8492170B2 (en) 2011-04-25 2013-07-23 Applied Materials, Inc. UV assisted silylation for recovery and pore sealing of damaged low K films
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20230386855A1 (en) 2023-11-30
WO2022085449A1 (ja) 2022-04-28
JPWO2022085449A1 (zh) 2022-04-28
KR20230086779A (ko) 2023-06-15
JP7446472B2 (ja) 2024-03-08
CN116406476A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR102541745B1 (ko) 습식 에칭 방법, 기판 액처리 장치 및 기억 매체
KR101940603B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
US9330926B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
CN107437517B (zh) 基板清洗方法、基板清洗系统以及存储介质
JP5100057B2 (ja) 半導体装置の製造方法
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US20050233589A1 (en) Processes for removing residue from a workpiece
JP6914111B2 (ja) 基板処理方法、基板処理装置、基板処理システムおよび基板処理システムの制御装置
US20170278698A1 (en) Semiconductor Device Manufacturing Method and Semiconductor Device Manufacturing System
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
JP5544893B2 (ja) 基板処理方法及び記憶媒体
JP7446472B2 (ja) 基板処理方法、及び基板処理装置
JP6948840B2 (ja) 基板処理方法および基板処理装置
WO2023136200A1 (ja) 基板処理方法および基板処理装置
TW202010013A (zh) 基板處理方法及基板處理裝置
WO2024009849A1 (ja) 基板処理方法、基板処理装置および記憶媒体
JPH0621031A (ja) 洗浄方法及びその洗浄装置