KR20230086779A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20230086779A
KR20230086779A KR1020237016589A KR20237016589A KR20230086779A KR 20230086779 A KR20230086779 A KR 20230086779A KR 1020237016589 A KR1020237016589 A KR 1020237016589A KR 20237016589 A KR20237016589 A KR 20237016589A KR 20230086779 A KR20230086779 A KR 20230086779A
Authority
KR
South Korea
Prior art keywords
film
substrate
protective film
supplying
sam
Prior art date
Application number
KR1020237016589A
Other languages
English (en)
Inventor
코지 카가와
코우키치 히로시로
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230086779A publication Critical patent/KR20230086779A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

기판 처리 방법은, 하기 (A) ~ (C)를 포함한다. (A) 산소 플라즈마에 노출시킨 Low-k막 또는 SiN막과, SiO막이 노출되는 표면을 가지는 기판을 준비한다. (B) 상기 기판의 상기 표면에 대하여 자기 조직화 단분자막(SAM)을 형성하는 유기 화합물(SAM제)을 공급하여, 상기 Low-k막 또는 상기 SiN막에 보호막을 형성한다. (C) 상기 기판의 상기 표면에 대하여 불산을 공급하고, 상기 보호막을 이용하여 상기 불산에 의한 상기 Low-k막 또는 상기 SiN막의 에칭을 저해하면서, 상기 SiO막을 에칭한다.

Description

기판 처리 방법 및 기판 처리 장치
본 개시는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
특허 문헌 1에 기재된 방법은, 실릴화 화합물을 기화시키고, 기화된 실릴화 화합물의 흐름으로 하는 것과, 그 흐름에 손상을 받은 유전체막을 드러내는 것을 포함한다.
일본특허공표공보 2014-516477호
본 개시의 일태양은, 산소 플라즈마에 노출시킨 Low-k막 또는 SiN막의 에칭 속도를 느리게 하여, SiO막을 선택적으로 에칭하는, 기술을 제공한다.
본 개시의 일태양에 따른 기판 처리 방법은, 하기 (A) ~ (C)를 포함한다. (A) 산소 플라즈마에 노출시킨 Low-k막 또는 SiN막과, SiO막이 노출되는 표면을 가지는 기판을 준비한다. (B) 상기 기판의 상기 표면에 대하여 자기 조직화 단분자막(SAM)을 형성하는 유기 화합물(SAM제)을 공급하여, 상기 Low-k막 또는 상기 SiN막에 보호막을 형성한다. (C) 상기 기판의 상기 표면에 대하여 불산을 공급하고, 상기 보호막을 이용하여 상기 불산에 의한 상기 Low-k막 또는 상기 SiN막의 에칭을 저해하면서, 상기 SiO막을 에칭한다.
본 개시의 일태양에 따르면, 산소 플라즈마에 노출시킨 Low-k막 또는 SiN막의 에칭 속도를 느리게 할 수 있어, SiO막을 선택적으로 에칭할 수 있다.
도 1은 일실시 형태에 따른 기판 처리 장치를 나타내는 평면도이다.
도 2는 일실시 형태에 따른 기판 처리 방법을 나타내는 순서도이다.
도 3의 (A)는 도 2의 단계(S1)에 있어서의 기판의 일례를 나타내는 단면도이며, 도 3의 (B)는 도 2의 단계(S2)에 있어서의 기판의 일례를 나타내는 단면도이며, 도 3의 (C)는 도 2의 단계(S3)에 있어서의 기판의 일례를 나타내는 단면도이다.
도 4의 (A)는 2 회째의 단계(S2)에 있어서의 기판의 일례를 나타내는 단면도이며, 도 4의 (B)는 2 회째의 단계(S3)에 있어서의 기판의 일례를 나타내는 단면도이다.
도 5는 실험예 1-1 및 1-2의 결과를 나타내는 도이다.
도 6은 실험예 2-1 및 2-2의 결과를 나타내는 도이다.
도 7은 실험예 3-1 및 3-2의 결과를 나타내는 도이다.
도 8은 실험예 4-1 및 4-2의 결과를 나타내는 도이다.
도 9는 보호막 형성 장치의 일례를 나타내는 단면도이다.
도 10은 도 2의 단계(S2)의 일례를 나타내는 순서도이다.
이하, 본 개시의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한, 각 도면에 있어서 동일한 또는 대응하는 구성에는 동일한 부호를 부여하고, 설명을 생략하는 경우가 있다. 본 명세서에 있어서, X축 방향, Y축 방향, Z축 방향은 서로 수직인 방향이다. X축 방향 및 Y축 방향은 수평 방향, Z축 방향은 연직 방향이다.
먼저, 도 1을 참조하여, 본 실시 형태에 따른 기판 처리 장치(1)에 대하여 설명한다. 도 1에 나타내는 바와 같이, 기판 처리 장치(1)는 반입반출 스테이션(2)과, 처리 스테이션(3)과, 제어 장치(9)를 구비한다. X축 정방향에, 반입반출 스테이션(2)과 처리 스테이션(3)이 이 순서로 배열되어 배치된다.
반입반출 스테이션(2)은 배치대(20)와, 반송부(23)를 구비한다. 배치대(20)는, 복수의 배치판(21)을 구비한다. 복수의 배치판(21)은, Y축 방향으로 일렬로 배치된다. 복수(예를 들면 3 개)의 배치판(21)에는, 각각, 카세트(C)가 배치된다. 각 카세트(C)는, 복수 매의 기판(W)을 연직 방향으로 간격을 두고 수평으로 수용한다. 또한, 배치판(21)의 수, 및 카세트(C)의 수는 특별히 한정되지 않는다.
반송부(23)는, 배치대(20)의 X축 정방향측에 인접하여 배치되고, 처리 스테이션(3)의 X축 부방향측에 인접하여 배치된다. 반송부(23)는, 기판(W)을 유지하는 반송 장치(24)를 구비한다. 반송 장치(24)는, 수평 방향(X축 방향 및 Y축 방향의 양 방향) 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하다. 반송 장치(24)는, 배치대(20) 상의 카세트(C)와, 처리 스테이션(3)의 제 3 처리 블록(G3)과의 사이에서, 기판(W)을 반송한다.
처리 스테이션(3)은, 예를 들면, 제 1 처리 블록(G1)과, 제 2 처리 블록(G2)과, 제 3 처리 블록(G3)을 구비한다. 제 1 처리 블록(G1)과 제 2 처리 블록(G2)과 제 3 처리 블록(G3)으로 둘러싸이는 영역에, 반송 블록(G4)이 마련된다.
반송 블록(G4)은, 기판(W)을 유지하는 반송 장치(38)를 구비한다. 반송 장치(38)는, 수평 방향(X축 방향 및 Y축 방향의 양 방향) 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하다. 반송 장치(38)는, 제 1 처리 블록(G1)과, 제 2 처리 블록(G2)과, 제 3 처리 블록(G3)과의 사이에서, 기판(W)을 반송한다.
제 1 처리 블록(G1)은, 반송 블록(G4)의 Y축 정방향측에 인접하여 배치된다. 제 1 처리 블록(G1)은, 예를 들면, 플라즈마 처리 장치(31)를 가진다. 플라즈마 처리 장치(31)는, 기판(W)의 표면을 산소 플라즈마로 처리한다.
제 2 처리 블록(G2)은, 반송 블록(G4)의 Y축 부방향측에 인접하여 배치된다. 제 2 처리 블록(G2)은, 예를 들면, 보호막 형성 장치(32)와, 에칭 장치(33)를 가진다. 보호막 형성 장치(32)는, 기판(W)의 표면에 대하여, 자기 조직화 단분자막(Self-Assembled Monolayer : SAM)을 형성하는 유기 화합물(SAM제)을 공급한다. 에칭 장치(33)는, 기판(W)의 표면에 대하여 불산(HF)을 공급한다.
제 3 처리 블록(G3)은, 반송 블록(G4)의 X축 부방향측에 인접하여 배치된다. 제 3 처리 블록(G3)은, 예를 들면, 트랜지션 장치(34)를 가진다. 트랜지션 장치(34)는, 반입반출 스테이션(2)의 반송 장치(24)와, 처리 스테이션(3)의 반송 장치(38)와의 사이에서 기판(W)을 전달한다.
또한, 처리 스테이션(3)은, 플라즈마 처리 장치(31)를 가지지 않아도 된다. 이 경우, 기판(W)은, 미리 산소 플라즈마로 처리되고, 카세트(C)에 수용된 상태에서, 기판 처리 장치(1)로 반입된다. 처리 스테이션(3)을 구성하는 장치의 종류, 배치 및 개수는, 도 1에 나타내는 것에는 한정되지 않는다.
제어 장치(9)는 예를 들면 컴퓨터이며, CPU(Central Processing Unit)(91)와, 메모리 등의 기억 매체(92)를 구비한다. 기억 매체(92)에는, 기판 처리 장치(1)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어 장치(9)는, 기억 매체(92)에 기억된 프로그램을 CPU(91)에 실행시킴으로써, 기판 처리 장치(1)의 동작을 제어한다.
다음으로, 도 2 ~ 도 4를 참조하여, 본 실시 형태에 따른 기판 처리 방법에 대하여 설명한다. 도 2에 나타내는 바와 같이, 기판 처리 방법은, 예를 들면, 단계(S1 ~ S4)를 포함한다. 단계(S1 ~ S4)는, 제어 장치(9)에 의한 제어 하에서 실시된다. 또한, 기판 처리 방법은, 적어도 단계(S2 및 S3)를 포함하면 된다.
먼저, 반입반출 스테이션(2)의 반송 장치(24)가, 배치대(20) 상의 카세트(C)로부터 기판(W)을 취출하여, 트랜지션 장치(34)로 반송한다. 이어서, 처리 스테이션(3)의 반송 장치(38)가, 트랜지션 장치(34)로부터 기판(W)을 수취하여, 플라즈마 처리 장치(31)로 반송한다.
다음으로, 플라즈마 처리 장치(31)가, 기판(W)의 표면을 산소 플라즈마로 처리한다(단계(S1)). 그 결과, 예를 들면 도 3의 (A)에 나타내는 기판(W)이 준비된다. 기판(W)은, SiN막(W1)과 SiO막(W2)이 노출되는 표면(Wa)을 가진다. SiN막(W1)과 SiO막(W2)은, 표면(Wa)에 있어서 이웃하지만, 떨어져 있어도 된다.
SiN막(W1)도 SiO막(W2)도, 단계(S2)의 전에, 산소 플라즈마에 노출된다. 단, 본 개시의 기술은 이것에는 한정되지 않는다. 적어도 SiN막(W1)이 단계(S2)의 전에 산소 플라즈마에 노출되면 되며, SiO막(W2)의 형성 전에 SiN막(W1)이 산소 플라즈마에 노출되어도 된다.
여기서, SiN막이란, 실리콘(Si)과 질소(N)를 포함하는 막이라고 하는 의미이다. SiN막에 있어서의 Si와 N의 원자비는 1 : 1에는 한정되지 않는다. SiO막, SiOC막, SiOCH막, TiN막, TaN막에 대하여 동일하다.
기판(W)은, SiN막(W1) 대신에, Low-k막을 가져도 된다. Low-k막은, SiO막보다 유전율이 낮은 막이다. Low-k막은 특별히 한정되지 않지만, 예를 들면, SiOC막, SiOCH막, HSQ(하이드로젠 실세스퀴옥산)막, MSQ(메틸 실세스퀴옥산)막, 또는 PAE(폴리 아릴 에테르)막을 포함한다.
기판(W)은, SiN막(W1) 및 SiO막(W2) 등이 형성되는 미도시의 하지 기판을 포함한다. 하지 기판은, 실리콘 웨이퍼 또는 화합물 반도체 웨이퍼이다. 화합물 반도체 웨이퍼는 특별히 한정되지 않지만, 예를 들면 GaAs 웨이퍼, SiC 웨이퍼, GaN 웨이퍼, 또는 InP 웨이퍼이다. 하지 기판은, 글라스 기판이어도 된다.
기판(W)은, SiN막(W1)과 SiO막(W2) 이외의 막도 가져도 된다. 예를 들면, 기판(W)은 금속막(W3)을 가져도 되고, 또한, 금속막(W3)으로부터 SiN막(W1)으로의 금속 확산을 방지하는 배리어막(W4)을 가져도 된다. 금속막(W3)은 예를 들면 W(텅스텐)막이며, 배리어막(W4)은 예를 들면 TiN막이다. 배리어막(W4)은 TiN막에는 한정되지 않으며, 예를 들면 TaN막이어도 된다. 또한, 금속막(W3)은 W막에는 한정되지 않고, 예를 들면, Cu(구리)막, Co(코발트)막, 또는 Ru(루테늄)막 등이어도 된다.
단계(S1)는, 예를 들면, 금속막(W3)의 패터닝에 있어서 실시된다. 예를 들면, 마스크를 이용하여 금속막(W3)의 일부를 보호하고, 금속막(W3)의 잔부를 에칭한 후, 마스크를 산소 플라즈마로 애싱한다. 그 애싱 시에, SiN막(W1)이, 산소 플라즈마에 노출된다.
또한, SiN막(W1)이 산소 플라즈마에 노출되는 타이밍은, SiN막(W1)에 대한 SAM제의 공급 전이면 되며, 예를 들면 배리어막(W4) 및 금속막(W3)의 형성 전이어도 된다.
상기 단계(S1) 후, 반송 장치(38)가, 플라즈마 처리 장치(31)로부터 기판(W)을 취출하여, 보호막 형성 장치(32)로 반송한다.
다음으로, 보호막 형성 장치(32)가, 기판 표면(Wa)에 대하여 SAM제를 공급하여, 도 3의 (B)에 나타내는 바와 같이 SiN막(W1)에 보호막(W5)을 형성한다(단계(S2)). SAM제는, 용매에 녹여, 용액으로서 공급해도 되고, 기체로서 공급해도 된다. 기체는, 예를 들면 용액을 가열함으로써 얻어진다. 기체는, 용액을 캐리어 가스로 버블링함으로써도 얻어진다. SAM제를 용매로 희석함으로써, SAM제의 사용량을 저감시킬 수 있다. 용액 중의 SAM제의 농도는, 예를 들면 1 체적% ~ 20 체적%이다.
SAM제는 특별히 한정되지 않지만, 예를 들면, (트리메틸 실릴)디메틸 아민(N, N-Dimethyltrimethylsilylamine : TMSDMA), 부틸 디메틸 실란(Butyldimethylsilane : Butyl-DS), 옥타데실 디메틸 실란(Octadecyldimethylsilane : Octadecyl-DS), 트리에틸 실란(Triethylsilane), 또는 옥타데실 디이소부틸 실란(Octadecyldiisobutylsilane)을 포함한다.
SAM제는, OH기를 가지는 표면에 화학 흡착하기 쉽다. OH기는, 산화막의 표면에 형성되기 쉽다.
SiN막(W1)은 미리 산소 플라즈마에 노출되고, 그 때에, SiN막(W1)의 표면에 OH기가 형성된다. 따라서, SAM제가 SiN막(W1)에 화학 흡착하여, SAM인 보호막(W5)이 SiN막(W1)의 표면에 형성된다. 보호막(W5)은, SiO막(W2)의 표면에도 형성된다.
상기 단계(S1) 후, 반송 장치(38)가, 보호막 형성 장치(32)로부터 기판(W)을 취출하여, 에칭 장치(33)로 반송한다.
다음으로, 에칭 장치(33)가, 기판 표면(Wa)에 대하여 불산(HF)을 공급하여, 도 3의 (C)에 나타내는 바와 같이 SiO막(W2)을 에칭한다(단계(S3)). 불산은, 용매에 녹여, 용액으로서 공급해도 되고, 기체로서 공급해도 된다. 기체는, 예를 들면 용액을 가열함으로써 얻어진다. 기체는, 용액을 캐리어 가스로 버블링함으로써도 얻어진다.
에칭 장치(33)는, 보호막(W5)을 이용하여 불산에 의한 SiN막(W1)의 에칭을 저해하면서, SiO막(W2)을 에칭한다. 보호막(W5)에 의해 SiN막(W1)의 에칭 속도를 느리게 할 수 있어, SiO막(W2)을 선택적으로 에칭할 수 있다.
상기한 대로, 단계(S1)에서는, 기판 표면(Wa)을 산소 플라즈마로 처리한다. 산소 플라즈마는, 불산에 의한 SiN막(W1)의 에칭 속도를 빠르게 해 버린다. 한편, 단계(S2)에서는, 보호막(W5)이 형성된다. 보호막(W5)은, 불산에 의한 SiN막(W1)의 에칭 속도를 느리게 한다. 보호막(W5)은, 산소 플라즈마 처리(단계(S1)) 전보다도, SiN막(W1)의 에칭 속도를 느리게 하는 것도 가능하다.
또한, 보호막(W5)은 SiO막(W2)에도 형성되지만, SiO막(W2)의 에칭 속도는 충분히 빠르다. SiO막(W2)은, 산소 플라즈마 처리(단계(S1)) 전부터, SiN막(W1)보다 에칭 속도가 빠르다. 그리고, 보호막(W5)은 SAM이므로, 단분자끼리의 사이에는 간극이 있다. 그 정도의 간극이 있으면, SiO막(W2)의 에칭 속도는 원래 빠르므로, SiO막(W2)의 SAM을 지지하는 표층이 제거된다. 따라서, 리프트 오프에 의해 SAM이 제거된다. 그 결과, SAM이 없는 경우와 동일 정도의 속도로, SiO막(W2)의 에칭이 진행된다.
상기 단계(S3) 후, 제어 장치(9)는, 단계(S2 ~ S3)를 설정 횟수 실시했는지 여부를 체크한다(단계(S4)). 실시 횟수가 설정 횟수에 달하고 있지 않은 경우(단계(S4), NO), SiO막(W2)의 에칭량이 목표값에 달하고 있지 않으므로, 도 4의 (A) 및 도 4의 (B)에 나타내는 바와 같이, 단계(S2 ~ S3)를 재차 실시한다.
한편, 실시 횟수가 설정 횟수에 달하고 있는 경우(단계(S4), YES), SiO막(W2)의 에칭량이 목표값에 달하고 있다. 따라서, 반송 장치(38)가, 에칭 장치(33)로부터 기판(W)을 취출하여, 트랜지션 장치(34)로 반송한다. 이어서, 반입반출 스테이션(2)의 반송 장치(24)가, 트랜지션 장치(34)로부터 기판(W)을 취출하여, 배치대(20) 상의 카세트(C)에 기판(W)을 수용한다. 이 후, 제어 장치(9)는, 금회의 처리를 종료한다.
단계(S2 ~ S3)를 실시하는 횟수는, 1 회여도 되지만, 복수 회인 것이 바람직하다. 보호막(W5)은, 불산에 의해 서서히 에칭되어, 서서히 소실되기 때문이다. 단계(S2 ~ S3)를 반복해 실시하면, 도중에 보호막(W5)을 보충할 수 있어(도 4의 (A) 참조), SiN막(W1)의 에칭을 저해하면서, SiO막(W2)의 에칭량을 증대할 수 있다.
또한 본 실시 형태에서는, 보호막 형성 장치(32)와 에칭 장치(33)가 이용되지만, 그 양방을 겸하는 액 처리 장치가 이용되어도 된다. 액 처리 장치는, 도 9에 나타내는 보호막 형성 장치(32)와 동일하게 구성되고, 기판 표면(Wa)에 대하여, SAM제를 포함하는 액체와, 불산을 포함하는 액체를 공급한다.
다음으로, 도 5를 참조하여, 실험예 1-1 및 1-2의 결과에 대하여 설명한다. 실험예 1-1 및 1-2에서는, 기판(W)으로서, 실리콘 웨이퍼와 SiOC막을 포함하는 것을 준비했다. SiOC막은, CVD(Chemical Vapor Depositono)법으로, 실리콘 웨이퍼의 위에 성막했다.
실험예 1-1에서는, 단계(S1 및 S2)를 실시하지 않고, 단계(S3)만을 실시했다. 단계(S3)에서는, 희불산(DHF)을 이용하여 SiOC막을 에칭하고, 그 에칭량을 측정했다. 희불산은, HF : H2O(체적비)가 1 : 100이었다. 희불산은, 액체로서 공급했다. 에칭 시간은, 1 분이었다. 2 매의 기판의 처리 결과를 도 5에 나타낸다.
한편, 실험예 1-2에서는, 단계(S1)를 실시한 다음, 단계(S2)를 실시하지 않고, 단계(S3)를 실시했다. 단계(S3)의 처리 조건은, 실험예 1-1에서 설명한 바와 같다. 단계(S1)에서는, SiOC막을 산소 플라즈마에 노출했다. 그 처리 조건은, 하기와 같았다.
O2 가스의 유량 : 800 sccm
플라즈마 생성용의 전원 주파수 : 13.56 MHz
플라즈마 생성용의 전력 : 2500 W
처리 시간 : 120 초
도 5에 나타내는 실험예 1-1의 결과와, 마찬가지로 도 5에 나타내는 실험예 1-2의 결과를 비교하면 명백한 바와 같이, 에칭(단계(S3)) 전에, 산소 플라즈마 처리(단계(S1))를 실시하면, SiOC막의 에칭 속도는 빨라져 버리는 것을 알 수 있다.
다음으로, 도 6을 참조하여, 실험예 2-1 및 2-2의 결과에 대하여 설명한다. 실험예 2-1 및 2-2에서는, 실험예 1-1 등과 마찬가지로, 기판(W)으로서, 실리콘 웨이퍼와 SiOC막을 포함하는 것을 준비했다. 실험예 2-1 및 2-2에서는, 실험예 1-1 등과는 달리, 보호막(W5)의 형성을 실시하기 위하여, SAM제로서 TMSDMA를 준비했다.
실험예 2-1에서는, 보호막의 형성(단계(S2))과, 산소 플라즈마 처리(단계(S1))와, 에칭(단계(S3))을 이 순서로 실시했다. TMSDMA는, 원액(TMSDMA의 함유량 100 체적%)의 상태로, 스핀 코트법으로 공급했다. 단계(S1)의 처리 조건과, 단계(S3)의 처리 조건은, 실험예 1-2와 동일했다. 단, 에칭의 처리 시간은, 1 분과 2 분의 2 종류를 준비했다.
도 6에 나타내는 실험예 2-1의 결과를, 도 5에 나타내는 실험예 1-2의 결과와 비교하면 명백한 바와 같이, 단계(S1)의 전에 단계(S2)를 실시해도, 단계(S3)에 있어서의 SiOC막의 에칭 속도를 느리게 할 수는 없었다. 보호막이 산소 플라즈마 처리에 의해 분해되어 버리기 때문이라고 추정된다. 또한, 도 6에 나타내는 실험예 2-1에 있어서 처리 시간 1 분과 2 분에서 에칭량의 차가 거의 없는 것은, 산소 플라즈마에 의한 에칭 속도의 증대는 표면 근방에 한정되기 때문이다.
한편, 실험예 2-2에서는, 실험예 2-1과는, SAM제의 공급(단계(S2))과, 산소 플라즈마 처리(단계(S1))의 순서를 바꾼 것 이외에, 동일한 처리 조건으로 기판을 처리했다.
도 6에 나타내는 실험예 2-2의 결과를, 동일한 도 6에 나타내는 실험예 2-1의 결과와 비교하면 명백한 바와 같이, 단계(S1)의 뒤에 단계(S2)를 실시하면, 단계(S3)에 있어서의 SiOC막의 에칭 속도를 느리게 할 수 있었다. 특히, 에칭의 처리 시간이 1 분 정도이면, SiOC막은 거의 에칭되지 않았다.
다음으로, 도 7을 참조하여, 실험예 3-1 및 3-2의 결과에 대하여 설명한다. 실험예 3-1 및 3-2에서는, 실험예 1-1 등과 마찬가지로, 기판(W)으로서, 실리콘 웨이퍼와 SiOC막을 포함하는 것을 준비했다. 실험예 3-1 및 3-2에서는, 실험예 1-1 등과는 달리, 보호막(W5)의 형성을 실시하기 위하여, SAM제로서 Butyl-DS를 준비했다.
실험예 3-1에서는, 보호막의 형성(단계(S2))과, 산소 플라즈마 처리(단계(S1))와, 에칭(단계(S3))을 이 순서로 실시했다. Butyl-DS는, 원액(Butyl-DS의 함유량 100 체적%)의 상태로, 스핀 코트법으로 공급했다. 단계(S1)의 처리 조건과, 단계(S3)의 처리 조건은, 실험예 1-2와 동일했다. 단, 에칭의 처리 시간은, 1 분과 2 분의 2 종류를 준비했다.
도 7에 나타내는 실험예 3-1의 결과를, 도 5에 나타내는 실험예 1-2의 결과와 비교하면 명백한 바와 같이, 단계(S1)의 전에 단계(S2)를 실시해도, 단계(S3)에 있어서의 SiOC막의 에칭 속도를 느리게 할 수는 없었다. 보호막이 산소 플라즈마 처리에 의해 분해되어 버리기 때문이라고 추정된다.
한편, 실험예 3-2에서는, 실험예 3-1과는, SAM제의 공급(단계(S2))과, 산소 플라즈마 처리(단계(S1))의 순서를 바꾼 것 이외에, 동일한 처리 조건으로 기판을 처리했다.
도 7에 나타내는 실험예 3-2의 결과를, 동일한 도 7에 나타내는 실험예 3-1의 결과와 비교하면 명백한 바와 같이, 단계(S1)의 뒤에 단계(S2)를 실시하면, 단계(S3)에 있어서의 SiOC막의 에칭 속도를 느리게 할 수 있었다. 특히, 에칭의 처리 시간이 1 분 정도이면, SiOC막은 거의 에칭되지 않았다.
다음으로, 도 8을 참조하여, 실험예 4-1 및 4-2의 결과에 대하여 설명한다. 실험예 4-1 및 4-2에서는, 실험예 1-1 등과 마찬가지로, 기판(W)으로서, 실리콘 웨이퍼와 SiOC막을 포함하는 것을 준비했다. 실험예 4-1 및 4-2에서는, 실험예 1-1 등과는 달리, 보호막(W5)의 형성을 실시하기 위하여, SAM제로서 Octadecyl-DS를 준비했다.
실험예 4-1에서는, 보호막의 형성(단계(S2))과, 산소 플라즈마 처리(단계(S1))와, 에칭(단계(S3))을 이 순서로 실시했다. Octadecyl-DS는, 원액(Octadecyl-DS의 함유량 100 체적%)의 상태로, 스핀 코트법으로 공급했다. 단계(S1)의 처리 조건과 단계(S3)의 처리 조건은, 실험예 1-2와 동일했다. 단, 에칭의 처리 시간은, 1 분과 2 분과 3 분의 3 종류를 준비했다.
도 8에 나타내는 실험예 4-1의 결과를, 도 5에 나타내는 실험예 1-2의 결과와 비교하면 명백한 바와 같이, 단계(S1)의 전에 단계(S2)를 실시해도, 단계(S3)에 있어서의 SiOC막의 에칭 속도를 느리게 할 수는 없었다. 보호막이 산소 플라즈마 처리에 의해 분해되어 버리기 때문이라고 추정된다.
한편, 실험예 4-2에서는, 실험예 4-1과는, SAM제의 공급(단계(S2))과, 산소 플라즈마 처리(단계(S1))의 순서를 바꾼 것 이외에, 동일한 처리 조건으로 기판을 처리했다.
도 8에 나타내는 실험예 4-2의 결과를, 동일한 도 8에 나타내는 실험예 4-1의 결과와 비교하면 명백한 바와 같이, 단계(S1)의 뒤에 단계(S2)를 실시하면, 단계(S3)에 있어서의 SiOC막의 에칭 속도를 느리게 할 수 있었다. 특히, 에칭의 처리 시간이 1 분 ~ 2 분 정도이면, SiOC막은 거의 에칭되지 않았다.
상기 실험예에서는, SiOC막에 대하여 설명했지만, SiOC막 이외의 Low-k막, 및 SiN막에서도 동일한 결과가 얻어진다. 즉, 산소 플라즈마 처리에 의해 빨라져 버린 에칭 속도를, SAM제의 공급에 의해 느리게 할 수 있다. 그 결과, SiO막을 선택적으로 에칭할 수 있다.
다음으로, 도 9를 참조하여, 보호막 형성 장치(32)의 일례에 대하여 설명한다. 보호막 형성 장치(32)는, 예를 들면, 스핀 코터이다. 보호막 형성 장치(32)는, 예를 들면, 처리 용기(51)와, 가스 공급 기구(52)와, 척(53)과, 척 구동 기구(54)와, 액 공급 기구(55)와, 회수 컵(56)을 구비한다. 처리 용기(51)는, 기판(W)을 수용한다. 가스 공급 기구(52)는, 처리 용기(51)의 내부로 가스를 공급한다. 척(53)은, 처리 용기(51)의 내부에서 기판(W)을 유지한다. 척 구동 기구(54)는, 척(53)을 회전시킨다. 액 공급 기구(55)는, 척(53)으로 유지된 기판(W)에 대하여 액체를 공급한다. 회수 컵(56)은, 회전하는 기판(W)으로부터 털어내지는 액체를 회수한다.
척(53)은, 예를 들면, 기판(W)의 보호막(W5)을 형성하는 표면(Wa)을 위로 향하게 하여, 기판(W)을 수평으로 유지한다. 척(53)은, 도 1에서는 메커니컬 척이지만, 진공 척 또는 정전 척 등이어도 된다.
척 구동 기구(54)는, 척(53)을 회전시킨다. 척(53)의 회전축(53a)은, 연직으로 배치된다. 기판 표면(Wa)의 중심과 척(53)의 회전 중심선이 일치하도록, 척(53)이 기판(W)을 유지한다.
액 공급 기구(55)는, 액체를 토출하는 노즐(55a)을 가진다. 노즐(55a)은, 척(53)으로 유지된 기판(W)에 대하여, 상방으로부터 액체를 토출한다. 액체는, 회전하는 기판(W)의 직경 방향 중심에 공급되고, 원심력에 의해 기판(W)의 직경 방향 전체로 확산되어, 액막을 형성한다. 노즐(55a)의 수는 1 개 이상이다. 복수의 노즐(55a)이 복수 종류의 액체를 토출해도 되고, 1 개의 노즐(55a)이 복수 종류의 액체를 토출해도 된다.
액 공급 기구(55)는, 도시하지 않지만, 액체마다, 노즐(55a)을 향해 액체를 공급하는 공급 유로를 가진다. 또한, 액 공급 기구(55)는, 액체마다, 그 공급 유로의 도중에, 개폐 밸브와 유량 제어기를 가진다. 개폐 밸브는, 공급 유로를 개폐한다. 유량 제어기는, 유량을 제어한다.
또한, 액 공급 기구(55)는, 노즐(55a)을 이동시키는 노즐 구동부(55b)를 가진다. 노즐 구동부(55b)는, 척(53)의 회전 중심선과 직교하는 수평 방향으로 노즐(55a)을 이동시킨다. 또한, 노즐 구동부(55b)는, 연직 방향으로 노즐(55a)을 이동시켜도 된다. 노즐(55a)이 기판 표면(Wa)에 대하여 액체를 토출하는 동안에, 노즐 구동부(55b)가 기판 표면(Wa)의 직경 방향으로 노즐(55a)을 이동시켜도 된다.
액 공급 기구(55)는, 노즐(55a)의 토출구를 수용하는 노즐 배스(55c)를 가진다. 노즐(55a)의 토출구는, 기판 표면(Wa)에 대하여 액체를 토출한 후, 노즐 배스(55c)에 수용된다. 노즐(55a)의 수가 복수인 경우, 노즐(55a)마다 노즐 배스(55c)가 마련된다.
액 공급 기구(55)는, 노즐 배스(55c)의 내부로 건조 공기 또는 불활성 가스를 공급하는 가스 공급부(55d)를 가진다. 가스 공급부(55d)는, 적어도 SAM제용의 노즐 배스(55c)에 마련된다. 건조 공기 또는 불활성 가스는, 노즐 배스(55c)의 내부에 남는 수증기를 퍼지한다. 그 결과, 노즐(55a)의 내부에서, SAM제가 수증기에 의해 고형화되는 것을 방지할 수 있다. 불활성 가스는, 예를 들면 N2 가스이다. SAM제가 Octadecyl-DS 또는 Butyl-DS인 경우, 가스 공급부(55d)가 마련되는 것이 바람직하다. 한편, SAM제가 TMSDMA인 경우, 가스 공급부(55d)는 없어도 된다.
회수 컵(56)은, 척(53)으로 유지된 기판(W)을 수용하고, 회전하는 기판(W)으로부터 털어내지는 액체를 회수한다. 회수 컵(56)의 저부에는, 배액관(57)과, 배기관(58)이 마련된다. 배액관(57)은, 회수 컵(56)의 내부에 모이는 액체를 배출한다. 또한, 배기관(58)은, 회수 컵(56)의 내부의 가스를 배출한다.
다음으로, 도 10을 참조하여, 보호막 형성 장치(32)를 이용한, 도 2의 단계(S2)의 일례에 대하여 설명한다. 도 10에 나타내는 바와 같이, 단계(S2)는, 예를 들면, 단계(S21 ~ S26)를 포함한다. 단계(S21 ~ S26)는, 제어 장치(9)에 의한 제어 하에서 실시된다. 도 10에 나타내는 처리는, 처리 스테이션(3)의 반송 장치(38)가 기판(W)을 보호막 형성 장치(32)로 반입하고, 척(53)이 기판(W)을 유지하면, 개시된다. 또한, 단계(S2)는, 적어도 단계(S23)를 포함하면 된다.
먼저, 가스 공급 기구(52)가, 처리 용기(51)의 내부로 건조 가스 또는 불활성 가스를 공급하여, 처리 용기(51)의 내부에 남는 수증기를 퍼지한다(단계(S21)). 불활성 가스는, 예를 들면 N2 가스이다. SAM제의 공급 전에 수증기를 퍼지해 둠으로써, 수증기에 의한 SAM제의 고형화를 방지할 수 있다. SAM제가 Octadecyl-DS인 경우, 단계(S21)를 실시하는 것이 바람직하다. 한편, SAM제가 TMSDMA 또는 Butyl-DS인 경우, 단계(S21)를 실시하지 않아도 된다.
다음으로, 액 공급 기구(55)가, 기판 표면(Wa)에 대하여 IPA 등의 유기 용제를 공급한다(단계(S22)). SAM제의 공급 전에 유기 용제를 공급해 둠으로써, SAM제와 기판 표면(Wa)과의 밀착성을 향상시킬 수 있다. 단계(S22)에서 사용되는 유기 용제는, IPA, 아세톤, 디부틸 에테르, 시클로 헥산, 초산 에틸, 초산 부틸, 초산 프로필, 또는 PGMEA(프로필렌 글리콜 모노메틸 에테르 아세테이트)를 포함한다.
다음으로, 액 공급 기구(55)가, 기판 표면(Wa)에 대하여 SAM제를 포함하는 액체를 공급한다(단계(S23)). SAM제는, 용매에 녹여, 용액으로서 공급한다. SAM제를 용매로 희석함으로써, SAM제의 사용량을 저감시킬 수 있다. 용액 중의 SAM제의 농도는, 예를 들면 1 체적% ~ 20 체적%이다. SAM인 보호막(W5)이 SiN막(W1)의 표면에 형성된다. 보호막(W5)은, SiO막(W2)의 표면에도 형성된다.
다음으로, 액 공급 기구(55)가, 기판 표면(Wa)에 대하여 PGMEA 등의 유기 용제를 공급한다(단계(S24)). 그 결과, 기판 표면(Wa)에 화학 흡착하고 있지 않은, 잉여의 SAM제를 제거할 수 있다. 단계(S24)에서는, 유기 용제로서, OH기를 포함하지 않는 것을 이용한다. IPA 등의 OH기를 포함하는 유기 용제는, 기판 표면(Wa)에 화학 흡착하고 있지 않은 SAM제와 반응하기 때문이다. 이 반응에 의해, 파티클이 생겨 버리는 것도 상정된다. OH기를 포함하지 않는 유기 용제를 이용하면, 파티클의 발생도 억제할 수 있다. OH기를 포함하지 않는 유기 용제는, 예를 들면, 케톤류, 에스테르류, 또는 에테르류 등이 이용된다. OH기를 포함하지 않는 유기 용제는, 예를 들면, 아세톤, 디부틸 에테르, 시클로 헥산, 초산 에틸, 초산 부틸, 초산 프로필, 또는 PGMEA를 포함한다.
다음으로, 액 공급 기구(55)가, 기판 표면(Wa)에 대하여 IPA 등의 유기 용제를 공급한다(단계(S25)). 이 단계(S25)에서 사용되는 유기 용제는, 단계(S24)에서 사용되는 유기 용제보다 높은 휘발성을 가지는 것이 이용된다. 비점이 낮을수록, 휘발성이 높다. 높은 휘발성을 가지는 유기 용제를 이용함으로써, 기판(W)의 건조를 촉진시킬 수 있다.
다음으로, 척 구동 기구(54)가, 척(53)과 함께 기판(W)을 회전시켜, 원심력에 의해 유기 용제 등의 액체를 기판(W)으로부터 털어내, 기판(W)을 건조시킨다(단계(S26)). 단계(S26)에서는, 액 공급 기구(55)가, 노즐(55a)로부터 유기 용제를 토출하면서, 노즐(55a)을 기판 표면(Wa)의 직경 방향 외방으로 이동시켜도 된다. 기판 표면(Wa)의 유기 용제로부터 노출되는 영역이, 기판 표면(Wa)의 중심으로부터 주연으로 서서히 확산된다.
또한 본 실시 형태에서는, 기판(W)의 건조(단계(S26))에, 보호막 형성 장치(32)를 이용하지만, 보호막 형성 장치(32)와는 다른 장치, 예를 들면 초임계 건조 장치를 이용해도 된다. 이 경우, 기판(W)은, 기판 표면(Wa)에 유기 용제의 액막을 실은 상태로, 초임계 건조 장치로 반송된다. 그리고, 초임계 건조 장치는, 기판 표면(Wa)을 덮는 유기 용제의 액막을 초임계 유체로 치환하여, 기판(W)을 건조한다.
또한, 본 실시 형태의 보호막 형성 장치(32)는, 스핀 코터로서, 매엽식이지만, 배치식이어도 된다. 배치식의 보호막 형성 장치(32)는, 액체를 저류하는 처리조 등을 가지고, 복수의 기판(W)을 동시에 액체에 침지시켜, 복수의 기판을 동시에 처리한다.
이상, 본 개시에 따른 기판 처리 방법 및 기판 처리 장치의 실시 형태에 대하여 설명했지만, 본 개시는 상기 실시 형태 등에 한정되지 않는다. 특허 청구의 범위에 기재된 범주 내에 있어서, 각종 변경, 수정, 치환, 부가, 삭제 및 조합이 가능하다. 그들에 대해서도 당연히 본 개시의 기술적 범위에 속한다.
본 출원은 2020년 10월 19일에 일본특허청에 출원한 특원 2020-175438호에 기초하는 우선권을 주장하는 것이며, 특원 2020-175438호의 모든 내용을 본 출원에 원용한다.
1 : 기판 처리 장치
32 : 보호막 형성 장치
33 : 에칭 장치
38 : 반송 장치
9 : 제어 장치
W : 기판
W1 : SiN막
W2 : SiO막
W5 : 보호막

Claims (14)

  1. 산소 플라즈마에 노출시킨 Low-k막 또는 SiN막과, SiO막이 노출되는 표면을 가지는 기판을 준비하는 것과,
    상기 기판의 상기 표면에 대하여 자기 조직화 단분자막(SAM)을 형성하는 유기 화합물(SAM제)을 공급하여, 상기 Low-k막 또는 상기 SiN막에 보호막을 형성하는 것과,
    상기 기판의 상기 표면에 대하여 불산을 공급하고, 상기 보호막을 이용하여 상기 불산에 의한 상기 Low-k막 또는 상기 SiN막의 에칭을 저해하면서, 상기 SiO막을 에칭하는 것
    을 포함하는, 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 보호막을 형성하는 것은, 상기 기판의 상기 표면에 대하여 상기 SAM제를 포함하는 액체를 공급하는 것을 포함하는, 기판 처리 방법.
  3. 제 2 항에 있어서,
    상기 보호막을 형성하는 것은, 상기 기판의 상기 표면에 대하여 상기 SAM제를 포함하는 액체와 유기 용제를 이 순서로 공급하는 것을 포함하는, 기판 처리 방법.
  4. 제 3 항에 있어서,
    상기 보호막을 형성하는 것은, 상기 기판의 상기 표면에 대하여, 상기 SAM제를 포함하는 액체를 공급한 후로서 상기 유기 용제를 공급하기 전에, 상기 유기 용제와는 상이한 제 2 유기 용제를 공급하는 것을 포함하고,
    상기 유기 용제는, 상기 제 2 유기 용제보다 높은 휘발성을 가지고,
    상기 제 2 유기 용제는, OH기를 포함하지 않는, 기판 처리 방법.
  5. 제 4 항에 있어서,
    상기 제 2 유기 용제는, 아세톤, 디부틸 에테르, 시클로 헥산, 초산 에틸, 초산 부틸, 초산 프로필, 또는 PGMEA(프로필렌 글리콜 모노메틸 에테르 아세테이트)를 포함하는, 기판 처리 방법.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 보호막을 형성하는 것은, 상기 기판의 상기 표면에 대하여, 상기 SAM제를 포함하는 액체를 공급하기 전에, 유기 용제를 공급하는 것을 포함하는, 기판 처리 방법.
  7. 제 6 항에 있어서,
    상기 SAM제를 포함하는 액체보다 먼저 상기 기판의 상기 표면에 대하여 공급하는 유기 용제는, IPA, 아세톤, 디부틸 에테르, 시클로 헥산, 초산 에틸, 초산 부틸, 초산 프로필, 또는 PGMEA(프로필렌 글리콜 모노메틸 에테르 아세테이트)를 포함하는, 기판 처리 방법.
  8. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 SAM제를 포함하는 액체를 토출하는 노즐의 토출구를 노즐 배스의 내부에 수용하는 것과, 상기 노즐 배스의 내부로 건조 공기 또는 불활성 가스를 공급하는 것을 포함하는, 기판 처리 방법.
  9. 제 2 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 보호막을 형성하는 것은, 상기 기판을 수용하는 처리 용기의 내부로, 건조 공기 또는 불활성 가스를 공급하는 것을 포함하는, 기판 처리 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 보호막을 형성하는 것과, 상기 SiO막을 에칭하는 것을 설정 횟수 반복하는, 기판 처리 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 SAM제는, (트리메틸 실릴)디메틸 아민, 부틸 디메틸 실란, 옥타데실 디메틸 실란, 트리에틸 실란, 또는 옥타데실 디이소부틸 실란을 포함하는, 기판 처리 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 Low-k막은, SiOC막, SiOCH막, HSQ(하이드로젠 실세스퀴옥산)막, MSQ(메틸 실세스퀴옥산)막, 또는 PAE(폴리 아릴 에테르)막을 포함하는, 기판 처리 방법.
  13. 상기 기판의 상기 표면에 대하여 상기 SAM제를 공급하여, 상기 Low-k막 또는 상기 SiN막에 상기 보호막을 형성하는 보호막 형성 장치와,
    상기 기판의 상기 표면에 대하여 상기 불산을 공급하고, 상기 보호막을 이용하여 상기 불산에 의한 상기 Low-k막 또는 상기 SiN막의 에칭을 저해하면서, 상기 SiO막을 에칭하는 에칭 장치와,
    상기 보호막 형성 장치와 상기 에칭 장치와의 사이에서 상기 기판을 반송하는 반송 장치와,
    상기 보호막 형성 장치, 상기 에칭 장치, 및 상기 반송 장치를 제어하여, 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 기판 처리 방법을 실시하는 제어 장치를 구비하는, 기판 처리 장치.
  14. 상기 기판의 상기 표면에 대하여, 상기 SAM제를 포함하는 액체와, 상기 불산을 포함하는 액체를 공급하는 액 처리 장치와,
    상기 액 처리 장치를 제어하여, 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 기판 처리 방법을 실시하는 제어 장치를 구비하는, 기판 처리 장치.
KR1020237016589A 2020-10-19 2021-10-06 기판 처리 방법 및 기판 처리 장치 KR20230086779A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020175438 2020-10-19
JPJP-P-2020-175438 2020-10-19
PCT/JP2021/036957 WO2022085449A1 (ja) 2020-10-19 2021-10-06 基板処理方法、及び基板処理装置

Publications (1)

Publication Number Publication Date
KR20230086779A true KR20230086779A (ko) 2023-06-15

Family

ID=81289916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016589A KR20230086779A (ko) 2020-10-19 2021-10-06 기판 처리 방법 및 기판 처리 장치

Country Status (6)

Country Link
US (1) US20230386855A1 (ko)
JP (1) JP7446472B2 (ko)
KR (1) KR20230086779A (ko)
CN (1) CN116406476A (ko)
TW (1) TW202220054A (ko)
WO (1) WO2022085449A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234368A1 (ja) * 2022-06-02 2023-12-07 セントラル硝子株式会社 基材の処理方法、および基材の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516477A (ja) 2011-04-25 2014-07-10 アプライド マテリアルズ インコーポレイテッド 損傷を受けたｌｏｗ−ｋ膜の再生及び細孔封止のためのＵＶ支援シリル化

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481423B2 (en) 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516477A (ja) 2011-04-25 2014-07-10 アプライド マテリアルズ インコーポレイテッド 損傷を受けたｌｏｗ−ｋ膜の再生及び細孔封止のためのＵＶ支援シリル化

Also Published As

Publication number Publication date
TW202220054A (zh) 2022-05-16
US20230386855A1 (en) 2023-11-30
JPWO2022085449A1 (ko) 2022-04-28
JP7446472B2 (ja) 2024-03-08
WO2022085449A1 (ja) 2022-04-28
CN116406476A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
KR101385419B1 (ko) 무전해 구리 도금을 통해 패터닝된 구리선을 형성하기 위한시스템 및 방법
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
KR100904105B1 (ko) 반도체 장치의 제조 방법
JP5662081B2 (ja) 基板処理方法および基板処理装置
JPWO2020016915A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5248652B2 (ja) 基板処理方法および基板処理装置
JP2002261092A (ja) 半導体装置の製造方法
US9997379B2 (en) Method and apparatus for wafer wet processing
US8870164B2 (en) Substrate processing method and storage medium
JP6914111B2 (ja) 基板処理方法、基板処理装置、基板処理システムおよび基板処理システムの制御装置
JP7446472B2 (ja) 基板処理方法、及び基板処理装置
JP6948840B2 (ja) 基板処理方法および基板処理装置
US11145516B2 (en) Substrate processing method and substrate processing apparatus
KR100870806B1 (ko) 반도체 디바이스의 제조 방법
JP6310583B2 (ja) 基板処理方法および基板処理装置
JP5674851B2 (ja) 基板処理方法および基板処理装置
JP2001015480A (ja) 基板の処理方法
JP6118309B2 (ja) 基板処理方法
JPH0621031A (ja) 洗浄方法及びその洗浄装置