CN107919382B - 半导体晶片和半导体元件的制造方法 - Google Patents

半导体晶片和半导体元件的制造方法 Download PDF

Info

Publication number
CN107919382B
CN107919382B CN201710859278.8A CN201710859278A CN107919382B CN 107919382 B CN107919382 B CN 107919382B CN 201710859278 A CN201710859278 A CN 201710859278A CN 107919382 B CN107919382 B CN 107919382B
Authority
CN
China
Prior art keywords
semiconductor wafer
inclined surface
outer peripheral
peripheral portion
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710859278.8A
Other languages
English (en)
Other versions
CN107919382A (zh
Inventor
柴田裕司
伊藤达哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN107919382A publication Critical patent/CN107919382A/zh
Application granted granted Critical
Publication of CN107919382B publication Critical patent/CN107919382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Abstract

本发明提供半导体晶片和半导体元件的制造方法，半导体晶片沿着外周面具有厚壁区域，该厚壁区域具有比中央区域厚的厚度。半导体晶片的一侧的主表面具有倾斜面，该倾斜面位于中央区域与厚壁区域之间。倾斜面具有位于中央区域侧的内周缘和位于厚壁区域侧的外周缘，且以半导体晶片的厚度随着从内周缘靠近外周缘而增大的方式倾斜。倾斜面具有内周部分、外周部分和中间部分，该内周部分包括内周缘，该外周部分包括外周缘，该中间部分位于内周部分与外周部分之间。并且，外周部分和内周部分中的至少一方的倾斜角度小于中间部分的倾斜角度。

Description

半导体晶片和半导体元件的制造方法
技术领域
本说明书公开的技术涉及半导体晶片和半导体元件的制造方法。
背景技术
日本特开2009-279661号公报中公开了一种沿着外周面具有厚壁区域的半导体晶片，所述厚壁区域具有比中央区域厚的厚度。这种半导体晶片是在制造半导体元件的过程中产生的半成品。在半导体元件的制造中，首先，准备具有均匀的厚度的半导体晶片，在该半导体晶片的中央区域形成半导体元件的一部分的构造。接着，以使半导体元件成为期望的厚度的方式从一侧的主表面侧磨削半导体晶片的中央区域。此时，为了确保半导体晶片的强度，留下沿着半导体晶片的外周面的区域而不进行磨削，由此制造具有前述的厚壁区域的半导体晶片。然后，在半导体晶片的中央区域形成半导体元件的剩余的构造，通过对半导体晶片进行切割而从半导体晶片切出各个半导体元件。
在上述的半导体晶片中，当在中央区域与厚壁区域之间半导体晶片的厚度急剧变化时，在中央区域与厚壁区域之间的边界容易产生高的应力，半导体晶片有可能发生破损。关于这点，在专利文献1记载的半导体晶片中，在中央区域与厚壁区域之间设置了一个或多个倾斜面，使得在中央区域与厚壁区域之间半导体晶片的厚度逐渐变化。
通过本发明者们的研究，明白了中央区域与厚壁区域之间的倾斜面能够抑制半导体晶片的碎屑，并且倾斜面的倾斜角度越小，则抑制碎屑的效果越高。而且，还明白了中央区域与厚壁区域之间的倾斜面能够抑制在制造半导体元件的过程中使用的药液的残留，并且倾斜面的倾斜角度越小，则抑制药液的残留的效果越高。然而，当为了提高上述的效果而减小倾斜面的倾斜角度时，倾斜面的宽度尺寸(半导体晶片的径向上的倾斜面的尺寸)也变宽，导致中央区域或厚壁区域的面积减小。若中央区域的面积减小，则能够由一块半导体晶片制造的半导体元件的数目减少。若厚壁区域的面积减小，则半导体晶片的强度下降。在专利文献1记载的半导体晶片中，由于各个倾斜面中倾斜角度固定，所以无法解决上述的权衡的问题。
发明内容
本说明书公开了能够至少部分解决这样的权衡的问题的技术。
根据本发明者们的进一步研究，半导体晶片的碎屑主要在倾斜面的外周部分产生。因此，若减小倾斜面的外周部分处的倾斜角度，则即便使倾斜面的其他部分的倾斜角度比较大，也能够有意义地抑制半导体晶片的碎屑。另一方面，药液的残留主要在倾斜面的内周部分产生。因此，若减小倾斜面的内周部分处的倾斜角度，则即便使倾斜面的其他部分的倾斜角度比较大，也能够有意义地抑制药液的残留。如此，不使倾斜面的倾斜角度固定而使外周部分和内周部分中的至少一方的倾斜角度比位于所述外周部分与所述内周部分之间的中间部分的倾斜角度小，由此能够抑制倾斜面的宽度尺寸扩大，并能够提高由倾斜面产生的前述的效果中的至少一方。
基于上述的知识，本说明书公开了一种半导体晶片。该半导体晶片沿着外周面具有厚壁区域，该厚壁区域具有比中央区域厚的厚度。半导体晶片的一侧的主表面具有倾斜面，该倾斜面位于中央区域与厚壁区域之间。倾斜面具有位于中央区域侧的内周缘和位于厚壁区域侧的外周缘，且以半导体晶片的厚度随着从内周缘靠近外周缘而增大的方式倾斜。倾斜面具有内周部分、外周部分和中间部分，该内周部分包括内周缘，该外周部分包括外周缘，该中间部分位于内周部分与外周部分之间。并且，外周部分和内周部分中的至少一方的倾斜角度小于中间部分的倾斜角度。
本说明书公开的半导体晶片是在制造半导体元件的过程中产生的半成品。该半导体元件的制造方法包括以下的工序：在半导体晶片的中央区域形成半导体元件的一部分的构造；通过从一侧的主表面侧磨削半导体晶片而沿着半导体晶片的外周面形成厚壁区域，该厚壁区域具有比中央区域厚的厚度；以及从半导体晶片的所述一侧的主表面侧，在半导体晶片的中央区域形成半导体元件的一部分的构造。并且，在形成厚壁区域的工序中，在半导体晶片的一侧的主表面，在中央区域与厚壁区域之间还形成具有上述的结构的倾斜面。
附图说明
图1是表示半导体元件的制造方法的一工序的图，表示准备的半导体晶片10。
图2是表示半导体元件的制造方法的一工序的图，表示从半导体晶片10的第一主表面10a侧形成半导体元件的一部分的构造的情况。
图3是表示半导体元件的制造方法的一工序的图，表示从第二主表面10b侧磨削半导体晶片10的情况。
图4是表示半导体元件的制造方法的一工序的图，表示从半导体晶片10的第二主表面10b侧形成半导体元件的一部分的构造的情况。
图5是表示半导体元件的制造方法的一工序的图，表示使用药液6的情况。
图6是说明倾斜面20的构造的图。
图7是表示倾斜面20的倾斜角度θ与碎屑的数目之间的关系的实验数据。
图8是表示倾斜面20的倾斜角度θ与药液6的残留量之间的关系的实验数据。
图9是表示倾斜面20的一例的图，使外周部分20a的倾斜角度θ1小于中间部分20c的倾斜角度θ3。
图10是表示倾斜面20的一例的图，使内周部分20b的倾斜角度θ2小于中间部分20c的倾斜角度θ3。
图11是表示倾斜面20的一例的图，使外周部分20a和内周部分20b两者的倾斜角度θ1、θ2小于中间部分20c的倾斜角度θ3。
图12是关于图9中示出的倾斜面20的一例表示碎屑的抑制效果的实验数据。
具体实施方式
在一实施方式的半导体晶片中，可以的是，倾斜面的外周部分的倾斜角度小于倾斜面的中间部分的倾斜角度。根据这样的结构，能够抑制倾斜面的宽度尺寸扩大，并能够提高倾斜面对碎屑的抑制效果。
在上述的实施方式中，可以的是，倾斜面的内周部分的倾斜角度等于倾斜面的中间部分的倾斜角度。根据这样的结构，例如能够利用相同砂轮来形成内周部分和中间部分，因此能够避免半导体元件的制造工序变得复杂。
在另一实施方式的半导体晶片中，可以的是，倾斜面的内周部分的倾斜角度小于倾斜面的中间部分的倾斜角度。根据这样的结构，能够抑制倾斜面的宽度尺寸扩大，并能够提高倾斜面对药液残留的抑制效果。
在上述的实施方式中，可以的是，倾斜面的外周部分的倾斜角度等于倾斜面的中间部分的倾斜角度。根据这样的结构，例如能够利用相同砂轮来形成外周部分和中间部分，因此能够避免半导体元件的制造工序变得复杂。
在另一实施方式的半导体晶片中，可以的是，倾斜面的外周部分及内周部分两者的倾斜角度小于倾斜面的中间部分的倾斜角度。根据这样的结构，能够抑制倾斜面的宽度尺寸扩大，并能够提高倾斜面对碎屑的抑制效果和倾斜面对药液残留的抑制效果这两者。
以下，参照附图并详细地说明本发明的代表性且非限定性的具体例。该详细的说明单纯地打算将用于实施本发明的优选例的详情示于本领域技术人员，并不打算对本发明的范围进行限定。并且，为了提供进一步改善的半导体晶片及半导体元件的制造方法，以下公开的追加性的特征及发明可以与其他特征、发明分开或者一起使用。
并且，以下的详细的说明中公开的特征、工序的组合在最广泛的意义上实施本发明时并不是必须的，仅为了特别说明本发明的代表性的具体例而记载。而且，上述及下述的代表性的具体例的各种特征、以及独立及从属权利要求中记载的各种特征在提供本发明的追加性且有用的实施方式时，并不是必须如在此记载的具体例那样或者如列举的顺序那样进行组合。
本说明书及/或权利要求中记载的全部特征打算与实施例及/或权利要求中记载的特征的结构分开，作为对于申请当初的公开以及要求的特定事项的限定，单独且相互独立地公开。而且，全部的数值范围及与组或群相关的记载打算作为对于申请当初的公开以及要求的特定事项的限定，公开它们的中间的结构。
参照附图来说明实施例的半导体晶片10。半导体晶片10是在制造半导体元件的过程中产生的半成品。因此，首先说明半导体元件的制造方法，然后详细地说明半导体晶片10。所制造的半导体元件并未特别限定，可以包括例如IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor：金属-氧化物半导体场效应晶体管)或二极管中的至少一个。
首先，如图1所示，准备半导体晶片10。半导体晶片10载置于工作台2。半导体晶片10由例如硅(Si)或碳化硅(SiC)这样的半导体材料构成。半导体晶片10具有圆板形状，具有第一主表面10a、第二主表面10b和外周面10e。第一主表面10a和第二主表面10b是相互平行的平面，分别具有圆形形状。外周面10e是以圆筒状弯曲的面，在第一主表面10a与第二主表面10b之间延伸。在该阶段，半导体晶片10整体具有固定的厚度。半导体晶片10中通常包含n型或p型的导电性杂质。
接着，如图2所示，在半导体晶片10的中央区域10c形成半导体元件的一部分的构造。在该工序中，主要从半导体晶片10的第一主表面10a侧进行例如n型或p型的导电性杂质的离子注入、形成作为半导体元件的主电极的第一电极层12。需要说明的是，在该工序中进行的具体性的处理并未特别限定，可以根据半导体元件的构造来进行必要的处理。图2中的箭头P1示意性地表示能够在该工序中进行的各种处理，并不是指特定的工序。
接着，如图3所示，翻转半导体晶片10，通过例如具有多个砂轮4a的磨头4，从第二主表面10b侧磨削半导体晶片10。由此，半导体晶片10的中央区域10c的厚度被调整为半导体元件所需要的厚度。在此，为了确保半导体晶片10的强度，留下沿着半导体晶片10的外周面10e的区域而不进行磨削。其结果是，沿着半导体晶片10的外周面10e设置具有比中央区域10c厚的厚度的厚壁区域10t。此时，在半导体晶片10的第二主表面10b，在中央区域10c与厚壁区域10t之间还形成倾斜面20。关于倾斜面20的详情，后段进行说明。在该阶段下，在半导体晶片10的第二主表面10b，厚壁区域10t以框状突出，在中央区域10c与厚壁区域10t之间产生高低差。并且，在中央区域10c与厚壁区域10t之间，沿着半导体晶片10的周向，倾斜面20以环状进行延伸。
接着，如图4所示，在半导体晶片10的中央区域10c进一步形成半导体元件的另一部分的构造。在该工序中，主要从半导体晶片10的第二主表面10b侧进行例如n型或p型的导电性杂质的离子注入、形成作为半导体元件的其他主电极的第二电极层14。需要说明的是，在该工序中进行的具体性的处理并未特别限定，可以根据半导体元件的构造来进行必要的处理。图4中的箭头P2示意性地表示能够在该工序进行的各种处理，并不是指特定的工序。在此，如图5所示，在半导体元件的制造中，在基于例如光致抗蚀剂进行的掩模的形成中，使用各种药液6。通过使工作台2旋转，利用离心力将药液6从半导体晶片10除去。
最后，通过对半导体晶片10进行切割而从半导体晶片10切出各个半导体元件。
如上述那样，在制造半导体元件的过程中，在半导体晶片10的第二主表面10b沿着外周面10e形成具有比中央区域10c厚的厚度的厚壁区域10t。通过形成厚壁区域10t，能够确保半导体晶片10的强度，且半导体晶片10的中央区域10c能够加工得较薄。然而，若一边在半导体晶片10形成厚壁区域10t一边磨削半导体晶片10(参照图3)，则存在容易在半导体晶片10产生碎屑这样的问题。并且，若在半导体晶片10形成厚壁区域10t，则在制造半导体元件的过程中使用药液6时(参照图5)，存在药液6容易残留于半导体晶片10的第二主表面10b这样的问题。
关于上述的问题，在半导体晶片10的第二主表面10b，在中央区域10c与厚壁区域10t之间形成倾斜面20。如图6所示，倾斜面20具有位于中央区域10c侧的内周缘20f和位于厚壁区域10t侧的外周缘20e。并且，倾斜面20以半导体晶片10的厚度随着从内周缘20f靠近外周缘20e而增大的方式倾斜。在图6所示的倾斜面20中，从内周缘20f至外周缘20e，倾斜角度θ固定。需要说明的是，图6中示出的微小的阶梯16是在平滑地形成中央区域10c的表面时产生的阶梯。
根据本发明者们的研究，明白了通过在中央区域10c与厚壁区域10t之间设置倾斜面20，能抑制半导体晶片10的碎屑，并且倾斜面20的倾斜角度θ越小，则抑制碎屑的效果越高。图7是本发明者们的实验结果的一例，表示倾斜面20的倾斜角度θ与产生的碎屑的数目之间的关系。在该实验中，使倾斜角度θ在30度、45度、60度、75度、90度之间变化，结果确认到倾斜角度θ越小，则碎屑的数目越少。
并且，根据本发明者们的研究，还明白了通过在中央区域10c与厚壁区域10t之间设置倾斜面20，能抑制药液6的残留，并且倾斜面20的倾斜角度θ越小，则抑制药液6的残留的效果越高。图8是本发明者们的实验结果的一例，表示倾斜面20的倾斜角度θ与药液6的残留量之间的关系。在该实验中，使倾斜角度θ在45度、60度、75度、90度之间变化，结果确认到倾斜角度θ越小，则药液6的残留量越少。需要说明的是，在该实验中，确认到在使倾斜角度θ为75度以下时，药液6的残留量为零。但是，药液6的残留量为零的倾斜角度θ可能根据药液6的种类、性质及供给量、工作台2的旋转速度及旋转时间、以及半导体晶片10的材料、尺寸而变化。
根据上述的实验结果，优选倾斜面20的倾斜角度θ较小，由此能够提高上述的基于倾斜面20的效果。然而，当减小倾斜面20的倾斜角度θ时，倾斜面20的宽度尺寸W(半导体晶片10的径向上的倾斜面20的尺寸)也变宽，导致中央区域10c或厚壁区域10t的面积减小。若中央区域10c的面积减小，则能够由一块半导体晶片10制造的半导体元件的数目减少。若厚壁区域10t的面积减小，则半导体晶片10的强度下降。
针对上述的权衡的问题，本发明者们进一步推进研究，得到了以下的见解。半导体晶片10的碎屑主要在倾斜面20的外周缘20e和外周缘20e的附近(即包括外周缘20e在内的外周部分20a)产生。因此，若减小倾斜面20的外周部分20a处的倾斜角度θ1，则即便使倾斜面20的其他部分20b、20c的倾斜角度θ2、θ3比较大，也能够有意义地抑制半导体晶片10的碎屑。另一方面，药液6的残留主要在倾斜面20的内周缘20f和内周缘20f的附近(即包括内周缘20f在内的内周部分20b)产生。因此，若减小倾斜面20的内周部分20b处的倾斜角度θ2，则即便使倾斜面20的其他部分20a、20c的倾斜角度θ1、θ3比较大，也能够有意义地抑制药液6的残留。如此，不使倾斜面20的倾斜角度θ固定而使外周部分20a和内周部分20b中的至少一方的倾斜角度θ1、θ2比位于外周部分20a与内周部分20b之间的中间部分20c的倾斜角度θ3小，由此能够抑制倾斜面20的宽度尺寸W扩大，并能够提高由倾斜面20产生的前述的效果中的至少一方。
在图9所示的一例的倾斜面20中，外周部分20a的倾斜角度θ1小于中间部分20c的倾斜角度θ3。根据这样的结构，能够抑制倾斜面20的宽度尺寸W扩大，并能够提高倾斜面20对碎屑的抑制效果。并且，内周部分20b的倾斜角度θ2能够与中间部分20c的倾斜角度θ3相等。根据这样的结构，例如能够利用相同形状的砂轮4a来形成内周部分20b和中间部分20c，因此能够避免半导体元件的制造工序变得复杂。不过，作为其他的实施方式，内周部分20b的倾斜角度θ2也可以大于中间部分20c的倾斜角度θ3。
在图10所示的另一例的倾斜面20中，内周部分20b的倾斜角度θ2小于中间部分20c的倾斜角度θ3。根据这样的结构，能够抑制倾斜面20的宽度尺寸W扩大，并能够提高倾斜面20对药液6的残留的抑制效果。并且，外周部分20a的倾斜角度θ1能够与中间部分20c的倾斜角度θ3相等。根据这样的结构，例如能够利用相同形状的砂轮4a来形成外周部分20a和中间部分20c，因此能够避免半导体元件的制造工序变得复杂。不过，作为其他的实施方式，外周部分20a的倾斜角度θ1也可以大于中间部分20c的倾斜角度θ3。
在图11所示的另一例的倾斜面20中，倾斜面20的外周部分20a及内周部分20b两者的倾斜角度θ1、θ2小于倾斜面20的中间部分20c的倾斜角度θ3。根据这样的结构，能够抑制倾斜面20的宽度尺寸W扩大，并能够提高倾斜面20对碎屑的抑制效果和倾斜面20对药液6的残留的抑制效果这两者。
图12是关于图9中示出的方式的倾斜面20表示确认出碎屑的抑制效果的实验数据的坐标图。在该实验中，使倾斜面20的外周部分20a的倾斜角度θ1为34度，使内周部分20b及中间部分20c的倾斜角度θ2、θ3为90度。本来内周部分20b及中间部分20c的倾斜角度θ2、θ3小于90度，但是在本次实验中，将内周部分20b及中间部分20c的倾斜角度θ2、θ3设定成作为最不利的条件的90度，以使仅减小外周部分20a的倾斜角度θ1的情况下的效果变得清楚。在上述的条件下，制造12个半导体晶片10的样品S1～S12，对于各个样品S1～S12，测定出具有50微米以上的大小的碎屑产生的数目。如图12所示，12个样品S1～S12中产生的碎屑的数目的平均值为7个，确认为容许范围内的值。需要说明的是，图12所示的实验数据是一例，产生的碎屑的数目可能根据例如半导体晶片10的材料、尺寸而变化。
在图9、图10、图11所例示的倾斜面20中，倾斜角度θ1、θ2、θ3的具体性的角度并未特别限定。倾斜角度θ1、θ2、θ3分别可以在小于90度的范围内设为任意的值。并且，在图9、图10、图11的例示中，在中央区域10c与厚壁区域10t之间仅设置了一个倾斜面20，但是也可以在中央区域10c与厚壁区域10t之间以相互隔开间隔的方式设置两个以上的倾斜面20。在该情况下，可以在至少一个倾斜面20中采用图9、图10、图11中的任一个所例示的构造。并且，在图9、图10、图11所例示的倾斜面20中，外周部分20a、中间部分20c和内周部分20b连续地形成，但是也可以在外周部分20a与中间部分20c之间、中间部分20c与内周部分20b之间还设有具有其他倾斜角度的部分。

Claims (7)

1.一种半导体晶片，沿着外周面具有厚壁区域，所述厚壁区域具有比中央区域厚的厚度，所述半导体晶片的特征在于，
所述半导体晶片的一侧的主表面具有倾斜面，所述倾斜面位于所述中央区域与所述厚壁区域之间，
所述倾斜面具有位于所述中央区域侧的内周缘和位于所述厚壁区域侧的外周缘，且以所述半导体晶片的厚度随着从所述内周缘靠近所述外周缘而增大的方式倾斜，
所述倾斜面具有内周部分、外周部分和中间部分，所述内周部分包括所述内周缘，所述外周部分包括所述外周缘，所述中间部分位于所述内周部分与所述外周部分之间，
所述外周部分和所述内周部分中的至少一方的倾斜角度小于所述中间部分的倾斜角度，
所述中间部分的倾斜角度小于90度。
2.根据权利要求1所述的半导体晶片，其特征在于，
所述外周部分的所述倾斜角度小于所述中间部分的所述倾斜角度。
3.根据权利要求2所述的半导体晶片，其特征在于，
所述内周部分的所述倾斜角度等于所述中间部分的所述倾斜角度。
4.根据权利要求1所述的半导体晶片，其特征在于，
所述内周部分的所述倾斜角度小于所述中间部分的所述倾斜角度。
5.根据权利要求4所述的半导体晶片，其特征在于，
所述外周部分的所述倾斜角度等于所述中间部分的所述倾斜角度。
6.根据权利要求1所述的半导体晶片，其特征在于，
所述内周部分及所述外周部分两者的所述倾斜角度小于所述中间部分的所述倾斜角度。
7.一种半导体元件的制造方法，其特征在于包括以下的工序：
在半导体晶片的中央区域形成所述半导体元件的一部分的构造；
通过从一侧的主表面侧磨削所述半导体晶片而沿着所述半导体晶片的外周缘形成厚壁区域，所述厚壁区域具有比所述中央区域厚的厚度；以及
从所述半导体晶片的所述一侧的主表面侧，在所述半导体晶片的所述中央区域形成所述半导体元件的一部分的构造，
在形成所述厚壁区域的工序中，在所述半导体晶片的所述一侧的主表面，在所述中央区域与所述厚壁区域之间还形成倾斜面，
所述倾斜面具有位于所述中央区域侧的内周缘和位于所述厚壁区域侧的外周缘，且以所述半导体晶片的厚度随着从所述内周缘靠近所述外周缘而增大的方式倾斜，
所述倾斜面具有内周部分、外周部分和中间部分，所述内周部分包括所述内周缘，所述外周部分包括所述外周缘，所述中间部分位于所述内周部分与所述外周部分之间，
所述内周部分和所述外周部分中的至少一方的倾斜角度小于所述中间部分的倾斜角度，
所述中间部分的倾斜角度小于90度。
CN201710859278.8A 2016-10-07 2017-09-21 半导体晶片和半导体元件的制造方法 Active CN107919382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016199483A JP6460074B2 (ja) 2016-10-07 2016-10-07 半導体ウエハと半導体素子の製造方法
JP2016-199483 2016-10-07

Publications (2)

Publication Number Publication Date
CN107919382A CN107919382A (zh) 2018-04-17
CN107919382B true CN107919382B (zh) 2020-12-04

Family

ID=61830104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710859278.8A Active CN107919382B (zh) 2016-10-07 2017-09-21 半导体晶片和半导体元件的制造方法

Country Status (3)

Country Link
US (1) US9954059B1 (zh)
JP (1) JP6460074B2 (zh)
CN (1) CN107919382B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350332A (zh) * 2007-07-20 2009-01-21 万国半导体股份有限公司 具有边缘支撑环的超薄晶片及其制造方法
JP2011054808A (ja) * 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ
CN102683256A (zh) * 2011-03-11 2012-09-19 富士电机株式会社 制造半导体装置的设备和方法
CN102956469A (zh) * 2011-08-26 2013-03-06 三菱电机株式会社 半导体元件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
JP2009253143A (ja) * 2008-04-09 2009-10-29 Fuji Electric Device Technology Co Ltd 半導体ウェハ研削用砥石、半導体ウェハ研削装置および半導体装置の製造方法
JP5012632B2 (ja) * 2008-04-15 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP5266869B2 (ja) * 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5441587B2 (ja) * 2009-09-25 2014-03-12 株式会社ディスコ ウエーハの加工方法
JP2014107312A (ja) * 2012-11-26 2014-06-09 Mitsubishi Electric Corp 半導体ウェハの薄厚加工方法
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
JP6671246B2 (ja) * 2016-06-01 2020-03-25 株式会社ディスコ ウェーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350332A (zh) * 2007-07-20 2009-01-21 万国半导体股份有限公司 具有边缘支撑环的超薄晶片及其制造方法
JP2011054808A (ja) * 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ
CN102683256A (zh) * 2011-03-11 2012-09-19 富士电机株式会社 制造半导体装置的设备和方法
CN102956469A (zh) * 2011-08-26 2013-03-06 三菱电机株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
US20180102410A1 (en) 2018-04-12
JP6460074B2 (ja) 2019-01-30
CN107919382A (zh) 2018-04-17
US9954059B1 (en) 2018-04-24
JP2018060983A (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
EP2629322B1 (en) Power device manufacture on the recessed side of a thinned wafer
TWI640036B (zh) 晶圓之加工方法
JP5266869B2 (ja) 半導体装置および半導体装置の製造方法
JP2008147412A (ja) 半導体ウェハ，半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法
JP2011060893A (ja) 半導体装置の製造方法
JP5796412B2 (ja) 半導体素子の製造方法
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
CN110047802B (zh) 具有三个材料移除阶段的工件分离
US10297520B2 (en) Semiconductor device and manufacturing method of a semiconductor device
CN109427563B (zh) 碳化硅器件和用于制造碳化硅器件的方法
CN107919382B (zh) 半导体晶片和半导体元件的制造方法
JP2009076950A (ja) 半導体装置の製造方法
US10636708B2 (en) Method of manufacturing semiconductor device
JP6245376B2 (ja) 半導体装置の製造方法
JP5726061B2 (ja) ウェハの製造方法および半導体装置の製造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP2017079315A (ja) 半導体装置とその製造方法
US5766973A (en) Method for manufacturing a semiconductor arrangement by introducing crystal disorder structures and varying diffusion rates
US20220344149A1 (en) Manufacturing method of semiconductor apparatus
TW201611111A (zh) 半導體裝置之製造方法
JP2018113288A (ja) 炭化珪素半導体装置の製造方法
JPS62243332A (ja) 半導体ウエハの加工方法
JPS6387743A (ja) 半導体装置の製造方法
JP5092338B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: TOYOTA City, Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant