JPH0878367A - メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法 - Google Patents

メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法

Info

Publication number
JPH0878367A
JPH0878367A JP7095272A JP9527295A JPH0878367A JP H0878367 A JPH0878367 A JP H0878367A JP 7095272 A JP7095272 A JP 7095272A JP 9527295 A JP9527295 A JP 9527295A JP H0878367 A JPH0878367 A JP H0878367A
Authority
JP
Japan
Prior art keywords
mesa
degrees
mask
corner
mesa structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7095272A
Other languages
English (en)
Other versions
JP3667382B2 (ja
Inventor
W G Einthoven
ダヴリュ.ジー.アイントーフェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/230,299 external-priority patent/US5399901A/en
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of JPH0878367A publication Critical patent/JPH0878367A/ja
Application granted granted Critical
Publication of JP3667382B2 publication Critical patent/JP3667382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 メサの全周に互って均一な傾斜をもつメサ構
造を有する半導体デバイスの製造方法を提供する。 【構成】 結晶面(100)に延在する主要表面を有す
る単結晶Siウェーハ10の表面上には、丸味のあるコ
ーナをもつ略々矩形の断面を有するメサ44が配されて
いる。メサはその基底面52に対して約45度の傾斜を
有する4つの主要側壁48をもち、ウェーハ表面上の<
111>方向に対し約12度の角度で側壁の水平エッジ
46が配されている。メサ44のコーナは各約45度の
傾斜をもつ多数の面と54度の傾斜をもつ1つの面とか
ら成る。高低(N,P)接合72はメサ内
に配され、メサ全周でその側壁に挟取られた連続した線
を形成する。高低接合の表面遮断はメサの全周に亘り一
定高さ位置にある。<111>方向と12度の角度で配
された主要側壁と丸味のあるコーナを有するマスクを用
いたエッチングによりデバイスは製造される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メサ構造を有する半導
体デバイスに関し、特に、メサ構造の形状および製造に
関する。本発明は、本出願人の米国特許第4,740,
477号、第4,891,685号および第5,01
0,023号に開示されたものの改良であり、これらの
主題は本明細書中に参考として組み入れられる。
【0002】
【従来の技術】上記の特許には、メサ構造、特に円形断
面を有するメサ形状をした台からなる整流器が示されて
いる。メサは、一般的にメサの基底面と平行であって、
メサの側壁を遮断するN+- 接合を含む様々なドーピ
ングされた領域を有している。側壁においては、N+
- 接合の表面は、わずかに上方に湾曲している。これら
の特許において説明されているように、側壁における湾
曲により、メサの外面に沿う電界が減少し、一般的に
は、より安定した確実なデバイス操作が提供される。
【0003】表面降伏電圧に関する理論は、米国特許第
3,260,634号(1966年7月12日)でO.
Melville Clarkにより、また、1964
年7月の電子デバイスにおけるIEEE処理(IEEE
Transactionson Electron
Devices)「PN接合の表面における電界の制御
(Control of Electric Fiel
d at theSurface of P−N Ju
nctions)」(第313〜323頁)でR.L.
Davies等により記載されている。これらの発行
物には、傾斜した側壁を有するメサの使用が記述されて
いる。Davies等により実験されたデバイスにおい
て、傾斜した壁は、機械的な手段、例えば研削により得
られたものであった。しかしながら、現代の製造技術を
用いる半導体デバイスにおいては、メサ構造を提供する
ために様々な機械的手段を使用することは、全く実用的
でない。
【0004】上記の引用された本出願人の特許におい
て、従来の写真平板技術は、円形マスクを用いる非等方
性のエッチングを含んで使用されている。その結果とし
て、本出願人の特許に示されるように、裁頭円錐形のメ
サが得られる。しかしながら、問題は、既知の非等方性
のエッチング技術を用いると、メサ壁の実際の傾斜は、
円錐形メサの円周上の地点間でかなり変化することであ
る。一般的には、メサの円錐壁は、メサの基底面から測
定して、45度前後の傾斜を有し、一般的にそれが望ま
しい。ところが、この壁は、非等方性のエッチング処理
の固有の結果として、メサの周囲上で互いに90度の位
置にある4つの出っ張りを有し、その場所では壁傾斜が
54度前後に増加している。そして、メサの壁傾斜にお
けるこれらの変化は、メサの周囲上に非均一の電界をも
たらす傾向にある。一般的には、傾斜の変化がなかった
り、かなり寸法的に小さくなれば、より良いデバイス、
より容易に大量生産が可能となる。
【0005】本出願人の特許にはまた、丸くなったコー
ナーを有するおよそ四角の断面を有するメサを使用する
ことが示されている。これらの特許では長さについては
記述していないが、その意図するものは、半導体デバイ
スにおける典型的なものとして、隣り合う壁の各対が湾
曲したコーナーの壁により相互連結された状態の4つの
主要側壁を有するメサである。典型的には、これらの側
壁は、メサの基盤に対して約54度のスロープを有し
(大きな角度の傾斜は、急勾配の傾斜側と対応する)、
また、コーナーの壁は、約45度の傾斜を有している。
また、メサ壁傾斜におけるこのような変化は、一般的に
は、デバイスの製造を複雑にする傾向にあるので、望ま
しくないものである。
【0006】一般的には、以下にさらに述べるように、
メサの傾斜がより小さければ、もっと安定した降伏電圧
特性を得ることが可能である。なぜなら、より小さい傾
斜によって、実際的には、常に、メサの側壁に沿うより
小さな電界値が生じるからである。しかしながら、異な
る傾斜がメサの周囲上にある場合、メサ内の様々な結合
における表面遮断の位置は、メサの周囲上で変化する。
安定した降伏電圧特性のためには、表面遮断を不動態化
する必要がある。しかしながら、最も現実的なケースに
おける適切な不動態化は、表面遮断の位置の関数である
ことがわかった。また、大量生産時の使用に適した、異
なるように位置している表面遮断に最適な単一不動態化
機構を設計することは、非常に困難であり、また費用が
かかってしまう。
【0007】
【発明が解決しようとする課題】本発明の目的は、メサ
のほぼ全周にわたって均一の傾斜を有するデバイスのメ
サを得ることにある。
【0008】
【課題を解決するための手段】本発明によれば、メサの
ほぼ全周にわたって均一の第1の傾斜を有するデバイス
のメサが得れる。メサのコーナーにおいて、小さな壁部
分が、第2の異なる傾斜を有して存在するが、以下に説
明するように、それら小さな壁部分に沿った接合の表面
遮断は、第1の傾斜のメサの壁における接合の表面遮断
と実質的に同一に位置される。従って、すべての表面遮
断の適切な不動態化をより容易に達成することができ
る。
【0009】半導体デバイスは、結晶の面<100>に
延在する主要表面を有する単一シリコンウェーハからな
るものである。その表面上には、一般的に丸みのつけら
れたコーナーを有し、略矩形の断面を有するメサが配さ
れている。このメサは、メサの基底面に対して45度前
後の傾斜をそれぞれ有する4つの主要側壁を有してお
り、また、主要側壁の水平エッジは、ウェーハ表面上の
方向<111>に対して少なくとも12度前後の角度で
配されている。メサのコーナーは、それぞれ、45度前
後の傾斜を有する多数の面と54度の傾斜を有するひと
つの面とからなる。高低(N+- またはP+- )接
合は、メサ内に配されており、メサの全周の回りでメサ
の側壁に挟み取られた連続した線を形成する。重大でな
い小さな偏差を除いて、高低接合遮断は、メサの全周に
わたって一定の高さ位置にある。本発明の製造方法は、
丸みのつけられたコーナーを有する適切に方向づけられ
た矩形のマスクを用いるウェーハをエッチングすること
から構成される。
【0010】デバイスの製造方法は、単一シリコンウェ
ーハの平面<100>上にエッチング液マスクを形成す
ることから構成される。マスクは、一般的に丸みのつけ
られたコーナーで接するまっすぐな側面を有する略矩形
である。マスクのまっすぐな側面は、シリコンの表面上
の方向<111>と少なくとも12度の角度で配されて
いる。4つの主要側面を有するマスクのコーナーは、弧
状で90度を包含し、方向<111>が接っする点を含
んでいる。そのような点から、マスクのエッジは、方向
<111>に対して少なくとも12度前後の角度をそれ
ぞれ形成する2つの対向して延在する直線を有する。よ
って、これら2つの線は、約156度以下の角度を形成
する。2つの直線の対向する端部は、コーナーの対向す
る端部でマスクの主要側面と合体するように一般的に滑
らかに湾曲するそれぞれの第3の線と結合する。シリコ
ンウェーハは、その後、エッチング液マスク下にメサを
形成するためにシリコンを非等方性にエッチングするた
めエッチング液に浸される。メサの側壁と表面遮断を形
成する高低接合を有するメサ内にドーピングされた領域
が設けられる。その後、前記で引用した本出願人の特許
に開示されたように、工作物は、メサの側壁と高低接合
の表面遮断の所望の形状を提供するためメサ内へ深く移
動するように高低接合を生じるために加熱される。
【0011】
【実施例】上記において引用された本出願人の特許と同
様に、本発明の半導体デバイスはメサ構造を用いて降伏
電圧特性を改善し、特に、デバイスの表面で高い降伏電
圧を得るものである。この成果は、高いオーム領域を強
くドーピングされたP型の領域とN型の領域との間に設
けることにより達成される。この高いオーム領域の幅
は、その中央位置以外のエッジで大きくなり、高いオー
ム領域のドーピングは、降伏電圧がドーピングよりも幅
に依存している。高いオーム位置が、大量の半導体材料
内よりもメサの傾斜した側壁に沿って広いことから、メ
サの大部分よりもメサの表面でより高い降伏電圧が起こ
る。周知のように、これは、デバイスの信頼性および有
用性を向上するために望ましいものであり、また、一般
的に、傾斜した側壁に沿った高いオーム位置の幅の増加
は、デバイスの向上につながる。しかし、上記した通
り、メサの周囲上の傾斜の変化によって引き起こされる
表面電界における変化を減らせることも重要である。
【0012】以下に本発明に係る第1の実施例の一例を
説明する。メサ構造の組み立ての前に、本発明による半
導体デバイスは、例えば、寸法、ドーピング濃度などの
既知のパラメータを用いる本出願人の特許に記述された
ように組み立てされる。
【0013】このようにして、単結晶のシリコンウェー
ハ10(図1)が、結晶方向<100>を有し、すなわ
ち、結晶軸<100>に垂直な主要表面12を有し、ウ
ェーハ10がP+ 電気伝導度型のウェーハで始められる
と、N- 結晶のシリコンの層14が、ウェーハ10の表
面12上でエピタキシアル的に作られる。作られた層1
4は、自動的に、その作り上げられたところの表面と同
様の方向に配列される。したがって、層14の表面16
もまた、結晶の面<100>に延在する。層14とウェ
ーハ10との界面12は、N-+ 接合からなる。高い
濃度のN+ 領域18を形成するためにエピタキシアル層
14の頂部において薄い層内に不純物、例えばリン原子
が、例えば、イオン注入により配される。その後、シリ
コン窒化物層が、層14の上面16上に堆積される。既
知の写真平板工程を用いて、窒化物層20が図2に示さ
れるようにエッチング液マスク22へパターン化され
る。(図1および図2は、「ウェーハ」上に形成される
ひとつのデバイスを示す。一般的には、周知のように、
多くのデバイスが、のちに別個のデバイス「チップ」へ
ダイシングされるウェーハ上に同時に形成される。
【0014】図1および図2に示されるウェーハ10
は、整流器へ組み立てられる。本発明は、整流器に限定
されるものではなく、メサ構造を使用するいくつの異な
るデバイスに用いられてもよい。例えば、N+ 領域18
内にP型領域を加えると、トランジスタタイプの装置が
作られる。メサを用いるさまざまな半導体デバイスは、
周知であるため、その例示や説明は不要である。
【0015】図2を再び参照すると、マスク22の方向
も形状も重要である。まず、図2に示されるように、マ
スク22は、正方形、長方形でもよいが、を形成する4
つのまっすぐな側面24を有する。4つの側面24は、
それぞれ、ウェーハ表面16上の方向<111>に対し
てある角度を少なくとも超えて配されている。(シリコ
ンの結晶<100>において、2つの方向<111>
が、他方に対して直角に表面上に存在する。)そのよう
な「ある」角度は、正確には知られていないが、12度
前後と考えられている。実際問題として、大量生産時は
特に、シリコンウェーハ表面で角度的に確実にフォトマ
スクを方向づけることは困難であり、また、マスクの主
要側面24と方向<111>との間の、15度などの、
最小(「ある」)角度、を指定するのが都合がよい。図
2に示された実施例では、マスク22は、主要側面が方
向<111>に対して45度の角度で配されている。以
下に記述するように、15度の指定された最小「ある」
角度で、マスク22は、最小の角度的偏差を保持する一
方、図2に示された方向からプラスまたはマイナス30
度回転することができる。(すなわち、図2に示された
交差した方向<111>を考慮すると、いずれかの方向
への30度を超えたマスク22の回転は、方向<111
>の一つの15度以内にマスク側面を方向づける。)
【0016】以下に記述するように、非等方性のエッチ
ングは、エッチング液マスク22の下にメサ構造を形成
するために用いられる。非等方性のエッチングは、シリ
コン結晶、例えば、メサ、キャビティおよびトレンチの
表面に、さまざまな傾斜した表面を形成するものである
として知られている。知る限りにおいては、従来の手法
では、平面<100>に延在する主要表面を有するウェ
ーハを使用する場合において、直線エッチング液マスク
の側面は、方向<111>に平行に配列される。周知の
ように、そのようなマスクの配列は、54度の傾斜を有
するエッチングされた側壁、および、45度の傾斜を有
するコーナーの壁に帰着する。方向<111>に対して
45度でマスク22の側面24を配置することにより、
本実施例によれば(15度前後の前述の「ある」角度を
超えて)、マスク側面24により画定されたエッチング
された壁は、54度の傾斜をもたらすメサのコーナーの
小さな部分を除いて、メサの全周囲上に実質的に均一に
45度の傾斜を有する。しかし、以下に記述するよう
に、メサのコーナーにおけるそのような傾斜変化の存在
は、デバイスの特性に好ましくない変化を引き起こすも
のではない。
【0017】図2に示されるように、マスク22のコー
ナー26は、一般的に丸みをつけられる。拡大されたコ
ーナー26は、図3に示されており、コーナーは、直線
で構成されるように示されている。(図3では、コーナ
ーの湾曲は、図示し易いくするためにかなり誇張して示
されている。)そのような直線は、マスク作成ツールを
使った既知のコンピュータを用いて生成されたフォトマ
スクの使用により生じる。一般的に、コンピュータは、
小さな直線を用いて所望のフォトマスクのイメージエッ
ジを印刷する。図3に図示的に示されたコーナー26の
基本形状が保たれるように供給された場合において、所
定の示された直線は、なめらかな曲線と置換される。
【0018】コーナー26は、コーナーのエッジの中心
点30を通る軸30を中心として対称である。図2で
は、矩形のマスク22において、軸30は、矩形の対角
線である。
【0019】中心点32を始点とすると、コーナーのエ
ッジは、方向<111>が、コーナーと接線をなしてい
るところの点32で接する2つの直線34からなる。点
32において、2つの線は、150度の角度を形成す
る。図3は、結晶の方向<111>(前述したように、
マスクのまっすぐな側面24に対して45度に配されて
いるが、図3では湾曲を誇張しているため、違った角度
で示されている。)を示し、各線34は、方向<111
>から15度の角度で配されている。
【0020】方向<111>に対するコーナーの線34
の角度的方向は、メサのコーナーに所望の傾斜を有する
メサを生じる。前述したように、エッチング液マスク
が、平面<100>に延在するシリコン表面上の方向<
111>から約12度以上に方向づけされたエッジを有
すると、マスクのエッジにおいて非等方性にエッチング
された壁は、一貫して、所望の45度の傾斜を有するこ
とが観測された。逆に、マスクのエッジが、方向<11
1>から約12度以下で配された場合は、54度前後の
異なった傾斜をもたらした。また前述したように、ウェ
ーハを配列するにおける製造公差のため、方向<111
>に対する15度の角度は、コーナーの線34に指定さ
れる。
【0021】線34の各端部36からは、8つの短い線
38a〜38hがコーナー側部を完成し、マスク22の
まっすぐな側壁24と合体する。線34が方向<111
>に対して15度で配されると、8つの線38a〜38
hは、コーナーの各半分として全体で30度の曲率を供
給しなければならない。
【0022】好ましくは、8つの線38a〜38hの各
対の交点における直線からの角度的偏差は、3.75度
(すなわち、各交点における3.75度の7つの角度で
全体で26.25度の曲率を形成するため)であり、ま
た、第1の線38aと中心点の線34との間および最終
線38hとマスクのまっすぐな側壁34との間の角度的
偏差は、1.875度(3.75度の曲率を加えて、前
述した30度の曲率を形成するため)である。
【0023】マスク22が置かれていると、マスクされ
たシリコンウェーハは、既知の非等方性のエッチング
液、例えば、エチレンジアミンを用いて、非等方性にエ
ッチングされる。そのうようなエッチング処理の結果
が、図4および図5に示されている。図解のため、結果
生じたメサ構造44は、シリコン窒化物マスク22が取
り除かれ、メサの側面が被覆層のない状態で示されてい
る。用いられた実際の処理手順は、本出願人の特許に開
示されており、メサの側面がシリコンダイオードの作り
上げられた層で被覆される前にエッチング液マスクを取
り除く。
【0024】図4に示されたメサ44の上面46と図2
に示されたマスク22とを比べると、メサの上面46の
形状は、マスク22とよく合致している。
【0025】メサ構造は、マスク22と相似にあり、4
つの主要側壁48と4つの一般的に丸みをつけられたコ
ーナーの壁50とを有する矩形の形状である。マスク側
面のエッジが結晶の方向<111>に対して45度に
(すなわち、前述した15度よりも大きく)配された結
果として、メサの主要側壁は、メサ44の基底面52に
関して45度の均一の傾斜を有する(図5)。
【0026】コーナーの壁50も同様に、54度前後の
傾斜を有するひとつの面を除いて、45度の傾斜を有す
る。メサのコーナー56のひとつが、図6に示されてい
る。図6では、図解し易いように、そのコーナーのエッ
ジの湾曲を任意に選択した。
【0027】コーナー56におけるメサの上面46は、
図3に示されたマスク22のコーナー26の形状と実質
的に相似であり(しかし、図示された湾曲は、異な
る)、図3でマスク22に用いられた符号と対応する符
号が、結果生じたメサに図6で用いられる。このように
して、コーナー56は、8つの連続した線138a〜1
38hがその後につながる、2つの線134が分岐する
ところの中心点132を含む。コーナー壁50は、19
個の小面を含み、そのうちの18個は、ほぼ同じ傾斜を
有する。このようにして、コーナーの中心点132を始
点として、小面とメサ44の水平基底面52(図5)と
の間に54度の傾斜を有する三角形の小面60が存在す
る。すなわち、小面60は、シリコン結晶の平面<11
1>のひとつに延在する。
【0028】三角形の小面60は、メサの上方エッジで
それぞれ直線134および138a〜138hのひとつ
からメサの低部エッジまで延在する一連の9つの小面6
4および68a〜68hによりメサのまっすぐな壁48
それぞれに連結される。9つの小面64および68a〜
68hの傾斜は、すべて約45度である。
【0029】図5は、メサ44内の別にドーピングされ
た領域の位置を示している。図示されたように、元は開
始ウェーハ10にあるP+ 伝導率の領域70は、今メサ
の低部へ延在する。これは、工作物が露出される、さま
ざまな熱処理の間の上方のエピキタシアル層12へのウ
ェーハ10内のP+ の拡散により生じる。また、異なる
ドーピングされた領域(P+ 領域70、N- 領域76及
びN+ 領域78)間のさまざまな接合72および74
(図5)は、メサ44の側壁の表面遮断物を形成する
が、接合72および74は、平行な面上に延在する。
【0030】本実施例では、開始シリコンウェーハ10
(図1)は、さまざまなP+ 、N-およびN+ 領域を含
む。あるいは、メサ構造44が形成された後に、N+
域78(図5)が、例えばイオン注入により、加えられ
てもよい。図5に示されたデバイスは、メサ44に深く
上方N+ 領域78内の不純物を拡散するために加熱され
る。その前に、図解を容易にするために、マスキング層
22(図2)およびそのような拡散工程の間存在するシ
リコンダイオードの不動態化層は示されていない。
【0031】図7に示されたように、N+ 領域78は、
矢印73により示されたように、メサへ下向きに拡散す
ると、N+ 領域78とN- 領域76との間の(メサ44
内の3つの連続する位置72、72aおよび72bで示
される)N+- 接合72は、メサの壁に沿うさらに大
きな湾曲を呈する。そのような湾曲は、メサの大部分で
は、メサの連続的に深いレベルの部分が均一となってお
り、また、進んでいる拡散前部におけるドーパントの濃
度は、その拡散前部にわたって均一に減少することから
生じるものである。しかしながら、メサの傾斜した側面
に沿ったところでは、N+- 接合72の部分は、深さ
が増し、膨張部分への拡散前部は、横方向部分の増大と
ともに均一に大きくなる寸法の円形である。このように
して、メサ側面に沿った拡散前部におけるドーパントの
濃度は、メサの大部分におけるよりも急速に減少し、メ
サの側壁に沿った接合72の湾曲は、メサの上面下の接
合の深さとともに増大する。ドーパント濃度の変化の変
化率については、以下にさらに詳しく述べる。
【0032】このようなN+- 接合72により得られ
る利点は、N- 領域76の厚みがメサ44の内部におけ
るよりもメサの側面において大きくなることである。低
く十分なドーピングでは、与えられたN- 領域にわたる
降伏電圧が、領域の厚みの関数であるため、メサの表面
における降伏電圧特性は、メサ内部におけるよりも大き
い。
【0033】上記は、周知のことであり、本出願人の特
許に記述されていることである。一般的に、ここで説明
する必要のない制約条件を前提として、N+- 接合の
湾曲の増大率は、メサの基底面に対するメサの側面の傾
斜の角度に逆比例する。(完全に垂直、90度傾斜した
壁の場合は、例えば、拡散深さを有する部分の増加は生
じず、また、接合湾曲も生じない又はほとんど生じな
い。)
【0034】本発明の「従来技術」で説明した通り、上
記で引用した本出願人の特許で開示された裁頭円錐形の
メサにともなう問題は、傾斜が45度から54度に増加
するところのメサの側壁において出っ張りが存在すると
いうことであった。そのような出っ張りにおいて、側壁
の傾斜の増加と比例して接合湾曲が減少され、よって、
側壁の電界の減少と降伏電圧能力が減少される。整流器
の操作特性は、表面降伏のすべての可能性を考慮に入れ
るなければならないので、整流器の操作特性は、45度
傾斜した壁における優れた特性によってではなく、単に
54度傾斜した出っ張りにおける表面降伏特性により決
定される。このため、45度の傾斜は、「無駄」とな
る。
【0035】しかしながら、本発明によれば、正に反対
の結果が成し遂げられた。54度の傾斜を有するメサの
側壁(コーナー部の小面60)の存在にもかかわらず、
整流器は、すべての壁がほぼ45度の傾斜を有するかの
ように機能する。本発明の整流器は、従って、45度傾
斜した壁の利点をすべて得ることができ、従来のように
54度傾斜した壁の存在によって制限されることはな
い。
【0036】この望ましい結果の理由が8図に示されて
いる。図8には、N+ 領域78内でその上から下に延在
するさまざまな「ユニットキューブ」80が示されてい
る。1ユニット80aは、メサのエッジの内側に配さ
れ、同様のユニットにより四方を囲まれている。別のユ
ニット80bは、メサのまっすぐな側面48に沿って配
され、隣り合うユニットと3辺で結合しているが、メサ
の傾斜する壁48の一部分を形成する側84には沿って
いない。第3のユニット80cは、コーナー56の中心
点132に配されており、隣り合うユニットと2辺で結
合する。ユニット80cの3辺86は、コーナーの中心
点132で接する傾斜する壁の一部を形成する。
【0037】前述した熱処理では、さまざまなユニット
キューブそれぞれにおけるドーパントは、N- 領域の下
へ下方に拡散する。拡散の方向は、ドーパント勾配の関
数であり、拡散は縦方向に且つ横方向に起こり得る。メ
サの内側に配されたユニットキューブ80aの場合、ユ
ニットキューブ80aのどの辺への方向でも、結合する
ユニットキューブから同様の下向き拡散が起こるため、
キューブ内からのドーパントのすべての拡散は、直接下
向きに起こると推定される。
【0038】メサのまっすぐな側面48におけるユニッ
トキューブ80bの場合、メサの壁48の傾斜のため
に、キューブの左側面84(図示中)に対するN- 領域
76の面積が拡散の深さに比例して増加する。従って、
キューブの左側面84の方向にユニットキューブ80b
からのドーパントの横方向の拡散が、キューブからのド
ーパントの下向き拡散と同時に生じる。この結果、ユニ
ットキューブ80bからのドーパントの消耗は、内部ユ
ニット80aからのドーパントの消耗よりも急速に起
き、ユニットキューブ80bの下のN+- 接合72の
進みは、内部ユニットキューブの下よりもゆっくりと進
む。したがって、N+- 接合72bは、図7に示され
たように、メサの側面において上向きにカーブする。
【0039】メサコーナーにおけるユニットキューブ8
0cの場合、下のN+ 領域76の面積は、メサの深さの
増大とともに3方向に、つまりメサのコーナー壁を形成
するキューブの3辺86の方向に拡大する。よって、キ
ューブ80cからの横方向の拡散も3方向に生じる。従
って、ユニット80cの下のN+- 接合72は、ユニ
ットキューブ80b下のN+- 接合の前進率からあと
に遅れる傾向にある。
【0040】前述したように、N+- 接合の前進率
は、メサの側壁の傾斜の関数である。メサの基底面に関
して測定された傾斜角においては、前進率は、傾斜角に
逆比例している。前進率が小さいほど、メサ側面におけ
るN+- 接合の湾曲が大きい。
【0041】メサのコーナーにおいて、コーナーの中心
点132における三角形の面60(図6)は、54度で
あり、相対傾斜にのみ基づけば、(54度の傾斜の)コ
ーナーの三角形の面60におけるN+- 接合の面の湾
曲は、(45度の傾斜の)メサのまっすぐな側面に沿う
よりも少ない。しかしながら、コーナーの中心点132
下のメサの深さを増大するに伴い生じる大きな横方向の
拡散のために、三角形の面60に隣接するN+- 接合
72bにおける実際の湾曲は、メサのまっすぐな側面近
くの湾曲に匹敵する。
【0042】コーナーまわりの二地点間の実際の湾曲
は、各点における壁の傾斜および各点におけるユニット
キューブの外側の側面の程度の関数である。拡散工程後
のコーナーまわりのN+- 接合72bの表面遮断を示
した図8に、これが図示されている。全体のデバイスの
設計および特性の点から見て、最適な結果は、表面遮断
72bとメサの低部におけるN+- 接合74との距離
がメサの周囲全体にわたって実質的に均一である場合に
得られる。図8に示されるように、メサのコーナー中心
における傾斜がメサのまっすぐな側面における傾斜より
も大きいという事実にもかかわらず、この状態は、満た
される。
【0043】コーナーの小面64および68a〜68h
においては、これらすべての小面は、上記で説明したよ
うに、約45度の傾斜を有しており、ゆえに、メサ構造
44の主要側壁48と同じ傾斜を有することになる。従
って、それら小面と主要側壁に沿ったN+- 接合表面
遮断72bは、略どこにおいてもN+- 接合74の表
面遮断に平行な一般的にまっすぐな線からなる。
【0044】異なる小面が互いに接合する縦のエッジに
沿って、極めてまれに上記説明に対する例外が発生す
る。そのようなエッジ、例えば、隣り合う小面64と6
8aとの間のエッジ90において、わずかなカスプ92
が存在する。これは、上述したように、N+- 接合の
下方への移動にわずかに遅れを生じる縦のエッジにおけ
る2方向へ起きる横方向の拡散により生じる。しかしな
がら、2つの小面64と68aとの間に存在する直線か
らの非常に小さな偏差(たとえば、前述の3.75度)
のために、それらの間のエッジ90の影響は、すべての
実用的用途において、カスプ92の存在は無視できるほ
ど非常に小さい。さまざまなメサの上部エッジ134お
よび138a〜138hは、さらに鋭角で、たとえば特
定した3.75度を超えた直線からの偏差で交わる低度
まで、カスプ92は、寸法が大きくなり、デバイスの特
徴のより大きな変異性を有するデバイスを提供する。こ
れは、避けるのが望ましい。一般的に、また、作られる
特別なデバイスによって、連続して結合するメサのエッ
ジ134および138a〜138h間の直線からの最大
の角度的偏差は、約10度以下である。
【0045】マスク22(図3)のコーナー側面の長さ
について以下述べる。メサ構造のエッチングの間、シリ
コンのエッチングが、縦方向と同様にエッチング液マス
ク22下の横方向にも行われる。エッチング処理の終り
において、マスクの対応するエッジの内側のメサの上面
コーナーのエッジ134の位置を点線で示す図9にこれ
が示されている。マスクのコーナー26における湾曲に
より、さまざまなエッチングされた裏メサ上部エッジ1
34および138a(図示しない他のエッジ138b〜
138hも同様)の長さは、対応するマスクのエッジよ
りも短い。マスクのエッジのアンダーカットの量は、メ
サの高さの関数である。45度傾斜したメサの壁では、
たとえば、シリコンウェーハの横方向のエッチングは、
その縦方向のエッチングの約半分に相当する。縦方向と
伴う横方向のエッチングが増加すると、メサのコーナー
の上部エッジは、次第に短くなってゆき、エッチング処
理の開始時においてメサのエッジが最短の長さでない限
り、短くなり過ぎてしまう。
【0046】上記で説明したように、接合するコーナー
の小面間のさまざまな縦方向のエッジ、たとえば隣り合
う小面64と68aとの間のエッジ90(図8)におい
て、N+- 接合表面遮断72bにおいてカスプ92が
形成される傾向がある。そのようなカスプは、縦方向の
エッジの上に配された「ユニットキューブ」からの不純
物の横方向の拡散の曲がった拡散前部によって生じる。
また、メサの上部エッジ134、138a〜138hが
過度に短くなった場合、離間した小面の縦方向のエッジ
へ横方向の拡散のためドーパントを供給することのでき
るドービングされたN+ 領域78の量が、すべての必要
とされるドーパントを供給するには不適切であるという
ことも起こる。従って、さまざまなカスプ92がより大
きくさえなり、デバイスの特性におけるより大きな好ま
しくない変化を引き起こす。
【0047】メサのコーナーのエッジの最短長さは、さ
まざまなデバイスの設計パラメータ、たとえば、メサの
側壁上のN+- 表面遮断72bの縦方向の位置や、使
用されたドーピング濃度や、デバイス特性における許容
された変化の関数である。しかしながら、一般に、エッ
チング処理の終りにおいて適切な長さのメサのコーナー
の上部エッジを得るために、マスク22のさまざまな線
34および38a〜38hの長さ(これらの長さは、エ
ッチング処理の開始時においてメサのエッジの長さを決
定する)は、好ましくは、メサ構造の上面46からN+
- 接合表面遮断の深さ下に等しく、一般的に、メサ構
造内のN+- 接合74の深さと約等しい。図7では、
そのような深さが寸法Dで示されている。
【0048】マスク22のさまざまな線34および38
a〜38hとそれら線の前記で指定された長さとの間の
指定された角度的方向を考慮に入れて、それらの弧状の
長さに換算してマスクのコーナーの寸法を指定すること
ができる。特に、6度の各湾曲に関しては、マスクのコ
ーナーのエッジの長さは、距離Dと等しいかもしくはそ
れ以上となるべきである。
【0049】上記で指定された最小の長さを超えたマス
クの線34および38a〜38hの長さは、重要でな
い。それらの長さが長くなればなるほど、マスクのコー
ナーが大きくなり、結果生じるメサ構造は、矩形から離
れてゆき、さらに円形になってゆく。実際問題として、
ウェーはからさいの目に切られたチップは、矩形をして
おり、チップ内のシリコンの最大使用のために、メサ構
造もまた矩形をしている。したがって、メサのコーナー
が大きくなる程、シリコン部分は、無駄となり、デバイ
スの効力処理能力は、減少する。そのような無駄を最小
限とするためには、コーナーは、できるだけ小さく作ら
れ、ある実施例においては、前述した最小長さのエッジ
から構成される。また、実際問題として、コーナーは、
実際には、全体のメサ構造の小さな部分以外から構成さ
れており、メサ構造の全体の面積における大きな変更な
く最小長さをかなり超える長さを有するコーナーのエッ
ジを使用することが可能である。
【0050】上述したことを要約すると、非等方性のエ
ッチング後に、メサの主要側壁が45度前後の傾斜を有
するように、シリコンの結晶方向に対してメサのエッチ
ング液マスクを方向づけすることにより望ましい結果が
得られる。これは、高い降伏電圧特性を得るのに好まし
い傾斜である。非等方性のエッチングを用いると、すべ
てのメサの側壁が45度の傾斜を有することは不可能で
あるが、前述したマスクの方向づけを用いると、54度
前後の傾斜を有する各コーナーの中央にある単一の三角
形の小面を除いて、メサのコーナーの壁が45度の傾斜
を有する。しかしながら、この小面の形状と位置とによ
り、この(54度の傾斜の)小面に沿った高低接続表面
遮断は、45度の傾斜のすべての他のメサ側面およびコ
ーナーの壁における高低接続表面遮断とPN接合から約
同じ距離離れている。結果生じるメサは、よってメサの
全周において均一の特性、および、54度に傾斜した壁
と比べて45度に傾斜した壁の一般的に好ましい電界、
表面安定性および降伏電圧特性を有する。
【0051】これまで記述した実施例においては、エッ
チング液マスク22(図2)は、結晶の表面方向<11
1>に対して45度の角度で配された主要側面24と揃
えられた。この結果、メサの側壁48(図5)は、45
度の傾斜を有した。しかしながら、前述したように、4
5度の壁の傾斜は、マスクの限定エッジを方向<111
>からあらかじめ指定された15度を超えて配置するこ
とで得られる。従って、前後30度までで図2に示され
た方向に対して回転したマスク22であっても望ましい
メサの形状を得ることができる。これは、図3と全体的
に似通った図10および図11に示されている。図10
および図12は、図2に示されたマスク22のような一
般的に矩形のマスクのコーナー26a(図10)および
26b(図11)の形状および方向を示す。図2は、シ
リコンの方向<111>に対して45度に配された主要
側面24を有するマスク22を示す。図10は、任意の
量、たとえば図2に示される方法から7.5度、時計周
りに回転されたマスク22を示し、図11は、図2に示
された方向から最大許容量(たとえば、30度前後)回
転されたマスク22を示す。マスク22に対するマスク
22aおよび22bの回転は、マスクのコーナーの形状
において対応する変更を必要とする。それら変更の特徴
は、図3に示されたマスク22のコーナー26と比較す
ることにより以下に説明する。
【0052】図3では、マスクのコーナー26は、対称
的であり、中心点32は、コーナー26の対称の軸30
上に位置する。重要なことは、図示された方向<111
>は、点32においてコーナー26と接し、点32は、
2つの直線34の交差点に位置する。
【0053】図3の方向から7.5度回転させたマスク
22a(図10)では、方向<111>は、点32aに
おいてもコーナー26aと接っするが、コーナー26
は、もはや対称ではなく、点32もコーナーの長さに沿
って中央に位置しない。さらに、点32aは、マスク2
2に対してマスク22aの時計周りに相当するコーナー
を中心に反時計周りに移動する。
【0054】図10に図示された例では、7.5度の回
転に対応して、そのような回転は、図3に示された8つ
のサイド38a〜38hの2つの角度的長さに正に一致
し、コーナー32aの必要な再方向づけを適応させるた
め、図3に点32の左側に示された8つの38a〜38
hの2つは、図10に示された点32の右側に移動され
た。したがって、コーナー26aは、2つの線34に加
え、点32aの左側に6つの線38a〜38fと、点3
2aの右側に8つの線38a〜38jを含む。コーナー
26aの他のすべてのパラメータは、コーナー26と等
しい。
【0055】同様に、図11では、(マスクのコーナー
に方向<111>が接するところの点として画定され
た)点32bが、コーナー26bがマスクの主要側面2
4と結合するところのコーナー26bの左側のエッジに
完全に移動されている。しかしながら、側面24は、こ
こでも、(図11に図示されたマスク22bの特定方向
の)方向<111>から15度に方向づけされている。
この結果、点32bの左側の直線34bは、実際には、
マスク26bの左側の主要側面24の一部となる。
【0056】この実施例では、コーナー26bの90度
の弧状が、点32bの右側の直線34bと左側の主要側
面24の延長部分との間の30度の角度に、他方に対し
て3.75度で(15の角度を形成する)16の直線3
8a〜38pにより形成される56.25度を足し、さ
らに線38a、34b間と線38p、24間において供
給される残りの3.75度を足すことにより形成され
る。
【0057】(実際問題として)15度前後の最小のず
れが主張されているが、方向<111>に対するマスク
22の好ましい方向は、実際にはない。図4〜6および
図9に関連して既に説明したように、非等方性エッチン
グ工程後に形成されたメサ44の上面は、メサのエッジ
134、138aなどがマスクのエッジ34、38など
と比べてわずかに短いことを除いては、エッチング液マ
スク22の上面とその形状においてかなり相似してい
る。そのような形状の相似は、メサの上面の形状が、共
通のウェーハ上にまたは異なるウェーハから作られたと
してもデバイスからデバイスへは実質的に同じである。
図7および9に示された製造工程に対するデバイスの形
成後、フォトマスク重ね合わせ処理(photomas
k registration process)を含
む既知の処理工程が一般的に必要とされ、また、そのよ
うな重ね合わせ処理は、形成されるデバイスの相似によ
ってかなり容易にされているので、これは、かなり望ま
しいことである。
【0058】これまで、また、離間された出っ張りがメ
サの側壁上に存在する状態では特に、メサの上面の形状
においてさらに重要な変更もまた、一般的にデバイスか
らデバイスにおいて存在する。これは、メサの上面の形
状が側面の出っ張りの形状および位置の関数であるから
であり、これらの出っ張りのパラメータは、かなり小さ
く且つ一般的に避けられない処理変化に対してかなり敏
感である。
【0059】
【発明の効果】以上説明したように、本発明により生成
されたメサでは、メサの出っ張りは取り除かれた。従っ
て、本発明は、PN結合を含むメサの有用性を有するよ
うに記述されたが、本発明はまた、正確に寸法付けされ
且つ形状が決められたメサが有用である限り、有用性を
有するものである。
【図面の簡単な説明】
【図1】表面上にエッチング液マスクを有するシリコン
ウェーハの断面図である。
【図2】図1に示したウェーハの平面図である。
【図3】図2に示されたエッチング液マスクのコーナー
の拡大図であり、コーナーの湾曲はかなり誇張して示し
た説明図である。
【図4】図2と同様であるが、ウェーハがメサ構造を提
供するように非等方性にエッチングされたあとの平面図
である。
【図5】図4の線5―5における断面図である。
【図6】図4に示されたメサのコーナーの拡大斜視図で
あり、コーナーの湾曲はかなり誇張して示した説明図で
ある。
【図7】図5と同様であり、メサ内の下方かつ側方にメ
サ内でドーパントの拡散をもたらすためのウェーハを加
熱した効果を示した説明図である。
【図8】図6と同様であり、ドーパントの拡散工程を示
した説明図である。
【図9】エッチング液マスクがまだ置いてある状態のエ
ッチングされたメサ構造のコーナー部分の平面図であ
る。
【図10】図2に示されたものと同様であるが、マスク
が図2および図3に示されたものから各々別々の方法で
使用された場合の各マスクのコーナーを示した説明図で
ある。
【図11】図2に示されたものと同様であるが、マスク
が図2および図3に示されたものから各々別々の方法で
使用された場合の各マスクのコーナーを示した説明図で
ある。
【符号の説明】 10 シリコンウェーハ 12 界面 14 エピタキシー層 16 ウェーハ表面 18 N+ 領域 20 窒化層 22 エッチング液マスク 24 マスク側面 26 マスクのコーナー 30 軸 32 コーナー中心点 44 メサ構造 46 メサ状面 48 メサ側壁 52 基底面 56 メサのコーナー 60 三角形の小面 64 小面 68a〜68h 小面 72 N+- 接合 74 N+- 接合 80 ユニットキューブ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 メサ構造を有する半導体デバイスの製造
    方法において、前記製造方法は、単一結晶のシリコンウ
    ェーハの表面<100>上の略矩形のエッチングマスク
    を設け、前記マスクが弧状に形成したコーナーで接する
    まっすぐな側面を有し、前記マスクのまっすぐな側面が
    前記表面上の方向<111>に対して約12度を超えた
    角度で配され、前記コーナーがそれぞれ、方向<111
    >が前記各コーナーに対して接するところの点を含み、
    前記コーナーの各周囲が、前記点を始点として、前記方
    向<111>と少なくとも約12度前後の角度を形成す
    る第1の直線であり、前記直線は前記コーナーのそれぞ
    れの1端部において前記直線をマスクのまっすぐな側面
    へ接続する曲線で終結しており、前記マスクの下のメサ
    構造を提供するため前記ウェーハを非等方性にエッチン
    グすることからなることを特徴とする半導体デバイスの
    製造方法。
  2. 【請求項2】 前記コーナーのそれぞれの周囲は、前記
    点から延在し、前記第1の直線と約156度以下の角度
    をなす第2の直線を含み、前記第2の直線は、前記コー
    ナーのそれぞれの他端部においてマスクのまっすぐな側
    面へ接続されることを特徴とする請求項1記載の製造方
    法。
  3. 【請求項3】 前記シリコンウェーハは、軽くドーピン
    グされた領域と共にPN接合を形成する強くドーピング
    された領域を含み、前記方法は、前記メサ構造の側壁が
    PN接合を遮断し、露出するまで前記ウェーハをエッチ
    ングすることを含み、前記マスクの各コーナーにおける
    前記曲線は、少なくとも30度の曲率を有し、前記曲線
    の6度の各セグメントの長さは、前記メサの上面とメサ
    構造側壁を伴う前記PN接合の表面遮断との間の垂直距
    離に少なくとも等しい長さを有することを特徴とする請
    求項1記載の製造方法。
  4. 【請求項4】 前記コーナーのそれぞれにおける前記曲
    線は、複数の連続して接続する第2の直線からなり、接
    続された第2の直線の各対は、10度と等しいかもしく
    はそれ以下の角度を含むことを特徴とする請求項1記載
    の製造方法。
  5. 【請求項5】 前記メサ構造は、上下離間した表面を有
    し、前記メサ構造は、前記上面から前記底面に向かっ
    て、第1の伝導性型の強くドーピングされた第1の領域
    と、前記第1の伝導性型の弱くドーピングされた第2の
    領域と、第2の伝導性型の強くドーピングされた第3の
    領域とを含み、前記領域は、それぞれ、隣接の領域と共
    に平坦な界面を有し、また、前記第2の領域へ下方にか
    つ横方向に拡散するように前記第1の領域にドーパント
    を生じるため前記メサ構造を加熱することを含むことを
    特徴とする請求項1記載の製造方法。
  6. 【請求項6】 単一結晶のシリコンウェーハの表面<1
    00>上の略矩形のエッチングマスクを設け、前記マス
    クが弧状に形成したコーナーで接するまっすぐな側面を
    有し、前記マスクのまっすぐな側面が前記表面上の方向
    <111>に対して約12度を超えた角度で配され、前
    記コーナーがそれぞれ、方向<111>が前記各コーナ
    ーに対して接するところの点を含み、前記の各周囲が、
    前記点を始点として、前記方向<111>と少なくとも
    約12度前後の角度を形成する第1の直線であり、前記
    直線は前記コーナーのそれぞれの1端部において前記直
    線をマスクのまっすぐな側面へ接続する曲線で終結して
    おり、前記マスクの下のメサ構造を提供するため前記ウ
    ェーハを非等方性にエッチングすることからなる工程に
    より提供されることを特徴とするメサ構造を有する半導
    体デバイス。
  7. 【請求項7】 前記シリコンウェーハは、それぞれ、軽
    くドーピングされた領域と共にPN接合を形成する強く
    ドーピングされた領域を含み、その工程は、前記メサ構
    造の側壁がPN接合を遮断し、露出するまで前記ウェー
    ハをエッチングすることを含み、前記マスクの各コーナ
    ーにおける前記曲線は、少なくとも30度の曲率を有
    し、前記曲線の6度の各セグメントの長さは、前記メサ
    の上面とメサ構造側壁を伴う前記PN接合の表面遮断と
    の間の垂直距離に少なくとも等しい長さを有することを
    特徴とする請求項6記載のデバイス。
  8. 【請求項8】 前記コーナーのそれぞれにおける前記曲
    線は、複数の連続して接続する第2の曲線からなり、接
    続された第2の直線の各対は、10度に等しいもしくは
    それ以下の角度を含むことを特徴とする請求項6記載の
    デバイス。
  9. 【請求項9】 結晶の平面<100>に延在する主要表
    面を有する単一結晶のシリコンウェーハと、 前記表面から上方に延在する略矩形のメサ構造であり、
    前記メサ構造は、コーナーの壁で接する4つの側壁によ
    り相互連結された離間した上面および底面を有し、前記
    側壁の水平なエッジが、前記主要表面上の方向<111
    >に対して少なくとも約12度の角度で配され、前記コ
    ーナーの壁が、それぞれ<111>結晶の平面に延在す
    る接線小面からなるところのメサ構造と、 前記接線小面の1サイドと前記側壁のひとつとの間に延
    在する複数の第2の平坦な小面であり、隣接する第2の
    小面が他方から角度的にずれており、前記第2の小面の
    傾斜が前記メサ構造の底面に対して約45度をなすとこ
    ろの第2の小面と、からなることを特徴とする半導体デ
    バイス。
  10. 【請求項10】 隣接する第2の小面の間の角度のずれ
    は、4度に等しいか、もしくはそれ以下の角度であるこ
    とを特徴とする請求項9記載の半導体デバイス。
  11. 【請求項11】 主要表面を有する単一結晶のシリコン
    ウェーハと、前記表面から上方に延在する略矩形のメサ
    構造とからなり、前記メサ構造は、コーナーの壁で接す
    る4つの側壁により相互連結された離間した上面および
    底面を有し、前記コーナーの壁は、それぞれ接線小面
    と、前記接線小面の1サイドと前記側壁のひとつとの間
    に連続して延在する複数の矩形の第2の小面とからな
    り、前記隣接する第2の小面の面は、他方から角度的に
    ずれており、前記側壁、前記接線小面および前記第2の
    小面の傾斜は、前記メサ構造底面に対してそれぞれ、4
    5度、54度および45度前後であることを特徴とする
    半導体デバイス。
  12. 【請求項12】 隣接する第2の小面の間の角度のずれ
    が、4度に等しいか、もしくはそれ以下の角度であるこ
    とを特徴とする請求項11記載の半導体デバイス。
JP09527295A 1994-04-20 1995-04-20 メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法 Expired - Fee Related JP3667382B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/230,299 US5399901A (en) 1994-04-20 1994-04-20 Semiconductor devices having a mesa structure and method of fabrication for improved surface voltage breakdown characteristics
US40651595A 1995-03-17 1995-03-17
US406515 1995-03-17
US230299 1995-03-17

Publications (2)

Publication Number Publication Date
JPH0878367A true JPH0878367A (ja) 1996-03-22
JP3667382B2 JP3667382B2 (ja) 2005-07-06

Family

ID=26924098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09527295A Expired - Fee Related JP3667382B2 (ja) 1994-04-20 1995-04-20 メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法

Country Status (6)

Country Link
US (1) US5773874A (ja)
EP (1) EP0678920B1 (ja)
JP (1) JP3667382B2 (ja)
KR (1) KR100393135B1 (ja)
CA (1) CA2146912A1 (ja)
DE (1) DE69529490T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728153B1 (ko) * 2005-06-24 2007-06-13 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법
JP2012504334A (ja) * 2008-09-30 2012-02-16 ノースロップ グラマン システムズ コーポレーション エッジ終端性能改善のための電場停止層を備えた半導体構造

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259135B1 (en) 1999-09-24 2001-07-10 International Business Machines Corporation MOS transistors structure for reducing the size of pitch limited circuits
US9994936B2 (en) 2011-08-15 2018-06-12 Alta Devices, Inc. Off-axis epitaxial lift off process
US9981844B2 (en) 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
US9219020B2 (en) 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
CA3193011A1 (en) * 2020-09-18 2022-03-24 Omid Salehzadeh EINABAD Buried heterostructure semiconductor laser and method of manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768150A (en) * 1970-02-13 1973-10-30 B Sloan Integrated circuit process utilizing orientation dependent silicon etch
US3765969A (en) * 1970-07-13 1973-10-16 Bell Telephone Labor Inc Precision etching of semiconductors
DE3137675A1 (de) * 1981-09-22 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Thyristor mit einem mehrschichten-halbleiterkoerper und verfahren zu seiner herstellung
US4740477A (en) * 1985-10-04 1988-04-26 General Instrument Corporation Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728153B1 (ko) * 2005-06-24 2007-06-13 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법
JP2012504334A (ja) * 2008-09-30 2012-02-16 ノースロップ グラマン システムズ コーポレーション エッジ終端性能改善のための電場停止層を備えた半導体構造

Also Published As

Publication number Publication date
KR100393135B1 (ko) 2003-11-01
DE69529490D1 (de) 2003-03-06
US5773874A (en) 1998-06-30
EP0678920B1 (en) 2003-01-29
JP3667382B2 (ja) 2005-07-06
KR950034550A (ko) 1995-12-28
DE69529490T2 (de) 2003-08-14
CA2146912A1 (en) 1995-10-21
EP0678920A1 (en) 1995-10-25

Similar Documents

Publication Publication Date Title
US5010023A (en) Method for fabricating a rectifying semiconductor junction having improved breakdown voltage characteristics
US4309813A (en) Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
JPH0878367A (ja) メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法
TWI595543B (zh) 半導體裝置及其製造方法
US5399901A (en) Semiconductor devices having a mesa structure and method of fabrication for improved surface voltage breakdown characteristics
US5950068A (en) Method of fabricating semiconductor devices having a mesa structure for improved surface voltage breakdown characteristics
JPH10233515A (ja) ショットキーバリア半導体装置とその製造方法
US6313000B1 (en) Process for formation of vertically isolated bipolar transistor device
US6537895B1 (en) Method of forming shallow trench isolation in a silicon wafer
WO2005093843A1 (ja) 半導体装置、半導体装置の製造方法
JP2002026025A (ja) 上面にピットを設けたダイオードデバイスの製造工程
KR100275757B1 (ko) 반도체 정류 소자 및 이를 제조하는 방법
JP2006303232A (ja) 半導体装置の製造方法
GB2102202A (en) Semiconductor device passivation
JPH05234901A (ja) 結晶成長方法
KR19980071731A (ko) 반도체 장치 및 그 제조 방법
JPH08124879A (ja) メサ型半導体装置の製造方法
JP2651678B2 (ja) 高耐圧半導体素子及びその製造方法
JPS6039864A (ja) メサ型半導体装置の製造方法
JP4450920B2 (ja) 半導体装置の製造方法
CN115602719A (zh) 晶片及晶片的制造方法
US5472908A (en) Method for manufacturing a power semiconductor component for high speed current switching
JPH0515299B2 (ja)
JP2005056886A (ja) 半導体装置
JPH09320979A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees