JP2006303232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006303232A JP2006303232A JP2005123780A JP2005123780A JP2006303232A JP 2006303232 A JP2006303232 A JP 2006303232A JP 2005123780 A JP2005123780 A JP 2005123780A JP 2005123780 A JP2005123780 A JP 2005123780A JP 2006303232 A JP2006303232 A JP 2006303232A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- alignment
- marker
- manufacturing
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】ウエハプロセスの途中で半導体基板表面をバフ研磨により平坦化する工程を有する半導体装置の製造方法において、前記平坦化工程の前に形成されるアライメント用ホール状マーカーの形状を逆テーパー状断面形状にする半導体装置の製造方法とする。
【選択図】 図1
Description
高濃度のn+型のドリフト細条領域とp+型の細条領域とを基板主面に垂直で交互に繰り返し配置した並列pn細条構造を備える前記特許文献1に記載のnチャネル縦型MOSFETを、細条領域に見合う大きさと数のトレンチを形成し、このトレンチ中にシリコンをエピタキシャル成長させて形成した並列pn細条領域を備えるようにすると共に、アライメント用マーカーに使用するトレンチを形成することを含む半導体装置の製造方法が知られている(特許文献2−要約)。
ウエハ上にアライメント用としてホール状のマーカーを形成する場合、そのホールの側壁をオーバーハング形の凹状に形成すると、形成される開口寸法がホール内部の側壁の間隔より狭くなるため、開口部のエッジ形状、すなわち、マーカーの形状が明確になるという半導体露光装置のアライメント方法に関する発明の開示がある(特許文献3―要約)。
高精度なアライメントが難しい理由は、たとえば、並列細条形を有するトレンチの形成と、それらのトレンチへエピタキシャル成長によりシリコン層を埋め込むことにより、前記微細な細条形並列pn層を作成しようとすると、作成された並列pn層の基板表面は決して平坦にはならないからである。具体的には、エピタキシャル成長に起因する凸凹(およそ0.3μmくらい)の発生が避けられないのである。この凸凹が形成されている基板表面に、特に対策を採らないまま、正確な位置合わせの必要なMOSゲート構造を形成した場合、位置合わせ不良が原因で、ゲートリーク電流が発生し、半導体装置の信頼性を低下させるなどの問題が極めて発生し易くなるのである。
そこで、前記凸凹が形成された基板表面を研磨によって一旦、平坦化してからMOSゲート構造を形成することが考えられた。そのような研磨を行なう前におけるシリコン基板表面の凹凸を示す断面図を図3に示す。この研磨による平坦化は、並列pn層1の削り量を抑えて、基板の面内で均一に削って平坦にするために、コロイダルシリカを用いたバフ上での仕上げ研磨方法が採られる。ところが、そのバフ研磨方法により研磨すると、前記並列pn層1とMOSゲート構造とのパターン(図示せず)合わせ用に、あらかじめ近傍に形成されているアライメント用マーカー2(深さ約1.5μmのホ−ル状マーカー)のエッジがだれてしまうという問題が発生する。エッジがだれると、マーカーが不明瞭になりアライメントがかからなくなってMOSゲート構造を適正位置に形成できなくなる。その結果、設計どおりの耐圧や信頼性を有する半導体装置を作製できないか、または作製できたとしてもアライメントの精度が低下して実質的には前記同様に、設計どおりの半導体装置を形成できないという問題が発生するのである。前述の説明では、具体的な問題点の例として、超接合半導体装置をとりあげたが、高精度なアライメントを得るために半導体基板表面の平坦化処理を必要とする他の半導体装置でも同様な問題点を有している。
特許請求の範囲の請求項2記載の本発明によれば、前記半導体基板が、主面に垂直であって、交互に並列配置される細条のp層とn層とを備える特許請求の範囲の請求項1記載の半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項3記載の本発明によれば、シリコンの等方性エッチングを用いて、逆テーパー状の断面形状を有するアライメント用ホール状マーカーを形成する特許請求の範囲の請求項1または2記載の半導体装置の製造方法とすることも好ましい。
特許請求の範囲の請求項5記載の本発明によれば、半導体装置がMOS型半導体装置である特許請求の範囲の請求項1乃至4のいずれか一項に記載の半導体装置の製造方法とすることが望ましい。
半導体基板の対向する主面間に低抵抗の第1導電型領域と第2導電型領域とを交互に配置した並列pn層とを備える半導体装置の製造方法において、前記並列pn層を、トレンチを形成し、そのトレンチへのエピタキシャル成長によるシリコン層の埋め込み後、基板表面の平坦化を行なう前に、逆テーパー状の側壁を持つ形状のアライメント用ホール状マーカーをシリコンの異方性エッチングと等方性エッチングとにより形成する。このことによって、アライメントが精度よくできなくなることを防ぎ、前記並列pn層に対し位置精度のよいMOSゲート構造を備えたMOS型半導体装置を形成することにより、低オン抵抗と高耐圧を確保する半導体装置の製造方法を提供することが可能となるのである。
図6〜図13は、本発明の実施例1によるウエハプロセスの概略を示す縦断面図である。まず、図6に示すように、(100)面を主面とし、n型の不純物濃度が5×1015cm−3程度のシリコン半導体基板10を用意する。その表面にアライメント用マーカを形成するためのエッチングマスクとなる酸化膜8を形成する(図7)。なお、マスクは、酸化膜に限らず、窒化膜などの絶縁膜でもよい。そして、図8に示すように、図示しないマスクパターンを用い、フォトリソグラフィー技術によって、酸化膜8の所定の位置にホール状のアライメント用マーカーを形成するための開口部11を形成して半導体基板を露出させる(図8)。開口部の幅は3μm、ホール状マーカーの深さは1.5μmとする。次に、シリコン酸化膜8をマスクとしてシリコン基板10の等方性エッチングを行い、逆テーパーの形状をもつホール状マーカー9を形成する。シリコン基板10の等方性エッチングについてはICPプラズマ方式のRIE装置を用いた。エッチングガスはSF6を用い40sccm、圧力は3.3Pa、Ws:400W、Wb:120Wで30秒間エッチングを行なった。エッチング条件は必ずしも前記条件と同じである必要はないが、SF6ガスを使うことが有効である。逆テーパー状とはホール状マーカー9の断面形状が、図9に示すように内部径が開口径より広い側壁と底面とで構成されている形状をいう。
ついで、図10に示すように、基板表面およびホール状マーカー9の内側に酸化膜15を形成する。この酸化膜15は、トレンチエッチングのマスクになるとともに、ホール状マーカー9の内壁を保護する保護膜となる。なお、このマスク兼保護膜は、酸化膜に限らず、窒化膜などの絶縁膜でもよい。そして、図11に示すように、図示しないトレンチ形成用のマスクを用い、フォトリソグラフィー技術によって、酸化膜15の一部を窓明けし、並列pn接合構造1を形成するために必要なトレンチ20形成用の半導体基板を露出させる。
ついで、図12に示すように、プラズマエッチングやRIEや異方性ウェットエッチング等の異方性エッチングをおこない、並列pn接合構造1を形成するためのトレンチ20を形成する。その後、トレンチ20形成時に発生する付着物を除去するため、フッ酸洗浄をおこなう。
エピタキシャル成長が終了すると、図13に示すように、基板表面の高さは不揃いとなり、1〜数μm程度の凸凹が残っていたり、微小なポリシリコン22が生成される。そこで、フッ酸洗浄をおこなって酸化膜15を除去する。つづいて、たとえばCMP(Chemical Mechanical Polishing)法により、基板表面を、ホール状マーカー9の深さよりは浅く研磨する。この際、前記CMP研摩法では、基板表面はバフ研摩されることになるので、前記ホール状マーカーのエッジがだれて丸みを帯びて正確なマスク合わせが困難になっていたが、本発明によれば、エッジが明確であるので、マスク合わせを正確に行うことができることを特徴とするものである。
並列pn層の平坦化のための研磨はやわらかいバフを用いて行なわれており、特に凸部のエッチングが早い傾向がある。研磨前後の従来のアライメントマーカー3の形状の変化を図2(a)、図2(b)に、また、本発明によるアライメントマーカーの形状の変化を図1(a)、図1(b)に示す。従来のアライメントマーカー3の形状の場合、凸部の研磨によるエッチングが早くて図2のようにエッジ4がなだらかになり、続く、MOSゲート構造(図示せず)を形成するために、図示しないステッパーでアライメントをする時にエッジ4を検出できない場合があった。それに対し、図1に示す本発明の逆テーパー7の形状を持つアライメント用ホールマーカー5では、凸部の研磨によるエッチングが早くても、図1のようにエッジ6がなだらかになるのを抑え、続く、MOSゲート構造(図示せず)を形成するために、図示しないステッパーでアライメントをする時にエッジを検出することが可能となる。
2、3、 マーカー
4、6、 エッジ
5、7、9、12逆テーパー形状マーカー
8、 シリコン酸化膜
10、 シリコン基板
11、 開口
13、 保護膜
14、 トレンチ。
Claims (5)
- ウェハプロセスの途中で半導体基板表面をバフ研磨により平坦化する工程を有する半導体装置の製造方法において、前記平坦化工程の前に形成されるアライメント用マーカーの形状を、逆テーパー状の断面形状にすることを特徴とする半導体装置の製造方法。
- 前記半導体基板が、主面に垂直であって、交互に並列配置される細条のp層とn層とを備えることを特徴とする請求項1記載の半導体装置の製造方法。
- シリコンの等方性のエッチングを用いて、逆テーパー状の断面形状を有するアライメント用ホール状マーカーを形成することを特徴とする請求項1または2記載の半導体装置の製造方法。
- シリコンの異方性エッチングと等方性エッチングを用いて、逆テーパー状の断面形状を有するアライメント用マーカーを形成することを特徴とする請求項1または2記載の半導体装置の製造方法。
- 半導体装置がMOS型半導体装置であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123780A JP2006303232A (ja) | 2005-04-21 | 2005-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123780A JP2006303232A (ja) | 2005-04-21 | 2005-04-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303232A true JP2006303232A (ja) | 2006-11-02 |
Family
ID=37471158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123780A Withdrawn JP2006303232A (ja) | 2005-04-21 | 2005-04-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303232A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7964472B2 (en) | 2008-06-02 | 2011-06-21 | Fuji Electric Systems Co., Ltd. | Method of producing semiconductor device |
KR101190007B1 (ko) | 2010-12-28 | 2012-10-12 | (주) 트리노테크놀로지 | 반도체 소자 및 그 수퍼정션 구조 형성 방법 |
WO2023153437A1 (ja) * | 2022-02-10 | 2023-08-17 | 古河電気工業株式会社 | 光半導体素子、および光半導体素子の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111231A (ja) * | 1993-10-14 | 1995-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH07283100A (ja) * | 1994-04-07 | 1995-10-27 | Hitachi Ltd | ウエーハ |
JP2004063894A (ja) * | 2002-07-30 | 2004-02-26 | Fuji Electric Holdings Co Ltd | 半導体基板の製造方法 |
JP2004111720A (ja) * | 2002-09-19 | 2004-04-08 | Denso Corp | 半導体露光装置のアライメント方法 |
-
2005
- 2005-04-21 JP JP2005123780A patent/JP2006303232A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111231A (ja) * | 1993-10-14 | 1995-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH07283100A (ja) * | 1994-04-07 | 1995-10-27 | Hitachi Ltd | ウエーハ |
JP2004063894A (ja) * | 2002-07-30 | 2004-02-26 | Fuji Electric Holdings Co Ltd | 半導体基板の製造方法 |
JP2004111720A (ja) * | 2002-09-19 | 2004-04-08 | Denso Corp | 半導体露光装置のアライメント方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7964472B2 (en) | 2008-06-02 | 2011-06-21 | Fuji Electric Systems Co., Ltd. | Method of producing semiconductor device |
KR101190007B1 (ko) | 2010-12-28 | 2012-10-12 | (주) 트리노테크놀로지 | 반도체 소자 및 그 수퍼정션 구조 형성 방법 |
WO2023153437A1 (ja) * | 2022-02-10 | 2023-08-17 | 古河電気工業株式会社 | 光半導体素子、および光半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102856382B (zh) | 碳化硅半导体器件 | |
US9917186B2 (en) | Semiconductor device with control structure including buried portions and method of manufacturing | |
US8106447B2 (en) | Semiconductor device and method of manufacturing the same | |
US7262459B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US7595241B2 (en) | Method for fabricating silicon carbide vertical MOSFET devices | |
CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
JP6161903B2 (ja) | パワーmosfetの製造方法 | |
JP2008166490A (ja) | 半導体装置の製造方法 | |
JP5509543B2 (ja) | 半導体装置の製造方法 | |
JP2010003970A (ja) | 半導体装置の製造方法 | |
US8575648B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
US10811523B2 (en) | Vertical MOSFET having insulated trenches and base region contact | |
JP4039161B2 (ja) | 半導体基板の製造方法 | |
WO2010079543A1 (ja) | 半導体素子の製造方法 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20150054064A1 (en) | Power semiconductor device with super junction structure and interlaced, grid-type trench network | |
JP6984347B2 (ja) | 半導体装置 | |
JP2005057142A (ja) | 半導体基板の製造方法 | |
JP2006303232A (ja) | 半導体装置の製造方法 | |
TWI670226B (zh) | 多溝槽半導體裝置 | |
JP4539057B2 (ja) | 半導体基板の製造方法 | |
JP5439768B2 (ja) | 半導体装置の製造方法 | |
JP5397402B2 (ja) | 半導体素子の製造方法 | |
JP6648743B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4923414B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100906 |